CN114930309A - 用于存储器装置的中断信令 - Google Patents

用于存储器装置的中断信令 Download PDF

Info

Publication number
CN114930309A
CN114930309A CN202080092529.4A CN202080092529A CN114930309A CN 114930309 A CN114930309 A CN 114930309A CN 202080092529 A CN202080092529 A CN 202080092529A CN 114930309 A CN114930309 A CN 114930309A
Authority
CN
China
Prior art keywords
interrupt
interface
error detection
detection code
indication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080092529.4A
Other languages
English (en)
Inventor
M·巴尔比
T·海因
H·赫尼希施密德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114930309A publication Critical patent/CN114930309A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

本申请描述用于存储器装置的中断信令的方法、系统和装置。存储器装置可将中断信号传输到主机装置，以更改原本将由所述主机装置执行的操作序列。所述存储器装置能够响应于检测到所述存储器装置处的错误条件、所述存储器装置处的性能降级或另一触发事件而传输所述中断信号。在一些实例中，所述存储器装置能包含用于传输中断信号的专用中断引脚。替代地，所述存储器装置能经由还适用于传输错误检测码的引脚传输中断信号。举例来说，所述存储器装置能在传输错误检测码之前或之后传输中断信号，或能反转所述错误检测码以指示所述中断，在此情况下，经反转错误检测码能够充当中断信号。

Description

用于存储器装置的中断信令
交叉引用
本专利申请主张巴尔博(Balb)等人于2020年12月9日提交的标题为“用于存储器装置的中断信令(INTERRUPT SIGNALING FOR A MEMORY DEVICE)”的第17/116,180号美国专利申请以及巴尔博等人于2019年12月16日提交的标题为“用于存储器装置的中断信令(INTERRUPT SIGNALING FOR A MEMORY DEVICE)”的第62/948,738号美国临时专利申请的优先权，所述美国专利申请和美国临时专利申请中的每一个均转让给本受让人，且所述美国专利申请和美国临时专利申请中的每一个以全文引用的方式明确地并入本文中。
背景技术
下文大体上涉及一或多个存储器系统，且更确切地说，涉及用于存储器装置的中断信令。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、摄像机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可编程为两种支持状态中的一种，通常由逻辑1或逻辑0标示。在一些实例中，单个存储器单元可支持多于两个状态，可存储所述状态中的任一个。为了存取所存储的信息，组件可读取或感测存储器装置中的至少一个所存储的状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。
存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等。存储器单元可为易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在的情况下仍可维持所存储逻辑状态很长一段时间。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。
附图说明
图1说明根据本文所公开的实例的支持用于存储器装置的中断信令的系统的实例。
图2说明根据本文所公开的实例支持用于存储器装置的中断信令的存储器裸片的实例。
图3说明根据本文所公开的实例的支持用于存储器装置的中断信令的系统配置的实例。
图4说明根据本文所公开的实例的支持用于存储器装置的中断信令的中断时序图的实例。
图5说明根据本文所公开的实例的支持用于存储器装置的中断信令的过程流程的实例。
图6展示根据本文所公开的实例支持用于存储器装置的中断信令的存储器装置的框图。
图7展示根据本文中所公开的实例的支持用于存储器装置的中断信令的主机装置的框图。
图8到11展示说明根据本文中所公开的实例的支持用于存储器装置的中断信令的一或多种方法的流程图。
具体实施方式
在一些情况下，可能需要存储器装置将中断信号传输到主机装置。中断信号可为触发主机装置更改主机装置对存储器装置执行的操作序列的信号(例如，如果没有中断信号，主机装置将不会采取或在不同时间采取的动作)。举例来说，此类中断信号可适用于高可靠性应用(例如，汽车应用)，其中此类中断可支持主机装置执行校正动作，所述校正动作减少或阻止与存储器降级相关联的不良结果或以其它方式具有较高故障风险。
举例来说，主机装置在接收到中断后可将数据从降级存储器装置传送到另一存储器装置，且可去激活降级存储器装置或以其它方式更改包含主机装置和存储器装置的系统的配置或操作。在一些情况下，如果与存储器装置相关联的参数指示存储器装置的降级或异常性能，那么存储器装置可传输中断信号。举例来说，借助于非限制性实例，如果存储器装置处的错误(例如，数据错误)的速率或计数超过阈值量，那么存储器装置的电压或温度越过阈值，存储器装置的熔丝熔断，锁相回路(PLL)状态指示失锁情形，用于存储器装置的数据或其它通信链路被识别为具有低于阈值的误差容限，或发生一或多个此类触发事件的任何组合，存储器装置可传输中断信号。
为了传输中断信号，存储器装置可包含专用中断引脚或可充分利用(使用)另一接口，例如错误检测码(EDC)引脚。EDC引脚可经配置以使得当数据从存储器装置传输到主机装置时，EDC引脚可以某一时序关系(例如，同时或随后)将数据的错误检测码携载到主机装置。在一些情况下，为了指示中断，存储器装置可在传输数据的错误检测码之前或之后经由EDC引脚传输中断信号。举例来说，在分配到错误检测码的时间窗口之外的EDC引脚上存在信令可指示中断。替代地，存储器装置可反转错误检测码(例如，以按位方式，例如通过反转错误检测码的每一个别位)且可将经反转错误检测码传输到主机装置，且主机装置可基于确定错误检测码经反转而确定主机装置将执行中断(例如，主机装置可将信令识别为中断信号，而不管在分配到错误检测码的窗口期间发生的信令)。
最初在存储器系统和裸片的上下文中描述本公开的特征，如参考图1和2所描述。在如参考图3到5所描述的系统配置、中断时序图和过程流程的上下文中描述本公开的特征。本公开的这些和其它特征进一步由涉及如参考图6到11所描述的用于存储器装置的中断信令的设备图和流程图说明且参考所述设备图和流程图进行描述。
图1说明根据本文所公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的各方面可在单个存储器装置(例如，存储器装置110)的上下文中进行描述。
系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可为用于存储用于系统100的一或多个其它组件的数据的系统的组件。
系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器执行过程的装置内(例如，计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置或某一其它固定或便携式电子装置内)的处理器或其它电路的实例，以及其它实例。在一些实例中，主机装置105可指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可被称为主机或主机装置105。
存储器装置110可为用于提供可供系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可用于支持以下中的一或多个：用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令和同步、时序惯例，或其它因素。
存储器装置110可用于存储主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应且执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器等其它组件中的一或多者。主机装置的组件可使用总线135彼此耦合。
处理器125可用于针对系统100的至少部分或主机装置105的至少部分提供控制或其它功能。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或另一可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。
BIOS组件130可为包含操作为固件的BIOS的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储在ROM、快闪存储器或另一非易失性存储器中的一或多者中的程序或软件。
存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的期望容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个平铺块、一或多个区段)，其中每一存储器单元用于存储至少一个位的数据。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。
装置存储器控制器155可包含用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作且可用于接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息的硬件、固件或指令。
装置存储器控制器155可用于与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。
在一些实例中，存储器装置110可从主机装置105接收数据或命令或这两者。举例来说，存储器装置110可接收指示存储器装置110要存储用于主机装置105的数据的写入命令或指示存储器装置110要将存储于存储器裸片160中的数据提供到主机装置105的读取命令。
本地存储器控制器165(例如，在存储器裸片160的本地)可用于控制存储器裸片160的操作。在一些实例中，本地存储器控制器165可用于与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含可执行本文所描述的各种功能的装置存储器控制器155和本地存储器控制器165或外部存储器控制器120。因此，本地存储器控制器165可用于与装置存储器控制器155、与其它本地存储器控制器165，或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含：用于(例如，从外部存储器控制器120)接收信号的接收器，用于传输信号(例如，到外部存储器控制器120)的传输器，用于解码或解调接收到的信号的解码器，用于编码或调制待传输信号的编码器，或可操作用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。
外部存储器控制器120可用于实现系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间的信息、数据或命令中的一或多者的通信。外部存储器控制器120可对主机装置105的组件与存储器装置110之间交换的通信进行转换或转译。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件或本文中所描述的其功能可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。虽然将外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的其功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。
主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可用于支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间携载信息的传输媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可为用于携载信号的导电路径的实例。举例来说，信道115可包含第一端子，所述第一端子包含主机装置105处的一或多个引脚或衬垫和存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，并且引脚可用于充当信道的一部分。
信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。举例来说，信道115可包含一或多个命令和地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令经由信道115传送。在SDR信令中，可针对(例如，在时钟信号的上升沿或下降沿上的)每一时钟循环登记信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对(例如，在时钟信号的上升沿和下降沿两者上的)每一时钟循环登记信号的两个调制符号(例如，信号电平)。
在一些实例中，信道115可包含一或多个命令和地址(CA)信道186。CA信道186可用于在主机装置105与存储器装置110之间传送命令，所述命令包含与所述命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含具有所要数据的地址的读取命令。在一些实例中，CA信道186可包含用以对地址或命令数据中的一或多者进行解码的任何数量的信号路径(例如，八个或九个信号路径)。
在一些实例中，信道115可包含一或多个时钟信号信道188(例如，CK信道)。时钟信号信道188可用于在主机装置105与存储器装置110之间传送一或多个时钟信号。每一时钟信号可用于在高状态与低状态之间振荡，且可支持主机装置105与存储器装置110的动作之间的协调(例如，在时间上)。在一些实例中，时钟信号可为单端的。在一些实例中，时钟信号可提供存储器装置110的命令和寻址操作或存储器装置110的其它系统级操作的时序参考。时钟信号因此可被称为控制时钟信号、命令时钟信号或系统时钟信号。系统时钟信号可由系统时钟产生，其可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管)。
在一些实例中，信道115可包含一或多个数据(DQ)信道190。数据信道190可用于在主机装置105与存储器装置110之间传送数据或控制信息中的一或多者。举例来说，数据信道190可传送待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。
信道115可包含任何数量的信号路径(包含单个信号路径)。在一些实例中，信道115可包含多个个别信号路径。举例来说，信道可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。
在一些实例中，一或多个其它信道192可包含一或多个错误检测码(EDC)信道。EDC信道可用于传送错误检测信号，例如校验和，以提高系统可靠性。EDC信道可包含任何数量的信号路径。在一些情况下，EDC信道可被称为EDC后信道。
一或多个其它信道192可包含一或多个中断信道。中断信道可为用于将中断信号传送到主机装置105或存储器装置110(例如，使主机装置105或存储器装置110更改操作序列的信号)的任何信道。举例来说，存储器装置110可经由中断信道传输信号，所述中断信道触发主机装置105将信息请求传输到存储器装置110。在一些情况下，一或多个中断信道可与一或多个EDC信道相同。在其它情况下，一或多个中断信道可为专用中断信道(专用于携载中断信号的信道)。
另外或替代地，一或多个其它信道192可包含一或多个联合测试行动小组(JTAG)信道。JTAG信道可用于根据JTAG标准(例如，电气和电子工程师学会(IEEE)1149.X)传输信号。JTAG信道可包含任何数量的信号路径。在一些实例中，如参考图3和4所描述，JTAG信道可用于传送用于存储器装置的操作参数的值的指示。
在多种情形下，可能需要存储器装置110将中断信号传输到主机装置105。举例来说，此类中断信号可适用于高可靠性应用(例如，汽车应用)，其中此类中断可使得主机装置105能够执行校正动作，所述校正动作减少或阻止与存储器降级相关联的不良结果或以其它方式具有较高故障风险。举例来说，主机装置105在接收到中断后可将数据从降级存储器装置传送到另一存储器装置，且可去激活降级存储器装置，或可更改降级存储器装置的操作模式或参数，以避免、延迟或减少降级。
在一个实例情境中，主机装置105可经由CA信道186传输用于存储在存储器装置110处的数据的读取命令。存储器装置110可经由数据信道190传输数据。另外，存储器装置110可经由一或多个EDC信道传输中断和错误检测码的指示。中断的指示可在错误检测码之前、之后或与错误检测码同时传输。主机装置105可在一些情况下基于信令与错误检测码之间的时序关系而将EDC信道之上的信令识别为指示中断。为了与错误检测码同时传输中断的指示，存储器装置110可确定错误检测码的按位反转，且可传输经反转错误检测码以指示中断的指示。替代地，存储器装置110可具有专用中断引脚，且在此类情况下可经由中断信道传输中断信令，中断信道可与EDC信道分离且不同。
图2说明根据本文所公开的实例的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其可各自可编程以存储不同逻辑状态(例如，一组两个或更多个可能的状态中的经编程的一个)。举例来说，存储器单元205可用于每次存储一个位的信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元)可用于每次存储多于一位的信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。
存储器单元205可在电容器中存储表示可编程状态的电荷。DRAM架构可包含电容器，所述电容器包含介电材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件是可能的。举例来说，可使用非线性介电材料。存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可为介电电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合，所述电压源可为单元板参考电压，例如Vpl，或可为接地，例如Vss。
存储器裸片200可包含以例如网格状图案的图案布置的一或多个存取线(例如，一或多个字线210和一或多个数字线215)。存取线可为与存储器单元205耦合的导电线，并且可用于对存储器单元205执行存取操作。在一些实例中，字线210可被称为行线。在一些实例中，数字线215可被称为列线或位线。对存取线、行线、列线、字线、数字线或位线等的引用可在不影响理解或操作的情况下互换。存储器单元205可定位在字线210与数字线215的相交点处。
可通过激活或选择例如字线210或数字线215中的一或多个等存取线来对存储器单元205执行例如读取和写入等操作。通过对字线210和数字线215施加偏压(例如，将电压施加到字线210或数字线215)，可存取其相交点处的单个存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可被称为存储器单元205的地址。
可通过行解码器220或列解码器225控制对存储器单元205的存取。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于所接收行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址，并且可基于所接收列地址而激活数字线215。
可通过使用字线210激活或去激活开关组件235来实现选择或取消选择存储器单元205。电容器230可使用开关组件235与数字线215耦合。举例来说，当停用开关组件235时，电容器230可与数字线215隔离，且当激活开关组件235时，电容器230可与数字线215耦合。
感测组件245可用于检测存储在存储器单元205的电容器230上的状态(例如，电荷)且基于所存储状态而确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器以放大或以其它方式转换由存取存储器单元205产生的信号。感测组件245可将从存储器单元205检测到的信号与参考250(例如参考电压)进行比较。存储器单元205的检测到的逻辑状态可作为感测组件245的输出提供(例如，到输入/输出255)，且可向包含存储器裸片200的存储器装置的另一组件指示检测到的逻辑状态。
本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件245)控制对存储器单元205的存取。本地存储器控制器260可为参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225和感测组件245中的一或多者可与本地存储器控制器260并置。本地存储器控制器260可为可操作的以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个，将命令或数据(或这两者)转译为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行所述一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器260可产生行信号和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可产生并控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中所论述的所施加电压或电流的幅度、形状或持续时间可变化，且对于在操作存储器裸片200时所论述的各种操作来说可能不同。
本地存储器控制器260可用于对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。本地存储器控制器260可为可操作的以执行此处未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。
在一些情况下，存储器裸片200可能会劣化，或可能会经受增加存储器裸片200变为劣化的风险或速率的条件。举例来说，如果存储器裸片200或其组件中的一者的温度或电压超过阈值，那么存储器裸片200可能易受损坏。另外或替代地，存储器裸片200的PLL失锁、存储器裸片200的熔丝(或反熔丝)熔断、由存储器裸片200执行的错误校正的速率或计数，或用于存储器装置或与存储器装置耦合的通信链路(信道)的条件可指示存储器裸片200发生故障或具有加剧的故障风险。这些或其它事件可触发包含存储器裸片200的存储器裸片200或存储器装置110以将中断信号传输到主机装置105。中断信号可触发主机装置105以更改主机装置105对存储器装置110的操作序列。可参考图3和4描述此类步骤的进一步示例性细节。
图3说明根据本文所公开的实例的支持用于存储器装置的中断信令的系统配置300的实例。举例来说，系统配置300可包含可与存储器装置310耦合的主机装置305。
主机装置305和存储器装置310可彼此耦合。举例来说，主机装置305和存储器装置310可经由CA信道325交换命令(例如，读取或写入命令)，所述CA信道可为如参考图1所描述的CA信道186的实例。主机装置305和存储器装置310可经由CK信道335交换时钟信号，所述CK信道可为如参考图1所描述的CK信道188的实例。主机装置305和存储器装置310可经由DQ信道345交换数据(例如，对应于读取或写入命令)，所述DQ信道可为如参考图1所描述的DQ信道190的实例。
主机装置305和存储器装置310还可经由中断信道365交换中断信令，所述中断信道可为如参考图1所描述的中断信道的实例。在一些情况下，信道365可另外为如参考图1所描述的EDC信道，其经配置以另外携载中断信令。作为另一实例，信道365可专用于携载中断信令。在此后一实例中，主机装置305和存储器装置310可经由与中断信道365(未展示)分离的EDC信道交换错误检测码。
主机装置305和存储器装置310还可经由JTAG信道355交换对信息和操作信息(例如，一或多个操作参数的值)的请求，所述JTAG信道可为如本文中所描述的JTAG信道的实例。
存储器装置310可包含可与存储器阵列315耦合的存储器阵列315和控制器320。存储器阵列315可包含任何类型的存储器单元(例如，“与非”(NAND)存储器、铁电存储器、相变存储器(PCM)、随机存取存储器(RAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)等)。控制器320可为如参考图1所描述的本地存储器控制器或装置存储器控制器的实例。存储器装置310还可包含接口330、340、350、360和370，所述接口可分别与信道325、335、345、355和365耦合且经配置以经由所述信道接收或传输信号。接口330、340、350、360和370中的每一者可包含在与控制器320相同或另外还与所述控制器耦合的裸片中。尽管在图3的实例中展示一个存储器阵列315和控制器320，但应理解，存储器装置310可包含分布在存储器装置310内的任意数量的裸片上的任意数量的存储器阵列315和控制器320。
存储器装置还可包含错误检测组件375和中断组件380。如图3所示，在一些情况下，错误检测组件375和中断组件380可包含于控制器320中。错误检测组件375和中断组件380可替代地与控制器320耦合或彼此耦合。本文中属于错误检测组件375和中断组件380的功能可替代地集成到单个组件中或可跨越任何数量的单独组件分布。
错误检测组件375可确定用于经由DQ接口350从存储器装置310传输到主机装置305的数据的错误检测码(例如，用于响应于经由CA接口330由存储器装置310接收到的读取命令而从存储器阵列315读取的数据)。错误检测组件375还可经由EDC信道将错误检测码从存储器装置310传输到主机装置305。在一些实例中，EDC信道可为中断信道365，且EDC接口可为中断接口370。在其它实例中，EDC信道可与中断信道365分离且不同(且因此可能未在图3中展示)，且EDC接口可与中断接口370分离且不同(且因此可能未在图3中展示)。
可在相对于经由DQ接口350传输对应数据(基于所述数据，错误检测组件375计算(计算、产生)错误检测码)的固定时间或以其它方式预配置(例如，标准化)的时间经由EDC信道(经由对应EDC接口)传输错误检测码。举例来说，可在具有开始时间的时间窗口期间经由EDC信道传输错误检测码，所述开始时间在经由DQ接口350传输对应数据之后以固定或以其它方式预配置的延迟发生。主机装置305可使用错误检测码来确定是否有任何错误(例如，传输错误)与数据相关联。可参考图4描述关于错误检测组件375的功能的更多细节。
中断组件380可对存储器装置310执行状态监测且基于状态监测产生中断信号。举例来说，中断组件380可确定存储器装置310的电压或温度是否超过阈值、存储器装置310的熔丝是否熔断、PLL状态是否指示失锁情形、由存储器装置310执行的错误校正的计数或速率是否超过阈值、通信链路(例如，DQ信道345)的条件是否劣化超出阈值(例如，未能进行状态检查，确定为具有低于阈值的错误容限)，或一或多个此类触发事件的任何组合。替代地，存储器装置310可从存储器装置310的另一组件接收消息，所述消息向中断组件380指示将产生并传输中断信号。在任一实例中，中断接口370可经由中断接口370(且因此中断信道365)传输中断信令。
在中断信道365为EDC信道的一些实例中，中断组件380可在错误检测码(例如，由错误检测组件375确定的错误检测码)经由中断接口370传输之前或之后经由中断接口370传输中断信号。在其它此类实例中，中断组件380可反转(或指示错误检测组件375反转)错误检测码的位，其中经反转错误检测码充当中断信号。替代地，中断信道365可为专用中断信道(例如，排他地用于携载中断信号)，且中断组件380可在任何时间传输中断信号。可参考图4描述关于中断组件380的功能的更多细节。
响应于经由中断信道365接收到中断信号，主机装置305可更改主机装置305原本将已执行的操作序列。举例来说，响应于接收到中断信号，主机装置305可经由CA信道325或JTAG信道355将信息请求传输到存储器装置310。在接收到信息请求后，存储器装置310可传输用于存储器装置310的操作参数的值(例如，电压、温度、一或多个熔丝的状态、PLL状态、错误校正的速率、指示存储器装置310的可操作性的旗标、关于通信链路(例如，数据链路)的状态的错误容限或其它信息，或一或多个此类触发事件的任何集合)。举例来说，存储器装置310可经由EDC接口或JTAG接口360传输操作参数的值。
在一些情况下，JTAG接口360可与外部控制器(其可被称为JTAG控制器)而不是主机装置305耦合。外部控制器又可与主机装置305耦合。在此类情况下，可经由外部控制器将信息请求从主机装置305中继到JTAG接口360。另外或替代地，用于存储器装置310的操作参数的值可经由外部控制器从JTAG接口360中继到主机装置305。
图4说明根据本文所公开的实例的支持用于存储器装置的中断信令的中断时序图400的实例。中断时序图400可表示由CA信道325、DQ信道345和中断信道365进行以指示到主机装置的中断的通信。因此，CA时序405可表示在CA信道325上传输的信令的时序，DQ时序425可表示在DQ信道345上传输的信令的时序，且EDC时序440可表示根据中断信道365为EDC信道的实例在中断信道365上传输的信令的时序。
可通过在CK信道335上传输的时钟信号确定时序图400，其中取决于是使用SDR信令还是DDR信令，单元时间间隔410可对应于完整时钟循环或半个时钟循环。在单元时间间隔410-a处或之前，存储器装置310可经由CA信道325从主机装置305接收读取命令415。读取命令可指示存储器装置310将数据传输到主机装置305。时序间隙RLmrs 420(例如，包含单元时间间隔410-a、410-b、410-c和410-d的单元时间间隔410的数量)可在接收到读取命令415时的单元时间间隔410(例如，单元时间间隔410-a)与传输数据430时的单元时间间隔410(例如，单元时间间隔410-e)之间经过。一般来说，时序间隙RLmrs 420可具有在主机装置305处识别(例如，已知)的值(例如，时序间隙RLmrs 420可由制造商预定义或标准化)。
在单元时间间隔410-e开始，存储器装置310可传输对应于读取命令415的数据430。存储器装置310可在单元时间间隔410-e和410-f上传输数据430。时序间隙CRCRL 435(例如，包含单元时间间隔410-e、410-f和410-g的单元时间间隔410的数量)可在开始传输数据时的单元时间间隔410(例如，单元时间间隔410-e)与开始传输错误检测码445时的单元时间间隔410(例如，单元时间间隔410-h)之间存在。一般来说，时序间隙CRCRL 435可具有在主机装置305处识别(已知)的值(例如，时序间隙CRCRL 435可由制造商或工业标准预定义，例如电子装置工程设计联合协会(JEDEC)标准)。
在单元时间间隔410-h开始，存储器装置310可传输用于数据430的错误检测码445。存储器装置310可在单元时间间隔410-h和410-i上传输错误检测码445。通常，针对错误检测码445传输的符号的数量或在其上传输错误检测码445的EDC信道的数目可变化。举例来说，可在不同数量的单元时间间隔或不同数量的EDC信道上，针对完整数据速率传输第一数量的符号，且针对半数据速率传输第二数量的符号。主机装置305可接收错误检测码445。在一些情况下，错误检测码445可为由存储器装置310基于数据430产生的循环冗余检查(CRC)的类型，且其可支持由主机装置305执行的错误校正或检测程序(例如，以识别关于数据430的传输是否发生任何传输错误)。
在一些情况下，为了提供中断的指示，存储器装置310可在错误检测码445之前或之后传输中断旗标(信号)。在一个实例中，存储器装置310可在错误检测码445之前(例如，紧接在单元时间间隔410-h之前)传输中断旗标450。在另一实例中，存储器装置310可在错误检测码445之前(例如，紧接在单元时间间隔410-j之后)传输中断旗标455。在一些情况下，主机装置305在接收到中断旗标(例如，中断旗标450或455)后可基于与错误检测码445的时序关系(例如，时序间隙RLmrs 420和CRCRL 435，无论在错误检测码445的传输的预期开始或结束时间之前或之后在EDC时序440上是否存在任何信令)而识别中断旗标450。在一些情况下，中断旗标在EDC时序440将另外根据错误检测码保持模式(例如，静态条件)操作的时间发生。响应于接收到中断旗标450，因此主机装置305可执行中断，如参考图3所描述。
在一些情况下，为了提供中断的指示，存储器装置310可传输错误检测码445的经反转版本。举例来说，存储器装置310可在传输之前对错误检测码445执行按位反转。举例来说，如果原始错误检测码为‘10010’，那么按位反转的错误检测码445可为‘01101’。存储器装置310可传输按位反转的错误检测码445，代替存储器装置310基于数据430最初计算(计算、产生)的错误检测码，所述错误检测码可被称为原始错误检测码。主机装置305在接收到数据430后可基于数据430确定原始错误检测码。通过将原始错误检测码与接收到的按位反转的错误检测码445进行比较，存储器装置310可确定按位反转的错误检测码445为已经历按位反转的原始错误检测码的版本。且通过确定错误检测码445为主机装置基于数据430计算(计算、产生)的错误检测码的按位反转，主机装置305可将错误检测码445识别为执行中断的指示(例如，接收到的错误检测码445和主机装置305基于数据430计算出的错误检测码无意地彼此不同的可能性，使得一者为另一者的按位反转在统计学上几乎不可能)。响应于接收到中断旗标450，因此主机装置305可执行中断，如参考图3所描述。
经由EDC信道传输中断的指示可允许存储器装置在不添加专用中断引脚的情况下传送中断的指示，这可节省用于存储器装置310和主机装置305的引脚计数。另外，传输中断的指示可为存储器装置310提供实时更新能力以用于对存储器装置310的变化条件做出反应且相应地更新主机装置305。另外，如关于图4所描述的方法可允许存储器装置310在发出命令时中断待决命令和/或标记主机装置305。
图5说明根据本文所公开的实例的支持用于存储器装置的中断信令的过程流程500的实例。举例来说，主机装置305-a可为如参考图3所描述的主机装置305的实例，且存储器装置310-a可为如参考图3所描述的存储器装置310的实例。
在505处，主机装置305-a可传输用于存储在存储器装置310-a处的数据的读取命令。存储器装置310-a可接收读取命令(例如，经由CA接口)。
在510处，存储器装置310-a可经由第一接口(例如，数据接口)传输数据。主机装置305-a可接收数据。
在515处，存储器装置310-a可经由第二接口(例如，经由专用于携载中断的指示的EDC引脚或引脚)传输中断的指示。主机装置305-a可接收中断指示。
在520处，存储器装置310-a可基于读取命令经由第二接口传输数据的错误检测码。主机装置305-a可接收错误检测码。在经由第一接口传输数据的至少一部分之后，可传输中断的指示。一般来说，可在传输错误检测码之前、之后或同时传输中断指示(即，尽管图5将515展示为发生在520之前，但在一些情况下，515可替代地在520之后或同时发生)。
举例来说，如果在之前或之后传输，那么中断的指示可为专用于中断的指示的显式旗标。替代地，存储器装置310-a可基于数据确定错误检测码；确定错误检测码的按位反转；且通过传输错误检测码的按位反转与错误检测码同时传输中断的指示。在此类情况下，主机装置305-a可基于数据确定第二错误检测码；确定错误检测码为第二错误检测码的按位反转；且可基于错误检测码为第二错误检测码的按位反转而将错误检测码识别为包含中断的指示。
在525处，主机装置305-a可基于经由第二接口接收到中断的指示而更改操作序列。举例来说，作为操作的更改序列的部分，主机装置305-a可执行下文所描述的530。
在530处，主机装置305-a可在接收到中断的指示之后经由第三接口传输信息请求。存储器装置310-a可接收信息请求。
在535处，存储器装置310-a可基于请求而经由第三接口传输用于存储器装置310-a的操作参数的值的指示。主机装置305-a可接收操作参数的值的指示。在一些情况下，第三接口可为JTAG接口。
图6展示根据本文所公开的实例支持用于存储器装置的中断信令的存储器装置605的框图600。存储器装置605可为如参考图1和/或3所描述的存储器装置110和/或310的各方面的实例。存储器装置605可包含命令接收器610、数据传输器615、中断指示传输器620、EDC传输器625、EDC确定组件630、请求接收器635和操作参数传输器640。这些模块中的每一者可彼此直接或间接(例如，经由一或多个总线)通信。
命令接收器610可在存储器装置处接收用于存储在存储器装置处的数据的读取命令。
数据传输器615可基于接收到读取命令而经由第一接口传输数据。在一些情况下，第一接口包含数据接口。
中断指示传输器620可基于接收到读取命令而经由第二接口传输中断的指示。在一些情况下，第二接口包含专用于携载中断的指示的引脚。在一些情况下，中断经配置以更改主机装置对存储器装置的操作序列。
EDC传输器625可基于读取命令而经由第二接口传输数据的错误检测码。在一些情况下，在经由第二接口传输错误检测码之前经由第二接口传输中断的指示。在一些情况下，在经由第一接口传输数据的至少一部分之后经由第二接口传输中断的指示。在一些情况下，在经由第二接口传输错误检测码之后经由第二接口传输中断的指示。在一些情况下，经由第二接口同时传输中断的指示和错误检测码。在一些情况下，第二接口包含错误检测码(EDC)引脚。
EDC确定组件630可基于数据确定错误检测码。在一些实例中，确定错误检测码的按位反转；其中同时传输中断的指示和错误检测码包含传输错误检测码的按位反转。
在传输中断的指示之后，请求接收器635可经由第三接口接收信息请求。
操作参数传输器640可基于请求而经由第三接口传输用于存储器装置的操作参数的值的指示。在一些情况下，第三接口包含JTAG接口。
图7展示根据本文中所公开的实例的支持用于存储器装置的中断信令的主机装置705的框图700。主机装置705可为如参考图1和3所描述的主机装置105和/或305的各方面的实例。主机装置705可包含命令传输器710、数据接收器715、中断指示接收器720、中断组件725、EDC接收器730、EDC组件735、请求传输器740和操作参数接收器745。这些模块中的每一者可彼此直接或间接(例如，经由一或多个总线)通信。
命令传输器710可向存储器装置传输数据的读取命令。
数据接收器715可基于读取命令而经由第一接口接收数据。在一些情况下，第一接口包含数据接口。
中断指示接收器720可基于读取命令而经由第二接口接收中断的指示。在一些情况下，第二接口包含错误检测码引脚。在一些情况下，第二接口包含专用于携载中断的指示的引脚。
中断组件725可基于经由第二接口接收到中断的指示而更改操作序列。
EDC接收器730可基于读取命令而经由第二接口接收数据的错误检测码。在一些情况下，在经由第二接口接收错误检测码之前经由第二接口接收中断的指示。在一些情况下，在经由第一接口接收数据的至少一部分之后经由第二接口接收中断的指示。在一些情况下，在经由第二接口接收错误检测码之后经由第二接口接收中断的指示。在一些情况下，经由第二接口同时接收中断的指示和错误检测码。
EDC组件735可基于数据确定第二错误检测码。在一些实例中，EDC组件735可确定错误检测码为第二错误检测码的按位反转。在一些实例中，基于错误检测码为第二错误检测码的按位反转，EDC组件735可将错误检测码识别为包含中断的指示。
在接收到中断的指示之后，请求传输器740可经由第三接口传输信息请求。在一些情况下，第三接口包含JTAG接口。
操作参数接收器745可基于请求而经由第三接口接收用于存储器装置的操作参数的值的指示。
图8展示说明根据本文所公开的实例的支持用于存储器装置的中断信令的一或多种方法800的流程图。方法800的操作可由如本文中所描述的存储器装置或其组件实施。举例来说，方法800的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制存储器装置的功能元件，以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。
在805处，存储器装置可在存储器装置处接收用于存储在存储器装置处的数据的读取命令。805的操作可根据本文中所描述的方法来执行。在一些实例中，可由如参考图6所描述的命令接收器执行805的操作的各方面。
在810处，存储器装置可基于接收到读取命令而经由第一接口传输数据。810的操作可根据本文中所描述的方法来执行。在一些实例中，810的操作的各方面可由如参考图6所描述的数据传输器执行。
在815处，存储器装置可基于接收到读取命令而经由第二接口传输中断的指示。可根据本文所描述的方法执行815的操作。在一些实例中，815的操作的各方面可由如参考图6所描述的中断指示传输器执行。
在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法800。所述设备可包含用于以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在存储器装置处接收用于存储在存储器装置处的数据的读取命令；基于接收到读取命令而经由第一接口传输数据；且基于接收到读取命令而经由第二接口传输中断的指示。
本文中所描述的方法800和设备的一些实例可进一步包含用于基于读取命令而经由第二接口传输数据的错误检测码的操作、特征、构件或指令。
在本文中所描述的方法800和设备的一些实例中，在可经由第二接口传输错误检测码之前可经由第二接口传输中断的指示。
在本文中所描述的方法800和设备的一些实例中，在可经由第一接口传输数据的至少一部分之后可经由第二接口传输中断的指示。
在本文中所描述的方法800和设备的一些实例中，在可经由第二接口传输错误检测码之后可经由第二接口传输中断的指示。
在本文中所描述的方法800和设备的一些实例中，可经由第二接口同时传输中断的指示和错误检测码。
本文中所描述的方法800和设备的一些实例可进一步包含用于以下操作的操作、特征、构件或指令：基于数据确定错误检测码，且确定错误检测码的按位反转；其中同时传输中断的指示和错误检测码包含传输错误检测码的按位反转。
在本文中所描述的方法800和设备的一些实例中，第二接口包含错误检测码(EDC)引脚。
在本文中所描述的方法800和设备的一些实例中，第二接口包含专用于携载中断的指示的引脚。
本文中所描述的方法800和设备的一些实例可进一步包含用于以下操作的操作、特征、构件或指令：在传输中断的指示之后经由第三接口接收信息请求，且基于请求经由第三接口传输用于存储器装置的操作参数的值的指示。
在本文中所描述的方法800和设备的一些实例中，第三接口包含JTAG接口。
在本文中所描述的方法800和设备的一些实例中，中断可经配置以更改主机装置对存储器装置的操作序列。
在本文中所描述的方法800和设备的一些实例中，第一接口包含数据接口。
图9展示说明根据本文所公开的实例的支持用于存储器装置的中断信令的一或多种方法900的流程图。方法900的操作可由如本文所描述的存储器装置或其组件实施。举例来说，方法900的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制存储器装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的各方面。
在905处，存储器装置可在存储器装置处接收用于存储在存储器装置处的数据的读取命令。可根据本文所描述的方法来执行905的操作。在一些实例中，可由如参考图6所描述的命令接收器执行905的操作的各方面。
在910处，存储器装置可基于接收到读取命令而经由第一接口传输数据。可根据本文中所描述的方法来执行910的操作。在一些实例中，910的操作的各方面可由如参考图6所描述的数据传输器执行。
在915处，存储器装置可基于接收到读取命令而经由第二接口传输中断的指示。可根据本文中所描述的方法执行915的操作。在一些实例中，915的操作的各方面可由如参考图6所描述的中断指示传输器执行。
在920处，存储器装置可基于读取命令经由第二接口传输数据的错误检测码。920的操作可根据本文中所描述的方法来执行。在一些实例中，可由如参考图6所描述的EDC传输器执行920的操作的各方面。
图10展示说明根据本文所公开的实例的支持用于存储器装置的中断信令的一或多种方法1000的流程图。方法1000的操作可由如本文所描述的存储器装置或其组件实施。举例来说，方法1000的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制存储器装置的功能元件，以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。
在1005处，存储器装置可在存储器装置处接收用于存储在存储器装置处的数据的读取命令。可根据本文中所描述的方法来执行1005的操作。在一些实例中，可由如参考图6所描述的命令接收器执行1005的操作的各方面。
在1010处，存储器装置可基于接收到读取命令而经由第一接口传输数据。可根据本文所描述的方法来执行1010的操作。在一些实例中，1010的操作的各方面可由如参考图6所描述的数据传输器执行。
在1015处，存储器装置可基于接收到读取命令而经由第二接口传输中断的指示，其中第二接口包含专用于携载中断的指示的引脚。可根据本文中所描述的方法来执行1015的操作。在一些实例中，1015的操作的各方面可由如参考图6所描述的中断指示传输器执行。
图11展示说明根据本文所公开的实例的支持用于存储器装置的中断信令的一或多种方法1100的流程图。方法1100的操作可由如本文中所描述的主机装置或其组件来实施。举例来说，方法1100的操作可由参考图7所描述的主机装置执行。在一些实例中，主机装置可执行一组指令以控制主机装置的功能元件来执行所描述的功能。另外或替代地，主机装置可使用专用硬件执行所描述功能的各方面。
在1105处，主机装置可向存储器装置传输数据的读取命令。可根据本文中所描述的方法来执行1105的操作。在一些实例中，1105的操作的各方面可由如参考图7所描述的命令传输器执行。
在1110处，主机装置可基于读取命令而经由第一接口接收数据。可根据本文中所描述的方法来执行1110的操作。在一些实例中，1110的操作的各方面可由如参考图7所描述的数据接收器执行。
在1115处，主机装置可基于读取命令而经由第二接口接收中断的指示。可根据本文中所描述的方法来执行1115的操作。在一些实例中，1115的操作的各方面可由如参考图7所描述的中断指示接收器执行。
在1120处，主机装置可基于经由第二接口接收到中断的指示而更改操作序列。可根据本文中所描述的方法来执行1120的操作。在一些实例中，1120的操作的各方面可由如参考图7所描述的中断组件执行。
在一些实例中，如本文所描述的设备可执行例如方法1100的一或多种方法。所述设备可包含用于以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：将数据的读取命令传输到存储器装置；基于读取命令经由第一接口接收数据；基于读取命令经由第二接口接收中断的指示；且基于经由第二接口接收到中断的指示而更改操作序列。
本文中所描述的方法1100和设备的一些实例可进一步包含用于基于读取命令而经由第二接口接收数据的错误检测码的操作、特征、构件或指令。
在本文中所描述的方法1100和设备的一些实例中，在可经由第二接口接收错误检测码之前可经由第二接口接收中断的指示。
在本文中所描述的方法1100和设备的一些实例中，在可经由第一接口接收数据的至少一部分之后可经由第二接口接收中断的指示。
在本文中所描述的方法1100和设备的一些实例中，在可经由第二接口接收错误检测码之后可经由第二接口接收中断的指示。
在本文中所描述的方法1100和设备的一些实例中，可经由第二接口同时接收中断的指示和错误检测码。
本文中所描述的方法1100和设备的一些实例可进一步包含用于以下操作的操作、特征、构件或指令：基于数据确定第二错误检测码；确定错误检测码可为第二错误检测码的按位反转；且基于错误检测码为第二错误检测码的按位反转而将错误检测码识别为包含中断的指示。
在本文中所描述的方法1100和设备的一些实例中，第二接口包含错误检测码引脚。
在本文中所描述的方法1100和设备的一些实例中，第二接口包含专用于携载中断的指示的引脚。
本文中所描述的方法1100和设备的一些实例可进一步包含用于以下操作的操作、特征、构件或指令：在接收到中断的指示之后经由第三接口传输信息请求；且基于请求经由第三接口传输用于存储器装置的操作参数的值的指示。
在本文中所描述的方法1100和设备的一些实例中，第三接口包含JTAG接口。
在本文中所描述的方法1100和设备的一些实例中，第一接口包含数据接口。
应注意，上文所描述的方法描述了可能的实施方案，并且操作和步骤可重新布置或以其它方式加以修改，并且其它实施方案是可能的。此外，可组合来自方法中的两种或更多种的部分。
描述一种设备。所述设备可包含：存储器阵列，其用于存储数据；命令地址接口，其用于接收与数据相关联的存取命令；数据接口，其用于与存储器阵列交换数据；以及第三接口，其用于基于存取命令和所述设备的条件传输中断的指示。
设备的一些实例可包含错误检测组件，所述错误检测组件与第三接口耦合且用于确定数据的错误检测码，其中第三接口包含错误检测码引脚。
设备的一些实例可包含中断组件，其与错误检测码引脚耦合且用于在经由错误检测码引脚传输错误检测码之前或之后经由错误检测码引脚传输信号，所述信号包含中断的指示。
设备的一些实例可包含中断组件，其与错误检测码引脚耦合且用于反转错误检测码的位，其中中断的指示包含错误检测码的经反转位。
在一些实例中，第三接口包含专用于传输中断的指示的引脚。
设备的一些实例可包含用于传输设备的条件的指示的JTAG接口。
可以使用各种不同技艺和技术中的任一者来表示本文所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有各种位宽度。
术语“电子通信”、“导电接触”、“连接”和“耦合”可指代支持信号在组件之间流动的组件之间的关系。如果组件之间存在可以在任何时间支持信号在组件之间流动的任何导电路径，那么认为组件彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是间接导电路径，其可以包含例如开关、晶体管或其它组件的中间组件。在一些实例下，可例如使用诸如开关或晶体管之类的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前无法通过导电路径在所述组件之间传送，在所述闭路关系中，信号能够通过所述导电路径在所述组件之间传送。当例如控制器的组件将其它组件耦合在一起时，组件起始允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指其中信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，那么组件彼此隔离。举例来说，由定位于两个组件之间的开关分离的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：防止信号使用先前准许信号流动的导电路径在组件之间流动。
本文中论述的装置(包含存储器阵列)可形成于例如硅、锗、硅-锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，所述衬底是半导体晶片。在其它实例中，衬底可以是绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电率。可在衬底的初始形成或生长期间，通过离子植入，或通过任何其它掺杂方式，执行掺杂。
本文讨论的开关组件或晶体管可以表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端子装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可以是导电的，且可包括重度掺杂(例如，简并)的半导体区。源极与漏极可通过轻掺杂的半导体区或沟道分离。如果沟道为n型(例如，大部分载流子为信号)，那么FET可被称为n型FET。如果沟道为p型(即，大部分载流子为空穴)，那么FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电率。举例来说，分别将正电压或负电压施加到n型FET或p型FET可使沟道变为导电的。
如果大于或等于晶体管的阈值电压的电压施加到晶体管栅极，那么晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“去激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且不“优选于”或“优于其它实例”。详细描述包含具体细节以提供对所描述技术的理解。然而，可以在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构及装置以免混淆所描述实例的概念。
在附图中，类似的组件或特征可具有相同的参考标记。此外，可通过在参考标记之后跟着短划线和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述内容适用于具有相同第一参考标记的类似组件中的任何一个，而与第二参考标记无关。
可以使用各种不同技艺和技术中的任一者来表示本文所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。
可用通用处理器、DSP、ASIC、FPGA或另一可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其设计成进行本文中所描述的功能的任何组合来实施或进行结合本文中的本公开所描述的各种说明性块和模块。通用处理器可为微处理器；但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果在由处理器执行的软件中实施，那么功能可作为一个或多个指令或代码而存储在计算机可读媒体上或通过计算机可读媒体传输。其它实例及实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。此外，如本文(包含在权利要求书中)所使用，如在项列表(例如，以例如“中的至少一个”或“中的一个或多个”的短语开头的项列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。同样，如本文所使用，短语“基于”不应被理解为指代一组封闭条件。举例来说，在不脱离本公开的范围的情况下，被描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文所使用，短语“基于”应以与短语“至少部分地基于”相同的方式解释。
提供本文中的描述以使所属领域的技术人员能够制造或使用本公开。对本公开的各种修改对所属领域的技术人员来说将是显而易见的，并且本文所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变化形式。因此，本公开不限于本文所描述的实例和设计，而是被赋予与本文所公开的原理和新颖特征一致的最宽范围。

Claims (27)

1.一种方法，其包括：
在存储器装置处接收存储于所述存储器装置处的数据的读取命令；
至少部分地基于接收到所述读取命令而经由第一接口传输所述数据；及
至少部分地基于接收到所述读取命令而经由第二接口传输中断的指示。
2.根据权利要求1所述的方法，其进一步包括：
至少部分地基于所述读取命令而经由所述第二接口传输所述数据的错误检测码。
3.根据权利要求2所述的方法，其中在经由所述第二接口传输所述错误检测码之前经由所述第二接口传输所述中断的所述指示。
4.根据权利要求3所述的方法，其中在经由所述第一接口传输所述数据的至少一部分之后经由所述第二接口传输所述中断的所述指示。
5.根据权利要求2所述的方法，其中在经由所述第二接口传输所述错误检测码之后经由所述第二接口传输所述中断的所述指示。
6.根据权利要求2所述的方法，其中经由所述第二接口同时传输所述中断的所述指示和所述错误检测码。
7.根据权利要求6所述的方法，其进一步包括：
至少部分地基于所述数据而确定所述错误检测码；以及
确定所述错误检测码的按位反转；其中同时传输所述中断的所述指示和所述错误检测码包括传输所述错误检测码的所述按位反转。
8.根据权利要求2所述的方法，其中所述第二接口包括错误检测码(EDC)引脚。
9.根据权利要求1所述的方法，其中所述第二接口包括专用于携载中断的指示的引脚。
10.根据权利要求1所述的方法，其进一步包括：
在传输所述中断的所述指示之后，经由第三接口接收信息请求；及
至少部分地基于所述请求而经由所述第三接口传输用于所述存储器装置的操作参数的值的指示。
11.根据权利要求10所述的方法，其中所述第三接口包括联合测试行动小组(JTAG)接口。
12.根据权利要求1所述的方法，其中所述中断经配置以更改主机装置对所述存储器装置的操作序列。
13.根据权利要求1所述的方法，其中所述第一接口包括数据接口。
14.一种方法，其包括：
将数据的读取命令传输到存储器装置；
至少部分地基于所述读取命令而经由第一接口接收所述数据；
至少部分地基于所述读取命令而经由第二接口接收中断的指示；及
至少部分地基于经由所述第二接口接收到所述中断的所述指示而更改操作序列。
15.根据权利要求14所述的方法，其进一步包括：
至少部分地基于所述读取命令而经由所述第二接口接收所述数据的错误检测码。
16.根据权利要求15所述的方法，其中在经由所述第二接口接收所述错误检测码之前经由所述第二接口接收所述中断的所述指示。
17.根据权利要求16所述的方法，其中在经由所述第一接口接收所述数据的至少一部分之后经由所述第二接口接收所述中断的所述指示。
18.根据权利要求15所述的方法，其中在经由所述第二接口接收所述错误检测码之后经由所述第二接口接收所述中断的所述指示。
19.根据权利要求15所述的方法，其中经由所述第二接口同时接收所述中断的所述指示和所述错误检测码。
20.根据权利要求19所述的方法，其进一步包括：
至少部分地基于所述数据而确定第二错误检测码；
确定所述错误检测码为所述第二错误检测码的按位反转；及
至少部分地基于所述错误检测码为所述第二错误检测码的所述按位反转，将所述错误检测码识别为包括所述中断的所述指示。
21.根据权利要求15所述的方法，其中所述第二接口包括错误检测码引脚，或其中所述第二接口包括专用于携载中断的指示的引脚。
22.根据权利要求15所述的方法，其进一步包括：
在接收到所述中断的所述指示之后，经由第三接口传输信息请求；及
至少部分地基于所述请求而经由所述第三接口接收用于所述存储器装置的操作参数的值的指示。
23.一种设备，其包括：
存储器阵列，其用于存储数据；
命令地址接口，其用于接收与所述数据相关联的存取命令；
数据接口，其用于与所述存储器阵列交换所述数据；及
第三接口，其用于至少部分地基于所述存取命令和所述设备的条件传输中断的指示。
24.根据权利要求23所述的设备，其进一步包括：
错误检测组件，其与所述第三接口耦合且用于确定所述数据的错误检测码，其中所述第三接口包括错误检测码引脚。
25.根据权利要求24所述的设备，其进一步包括：
中断组件，其与所述错误检测码引脚耦合且用于在经由所述错误检测码引脚传输所述错误检测码之前或之后经由所述错误检测码引脚传输信号，所述信号包括所述中断的所述指示。
26.根据权利要求24所述的设备，其进一步包括：
中断组件，其与所述错误检测码引脚耦合且用于反转所述错误检测码的位，其中所述中断的所述指示包括所述错误检测码的经反转位。
27.根据权利要求23所述的设备，其中所述第三接口包括专用于传输中断的指示的引脚。
CN202080092529.4A 2019-12-16 2020-12-10 用于存储器装置的中断信令 Pending CN114930309A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962948738P 2019-12-16 2019-12-16
US62/948,738 2019-12-16
US17/116,180 2020-12-09
US17/116,180 US20210181990A1 (en) 2019-12-16 2020-12-09 Interrupt signaling for a memory device
PCT/US2020/064238 WO2021126656A1 (en) 2019-12-16 2020-12-10 Interrupt signaling for a memory device

Publications (1)

Publication Number Publication Date
CN114930309A true CN114930309A (zh) 2022-08-19

Family

ID=76316231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080092529.4A Pending CN114930309A (zh) 2019-12-16 2020-12-10 用于存储器装置的中断信令

Country Status (3)

Country Link
US (1) US20210181990A1 (zh)
CN (1) CN114930309A (zh)
WO (1) WO2021126656A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7011783B2 (ja) * 2017-02-17 2022-01-27 日本精機株式会社 車両用表示装置
US11748191B2 (en) * 2021-10-29 2023-09-05 Micron Technology, Inc. Techniques for error correction at a memory device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070055823A1 (en) * 2005-08-01 2007-03-08 Samsung Electronics Co., Ltd. Multi-interface, controller, memory card having the multi-interface controller, and interface setting method
US20080082900A1 (en) * 2006-09-13 2008-04-03 Hynix Semiconductor Inc. Semiconductor memory apparatus capable of detecting error in data input and output
US20090164683A1 (en) * 2007-12-24 2009-06-25 Telefonaktiebolaget L M Ericsson (Publ) Read Status Controller
US20090327572A1 (en) * 2008-06-30 2009-12-31 In Sung Cho Exchanging information between components coupled with an a i2c bus via separate banks
US20130036254A1 (en) * 2011-08-05 2013-02-07 Apple Inc. Debugging a memory subsystem
US20130173986A1 (en) * 2011-12-28 2013-07-04 Akihiro Sakata Memory controller, data storage device, and memory controlling method
US20150135042A1 (en) * 2013-11-14 2015-05-14 Samsung Electronics Co., Ltd. Memory system monitoring data integrity and related method of operation
US20160162355A1 (en) * 2014-12-08 2016-06-09 Spansion Llc Methods, circuits, devices, systems and machine executable code for reading from a non-volatile memory array
CN105814547A (zh) * 2013-10-27 2016-07-27 超威半导体公司 输入/输出内存映射单元和北桥
CN109416654A (zh) * 2016-06-29 2019-03-01 美光科技公司 错误校正码事件检测

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548711A (en) * 1993-08-26 1996-08-20 Emc Corporation Method and apparatus for fault tolerant fast writes through buffer dumping
US6412023B1 (en) * 1998-05-21 2002-06-25 Sony Corporation System for communicating status via first signal line in a period of time in which control signal via second line is not transmitted
US6128307A (en) * 1997-12-01 2000-10-03 Advanced Micro Devices, Inc. Programmable data flow processor for performing data transfers
US6772257B1 (en) * 1999-12-23 2004-08-03 Intel Corporation Method and apparatus for processing interrupts
KR100607992B1 (ko) * 2004-07-09 2006-08-02 삼성전자주식회사 낸드 플래시 메모리의 동작 상태의 감시를 통해 시스템을부팅하기 위한 방법 및 시스템
JP2006139556A (ja) * 2004-11-12 2006-06-01 Toshiba Corp メモリカード及びそのカードコントローラ
US7620747B1 (en) * 2005-10-12 2009-11-17 Nvidia Corporation Software based native command queuing
KR100891333B1 (ko) * 2007-04-11 2009-03-31 삼성전자주식회사 파일 시스템에 무관하게 데이터를 기입/독출할 수 있는하드 디스크 드라이브 및 이를 이용한 데이터 기입/독출방법
TWI364204B (en) * 2007-05-18 2012-05-11 Quanta Comp Inc System and method for bridging file system between two different processor in mobile phone
KR101425957B1 (ko) * 2007-08-21 2014-08-06 삼성전자주식회사 이씨씨 제어 회로 및 그것을 포함하는 멀티채널 메모리시스템
JP5269625B2 (ja) * 2009-01-14 2013-08-21 株式会社東芝 インタフェース制御装置
US20110041005A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System
US8990538B2 (en) * 2010-11-05 2015-03-24 Microsoft Corporation Managing memory with limited write cycles in heterogeneous memory systems
WO2013124915A1 (ja) * 2012-02-24 2013-08-29 パナソニック株式会社 スレーブ装置、マスタ装置、通信システム、及び通信方法
US20140122777A1 (en) * 2012-10-31 2014-05-01 Mosaid Technologies Incorporated Flash memory controller having multi mode pin-out
US20150058697A1 (en) * 2013-08-22 2015-02-26 Kabushiki Kaisha Toshiba Storage device, controller and memory controlling method
JP6216909B1 (ja) * 2016-06-28 2017-10-18 株式会社ワコム シリアル通信方法及びセンサコントローラ
US20180173619A1 (en) * 2016-12-21 2018-06-21 Sandisk Technologies Llc System and Method for Distributed Logical to Physical Address Mapping
US10466904B2 (en) * 2017-03-24 2019-11-05 Western Digital Technologies, Inc. System and method for processing and arbitrating submission and completion queues
KR102493964B1 (ko) * 2017-12-18 2023-02-01 삼성전자주식회사 스토리지 컨트롤러, 그것을 포함하는 스토리지 장치, 및 스토리지 컨트롤러의 동작 방법
JP2019149219A (ja) * 2018-02-28 2019-09-05 東芝メモリ株式会社 メモリシステム
KR102536637B1 (ko) * 2018-03-29 2023-05-26 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US10545893B1 (en) * 2019-01-11 2020-01-28 Arm Limited Interrupt controller and method of operation of an interrupt controller
US11144387B2 (en) * 2019-04-29 2021-10-12 Intel Corporation Apparatus, systems, and methods to detect and/or correct bit errors using an in band link over a serial peripheral interface
JP2022146519A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 メモリシステム、情報処理システム、およびホスト装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070055823A1 (en) * 2005-08-01 2007-03-08 Samsung Electronics Co., Ltd. Multi-interface, controller, memory card having the multi-interface controller, and interface setting method
US20080082900A1 (en) * 2006-09-13 2008-04-03 Hynix Semiconductor Inc. Semiconductor memory apparatus capable of detecting error in data input and output
US20090164683A1 (en) * 2007-12-24 2009-06-25 Telefonaktiebolaget L M Ericsson (Publ) Read Status Controller
US20090327572A1 (en) * 2008-06-30 2009-12-31 In Sung Cho Exchanging information between components coupled with an a i2c bus via separate banks
US20130036254A1 (en) * 2011-08-05 2013-02-07 Apple Inc. Debugging a memory subsystem
US20130173986A1 (en) * 2011-12-28 2013-07-04 Akihiro Sakata Memory controller, data storage device, and memory controlling method
CN105814547A (zh) * 2013-10-27 2016-07-27 超威半导体公司 输入/输出内存映射单元和北桥
US20150135042A1 (en) * 2013-11-14 2015-05-14 Samsung Electronics Co., Ltd. Memory system monitoring data integrity and related method of operation
US20160162355A1 (en) * 2014-12-08 2016-06-09 Spansion Llc Methods, circuits, devices, systems and machine executable code for reading from a non-volatile memory array
CN109416654A (zh) * 2016-06-29 2019-03-01 美光科技公司 错误校正码事件检测

Also Published As

Publication number Publication date
US20210181990A1 (en) 2021-06-17
WO2021126656A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
US11054995B2 (en) Row hammer protection for a memory device
US11775378B2 (en) Memory health status reporting
CN114080588A (zh) 用于存储器装置的擦除速率控制
US11334435B2 (en) Safety event detection for a memory device
US11507296B2 (en) Repair operation techniques
CN113168290A (zh) 命令阻止管理
US20210181990A1 (en) Interrupt signaling for a memory device
CN113903377B (zh) 用于设置读取操作的参考电压的方法
US11966602B2 (en) Refresh counters in a memory system
US20230231574A1 (en) Syndrome check functionality to differentiate between error types
US20230038894A1 (en) Selective access for grouped memory dies
US11775385B2 (en) Targeted command/address parity low lift
CN114613422A (zh) 错误类型指示
US20230197180A1 (en) Address fault detection
US20240053908A1 (en) Temperature-dependent refresh operations
US20240028247A1 (en) Efficient error signaling by memory
US20230205615A1 (en) Error detection signaling
US20230317191A1 (en) Techniques for determining an interface connection status
US20240004756A1 (en) Data correction scheme with reduced device overhead
US20230043306A1 (en) Techniques for memory error correction
CN117743021A (zh) 存储器装置中的基于冗余的错误检测

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination