CN109416654A - 错误校正码事件检测 - Google Patents

Abstract

描述用于操作存储器单元的方法、系统和装置。在用于存储数据的所述存储器单元的感测期间，可通过错误校正码ECC操作检测所存储数据中的错误。可通过在输出节点上产生可测量信号，在硬件中指示所述错误。举例来说，所述输出节点处的电压可从第一值改变到第二值。监控所述输出节点的装置可以至少部分地基于所述输出节点处所述信号的所述改变，确定一组数据已发生错误。

Description

错误校正码事件检测

交叉参考

本专利申请要求由Zhang等人在2016年6月29日提交的标题为“错误校正码事件检测(Error Correction Code Event Detection)”的第15/197,446号美国专利申请的优先权，所述专利申请转让给本受让人。

背景技术

下文大体上涉及存储器装置，并且更具体来说，涉及错误校正码(errorcorrection code；ECC)事件检测。

存储器装置广泛用以将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置具有两个状态，通常标示为逻辑“1”或逻辑“0”。在其它系统中，可存储大于两个状态。为了存取所存储的信息，电子装置可读取或感测存储器装置中的所存储状态。为存储信息，电子装置可能将状态写入到存储器装置中。

存在各种类型的存储器装置，包含随机存取存储器(random access memory；RAM)、只读存储器(read only memory；ROM)、动态RAM(dynamic RAM；DRAM)、同步动态RAM(synchronous dynamic RAM；SDRAM)、铁电RAM(ferroelectric RAM；FeRAM)、磁性RAM(magnetic RAM；MRAM)、电阻性RAM(resistive RAM；RRAM)、闪存存储器等。存储器装置可以是易失性或非易失性的。非挥发性记忆体(例如，NOR闪存存储器和NAND闪存存储器)可能在很长一段时间内存储数据，甚至在不存在外部电源的情况下依然如此。易失性存储器装置，例如DRAM，除非被外部电源定期刷新，否则可能随时间推移而丢失其存储的状态。易失性存储器的某些特征可提供性能优点，例如较快速读取或写入速度，而非易失性存储器的特征，例如存储数据而无需定期刷新的能力可为有利的。

需要稳定数据存储的系统和装置可能使用高度可靠的闪存存储器类型，例如NOR闪存存储器。虽然NOR闪存存储器是高度可靠的，但是可能存在出现错误的一些情况。依赖于NOR闪存存储器的装置可能不了解错误，并且可能如同无错误一般处理数据，这可能不利地影响装置的操作。

附图说明

本文中的公开内容提及且包含以下各图：

图1根据本公开的各种实施例说明支持错误校正码(ECC)事件检测的实例存储器组件；

图2根据本公开的各种实施例说明支持ECC事件检测的存储器单元的实例；

图3根据本公开的各种实施例说明包含存储器单元且支持ECC事件检测的实例电路；

图4根据本公开的各种实施例说明包含存储器单元且支持ECC事件检测的实例电路；

图5根据本公开的各种实施例说明支持ECC事件检测的封装的实例；

图6根据本公开的各种实施例说明支持ECC事件检测的电路的实例；

图7根据本公开的各种实施例说明支持ECC事件检测的实例时序图；

图8根据本公开的各种实施例说明支持ECC事件检测的实例存储器组件的框图；

图9根据本公开的各种实施例说明包含支持ECC事件检测的存储器组件的系统；以及

图10和11是根据本公开的各种实施例的说明ECC事件检测的方法的流程图。

具体实施方式

可以检测到NOR闪存存储器中的错误，且借助硬件中断将其指示给装置。可错误校正码(ECC)检测到错误。在检测到错误时，可测量信号可能被发送到中断节点。信号可能向使用NOR闪存存储器的装置告知已发生错误。

存储器阵列内的存储器单元，包含NOR存储器单元，可用于存储数据和信息。每个NOR存储器单元可用于存储一位数据，其例如可以由存储器单元的状态表示。举例来说，存储器单元的第一状态可能表示第一二进制值(例如，逻辑0)，存储器单元的第二状态可能表示第二二进制值(例如，逻辑1)。为增加速度，可以以组为单位写入和读取存储器单元。当一组数据被写入一组存储器单元时，可使用ECC，因此在读取存储器单元时可检测错误。如果在读取操作期间使用ECC检测到错误，那么可通过将信号发送到中断节点，在硬件中标记错误。举例来说，中断节点的电压可能改变，以向装置或装置的另一个组件指示错误。装置可了解错误(例如，通过识别信号或测量中断节点电压)，且相应地调整操作。

下文在存储器组件的情形下进一步描述上文所介绍的本公开的特征。随后描述特定实例以用于ECC事件检测。进一步通过参考NOR存储器中的错误的通知的设备图、系统图和流程图说明并描述本公开的这些和其它特征。

图1根据本公开的各种实施例说明支持ECC事件检测的存储器组件100的实例。存储器组件100还可被称作电子存储器设备。存储器组件100包含存储器阵列145，其包含可编程以存储不同状态的存储器单元105行和列。存储器单元105可编程以存储两个状态，表示为逻辑0和逻辑1(例如，存储器单元105可以是单层单元(single level cell；SLC))。即，每个存储器单元105可存储一位信息。在某些情况下，存储器单元105被配置成存储两个以上逻辑状态(例如，存储器单元105可能是多层单元(multi-level cells；MLC))。存储器单元105可包含浮动栅极晶体管(例如，MOSFET)以存储代表可编程状态的电荷；例如带电和不带电浮动栅极晶体管可能分别表示两个逻辑状态。NOR闪存存储器架构可能通常使用这种设计。铁电电容器的不同电荷电平可表示不同逻辑状态。在其它情况下，存储器单元105可包含电荷阱晶体管，以在栅极电介质中存储电荷，来表示一或多个可编程状态。

源极线150可能被连接到通用电压(例如，通用接地或0V)。数字线115，其也可以被称作位线，可充当用于存储器单元105的存取操作(例如，读取操作)的数据总线。可以通过激活或选择合适字线110和数字线115，在存储器单元105上执行例如读取和写入(例如，编程和擦除)的操作，所述字线也可以被称作存取线。激活或选择字线110或数字线115可包含将偏置电压施加到相应线。因此，施加到存储器单元105的字线110和数字线115的电压组合可能定义存取操作(例如，其是读取抑或写入(擦除或编程)操作)。

字线110、源极线150和数字线115是由导电材料制成。举例来说，字线110、源极线150和数字线115可能由金属(例如铜、铝、金、钨等)、金属合金、其它导电材料等等制成。根据图1的实例，存储器阵列145内的存储器单元105的每个行被连接到单一字线110，且存储器单元105的每个列被连接到单一数字线115；然而，存储器单元105可以其它配置布置。通过激活(例如，适当偏置)一个字线110和一个数字线115，可存取一组存储器单元105(例如，对应于若干存储器单元105中存储的逻辑值的数据字节)。存取存储器单元105可包含读取或写入(例如，编程或擦除)存储器单元105。在某些情况下，字线110与数字线115的相交点可被称为存储器单元的地址。NOR闪存存储器可能在字节层可编址(例如，可存取)。

可通过行解码器120和列解码器130控制存取存储器单元105。在一些实例中，行解码器120从存储器控制器140接收行地址且基于所接收行地址激活适当字线110。类似地，列解码器130从存储器控制器140接收列地址且激活适当数字线115。举例来说，存储器阵列145可包含经标记为WL_1至WL_M的多个字线110，以及经标记为DL_1至DL_N的多个数字线115，其中M和N取决于阵列大小。因此，通过适当偏置字线110和数字线115(例如WL_2和DL_3)，可存取其交叉点处的存储器单元105。

在存取之后，存储器单元105可通过感测组件125读取或感测以确定存储器单元105的所存储状态。举例来说，如由存储器单元105浮动栅极上的电荷所指示，流动通过所述存储器单元105的电流可能被传输到对应数字线115上。流动通过存储器单元105的电流可基于偏置(例如，施加电压)到存储器单元105的控制栅极(例如，借助对应的字线110)。流动通过存储器单元105的电流可能与参考电流(未示出)比较以便确定存储器单元105的所存储状态。举例来说，如果数字线115与参考电流相比具有更高电流，那么感测组件125可确定存储器单元内105的所存储状态是逻辑1，且反之亦然。在某些情况下，电流可能被转换为电压，其与参考电压比较以确定存储器单元105的逻辑状态。感测组件125可包含各种晶体管或放大器，以便检测和放大信号中的差异，这可被称为锁存。所检测到的存储器单元105的逻辑状态可随后作为输出135由列解码器130输出。

存储器单元105可能通过偏置相关字线110和数字线115而写入(例如，编程或擦除)。在某些情况下，激活字线110可能偏置对应存储器单元105的数字线115。通过在字线110被激活时偏置相关数字线115，可能写入存储器单元105—即，逻辑值(例如，数据位)可能被存储于存储器单元105中。列解码器130可接受将写入到存储器单元105的数据，例如输入135。可通过跨越浮动栅极晶体管施加电压，写入浮动栅极晶体管存储器单元105。下文更详细地论述此过程。在某些情况下，可通过写入到一组存储器单元105，将数据串或块存储在存储器阵列145内。在这样的情况下，在写操作期间可使用ECC代码以启用后续读取操作期间的错误检测。根据本文中所描述的技术，可能通过设定硬件中断，在读取过程期间标记至少部分地基于ECC操作检测到的错误。

存储器控制器140可能通过各种组件控制存储器单元105的操作(例如，读取、编程、擦除等)，例如行解码器120、列解码器130，和感测组件125。存储器控制器140可产生行和列地址信号，以便偏置所需字线110和数字线115。存储器控制器140还可生成及控制在存储器阵列145的操作期间使用的各种电压电势。一般来说，本文中所论述的所施加电压的幅值、形状或持续时间可经调整或变化，且对于用于操作存储器阵列145的各种操作可以是不同的。此外，可同时存取存储器阵列145内的一组或多组存储器单元105；例如可在重设操作期间同时存取存储器阵列145的多个(或全部)组单元，在所述操作中，全部存储器单元105或一组存储器单元105被设定为单个逻辑状态。

虽然本文所公开的技术是参考浮动栅极存储器单元描述，但所述技术可能使用其它类型的存储逻辑状态的单元实施，例如电荷阱存储器单元。

图2根据本公开的各种实施例说明支持ECC事件检测的存储器单元105-a的实例。存储器单元105-a可以是参考图1描述的存储器105的实例。存储器单元105-a可包含浮动栅极晶体管(例如，FGMOS)，其可能与常规晶体管相似，且可在栅极与半导体包含额外的电极。

存储器单元105-a可能是用于存储信息位的闪存存储器架构中使用的存储器单元的实例。存储器单元105-a可能对错误敏感。举例来说，存储器单元105-a可能经历在本文中被称作位翻转的现象，其中存储位倒转(例如，存储的逻辑1成为逻辑0，或反之亦然)。位翻转可能是漂移效应的结果，其中由存储器单元105-a存储的电压电平或电荷从其初始值缓慢漂移。位翻转还可能由过编程效应引起，其中一组存储器单元105的编程操作无意中翻转存储器单元105-a上的位。在某些情况下，位翻转可能是由读取干扰错误引起，其中一组存储器单元105的读取操作诱发所感测的存储器单元105(例如，存储器单元105-a)之一的位值的永久性改变。

存储器单元105-a可以是NOR闪存存储器单元，并且因此，可能与其它类型的闪存存储器(例如，NAND架构)相比对位翻转较不敏感。NOR存储器可在一些需要非常高可靠性(例如，低错误率)的施加中被使用。举例来说，NOR存储器可在军方、太空及医疗领域的系统和装置中使用。如本文所描述，可通过使用在错误已发生时向装置提供通知的错误检测方案，补充和增加NOR存储器的高可靠性。了解到错误的装置可在使用与错误相关的数据前采取校正性动作。或装置可能调整操作以减小其它错误的概率。在某些情况下，装置可通过检查错误标签(例如，存储在一般目的寄存器中)了解到错误。装置可能另外或替代地通过装置可能另外或替代地通过监控硬件中断节点，获得指示错误的信令，来了解到错误。借助硬件中断节点的错误通知可能更快，且相比于其它错误检测技术引入较少开销。

存储器单元105-a可包含源极线150-a、字线110-a和数字线115-a。字线110-a可能被连接到控制栅极220(例如，可借助字线110-a存取控制栅极220)，源极线150-a可能连接到源极230(例如，可借助源极线150-a存取源极230)，且数字线115-a可能被连接到漏极240(例如，可由数字线115-a存取漏极240)。控制栅极220可包含电极。在图2中描绘的实例中，源极230和漏极240包括由p衬底半导体205包围的n衬底(例如，存储器单元105-a可以是NMOS晶体管)。在替代性实例中源极230和漏极240可包括由n衬底半导体包围的p衬底(例如，存储器单元105-a可包括PMOS晶体管)。当控制栅极220被偏置且因此控制栅极220放电时，在源极230与漏极240之间可能形成导电沟道，允许电流流动通过存储器单元105-a(例如，从源极230到漏极240)。当控制栅极220被偏置且因此电荷在控制栅极220上累积时，导电沟道可能受限制，因此电流不在源极230与漏极240之间流动。

存储器单元105-a还可在控制栅极220与p衬底半导体205之间包含浮动栅极210(例如，电极)。浮动栅极210可能由绝缘体235从存储器单元105-a的其它部分隔离。绝缘体235可能由绝缘材料制成，例如氧化物(例如，金属氧化物、二氧化硅等)。当存储器单元105-a被适当地偏置时，电流可流动通过存储器单元105-a(例如，通过源极230与漏极240之间的沟道)。当足够高电流穿过存储器单元105时，流动通过沟道(例如，从源极230到漏极240)的电子可能获得足够动能来移动通过(例如，借助热载流子注入)绝缘体235且在浮动栅极210上积聚。因此，浮动栅极210可能获取负电荷。

当已从存储器单元105移除电源(例如，电压偏置)时，浮动栅极210上的电荷可保持在浮动栅极210上且可指示二进制状态。即，存储器单元105-a可甚至在断电时保存特定状态。浮动栅极210的带电状态可用于表示一位数据。举例来说，电荷在浮动栅极210上存在可能指示第一逻辑状态(例如，逻辑0)，且电荷在浮动栅极210上不存在可能指示第二逻辑状态(例如，逻辑1)。在存储器单元105处写入或存储逻辑0的过程在本文中可以被称为对存储器单元105编程。在存储器单元105处写入或存储逻辑1的过程在本文中可以被称为擦除存储器单元105。

浮动栅极210上电荷的存在或不存在可能影响存储器单元105-a的行为和/或特征(例如，阈值电压)。如果浮动栅极210不带电(例如，如果浮动栅极210具有中性电荷，其对应于逻辑1)，那么存储器单元105-a可能几乎如同常规晶体管一样操作。即，施加于控制栅极220的正电压偏置可能在p衬底衬底205中产生导电沟道，其将电流从源极230运载到漏极240。如果浮动栅极210带电(例如，带负电，其对应于存储的逻辑0)，且正电压被施加于控制栅极220，那么浮动栅极210上的电荷可能从控制栅极220屏蔽沟道区域，且防止形成源极230与漏极240之间的沟道，借此限制流动通过存储器单元105-a的电量。因此，当存储器单元105-a存储逻辑1(例如，浮动栅极为中性)时，相比于存储器单元105-a存储逻辑0(例如，浮动栅极为负)，更多电流可流动通过存储器单元105-a。

图3根据本公开的各种实施例说明包含存储器单元105-b和支持ECC事件检测的实例电路300。存储器单元105-b可以是参考图1和2描述的存储器单元105的实例。存储器单元105-b可包含源极(未示出)，其使用源极线(source line；SL)150-b存取，以及漏极(未示出)，其使用数字线115-b存取。源极线150-b可能被连接到接地参考(例如，接地305)，因此存储器单元105-b的源极具有中性电压或偏置(例如0V)。存储器单元105-b可能被选用于使用字线(word line；WL)110-b的操作(例如，读取或写入操作)，所述字线连接到存储器单元105-b的控制栅极220-a。

可能通过控制控制栅极220-a、源极和漏极处的电压(例如，分别借助字线110-b、源极线150-b和数字线115-b)，存取存储器单元105-b(例如，写入或感测)。举例来说，存储器单元105-b可能通过向控制栅极220-a施加负电压和正电压加偏置，以及对源极和漏极施加合适电压偏置而被写入(例如，编程或擦除)。可使用字线110-b修改控制栅极220-a上的电压偏置。如下文所论述，存储器单元105-b还可以通过对存储器单元105-b施加合适的电压来读取(感测)。

为了编程(例如，将逻辑0写入到)存储器单元105-b，可向控制栅极220-a施加正电压(例如，借助字线110-b)，且较小正电压可能被施加到漏极(例如，借助数字线115-b)。在这种情形下，从控制栅极220-a到源极线150-a-a的电压降(例如，VG-VS＝VGS)可能大于存储器单元105-b的阈值电压(例如，V_Th)。即，电子可能(例如，以电流I形式)从源极流动到漏极(例如，从源极线150-b到数字线115-b)。如果源极到漏极电流足够高，那么许多高能电子可能克服浮动栅极210-a周围的电势屏蔽层，且从源极与漏极之间的导电沟道(通过绝缘层)跳动到浮动栅极210-a上。因此，浮动栅极210-a可能被充电到第一状态。电荷可能保持在浮动栅极210-a上，除非被外部操控(例如，通过电场)。在某些情况下，浮动栅极210-a上的电荷可能部分抵消来自控制栅极220-a的电场，其可能转移存储器单元105-b的阈值电压。

为擦除(例如，将逻辑1写入到)存储器单元105-b，在控制栅极220-a与源极之间可能建立负电压(例如，V_GS<0)。举例来说，(例如，借助字线110-b)可向控制栅极220-a施加负电压，而数字线115-b接地。如果施加的负电压足够大，那么负电压产生的电场可能从浮动栅极210-a拉出数个电子(例如，借助量子力学隧穿)。因此，浮动栅极210-a上的电荷可能被移除(例如，来自浮动栅极210-a的电子可能被重新注入导电沟道中)，且浮动栅极210-a可存储逻辑1(例如，浮动栅极210-a可具有中性电荷)。在某些情况下，可在控制栅极220-a与p衬底半导体之间建立负电压，以放电浮动栅极210-a。

电压可被施加到控制栅极220-a以读取由浮动栅极210-a存储的逻辑状态。电压可能被选择成足够低，因此保存浮动栅极210-a上存储的电荷，但仍然足够高以区别浮动栅极210-a的带电和不带电状态。当施加合适电压时，存储器单元105-b将基于浮动栅极210-a上存在的电荷而保持绝缘或变得导电。如上文所论述，当浮动栅极210-a具有中性电荷(其对应于逻辑1)，而非浮动栅极210-a具有负电荷(其对应于逻辑0)时，更多电流可能流动通过存储器单元105-b，且到数字线115-b上。

因此，可通过比较数字线115-b上的电流(或从数字线115-b上的电流产生的电压)与参考电流(或参考电压)，确定存储器单元105-b的逻辑状态。举例来说，感测组件125-a可能将数字线115-b上的电流与参考线310提供的参考电流比较。参考电流可能在对应于逻辑1的电流与对应于逻辑0的电流之间(例如，中间位置，或几乎中间位置)。如果感测组件125-a判定数字线115-b上的电流大于参考电流，那么感测组件可能确定存储器单元105-b存储了逻辑0。如果感测组件125-a确定数字线115-b上的电流小于参考电流，那么感测组件可确定存储器单元105-b存储了逻辑1。

在某些情况下，可通过使用在读取操作期间流动通过存储器单元105-b的电流产生电压，确定存储在存储器单元105-b处的逻辑状态。举例来说，电流可能借助于电流电压转换器(例如，能够向感测组件125-a供应电压的电路，其中所述电压值取决于电流值)被转换为电压。在这种情形中，所得电压可能与参考电压(例如，由参考线310供应)比较，以确定由存储器单元105-b存储的逻辑状态。

图4根据本公开的各种实施例说明包含存储器单元105且支持ECC事件检测的实例电路400。电路400包含存储器单元105-c到存储器单元105-h，其可能是参考图1到3所描述的存储器单元105的实例。每个存储器单元105可能使用对应字线110存取。举例来说，可能使用字线110-c存取存储器单元105-c，使用字线110-d存取存储器单元105-d，使用字线110-e存取存储器单元105-e，使用字线110-f存取存储器单元105-f，字线110-g存取存储器单元105-g，以及使用字线110-h存取存储器单元105-h。

电路400可以是NOR存储器的实例，其中存储器单元105被布置成NOR逻辑配置。NOR逻辑配置可以允许同时存取数据字节(例如，可以对应于数据字节的组来存取存储器单元105)。在NOR逻辑配置中，每个存储器单元105的漏极可能连接到通用数字线115-c，其可能表示数据总线。源极线150可能将存储器单元105的电源连接到通用接地参考(例如，接地305)。举例来说，源极线150-c可能将存储器单元105-c和存储器单元105-d的电源连接到接地305-a，源极线150-d可能将存储器单元105-e和存储器单元105-f的电源连接到接地305-b，且源极线150-e可能将存储器单元105-g和存储器单元105-h的电源连接到接地305-c。如上文所论述，施加于每个存储器单元105的字线110、源极线150和数字线115的电压可能确定存储器单元105的存取操作(例如，读取或写入操作)。

电路400可能表示存储器单元105的列。列中的每个存储器单元105可能各自具有对应字线110且共用通用数字线115。因此，共享的数字线115上的存储器单元105(例如，呈一列)可能一次一个地存取。行(未示出)中的每个存储器单元105可具有对应数字线115且共用通用字线110。因此，行中的一组存储器单元105可使用共享的字线110同时存取，这是因为每个存储器单元105具有不同数字线115以用于读取(或写入)数据。存储器单元组105可存储代表用于形成数据字节的位的逻辑状态。电路400可能包含在存储器阵列(例如，参考图1描述的存储器阵列145)中，以使得电路400的存储器单元105可使用相同字线110与其它存储器单元同时存取。使用相同字线110存取的存储器单元105可能被写入(例如，编程或擦除)和读取而不干扰由不同字线110存取的存储器单元105状态。在图4中所描绘的实例中，如果感测到存储逻辑1的存储器单元105(例如，读取电压被施加于对应字线110)，那么对应数字线115将被拉低(这是因为存储器单元105将充当接地305与数字线115-c之间的导电路径。如果感测到存储逻辑0的存储器单元105(例如，读取电压被施加于对应字线110)，那么对应数字线115可能保持为高，这是因为存储器单元105可能从数字线115-c隔离接地305)。

在某些情况下，可感测到一组存储器单元105，且对应位可能形成数据块(或串)。举例来说，数据块可包含来自数个存储器单元105的位。在某些情况下，特定操作状态可能劣化或改变一或多个存储器单元105的存储状态，其可能导致感测存储器单元105期间的一或多个错误。举例来说，构成存储器单元105的材料可能劣化，或邻近存储器单元105可能打断存取操作。为防止未被发现的错误，可向数据块加入冗余。举例来说，错误校正码(ECC)(例如，块码或卷积码)可用于编码所存储数据，其方式使得解码器可识别，并且在某些情况下，纠正数据块中的错误。当使用ECC编码数据位块时，所得数据位串可被称为码字。码字可包含多个字节。编码过程可能在写入过程期间出现。

当从一组存储器单元105的读取操作构造码字(例如，识别)时，可评估码字以确定是否已发生错误。举例来说，可在读取的码字上执行ECC操作(例如，ECC解码)，且ECC操作的结果可能指示码字无错误、含有可校正错误(例如，一位错误)，或含有不可校正错误(例如，两位错误)。码字中的错误(例如，可校正错误或不可校正错误)可被称为ECC事件。因此，不同类型的错误(例如，1位差错和2位差错)可能分类为ECC事件。在某些情况下，可由触发如本文所论述的硬件中断引脚，指示ECC事件的检测。虽然相对于特定ECC实施方案描述，但本文所公开的技术适用于不同类型错误、ECC事件和ECC实施方案。举例来说，本文中所描述的技术可能适用于不同水平的检测能力和可校正性的ECC方案。

图5根据本公开的各种实施例说明支持ECC事件检测的封装500的实例。封装500可包含(例如，包围)数个裸片505(例如，4个裸片)，包含裸片505-a、裸片505-b、裸片505-c和裸片505-d。每个裸片505可包含数个存储器单元105，例如参考图1到4描述的那些。存储器单元105可以被布置成平行或串联配置。并联配置可能支持分离或多工化的地址和数据总线，而串联配置可在代管控制同步传递中支持1、2或4位数据传送。封装500可能包含在例如参考图1描述的存储器阵列145中。

每个裸片505可具有存储器容量(例如，512兆字节(MB))。在某些情况下，多个裸片505可能堆叠，以使得它们表现为且作为单一裸片505工作。举例来说，裸片505-a和裸片505-b可能堆叠以使得存储器容量有效地加倍(例如，到1千兆字节(GB))。在这样的情况下，单一命令可用于接入堆叠的裸片505中的(例如，裸片505-a抑或裸片505-b中的)存储器单元105。因此，对包含在裸片505中存储器单元105的接入可能基于每裸片或基于堆叠裸片发生。

根据本文中所描述的技术，封装500内的一组存储器单元105可能被选择用于读取操作。在读取操作期间，可感测每个存储器单元105的状态。在某些情况下，可在从读取操作识别的码字中检测到ECC事件。可通过将信号发送到硬件中断节点，标记所检测到的ECC事件。举例来说，当对于从包含在封装500中的任一裸片505读取的码字检测到ECC事件时，可在中断节点510上产生电压。中断节点510可能配置有开放性漏极设定(由上拉电阻器515启用)以使得中断节点510能够由多个裸片505触发。在某些情况下所检测到的ECC事件的指示可能被存储(例如，存储器或一般目的寄存器内)，而代替或外加于触发中断节点510。所检测到的ECC事件的指示可包含关于ECC事件类型和/或存储器单元105的与ECC事件相关的地址位置的信息。存储的ECC事件信息可能是渐增的(例如，一系列已发生ECC事件的位置，并且，在一些实例中，是ECC事件的类型)。

图6根据本公开的各种实施例说明支持ECC事件检测的电路600的实例。电路600可能与装置或系统(例如，高级驾驶辅助系统(advanced driver assistance system；ADAS))电子通信，且数据和ECC事件可能被传达到装置或系统或从它们被传达。在一些实例中，电路600可能包含在封装(例如，参考图5所描述的封装500)中。电路600可能可配置(例如，由用户)以检测不同类型的ECC事件。可通过触发硬件中断引脚指示ECC事件，或可将ECC事件记录在电路600的存储部分中(或可由与电子电路600通信的装置或系统存取的存储位置中)，或两者都有。举例来说，可通过在中断节点510-a上产生可测量信号(例如，电压)来指示检测到的ECC事件，并且可记录事件的发生以用于未来使用。

电路600可包含输入节点(或垫)605。输入节点605可从用户接收输入(例如，命令)，且将对应于输入的信号(例如，电信号)传递到用户接口610。用户接口610可接收和解码来自输入节点605的用户输入命令信号。用户接口610可使用来自经解码命令的信息来配置和控制电路600的其它组件。举例来说，用户接口610可能响应于用户通过输入节点605发布合适命令而配置或更新中断配置模块615。用户接口610可借助信令控制电路600其它组件的操作。举例来说，用户接口610可能与存储器阵列145-a、中断配置模块615、锁存630-a、锁存630-b、输出检测到ECC事件逻辑645，以及中断节点510-a电子通信，并且向它们传递信号。

用户接口610可能将阵列感测控制信号传递到存储器阵列145-a。阵列感测控制信号可能导致存储器阵列145-a对于包含在存储器阵列145-a中的存储器单元105执行接入操作。举例来说，阵列感测控制信号可能导致存储器阵列145-a内的一组存储器单元的读取(感测)或写入操作。用户接口610还可以发送信号(例如，读取数据锁存启用信号)到锁存器630。信号可能提示锁存器630在锁存器630输出处存储信号。在某些情况下用户接口610将控制信号(例如，检查中断事件信号)发送到输出检测到ECC事件逻辑645。信号可能导致输出检测到ECC事件逻辑645向中断节点510-a输出中断指示(例如，确证中断信号)。中断指示可能至少部分地基于锁存630-b的输出状态。

中断配置模块615可以是寄存器，且可能负责启用或禁止ECC事件(例如，错误)检测。如果启用ECC事件检测，那么中断配置模块615可能选择将实施哪些错误检测模式。举例来说，每个错误检测模式可能检测唯一类型(或类型组合)的错误或ECC事件。在第一错误检测模式中，检测到且报告(例如，指示)一位错误和/或校正。在第一错误检测模式的一些实例中，可能检测到两位错误但不报告它们。在第二错误检测模式中，检测到且报告(例如，指示)两位错误。在第二错误检测模式的一些实例中，可能检测到一位错误但不报告它们。在第三错误检测模式中，检测到且报告一位错误和两位错误。举例来说，可能报告在不同码字中检测到的不同错误类型(例如，可报告第一码字中检测到的一位错误，并且也可以报告第二码字中检测到的两位错误。虽然参考三个错误检测模式描述，但本文中所描述的技术适用于其它错误检测模式(例如，辨别错误或ECC事件的不同组合和/或类型的错误检测模式)。经过配置之后，中断配置模块615可将配置信息转发到ECC模块620。

ECC模块620可检测从存储器阵列145-a接收的码字中的错误。存储器阵列145-a可包含数个存储器单元105(例如，存储器阵列145-a可以是参考图1描述的存储器阵列145的实例)。从存储器阵列145-a的读取操作识别的码字可被传递给ECC模块620，其可执行ECC错误检测操作(例如，ECC解码)。当ECC模块620检测到ECC模块620被配置成应报告的ECC事件时，ECC模块620可将ECC事件的指示发送到锁存630-b。举例来说，当已检测到一位错误且ECC模块620处于第一错误检测模式时，ECC模块620可将ECC事件经检测信号发送到锁存630-a。ECC模块620还可以校正所述一位错误。ECC模块620可能将经校正读取数据信号传递到锁存630-a。

锁存630-a可从ECC模块620接收经校正读取数据信号(例如，在第一输入处)，且在从用户接口610接收读取数据锁存启用信号(例如，在第二输入处)时锁存或存储经校正读取数据信号(例如，在输出处)。存储在锁存630-a输出处的经校正读取数据信号可被保存，无论锁存630-a的第一输入处的改变(例如，无论校正的读取数据信号的变化)。因此，可感测新数据而不丢失先前已感测的数据。存储在锁存630-a输出处的经校正读取数据信号可能被传递到输出数据逻辑635，其可处理或准备读取数据以用于发射到数据节点640，或这两者都有。数据节点640处的数据信号对于与电路600电子通信的其它组件、系统或装置可存取。

锁存630-b可从ECC模块620接收指示检测的ECC事件的信号，且从用户接口610接收允许ECC事件经检测信号锁存的信号。当ECC事件经检测信号存在于锁存630-b的第一输入，且读取数据锁存启用信号存在于锁存630-a的第二输入时，ECC事件经检测信号可在锁存630-b的输出处被锁存或存储。锁存或存储在锁存630-b输出处的ECC事件经检测信号可能被保存，无论锁存630-b第一输入处的改变(例如，无论ECC事件经检测信号的变化)。存储在锁存630-b输出处的ECC事件检测信号可能被传递或发射到输出ECC事件经检测逻辑645。输出ECC事件经检测逻辑645可能基于输入在输出ECC事件经检测逻辑645的输出处产生确证中断信号。确证中断信号可被发射到中断节点510-a。举例来说，确证中断信号可能例如借助晶体管650发射，其可能与中断节点510-a电子通信，且处于开放性漏极配置以使得漏极连接到中断节点510-a。

确证中断信号可能将中断节点510-a的电压从第一值改变到第二值。中断节点510-a的信号(例如，电压)可能可测量，且可基于锁存630-b状态的输出状态。因此，其它组件、装置或系统可能通过监控中断节点510-a了解到ECC事件。如果装置确定在一段时间内已检测到阈值数目的ECC事件，那么装置可能修改其行为以减轻或适应ECC事件。举例来说，如果检测的一位错误的数目大于阈值，那么装置可能发布减轻一位错误概率的命令。举例来说，装置可更新存储器阵列145-a内的存储器单元105的状态。在另一个实例中，如果装置确定ECC事件是两位错误，那么装置可能决定与两位错误相关的数据不可信，且在对应存储器单元105上执行第二读取操作。

图7根据本公开的各种实施例说明支持ECC事件检测的实例时序图700。时序图700可以是具有中断事件的串行外围接口(serial peripheral interface；SPI)协议中的读取命令序列的实例。时序图700可包含选择信号705，其可用于选择存储器单元(例如，裸片层、封装层、阵列层或装置层)以用于接入操作(例如，读取和写入操作)。时序图700还可包含时钟信号710，其可用于同步接入操作的定时(例如，对于参考图6所描述的电路600的组件)。时序图700还可包含数据循环信号715，其可表示经由两个组件之间的数据线发送的涉及存取操作的数据。在图7中描绘的实例中，数据循环信号715可能表示从存储器阵列145读取的数据(例如，码字)。时序图700还可包含中断信号720，其可表示中断节点(例如，分别参考图5和6描述的中断节点510或510-a)处的信号。举例来说，中断信号720可能表示中断节点上的电压。

在725处，选择信号705可能被修改(例如，被下降以减小)以对于所选组件或装置发起接入命令(例如，读取命令)。在730处，可使用数据循环信号715发布读取命令。读取命令可包含允许执行读取操作的信息(例如，存储器单元地址信息)。响应于读取命令，且在735处，可作为数据循环信号715读取(例如，从所选存储器单元)和传输数据。由于对应于时序图700的电路的开放性漏极配置(例如，电路600)，中断信号720可为高(除非主动地拉低)。在740处，中断信号720可能被修改(例如，第一(高)值改变到第二(低)值)。修改可能响应于检测的ECC事件(例如，从一组存储器单元读取的码字中的错误)。在图7中描绘的实例中，中断信号720可从具有所述ECC事件的码字的第一字节(或第一位)丢弃。中断信号720可能保持在修改值(例如，在745处)，而无论来自后续码字的所检测ECC事件或数据信号(例如，输出数据)。举例来说，在745处，中断信号720(其可能是电压)可保持在第二值(例如，低)，而无论另一个错误的检测(例如，来自不同组存储器单元的码字中的错误)。在另一个实例中，中断信号720可能保持为第二值，即使选择了新的一组存储器单元(例如，不同裸片上的)。将中断信号720保存为第二值可确保以高读取输出频率通知ECC事件。

中断信号720可能保存直到750为止，其中中断信号720的点可从第二值(例如，低)改变到第一值(例如，高)。改变可能响应于选择信号705的变化，其可能取消选择存储器单元组。在某些情况下，改变可能响应于自从已检测到ECC事件已流逝一段时间的确定。举例来说，改变可能响应于计时器到期。在其它实例中，改变可能响应于系统的复位(例如，自主地或由用户输入触发的复位)。可由系统自动选择或由用户配置(例如，借助用户接口)用于重设中断信号720的指标或程序。

图8根据本公开的各种实施例说明支持ECC事件检测的实例存储器组件100-a的框图800。存储器组件100-a可被称作电子存储器设备。存储器组件100-a包含存储器控制器140-a和存储器阵列145-a，其可能是参考图1和2描述的存储器控制器140和存储器阵列145的实例。存储器控制器140-a可能与用户接口电子通信，且可能操作参考图1到7所描述的存储器组件100-a的组件(例如，通过向偏置组件810和时序组件815发布命令)。存储器控制器140-a可与存储器阵列145-a、参考组件820、ECC事件检测逻辑830和锁存器630-c电子通信。存储器组件100-a的组件可能与彼此电子通信，且可执行参考图1到7描述的功能。存储器组件100-a元件中的一些或全部可能容纳于如参考图5所描述的封装500内。

存储器阵列145-b可包含例如参考图1到7描述的数个存储器单元105。举例来说，存储器阵列145-b可包含与中断节点510-b电子通信的多组单元。在某些情况下，多组单元定位于如参考图5所描述的多个裸片上。存储器阵列145-b还可包含ECC阵列825，其与存储器阵列145-c电子通信且包含用于ECC操作的存储器单元。虽然示出为包含在存储器阵列145-b中，但ECC阵列825可能在存储器阵列145-b外部。在一个实例中，ECC阵列825和存储器阵列145-b可以是双直插式存储器模块(dual inline memory module；DIMM)的部分。

存储器控制器140-a可被配置成将存储器阵列偏置805施加到存储器阵列145-a。举例来说，存储器控制器140-a可能家电压施加到存储器阵列145-a内的各种节点和线路，包含字线和数字线(例如，数字线115-d)。举例来说，偏置组件810可被配置成向存储器阵列145-a内的操作存储器单元(例如，存储器单元组)施加电压，以读取或写入如上文所述的存储器单元。偏置可能响应于来自另一个组件或用户输入的命令(例如，读取命令)。在一些情况下，存储器控制器140-a可包含如参考图1所描述的行解码器、列解码器或两者。这可能允许存储器控制器140-a接入存储器阵列145-a内的一或多个存储器单元。偏置组件810还可以向参考组件820提供电压电势以便产生参考信号(例如，参考电压或参考电流)，供存储器组件100-a的其它组件使用。此外，偏置组件810可提供电压电势或命令以用于ECC事件检测逻辑830的操作。

在一些情况下，存储器控制器140-a可使用定时组件815执行其操作。举例来说，定时组件815可控制各种命令、信号和偏置应用的定时，包含用于电压施加以执行本文中论述的例如读取和写入等存储器功能的定时。在一些情况下，定时组件815可控制偏置组件810的操作。

参考组件820可包含产生用于ECC事件检测逻辑830的参考信号的各种组件。参考组件820可包含特定地配置成产生一或多个参考信号(例如，参考电压和/或参考电流)的电路系统。举例来说，参考组件820可能将第一参考信号提供到ECC事件检测逻辑830，以用于存储器阵列145-a的感测操作，以及将第二参考信号提供到ECC事件检测逻辑830，以用于ECC阵列825的ECC操作。

ECC事件检测逻辑830可包含来自参考图6描述的电路600的各种组件，且也可执行对应操作的方面。ECC事件检测逻辑830可通过比较来自存储器单元(通过数字线115-d)的信号与来自参考组件820的参考信号，感测存储器阵列145-b内的存储器单元，和/或ECC阵列825的状态。在某些情况下，感测组件125-c可能执行例如本文描述的ECC事件检测的方面。

ECC事件检测逻辑830可从包含在存储器组件100-a的存储器阵列145-a中的一组存储器单元的读取操作中识别码字。识别可能涉及感测存储器单元的状态。ECC事件检测逻辑830可能检测与存储器单元组的所感测状态相关的错误(例如，ECC事件检测逻辑830可能基于与码字相关的ECC操作，检测所识别的码字中的错误)。错误可以是一位错误或两位错误(或另一类型的错误)，且可能使用ECC校正。在检测到错误时，ECC事件检测逻辑830可能将指示错误的信号发射到中断节点510-b。举例来说，ECC事件检测逻辑830可能响应于检测到错误，将中断节点510-b的电压从第一值改变到第二值。

因此，存储器组件100-a可能至少部分地基于中断510-b电压的改变，指示已检测到错误(例如，存储器组件100-a可能允许已检测到错误的确定)。举例来说，存储器组件100-a的组件，和/或与存储器组件100-a通信的组件和装置，可至少部分地基于中断节点510-b电压的改变，确定已检测到错误。在某些情况下，在将信号发射到中断节点510-b之前可能锁存信号(例如，借助锁存630-c)。锁存630-c可能与ECC阵列825电子通信，且可能可操作来至少部分地基于ECC阵列825的读取操作(例如，ECC操作的读取操作)改变输出状态。锁存器630-c还可以与中断节点510-b电子通信，以使得锁存的信号可在ECC事件检测逻辑830的后续读取操作期间被发射到中断节点510-b。因此，中断节点510-b处可测量的信号(例如，电压)可能至少部分地基于锁存的输出状态。在某些情况下，存储器组件100-a可能在存储器组件100-a的存储部分中存储所检测到的错误的指示。

ECC事件检测逻辑830可被动态地配置，来以不同错误检测模式操作。举例来说，ECC事件检测逻辑830可能选择响应于用户输入检测哪些错误(ECC事件)类型。可由ECC事件检测逻辑830检测的错误类型可包含一位错误、两位错误、一位和两位错误或其它类型的错误。ECC事件检测逻辑830还可以被启用或停用(例如，响应于用户输入)。举例来说，ECC事件检测逻辑830可在其错误检测模式启用时检测错误，且在其错误检测模式停用时可忽略错误，或避免执行ECC操作以检测错误。

在一些实例中，由ECC事件检测逻辑830执行的读取操作可包含选择一组存储器单元以用于感测(例如，通过激活合适字线)。单元组可能与具有错误的码字相关。读取电压可被施加到存储器单元组(例如，到对应字线)以使得电流根据存储器单元状态流动通过存储器单元(例如，如由存储器单元浮动栅极上的电荷确定)。ECC事件检测逻辑830可能至少部分地基于读取电压的施加，确定对应于每个存储器单元的电压(例如，对应于来自每个存储器单元的电流的电压)。ECC事件检测逻辑830可能比较来自每个存储器单元的电压与参考电压，且可至少部分地基于比较确定每个存储器单元的状态。因此，由ECC事件检测逻辑830识别的码字可能至少部分地基于对应于每个存储器单元的电压的确定。

在一些实例中，选用于读取操作的存储器单元组可被取消选择(例如，通过改变施加于对应字线的偏置)，且可能选择新存储器单元组。在这样的情况下，中断节点510-b的电压可从第二值改变到第一值。取消选择可能在确定已检测到错误之后出现。在一些实例中，可能确定(例如，由定时组件815)自从确定检测到错误，已流逝阈值时间量。中断节点510-b的电压可至少部分地基于确定已流逝阈值时间量，改变到第一值。在某些情况下，ECC事件检测逻辑830可能检测与不同组存储器单元相关的另一个错误。中断节点510-b处的电压可能保持为第二值，而无论其它错误的检测。

图9根据本公开的各种实施例说明支持ECC事件检测的系统900。系统900包含装置905，其可为或包含印刷电路板以连接或物理地支撑各种组件。装置905还可被称作电子存储器设备。装置905包含存储器组件100-b，其可以是参考图1和图8描述的存储器组件100的实例。存储器组件100-b可包含存储器控制器140-b、ECC事件检测逻辑830-a和存储器阵列145-c。装置905还可包含处理器910、BIOS组件915、外围组件920和输入/输出控制组件925。装置905的组件可通过总线930彼此电子通信。

处理器910可经配置以通过存储器控制器140-b操作存储器组件100-b。处理器910可借助输入935配置或控制。在一些情况下，处理器910可执行参考图1和8所描述的存储器控制器140的功能。在其它情况下，存储器控制器140-b可集成到处理器910中。处理器910可以是通用处理器、数字信号处理器(digital signal processor；DSP)、专用集成电路(application-specific integrated circuit；ASIC)、现场可编程门阵列(field-programmable gate array；FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可以是这些组件类型的组合，且处理器910可执行本文描述的各种功能，包含ECC事件检测和通知。举例来说，处理器910可能被配置成执行计算机可读指令以使得装置905执行各种功能或任务。

BIOS组件915可为包含操作为固件的基本输入/输出系统(basic input/outputsystem；BIOS)的软件组件，其可初始化并运行系统900的各种硬件组件。BIOS组件915还可管理处理器910与例如外围组件920、输入/输出控制组件925等的各种组件之间的数据流动。BIOS组件915可包含存储在只读存储器(ROM)、快闪存储器或任一其它非易失性存储器中的程序或软件。

周边组件920可以是任何输入或输出装置或系统，或用于此类装置和系统的接口，其整合于装置905中。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(universal serial bus；USB)控制器、串行或并行端口，或外围装置卡槽(如外围装置组件互连(peripheral component interconnect；PCI)或加速图形端口(accelerated graphics port；AGP)卡槽)。

输入/输出控制组件925可管理处理器910与外围组件920、输入装置935或输出装置940之间的数据通信。输入/输出控制组件925还可管理未集成到装置905中的外围装置。在一些情况下，输入/输出控制组件925可表示到外部外围装置的物理连接或端口。

输入935可表示将输入提供到装置905或其组件的在装置905外部的装置或信号。这可包含用户接口(例如，参考图6所描述)或与其它装置或在它们之间介接。在一些情况下，输入935可为经由外围组件920与装置905介接的外围装置，或可由输入/输出控制组件925管理。

输出940可表示在装置905外部的装置或信号，其经配置以从装置905或任何其组件接收输出。输出装置940的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况下，输出940可为经由外围组件920与装置905介接的外围装置，或可由输入/输出控制组件925管理。

存储器控制器140-b、装置905和存储器阵列145-c的组件可由设计成进行其功能的电路构成。此可包括经配置以执行本文中所描述的功能的各种电路元件，例如，导线、晶体管、电容器、电感器、电阻器、放大器或其它作用中或非作用中元件。

图10根据本公开的各种实施例示出了说明用于ECC事件检测的方法1000的流程图。方法1000的操作可能由参考图1、8和9所描述的存储器组件100实施。举例来说，方法1000的操作可以由包含在参考图1、8和9所描述的存储器设备中的存储器控制器140执行。在一些实例中，存储器控制器140可执行一组代码，以控制存储器阵列145的功能元件执行下文描述的功能。另外地或可替代地，存储器控制器140可使用专用硬件执行下文所描述的功能。

在框1005处，参考图1到9所描述，所述方法可包含从电子存储器设备的读取操作识别码字。在某些情况下，所述方法可包含允许错误检测模式。因此，可至少部分地基于允许错误检测模式，检测码字中的错误。在某些情况下，所述方法可包含响应于用户输入，选择待检测和报告的错误类型(例如，一位错误、两位错误或这两者)。在一些实例中，所述方法可包含将第一电压施加的与码字相关的一组存储器单元，且至少部分地基于第一电压的施加，确定对应于存储器单元组的每个存储器单元的电压。可能至少部分地基于对应于每个存储器单元的电压的确定，识别码字。在某些实例中，参考图6和8所分别描述，框1005的操作可由ECC模块620或ECC事件检测逻辑830执行或促进。

在框1010处，参考图1到9所描述，所述方法可包含至少部分地基于与码字相关的ECC操作，检测码字中的错误。所检测到的错误可以是一位错误或两位错误。在某些情况下所述方法可包含确定错误是一位错误且校正一位错误。在某些实例中，参考图6和8所分别描述，框1010的操作可由ECC模块620或ECC事件检测逻辑830执行或促进。

在框1015处，参考图1到9所描述，所述方法可包含将指示错误检测的信号发射到电子存储器设备节点。在一些实例中，所述方法可包含在将信号发射到节点之前锁存信号。锁存的信号可在后续读取操作期间发射到节点。在某些情况下，所述方法可包含在电子存储器设备的存储部分中存储所检测到的错误的指示。在某些实例中，参考图6和8所分别描述，框1015的操作可由ECC模块620或ECC事件检测逻辑830执行或促进。

图11根据本公开的各种实施例示出了说明用于ECC事件检测的方法1100的流程图。参考图1、8和9所描述，方法1100的操作可能由包含在存储器设备中的存储器组件100实施。举例来说，方法1100的操作可由如参考图1、8和9所描述的存储器控制器140执行。在一些实例中，存储器控制器140可执行一组代码，以控制存储器阵列145的功能元件执行下文描述的功能。另外地或可替代地，存储器控制器140可使用专用硬件执行下文所描述的功能。

在框1105处，参考图1到9所描述，所述方法可包含感测电子存储器设备的存储器单元组的每个单元的状态。在一些实例中，所述方法可包含选择用于感测的存储器单元组。感测存储器单元组可包含比较来自每个存储器单元的电压或电流与参考电压或电流。可至少部分地基于每个相应的存储器单元的比较，确定每个存储器单元的状态。在一些实例中，所述方法可包含响应于用户输入配置待检测的错误的类型(例如，一位错误、两位错误或这两者)。在某些实例中，参考图6和8所分别描述，框1105的操作可由ECC模块620或ECC事件检测逻辑830执行或促进。

在框1110处，参考图1到9所描述，所述方法可包含检测与存储器单元组的所感测状态相关的错误。在某些实例中，参考图6和8所分别描述，框1110的操作可由ECC模块620或ECC事件检测逻辑830执行或促进。

在框1115处，参考图1到9所描述，所述方法可包含响应于检测到所述，将电子存储器设备节点的电压从第一值改变到第二值。方法还可包含至少部分地基于存储器单元组的取消选择，将节点电压改变到第一值。在一些实例中，所述方法可包含确定自从确定检测到错误，已流逝阈值时间量，且至少部分地基于确定，将节点的电压改变到第一值。在某些情况下，所述方法可包含检测与不同存储器单元组相关的另一个错误，且无论其它错误的检测，将节点电压维持在第二值。取消选择可能在确定已检测到错误之后出现。在某些实例中，参考图6和8所分别描述，块1115的操作可由ECC模块620或ECC事件检测逻辑830执行或促进。

在框1120处，参考图1到9所描述，所述方法可包含至少部分地基于节点电压的改变，指示已检测到错误。在某些实例中，参考图6和8所分别描述，块1120的操作可由ECC模块620或ECC事件检测逻辑830执行或促进。

因此，方法1000和1100可实现ECC事件检测。应注意，方法1000和1100描述可能实施方案，且操作和步骤可重新布置或以其它方式修改，使得其它实施方案是可能的。在一些实例中，来自方法1000和1100中的两者或更多者的特征可被组合。

本文中的描述提供实例且并不限制在权利要求书中所阐述的范围、适用性或实例。可在不脱离本公开的范围的情况下对论述的元件的功能和布置作出改变。各种实例可在适当时省略、替代或添加各种程序或组件。而且，可在其他实例中组合关于一些实例描述之特征。

本文结合附图阐述的实施方式描述实例配置，且并不表示可实施或在权利要求书的范围内的所有实例。如本文中所使用的术语“实例”、“示范性”和“实施例”意指“充当实例、例子或说明”，且不“优选”或“有利于其它实例”。出于提供对所描述的技术的理解的目的，具体实施方式包含特定细节。然而，可在没有此等具特定细节之情况下实践此等技术。在一些情况下，以框图的形式展示众所周知的结构和装置以便避免混淆所描述实例的概念。

在附图中，类似组件或特征可以具有相同参考标记。此外，可以通过在参考标签后面跟着短划线和区分类似组件的第二标签来区分相同类型的各种组件。当在本说明书中使用第一附图标记时，不论第二附图标记如何，所述描述都适用于具有相同第一附图标记的类似组件中的任一个。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。

术语“电子通信”是指支持组件之间的电子流动的组件之间的关系。此可包含组件之间的直接连接或可包含中间组件。处于电子通信的组件可(例如，在通电电路中)主动地交换电子或信号，或(例如，在断电电路中)可能不主动地交换电子或信号，但可被配置且可操作以在电路通电之后交换电子或信号。作为实例，借助开关(例如，晶体管)物理地连接的两个组件处于电子通信，而无论开关的状态(即，断开或闭合)。

本文中所论述的包含存储器阵列145的装置可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底是半导体晶片。在其它状况下，衬底可为绝缘体上硅(silicon-on-insulator，SOI)衬底，例如玻璃上硅(silicon-on-glass，SOG)或蓝宝石上硅(silicon-on-sapphire，SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含(但不限于)磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。

本文中所论述的晶体管可表示场效应晶体管(field-effect transistor；FET)，且包括包含源极、漏极和栅极的三端装置。替代地，晶体管可能表示浮动栅极金属氧化物晶体管(floating gate metal-oxide-transistor；FGMOS)且包括包含源极、漏极、控制栅极和浮动栅极的三端装置。所述晶体管端可通过导电材料，例如金属，连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过轻度掺杂的半导体区或沟道分隔开。如果沟道是n型(即，大部分载体为电子)，那么晶体管可被称为n型晶体管。如果沟道是p型(即，大部分载体为空穴)，那么晶体管可以被称作p型晶体管。沟道可由绝缘栅极氧化物端封。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型晶体管或p型晶体管可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“去启动”。

结合本文中的公开内容所描述的各种说明性块、组件和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此类配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施在本发明和所附权利要求书的范围内。举例来说，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。并且，如本文中(包含权利要求书)所使用，如项目列表(例如，由例如“中的至少一个”或“中的一个或多个”的短语开始的项目列表)中所使用的“或”指示包含性列表，使得(例如)“A、B或C中的至少一个”的列表意味着A或B或C或AB或AC或BC或ABC(即，A和B和C)。

计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性储存媒体可为可由通用或专用电脑存取之任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(electrically erasable programmable read only memory；EEPROM)、光盘(compact disk；CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。

此外，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(digital subscriber line；DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(digital versatiledisc；DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各项的组合也包含在计算机可读媒体的范围内。

提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域的技术人员将易于了解对本公开的各种修改，且本文中界定的一般原理可应用于其它变体而不脱离本公开的范围。因此，本公开并不限于本文中所描述的实例和设计，而是应符合与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (25)

1.一种操作电子存储器设备的方法，其包括：

从所述电子存储器设备的读取操作识别码字；

至少部分地基于与所述码字相关的错误校正码ECC操作，检测所述码字中的错误；以及

将指示所述错误检测的信号发射到所述电子存储器设备的节点。

2.根据权利要求1所述的方法，其中所述错误包括一位错误或两位错误。

3.根据权利要求1所述的方法，其进一步包括：

响应于用户输入，选择待检测的错误的类型。

4.根据权利要求3所述的方法，其中所述错误类型包括一位错误或两位错误，或这两者。

5.根据权利要求1所述的方法，其进一步包括：

启用错误检测模式，其中至少部分地基于启用所述错误检测模式，来检测所述码字中的所述错误。

6.根据权利要求1所述的方法，其中所述读取操作包括：

将第一电压施加到一组与所述码字相关的存储器单元，以及

至少部分地基于所述第一电压的所述施加，确定对应于所述组存储器单元的每个存储器单元的电压或电流，其中至少部分地基于对应于每个存储器单元的所述电压或电流的所述确定，识别所述码字。

7.根据权利要求1所述的方法，其进一步包括：

在所述电子存储器设备的存储部分中，存储所述所检测到的错误的指示。

8.根据权利要求1所述的方法，其进一步包括：

至少部分地基于所述检测，校正所述错误。

9.根据权利要求1所述的方法，其进一步包括：

在将所述信号发射到所述节点之前，锁存所述信号。

10.根据权利要求9所述的方法，其中所述锁存的信号在后续读取操作期间被发射到所述节点。

11.一种操作电子存储器设备的方法，其包括：

感测所述电子存储器设备的一组存储器单元的每个单元的状态；

检测与所述组存储器单元的所述所感测状态相关的错误；

响应于所述错误检测，将所述电子存储器设备的节点的电压从第一值改变到第二值；以及

至少部分地基于改变所述节点的所述电压，指示已检测到所述错误。

12.根据权利要求11所述的方法，其进一步包括：

选择所述组存储器单元用于感测，以及

至少部分地基于所述组存储器单元的取消选择，将所述节点的所述电压改变到所述第一值，其中所述取消选择是在确定已检测到所述错误之后发生。

13.根据权利要求11所述的方法，其进一步包括：

确定自从确定已检测到所述错误以来已流逝了阈值时间量；以及

至少部分地基于所述确定已流逝所述阈值时间量，将所述节点的所述电压改变到所述第一值。

14.根据权利要求11所述的方法，其进一步包括：

检测与不同组存储器单元相关的另一个错误；以及

无论所述另一错误的所述检测如何，将所述节点的所述电压维持在所述第二值。

15.根据权利要求11所述的方法，其中感测包括：

将来自每个存储器单元的电压或电流与参考电压或参考电流比较，其中每个存储器单元的所述状态是至少部分地基于每个相应的存储器单元的所述比较而确定。

16.根据权利要求11所述的方法，其中所述错误是一位错误或两位错误。

17.根据权利要求16所述的方法，其进一步包括：

确定所述错误是一位错误；以及

校正所述一位错误。

18.根据权利要求11所述的方法，其进一步包括：

响应于用户输入，配置待检测的错误的类型，其中所述错误类型包括一位错误或两位错误，或这两者。

19.一种电子存储器设备，其包括：

包括多个存储器单元的存储器阵列；

与所述存储器阵列电子通信的错误校正码ECC阵列；

锁存器，其与所述ECC阵列电子通信，并且可操作以至少部分地基于所述ECC阵列的读取操作改变输出状态；以及

输出引脚，其与所述锁存器电子通信，其中在所述输出引脚处可测量的电压是至少部分地基于所述锁存器的所述输出状态。

20.根据权利要求19所述的电子存储器设备，其进一步包括：

与所述存储器阵列电子通信的用户接口。

21.根据权利要求20所述的电子存储器设备，其中所述输出引脚与所述用户接口电子通信。

22.根据权利要求19所述的电子存储器设备，其中所述存储器阵列包括与所述输出引脚电子通信的多组单元。

23.根据权利要求22所述的电子存储器设备，其中所述多组单元定位于多个裸片上，且容纳于同一封装中。

24.根据权利要求19所述的电子存储器设备，其进一步包括：

与所述输出引脚电子通信的晶体管，其中所述晶体管包括连接到所述输出引脚的漏极。

25.根据权利要求24所述的电子存储器设备，其进一步包括：

与所述漏极电子通信的电阻器，其中所述晶体管与多个封装电子通信，且其中所述多个封装的至少一个封装容纳所述存储器阵列。