CN107479681A - 数字电源及其系统和实现方法、以及数字电源组 - Google Patents
数字电源及其系统和实现方法、以及数字电源组 Download PDFInfo
- Publication number
- CN107479681A CN107479681A CN201710849882.2A CN201710849882A CN107479681A CN 107479681 A CN107479681 A CN 107479681A CN 201710849882 A CN201710849882 A CN 201710849882A CN 107479681 A CN107479681 A CN 107479681A
- Authority
- CN
- China
- Prior art keywords
- digital power
- group
- power
- resistance
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Power Sources (AREA)
Abstract
本公开提供了一种数字电源,包括:电源本体,其中,电源本体包括第一存储块以及至少一个第二存储块,第一存储块中存储有数字电源的多组性能参数,至少一个第二存储块中存储有能够实现数字电源的电源功能的电源程序;以及外接电阻,与电源本体连接,其中,外接电阻的阻值用于决定多组性能参数中实际参与数字电源作用的一组性能参数。本公开还提供了一种数字电源组、一种数字电源系统以及一种数字电源的实现方法。
Description
技术领域
本公开涉及一种数字电源及其系统和实现方法、以及数字电源组。
背景技术
当前,服务器所用的CPU和内存的电源芯片越来越倾向于采用数字电源控制芯片。在研发阶段,电源工程师会根据服务器主板电源的测试情况调试一版最适合量产的电源程序供主板量产使用,这些电源程序在主板生产过程中会烧录到数字电源芯片中。
在传统的2路服务器中,一组CPU会用到2颗型号相同的数字电源控制芯片,一组内存则会用到4颗型号相同的数字电源控制芯片;如果是4路服务器,则一组CPU会用到4颗型号相同的数字电源芯片,一组内存则会用到8颗型号相同的数字电源控制芯片;如果是8路或者更高阶的服务器,一组CPU和一组内存用到相同型号的数字电源芯片会更多。
通常,为了防止工厂烧录出错,每种型号的数字电源控制芯片的电源程序只能烧录一种代码,然而,在实现本公开实施例的过程中,发明人发现相关技术中至少存在以下缺陷:
由于每组CPU电源或者每组内存电源的PCB版设计都是不一样的,外围电路中电容、电阻等元器件的组合也存在差异,因而为了使同一种电源程序能够同时支持多组电源,不仅会牺牲掉某些组电源的某些性能,而且还需要电源工程师反复测试、反复调试、在各组电源之间取舍,从而增加了研发的时间。
发明内容
本公开的一个方面提供了一种数字电源,包括电源本体,其中,上述电源本体包括第一存储块以及至少一个第二存储块,上述第一存储块中存储有上述数字电源的多组性能参数,上述至少一个第二存储块中存储有能够实现上述数字电源的电源功能的电源程序;以及外接电阻,与上述电源本体连接,其中,上述外接电阻的阻值用于决定上述多组性能参数中实际参与数字电源作用的一组性能参数。
根据本公开的实施例,上述外接电阻为可拆除设计。
根据本公开的实施例,上述外接电阻包括可变电阻,其中,上述可变电阻的不同阻值与上述第一存储块中存储的不同组别的性能参数相对应。
根据本公开的实施例,上述电源本体包括一数字电源芯片,上述数字电源芯片具有预设管脚;上述外接电阻,连接在上述预设管脚上;以及上述外接电阻的阻值所决定的上述实际参与数字电源作用的一组性能参数是通过上述电源程序预先定义的。
本公开的另一个方面还提供了一种数字电源组,包括多个如上所述的数字电源。
本公开的另一个方面还提供了一种数字电源系统,包括至少一个如上所述的数字电源组;以及至少一种用电对象,其中,不同的数字电源组为不同种类的用电对象供电。
根据本公开的实施例,上述用电对象包括CPU。
根据本公开的实施例,上述用电对象包括内存。
本公开的另一个方面还提供了一种数字电源的实现方法,包括将上述数字电源的多组性能参数写入第一存储块中,其中,上述第一存储块包含在上述数字电源的电源本体中;将能够实现上述数字电源的电源功能的电源程序写入至少一个第二存储块中,其中,上述至少一个第二存储块也包含在上述电源本体中;以及根据外接电阻的阻值,确定上述多组性能参数中实际参与数字电源作用的一组性能参数,其中,上述外接电阻与上述电源本体连接。
根据本公开的实施例,上述方法还包括在上述外接电阻的阻值发生变化后,根据变化后的阻值重新确定上述多组性能参数中实际参与数字电源作用的另一组性能参数。
附图说明
为了更完整地理解本公开及其优势,现在将参考结合附图的以下描述,其中:
图1示意性示出了根据本公开实施例的适于数字电源及其系统和实现方法、以及数字电源组的应用场景;
图2示意性示出了根据本公开实施例的数字电源的示意图;
图3A示意性示出了根据本公开另一实施例的数字电源的示意图;
图3B示意性示出了根据本公开实施例的非易失性存储器的示意图;
图4示意性示出了根据本公开实施例的数字电源组的框图;
图5示意性示出了根据本公开实施例的数字电源系统的框图;
图6示意性示出了根据本公开实施例的数字电源的实现方法的流程图;
图7示意性示出了根据本公开另一实施例的数字电源的实现方法的流程图;以及
图8示意性示出了根据本公开实施例的可实现数字电源的实现方法的计算机系统的框图。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在此使用的术语仅仅是为了描述具体实施例,而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在,但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义,除非另外定义。应注意,这里使用的术语应解释为具有与本说明书的上下文相一致的含义,而不应以理想化或过于刻板的方式来解释。
附图中示出了一些方框图和/或流程图。应理解,方框图和/或流程图中的一些方框或其组合可以由计算机程序指令来实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器,从而这些指令在由该处理器执行时可以创建用于实现这些方框图和/或流程图中所说明的功能/操作的装置。
因此,本公开的技术可以硬件和/或软件(包括固件、微代码等)的形式来实现。另外,本公开的技术可以采取存储有指令的计算机可读介质上的计算机程序产品的形式,该计算机程序产品可供指令执行系统使用或者结合指令执行系统使用。在本公开的上下文中,计算机可读介质可以是能够包含、存储、传送、传播或传输指令的任意介质。例如,计算机可读介质可以包括但不限于电、磁、光、电磁、红外或半导体系统、装置、器件或传播介质。计算机可读介质的具体示例包括:磁存储装置,如磁带或硬盘(HDD);光存储装置,如光盘(CD-ROM);存储器,如随机存取存储器(RAM)或闪存;和/或有线/无线通信链路。
本公开的实施例提供了一种数字电源、数字电源组、数字电源系统及数字电源的实现方法,该数字电源包括电源本体,其中,电源本体包括第一存储块以及至少一个第二存储块,第一存储块中存储有数字电源的多组性能参数,至少一个第二存储块中存储有能够实现数字电源的电源功能的电源程序;以及外接电阻,与电源本体连接,其中,外接电阻的阻值用于决定多组性能参数中实际参与数字电源作用的一组性能参数。
需要说明的是,本公开实施例可以应用到多种供电场景中,比如,为2路、4路、8路等服务器中的CPU和内存供电。
图1示意性示出了根据本公开实施例的适于数字电源及其系统和实现方法、以及数字电源组的应用场景。
如图1所示,在该应用场景中,2路服务器100可以包括4个内存110、2个CPU 120、4颗用于给内存110供电的数字电源130以及2颗用于给CPU 120供电的数字电源140。其中,在该2路服务器中,一组内存110会用到4颗型号相同的数字电源130,一组CPU 120则会用到2颗型号相同的数字电源140。但是,由于每组CPU电源或者每组内存电源的PCB版设计可能不同,外围电路中电容、电阻等元器件的组合也可能存在差异,因而通过本公开提供的技术方案,可以使同一种电源程序能够同时支持一组数字电源中的每个数字电源,并且使每个数字电源都能发挥其最佳性能。
需要注意的是,上述应用场景仅是为了便于理解本公开的精神和原理而示出,本公开的实施方式在此方面不受任何限制。相反,本公开的实施方式可以应用于适用的任何应用场景。
图2示意性示出了根据本公开实施例的数字电源的示意图。
如图2所示,该数字电源200可以包括电源本体210和外接电阻220,其中:
电源本体210包括第一存储块以及至少一个第二存储块,其中,该第一存储块中存储有数字电源200的多组性能参数,该至少一个第二存储块中存储有能够实现数字电源200的电源功能的电源程序。
在本公开的实施例中,第一存储块和至少一个第二存储块可以设置在电源本体210内部的存储器中,例如可以存放在非易失性存储器(Non-Volatile Memory,简称为NVM)中,在此不做限定。第一存储块中存储有多组性能参数,每组性能参数都可以单独完整地表征数字电源200的电源特性。对于任一数字电源200而言,选用的性能参数不同,则表现出的电源性能就不同。其中,每组性能参数可以包括但不限于输出电压、输出电流、额定功率,等等。至少一个第二存储块中存储有电源程序,电源程序用于实现数字电源200的电源功能。需要说明的是,在电源程序过于庞大时,可以将该电源程序存储在多个第二存储块中。
根据本公开的实施例,第一存储块中存储的不同组性能参数可以分别与电源程序相结合,用于实现具有不同的性能参数的数字电源200。
例如,第一存储块中存储有四组性能参数,每一组性能参数至少包括输出电压、输出电流和额定功率,其中,第一组性能参数的输出电压可以为12V、输出电流可以为30A、额定功率可以为360W;第二组性能参数的输出电压可以为10V、输出电流可以为50A、额定功率可以为500W;第三组性能参数的输出电压可以为22V、输出电流可以为40A、额定功率可以为880W;第四组性能参数的输出电压可以为16V、输出电流可以为20A、额定功率可以为320W。由于此时的电源程序过大,可以将该电源程序存储在两个第二存储块中,进一步,将第一组性能参数与两个第二存储块中的电源程序相结合,可以实现一个输出电压为12V、输出电流为30A、额定功率为360W的数字电源200;将第二组性能参数与两个第二存储块中的电源程序相结合,可以实现一个输出电压为10V、输出电流为50A、额定功率为500W的数字电源200;将第三组性能参数与两个第二存储块中的电源程序相结合,可以实现一个输出电压为22V、输出电流为40A、额定功率为880W的数字电源200;将第四组性能参数与两个第二存储块中的电源程序相结合,可以实现一个输出电压为16V、输出电流为20A、额定功率为320W的数字电源200。
外接电阻220与电源本体210连接,其中,外接电阻220的阻值用于决定多组性能参数中实际参与数字电源作用的一组性能参数。
比如,结合上述示例,假设外接电阻220的阻值为1K时,使用第一组性能参数;外接电阻220的阻值为2K时,使用第二组性能参数;外接电阻220的阻值为15K时,使用第三组性能参数;外接电阻220的阻值为25K时,使用第四组性能参数。当此时的外接电阻220的阻值为2K时,上述四组性能参数中实际参与到数字电源200作用的是第二组性能参数,进一步,将第二组性能参数与两个第二存储块中的电源程序相结合,得到输出电压为10V、输出电流为50A、额定功率为500W的数字电源200。
与本公开实施例所提供的技术方案不同,目前,在相关技术中,如应用场景中的图1所示,在量产时,两个型号相同的数字电源控制芯片(数字电源140的载体)中会烧录相同的电源程序。在电源程序(又称为编码(Code))一样的情况下,电源工程师需要反复测试和调试两个CPU 120的数字电源140,才能确保在电源程序相同的条件下,这两个数字电源140都能满足性能最佳的要求。然而,实际上,由于这两个数字电源140的PCB版设计可能存在差异,外围电路中电容、电阻以及其他元器件的摆放位置也可能存在差异,因此,使用相同的电源程序,即使经过了反复的测试和调试,这两个数字电源140的性能也难以同时达到最佳。同理,对于四个内存110的数字电源130,电源工程师调试和测试的时间会更长,同时,由于这四个数字电源130使用相同的电源程序,进而需要做的取舍会更多。
而通过本公开的实施例,将数字电源200不同组的性能参数与电源程序存放在电源本体中,并由外接电阻220的不同阻值决定不同组的性能参数,实现了在使同一种电源程序可以支持多组电源的条件下,数字电源的性能能够达到最佳的目的,同时,电源工程师不需要反复的测试和调试,节省了研发时间。
下面参考图3A~图3B,结合具体实施例对图2所示的框图做进一步说明。
根据本公开的实施例,上述外接电阻为可拆除设计。
在本公开的实施例中,为了使不同的外接电阻对应不同组的性能参数,可以将外接电阻设计为可拆除式。
例如,结合上述示例,假设当前的外接电阻为1K,对应第一组性能参数,若此时需要选定数字电源的第二组性能参数,则可以将当前阻值为1K的外接电阻替换为阻值为2K的外接电阻。
通过本公开的实施例,将外接电阻设计为可拆除式,实现了利用外接电阻的不同阻值决定不同组性能参数的目的。
根据本公开的实施例,外接电阻包括可变电阻,其中,可变电阻的不同阻值与第一存储块中存储的不同组别的性能参数相对应。
在本公开的实施例中,可变电阻可以包括但不限于滑动变阻器。
例如,结合上述示例,假设当前可变电阻的阻值为15K,对应第一存储块中存储的第三组性能参数,若此时将可变电阻的阻值变为25K,则选定数字电源的第四组性能参数。
通过本公开的实施例,通过改变可变电阻的阻值,实现了无需反复拆除外接电阻就可达到决定相应组别性能参数的目的。
根据本公开的实施例,电源本体包括:一数字电源芯片,数字电源芯片具有预设管脚;外接电阻,连接在预设管脚上;以及外接电阻的阻值所决定的实际参与数字电源作用的一组性能参数是通过电源程序预先定义的。
图3A示意性示出了根据本公开另一实施例的数字电源的示意图。
图3B示意性示出了根据本公开实施例的非易失性存储器的示意图。
在本公开的实施例中,如图3A所示,可以利用数字电源控制芯片内部的非易失性存储器烧录电源程序,以实现电源本体,其中,电源程序的内容取决于电路板上电压电路的实际测量情况。在非易失性存储器中,增加一个特殊的第一存储块Block(如Block0),Block0中可以存放多组寄存器的值,作为数字电源的性能参数。此外,非易失性存储器中还存储有N个第二存储块(如Block1、Block2、…、BlockN),每一次烧录都会将Block0至BlockN中的内容烧录到数字电源控制芯片的数字核心(Digital Core)中。如图3B所示,其中,Block0分为“组1”、“组2”、…、“组N”,每一组存放的性能参数可以由电源工程师在研发调试过程中决定。虽然每次都会将Block0至BlockN中的内容烧录到数字核心中,但在实际应用中,Block0中只有其中一组性能参数参与整个芯片的数字控制。在电源本体中,还包括一个数字电源芯片,该数字电源芯片上有预设管脚Pin(例如Pin1),Pin1与非易失性存储器中的Block0相对应,Pin1与地的阻值将决定Block0中的哪一组寄存器的值(也就是哪一组性能参数)参与整个芯片的数字控制,其中,外接电阻的阻值和所对应的组数可以由数字电源芯片内部预先定义好。实施时,可以将外接电阻连接在预设管脚Pin1上,进而实现通过Pin1上外接电阻的阻值决定不同组别的性能参数的目的。例如10K的阻值对应“组1”,20K的阻值对应“组2”,30K的阻值对应“组3”。进一步,由于Pin1所外接的外接电阻的阻值不同,Block0中参与作用的寄存器的组数也不同,从而可以使得相同型号数字电源芯片,即使所烧录的电源程序都是一样,但最终所表现出来的数字控制可以达到不一样。需要说明的是,在电源工程师研发和调试期间,各组数字电源的差异部分(也就是不同的性能参数)分别存放在Block0的组1”、“组2”、…、“组N”中,而各组数字电源相同的内容则存放在Block1、Block2、…、BlockN中。
例如,DDR_A,DDR_B,DDR_C,DDR_D为4组内存的数字电源,它们所使用的数字电源控制芯片的型号相同,电源工程师调试完毕后,会把这四组数字电源电源程序相同的部分写到Block1、Block2、…、BlockN中,而差异部分分别写到Block0的各组。换言之,“组1”存放DDR_A中与其他DDR_B,DDR_C,DDR_D三组不同的内容,同时数字电源芯片Pin1外接1K电阻;“组2”存放DDR_B中与其他DDR_A,DDR_C,DDR_D三组不同的内容,同时控制芯片Pin1外接2K电阻;DDR_C、DDR_D类似。因此,在量产时,对于工厂而言,DDR_A,DDR_B,DDR_C,DDR_D这4组内存的数字电源烧录的电源程序都是一样的;而对于电源工程师而言,由于这4组数字电源芯片外围Pin1上外接电阻的阻值不同,所使用的性能参数的组别也就不同,因此这4组数字电源是有差异的。同时,虽然每组数字电源外围的设计有差异,但每组电源的性能都能发挥到最优。
通过本公开的实施例,当电路板上有多组电源解决方案均使用相同型号的数字电源控制芯片时,即使烧录的电源程序一样,但每一颗数字电源表现出来的形式也可以不同,进而最大限度的发挥每一组数字电源的最佳性能。
图4示意性示出了根据本公开实施例的数字电源组的框图。
如图4所示,每个数字电源组300可以包括多个数字电源200。
需要说明的是,在本公开实施例中,数字电源200可以是上述任一实施例中实现的数字电源,在此不再赘述。
每个数字电源组300中所包含的数字电源200的个数,可以根据用户需要和实际应用场景进行配置。
例如,对于一个2路服务器,包含有2个CPU,则该数字电源组300可以包括2个如上所述的数字电源200,用于给这2个CPU供电;对于一个4路服务器,包含有4个CPU,则该数字电源组300可以包括4个如上所述的数字电源200,用于给这4个CPU供电;对于一个8路服务器,包含有8个CPU,则该数字电源组300可以包括8个如上所述的数字电源200,用于给这8个CPU供电。
通过本公开的实施例,利用数字电源组300同时为多个用电对象进行供电,提高了供电的便利性,节约了系统资源。进一步,通过本公开提供的技术方案,可以使同一种电源程序能够同时支持每一组数字电源中的每个数字电源,并且使每个数字电源都能发挥其最佳性能。
图5示意性示出了根据本公开实施例的数字电源系统的框图。
如图5所示,该数字电源系统400可以包括至少一个如上述实施例所述的数字电源组300和至少一种用电对象410,其中,不同的数字电源组为不同种类的用电对象供电。
需要说明的是,在本公开实施例中,数字电源200可以是上述任一实施例中实现的数字电源,在此不再赘述。
每个数字电源组300中所包含的数字电源200的个数,可以根据用户需要和实际应用场景中用电对象的数量进行配置。
例如,若数字电源系统400包括一个如上述实施例所述的数字电源组300和一种用电对象410,其中,该用电对象410有2个,则数字电源组300中可以配置2个数字电源200,这2个数字电源200分别用于给2个用电对象410供电。若数字电源系统400包括两个如上述实施例所述的数字电源组300和两种用电对象410,其中,第一个数字电源组300用于给第一种用电对象410供电,第二个数字电源组300用于给第二种用电对象410供电。例如,如果第一种用电对象410有4个,则第一个数字电源组300中就需要配置4个数字电源200,这4个数字电源200分别用于给4个用电对象410供电;如果第二种用电对象410有8个,则第二个数字电源组300中就需要配置8个数字电源200,这8个数字电源200分别用于给8个用电对象410供电。
通过本公开的实施例,数字电源系统中的数字电源组可以直接对用电对象进行供电,不需要外接数字电源,降低了系统的资源耗费。进一步,通过本公开提供的技术方案,可以使同一种电源程序能够同时支持每一组数字电源中的每个数字电源,并且使每个数字电源都能发挥其最佳性能。
根据本公开的实施例,用电对象包括CPU。
根据本公开的实施例,用电对象包括内存。
图6示意性示出了根据本公开一实施例的数字电源的实现方法的流程图。
如图6所示,该数字电源的实现方法可以包括操作S601~S603。其中:
在操作S601,将数字电源的多组性能参数写入第一存储块中,其中,第一存储块包含在数字电源的电源本体中。
在操作S602,将能够实现数字电源的电源功能的电源程序写入至少一个第二存储块中,其中,至少一个第二存储块也包含在电源本体中。
在操作S603,根据外接电阻的阻值,确定多组性能参数中实际参与数字电源作用的一组性能参数,其中,外接电阻与电源本体连接。
通过本公开的实施例,将数字电源200不同组的性能参数与电源程序存放在电源本体中,并由外接电阻220的不同阻值决定不同组的性能参数,实现了在使同一种电源程序可以支持多组电源的条件下,数字电源的性能能够达到最佳的目的,同时,电源工程师不需要反复的测试和调试,进而节省了研发时间。
图7示意性示出了根据本公开另一实施例的数字电源的实现方法的流程图。
在该实施例中,该数字电源的实现方法除了可以包括上文参考图6描述的操作S601~S603之外,还可以包括操作S701。为了描述的简洁起见,这里省略对操作S601~S603的描述。
如图7所示,该数字电源的实现方法还可以包括操作S701。其中:
在操作S701,在外接电阻的阻值发生变化后,根据变化后的阻值重新确定多组性能参数中实际参与数字电源作用的另一组性能参数。
通过本公开的实施例,当电路板上有多组电源解决方案均使用相同型号的数字电源控制芯片时,即使烧录的电源程序一样,但每一颗数字电源表现出来的形式也可以不同,进而最大限度的发挥每一组数字电源的最佳性能。
可以理解的是,电源本体210可以在一个模块中实现,或者可以被拆分成多个模块。同样可以理解的是,如上所述的数字电源组300可以在一个模块中实现,或者可以被拆分成多个模块。根据本发明的实施例,电源本体210、数字电源200、数字电源组300和用电对象410中的至少一个可以至少被部分地实现为硬件电路,例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC),或可以以对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现,或以软件、硬件以及固件三种实现方式的适当组合来实现。或者,电源本体210、数字电源200、数字电源组300和用电对象410中的至少一个可以至少被部分地实现为计算机程序模块,当该程序被计算机运行时,可以执行相应模块的功能。
图8示意性示出了根据本公开实施例的可实现数字电源的实现方法的计算机系统的框图。
如图8所示,计算机系统500包括处理器510和存储器520。该计算机系统500可以执行上面参考图6和图7描述的方法。
具体地,处理器510例如可以包括通用微处理器、指令集处理器和/或相关芯片组和/或专用微处理器(例如,专用集成电路(ASIC)),等等。处理器510还可以包括用于缓存用途的板载存储器。处理器510可以是用于执行参考图6和图7描述的根据本公开实施例的方法流程的不同动作的单一处理单元或者是多个处理单元。
存储器520,例如可以是能够包含、存储、传送、传播或传输指令的任意介质。例如,可读存储介质可以包括但不限于电、磁、光、电磁、红外或半导体系统、装置、器件或传播介质。可读存储介质的具体示例包括:磁存储装置,如磁带或硬盘(HDD);光存储装置,如光盘(CD-ROM);存储器,如随机存取存储器(RAM)或闪存;和/或有线/无线通信链路。
存储器520可以包括计算机程序521,该计算机程序521可以包括代码/计算机可执行指令,其在由处理器510执行时使得处理器510执行例如上面结合图6和图7所描述的方法流程及其任何变形。
计算机程序521可被配置为具有例如包括计算机程序模块的计算机程序代码。例如,在示例实施例中,计算机程序521中的代码可以包括一个或多个程序模块,例如包括模块521A、模块521B、……。应当注意,模块的划分方式和个数并不是固定的,本领域技术人员可以根据实际情况使用合适的程序模块或程序模块组合,当这些程序模块组合被处理器510执行时,使得处理器510可以执行例如上面结合图6和图7所描述的方法流程及其任何变形。
本领域技术人员可以理解,本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合,即使这样的组合或结合没有明确记载于本公开中。特别地,在不脱离本公开精神和教导的情况下,本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。
尽管已经参照本公开的特定示例性实施例示出并描述了本公开,但是本领域技术人员应该理解,在不背离所附权利要求及其等同物限定的本公开的精神和范围的情况下,可以对本公开进行形式和细节上的多种改变。因此,本公开的范围不应该限于上述实施例,而是应该不仅由所附权利要求来进行确定,还由所附权利要求的等同物来进行限定。
Claims (10)
1.一种数字电源,包括:
电源本体,其中,所述电源本体包括第一存储块以及至少一个第二存储块,所述第一存储块中存储有所述数字电源的多组性能参数,所述至少一个第二存储块中存储有能够实现所述数字电源的电源功能的电源程序;以及
外接电阻,与所述电源本体连接,其中,所述外接电阻的阻值用于决定所述多组性能参数中实际参与数字电源作用的一组性能参数。
2.根据权利要求1所述的数字电源,其中,所述外接电阻为可拆除设计。
3.根据权利要求1所述的数字电源,其中,所述外接电阻包括可变电阻,其中,所述可变电阻的不同阻值与所述第一存储块中存储的不同组别的性能参数相对应。
4.根据权利要求1至3中任一项所述的数字电源,其中:
所述电源本体包括:一数字电源芯片,所述数字电源芯片具有预设管脚;
所述外接电阻,连接在所述预设管脚上;以及
所述外接电阻的阻值所决定的所述实际参与数字电源作用的一组性能参数是通过所述电源程序预先定义的。
5.一种数字电源组,包括:多个权利要求1至4中任一项所述的数字电源。
6.一种数字电源系统,包括:
至少一个权利要求5所述的数字电源组;以及
至少一种用电对象,其中,不同的数字电源组为不同种类的用电对象供电。
7.根据权利要求6所述的数字电源系统,其中,所述用电对象包括:CPU。
8.根据权利要求6所述的数字电源系统,其中,所述用电对象包括:内存。
9.一种数字电源的实现方法,包括:
将所述数字电源的多组性能参数写入第一存储块中,其中,所述第一存储块包含在所述数字电源的电源本体中;
将能够实现所述数字电源的电源功能的电源程序写入至少一个第二存储块中,其中,所述至少一个第二存储块也包含在所述电源本体中;以及
根据外接电阻的阻值,确定所述多组性能参数中实际参与数字电源作用的一组性能参数,其中,所述外接电阻与所述电源本体连接。
10.根据权利要求9所述的方法,其中,所述方法还包括:
在所述外接电阻的阻值发生变化后,根据变化后的阻值重新确定所述多组性能参数中实际参与数字电源作用的另一组性能参数。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710849882.2A CN107479681A (zh) | 2017-09-19 | 2017-09-19 | 数字电源及其系统和实现方法、以及数字电源组 |
US16/135,549 US10466755B2 (en) | 2017-09-19 | 2018-09-19 | Power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710849882.2A CN107479681A (zh) | 2017-09-19 | 2017-09-19 | 数字电源及其系统和实现方法、以及数字电源组 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107479681A true CN107479681A (zh) | 2017-12-15 |
Family
ID=60586822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710849882.2A Pending CN107479681A (zh) | 2017-09-19 | 2017-09-19 | 数字电源及其系统和实现方法、以及数字电源组 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10466755B2 (zh) |
CN (1) | CN107479681A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109655764A (zh) * | 2018-12-28 | 2019-04-19 | 曙光信息产业股份有限公司 | 电源测试板及电源测试方法 |
CN110908673A (zh) * | 2018-10-31 | 2020-03-24 | 研祥智能科技股份有限公司 | 数字电源芯片烧录方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102175280A (zh) * | 2011-01-07 | 2011-09-07 | 内蒙古科技大学 | 数字化车辆仪表模拟装置 |
US20130245854A1 (en) * | 2010-10-14 | 2013-09-19 | Powervation Limited | Configuration method for a power supply controller and a controller employing same |
CN105680818A (zh) * | 2016-02-24 | 2016-06-15 | 中国电子科技集团公司第二十四研究所 | 一种芯片片上电阻自校正电路及方法 |
CN205899423U (zh) * | 2016-08-16 | 2017-01-18 | 昆山硕通电子有限公司 | 一种简易的高精度数字可调电源 |
CN106707001A (zh) * | 2017-03-23 | 2017-05-24 | 上海与德科技有限公司 | 电流检测电路及方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3370092B2 (ja) * | 1991-06-04 | 2003-01-27 | 沖電気工業株式会社 | シリアルアクセスメモリ |
US8064248B2 (en) * | 2009-09-17 | 2011-11-22 | Macronix International Co., Ltd. | 2T2R-1T1R mix mode phase change memory array |
US10067827B2 (en) * | 2016-06-29 | 2018-09-04 | Micron Technology, Inc. | Error correction code event detection |
KR102431238B1 (ko) * | 2017-10-11 | 2022-08-11 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
-
2017
- 2017-09-19 CN CN201710849882.2A patent/CN107479681A/zh active Pending
-
2018
- 2018-09-19 US US16/135,549 patent/US10466755B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130245854A1 (en) * | 2010-10-14 | 2013-09-19 | Powervation Limited | Configuration method for a power supply controller and a controller employing same |
CN102175280A (zh) * | 2011-01-07 | 2011-09-07 | 内蒙古科技大学 | 数字化车辆仪表模拟装置 |
CN105680818A (zh) * | 2016-02-24 | 2016-06-15 | 中国电子科技集团公司第二十四研究所 | 一种芯片片上电阻自校正电路及方法 |
CN205899423U (zh) * | 2016-08-16 | 2017-01-18 | 昆山硕通电子有限公司 | 一种简易的高精度数字可调电源 |
CN106707001A (zh) * | 2017-03-23 | 2017-05-24 | 上海与德科技有限公司 | 电流检测电路及方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110908673A (zh) * | 2018-10-31 | 2020-03-24 | 研祥智能科技股份有限公司 | 数字电源芯片烧录方法 |
CN110908673B (zh) * | 2018-10-31 | 2022-05-20 | 研祥智能科技股份有限公司 | 数字电源芯片烧录方法 |
CN109655764A (zh) * | 2018-12-28 | 2019-04-19 | 曙光信息产业股份有限公司 | 电源测试板及电源测试方法 |
Also Published As
Publication number | Publication date |
---|---|
US10466755B2 (en) | 2019-11-05 |
US20190086977A1 (en) | 2019-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7286706B2 (ja) | Fpgaのテストおよび構成のためのシステムおよび方法 | |
US11126511B2 (en) | Memory-based distributed processor architecture | |
US11817167B2 (en) | Variable word length access | |
JP6218203B2 (ja) | 集積回路の欠陥検出および修復 | |
CN104205234A (zh) | 用于存储器电路测试引擎的通用地址加扰器 | |
US9269440B2 (en) | High density search engine | |
CN107122565B (zh) | 基于非易失性存储器的fpga bram架构与设计方法 | |
CN107479681A (zh) | 数字电源及其系统和实现方法、以及数字电源组 | |
CN115827568B (zh) | 获取逻辑系统设计的数据的方法、电子设备和存储介质 | |
US10079052B2 (en) | Multiple rank high bandwidth memory | |
JP5186587B1 (ja) | 試験装置および試験方法 | |
US20170370988A1 (en) | Burn-in testing of individually personalized semiconductor device configuration | |
JP2002203399A (ja) | 高機能化された後デコードを有するメモリテスタ | |
CN116483645A (zh) | 设备虚拟调试方法、装置、设备、存储介质和程序产品 | |
KR102589109B1 (ko) | 메모리 디바이스에서 백그라운드 데이터 패턴을 기록하는 장치 및 방법 | |
CN102571072B (zh) | 配置状态可定制的可编程逻辑电路 | |
US11042315B2 (en) | Dynamically programmable memory test traffic router | |
US8782475B2 (en) | PRBS test memory interface considering DDR burst operation | |
KR102038414B1 (ko) | 테스트 장치 및 그의 동작 방법 | |
CN109145338B (zh) | 一种修复电压降的方法及装置 | |
US20240288497A1 (en) | System access boundary scan via system sideband signal connections | |
CN117521586B (zh) | 芯片设计的布局规划方法及相关设备 | |
KR20240102731A (ko) | 전자 장치 및 전자 장치를 테스트하는 방법 | |
Kim et al. | Study on the Implementation of a Simple and Effective Memory System for an AI Chip. Electronics 2021, 10, 1399 | |
CN117034824A (zh) | 复用测试用例和验证环境的仿真验证系统、方法、终端及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171215 |
|
RJ01 | Rejection of invention patent application after publication |