TW202307836A - 用於差動記憶體單元之感測技術 - Google Patents
用於差動記憶體單元之感測技術 Download PDFInfo
- Publication number
- TW202307836A TW202307836A TW111121936A TW111121936A TW202307836A TW 202307836 A TW202307836 A TW 202307836A TW 111121936 A TW111121936 A TW 111121936A TW 111121936 A TW111121936 A TW 111121936A TW 202307836 A TW202307836 A TW 202307836A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- digit line
- memory cell
- pair
- line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
- G11C11/2255—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
- G11C11/2257—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2259—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2297—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2281—Timing of a read operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/4013—Memory devices with multiple cells per bit, e.g. twin-cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
本發明描述用於差動記憶體單元之感測技術之方法、系統及裝置。一種方法可包含選擇包括與一第一數位線耦合之一第一記憶體單元及與一第二數位線耦合之一第二記憶體單元之一對記憶體單元用於一讀取操作,該對記憶體單元儲存一個資訊位元。該方法可進一步包含將一第一電壓施加至與該第一記憶體單元及該第二記憶體單元耦合之一板線及將一第二電壓施加至一選擇線以將該第一數位線及該第二數位線與一感測放大器耦合。該放大器可基於該第一數位線之一第三電壓與該第二數位線之一第四電壓之間的一差來感測該對記憶體單元之一邏輯狀態。
Description
技術領域係關於用於差動記憶體單元之感測技術。
記憶體裝置廣泛用於在諸如電腦、使用者裝置、無線通信裝置、相機、數位顯示器及其類似者之各種電子裝置中儲存資訊。資訊藉由將一記憶體裝置內之記憶體單元程式化至各種狀態來儲存。舉例而言,二進位記憶體單元可程式化至兩種支援狀態之一者,通常由一邏輯1或一邏輯0表示。在一些實例中,一單一記憶體單元可支援兩種以上狀態,其等之任一者可被儲存。為存取所儲存之資訊,裝置之一組件可讀取或感測記憶體裝置中之至少一種儲存狀態。為儲存資訊,裝置之一組件可將狀態寫入或程式化於記憶體裝置中。
存在各種類型之記憶體裝置,包含磁性硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM (DRAM)、同步動態RAM (SDRAM)、靜態RAM (SRAM)、鐵電RAM (FeRAM)、磁性RAM (MRAM)、電阻式RAM (RRAM)、快閃記憶體、相變記憶體(PCM)等等。記憶體裝置可為揮發性或非揮發性的。非揮發性記憶體(例如FeRAM)可長時間維持其儲存之邏輯狀態,即使缺少一外部電源。揮發性記憶體裝置(例如DRAM)會在與一外部電源斷接時丟失其儲存之狀態。FeRAM能夠達成類似於揮發性記憶體之密度,但可歸因於使用一鐵電電容器作為一儲存裝置而具有非揮發性質。
本專利申請案主張Vimercati在2021年6月29日申請之名稱為「SENSING TECHNIQUES FOR DIFFERENTIAL MEMORY CELLS」之美國專利申請案第17/362,306號之權利,該案讓與其受讓人且以引用方式明確併入本文中。
一記憶體裝置可包含用於儲存資料之一記憶體陣列或記憶體晶粒。在一些實例中,記憶體裝置可將一邏輯狀態儲存於記憶體陣列中之一記憶體單元處。舉例而言,記憶體裝置可施加一第一電壓以儲存一第一邏輯狀態或施加一第二電壓以將一第二邏輯狀態儲存至記憶體單元。在一些實例中,歸因於製造及實體特性偏差,儲存一邏輯狀態之一個記憶體單元之一臨限電壓可不同於儲存相同邏輯狀態之另一記憶體單元之一臨限電壓。因此,一陣列內各儲存一給定邏輯狀態之記憶體單元可與各自臨限電壓之一範圍或分佈相關聯。在一些實例中,儲存第一邏輯狀態之記憶體單元之臨限電壓之一分佈可與儲存第二邏輯狀態之記憶體單元之一分佈重疊。在此等實例中,施加一參考電壓以判定一記憶體單元是儲存一第一邏輯狀態還是一第二邏輯狀態可能較困難,例如,參考電壓可低於儲存第一邏輯狀態之一記憶體單元之一最低臨限電壓且高於儲存第二邏輯狀態之一記憶體單元之一最高臨限電壓。此可導致記憶體裝置中記憶體單元之不準確感測。另外,在此等實例中,記憶體裝置可具有包含與記憶體陣列之各數位線(例如存取線或位元線)耦合之一感測放大器(例如感測組件)之一架構。因此,記憶體陣列之實體大小可增大以包含一些或所有感測放大器。
本文中描述用於感測一記憶體裝置中之一差動記憶體單元之方法之系統、技術及裝置。在一些實例中,記憶體裝置可包含與一共用板線耦合以儲存一單一邏輯狀態之記憶體單元對,例如,兩個記憶體單元可儲存一單一資訊或資料位元。在此等實例中,記憶體裝置可包含一感測放大器,其經組態以基於記憶體單元對之一第一記憶體單元之一電壓與記憶體單元對之一第二記憶體單元之一電壓之間的一差來感測一邏輯狀態。因此,記憶體裝置可將一電壓施加至一字線以啟動第一記憶體單元及第二記憶體單元兩者且將電荷轉移至與第一記憶體單元耦合之一第一數位線及將電荷轉移至與第二記憶體單元耦合之一第二數位線。數位線可將電荷載送至感測放大器。在感測之後,記憶體裝置可將一半記憶體單元回寫至一邏輯狀態。利用本文中描述之感測方案可減少執行一感測操作之一持續時間,減少對記憶體單元之壓印效應,及/或節省電力。
首先在參考圖1描述之系統及晶粒之背景中描述本發明之特徵。在參考圖2至圖7描述之記憶體陣列及時序圖之背景中描述本發明之特徵。藉由參考圖8至圖11描述之與用於差動記憶體單元之感測技術有關之設備圖及流程圖進一步繪示且參考該等設備圖及流程圖描述本發明之此等及其他特徵。
圖1繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一系統100之一實例。系統100可包含一主機裝置105、一記憶體裝置110及耦合主機裝置105與記憶體裝置110之複數個通道115。系統100可包含一或多個記憶體裝置110,但可在一單一記憶體裝置(例如記憶體裝置110)之背景中描述一或多個記憶體裝置110之態樣。
系統100可包含一電子裝置之部分,諸如一運算裝置、一行動運算裝置、一無線裝置、一圖形處理裝置、一車輛或其他系統。舉例而言,系統100可繪示一電腦、一膝上型電腦、一平板電腦、一智慧型電話、一蜂巢式電話、一可穿戴裝置、一網際網路連接之裝置、一車輛控制器或其類似者之態樣。記憶體裝置110可為可操作以儲存用於系統100之一或多個其他組件之資料之系統之一組件。
系統100之至少部分可為主機裝置105之實例。主機裝置105可為使用記憶體來執行程序之一裝置內(諸如一運算裝置、一行動運算裝置、一無線裝置、一圖形處理裝置、一電腦、一膝上型電腦、一平板電腦、一智慧型電話、一蜂巢式電話、一可穿戴裝置、一網際網路連接之裝置、一車輛控制器、一單晶片系統(SoC)或某一其他固定或可攜式電子裝置以及其他實例內)之一處理器或其他電路系統之一實例。在一些實例中,主機裝置105可係指實施一外部記憶體控制器120之功能之硬體、韌體、軟體或其等之一組合。在一些實例中,外部記憶體控制器120可指稱一主機或一主機裝置105。
一記憶體裝置110可為可操作以提供可由系統100使用或參考之實體記憶體位址/空間的一獨立裝置或一組件。在一些實例中,一記憶體裝置110可經組態以與一或多種不同類型之主機裝置一起工作。主機裝置105與記憶體裝置110之間的傳訊可操作以支援以下之一或多者:用於調變信號之調變方案、用於傳送信號之各種接針組態、用於主機裝置105及記憶體裝置110之實體封裝之各種形狀因數、主機裝置105與記憶體裝置110之間的時脈傳訊及同步、時序慣例或其他因數。
記憶體裝置110可操作以儲存用於主機裝置105之組件之資料。在一些實例中,記憶體裝置110可充當主機裝置105之一輔助型或從屬型裝置(例如,回應及執行由主機裝置105透過外部記憶體控制器120提供之命令)。此等命令可包含用於一寫入操作之一寫入命令、用於一讀取操作之一讀取命令、用於一再新操作之一再新命令或其他命令之一或多者。
主機裝置105可包含一外部記憶體控制器120、一處理器125、一基本輸入/輸出系統(BIOS)組件130或其他組件(諸如一或多個周邊組件或一或多個輸入/輸出控制器)之一或多者。主機裝置105之組件可使用一匯流排135彼此耦合。
處理器125可操作以對系統100之至少部分或主機裝置105之至少部分提供控制或其他功能性。處理器125可為一通用處理器、一數位信號處理器(DSP)、一專用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或此等組件之一組合。在此等實例中,處理器125可為一中央處理單元(CPU)、一圖形處理單元(GPU)、一通用GPU (GPGPU)或一SoC以及其他實例之一實例。在一些實例中,外部記憶體控制器120可由處理器125實施或為處理器125之一部分。
BIOS組件130可為包含操作為韌體之一BIOS之一軟體組件,其可初始化及運行系統100或主機裝置105之各種硬體組件。BIOS組件130亦可管理處理器125與系統100或主機裝置105之各種組件之間的資料流。BIOS組件130可包含儲存於唯讀記憶體(ROM)、快閃記憶體或其他非揮發性記憶體之一或多者中之一程式或軟體。
記憶體裝置110可包含用於支援之一所要容量或一指定容量用於資料儲存之一裝置記憶體控制器155及一或多個記憶體晶粒160 (例如記憶體晶片)。各記憶體晶粒160 (例如記憶體晶粒160-a、記憶體晶粒160-b、記憶體晶粒160-N)可包含一本端記憶體控制器165 (例如本端記憶體控制器165-a、本端記憶體控制器165-b、本端記憶體控制器165-N)及一記憶體陣列170 (例如記憶體陣列170-a、記憶體陣列170-b、記憶體陣列170-N)。一記憶體陣列170可為一記憶體單元集合(例如一或多個格柵、一或多個記憶體庫、一或多個片塊、一或多個區段),其中一對記憶體單元可操作以儲存至少一個資料位元。包含兩個或更多個記憶體晶粒160之一記憶體裝置110可指稱一多晶粒記憶體或一多晶粒封裝或一多晶片記憶體或一多晶片封裝。
裝置記憶體控制器155可包含可操作以控制記憶體裝置110之操作的電路、邏輯或組件。裝置記憶體控制器155可包含使記憶體裝置110能夠執行各種操作的硬體、韌體或指令,且可操作以接收、傳輸或執行與記憶體裝置110之組件有關之命令、資料或控制資訊。裝置記憶體控制器155可操作以與外部記憶體控制器120、一或多個記憶體晶粒160或處理器125之一或多者通信。在一些實例中,裝置記憶體控制器155可控制本文中結合記憶體晶粒160之本端記憶體控制器165描述之記憶體裝置110之操作。
在一些實例中,記憶體裝置110可從主機裝置105接收資料或命令或兩者。舉例而言,記憶體裝置110可接收指示記憶體裝置110將儲存用於主機裝置105之資料的一寫入命令或指示記憶體裝置110將儲存於一記憶體晶粒160中之資料提供至主機裝置105的一讀取命令。
一本端記憶體控制器165 (例如,在一記憶體晶粒160本端)可包含可操作以控制記憶體晶粒160之操作之電路、邏輯或組件。在一些實例中,一本端記憶體控制器165可操作以與裝置記憶體控制器155通信(例如,接收或傳輸資料或命令或兩者)。在一些實例中,一記憶體裝置110可不包含一裝置記憶體控制器155,且一本端記憶體控制器165或外部記憶體控制器120可執行本文中描述之各種功能。因而,一本端記憶體控制器165可操作以與裝置記憶體控制器155、與其他本端記憶體控制器165或直接與外部記憶體控制器120或處理器125或其等之一組合通信。可包含於裝置記憶體控制器155或本端記憶體控制器165或兩者中之組件之實例可包含用於(例如,從外部記憶體控制器120)接收信號之接收器、用於傳輸信號(例如,至外部記憶體控制器120)之傳輸器、用於解碼或解調變所接收信號之解碼器、用於編碼或調變待傳輸信號之編碼器或可操作以支援裝置記憶體控制器155或本端記憶體控制器165或兩者之所描述操作之各種其他電路或控制器。
外部記憶體控制器120可操作以能夠在系統100或主機裝置105之組件(例如處理器125)與記憶體裝置110之間傳送資訊、資料或命令之一或多者。外部記憶體控制器120可轉換或轉譯在主機裝置105之組件與記憶體裝置110之間交換之通信。在一些實例中,外部記憶體控制器120或系統100或主機裝置105之其他組件或本文中所描述之其功能可由處理器125實施。舉例而言,外部記憶體控制器120可為由處理器125或系統100或主機裝置105之其他組件實施之硬體、韌體或軟體或其等之某一組合。儘管外部記憶體控制器120被描繪為在記憶體裝置110外部,但在一些實例中,外部記憶體控制器120或本文中所描述之其功能可由一記憶體裝置110之一或多個組件(例如一裝置記憶體控制器155、一本端記憶體控制器165)實施,或反之亦然。
主機裝置105之組件可使用一或多個通道115與記憶體裝置110交換資訊。通道115可操作以支援外部記憶體控制器120與記憶體裝置110之間的通信。各通道115可為在主機裝置105與記憶體裝置之間載送資訊之傳輸媒體之實例。各通道115可包含與系統100之組件相關聯之端子之間的一或多個信號路徑或傳輸媒體(例如導體)。一信號路徑可為可操作以載送一信號之一導電路徑之一實例。舉例而言,一通道115可包含一第一端子,其包含主機裝置105處之一或多個接針或墊及記憶體裝置110處之一或多個接針或墊。一接針可為系統100之一裝置之一導電輸入或輸出點之一實例,且一接針可操作以充當一通道之部分。
通道115 (及相關聯信號路徑及端子)可專用於傳送一或多種類型之資訊。舉例而言,通道115可包含一或多個命令及位址(CA)通道186、一或多個時脈信號(CK)通道188、一或多個資料(DQ)通道190、一或多個其他通道192或其等之一組合。在一些實例中,可使用單倍資料速率(SDR)傳訊或雙倍資料速率(DDR)傳訊經由通道115傳送傳訊。在SDR傳訊中,可針對各時脈循環(例如,在一時脈信號之一上升或下降邊緣上)暫存一信號之一個調變符號(例如信號位準)。在DDR傳訊中,可針對各時脈循環(例如,在一時脈信號之一上升邊緣及一下降邊緣兩者上)暫存一信號之兩個調變符號(例如信號位準)。
在一些實例中,記憶體陣列170可包括經組態以儲存一個資料位元之一對記憶體單元。即,記憶體單元對之一第一記憶體單元及一第二記憶體單元可經組態以儲存一個資料位元。在此等實例中,記憶體單元對可共用一共同板線。各記憶體單元對可與一對數位線(例如與第一記憶體單元耦合之一第一數位線及與第二數位線耦合之一第二數位線)耦合。在一些實例中,一感測組件可從第一數位線及第二數位線接收一電壓且基於兩個電壓之間的一差來判定儲存於記憶體單元對處之一邏輯狀態。藉由使兩個記憶體單元儲存一資料位元,記憶體裝置110可降低感測不準確性。另外,記憶體裝置110可利用感測技術來減少執行一感測技術之一持續時間、節省電力及/或減少對記憶體單元之壓印效應。
圖2繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一記憶體陣列200之一實例。記憶體陣列200可為參考圖1描述之記憶體陣列170之一實例。在一些實例中,記憶體陣列200可指稱一記憶體晶粒、一記憶體晶片、一記憶體裝置或一電子記憶體設備。記憶體陣列200可包含一或多個記憶體單元205、字線210、局部數位線215 (例如與記憶體單元對直接耦合之數位線)、板線220及全局數位線(GDL) 225 (例如與感測放大器直接耦合之數位線)。在一些實例中,記憶體陣列200可包含一行解碼器,其包括分路線(SL) 230及行選擇線(CSL) 240。記憶體陣列200可包含板選擇線(PSL) 265 (例如,來自一板線驅動器)。記憶體陣列200亦可包含一感測組件255。
在FeRAM及混合FeRAM架構中,記憶體單元205可包含一電容器,其包含一鐵電材料以儲存表示一可程式化狀態之一電荷及/或一極化。記憶體單元205可包含一邏輯儲存組件(諸如電容器)及一切換組件(例如一選擇組件)。各記憶體單元205可與一數位線215及一板線220耦合。參考圖3描述關於一記憶體單元205之架構之額外細節。
記憶體陣列200可包含一或多個記憶體單元205,其等各可程式化以儲存不同邏輯狀態(例如一組兩種或更多種可能狀態之一程式化者)。舉例而言,記憶體單元205可儲存表示一電容器中之可程式化狀態之一狀態(例如極化狀態或介電電荷)。在一些實例中,記憶體陣列200可基於施加至記憶體單元之一電壓將一記憶體單元205程式化至一邏輯狀態。在此等實例中,儲存一種邏輯狀態之記憶體單元205之臨限電壓之分佈可與儲存另一邏輯狀態之記憶體單元205之臨限電壓之一分佈重疊。即,由於製造及實體特性偏差,儲存一邏輯狀態之一個記憶體單元205之一臨限電壓可不同於儲存相同邏輯狀態之另一記憶體單元205之一臨限電壓,例如,儲存一邏輯狀態「1」之一第一記憶體單元205可具有不同於亦儲存邏輯狀態「1」之一第二記憶體單元205之一臨限電壓。因此,記憶體陣列200內各儲存一給定邏輯狀態之記憶體單元205可與各自臨限電壓之一範圍或分佈相關聯。
在此等實例中,感測儲存一單一資料位元之一記憶體單元205可具挑戰性。即,在一些實例中,一感測組件255 (例如感測放大器)可藉由使用一參考電壓來判定一記憶體單元205之一邏輯狀態,例如,感測組件255可在來自記憶體單元205之一電壓小於參考電壓時判定記憶體單元205之一第一邏輯狀態及在來自記憶體單元之一電壓大於參考電壓時判定記憶體單元205之一第二邏輯狀態。然而,參考電壓可在一第一邏輯狀態之分佈之一最高臨限電壓與一第二邏輯狀態之分佈之一最低臨限值以下之間的重疊之間。因此,當記憶體單元205具有第一邏輯狀態之分佈之最高臨限電壓處之一臨限電壓時,感測組件255可不準確地判定一記憶體單元205具有第二邏輯狀態,或當記憶體單元205具有一第二邏輯狀態之分佈之最低臨限值處之一臨限電壓時,感測組件255可不準確地判定一記憶體單元205具有第一邏輯狀態。
一對記憶體單元260 (例如一記憶體單元205-a及一記憶體單元205-b)可經組態以儲存一個資訊位元,例如,感測記憶體單元對260可感測一個資訊位元。在此等實例中,感測組件255可經組態以基於記憶體單元對之一第一記憶體單元205-a之一電壓與一第二記憶體單元205-b之一電壓之間的一差來判定與記憶體單元對260相關聯之一邏輯狀態。舉例而言,一邏輯第一記憶體單元205-a可程式化至一第一邏輯狀態且第二記憶體單元205-b可程式化至一相反第二邏輯狀態,且感測組件255可基於第一記憶體單元205-a邏輯狀態與第二記憶體單元205-b邏輯狀態之間的一差來判定與記憶體單元對260相關聯之邏輯狀態。因為感測組件255基於記憶體單元對260判定邏輯狀態,所以不準確感測之可能性降低。即,第一記憶體單元205-a不太可能具有第一邏輯狀態之最高臨限電壓分佈處之一臨限電壓且第二記憶體單元205-b不太可能具有第二邏輯狀態之最低臨限電壓分佈處之一臨限電壓。另外,在一些實例中,一對記憶體單元260之差動感測可比其他實例更快。
記憶體陣列200可包含配置成一圖案(諸如一格柵狀圖案)之存取線(例如字線210、數位線215及板線220)。一存取線可為與一記憶體單元205耦合之一導電線且可用於對記憶體單元205執行存取操作。在一些實例中,字線210可指稱列線。在一些實例中,數位線215可指稱行線或位元線。在不失理解或操作之情況下,對存取線、列線、行線、字線、數位線、位元線或板線或其類似物之參考可互換。記憶體單元205可定位於字線210與數位線215之相交點處。在一些實例中,一對記憶體單元260可共用一板線220。舉例而言,記憶體單元205-a及記憶體單元205-b可與一相同板線220耦合。另外,各對記憶體單元260可與一對數位線215耦合。舉例而言,與記憶體單元205-a耦合之一第三數位線(DL_3) 215及與記憶體單元205-b耦合之一第四數位線(DL_4) 215可指稱一對數位線或若干數位線對。在一些實例中,數位線215亦可指稱局部數位線,例如與記憶體單元205耦合之數位線。記憶體陣列200可進一步包含全局數位線225,例如與感測組件255及局部數位線215耦合之數位線。舉例而言,全局數位線225-a可耦合至各對數位線之一第一數位線215,例如,全局數位線225-a可耦合至第三數位線215-a。全局數位線225-b可耦合至各對數位線之一第二數位線215,例如,全局數位線225-b可與第四數位線215耦合。數位線215可經組態以將電荷從一對記憶體單元260傳輸至全局數位線225。全局數位線225可經組態以將從數位線215接收之電荷傳輸至感測組件255。藉由利用用於複數個數位線215之一感測組件而非用於各數位線215之一感測組件,記憶體陣列200可比其他實例節省面積。
可藉由啟動或選擇存取線(諸如一字線210、一數位線215及/或一板線220)來對記憶體單元205執行諸如讀取及寫入之操作。藉由加偏壓於一字線210、一數位線215及一板線220 (例如,將一電壓施加至字線210、數位線215或板線220),可存取一對記憶體單元260。啟動或選擇一字線210、一數位線215或一板線220可包含將一電壓施加至各自線。
可透過一列解碼器、一行解碼器及一板驅動器控制存取記憶體單元205。舉例而言,一列解碼器可從一本端記憶體控制器接收一列位址且基於所接收之列位址啟動一字線210。一行解碼器從本端記憶體控制器接收一行位址且基於所接收之行位址啟動一對數位線215。
在一些實例中,行解碼器可進一步包括分路線230及行選擇線240。分路線230可耦合至一對電晶體265 (例如電晶體對或分路電晶體)。舉例而言,一第一分路線(SL_1) 230可耦合至包括一第一電晶體235-a及一第二電晶體235-b之一電晶體對265。在一些實例中,分路線230可經組態以基於是否執行一存取操作來啟動或撤銷啟動電晶體對265。舉例而言,電晶體對265可經組態以在啟動時(例如,在一存取操作不與記憶體單元對260相關聯且由一分路線230驅動之一信號為低時)均衡數位線對、記憶體單元對260及板線220之間的一電壓。舉例而言,第一電晶體235-a及第二電晶體235-b可經組態以均衡一第一數位線(DL_1) 215、一第一板(PL_1) 220及一第二數位線(DL_2) 215之間的一電壓,使得跨與第一數位線215及第二數位線215耦合之一對記憶體單元260之一電壓在啟動時不變。舉例而言,若啟動第一字線210以選擇一第一記憶體對260 (例如與第三數位線215及第四數位線215耦合之一記憶體對260),則可啟動電晶體235-a及235-b以抵消在未選定記憶體單元(例如與第一數位線215及第二數位線215耦合之記憶體單元對260)上啟動第一字線210之一效應。另外,電晶體對265可經組態以在分路線230驅動一高信號時(例如,在一對記憶體單元260與一存取操作相關聯時)撤銷啟動。在一些實例中,當撤銷啟動電晶體對265時,板線220可與數位線215隔離,例如,第一板線220可與第一數位線215及第二數位線215隔離。
在一些實例中,選擇線(例如行選擇線) 240可經組態以基於是否執行一存取操作來啟動一對電晶體270將一對局部數位線215耦合至全局數位線對225。舉例而言,一第二選擇線240可經組態以在對記憶體單元205-a及記憶體單元205-b執行一存取操作時啟動一電晶體對270且分別將第三數位線215及第四數位線215耦合至全局數位線225-a及全局數位線225-b。各對電晶體270可包含一第一電晶體245-a及一第二電晶體245-b。第一電晶體245-a可與一數位線對之一第一數位線215耦合且第二電晶體245-b可與數位線對之一第二數位線215耦合。在一些實例中,選擇線240及分路線230可共用一共同信號,例如,在選擇線240及分路線230兩者上傳送之信號之邏輯值可相同。
在一些實例中,一板驅動器可從本端記憶體控制器接收一板位址且基於所接收之板位址啟動一板線220。舉例而言,板驅動器可驅動一第一板選擇線(PLS)以啟動第一板線220。在一些實例中,板選擇線可經由一電路250與板線耦合。在一些實例中,電路250可為一電流鏡組態。在其他實例中,電路250可為一電阻電晶體組態。電路250可為一洩流器電路之一實例。即,電路250可經組態以在與板線220耦合時從一接地電壓汲取電流,例如,來自一經啟動字線之一電荷對一非目標記憶體單元之效應可由電路250減少。舉例而言,若板線220在撤銷啟動時直接與一接地電壓耦合且驅動至接地電壓,則一非目標記憶體單元205可經歷一跨電壓,例如,當記憶體單元205處之電壓可基於經啟動字線改變時,可迫使板線220電壓接地。運用電路250,板線220電壓可基於字線210之電壓調整,例如,跨記憶體單元205之電壓可保持處於或接近零(0)伏特。因此,電路250可減少對記憶體單元205之干擾,例如,降低字線210之啟動可影響記憶體單元205之狀態的可能性。
感測組件255可經組態以從記憶體單元對260之各記憶體單元205接收一狀態(例如一極化狀態、一電壓或一電荷)且基於所接收狀態之一差(例如,基於第一記憶體單元205-a之電壓與第二記憶體單元205-b之電壓之間的一差)來判定記憶體單元對260之一邏輯狀態。感測組件255可包含用於放大記憶體單元對260之信號輸出的一或多個感測放大器。記憶體單元對260之所偵測邏輯狀態可提供為感測組件255之一輸出(例如,至一輸入/輸出組件),且可向包含記憶體陣列200之一記憶體裝置110之另一組件指示所偵測邏輯狀態。
在一些實例中,記憶體陣列200亦可包含一本端控制器(未展示)。本端控制器可操作以對記憶體陣列200之一或多個記憶體單元對260執行一或多個存取操作。存取操作之實例可包含一寫入操作、一讀取操作、一再新操作、一預充電操作或一啟動操作等等。本端記憶體控制器可操作以執行此處未列出之其他存取操作或與記憶體陣列200之操作有關之與存取記憶體單元對260不直接有關的其他操作。參考圖5至圖7描述關於啟動且將電壓施加至字線210、數位線215、板線220、分路線230及選擇線240所描述之額外細節。
圖3繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一記憶體陣列300之一實例。記憶體陣列300可為參考圖2描述之記憶體陣列200之一實例。記憶體陣列300包含參考圖2描述之組件之實例。舉例而言,記憶體陣列300可包含一記憶體單元對325、一記憶體單元305、一字線310、一數位線315、一板線320及一感測組件355,其等可為參考圖2描述之一記憶體單元對260、一記憶體單元205、一字線210、一數位線215、一板線220及一感測組件255之實例。在一些實例中,數位線315亦可為參考圖2描述之一全局數位線225之實例,例如,數位線315可耦合至記憶體單元305及感測組件355以繪示一記憶體單元305如何與感測組件355耦合。
一記憶體單元305可包含一邏輯儲存組件(諸如電容器330)及一切換組件335。電容器330可為一鐵電電容器之一實例。電容器330之一第一節點可與切換組件335耦合且電容器330之一第二節點可與一板線320耦合。在一些實例中,一記憶體單元對325可包括一單一板線320。即,記憶體單元305-a及記憶體單元305-b兩者可耦合至相同板線320。在此等實例中,記憶體單元對325可經組態以儲存一個資訊或資料位元。另外或替代地,記憶體單元305-a及記憶體單元305-b可經組態以儲存相反邏輯狀態或電荷,例如,若記憶體單元305-a儲存一邏輯值「1」,則記憶體單元305-b可儲存一邏輯值「0」。切換組件335-a可為一電晶體或之任何其他類型之開關裝置之一實例,其選擇性建立或解除兩個組件之間的電子通信。
可藉由啟動或撤銷啟動切換組件335來完成選擇或撤銷選擇記憶體單元305。電容器330可使用切換組件335與數位線315電子通信。舉例而言,當撤銷啟動切換組件335時,電容器330可與數位線315隔離,及當啟動切換組件335時,電容器330可與數位線315耦合。
在一些實例中,切換組件335可由一字線310啟動。一字線310可經組態以藉由啟動記憶體單元305-a之一切換組件335-a及記憶體單元305-b之一切換組件335-b來啟動一記憶體單元對325。在此等實例中,記憶體單元對325可與一數位線對耦合,例如,記憶體單元305-a可與數位線315-a耦合且記憶體單元305-b可與數位線315-b耦合。
感測組件355可經組態以藉由判定記憶體單元305-a與記憶體單元305-b之一電壓差來感測記憶體單元對325之一邏輯狀態。即,當切換組件335-a及335-b由字線310啟動時,記憶體單元305-a可將電荷從電容器330-a轉移至數位線315-a且記憶體單元305-b可將電荷從電容器330-b轉移至數位線315-b。在此等實例中,感測組件355可從與記憶體單元305-a相關聯之數位線315-a接收一第一電荷或第一電壓且從與記憶體單元305-b相關聯之數位線315-b接收一第二電荷或第二電壓。接著,感測組件355可基於第一電荷或第一電壓與第二電荷或第二電壓之間的一差來判定記憶體單元305-a之一邏輯狀態,例如,若記憶體單元305-a具有大於記憶體單元305-b之一電荷,則感測組件355可判定記憶體單元對325之一邏輯狀態「1」,及若記憶體單元305-b具有大於記憶體單元305-a之一電荷,則感測組件可判定記憶體單元對325之一邏輯狀態「0」。因為感測組件355基於第一記憶體單元305-a及第二記憶體單元305-b兩者判定一邏輯狀態,所以可降低歸因於一第一邏輯狀態分佈之一最高電壓大於一第二邏輯狀態電壓之一最低電壓而不準確感測的可能性。在一差動系統(諸如記憶體單元對325)中,干擾或誤差源可能以相同方式影響來自兩個記憶體單元之信號。相比而言,在一單端系統(例如,具有一單一記憶體單元)中,干擾或誤差源對來自記憶體單元之信號之影響可不同於其對參考信號之影響,藉此導致可導致一或多個誤差之失配。
圖4繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一記憶體陣列400之一實例。記憶體陣列400可為參考圖2及圖3描述之記憶體陣列200及300之一實例。記憶體陣列400包含參考圖2描述之組件之實例。舉例而言,記憶體陣列400可包含一記憶體單元對425、一記憶體單元405、一字線410、一數位線415及一板線420,其等可為參考圖2描述之一記憶體單元對260、一記憶體單元205、一字線210、一數位線215、一板線220及一感測組件255之實例。在一些實例中,數位線415及板線420可延伸進出頁面。
一記憶體單元對425可包含各與一共同板線420耦合之一第一記憶體單元405-a及一第二記憶體單元405-b,例如,記憶體單元對425可儲存一個資訊位元。各記憶體單元405可包含一邏輯儲存元件430 (例如參考圖3描述之一電容器330),諸如FeRAM氧化物。記憶體單元405可進一步包括耦合邏輯儲存元件430與一切換組件435 (例如參考圖3描述之一切換組件335)之金屬導電線440。
各記憶體單元對425可與一數位線對耦合,例如,記憶體單元對425可與一第一數位線415-a及一第二數位線415-b耦合。記憶體單元對425亦可與一字線410耦合。字線410可啟動一記憶體單元對之切換組件435 (例如切換組件435-a及切換組件435-b)以耦合一各自記憶體單元對425與數位線對。在一些實例中,數位線415可與一全局數位線(例如參考圖2描述之全局數位線225)或一感測組件(例如參考圖2描述之感測組件255)耦合。藉由將一個資訊位元儲存於一記憶體單元對425中,記憶體陣列400可減小不準確感測誤差且減少執行一感測操作之一持續時間。
圖5繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一時序圖500之一實例。時序圖500包含一電壓軸505及一時間軸510且可表示一讀取操作及一回寫操作之至少一部分。亦在時序圖500上表示各種組件依據時間而變化之電壓。舉例而言,時序圖包含一字線電壓530、一板線電壓535、一第一數位線電壓540-a及一第二數位線電壓540-b。
舉例而言,字線電壓530可表示與一記憶體單元對(例如參考圖2描述之記憶體單元對260)耦合之一字線(例如參考圖2描述之字線210)處之一電壓。板線電壓535可表示與一記憶體單元對之一第一記憶體單元(例如記憶體單元205-a)及一第二記憶體單元(例如記憶體單元205-b)耦合之一板線(例如參考圖2描述之板線220)處之一電壓。第一數位線電壓540-a可表示一第一數位線(例如數位線215-a)處之一電壓且第二數位線電壓540-b可表示第二數位線(例如參考圖2描述之數位線215-b)處之一電壓。在一些實例中,第一數位線電壓540-a及第二數位線電壓540-b可分別表示一第一全局數位線(例如全局數位線225-a)及一第二全局數位線(例如全局數位線225-b)處之一電壓。時序圖500可由操作參考圖2描述之記憶體陣列200產生,且以下論述在圖2中描繪之組件之背景中。另外,時序圖500可繪示在一感測操作發生之前的一第一時間515、與感測記憶體單元對之一邏輯狀態相關聯之一第二時間520及與記憶體單元對之一個記憶體單元之一回寫操作相關聯之一第三持續時間525。
在一些實例中,用於操作一鐵電記憶體單元對之一感測技術可包括在一感測操作期間使數位線對之一電壓保持為高且使板線之一電壓保持為低。在此等實例中,所施加之電壓可導致記憶體單元朝向一邏輯狀態「0」移動。參考圖6及圖7描述此等技術。
如本文中描述,用於操作一鐵電記憶體單元對之一感測技術可包括在一感測操作期間使數位線對之一電壓保持為低且使板線之一電壓保持為高。在此等實例中,所施加之電壓可導致記憶體單元朝向一邏輯狀態「1」移動。在一些實例中,記憶體陣列200可在參考圖5至圖7描述之感測方案之間切換以減少單元壓印效應,例如,頻繁地將一記憶體單元寫入至一相同邏輯狀態可使一記憶體單元臨限電壓移位且使記憶體單元抗拒儲存一不同邏輯狀態。
如上文論述,各種狀態可由一記憶體單元儲存,例如,記憶體單元可儲存一第一邏輯狀態或一第二邏輯狀態。舉例而言,一記憶體單元可基於跨一記憶體單元施加電壓(例如分別與記憶體單元耦合之一板線及數位線之一板線電壓與一數位線電壓之間的一電壓差)來初始化至一第一邏輯狀態或一第二邏輯狀態。跨記憶體單元施加一電壓可至少部分基於啟動一切換組件(例如參考圖3描述之切換組件335),例如,經由一字線將一電壓施加至切換組件之閘極。為讀取由記憶體單元儲存之一邏輯狀態,記憶體單元之一電荷或電壓可與一數位線共用。與一記憶體單元對相關聯之一存取操作可包括與一第一數位線共用記憶體單元對之一第一記憶體單元之一電壓及與一第二數位線共用記憶體單元對之一第二記憶體單元之一電壓。在此等實例中,感測放大器可基於第一數位線之電壓與第二數位線之電壓之間的一差來判定記憶體單元對之邏輯狀態。
在一時間515,一本端記憶體控制器可選擇一記憶體單元對用於一讀取操作。在一些實例中,字線電壓530可施加至字線以啟動記憶體單元對之第一記憶體單元及第二記憶體單元之切換組件。應注意,僅為了繪示目的,字線電壓530展示為低於一第一數位線電壓540-a及一第二數位線電壓540-b之一電壓,例如,字線電壓530亦可在存取操作之前接地。基於施加字線電壓530,可選擇一記憶體單元對之一第一記憶體單元及一第二記憶體單元,例如,可啟動第一記憶體單元及第二記憶體單元之切換組件。一板選擇線(例如參考圖2描述之板選擇線275)可將一板線電壓535施加至與第一記憶體單元及第二記憶體單元耦合之一板線。板線電壓535可一直施加至其達到一臨限電壓,例如一讀取電壓。在515期間,可撤銷啟動一對分路電晶體(例如參考圖2描述之電晶體對265)。即,板線可與第一數位線及第二數位線隔離,例如,板線電壓535可獨立於第一數位線電壓540-a及第二數位線電壓540-b而增大。當存取當前板線時,可啟動用於非目標板線之其他分路電晶體對以至少部分耦合數位線及板線且降低干擾非目標記憶體單元之可能性。
在一些實例中,在讀取操作之前,第一數位線電壓540-a及第二數位線電壓540-b可處於一接地電壓(例如VSS)。因此,基於分別將字線電壓530及板線電壓535施加至字線及板線,第一數位線可從第一記憶體單元接收電荷且數位線電壓540-a可增大且第二數位線可從第二記憶體單元接收電荷且數位線電壓540-b可增大。在一些實例中,為改良一感測窗(例如第一數位線電壓540-a與第二數位線電壓540-b之間的一差),可以550啟動與第一數位線及一感測組件(例如參考圖2描述之感測組件255)耦合之一第一電容器及與第二數位線及感測組件耦合之一第二電容器。在此等實例中,可下拉第一數位線電壓540-a及第二數位線電壓540-b,例如,第二數位線電壓540-b可拉至低於一接地電壓之一電壓。在一些實例中,第一數位線電壓540-a及第二數位線電壓540-b之下拉可與在520啟動感測組件同時發生。在一些實例中,可使數位線上之電壓移位以適合感測組件之輸入規格。在時間515期間,一選擇線(例如參考圖2描述之選擇線240)可變高且啟動一電晶體對(例如參考圖2描述之電晶體對265)以將第一數位線耦合至一第一全局數位線且將第二數位線耦合至第二全局數位線。在此等實例中,來自第一記憶體單元之電壓(例如數位線電壓540-a)可經由第一全局數位線轉移至感測組件且來自第二記憶體單元之電壓(例如數位線電壓540-b)可經由第二全局數位線轉移至感測組件。
在520,記憶體陣列可執行一感測操作(例如,觸發感測放大器)。舉例而言,在520,可啟動一感測組件且其從第一全局數位線及第二全局數位線接收電荷。感測組件可基於第一數位線電壓540-a與第二數位線電壓540-b之間的一差545來判定記憶體單元對之一邏輯狀態。舉例而言,如圖5中繪示,若第一數位線電壓540-a與第二數位線電壓540-b之間的差545係正的,則感測組件可判定一第一邏輯狀態,例如一邏輯狀態「1」。在其他實例中,若第一數位線電壓540-a與第二數位線電壓540-b之間的差545係負的,則感測組件可判定一第二邏輯狀態。
在感測組件判定記憶體單元對之邏輯狀態之後,第一數位線電壓540-a及第二數位線電壓540-b可驅動至一接地電壓。因為板線電壓535保持為高且第一數位線電壓540-a及第二數位線電壓540-b處於接地,所以跨第一記憶體單元及第二記憶體單元之電壓可為正的。因此,第一記憶體單元及第二記憶體單元兩者可朝向一第一邏輯狀態「1」移動。即,在時間520期間,在感測組件判定記憶體單元對之邏輯狀態之後,第一記憶體單元及第二記憶體單元兩者可儲存一邏輯狀態「1」。在一些情況中,在第一及第二記憶體單元朝向第一邏輯狀態移動之後,板線電壓535可驅動至接地電壓。
在525,記憶體陣列可執行一回寫操作。舉例而言,記憶體陣列可選擇將第一記憶體單元或第二記憶體單元寫入至邏輯狀態「0」,例如,寫入至與由於感測操作而由另一記憶體單元儲存之邏輯狀態相反之一邏輯狀態。在一些實例中,記憶體陣列可基於儲存於記憶體單元對處之邏輯狀態來選擇第一記憶體單元或第二記憶體單元用於回寫操作,例如,記憶體陣列可在記憶體單元對儲存一邏輯值「1」時選擇第二記憶體單元或在記憶體單元對儲存一邏輯值「0」時選擇第一記憶體單元。為了繪示目的,展示回寫與第二數位線耦合之第二記憶體單元。在其中選擇第一記憶體單元之實例中,第一數位線電壓540-a可代以變高。在其他實例中,記憶體陣列可選擇一半記憶體陣列在感測操作之後程式化至邏輯值「0」。
在感測操作之後(例如,在第一記憶體單元及第二記憶體單元朝向第一邏輯狀態移動之後),記憶體陣列可選擇第二記憶體單元用於一回寫操作。在此等實例中,記憶體陣列可將第二數位線電壓540-b驅動為高。基於第二數位線電壓540-b為高且板線電壓535為低,跨第二記憶體單元之電壓可為負的。因此,第二記憶體單元可回寫至一第二邏輯狀態「0」。接著,記憶體陣列可將第二數位線電壓540-b驅動回至接地且藉由將字線電壓530驅動至接地來撤銷選擇第一記憶體單元及第二記憶體單元,例如,撤銷啟動第一切換組件及第二切換組件。藉由利用本文中描述之感測技術,記憶體陣列可降低一感測誤差之可能性且減少執行感測操作及回寫之一持續時間。
圖6繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一時序圖600之一實例。時序圖600包含一電壓軸605及一時間軸610且可表示一讀取操作及一回寫操作之至少一部分。亦在時序圖600上表示各種組件依據時間而變化之電壓。舉例而言,時序圖包含一字線電壓630、一板線電壓635、一第一數位線電壓640-a及一第二數位線電壓640-b,其等可為參考圖5描述之字線電壓530、一板線電壓535、一第一數位線電壓540-a及一第二數位線電壓540-b之實例。時序圖600可由操作參考圖2描述之記憶體陣列200產生,且以下論述在圖2中描繪之組件之背景中。另外,時序圖600可繪示在一感測操作發生之前的一第一持續時間625、與感測記憶體單元對之一邏輯狀態相關聯之一第二持續時間620及與記憶體單元對之一個記憶體單元之一回寫操作相關聯之一第三持續時間625。
如上文論述,用於操作一鐵電記憶體單元對之一感測技術可包括在一感測操作期間使數位線對之一電壓保持為高且使板線之一電壓保持為低。在此等實例中,所施加之電壓可導致記憶體單元朝向一邏輯狀態「0」移動。如圖6中繪示,在執行一存取操作之前,一第一數位線電壓640-a及一第二數位線電壓640-b可保持為高(例如,處於一閒置電壓)。
在一時間615,一本端記憶體控制器可選擇一記憶體單元對用於一讀取操作。在此等實例中,一字線電壓630可施加至一字線以選擇第一記憶體單元及第二記憶體單元。一板線電壓635可保持在一接地電壓。可撤銷啟動一對分路電晶體(例如參考圖2描述之電晶體對270)以隔離板線與第一數位線及第二數位線。因此,第一記憶體單元可將電荷轉移至第一數位線且降低第一數位線電壓640-a且第二記憶體單元可將電荷轉移至第二數位線且降低第二數位線電壓640-b。在一些實例中,為改良一感測窗(例如第一數位線電壓540-a與第二數位線電壓540-b之間的一差),可以650啟動與第一數位線及一感測組件(例如參考圖2描述之感測組件255)耦合之一第一電容器及與第二數位線及感測組件耦合之一第二電容器。在此等實例中,可上拉第一數位線電壓640-a及第二數位線電壓640-b,例如,第一數位線電壓640-a可被拉至高於第一數位線電壓540-a之閒置電壓的一電壓。在一些實例中,第一數位線電壓540-a及第二數位線電壓540-b之上拉可與在520啟動感測組件同時發生。記憶體陣列亦可驅動一行選擇線將第一數位線及第二數位線耦合至全局數位線及感測組件。
在620,記憶體陣列可執行一感測操作。舉例而言,在620,可啟動感測組件且其基於第一數位線電壓640-a與第二數位線電壓640-b之間的一差來判定記憶體單元對之一邏輯狀態。在感測組件判定記憶體單元對之邏輯狀態之後,第一數位線電壓640-a及第二數位線電壓640-b可再次驅動至閒置電壓。因為第一數位線電壓640-a及第二數位線電壓640-b為高且板線電壓635為低,所以跨第一記憶體單元及第二記憶體單元之電壓可為負的,例如,第一記憶體單元及第二記憶體單元可朝向一邏輯狀態「0」移動。
在625,記憶體陣列可執行一回寫操作。舉例而言,記憶體陣列可選擇將第一記憶體單元或第二記憶體單元寫入至一邏輯狀態「1」,例如,寫入至與由於感測操作而由另一記憶體單元儲存之邏輯狀態相反之一邏輯狀態。在一些實例中,記憶體陣列可基於儲存於記憶體單元對處之邏輯狀態來選擇第一記憶體單元或第二記憶體單元用於回寫操作,例如,記憶體陣列可在記憶體單元對儲存一邏輯值「1」時選擇第二記憶體單元或在記憶體單元對儲存一邏輯值「0」時選擇第一記憶體單元。為了繪示目的,展示回寫與第一數位線耦合之第一記憶體單元。在其中選擇第二記憶體單元之實例中,第二數位線電壓640-b可代以變低。在其他實例中,記憶體陣列可選擇一半記憶體陣列在感測操作之後程式化至邏輯值「1」。
在感測操作之後(例如,在第一記憶體單元及第二記憶體單元朝向邏輯狀態「0」移動之後),記憶體陣列可選擇第一記憶體單元用於一回寫操作。在此等實例中,記憶體陣列可將第一數位線電壓640-a驅動至接地電壓。記憶體陣列亦可驅動一板選擇線(例如板選擇線275)將一電壓施加至板線電壓635。電壓可施加至板直至達到一臨限板線電壓635。基於第一數位線電壓640-a為低且板線電壓535為高,跨第一記憶體單元之電壓可為正的。因此,第一記憶體單元可回寫至邏輯狀態「1」。接著,記憶體陣列可將第一數位線電壓640-a驅動回至閒置電壓,將板線電壓635驅動至接地電壓,且藉由將字線電壓630驅動至接地來撤銷選擇第一記憶體單元及第二記憶體單元,例如,撤銷啟動第一切換組件及第二切換組件。第一數位線電壓640-a及第二數位線電壓640-b可在回寫操作及持續時間625之後保持為高。藉由利用本文中描述之感測技術,記憶體陣列可減少對記憶體單元之壓印效應。
圖7繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一時序圖700之一實例。時序圖700包含一電壓軸705及一時間軸710且可表示一讀取操作及一回寫操作之至少一部分。亦在時序圖700上表示各種組件依據時間而變化之電壓。舉例而言,時序圖包含一字線電壓730、一板線電壓735、一第一數位線電壓740-a及一第二數位線電壓740-b,其等可為參考圖5描述之字線電壓630、一板線電壓635、一第一數位線電壓640-a及一第二數位線電壓640-b之實例。時序圖700可由操作參考圖2描述之記憶體陣列200產生,且以下論述在圖2中描繪之組件之背景中。另外,時序圖700可繪示在一感測操作發生之前的一第一持續時間715、與感測記憶體單元對之一邏輯狀態相關聯之一第二持續時間720及與記憶體單元對之一個記憶體單元之一回寫操作相關聯之一第三持續時間725。
在一些實例中,時序圖700可繪示用於操作一鐵電記憶體單元對之一感測技術可包括在一感測操作期間使數位線對之一電壓保持為高且使板線之一電壓保持為低。在此等實例中,所施加之電壓可導致記憶體單元朝向一邏輯狀態「0」移動。在一些實例中,時序圖700可繪示類似於時序圖600之一感測方案。在時序圖700中,一數位線電壓740-a及數位線電壓740-b可在一存取操作之前保持在一接地電壓。基於選擇一記憶體單元對用於一存取操作,第一數位線電壓740-a及第二數位線電壓740-b可驅動至一高電壓(例如,驅動至參考圖6描述之一閒置電壓)。在第一數位線電壓740-a及第二數位線電壓740-b驅動為高之後,時序圖可遵循參考圖6描述之關於715、720及725之步驟及程序,例如,感測記憶體單元對且將一邏輯值「1」回寫至記憶體單元對之一個記憶體單元。在一個實例中,在回寫操作之後,第一數位線電壓740-a及第二數位線電壓740-b可驅動回至接地電壓。即,時序圖700繪示在未執行一存取操作時使第一數位線電壓740-a及第二數位線電壓740-b維持在接地電壓而非參考圖6描述之一閒置電壓。因此,當執行圖7中繪示之一感測方案時,記憶體陣列可比其他實例節省額外電力。
圖8展示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一記憶體裝置820之一方塊圖800。記憶體裝置820可為參考圖1至圖7描述之一記憶體裝置之態樣之一實例。記憶體裝置820或其各種組件可為用於執行本文中描述之用於差動記憶體單元之感測技術之各種態樣之構件之一實例。舉例而言,記憶體裝置820可包含一存取操作組件825、一電壓組件830、一邏輯狀態組件835、一回寫組件840或其等之任何組合。此等組件之各者可彼此直接或間接通信(例如,經由一或多個匯流排)。
存取操作組件825可經組態為或否則支援用於選擇包含與一第一數位線耦合之一第一記憶體單元及與一第二數位線耦合之一第二記憶體單元之一對記憶體單元用於一讀取操作的一構件,記憶體單元對經組態以儲存一單一資訊位元。在一些實例中,為支援執行回寫操作,存取操作組件825可經組態為或否則支援用於至少部分基於由記憶體單元對儲存之邏輯狀態來選擇將記憶體單元對之第一記憶體單元或第二記憶體單元寫入至一第一邏輯狀態的一構件。在一些情況中,存取操作組件825可經組態為或否則支援用於撤銷啟動與第一數位線及板線耦合之一第一電晶體以隔離板線與第一數位線的一構件。在一些例項中,存取操作組件825可經組態為或否則支援用於撤銷啟動與第二數位線及板線耦合之一第二電晶體以隔離板線與第二數位線的一構件,其中將第一電壓施加至板線係至少部分基於撤銷啟動第一電晶體及第二電晶體。
電壓組件830可經組態為或否則支援用於將一第一電壓施加至與記憶體單元對之第一記憶體單元及第二記憶體單元耦合之一板線的一構件。在一些實例中,電壓組件830可經組態為或否則支援用於至少部分基於將第一電壓施加至板線來將一第二電壓施加至一選擇線以耦合第一數位線及第二數位線與一感測放大器的一構件。在一些例項中,為支援執行回寫操作,電壓組件830可經組態為或否則支援用於將板線降低至一接地電壓的一構件。在一些情況中,為支援執行回寫操作,電壓組件830可經組態為或否則支援用於至少部分基於選擇第一記憶體單元或第二記憶體單元之哪一者來將一第五電壓施加至第一數位線或第二數位線的一構件。
在一些實例中,電壓組件830可經組態為或否則支援用於在感測由記憶體單元對儲存之邏輯狀態之後將第一數位線降低至一接地電壓的一構件。在一些例項中,電壓組件830可經組態為或否則支援用於在感測由記憶體單元對儲存之邏輯狀態之後將第二數位線降低至接地電壓的一構件。在一些情況中,電壓組件830可經組態為或否則支援用於在將第一數位線及第二數位線降低至接地電壓之後將板線降低至接地電壓的一構件。在一些實例中,為支援將第一邏輯狀態寫入至第一記憶體單元,電壓組件830可經組態為或否則支援用於至少部分基於將板線降低至接地電壓來將一第五電壓施加至第一數位線的一構件。
在一些例項中,電壓組件830可經組態為或否則支援用於至少部分基於施加第五電壓來將第一數位線降低至接地電壓的一構件。在一些情況中,電壓組件830可經組態為或否則支援用於至少基於將第一數位線降低至接地電壓來撤銷選擇記憶體單元對的一構件。
在一些實例中,電壓組件830可經組態為或否則支援用於將一第五電壓施加至與記憶體單元對之第一記憶體單元及第二記憶體單元耦合之一字線的一構件,其中選擇記憶體單元對係至少部分基於將第五電壓施加至字線。在一些例項中,電壓組件830可經組態為或否則支援用於回應於關於記憶體單元對之第一記憶體單元或第二記憶體單元發生一回寫操作而將字線降低至一接地電壓的一構件。在一些情況中,電壓組件830可經組態為或否則支援用於至少部分基於將第一數位線耦合至感測放大器來將一第五電壓施加至與第一數位線及感測放大器耦合之一第一電容器以將第一數位線從一第六電壓下拉至第三電壓的一構件。在一些情況中,電壓組件830可經組態為或否則支援用於至少部分基於將第二數位線耦合至感測放大器來將一第七電壓施加至與第二數位線及感測放大器耦合之一第二電容器以將第二數位線從一第八電壓下拉至第四電壓的一構件。
邏輯狀態組件835可經組態為或否則支援用於在施加第二電壓之後至少部分基於第一數位線之一第三電壓與第二數位線之一第四電壓之間的一差來感測由記憶體單元對儲存之一邏輯狀態的一構件。在一些實例中,為支援感測邏輯狀態,邏輯狀態組件835可經組態為或否則支援用於使用感測放大器來識別第一數位線之第三電壓與第二數位線之第四電壓之間的差的一構件,其中邏輯狀態係至少部分基於差。在一些實例中,為支援感測由記憶體單元對儲存之邏輯狀態,邏輯狀態組件835可經組態為或否則支援用於至少部分基於施加第五電壓及第七電壓來啟動感測放大器感測邏輯狀態的一構件。
在一些例項中,回寫組件840可經組態為或否則支援用於至少部分基於感測由記憶體單元對儲存之邏輯狀態來對記憶體單元對執行一回寫操作的一構件。
在一些情況中,回寫組件840可經組態為或否則支援用於在將第一數位線及板線降低至接地電壓之後至少部分基於由記憶體單元對儲存之邏輯狀態來將一第一邏輯狀態寫入至第一記憶體單元的一構件。
圖9展示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一記憶體裝置920之一方塊圖900。記憶體裝置920可為參考圖1至圖7描述之一記憶體裝置之態樣之一實例。記憶體裝置920或其各種組件可為用於執行本文中描述之用於差動記憶體單元之感測技術之各種態樣之構件之一實例。舉例而言,記憶體裝置920可包含一存取管理器925、一電壓管理器930、一邏輯狀態管理器935、一回寫管理器940或其等之任何組合。此等組件之各者可彼此直接或間接通信(例如,經由一或多個匯流排)。
存取管理器925可經組態為或否則支援用於選擇包含與一第一電晶體耦合之一第一記憶體單元及與一第二電晶體耦合之一第二記憶體單元之一對記憶體單元用於一讀取操作的一構件,記憶體單元對經組態以儲存一單一資訊位元。在一些實例中,存取管理器925可經組態為或否則支援用於撤銷啟動與第一數位線及與記憶體單元對之第一記憶體單元及第二記憶體單元耦合之一板線耦合之一第三電晶體以隔離板線與第一數位線的一構件。在一些例項中,存取管理器925可經組態為或否則支援用於撤銷啟動與第二數位線及板線耦合之一第四電晶體以隔離板線與第二數位線的一構件,其中將第二電壓施加至第一電晶體及第二電晶體係至少部分基於撤銷啟動第三電晶體及第四電晶體。在一些情況中,為支援執行回寫操作,存取管理器925可經組態為或否則支援用於至少部分基於由記憶體單元對儲存之邏輯狀態來選擇記憶體單元對之第一記憶體單元或第二記憶體單元寫入一第一邏輯狀態的一構件。
電壓管理器930可經組態為或否則支援用於至少部分基於選擇記憶體單元對來將一第一電壓施加至與第一電晶體耦合之一第一數位線及與第二電晶體耦合之一第二數位線的一構件。在一些例項中,電壓管理器930可經組態為或否則支援用於至少部分基於將第一電壓施加至第一數位線及第二數位線來將一第二電壓施加至第一電晶體及第二電晶體的一構件,第一電晶體經組態以回應於施加第二電壓而耦合第一記憶體單元與第一數位線且第二電晶體經組態以回應於施加第二電壓而耦合第二記憶體單元與第二數位線。在一些情況中,電壓管理器930可經組態為或否則支援用於至少部分基於將第二電壓施加至第一電晶體及第二電晶體來將一第三電壓施加至一選擇線以耦合第一數位線及第二數位線與一感測放大器的一構件。在一些例項中,為支援執行回寫操作,電壓管理器930可經組態為或否則支援用於至少部分基於選擇第一記憶體單元或第二記憶體單元而將一第六電壓施加至與記憶體單元對之第一記憶體單元及第二記憶體單元耦合之一板線的一構件。在一些實例中,為支援執行回寫操作,電壓管理器930可經組態為或否則支援用於至少部分基於選擇第一記憶體單元或第二記憶體單元之哪一者來將第一數位線或第二數位線降低至一接地電壓的一構件。
在一些情況中,電壓管理器930可經組態為或否則支援用於在選擇記憶體單元對之前將第一電壓施加至第一數位線及第二數位線的一構件。在一些實例中,電壓管理器930可經組態為或否則支援用於在選擇記憶體單元對之前維持第一數位線及第二數位線上之第一電壓的一構件。
在一些例項中,電壓管理器930可經組態為或否則支援用於在感測邏輯狀態之後將第一電壓施加至第一數位線及第二數位線的一構件。在一些實例中,電壓管理器930可經組態為或否則支援用於在將第一電壓施加至第一數位線之後至少部分基於由記憶體單元對儲存之邏輯狀態來將一第一邏輯狀態寫入至第一記憶體單元的一構件。
在一些實例中,為支援將第一邏輯狀態寫入至第一記憶體單元,電壓管理器930可經組態為或否則支援用於至少部分基於將第一電壓施加至第一數位線來將第二數位線降低至一接地電壓的一構件。在一些例項中,為支援將第一邏輯狀態寫入至第一記憶體單元,電壓管理器930可經組態為或否則支援用於至少部分基於將第二數位線降低至接地電壓來將一第六電壓施加至與記憶體單元對之第一記憶體單元及第二記憶體單元耦合之一板線的一構件。
在一些情況中,電壓管理器930可經組態為或否則支援用於至少部分基於將第六電壓施加至板線來將第一電壓施加至第二數位線的一構件。在一些實例中,電壓管理器930可經組態為或否則支援用於至少部分基於將第一電壓施加至第二數位線來將板線降低至接地電壓的一構件。在一些實例中,電壓管理器930可經組態為或否則支援用於至少部分基於將板線降低至接地電壓來撤銷選擇記憶體單元對的一構件。在一些實例中,電壓管理器930可經組態為或否則支援用於至少部分基於撤銷選擇記憶體單元對來維持第一數位線及第二數位線之第一電壓的一構件。
在一些例項中,電壓管理器930可經組態為或否則支援用於至少部分基於將第六電壓施加至板線來將第一數位線降低至接地電壓的一構件。在一些實例中,電壓管理器930可經組態為或否則支援用於至少部分基於將第一數位線降低至接地電壓來將板線降低至接地電壓的一構件。在一些情況中,電壓管理器930可經組態為或否則支援用於至少部分基於將板線降低至接地電壓來撤銷選擇記憶體單元對的一構件。在一些實例中,電壓管理器930可經組態為或否則支援用於至少部分基於撤銷選擇記憶體單元對來維持第一數位線及第二數位線之接地電壓的一構件。
在一些實例中,電壓管理器930可經組態為或否則支援用於至少部分基於耦合第一數位線與第一記憶體單元來將一第六電壓施加至與第一數位線及感測放大器耦合之一第一電容器以將第一數位線從一第七電壓上拉至第四電壓的一構件。在一些例項中,電壓管理器930可經組態為或否則支援用於至少部分基於耦合第二數位線與第二記憶體單元來將一第八電壓施加至與第二數位線及感測放大器耦合之一第二電容器以將第二數位線從一第九電壓上拉至第五電壓的一構件。
在一些實例中,電壓管理器930可經組態為或否則支援用於將一第六電壓施加至與記憶體單元對之第一記憶體單元及第二記憶體單元耦合之一字線的一構件,其中選擇記憶體單元對係至少部分基於將第六電壓施加至字線。在一些情況中,電壓管理器930可經組態為或否則支援用於回應於關於記憶體單元對之第一記憶體單元或第二記憶體單元發生一回寫操作而將字線降低至一接地電壓的一構件。
邏輯狀態管理器935可經組態為或否則支援用於在施加第二電壓之後至少部分基於第一數位線之一第四電壓與第二數位線之一第五電壓之間的一差來感測由記憶體單元對儲存之一邏輯狀態的一構件。在一些實例中,為支援感測邏輯狀態,邏輯狀態管理器935可經組態為或否則支援用於使用感測放大器來識別第一數位線之第四電壓與第二數位線之第五電壓之間的差的一構件,其中邏輯狀態係至少部分基於該差。
在一些實例中,回寫管理器940可經組態為或否則支援用於至少部分基於感測由記憶體單元對儲存之邏輯狀態來對記憶體單元對執行一回寫操作的一構件。
圖10展示繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一方法1000的一流程圖。方法1000之操作可由本文中描述之一記憶體裝置或其組件實施。舉例而言,方法1000之操作可由參考圖1至圖8描述之一記憶體裝置執行。在一些實例中,一記憶體裝置可執行一組指令以控制裝置之功能元件執行所描述功能。另外或替代地,記憶體裝置可使用專用硬體來執行所描述功能之態樣。
在1005,方法可包含選擇包含與一第一數位線耦合之一第一記憶體單元及與一第二數位線耦合之一第二記憶體單元之一對記憶體單元用於一讀取操作,記憶體單元對經組態以儲存一單一資訊位元。操作1005可根據本文中揭示之實例來執行。在一些實例中,操作1005之態樣可由參考圖8描述之一存取操作組件825執行。
在1010,方法可包含將一第一電壓施加至與記憶體單元對之第一記憶體單元及第二記憶體單元耦合之一板線。操作1010可根據本文中揭示之實例來執行。在一些實例中,操作1010之態樣可由參考圖8描述之一電壓組件830執行。
在1015,方法可包含至少部分基於將第一電壓施加至板線來將一第二電壓施加至一選擇線以耦合第一數位線及第二數位線與一感測放大器。操作1015可根據本文中揭示之實例來執行。在一些實例中,操作1015之態樣可由參考圖8描述之一電壓組件830執行。
在1020,方法可包含在施加第二電壓之後至少部分基於第一數位線之一第三電壓與第二數位線之一第四電壓之間的一差來感測由記憶體單元對儲存之一邏輯狀態。操作1020可根據本文中揭示之實例來執行。在一些實例中,操作1020之態樣可由參考圖8描述之一邏輯狀態組件835執行。
在一些實例中,本文中描述之一設備可執行一或若干方法,諸如方法1000。設備可包含用於以下之特徵、電路系統、邏輯、構件或指令(例如儲存可由一處理器執行之指令之一非暫時性電腦可讀媒體):選擇包含與一第一數位線耦合之一第一記憶體單元及與一第二數位線耦合之一第二記憶體單元之一對記憶體單元用於一讀取操作,記憶體單元對經組態以儲存一單一資訊位元;將一第一電壓施加至與記憶體單元對之第一記憶體單元及第二記憶體單元耦合之一板線;至少部分基於將第一電壓施加至板線來將一第二電壓施加至一選擇線以耦合第一數位線及第二數位線與一感測放大器;及在施加第二電壓之後,至少部分基於第一數位線之一第三電壓與第二數位線之一第四電壓之間的一差來感測由記憶體單元對儲存之一邏輯狀態。
本文中描述之方法1000及設備之一些例項可進一步包含用於至少部分基於感測由記憶體單元對儲存之邏輯狀態來對記憶體單元對執行一回寫操作的操作、特徵、電路系統、邏輯、構件或指令。
在本文中描述之方法1000及設備之一些情況中,執行回寫操作可包含用於以下之操作、特徵、電路系統、邏輯、構件或指令:至少部分基於由記憶體單元對儲存之邏輯狀態來選擇將記憶體單元對之第一記憶體單元或第二記憶體單元寫入至一第一邏輯狀態;將板線降低至一接地電壓;及至少部分基於可選擇第一記憶體單元或第二記憶體單元之哪一者來將一第五電壓施加至第一數位線或第二數位線。
本文中描述之方法1000及設備之一些實例可進一步包含用於以下之操作、特徵、電路系統、邏輯、構件或指令:在感測由記憶體單元對儲存之邏輯狀態之後將第一數位線降低至一接地電壓;在感測由記憶體單元對儲存之邏輯狀態之後將第二數位線降低至接地電壓;在將第一數位線及第二數位線降低至接地電壓之後將板線降低至接地電壓;及在將第一數位線及板線降低至接地電壓之後,至少部分基於由記憶體單元對儲存之邏輯狀態來將一第一邏輯狀態寫入至第一記憶體單元。
在本文中描述之方法1000及設備之一些例項中,將第一邏輯狀態寫入至第一記憶體單元可包含用於至少部分基於將板線降低至接地電壓來將一第五電壓施加至第一數位線的操作、特徵、電路系統、邏輯、構件或指令。
本文中描述之方法1000及設備之一些情況可進一步包含用於以下之操作、特徵、電路系統、邏輯、構件或指令:至少部分基於施加第五電壓來將第一數位線降低至接地電壓;及至少基於將第一數位線降低至接地電壓來撤銷選擇記憶體單元對。
本文中描述之方法1000及設備之一些例項可進一步包含用於將一第五電壓施加至與記憶體單元對之第一記憶體單元及第二記憶體單元耦合之一字線的操作、特徵、電路系統、邏輯、構件或指令,其中選擇記憶體單元對可至少部分基於將第五電壓施加至字線及回應於關於記憶體單元對之第一記憶體單元或第二記憶體單元發生一回寫操作而將字線降低至一接地電壓。
在本文中描述之方法1000及設備之一些情況中,感測邏輯狀態可包含用於使用感測放大器來識別第一數位線之第三電壓與第二數位線之第四電壓之間的差的操作、特徵、電路系統、邏輯、構件或指令,其中邏輯狀態可至少部分基於差。
本文中描述之方法1000及設備之一些實例可進一步包含用於以下之操作、特徵、電路系統、邏輯、構件或指令:至少部分基於將第一數位線耦合至感測放大器來將一第五電壓施加至與第一數位線及感測放大器耦合之一第一電容器以將第一數位線從一第六電壓下拉至第三電壓;及至少部分基於將第二數位線耦合至感測放大器來將一第七電壓施加至與第二數位線及感測放大器耦合之一第二電容器以將第二數位線從一第八電壓下拉至第四電壓。
在本文中描述之方法1000及設備之一些例項中,感測由記憶體單元對儲存之邏輯狀態可包含用於至少部分基於施加第五電壓及第七電壓來啟動感測放大器感測邏輯狀態的操作、特徵、電路系統、邏輯、構件或指令。
本文中描述之方法1000及設備之一些情況可進一步包含用於以下之操作、特徵、電路系統、邏輯、構件或指令:撤銷啟動與第一數位線及板線耦合之一第一電晶體以隔離板線與第一數位線;及撤銷啟動與第二數位線及板線耦合之一第二電晶體以隔離板線與第二數位線,其中將第一電壓施加至板線可至少部分基於撤銷啟動第一電晶體及第二電晶體。
圖11展示繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一方法1100的一流程圖。方法1100之操作可由本文中描述之一記憶體裝置或其組件實施。舉例而言,方法1100之操作可由參考圖1至圖7及圖9描述之一記憶體裝置執行。在一些實例中,一記憶體裝置可執行一組指令以控制裝置之功能元件執行所描述功能。另外或替代地,記憶體裝置可使用專用硬體來執行所描述功能之態樣。
在1105,方法可包含選擇包含與一第一電晶體耦合之一第一記憶體單元及與一第二電晶體耦合之一第二記憶體單元之一對記憶體單元用於一讀取操作,記憶體單元對經組態以儲存一單一資訊位元。操作1105可根據本文中揭示之實例來執行。在一些實例中,操作1105之態樣可由參考圖9描述之一存取管理器925執行。
在1110,方法可包含至少部分基於選擇記憶體單元對來將一第一電壓施加至與第一電晶體耦合之一第一數位線及與第二電晶體耦合之一第二數位線。操作1110可根據本文中揭示之實例來執行。在一些實例中,操作1110之態樣可由參考圖9描述之一電壓管理器930執行。
在1115,方法可包含至少部分基於將第一電壓施加至第一數位線及第二數位線來將一第二電壓施加至第一電晶體及第二電晶體,第一電晶體經組態以回應於施加第二電壓而耦合第一記憶體單元與第一數位線且第二電晶體經組態以回應於施加第二電壓而耦合第二記憶體單元與第二數位線。操作1115可根據本文中揭示之實例來執行。在一些實例中,操作1115之態樣可由參考圖9描述之一電壓管理器930執行。
在1120,方法可包含至少部分基於將第二電壓施加至第一電晶體及第二電晶體來將一第三電壓施加至一選擇線以耦合第一數位線及第二數位線與一感測放大器。操作1120可根據本文中揭示之實例來執行。在一些實例中,操作1120之態樣可由參考圖9描述之一電壓管理器930執行。
在1125,方法可包含在施加第二電壓之後至少部分基於第一數位線之一第四電壓與第二數位線之一第五電壓之間的一差來感測由記憶體單元對儲存之一邏輯狀態。操作1125可根據本文中揭示之實例來執行。在一些實例中,操作1125之態樣可由參考圖9描述之一邏輯狀態管理器935執行。
在一些實例中,本文中描述之一設備可執行一或若干方法,諸如方法1100。設備可包含用於以下之特徵、電路系統、邏輯、構件或指令(例如儲存可由一處理器執行之指令之一非暫時性電腦可讀媒體):選擇包含與一第一電晶體耦合之一第一記憶體單元及與一第二電晶體耦合之一第二記憶體單元之一對記憶體單元用於一讀取操作,記憶體單元對經組態以儲存一單一資訊位元;至少部分基於選擇記憶體單元對來將一第一電壓施加至與第一電晶體耦合之一第一數位線及與第二電晶體耦合之一第二數位線;至少部分基於將第一電壓施加至第一數位線及第二數位線來將一第二電壓施加至第一電晶體及第二電晶體,第一電晶體經組態以回應於施加第二電壓而耦合第一記憶體單元與第一數位線且第二電晶體經組態以回應於施加第二電壓而耦合第二記憶體單元與第二數位線;至少部分基於將第二電壓施加至第一電晶體及第二電晶體來將一第三電壓施加至一選擇線以耦合第一數位線及第二數位線與一感測放大器;及在施加第二電壓之後,至少部分基於第一數位線之一第四電壓與第二數位線之一第五電壓之間的一差來感測由記憶體單元對儲存之一邏輯狀態。
本文中描述之方法1100及設備之一些實例可進一步包含用於至少部分基於感測由記憶體單元對儲存之邏輯狀態來對記憶體單元對執行一回寫操作的操作、特徵、電路系統、邏輯、構件或指令。
在本文中描述之方法1100及設備之一些例項中,執行回寫操作可包含用於以下之操作、特徵、電路系統、邏輯、構件或指令:至少部分基於由記憶體單元對儲存之邏輯狀態來選擇記憶體單元對之第一記憶體單元或第二記憶體單元寫入一第一邏輯狀態;至少部分基於選擇第一記憶體單元或第二記憶體單元來將一第六電壓施加至與記憶體單元對之第一記憶體單元及第二記憶體單元耦合之一板線;及至少部分基於可選擇第一記憶體單元或第二記憶體單元之哪一者來將第一數位線或第二數位線降低至一接地電壓。
本文中描述之方法1100及設備之一些實例可進一步包含用於以下之操作、特徵、電路系統、邏輯、構件或指令:在選擇記憶體單元對之前將第一電壓施加至第一數位線及第二數位線;及在選擇記憶體單元對之前維持第一數位線及第二數位線上之第一電壓。
本文中描述之方法1100及設備之一些情況可進一步包含用於以下之操作、特徵、電路系統、邏輯、構件或指令:在感測邏輯狀態之後將第一電壓施加至第一數位線及第二數位線;及在將第一電壓施加至第一數位線之後,至少部分基於由記憶體單元對儲存之邏輯狀態來將一第一邏輯狀態寫入至第一記憶體單元。
在本文中描述之方法1100及設備之一些實例中,將第一邏輯狀態寫入至第一記憶體單元可包含用於以下之操作、特徵、電路系統、邏輯、構件或指令:至少部分基於將第一電壓施加至第一數位線來將第二數位線降低至一接地電壓;及至少部分基於將該第二數位線降低至接地電壓來將一第六電壓施加至與記憶體單元對之第一記憶體單元及第二記憶體單元耦合之一板線。
本文中描述之方法1100及設備之一些例項可進一步包含用於以下之操作、特徵、電路系統、邏輯、構件或指令:至少部分基於將第六電壓施加至板線來將第一電壓施加至第二數位線;至少部分基於將第一電壓施加至第二數位線來將板線降低至接地電壓;至少部分基於將板線降低至接地電壓來撤銷選擇記憶體單元對;及至少部分基於撤銷選擇記憶體單元對來維持第一數位線及第二數位線之第一電壓。
本文中描述之方法1100及設備之一些情況可進一步包含用於以下之操作、特徵、電路系統、邏輯、構件或指令:至少部分基於將第六電壓施加至板線來將第一數位線降低至接地電壓;至少部分基於將第一數位線降低至接地電壓來將板線降低至接地電壓;至少部分基於將板線降低至接地電壓來撤銷選擇記憶體單元對;及至少部分基於撤銷選擇記憶體單元對來維持第一數位線及第二數位線之接地電壓。
本文中描述之方法1100及設備之一些實例可進一步包含用於以下之操作、特徵、電路系統、邏輯、構件或指令:至少部分基於耦合第一數位線與第一記憶體單元來將一第六電壓施加至與第一數位線及感測放大器耦合之一第一電容器以將第一數位線從一第七電壓上拉至第四電壓;及至少部分基於耦合第二數位線與第二記憶體單元來將一第八電壓施加至與第二數位線及感測放大器耦合之一第二電容器以將該第二數位線從一第九電壓上拉至第五電壓。
本文中描述之方法1100及設備之一些例項可進一步包含用於將一第六電壓施加至與記憶體單元對之第一記憶體單元及第二記憶體單元耦合之一字線的操作、特徵、電路系統、邏輯、構件或指令,其中選擇記憶體單元對可至少部分基於將第六電壓施加至字線及回應於關於記憶體單元對之第一記憶體單元或第二記憶體單元發生一回寫操作而將字線降低至一接地電壓。
在本文中描述之方法1100及設備之一些情況中,感測邏輯狀態可包含用於使用感測放大器來識別第一數位線之第四電壓與第二數位線之第五電壓之間的差的操作、特徵、電路系統、邏輯、構件或指令,其中邏輯狀態可至少部分基於差。
本文中描述之方法1100及設備之一些情況可進一步包含用於以下之操作、特徵、電路系統、邏輯、構件或指令:撤銷啟動與第一數位線及與記憶體單元對之第一記憶體單元及第二記憶體單元耦合之一板線耦合之一第三電晶體以隔離板線與第一數位線;及撤銷啟動與第二數位線及板線耦合之一第四電晶體以隔離板線與第二數位線,其中將第二電壓施加至第一電晶體及第二電晶體可至少部分基於撤銷啟動第三電晶體及第四電晶體。
應注意,本文中描述之方法係可能實施方案,且操作及步驟可經重新配置或否則經修改且其他實施方案係可能的。此外,可組合來自兩個或更多個方法之部分。
描述另一設備。該設備可包含:一記憶體陣列,其包含包括一第一記憶體單元及一第二記憶體單元之一對記憶體單元,該對記憶體單元經組態以儲存一單一資訊位元;一第一數位線,其與該第一記憶體單元耦合;一第二數位線,其與該第二記憶體單元耦合;一板線,其與該對記憶體單元之該第一記憶體單元及該第二記憶體單元耦合;一控制器,其與該記憶體陣列耦合且經組態以導致該設備:選擇該對記憶體單元用於一讀取操作;至少部分基於選擇該對記憶體單元來將一第一電壓施加至該板線;至少部分基於將該第一電壓施加至該板線來將一第二電壓施加至一選擇線以耦合該第一數位線及該第二數位線與一感測放大器;及在施加該第二電壓之後,至少部分基於該第一數位線之一第三電壓與該第二數位線之一第四電壓之間的一差來感測由該對記憶體單元儲存之一邏輯狀態。
描述另一設備。該設備可包含:一記憶體陣列,其包含包括與一第一電晶體耦合之一第一記憶體單元及與一第二電晶體耦合之一第二記憶體單元的一對記憶體單元,該對記憶體單元經組態以儲存一單一資訊位元;一第一數位線,其與該第一電晶體耦合;一第二數位線,其與該第二電晶體耦合;一控制器,其與該記憶體陣列耦合且經組態以導致該設備:選擇該對記憶體單元用於一讀取操作;至少部分基於選擇該對記憶體單元來將一第一電壓施加至該第一數位線及該第二數位線;至少部分基於將該第一電壓施加至該第一數位線及該第二數位線來將一第二電壓施加至該第一電晶體及該第二電晶體,該第一電晶體經組態以回應於施加該第二電壓而耦合該第一記憶體單元與該第一數位線且該第二電晶體經組態以回應於施加該第二電壓而耦合該第二記憶體單元與該第二數位線;至少部分基於將該第二電壓施加至該第一電晶體及該第二電晶體來將一第三電壓施加至一選擇線以耦合該第一數位線及該第二數位線與一感測放大器;及至少部分基於該第一數位線之一第四電壓與該第二數位線之一第五電壓之間的一差來感測由該對記憶體單元儲存之一邏輯狀態。
本文中描述之資訊及信號可使用各種不同科技及技術之任何者來表示。舉例而言,可貫穿描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子或其等之任何組合表示。一些圖式可將信號繪示為一單一信號;然而,信號可表示信號之一匯流排,其中匯流排可具有各種位元寬度。
術語「電子通信」、「導電接觸」、「連接」及「耦合」可係指支援信號在組件之間流動之組件之間的一關係。若組件之間存在可隨時支援信號在組件之間流動之任何導電路徑,則組件被認為彼此電子通信(或導電接觸或連接或耦合)。在任何給定時間,基於包含經連接組件之裝置之操作,彼此電子通信(或導電接觸或連接或耦合)之組件之間的導電路徑可為一開路或一閉路。經連接組件之間的導電路徑可為組件之間的一直接導電路徑或經連接組件之間的導電路徑可為可包含中間組件(諸如開關、電晶體或其他組件)之一間接導電路徑。在一些實例中,可(舉例而言)使用諸如開關或電晶體之一或多個中間組件使經連接組件之間的信號流中斷一段時間。
術語「耦合」係指從其中信號目前無法經由一導電路徑在組件之間傳送之組件之間的一開路關係移動至其中信號可經由導電路徑在組件之間傳送之組件之間的一閉路關係的條件。當一組件(諸如一控制器)將其他組件耦合在一起時,組件引發允許信號經由先前不准許信號流動之一導電路徑在其他組件之間流動之一變化。
術語「隔離」係指其中信號目前無法在組件之間流動之組件之間的一關係。若組件之間存在一開路,則組件彼此隔離。舉例而言,由定位於組件之間的一開關分離之兩個組件在開關斷開時彼此隔離。當一控制器使兩個組件彼此隔離時,控制器引起防止信號使用先前准許信號流動之一導電路徑在組件之間流動之一變化。
本文中使用之術語「層」或「層級」係指一幾何結構(例如,相對於一基板)之一階層或片材。各層或層級可具有三個維度(例如高度、寬度及深度)且可覆蓋一表面之至少一部分。舉例而言,一層或層級可為其中兩個維度大於一第三維度之三維結構,例如一薄膜。層或層級可包含不同元件、組件及/或材料。在一些實例中,一個層或層級可由兩個或更多個子層或子層級構成。
如本文中使用,術語「電極」可係指一電導體,且在一些實例中,可用作至一記憶體單元或一記憶體陣列之其他組件之一電接點。一電極可包含在記憶體陣列之元件或組件之間提供一導電路徑之一跡線、導線、導電線、導電層或其類似者。
本文中論述之裝置(包含一記憶體陣列)可形成於一半導體基板(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等等)上。在一些實例中,基板係一半導體晶圓。在其他情況中,基板可為一絕緣體上矽(SOI)基板(諸如玻璃上矽(SOG)或藍寶石上矽(SOS))或另一基板上半導體材料磊晶層。基板或基板之子區之導電率可透過使用各種化學物種(包含(但不限於)磷、硼或砷)摻雜來控制。摻雜可在基板之初始形成或生長期間藉由離子植入或藉由任何其他摻雜手段來執行。
本文中論述之一切換組件或一電晶體可表示一場效電晶體(FET)且包括包含一源極、汲極及閘極之三端子裝置。端子可透過導電材料(例如金屬)連接至其他電子元件。源極及汲極可為導電的且可包括一重摻雜(例如簡併)半導體區。源極及汲極可由一輕摻雜半導體區或通道分離。若通道係n型(即,多數載子係電子),則FET可指稱一n型FET。若通道係p型(即,多數載子係電洞),則FET可指稱一p型FET。通道可由一絕緣閘極氧化物封蓋。通道導電率可藉由將一電壓施加至閘極來控制。舉例而言,將一正電壓或負電壓分別施加至一n型FET或一p型FET可導致通道變成導電的。當將大於或等於一電晶體之臨限電壓之一電壓施加至電晶體閘極時,可「接通」或「啟動」電晶體。當將小於電晶體之臨限電壓之一電壓施加至電晶體閘極時,可「切斷」或「撤銷啟動」電晶體。
本文中結合附圖陳述之[實施方式]描述實例性組態且不表示可實施或在發明申請專利範圍之範疇內之所有實例。本文中使用之術語「例示性」意謂「充當一實例、例項或說明」而非「較佳的」或「優於其他實例」。[實施方式]包含具體細節以提供所描述技術之理解。然而,可在沒有此等具體細節之情況下實踐此等技術。在一些例項中,以方塊圖形式展示熟知結構及裝置以免混淆所描述實例之概念。
在附圖中,類似組件或特徵可具有相同參考符號。此外,相同類型之各種組件可藉由使參考符號後接一短劃及區分類似組件之一第二符號來區分。若在說明中僅使用第一參考符號,則描述可適用於具有相同第一參考符號之類似組件之任一者,與第二參考符號無關。
本文中描述之功能可在硬體、由一處理器執行之軟體、韌體或其等之任何組合中實施。若在由一處理器執行之軟體中實施,則功能可作為一或多個指令或代碼儲存於一電腦可讀媒體上或經由一電腦可讀媒體傳輸。其他實例及實施方案係在本發明及隨附發明申請專利範圍之範疇內。舉例而言,歸因於軟體之性質,本文中描述之功能可使用由一處理器執行之軟體、硬體、韌體、硬接線或此等之任何者之組合來實施。實施功能之特徵亦可實體定位於各種位置處,包含經分佈使得在不同實體位置處實施功能之部分。
舉例而言,結合本文中之揭示內容描述之各種繪示區塊及模組可由經設計以執行本文中描述之功能之一通用處理器、一DSP、一ASIC、一FPGA或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其等之任何組合實施或執行。一通用處理器可為一微處理器,但在替代例中,處理器可為任何處理器、控制器、微控制器或狀態機。一處理器亦可實施為運算裝置之一組合(例如一DSP及一微處理器之一組合、多個微處理器、結合一DSP核心之一或多個微處理器或任何其他此組態)。
如本文中(包含在發明申請專利範圍中)使用,一項目列表(例如以諸如「…之至少一者」或「…之一或多者」之一片語開頭之一項目列表)中使用之「或」指示一包含性列表,使得(舉例而言) A、B或C之至少一者之一列表意謂A或B或C或AB或AC或BC或ABC (即,A及B及C)。再者,如本文中使用,片語「基於」不應被解釋為參考一組封閉條件。舉例而言,在不脫離本發明之範疇的情況下,描述為「基於條件A」之一例示性步驟可基於一條件A及一條件B兩者。換言之,如本文中使用,片語「基於」應以相同於片語「至少部分基於」之方式解釋。
電腦可讀媒體包含非暫時性電腦儲存媒體及通信媒體兩者,其等包含促進一電腦程式從一個位置轉移至另一位置之任何媒體。一非暫時性儲存媒體可為可由一通用或專用電腦存取之任何可用媒體。舉例而非限制而言,非暫時性電腦可讀媒體可包括RAM、ROM、電可擦除可程式化唯讀記憶體(EEPROM)、光碟(CD) ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存裝置或可用於以指令或資料結構之形式載送或儲存所要程式碼構件且可由一通用或專用電腦或一通用或專用處理器存取之任何其他非暫時性媒體。再者,任何連接被適當稱為一電腦可讀媒體。舉例而言,若軟體使用一同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線科技來從一網站、伺服器或其他遠端源傳輸,則同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線科技包含於媒體之定義中。如本文中使用,磁碟及光碟包含CD、雷射光碟、光碟、數位多功能光碟(DVD)、軟碟及藍光光碟,其中磁碟通常磁性重現資料,而光碟運用雷射來光學重現資料。此等之組合亦包含於電腦可讀媒體之範疇內。
提供本文中之描述來使熟習技術者能夠製作或使用本發明。熟習技術者將明白本發明之各種修改,且在不脫離本發明之範疇的情況下,本文中定義之一般原理可應用於其他變動。因此,本發明不限於本文中描述之實例及設計,而是應被給予與本文中揭示之原理及新穎特徵一致之最廣範疇。
100:系統
105:主機裝置
110:記憶體裝置
115:通道
120:外部記憶體控制器
125:處理器
130:基本輸入/輸出系統(BIOS)組件
135:匯流排
155:裝置記憶體控制器
160:記憶體晶粒
160-a:記憶體晶粒
160-b:記憶體晶粒
160-N:記憶體晶粒
165:本端記憶體控制器
165-a:本端記憶體控制器
165-b:本端記憶體控制器
165-N:本端記憶體控制器
170:記憶體陣列
170-a:記憶體陣列
170-b:記憶體陣列
170-N:記憶體陣列
186:命令及位址(CA)通道
188:時脈信號(CK)通道
190:資料(DQ)通道
192:其他通道
200:記憶體陣列
205:記憶體單元
205-a:第一記憶體單元
205-b:第二記憶體單元
210:字線
215:數位線
220:板線
225:全局數位線
225-a:全局數位線
225-b:全局數位線
230:分路線(SL)
235-a:第一電晶體
235-b:第二電晶體
240:行選擇線(CSL)
245-a:第一電晶體
245-b:第二電晶體
250:電路
255:感測組件
260:記憶體單元對
265:板選擇線(PSL)/電晶體對
270:電晶體對
275:板選擇線
300:記憶體陣列
305:記憶體單元
305-a:第一記憶體單元
305-b:第二記憶體單元
310:字線
315:數位線
315-a:數位線
315-b:數位線
320:板線
325:記憶體單元對
330:電容器
330-a:電容器
330-b:電容器
335:切換組件
335-a:切換組件
335-b:切換組件
355:感測組件
400:記憶體陣列
405:記憶體單元
405-a:第一記憶體單元
405-b:第二記憶體單元
410:字線
415:數位線
415-a:第一數位線
415-b:第二數位線
420:板線
425:記憶體單元對
430:邏輯儲存元件
435:切換組件
435-a:切換組件
435-b:切換組件
440:金屬導電線
500:時序圖
505:電壓軸
510:時間軸
515:第一時間
520:第二時間
525:第三持續時間
530:字線電壓
535:板線電壓
540-a:第一數位線電壓
540-b:第二數位線電壓
545:差
550:差
600:時序圖
605:電壓軸
610:時間軸
615:時間
620:第二持續時間
625:第三持續時間
630:字線電壓
635:板線電壓
640-a:第一數位線電壓
640-b:第二數位線電壓
650:差
700:時序圖
705:電壓軸
710:時間軸
715:第一持續時間
720:第二持續時間
725:第三持續時間
730:字線電壓
735:板線電壓
740-a:第一數位線電壓
740-b:第二數位線電壓
800:方塊圖
820:記憶體裝置
825:存取操作組件
830:電壓組件
835:邏輯狀態組件
840:回寫組件
900:方塊圖
920:記憶體裝置
925:存取管理器
930:電壓管理器
935:邏輯狀態管理器
940:回寫管理器
1000:方法
1005:操作
1010:操作
1015:操作
1020:操作
1100:方法
1105:操作
1110:操作
1115:操作
1120:操作
1125:操作
圖1繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一系統之一實例。
圖2繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一記憶體陣列之一實例。
圖3繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一記憶體陣列之一實例。
圖4繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一記憶體陣列之一實例。
圖5繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一時序圖之一實例。
圖6繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之時序圖之一實例。
圖7繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一時序圖之一實例。
圖8展示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一記憶體裝置之一方塊圖。
圖9展示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一記憶體裝置之一方塊圖。
圖10及圖11展示繪示根據本文中揭示之實例之支援用於差動記憶體單元之感測技術之一或若干方法的流程圖。
500:時序圖
505:電壓軸
510:時間軸
515:第一時間
520:第二時間
525:第三持續時間
530:字線電壓
535:板線電壓
540-a:第一數位線電壓
540-b:第二數位線電壓
545:差
550:差
Claims (25)
- 一種方法,其包括: 選擇包括與一第一數位線耦合之一第一記憶體單元及與一第二數位線耦合之一第二記憶體單元之一對記憶體單元用於一讀取操作,該對記憶體單元經組態以儲存一單一資訊位元; 將一第一電壓施加至與該對記憶體單元之該第一記憶體單元及該第二記憶體單元耦合之一板線; 至少部分基於將該第一電壓施加至該板線來將一第二電壓施加至一選擇線以將該第一數位線及該第二數位線與一感測放大器耦合;及 在施加該第二電壓之後,至少部分基於該第一數位線之一第三電壓與該第二數位線之一第四電壓之間的一差來感測由該對記憶體單元儲存之一邏輯狀態。
- 如請求項1之方法,其進一步包括: 至少部分基於感測由該對記憶體單元儲存之該邏輯狀態來對該對記憶體單元執行一回寫操作。
- 如請求項2之方法,其中執行該回寫操作進一步包括: 至少部分基於由該對記憶體單元儲存之該邏輯狀態來選擇將該對記憶體單元之該第一記憶體單元或該第二記憶體單元寫入至一第一邏輯狀態; 將該板線降低至一接地電壓;及 至少部分基於選擇該第一記憶體單元或該第二記憶體單元之哪一者來將一第五電壓施加至該第一數位線或該第二數位線。
- 如請求項1之方法,其進一步包括: 在感測由該對記憶體單元儲存之該邏輯狀態之後將該第一數位線降低至一接地電壓; 在感測由該對記憶體單元儲存之該邏輯狀態之後將該第二數位線降低至該接地電壓;及 在將該第一數位線及該第二數位線降低至該接地電壓之後將該板線降低至該接地電壓;及 在將該第一數位線及該板線降低至該接地電壓之後,至少部分基於由該對記憶體單元儲存之該邏輯狀態來將一第一邏輯狀態寫入至該第一記憶體單元。
- 如請求項4之方法,其中將該第一邏輯狀態寫入至該第一記憶體單元進一步包括: 至少部分基於將該板線降低至該接地電壓來將一第五電壓施加至該第一數位線。
- 如請求項5之方法,其進一步包括: 至少部分基於施加該第五電壓來將該第一數位線降低至該接地電壓;及 至少基於將該第一數位線降低至該接地電壓來撤銷選擇該對記憶體單元。
- 如請求項1之方法,其進一步包括: 將一第五電壓施加至與該對記憶體單元之該第一記憶體單元及該第二記憶體單元耦合之一字線,其中選擇該對記憶體單元係至少部分基於將該第五電壓施加至該字線;及 回應於關於該對記憶體單元之該第一記憶體單元或該第二記憶體單元發生一回寫操作而將該字線降低至一接地電壓。
- 如請求項1之方法,其中感測該邏輯狀態進一步包括: 使用該感測放大器來識別該第一數位線之該第三電壓與該第二數位線之該第四電壓之間的該差,其中該邏輯狀態係至少部分基於該差。
- 如請求項1之方法,其進一步包括: 至少部分基於將該第一數位線耦合至該感測放大器來將一第五電壓施加至與該第一數位線及該感測放大器耦合之一第一電容器以將該第一數位線從一第六電壓下拉至該第三電壓;及 至少部分基於將該第二數位線耦合至該感測放大器來將一第七電壓施加至與該第二數位線及該感測放大器耦合之一第二電容器以將該第二數位線從一第八電壓下拉至該第四電壓。
- 如請求項9之方法,其中感測由該對記憶體單元儲存之該邏輯狀態進一步包括: 至少部分基於施加該第五電壓及該第七電壓來啟動該感測放大器感測該邏輯狀態。
- 如請求項1之方法,其進一步包括: 撤銷啟動與該第一數位線及該板線耦合之一第一電晶體以隔離該板線與該第一數位線;及 撤銷啟動與該第二數位線及該板線耦合之一第二電晶體以隔離該板線與該第二數位線,其中將該第一電壓施加至該板線係至少部分基於撤銷啟動該第一電晶體及該第二電晶體。
- 一種方法,其包括: 選擇包括與一第一電晶體耦合之一第一記憶體單元及與一第二電晶體耦合之一第二記憶體單元之一對記憶體單元用於一讀取操作,該對記憶體單元經組態以儲存一單一資訊位元; 至少部分基於選擇該對記憶體單元來將一第一電壓施加至與該第一電晶體耦合之一第一數位線及與該第二電晶體耦合之一第二數位線; 至少部分基於將該第一電壓施加至該第一數位線及該第二數位線來將一第二電壓施加至該第一電晶體及該第二電晶體,該第一電晶體經組態以回應於施加該第二電壓而耦合該第一記憶體單元與該第一數位線且該第二電晶體經組態以回應於施加該第二電壓而耦合該第二記憶體單元與該第二數位線; 至少部分基於將該第二電壓施加至該第一電晶體及該第二電晶體來將一第三電壓施加至一選擇線以將該第一數位線及該第二數位線與一感測放大器耦合;及 在施加該第二電壓之後,至少部分基於該第一數位線之一第四電壓與該第二數位線之一第五電壓之間的一差來感測由該對記憶體單元儲存之一邏輯狀態。
- 如請求項12之方法,其進一步包括: 至少部分基於感測由該對記憶體單元儲存之該邏輯狀態來對該對記憶體單元執行一回寫操作。
- 如請求項13之方法,其中執行該回寫操作進一步包括: 至少部分基於由該對記憶體單元儲存之該邏輯狀態來選擇該對記憶體單元之該第一記憶體單元或該第二記憶體單元寫入一第一邏輯狀態; 至少部分基於選擇該第一記憶體單元或該第二記憶體單元來將一第六電壓施加至與該對記憶體單元之該第一記憶體單元及該第二記憶體單元耦合之一板線;及 至少部分基於選擇該第一記憶體單元或該第二記憶體單元之哪一者來將該第一數位線或該第二數位線降低至一接地電壓。
- 如請求項12之方法,其進一步包括: 在選擇該對記憶體單元之前將該第一電壓施加至該第一數位線及該第二數位線;及 在選擇該對記憶體單元之前維持該第一數位線及該第二數位線上之該第一電壓。
- 如請求項12之方法,其進一步包括: 在感測該邏輯狀態之後將該第一電壓施加至該第一數位線及該第二數位線;及 在將該第一電壓施加至該第一數位線之後,至少部分基於由該對記憶體單元儲存之該邏輯狀態來將一第一邏輯狀態寫入至該第一記憶體單元。
- 如請求項16之方法,其中將該第一邏輯狀態寫入至該第一記憶體單元進一步包括: 至少部分基於將該第一電壓施加至該第一數位線來將該第二數位線降低至一接地電壓;及 至少部分基於將該第二數位線降低至該接地電壓來將一第六電壓施加至與該對記憶體單元之該第一記憶體單元及該第二記憶體單元耦合之一板線。
- 如請求項17之方法,其進一步包括: 至少部分基於將該第六電壓施加至該板線來將該第一電壓施加至該第二數位線; 至少部分基於將該第一電壓施加至該第二數位線來將該板線降低至該接地電壓; 至少部分基於將該板線降低至該接地電壓來撤銷選擇該對記憶體單元;及 至少部分基於撤銷選擇該對記憶體單元來維持該第一數位線及該第二數位線之該第一電壓。
- 如請求項17之方法,其進一步包括: 至少部分基於將該第六電壓施加至該板線來將該第一數位線降低至該接地電壓; 至少部分基於將該第一數位線降低至該接地電壓來將該板線降低至該接地電壓; 至少部分基於將該板線降低至該接地電壓來撤銷選擇該對記憶體單元;及 至少部分基於撤銷選擇該對記憶體單元來維持該第一數位線及該第二數位線之該接地電壓。
- 如請求項12之方法,其進一步包括: 至少部分基於耦合該第一數位線與該第一記憶體單元來將一第六電壓施加至與該第一數位線及該感測放大器耦合之一第一電容器以將該第一數位線從一第七電壓上拉至該第四電壓;及 至少部分基於耦合該第二數位線與該第二記憶體單元來將一第八電壓施加至與該第二數位線及該感測放大器耦合之一第二電容器以將該第二數位線從一第九電壓上拉至該第五電壓。
- 如請求項12之方法,其進一步包括: 將一第六電壓施加至與該對記憶體單元之該第一記憶體單元及該第二記憶體單元耦合之一字線,其中選擇該對記憶體單元係至少部分基於將該第六電壓施加至該字線;及 回應於關於該對記憶體單元之該第一記憶體單元或該第二記憶體單元發生一回寫操作而將該字線降低至一接地電壓。
- 如請求項12之方法,其中感測該邏輯狀態進一步包括: 使用該感測放大器來識別該第一數位線之該第四電壓與該第二數位線之該第五電壓之間的該差,其中該邏輯狀態係至少部分基於該差。
- 如請求項12之方法,其進一步包括: 撤銷啟動與該第一數位線及與該對記憶體單元之該第一記憶體單元及該第二記憶體單元耦合之一板線耦合之一第三電晶體以隔離該板線與該第一數位線;及 撤銷啟動與該第二數位線及該板線耦合之一第四電晶體以隔離該板線與該第二數位線,其中將該第二電壓施加至該第一電晶體及該第二電晶體係至少部分基於撤銷啟動該第三電晶體及該第四電晶體。
- 一種設備,其包括: 一記憶體陣列,其包括包含一第一記憶體單元及一第二記憶體單元之一對記憶體單元,該對記憶體單元經組態以儲存一單一資訊位元; 一第一數位線,其與該第一記憶體單元耦合; 一第二數位線,其與該第二記憶體單元耦合; 一板線,其與該對記憶體單元之該第一記憶體單元及該第二記憶體單元耦合;及 一控制器,其與該記憶體陣列耦合且經組態以導致該設備: 選擇該對記憶體單元用於一讀取操作; 至少部分基於選擇該對記憶體單元來將一第一電壓施加至該板線; 至少部分基於將該第一電壓施加至該板線來將一第二電壓施加至一選擇線以將該第一數位線及該第二數位線與一感測放大器耦合;及 在施加該第二電壓之後,至少部分基於該第一數位線之一第三電壓與該第二數位線之一第四電壓之間的一差來感測由該對記憶體單元儲存之一邏輯狀態。
- 一種設備,其包括: 一記憶體陣列,其包括包含與一第一電晶體耦合之一第一記憶體單元及與一第二電晶體耦合之一第二記憶體單元的一對記憶體單元,該對記憶體單元經組態以儲存一單一資訊位元; 一第一數位線,其與該第一電晶體耦合; 一第二數位線,其與該第二電晶體耦合;及 一控制器,其與該記憶體陣列耦合且經組態以導致該設備: 選擇該對記憶體單元用於一讀取操作; 至少部分基於選擇該對記憶體單元來將一第一電壓施加至該第一數位線及該第二數位線; 至少部分基於將該第一電壓施加至該第一數位線及該第二數位線來將一第二電壓施加至該第一電晶體及該第二電晶體,該第一電晶體經組態以回應於施加該第二電壓而耦合該第一記憶體單元與該第一數位線且該第二電晶體經組態以回應於施加該第二電壓而耦合該第二記憶體單元與該第二數位線; 至少部分基於將該第二電壓施加至該第一電晶體及該第二電晶體來將一第三電壓施加至一選擇線以將該第一數位線及該第二數位線與一感測放大器耦合;及 至少部分基於該第一數位線之一第四電壓與該第二數位線之一第五電壓之間的一差來感測由該對記憶體單元儲存之一邏輯狀態。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/362,306 | 2021-06-29 | ||
US17/362,306 US11735249B2 (en) | 2021-06-29 | 2021-06-29 | Sensing techniques for differential memory cells |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202307836A true TW202307836A (zh) | 2023-02-16 |
Family
ID=84541184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111121936A TW202307836A (zh) | 2021-06-29 | 2022-06-14 | 用於差動記憶體單元之感測技術 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11735249B2 (zh) |
TW (1) | TW202307836A (zh) |
WO (1) | WO2023278948A1 (zh) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4424770B2 (ja) | 1998-12-25 | 2010-03-03 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP3591497B2 (ja) | 2001-08-16 | 2004-11-17 | ソニー株式会社 | 強誘電体型不揮発性半導体メモリ |
JP4074279B2 (ja) * | 2003-09-22 | 2008-04-09 | 株式会社東芝 | 半導体集積回路装置、デジタルカメラ、デジタルビデオカメラ、コンピュータシステム、携帯コンピュータシステム、論理可変lsi装置、icカード、ナビゲーションシステム、ロボット、画像表示装置、光ディスク記憶装置 |
KR100597629B1 (ko) * | 2003-12-22 | 2006-07-07 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그에 따른 구동방법 |
US7209384B1 (en) * | 2005-12-08 | 2007-04-24 | Juhan Kim | Planar capacitor memory cell and its applications |
JP2009104757A (ja) | 2007-10-02 | 2009-05-14 | Panasonic Corp | 半導体記憶装置 |
US7848131B2 (en) * | 2008-10-19 | 2010-12-07 | Juhan Kim | High speed ferroelectric random access memory |
JP5500051B2 (ja) * | 2010-11-22 | 2014-05-21 | 富士通セミコンダクター株式会社 | 強誘電体メモリ |
KR102508532B1 (ko) | 2016-05-02 | 2023-03-09 | 삼성전자주식회사 | 감지 증폭기 및 이를 포함하는 메모리 장치 |
JP6625942B2 (ja) | 2016-07-29 | 2019-12-25 | 株式会社東芝 | 半導体記憶装置 |
US10282108B2 (en) | 2016-08-31 | 2019-05-07 | Micron Technology, Inc. | Hybrid memory device using different types of capacitors |
-
2021
- 2021-06-29 US US17/362,306 patent/US11735249B2/en active Active
-
2022
- 2022-06-14 TW TW111121936A patent/TW202307836A/zh unknown
- 2022-06-17 WO PCT/US2022/073036 patent/WO2023278948A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
US20220415382A1 (en) | 2022-12-29 |
US11735249B2 (en) | 2023-08-22 |
WO2023278948A1 (en) | 2023-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11900980B2 (en) | Techniques to mitigate asymmetric long delay stress | |
US20220172765A1 (en) | Memory array with multiplexed select lines | |
US20230352080A1 (en) | Sense amplifier with digit line multiplexing | |
US11798608B2 (en) | Techniques to perform a sense operation | |
TW202341133A (zh) | 用於差動記憶體單元之設備 | |
US11735249B2 (en) | Sensing techniques for differential memory cells | |
US11600312B1 (en) | Activate commands for memory preparation | |
US11756602B2 (en) | Sensing component with a common node | |
US11849591B2 (en) | Power gating in a memory device | |
US20230368833A1 (en) | Power-efficient access line operation for memory | |
US11501818B1 (en) | Self refresh of memory cell | |
US20220406356A1 (en) | Cell data bulk reset | |
TW202307844A (zh) | 用於以極性為基礎之記憶體單元之程式化技術 | |
CN115917650A (zh) | 用于存储器装置的错误控制 | |
CN114649010A (zh) | 用于存储器器件的具有可控下拉能力的放大器 |