CN117836855A - 具有数字线多路复用的感测放大器 - Google Patents

具有数字线多路复用的感测放大器 Download PDF

Info

Publication number
CN117836855A
CN117836855A CN202280056537.2A CN202280056537A CN117836855A CN 117836855 A CN117836855 A CN 117836855A CN 202280056537 A CN202280056537 A CN 202280056537A CN 117836855 A CN117836855 A CN 117836855A
Authority
CN
China
Prior art keywords
digit line
voltage
input
sense amplifier
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280056537.2A
Other languages
English (en)
Inventor
E·卡曼
D·维梅尔卡蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117836855A publication Critical patent/CN117836855A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Databases & Information Systems (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

描述用于具有数字线多路复用的感测放大器的方法、系统及装置。一种方法包含基于与存储器单元相关联的读取操作而将感测组件的放大器级的输入及输出预充电到第一电压。所述方法包含基于将所述放大器级的所述输出预充电到所述第一电压而将所述感测组件的锁存器级的第一侧及第二侧预充电到所述第一电压，所述锁存器级与所述放大器级耦合。所述方法还可包含将来自与所述存储器单元相关联的数字线的第二电压耦合到所述放大器级的所述输入，所述放大器级基于将所述第二电压耦合到所述输入而在所述输出上产生第三电压，且所述锁存器级基于所述第三电压而锁存与所述存储器单元相关联的逻辑值。

Description

具有数字线多路复用的感测放大器
交叉参考
本专利申请案主张由卡曼(Carman)等人在2021年7月7日申请的标题为“具有数字线多路复用的感测放大器(SENSE AMPLIFIER WITH DIGIT LINE MULTIPLEXING)”的第17/369,873号美国专利申请案的优先权，所述申请案被指派给其受让人且所述申请案以引用的方式明确并入本文中。
技术领域
下文大体上涉及用于存储器的一或多个系统，且更具体来说，涉及具有数字线多路复用的感测放大器。
背景技术
存储器装置广泛用于在各种电子装置(例如计算机、用户装置、无线通信装置、照相机、数字显示器及类似者)中存储信息。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可被编程为两个支持的状态中的一者，通常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可支持两个以上状态，可存储其中的任一者。为了存取存储信息，装置的组件可读取或感测存储器装置中的至少一种存储状态。为了存储信息，装置的组件可在存储器装置中写入或编程状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如FeRAM)即使不存在外部电源也可长时间维持其存储的逻辑状态。易失性存储器装置(例如DRAM)会在与外部电源断开时丢失其存储状态。FeRAM可能够实现类似于易失性存储器的密度，但可由于使用铁电电容器作为存储装置而具有非易失性性质。
附图说明
图1展示说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的系统的实例。
图2说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的存储器裸片的实例。
图3说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的存储器裸片的实例。
图4说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的时序图的实例。
图5说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的存储器裸片的实例。
图6说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的时序图的实例。
图7A及7B说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的感测架构的实例。
图8说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的感测架构的实例。
图9说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的时序图的实例。
图10展示根据如本文公开的实例的支持具有数字线多路复用的感测放大器的存储器装置的框图。
图11展示根据如本文公开的实例的支持具有数字线多路复用的感测放大器的存储器装置的框图。
图12及13展示说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的方法的流程图。
具体实施方式
存储器装置可包含用以存储数据的存储器阵列。存储器装置可为或可包含存储器裸片。在一些实例中，存储器装置可从主机装置接收存取命令(例如，读取、写入、刷新命令)。在此类实例中，存储器装置可利用感测组件(例如，感测放大器)。例如，感测组件可用于读取存储器阵列中的存储器单元的逻辑状态。在一些实例中，感测组件可利用存储器裸片中的大量面积。当存储器装置包含存储器阵列中的多个子阵列(例如，片块、子片块)且每一子阵列包含感测组件时，这可能特别普遍。
本文描述用于经改进的感测技术及感测架构的系统、技术及装置，所述经改进的感测技术及感测架构可减少由存储器装置中的感测放大器及感测组件所利用的面积量。例如，存储器装置可在启用感测组件之前均衡跨越感测组件的放大器级的电压与跨越感测组件的锁存器级的电压。在此类实例中，均衡可提供增强读取余量。
在其它实例中，存储器装置可利用包括单个晶体管放大器的子阵列(例如，片块、子片块)来读取本地数字线—例如，与存储器单元直接耦合的数字线)上的存储器单元。在此类实例中，单个晶体管可将从存储器单元接收的电荷放大到全局数字线(例如，与第二感测放大器直接耦合的数字线)上，其中第二感测放大器可能够锁存从全局数字线接收的逻辑状态。这可增加读取余量且减少感测由放大器使用的面积量，从而可允许利用更大存储器阵列。
额外地或替代地，存储器装置可在开关电容器感测放大器架构中使用第二数字线(例如，除与存储器单元耦合的第一数字线之外的数字线)。在此类实例中，与存储器单元耦合的第一数字线可将电荷从存储器单元传送到感测放大器的输入节点且接着可将来自第二数字线的参考电荷传送到输入节点。第二数字线可为来自未使用的存储器阵列(例如，非目标相邻存储器阵列)的数字线，或者第二数字线可为虚拟数字线。在任一实例中，可使用第二数字线的本征电容来代替开关电容器感测放大器架构的离散电容器。
首先在如参考图1及2描述的系统及裸片的上下文中描述本公开的特征。在如参考图3到9所描述的存储器裸片、时序图、子阵列及感测架构的上下文中描述本公开的特征。通过如参考图10到13所描述的与具有数字线多路复用的感测放大器相关的设备图及流程图来进一步说明且参考所述设备图及流程图来描述本公开的这些及其它特征。
图1展示说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个通道115。系统100可包含一或多个存储器装置110，但可在单个存储器装置(例如，存储器装置110)的上下文中描述一或多个存储器装置110的方面。
系统100可包含电子装置的部分，所述电子装置例如计算装置、移动计算装置、无线装置、图形处理装置、交通工具或其它系统。例如，系统100可说明计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、因特网连接装置、交通工具控制器或类似者的方面。存储器装置110可为系统的可操作以存储用于系统100的一或多个其它组件的数据的组件。
系统100的至少部分可为主机装置105的实例。主机装置105可为在使用存储器来执行过程的装置内的处理器或其它电路系统的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、因特网连接装置、交通工具控制器、芯片上系统(SoC)或某种其它固定或便携式电子装置等其它实例内。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可被称为主机或主机装置105。
存储器装置110可为独立装置或组件，其可操作以提供可由系统100使用或引用的物理存储器地址/空间。在一些实例中，存储器装置110可经配置以与一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下中的一或多者：用以调制信号的调制方案、用于传达信号的各种引脚配置、用于主机装置105及存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令及同步、时序约定或其它因素。
存储器装置110可操作以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的辅助类型或从属类型装置(例如，响应于且执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或其它组件(例如一或多个外围组件或一或多个输入/输出控制器)中的一或多者。主机装置105的组件可使用总线135彼此耦合。
处理器125可操作以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或SoC的实例以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或可为处理器125的一部分。
BIOS组件130可为包含作为固件操作的BIOS的软件组件，其可初始化并运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储在只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。
存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160(例如，存储器芯片)，以支持用于数据存储的期望容量或指定容量。每一存储器裸片160(例如，存储器裸片160a、存储器裸片160b、存储器裸片160N)可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个片块、一或多个区段)，其中每一存储器单元可操作以存储至少一个数据位。包含两个或更多个存储器裸片160的存储器装置110可被称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。
装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作的硬件、固件或指令，且可操作以接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可操作与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文所描述的存储器装置110的操作。
在一些实例中，存储器装置110可从主机装置105接收数据或命令或两者。举例来说，存储器装置110可接收指示存储器装置110将存储针对主机装置105的数据的写入命令，或指示存储器装置110将存储在存储器裸片160中的数据提供到主机装置105的读取命令。
本地存储器控制器165(例如，在存储器裸片160本地)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或传输数据或命令或两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文所描述的各种功能。因而，本地存储器控制器165可操作以与装置存储器控制器155，与其它本地存储器控制器165，或直接与外部存储器控制器120，或处理器125或其组合进行通信。可包含在装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于接收信号的接收器(例如，从外部存储器控制器120接收)、用于传输信号的传输器(例如，传输到外部存储器控制器120)、用于解码或解调制接收信号的解码器、用于编码或调制待被传输的信号的编码器，或可操作用于支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。
外部存储器控制器120可操作以使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间进行信息、数据或命令中的一或多者的通信。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件，或本文所描述的其功能可由处理器125实施。例如，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120被描述为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文所描述的其功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)来实施，反之亦然。
主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主机装置105与存储器装置之间携载信息的传输媒体的实例。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如导体)。信号路径可为可操作以携载信号的导电路径的实例。举例来说，通道115可包含第一端子，其包含在主机装置105处的一或多个引脚或垫以及在存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例，并且引脚可操作以充当通道的部分。
通道115(及相关联信号路径及端子)可专用于传达一或多种类型的信息。举例来说，通道115可包含一或多个命令及地址(CA)通道186、一或多个时钟信号(CK)通道188、一或多个数据(DQ)通道190、一或多个其它通道192或其组合。在一些实例中，可使用单数据速率(SDR)信令或双数据速率(DDR)信令通过通道115来传达信令。在SDR信令中，可针对每一时钟周期(例如，在时钟信号的上升或下降沿上)寄存信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对每一时钟周期(例如，在时钟信号的上升沿及下降沿两者)寄存信号的两个调制符号(例如，信号电平)。
在一些实例中，存储器装置110可在启用感测放大器进行存取操作之前对感测放大器的输入级及输出级以及锁存器的第一侧及第二侧中的至少一者预充电以均衡跨越节点中的每一者的电压。在此类实例中，存储器装置110可增强读取余量。
存储器装置110还可包含每一存储器阵列170中的多个子阵列。在此类实例中，每一子阵列可包含单个晶体管放大器，其从本地数字线读取与存储器单元相关联的电荷且将所述电荷输出到与第二感测放大器耦合的全局数字线。这可增强读取余量且减少由感测放大器使用的面积量。
存储器装置110还可使用开关电容器感测放大器架构，其具有与存储器单元耦合的第一数字线及作为虚拟数字线或来自存储器阵列170的未选择部分的数字线的第二数字线。与存储器单元相关联的电荷可经由第一数字线传送到感测放大器的输入节点且第二电荷(例如，来自第二数字线上的参考电压)可从第二数字线传送到输入节点。在此类开关电容器感测放大器架构中，存储器装置110可将第一数字线及第二数字线的本征电容而不是离散电容器用于开关电容器感测放大器架构。
图2说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其各自可经编程以存储不同逻辑状态(例如，经编程为一组两个或更多个可能状态中的一者)。例如，存储器单元205可操作以一次存储一位信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多电平存储器单元)可操作以一次存储多于一个位的信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1描述的存储器阵列170。
存储器单元205可将代表可编程状态的状态(例如，极化状态或电介质电荷)存储在电容器中。在FeRAM架构中，存储器单元205可包含电容器240，其包含用以存储代表可编程状态的电荷及/或极化的铁电材料。存储器单元205可包含逻辑存储组件，例如电容器240及开关组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与开关组件245耦合，且电容器240的第二节点可与板线220耦合。开关组件245可为晶体管或任何其它类型的开关装置的实例，其选择性建立或取消建立两个组件之间的电子连通。存储器单元205可为DRAM存储器单元或其它存储器单元的实例。
存储器裸片200可包含以例如网格状图案的图案布置的存取线(例如，字线210、数字线215及板线220)。存取线可为与存储器单元205耦合的导电线，且可用于对存储器单元205执行存取操作。在一些实例中，字线210可被称为行线。在一些实例中，数字线215可被称为列线或位线。在不失去理解或操作的情况下，对存取线、行线、列线、字线、数字线、位线或板线或其类似项的引用可互换。存储器单元205可定位于字线210、数字线215及/或板线220的相交处。
例如读取及写入的操作可通过激活或选择例如字线210、数字线215及/或板线220的存取线来对存储器单元205执行。通过偏置字线210、数字线215及板线220(例如，向字线210、数字线215及板线220施加电压)，单个存储器单元205可在其相交处被存取。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。
存取存储器单元205可通过行解码器225、列解码器230及板驱动器235来控制。例如，行解码器225可从本地存储器控制器265接收行地址且基于所接收行地址激活字线210。列解码器230从本地存储器控制器265接收列地址且基于所接收列地址激活数字线215。板驱动器235可从本地存储器控制器265接收板地址且基于所接收板地址激活板线220。
选择或取消选择存储器单元205可通过激活或取消激活开关组件245来实现。电容器240可使用开关组件245与数字线215电子连通。例如，当取消激活开关组件245时，电容器240可与数字线215隔离，且当激活开关组件245时，电容器240可与数字线215耦合。
字线210可为与存储器单元205电子连通的导电线，其可用于对存储器单元205执行存取操作。在一些架构中，字线210可与存储器单元205的开关组件245的栅极电子连通，并且可操作以控制存储器单元的开关组件245。在一些架构中，字线210可与存储器单元205的电容器的节点电子连通，且存储器单元205可不包含开关组件。
数字线215可为连接存储器单元205与感测组件250的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，存储器单元205的字线210及开关组件245可操作以选择性地耦合及/或隔离存储器单元205的电容器240与数字线215。在一些架构中，存储器单元205可与数字线215电子连通(例如，持续)。
板线220可为与存储器单元205电子连通的导电线，其可用于对存储器单元205执行存取操作。板线220可与电容器240的节点(例如单元底部)电子连通。在存储器单元205的存取操作期间，板线220可与数字线215协作以偏置电容器240。
感测组件250可确定存储在存储器单元205的电容器240上的状态(例如，极化状态或电荷)，并基于所检测状态确定存储器单元205的逻辑状态。感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出。感测组件250可将跨越数字线215从存储器单元205接收的信号与参考255(例如，参考电压)进行比较。存储器单元205的所检测逻辑状态可被提供为感测组件250的输出(例如，被提供到输入/输出260)，并且可向包含存储器裸片200的存储器装置110的另一组件指示所检测逻辑状态。
本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235及感测组件250)控制存储器单元205的操作。本地存储器控制器265可为参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器225、列解码器230、板驱动器235及感测组件250中的一或多者可与本地存储器控制器265共同定位。本地存储器控制器265可操作以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者，将命令或数据(或两者)转译为可由存储器裸片200使用的信息，在存储器裸片200上执行一或多个操作，并且基于执行一或多个操作将数据从存储器裸片200传达到主机装置105。本地存储器控制器265可产生行信号及列地址信号以激活目标字线210、目标数字线215及目标板线220。本地存储器控制器265还可产生及控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的所施加电压或电流的振幅、形状或持续时间可变化或针对在操作存储器裸片200时论述的各种操作是不同的。
本地存储器控制器265可操作以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作以及其它操作。在一些实例中，存取操作可由本地存储器控制器265响应于各种存取命令(例如，来自主机装置105)执行或以其它方式由其协调。本地存储器控制器265可操作以执行此处未列出的其它存取操作，或与存储器裸片200的操作相关的与存取存储器单元205不直接相关的其它操作。
本地存储器控制器265可操作以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储期望逻辑状态。本地存储器控制器265可识别对其执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215及目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215及目标板线220(例如，将电压施加到字线210、数字线215或板线220)以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将特定信号(例如，写入脉冲)施加到数字线215以将特定状态(例如，电荷)存储在存储器单元205的电容器240中。作为写入操作的部分使用的脉冲可在一持续时间包含一或多个电压电平。
本地存储器控制器265可操作以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储在存储器裸片200的存储器单元205中的逻辑状态。本地存储器控制器265可识别将对其执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215及目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215及目标板线220(例如，将电压施加到字线210、数字线215或板线220)以存取目标存储器单元205。目标存储单元205可响应于偏置存取线而将信号转移到感测组件250。感测组件250可放大信号。本地存储器控制器265可激活感测组件250(例如，锁存感测组件)，且因此将从存储器单元205接收的信号与参考255进行比较。基于所述比较，感测组件250可确定存储在存储单元205上的逻辑状态。
在一些实例中，本地控制器265可在启用感测组件250进行读取操作之前将感测组件250中的感测放大器的输入级及输出级预充电到与感测组件250的锁存器级的第一侧及第二侧中的至少一者相同的电压。在此类实例中，可增强感测组件250读取余量。
在其它实例中，在存储器裸片200中说明的存储器单元205可与存储器裸片200中的多个子阵列中的子阵列相关联。在此类实例中，感测组件250可为从本地数字线215接收与存储器单元205相关联的电荷的单个晶体管放大器。感测组件250可放大电荷且将其输出到全局数字线(未说明)。全局数字线可与经配置以锁存与来自存储器单元205的电荷相关联的逻辑值的第二感测组件耦合。针对每一子阵列利用单个晶体管放大器且针对多个子阵列利用第二感测组件可减小由感测组件250使用的大小量。
在其它情况下，存储器裸片200可使用开关电容器感测放大器架构，其具有与存储器单元205耦合的第一数字线215及作为虚拟数字线或来自与参考255耦合的存储器阵列170的未选择部分的数字线的第二数字线215(未说明)。与存储器单元205相关联的电荷可经由第一数字线215传送到感测组件250且参考255可从第二数字线215传送到输入节点。在此类开关电容器感测放大器架构中，存储器裸片200可将第一数字线215及第二数字线215的本征电容而不是离散电容器用于开关电容器感测放大器架构。
图3说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的存储器裸片300的实例。存储器裸片300可为如参考图2描述的存储器裸片200的实例。存储器裸片300包含如参考图1及2描述的组件的实例。例如，存储器裸片300可包含存储器阵列305、数字线315、参考电压源323以及感测放大器335(例如，放大器级)及锁存器385(例如，锁存器级)，其可统称为感测组件。这些组件可为如参考图2描述的存储器阵列170、数字线215、参考255及感测组件250的实例。存储器裸片300可包含写入电路397。
在一些实例中，存储器阵列305可包括经配置以存储数据的一或多个存储器单元。在一些实例中，可选择一或多个存储器单元用于存取操作(例如，读取操作)。在此实例中，与存储器单元相关联的电荷或电压可被传送到数字线315。数字线315可经配置以基于开关310为活动的且开关320耦合到感测放大器335路径来与感测放大器输入330耦合。在一些实例中，开关310可为数字线选择开关或分流器的实例。也就是说，开关310可将与存储器阵列305耦合的所选择数字线315耦合到感测放大器335或锁存器385。在一些实例中，开关320的输入可直接与数字线315耦合—例如当感测放大器335是差分放大器时。在其它实例中，电容器可耦合在数字线315与开关320的输入之间—例如当感测放大器335是单个晶体管放大器时。
参考电压源323可经配置以在存取操作期间—例如在读取操作期间向感测放大器335供应参考电压。在一些实例中，参考电压源323可包含开关(未说明)，所述开关将感测放大器输入330与用于可执行的各种存取操作(例如，或在期间)的参考电压或接地电压耦合。
感测放大器335经配置以将从数字线315接收的电荷放大到锁存器385。在一些实例中，感测放大器335可为单个晶体管放大器。在此类实例中，感测放大器335可为自参考的。也就是说，感测放大器335可在对应于单个晶体管的固有感测电压(例如，电压阈值)的偏置点处操作。例如，感测放大器335可从数字线315接收电荷且接着从参考电压源323接收电荷以产生指示与数字线315耦合的存储器单元的逻辑状态。在其它实例中，感测放大器335可为差分放大器。在此类实例中，感测放大器335可与第一输入330耦合且经由第二输入(未说明)与参考电压耦合，且可基于第二输入与第一输入330之间的差来产生指示存储器单元的逻辑状态的电压。
锁存器385可经配置以基于从感测放大器335接收输出345来存储与存储器单元相关联的逻辑状态。锁存器385可与写入电路397耦合。在一些实例中，写入电路397可基于接收写入位信号395来执行写入操作或者将来自锁存器385的逻辑值电平移位到用于写入存储器单元的电压。写入电路397可经配置以接收翻转位信号390。
在一些实例中，在执行存取操作之前，存储器阵列305可将感测放大器335的输入330及输出345预充电到与锁存器385的第一侧350相同的电压—例如，跨越感测放大器335的输入330及输出345以及锁存器385的第一侧350均衡。在此类实例中，开关327可经配置以去激活以将输入330与参考电压324(例如，接地电压)解耦。存储器裸片300可激活开关340及360以跨越感测放大器335及锁存器385的第一侧350均衡。也就是说，开关340可将输入330与感测放大器335的输出345耦合且开关360可将感测放大器335的输出345与锁存器385的第一侧350耦合。在一些实例中，开关380可被去激活且致使节点355处于浮动状态。另外，开关310、365及370可在对感测放大器335及锁存器385预充电时被去激活，且致使锁存器385的交叉耦合反相器被去激活。将感测放大器335的输入330及输出345以及锁存器385的第一侧350预充电到相同电压可增强读取余量。
在预充电操作之后，可去激活开关340及360以将感测放大器335的输入330及输出345与锁存器385的第一侧350隔离且使其彼此隔离。存储器裸片300还可去激活将感测放大器335耦合到预充电电压的开关。然后，存储器裸片300可激活开关310及开关320以将数字线315与感测放大器335的输入330耦合—例如，在一些情况下，开关320可将数字线315与输入330直接耦合。在此类实例中，数字线315的电压可与感测放大器的输入330耦合。如果感测放大器335是差分放大器，那么存储器裸片300接着可将参考电压耦合到感测放大器335的第二输入(未展示)且感测放大器335可根据输入之间的差在输出345处产生电压。如果感测放大器335是单个晶体管放大器，那么电容器331可耦合在数字线315与输入330之间。在此类实例中，输入330可被预充电到单个晶体管的阈值电压。电容器331的第一侧可与输入330耦合，电容器331的第二侧可使用开关322在参考节点(例如，接地电压325)与数字线315之间切换。当开关322最初将电容器的第二侧耦合到参考电压且切换到数字线315时，数字线315上的电压经由电容器331耦合到输入330。在此类实例中，存储器裸片300接着可将参考电压从参考电压源323耦合到电容器的第一侧，从而引起电容器的第一侧处的第一电压的改变，且第一电压与参考电压(例如，第二电压)之间的差耦合到感测放大器335的输入330。感测放大器335可基于耦合到输入330的数字线315的电压且接收第一电压与第二电压之间的差而在输出345处产生电压。例如，如果数字线315的电压大于第一电压与第二电压之间的差，那么感测放大器335可在输出345处产生第三电压，且如果数字线315的电压小于第一电压与第二电压之间的差，那么感测放大器335可输出第四电压。然后，存储器裸片可激活开关365及370，所述开关可基于接收第三电压或第四电压来锁存与存储器单元相关联的逻辑状态。例如，激活开关370可耦合用于锁存器的供应电压375。在锁存器385锁存逻辑状态之后，可去激活开关360且可激活开关380以将第二侧355与输入330耦合—输入330可将锁存器385的电压反馈到数字线315。
图4说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的时序图400的实例。时序图400包含电压轴405及时间轴410且可表示读取操作的至少一部分。随时间变化的各种组件的电压也表示在时序图400上。例如，时序图包含字线电压460、板线电压455、所选择数字线电压450、输入电压465、差分输出电压470及锁存器输出电压475。电压415可为如参考图3描述的感测放大器的第二输入处的参考电压。电压420可为耦合到感测放大器335的电压(例如，供应电压)。
通过实例的方式，字线电压460可表示与存储器单元耦合的字线(例如，如参考图2描述的字线210)处的电压，板线电压455可表示板线(例如，如参考图2描述的板线220)处的压力，且数字线电压450可表示数字线(例如，如参考图3描述的数字线315)处的电压。输入电压465可表示感测放大器的输入级(例如，如参考图3描述的输入330)处的电压，且差分输出电压470可表示感测放大器的输出级(例如，输出345)处的压力。锁存器输出电压475可表示锁存器(例如，如参考图3描述的锁存器385)处的输出电压。时序图400还可说明预充电信号480、隔离信号485及感测放大器激发信号490。时序图400可源自操作如参考图3描述的存储器裸片300，且下文论述是在图3中所描绘的组件的上下文中。
在425处，板线电压455可被驱动到与存储器单元耦合的板线。在一些实例中，板线电压455的增加可致使未选择数字线电压以相同速率增加—例如，未选择数字式线电压可与板线电压455相同。所选择数字线电压450也可突增。
在430时，预充信号480可变高。在一些实例中，预充电信号480变高可将感测放大器的输入及输出与锁存器的第一侧耦合且将其预充电到相同电压。所选择数字线电压450也可降低且在430与435之间预充电到接地。
在435处，字线电压460可被驱动到与存储器单元耦合的字线以激活存储器单元。在一些实例中，增加字线电压460可致使存储器单元将电荷传送到所选择数字线—例如，所选择数字线电压450可基于字线电压460激活存储器单元而增加。与所选择数字线共享电荷的存储器单元也可致使感测放大器的输入电压465增加。
在440处，存储器裸片200可从在耦合到感测放大器输入的所选择数字线上产生信号过渡到将参考电荷施加到感测放大输入，且接着在感测放大器输入处感测所得信号。在此类实例中，存储器裸片200可将参考电荷耦合到感测放大器的第二输入且调整在感测放大器处从所选择数字线接收的信号—例如，第二输入可被供应有电容耦合的参考电压且与第一输入隔离。将参考电压耦合到第二输入可允许检测到感测放大器的针对第一逻辑状态及第二逻辑状态的在预充电输入电平之上及之下的感测放大器输入—例如，可移位输入电压465-a及465-b之间的电压差以及所选择数字线电压450-a与450-b之间的电压差以优化感测放大器的增益。在一些实例中，基于激活不同状态，差分输出电压470可改变—例如，基于将第一输入上的电压与第二输入上的电压(例如，参考电压)进行比较。
在445处，隔离信号485变低且差分输出电压470与锁存器隔离。在一些实例中，开关370及365可为活动的且向锁存器供应电压。在此类实例中，锁存器与感测放大器的输出耦合，直到差分电压470被锁存。在此类实例中，隔离信号485变低以将感测放大器输出与锁存器隔离。因此，如果第一逻辑状态由存储器单元存储，那么锁存器输出电压475可增加(例如，锁存器输出475-a可增加)，或者如果第二逻辑状态由存储器单元存储，那么锁存器输出电压475可减少(例如，锁存器输出475-b可减少)。在445之后，感测放大器激发信号490可变高且可从感测组件读出数据—由存储器装置的不同组件读取以执行ECC操作或向I/O引脚传输数据。
图5说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的存储器裸片500的实例。存储器裸片500可为如参考图2及3描述的存储器裸片300的实例。存储器裸片500包含如参考图2及3描述的组件的实例。例如，存储器裸片500可包含存储器单元505、第一数字线525、第二数字线575、参考电压570、感测放大器545(例如，放大器级)及锁存器595(例如，锁存器级)，其可为如参考图2及3描述的存储器单元205、数字线215、参考255、感测放大器335及锁存器385的实例。存储器裸片500还可包含开关510、555、572、晶体管535及585以及电流镜565。
存储器单元505可与第一数字线525耦合且经配置以存储逻辑状态—例如，指示逻辑状态的电荷或电压。在一些实例中，存储器单元505也可与开关510耦合。开关510可经配置以基于是否执行存取操作来将存储器单元(例如，存储器单元的板线侧)耦合到电压源515或接地电压520。在一些实例中，第一数字线525也可具有本征电容530—例如，电容器530可不是物理组件，而是第一数字线525的本征电容的符号表示。在一些实例中，利用第一数字线525的本征电容可在存储器裸片500中节约面积，这是由于没有添加额外物理组件。
第一数字线525可经配置以将电荷从存储器单元505传送到感测放大器545的栅极550。在一些实例中，第一数字线525可与晶体管535耦合。晶体管535可基于信号540以及是否正在执行存取操作来将第一数字线525与感测放大器545隔离或将第一数字线525与感测放大器545耦合—例如，晶体管535可基于接收到信号540而将第一数字线525与感测放大器545耦合。
第二数字线575可与开关572及晶体管585耦合。在一些实例中，开关572可基于是否正在执行存取操作来将数字线575与参考电压570耦合。在一些实例中，第二数字线575可具有本征电容580—例如，电容器580可不是物理组件，而是第二数字线575的本征电容的符号表示。在一些实例中，利用第二数字线575的本征电容可在存储器裸片500中节约面积，这是由于没有添加额外物理组件，因此。在一些实例中，第二数字线575可为虚拟位线。在其它实例中，第二数字线575可为来自不与存取操作相关联的存储器裸片500的一部分的未选择数字线575(例如，非目标数字线)或邻近(例如，相邻)数字线575。在任一实例中，晶体管585可基于信号590以及是否正在执行存取操作而将第二数字线575(及参考电压570)耦合到感测放大器545。
感测放大器545可经配置以放大从第一数字线525及第二数字线575接收的电荷且产生输出560—例如，在晶体管的漏极560处。在一些实例中，感测放大器545可为单个晶体管感测放大器545的实例。在一些实例中，感测放大器545可在发生存取操作之前在栅极550处预充电。在此类实例中，开关555可将栅极550及漏极560与电流镜565耦合以将栅极550及漏极560预充电到第一电压。在一些情况下，第一电压可为感测放大器545的(例如，感测放大器545的单个晶体管增益级的)阈值电压。电流镜565还可均衡栅极550、漏极或输出560的电压与锁存器595处—例如，锁存器595的第一侧560及第二侧597处的电压。
锁存器595可经配置以锁存与从感测放大器545接收的电压相关联的逻辑状态。在一些实例中，感测放大器545可与全局数字线而不是锁存器595耦合，如参考图7A及7B描述。
参考图6中所说明的时序图600，描述存储器裸片500处的存取操作。时序图400包含电压轴605及时间轴610，且可表示图5中所展示的存储器裸片500的读取操作的至少一部分。存储器裸片可通过激活开关555将感测放大器545的栅极550预充电到第一电压(例如，在625处预充电到电压615)。激活开关555可将栅极550耦合到电流镜565以便将栅极550预充电到第一电压。在此类实例中，电压670还可表示感测放大器的输出560及锁存器的第一及第二侧处的电压—例如，感测放大器的输入及输出处的电压可与锁存器的第一侧及第二侧中的至少一者均衡，如参考图4描述。
在预充电感测放大器545之后且在635之前，存储器裸片500可将感测放大器545的栅极550与电流镜565隔离。在此类实例中，开关555可被去激活且栅极550可与电流镜565隔离。
在635处，开关510可被激活且将存储器单元505的板与电压源515耦合—例如，开关510可被激活以从向存储器单元505供应接地电压520切换到从电压源515供应电压。在此类实例中，板线电压655可基于存储器单元505被施加有来自电压源515的电压而增加。另外，第一数字线电压650可基于与存储器单元505耦合而增加。在一些实例中，存储器裸片可在开关510被激活之后将第一数字线525线预充电到接地。
在640处，字线(未说明)可被激活且将存储器单元505与第一数字线525耦合—例如，字线电压660可被施加到字线以选择存储器单元505。在此类实例中，存储器单元505可与第一数字线525共享与存储器单元505的逻辑状态相关联的电荷或电压—例如，基于存储器单元505的逻辑状态的第一数字线电压650-a或650-b。
在一些实例中，在施加字线电压660时，开关572可被激活且参考电压570可被施加到第二数字线575。在一些实例中，可在施加字线电压660之后激活开关572。在一些实例中，施加及将第二数字线575预充电到参考电压570是基于第二数字线575的本征电容。
在将存储器单元505与第一数字线525耦合之后，存储器裸片500可基于信号540来激活晶体管535。在此类实例中，激活晶体管535可将第一数字线525与感测放大器545的栅极550耦合。因此，输入电压665(例如，栅极550处的电压)可基于存储器单元的逻辑状态从参考电压615增加不同的量—例如，基于存储器单元的逻辑状态而增加到输入电压665-a或增加到输入电压665-b。
在电荷从第一数字线525传送到栅极550之后，存储器裸片500可基于信号590激活晶体管585以将第二数字线575耦合到感测放大器545的栅极550—例如，将来自第二数字线575的电荷施加到栅极550。也就是说，第一数字线525及第二数字线575共享电荷且第一数字线525与第二数字线575之间的电压差可致使第一数字线525(及栅极550)的电压减小—例如，引起输入电压665-a及665-b的移位。在一些实例中，感测放大器545可基于在参考电压570下接收来自第二数字线575的电荷以及第一数字线电压650与第二数字线电压之间的电压差来输出指示存储器单元505的逻辑状态的信号(例如，输出电压670)。例如，在第一数字线525与第二数字线575之间共享电荷致使电压665-a及665-b小于或大于感测放大器545的阈值电压。因此，感测放大器545的增益级可基于电压小于或大于阈值电压而针对存储器单元的不同状态输出不同值。例如，如果栅极550低于由电压665-b所展示的阈值电压，那么来自电流源565的电流将致使输出560在645处变高(例如，如由输出电压670-b所展示)。相反，如果栅极550高于由电压665-a所展示的阈值电压，那么放大器545的晶体管将在645处将输出560拉低(例如，如由输出电压670-a所展示)。在一些实例中，锁存器595可接收输出电压670且基于在锁存器的第一侧560处接收的输出电压670来锁存值(例如，针对输出电压670-a的情况的值675-a及针对输出电压670-b的情况的值675-b)。
与差分感测放大器相比，利用开关电容器感测放大器架构可减小存储器阵列的大小，这是由于由感测放大器利用的面积可减小，如参考图7论述。另外，可通过利用第二数字线575而不是离散电容器来存储存储器单元505的电荷及参考电压来减小存储器阵列。
图7A及7B说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的感测架构700的实例。感测架构700可包含子片块705、放大器710(例如，如参考图5描述的单个晶体管放大器或感测放大器545)及感测组件715。感测架构701可包含数字线720(例如，如参考图2描述的第一数字线或数字线215)、全局数字线725(例如，第二数字线)、字线735(例如，如参考图2描述的字线210)及存储器单元730(例如，如参考图2及5描述的存储器单元205或505)。
在一些实例中，存储器阵列(例如，存储器阵列170或存储器裸片)可包含多个子片块705。在一些实例中，每一子片块705可包含经配置以存储逻辑状态或信息位的一或多个存储器单元730。在一些情况下，每一子片块705还可包括多根第一数字线720及与每一第一数字线720耦合的放大器710—例如，第一数字线(DL_1)720可与放大器710-a耦合。第一数字线720也可与存储器单元730耦合。在一些实例中，第一数字线720可经配置以将电荷或电压从存储器单元730传送到放大器710—例如，在如参考图4及5描述的读取操作期间。在此类实例中，存储器单元730可基于来自字线735的电压—例如，基于字线735激活存储器单元730而将电荷传送到第一数字线720。在一些实例中，每一第一数字线720还可与第三数字线(例如，如参考图5描述的第二数字线575)耦合。第三数字线可与参考电压740(例如，如参考图5描述的参考电压570)耦合。在此类实例中，第三数字线可被预充电到参考电压且电荷可与第一数字线720及感测放大器710的输入共享，如参考图5及6所描述。
如参考图5描述，每一放大器710可为单个晶体管感测放大器710。在此类实例中，每一第一数字线720可耦合到放大器710的栅极。放大器710可经配置以放大从第一数字线720接收的信号。在一些实例中，放大器710可基于来自第一数字线720的电荷或电压及参考电压740—例如，基于从第一数字线720耦合的电荷及充电到参考电压740的电容器(例如，离散电容器或其它数字线)来放大第一数字线720的信号。放大器710还可与第二数字线725耦合。
第二数字线725可经配置以将放大信号从放大器710传送到感测组件715(例如，传送第二信号)。在一些实例中，可能存在未说明的额外第二数字线725。在此类实例中，多根第二数字线725可各自与第一数字线720的子集耦合。因此，感测架构701可包含与第一数字线720的子集及每一第二数字线725耦合的逻辑组件。逻辑组件可经配置以选择第一数字线720的子集中的第一数字线720来与第二数字线725耦合—例如，逻辑组件可将DL_1 720与第二数字线725耦合。在一些实例中，第二数字线725可具有与第一数字线720不同的物理特性—例如，第二数字线725可比第一数字线720更长、可具有更宽节距，或者可具有比第一数字线720更低的电容。
感测组件715可经配置以基于从第二数字线725接收信号来锁存与子片块705的存储器单元730相关联的逻辑值。也就是说，放大器710可放大信号，而感测组件715可包含放大级及锁存器级—例如，感测组件715可放大及锁存从第二数字线725接收的第二信号。通过利用放大器710及感测组件715，存储器阵列可减少由感测组件所利用的面积且具有更大子片块705。
图8说明根据本文公开的实例的支持具有数字线多路复用的感测放大器的感测架构800的实例。感测架构800可为如参考图7A及7B描述的实例感测架构700及701。在一些实例中，感测架构800可包含图5的存储器裸片中说明的组件。例如，感测架构800可包含放大器805(例如，如参考图5描述的放大器545)、开关810(例如，如参考图5描述的开关555)及数字线880-a及数字线880-b(例如，如参考图5描述的分别为数字线525及575)。感测架构800还可包含第一晶体管845、第二晶体管855、第三晶体管865、晶体管对875及晶体管对895。
在一些实例中，放大器805可经配置以接收来自数字线880-a及数字线880-b的电荷或电压且放大电压或电荷—例如，到如参考图7A及7B所描述的第二数字线。在此类实例中，放大器805可输出对读取信号(RD)835的读取操作的结果。在一些实例中，可存在与RD信号835耦合的电流源(未展示)。在此类实例中，电流源可向RD信号835提供电流，如参考图9所描述。在一些实例中，数字线880-a及数字线880-b可表示来自被多路复用的多个数字线的信号。在此类实例中，晶体管875-a及875-b可经配置以基于接收到信号885-a来多路复用数字线。另外，晶体管895-a及晶体管85-b可基于信号895-a分别将数字线880-a及数字线880-b与电压源(未展示)耦合—例如，以将数字线800-a及880-b偏置到预定电压。
在一些实例中，开关810可经配置以耦合放大器805的栅极850(例如，如参考图5所描述的栅极550)以在存取操作之前—例如，在读取操作之前对放大器805预充电。在此类实例中，晶体管815可接收信号EQB 825且晶体管820可接收信号EQ 830。在一些实例中，晶体管815可为P沟道金属氧化物半导体(pMOS)晶体管且晶体管820可为N型金属氧化物半导体(nMOS)晶体管。在此类实例中，EQB 825信号及EQ信号830在活动时可处于相反状态—例如，一个信号可为高，而另一个为低，如参考图9所描述。也就是说，晶体管815的栅极可与EQB信号825耦合，而晶体管820的栅极可与820耦合。这可在晶体管815的源极及晶体管820的源极(两者都耦合到放大器805的栅极)处产生相同电压。
在一些实例中，感测架构800可包含第一晶体管845，其在源处耦合到电压源846且在栅极处耦合到晶体管815。第二晶体管855可在源极处耦合到接地电压860且在栅极处耦合到放大器805。第三晶体管865可在栅极处耦合到CS信号870且耦合到第一晶体管845及第二晶体管855。
在一些情况下，感测架构800可接收可控制感测架构800的操作的信号WR 840。在一些实例中，状态WR 840及RD 835可指示感测架构800是在执行读取操作还是写入操作。例如，如果WR 840处于低状态且电流被供应到RD 835，那么感测架构800可正在执行读取操作。在此类实例中，RD 835可依赖于数字线880-a。例如，如果栅极850上的电压低于放大器805的阈值电压，那么RD 835可为高，且如果栅极850上的电压高于放大器805的阈值电压，那么RD 835可为低。在其它实例中，如果WR 840处于高状态且电流被供应到RD 835，那么可基于晶体管855及875-a将数字线880-a拉低。在一些情况下，如果WR 840及RD 835都处于低状态，那么数字线880-a可经由晶体管845、865及875-a被拉高。
图9说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的时序图900的实例。时序图900包含参考图5及图8描述的组件的电压及信号。例如，时序图900包含EQB信号905(例如，EQB信息825)、EQ信号910(例如，EQ信号830)、CS信号915(例如，CS信号870)、RD信号920(例如，RD信号835)、WR信号925(例如，如参考图8所描述的WR信号840)、WL_TGT信号930(例如，如参考图4所描述的字线处的字线电压460)、WL_ADJ 935(例如，邻近于所选择存储器单元的字线处的电压)、DLi 940(数字线880处的电压)、DL_TGT 945(例如，由所选择存储器单元充电的数字线处的电压)、DL_ADJ 950(例如，第二数字线575处的电压)、NDLSEL_TGT 955(例如，信号540)、NDLSEL_ADJ 960(例如，信号590)、NSHUNT_TGT 965(例如，开关510)、NSHUNT_ADJ 970(例如，开关572)、CP_TGT 975(例如，目标存储器单元505的板处的电压)及CP_ADJ 980(第二字线575的板处的电压)。
在985处，NDLSEL_TGT 955可变高且激活晶体管535以将第一数字线525与晶体管535与585之间的第一节点(例如，550)耦合。开关510可被去激活且将存储器单元505与接地电压耦合。因此，所选择数字线(例如，第一数字线525)可被预充电到接地。另外，在一些实例中，CP_TGT 975可变高且将电压驱动到所选择存储器单元的单元板。在一些实例中，在985处，开关810可为活动的且跨越放大器545的输入级及输出级的均衡可发生。
在第一数字线被驱动到接地时，第二数字线575可在时间985处被驱动到参考电压。例如，可激活开关572以将参考电压耦合到第二数字线575。在985与990之间的时间处，可去激活开关572(例如，可去激活NSHUNT_ADJ)且可将第二数字线575与参考电压隔离。晶体管535也可在第一个数字线525被预充电到接地之后被去激活(例如，NDLSEL_TGT可被驱动为低)。可施加DLi 940上的电流，直到在时间985与990之间实现DLi 940的阈值电压为止。
在一些实例中，电流可被源送到RD信号920(例如，RD 835)且随着EQ 910变高，可致使RD信号920增加直到满足阈值电压。在一些情况下，WR信号925可被驱动为低。在一些实例中，可基于WL_TGT 930在RD信号920满足阈值电压之后变高来选择字线。在一些实例中，基于字线被选择，存储器单元可与第一数字线525共享电荷且电荷可根据存储器单元的逻辑状态而存在于DL_TGT 945上—例如，第一逻辑状态可导致DL_TGT 945处的第一电荷，且第二逻辑状态可导致DL_TGT 945处的第二电荷，第一电荷大于第二电荷。在存储器单元将电荷传送到第一数字线525之后，开关810可被去激活且放大器550输入可与输出隔离。
在990处，NDSEL_TGT 955及NDSEL_ADJ 960两者都可变高以将第一数字线525及第二数字线575耦合到放大器545的输入—例如，以激活晶体管535及585。在此类实例中，耦合第一数字线525及第二数字线575可基于存储器单元的逻辑状态而致使DLi 940、DL_TGT945及DL_ADJ 950上的电压改变。放大器545可在放大器545的漏极处输出RD信号920以放大从第一数字线525及第二数字线575接收的电荷。例如，如果从第一数字线525及第二数字线575接收的电荷大于放大器545的阈值电压，那么RD信号920可在输出由放大器545下拉时减少。在其它实例中，如果从第一数字线525接收的电荷小于放大器545的阈值电压，那么RD信号920可随着来自电流源的电流对RD信号920充电而增加。
在将第一数字线525及第二数字线575耦合到放大器545的输入之后，可基于存储在锁存器595处的逻辑状态来驱动WR 925。CS信号915也可在第三晶体管865的栅极处变高。使CS信号915被驱动为高可引起更大的增加并改进DLi 940及DL_TGT 945上的读取余量—例如，与第一逻辑状态相关联的电压与和第二逻辑状态相关联的电压之间的差可基于CS915高而增加。在WR 925由逻辑状态驱动时，NDLSEL_ADJ可变低且导致晶体管875被去激活且将感测放大器的输入与第二数字线575隔离。在将CS 915驱动为高之后，存储器单元的逻辑状态可被感测且在锁存器595处被锁存。因此，CP_TGT 975可变低且单元板处的电压可被终止。
在995处，可激活增益晶体管810以均衡放大器545的输入及输出。CS信号915及WR925两者都可被驱动为低。基于感测存储器单元的逻辑状态，NDLSEL_TGT可变低且去激活晶体管535以将第一数字线525与放大器545的输入隔离。WL_TGT可变低以关断所选择字线。在一些实例中，NSHUNT_TGT可变高以激活开关510以将电压源515与存储器单元505耦合。在一些情况下，NSHUT_ADJ可变高以激活开关572以将参考电压与第二数字线575耦合。通过利用如本文所描述的读取技术，存储器阵列可增加读取余量且减少由存储器阵列中的感测放大器及感测组件所利用的大小量。
图10展示根据如本文公开的实例的支持具有数字线多路复用的感测放大器的存储器装置1020的框图1000。存储器装置1020可为如参考图1到9描述的存储器装置的方面的实例。存储器装置1020或其各种组件可为用于执行具有如本文描述的数字线多路复用的感测放大器的各种方面的构件的实例。例如，存储器装置1020可包含预充电组件1025、存取操作组件1030、开关组件1035或其任一组合。这些组件中的每一者可直接或间接地彼此通信(例如，经由一或多根总线)。
预充电组件1025可经配置为或以其它方式支持用于至少部分基于与存储器单元相关联的读取操作而将感测组件的放大器级的输入及输出预充电到第一电压的构件。在一些实例中，预充电组件1025可经配置为或以其它方式支持用于至少部分基于将放大器级的输出预充电到第一电压而将感测组件的锁存器级的第一侧及第二侧预充电到第一电压的构件，其中锁存器级与放大器级耦合。
存取操作组件1030可经配置为或以其它方式支持用于将来自与存储器单元相关联的数字线的第二电压耦合到放大器级的输入的构件，其中放大器级至少部分基于将第二电压耦合到输入而在输出上产生第三电压，且其中锁存器级至少部分基于第三电压而锁存与存储器单元相关联的逻辑值。在一些情况下，存取操作组件1030可经配置为或以其它方式支持用于至少部分基于将来自数字线的第二电压耦合到放大器级的输入而将放大器级的第二输入与参考电压耦合的构件。在一些例子中，存取操作组件1030可经配置为或以其它方式支持用于将电荷从参考电压传送到数字线的构件，其中耦合来自数字线的第二电压是至少部分基于将电荷从参考电压传送到数字线。
在一些实例中，为了支持对放大器级的输入及输出预充电，开关组件1035可经配置为或以其它方式支持用于激活与放大器级的输入及输出耦合的开关以将放大器级的输入与放大器级的输出耦合的构件。在一些实例中，为了支持对锁存器级的第一侧及第二侧预充电，开关组件1035可经配置为或以其它方式支持用于激活与放大器级的输出及第一侧耦合的第二开关以将放大器级的输出与锁存器级的第一侧耦合的构件。在一些实例中，为了支持对锁存器级的第一侧及第二侧预充电，开关组件1035可经配置为或以其它方式支持用于激活与第二侧及放大器级的输入耦合的第三开关以将放大器级的输入与锁存器级的第二侧耦合的构件。在一些例子中，为了支持将来自数字线的第二电压耦合到放大器级的输入，开关组件1035可经配置为或以其它方式支持用于去激活与放大器级的输入及预充电电压耦合的开关的构件。在一些实例中，为了支持将来自数字线的第二电压耦合到放大器级的输入，开关组件1035可经配置为或以其它方式支持用于激活与数字线及放大器级的输入耦合的第二开关的构件。
在一些情况下，为了支持将来自数字线的第二电压耦合到放大器级的输入，开关组件1035可经配置为或以其它方式支持用于去激活与放大器级的输入及预充电电压耦合的开关的构件。在一些实例中，为了支持将来自数字线的第二电压耦合到放大器级的输入，开关组件1035可经配置为或以其它方式支持用于激活与数字线及放大器级的输入耦合的第二开关的构件。
图11展示根据如本文公开的实例的支持具有数字线多路复用的感测放大器的存储器装置1120的框图1100。存储器装置1120可为如参考图1到9描述的存储器装置的方面的实例。存储器装置1120或其各种组件可为用于执行具有如本文描述的数字线多路复用的感测放大器的各种方面的构件的实例。例如，存储器装置1120可包含预充电管理器1125、隔离管理器1130、存取操作管理器1135或其任一组合。这些组件中的每一者可直接或间接地彼此通信(例如，经由一或多根总线)。
预充电管理器1125可经配置为或以其它方式支持用于将感测放大器的输入预充电到与感测放大器的第一参考电压相关联的第一电压的构件。在一些实例中，预充电管理器1125可经配置为或以其它方式支持用于将第二数字线预充电到第二参考电压的构件。在一些实施例中，为了支持将感测放大器的输入预充电到第一电压，预充电管理器1125可经配置为或以其它方式支持用于激活开关以将感测放大器的栅极与感测放大器的输出耦合的构件。在一些实施例中，为了支持将存储器单元与第一数字线耦合，预充电管理器1125可经配置为或以其它方式支持用于激活开关以将存储器单元的板与第二电压源耦合的构件，其中数字线的第一电荷是至少部分基于激活开关且将第三电荷从存储器单元传送到数字线。在一些实例中，第二数字线是虚拟位线且通过预充电管理器1125将第二数字线预充电到第二参考电压是至少部分基于虚拟位线的电容。
隔离管理器1130可经配置为或以其它方式支持用于至少部分基于对感测放大器的输入预充电来隔离感测放大器的输入的构件。在一些实施例中，为了支持隔离感测放大器的输入，隔离管理器1130可经配置为或以其它方式支持用于去激活开关以将感测放大器的栅极与感测放大器的输出隔离的构件。
存取操作管理器1135可经配置为或以其它方式支持用于将与存取操作相关联的存储器阵列的存储器单元与第一数字线耦合的构件。在一些实例中，存取操作管理器1135可经配置为或以其它方式支持用于在将存储器单元与第一数字线耦合之后将第一数字线耦合到感测放大器的输入以将第一电荷从第一数字线传送到感测放大器的输入的构件。在一些实例中，存取操作管理器1135可经配置为或以其它方式支持用于在对第二数字线预充电之后将第二数字线耦合到感测放大器的输入以将第二电荷从第二数字线传送到感测放大器的输入的构件，其中感测放大器的输出是至少部分基于归因于将第一电荷及第二电荷传送到感测放大器的输入的感测放大器的输入的电压的改变。在一些实例中，为了支持将第一数字线耦合到感测放大器的输入，存取操作管理器1135可经配置为或以其它方式支持用于激活与第一数字线及节点耦合的晶体管的构件，节点与感测放大器的输入耦合。在一些实例中，通过存取操作管理器1135将第二数字线耦合到感测放大器的输入进一步包含激活与第二数字线及节点耦合的第二晶体管。
在一些实例中，感测放大器的增益级包含单个晶体管且感测放大器的第一参考电压是单个晶体管的阈值电压。
图12展示说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的方法1200的流程图。方法1200的操作可由本文描述的存储器装置或其组件实施。例如，方法1200的操作可由如参考图1到10描述的存储器装置来执行。在一些实例中，存储器装置可执行一组指令以控制装置的功能元件执行所描述功能。额外地或替代地，存储器装置可使用专用硬件来执行所描述功能的方面。
在1205处，所述方法可包含至少部分基于与存储器单元相关联的读取操作而将感测组件的放大器级的输入及输出预充电到第一电压。1205的操作可根据如本文公开的实例来执行。在一些实例中，1205的操作的方面可由如参考图10描述的预充电组件1025来执行。
在1210处，所述方法可包含至少部分基于将放大器级的输出预充电到第一电压而将感测组件的锁存器级的第一侧及第二侧预充电到第一电压，其中锁存器级与放大器级耦合。1210的操作可根据如本文公开的实例来执行。在一些实例中，1210的操作的方面可由如参考图10描述的预充电组件1025来执行。
在1215处，所述方法可包含将来自与存储器单元相关联的数字线的第二电压耦合到放大器级的输入，其中放大器级至少部分基于将第二电压耦合到输入而在输出上产生第三电压，且其中锁存器级至少部分基于第三电压而锁存与存储器单元相关联的逻辑值。1215的操作可根据如本文公开的实例来执行。在一些实例中，1215的操作的方面可由如参考图10描述的存取操作组件1030来执行。
在一些实例中，如本文描述的设备可执行例如方法1200的方法。所述设备可包含用于以下者的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：至少部分基于与存储器单元相关联的读取操作而将感测组件的放大器级的输入及输出预充电到第一电压，至少部分基于将放大器级的输出预充电到第一电压而将感测组件的锁存器级的第一侧及第二侧预充电到第一电压，其中锁存器级与放大器级耦合，以及将来自与存储器单元相关联的数字线的第二电压耦合到放大器级的输入，其中放大器级至少部分基于将第二电压耦合到输入而在输出上产生第三电压，且其中锁存器级至少部分基于第三电压而锁存与存储器单元相关联的逻辑值。
在本文描述的方法1200及设备的一些情况下，对放大器级的输入及输出预充电可包含用于以下者的操作、特征、电路系统、逻辑、构件或指令：激活与放大器级的输入及输出耦合的开关以将放大器级的输入与放大器级的输出耦合。
在本文描述的方法1200及设备的一些例子中，对锁存器级的第一侧及第二侧预充电可包含用于以下者的操作、特征、电路系统、逻辑、构件或指令：激活与放大器级的输出及第一侧耦合的第二开关以将放大器级的输出与锁存器级的第一侧耦合以及激活与第二侧及放大器级的输入耦合的第三开关以将放大器级的输入与锁存器级的第二侧耦合。
在本文描述的方法1200及设备的一些实例中，将来自数字线的第二电压耦合到放大器级的输入可包含用于以下者的操作、特征、电路系统、逻辑、构件或指令：去激活与放大器级的输入及预充电电压耦合的开关以及激活与数字线及放大器级的输入耦合的第二开关。
本文描述的方法1200及设备的一些情况可进一步包含用于以下者的操作、特征、电路系统、逻辑、构件或指令：至少部分基于将来自数字线的第二电压耦合到放大器级的输入而将放大器级的第二输入与参考电压耦合。
在本文描述的方法1200及设备的一些例子中，将来自数字线的第二电压耦合到放大器级的输入可包含用于以下者的操作、特征、电路系统、逻辑、构件或指令：去激活与放大器级的输入及预充电电压耦合的开关以及激活与数字线及放大器级的输入耦合的第二开关。
本文描述的方法1200及设备的一些情况可进一步包含用于以下者的操作、特征、电路系统、逻辑、构件或指令：将电荷从参考电压传送到数字线的构件，其中耦合来自数字线的第二电压可至少部分基于将电荷从参考电压传送到数字线。
图13展示说明根据如本文公开的实例的支持具有数字线多路复用的感测放大器的方法1300的流程图。方法1300的操作可由本文描述的存储器装置或其组件实施。例如，方法1300的操作可由如参考图1到9及11描述的存储器装置来执行。在一些实例中，存储器装置可执行一组指令以控制装置的功能元件执行所描述功能。额外地或替代地，存储器装置可使用专用硬件来执行所描述功能的方面。
在1305处，所述方法可包含将感测放大器的输入预充电到与感测放大器的第一参考电压相关联的第一电压。1305的操作可根据如本文公开的实例来执行。在一些实例中，1305的操作的方面可由如参考图11描述的预充电管理器1125来执行。
在1310处，所述方法可包含至少部分基于对感测放大器的输入预充电来隔离感测放大器的输入。1310的操作可根据如本文公开的实例来执行。在一些实例中，1310的操作的方面可由如参考图11描述的隔离管理器1130执行。
在1315处，所述方法可包含将与存取操作相关联的存储器阵列的存储器单元与第一数字线耦合。1315的操作可根据如本文公开的实例来执行。在一些实例中，1315的操作的方面可由如参考图11描述的存取操作管理器1135来执行。
在1320处，所述方法可包含将第二数字线预充电到第二参考电压。1320的操作可根据如本文公开的实例来执行。在一些实例中，1320的操作的方面可由如参考图11描述的预充电管理器1125来执行。
在1325处，所述方法可包含在将存储器单元与第一数字线耦合之后，将第一数字线耦合到感测放大器的输入以将第一电荷从第一数字线传送到感测放大器的输入。1325的操作可根据如本文公开的实例来执行。在一些实例中，1325的操作的方面可由如参考图11描述的存取操作管理器1135来执行。
在1330处，所述方法可包含在对第二数字线预充电之后将第二数字线耦合到感测放大器的输入以将第二电荷从第二数字线传送到感测放大器的输入，其中感测放大器的输出是至少部分基于归因于将第一电荷及第二电荷传送到感测放大器的输入的感测放大器的输入的电压的改变。1330的操作可根据如本文公开的实例来执行。在一些实例中，1330的操作的方面可由如参考图11描述的存取操作管理器1135来执行。
在一些实例中，本文描述的设备可执行例如方法1300的方法。所述设备可包含用于以下者的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：将感测放大器的输入预充电到与感测放大器的第一参考电压相关联的第一电压，至少部分基于对感测放大器的输入预充电来隔离感测放大器的输入，将与存取操作相关联的存储器阵列的存储器单元与第一数字线耦合，将第二数字线预充电到第二参考电压，在将存储器单元与第一数字线耦合之后将第一数字线耦合到感测放大器的输入以将第一电荷从第一数字线传送到感测放大器的输入，以及在对第二数字线预充电之后将第二数字线耦合到感测放大器的输入以将第二电荷从第二数字线传送到感测放大器的输入，其中感测放大器的输出是至少部分基于归因于将第一电荷及第二电荷传送到感测放大器的输入的感测放大器的输入的电压的改变。
在本文描述的方法1300及设备的一些例子中，将感测放大器的输入预充电到第一电压可包含用于以下者的操作、特征、电路系统、逻辑、构件或指令：激活开关以将感测放大器的栅极与感测放大器的输出耦合。
在本文描述的方法1300及设备的一些情况下，感测放大器的增益级包含单个晶体管且感测放大器的第一参考电压可为单个晶体管的阈值电压。
在本文描述的方法1300及设备的一些实例中，隔离感测放大器的输入可包含用于以下者的操作、特征、电路系统、逻辑、构件或指令：去激活开关以将感测放大器的栅极与感测放大器的输出隔离。
在本文描述的方法1300及设备的一些例子中，将存储器单元与第一数字线耦合可包含用于以下者的操作、特征、电路系统、逻辑、构件或指令：激活开关以将存储器单元的板与第二电压源耦合，其中数字线的第一电荷可至少部分基于激活开关且将第三电荷从存储器单元传送到数字线。
在本文描述的方法1300及设备的一些情况下，第二数字线可为虚拟位线且将第二数字线预充电到第二参考电压可至少部分基于虚拟位线的电容。
在本文描述的方法1300及设备的一些实例中，将第一数字线耦合到感测放大器的输入可包含用于以下者的操作、特征、电路系统、逻辑、构件或指令：激活与第一数字线及节点耦合的晶体管，节点与感测放大器的输入耦合。
本文描述的方法1300及设备的一些例子可进一步包含用于以下者的操作、特征、电路系统、逻辑、构件或指令：将第二数字线耦合到感测放大器的输入进一步包含激活与第二数字线及节点耦合的第二晶体管。
应注意，本文描述的方法是可能实施方案，且操作及步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自方法中的两者或两者以上的部分。
描述另一设备。所述设备可包含存储器阵列，其包含多个子片块，所述多个子片块各自包含：多根第一数字线，其各自与多个子片块中的每一子片块内的一或多个存储器单元耦合；多个放大器，其与多根第一数字线中的相应第一数字线耦合且经配置以放大相应第一数字线的相应第一信号；多根第二数字线，其各自与和多个子片块的相应子集相关联的多根第一数字线的子集耦合；及多个感测组件，其与多根第二数字线耦合且经配置以至少部分基于从多根第二数字线接收的相应第二信号来锁存与多个子片块中的一或多者的存储器单元相关联的逻辑值。
在所述的设备一些情况下，多个放大器各自包含单个晶体管放大器，且多个放大器中的每一放大器的栅极可与多根数字线中的每一第一数字线耦合。
在一些例子中，所述设备可包含参考电压源，其与每一第一数字线耦合且经配置以将每一第一数字线预充电到第一电压，其中多个放大器可经配置以基于每一子片块内的一或多个存储器单元的第一电压及第二电压来放大相应数字线的相应第一信号。
在一些情况下，所述设备可包含多个逻辑组件，其与多根第一数字线的每一子集及多根第二数字线的每一第二数字线耦合且经配置以选择多根第一数字线的子集的数字线来与多根第二数字线中的第二数字线耦合。
在所述设备一些例子中，多根第二数字线中的第二数字线可经配置以从多根第一数字线的子集的数字线接收经放大相应第一信号且将相应第一信号传输到多个感测组件中的感测组件。
描述另一设备。所述设备可包含：存储器阵列，其包括存储器单元；第一数字线，其与存储器单元耦合；感测放大器，其包含输入及输出；第二数字线，其与感测放大器的输入耦合；及控制器，其与存储器阵列耦合且经配置以致使所述设备：将感测放大器的输入预充电到与感测放大器的第一参考电压相关联的第一电压；至少部分基于对感测放大器的输入预充电来隔离感测放大器的输入；将与存取操作相关联的存储器阵列的存储器单元与第一数字线耦合；将第二数字线预充电到第二参考电压；在将存储器单元与第一数字线耦合之后将第一数字线耦合到感测放大器的输入以将第一电荷从第一数字线传送到感测放大器的输入；以及在对第二数字线预充电之后将第二数字线耦合到感测放大器的输入以将第二电荷从第二数字线传送到感测放大器的输入，其中感测放大器的输出是至少部分基于归因于将第一电荷及第二电荷传送到感测放大器的输入的感测放大器的输入的电压的改变。
在一些实例中，控制器可进一步经配置以致使所述设备激活开关以将感测放大器的栅极与感测放大器的输出耦合。
在所述设备的一些情况下，感测放大器的增益级包含单个晶体管且感测放大器的第一参考电压可为单个晶体管的阈值电压。
在一些例子中，控制器可进一步经配置以致使所述设备去激活开关以将感测放大器的栅极与感测放大器的输出隔离。
在所述设备的一些实例中，第二位线可为虚拟位线且控制器可经配置以至少部分基于第二位线的电容来对第二位线预充电。
本文描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说，可贯穿描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所述信号可表示信号的总线，其中所述总线可具有各种位宽度。
术语“电子连通”、“导电接触”、“连接”及“耦合”可指代支持组件之间的信号流动的组件之间的关系。如果组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径，那么可认为组件彼此电子连通(或彼此导电接触、连接或耦合)。在任何给定时间，基于包含经连接组件的装置的操作，彼此电子连通(或彼此导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路。经连接组件之间的导电路径可为组件之间的直接导电路径，或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些实例中，经连接组件之间的信号流动可例如使用一或多个中间组件(例如开关或晶体管)来中断一段时间。
术语“耦合”指代从组件之间的开路关系(其中信号当前不能够通过导电路径来传送于组件之间)转变为组件之间的闭路关系(其中信号可通过导电路径来传送于组件之间)的状态。当例如控制器的组件将其它组件耦合在一起时，组件引发允许信号通过先前不允许信号流动的导电路径来在其它组件之间流动的改变。
术语“隔离”指代其中信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，那么其彼此隔离。例如，当定位于两个组件之间的开关断开时，由开关分离的组件彼此隔离。控制器将两个组件彼此隔离时，控制器引起阻止信号使用先前允许信号流动的导电路径在组件之间流动的改变。
本文中所论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些实例中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOS)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂来控制衬底或衬底子区的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法来执行。
本文中论述的开关组件或晶体管可表示场效晶体管(FET)且包括三端子装置，其包含源极、漏极及栅极。端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，退化)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子是电子)，那么FET可被称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可被称为p型FET。沟道可通过绝缘栅极氧化物封盖。可通过将电压施加到栅极而控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变为导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可为“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可为“关断”或“撤销激活”。
结合附图在本文中阐述的描述对实例配置进行描述且不表示可实施或在权利要求书的范围内的全部实例。本文中使用的术语“示范性”意味着“充当实例、例子或说明”而非“优选”或“比其它实例有利”。详细描述包含具体细节以提供对所描述技术的理解。然而，可在不具有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知结构及装置以免模糊所描述的实例的概念。
在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记之后加上破折号及在类似组件当中进行区分的第二标记而区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者而不考虑第二参考标记。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本公开及所附权利要求书的范围内。例如，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任一者的组合来实施本文中描述的功能。实施功能的特征还可在物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。
举例来说，可使用经设计以执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合而实施或执行结合本文的公开内容描述的各种说明性块及模块。通用处理器可为微处理器，但在替代例中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此类配置)。
如本文中(包含在权利要求书中)使用，项目列表(例如以例如“…中的至少一者”或“…中的一或多者”的短语开头的项目列表)中使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中使用，短语“基于”不应理解为参考一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文中使用，短语“基于”应以与短语“至少部分基于”相同的方式解释。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，其包含促进计算机程序从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可通过通用或专用计算机存取的任何可用媒体。通过实例但非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于携载或存储呈指令或数据结构形式的所要过程代码装置且可通过通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。此外，任何连接适当地称为计算机可读媒体。例如，如果使用同轴电缆、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技从网站、服务器或其它远程源传输软件，那么同轴电缆、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技包含于媒体的定义中。如本文中使用，磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常磁性地重现数据，而光盘使用激光光学地重现数据。这些的组合也包含于计算机可读媒体的范围内。
提供本文中的描述以使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将明白对本公开的各种修改，且本文中定义的一般原理可应用到其它变化而不脱离本公开的范围。因此，本公开不限于本文中描述的实例及设计，而符合与本文中公开的原理及新颖特征一致的最广范围。

Claims (25)

1.一种方法，其包括：
至少部分基于与存储器单元相关联的读取操作而将感测组件的放大器级的输入及输出预充电到第一电压；
至少部分基于将所述放大器级的所述输出预充电到所述第一电压而将所述感测组件的锁存器级的至少一侧预充电到所述第一电压，其中所述锁存器级与所述放大器级耦合；以及
将来自与所述存储器单元相关联的数字线的第二电压耦合到所述放大器级的所述输入，其中所述放大器级至少部分基于将所述第二电压耦合到所述输入而在所述输出上产生第三电压，且其中所述锁存器级至少部分基于所述第三电压而锁存与所述存储器单元相关联的逻辑值。
2.根据权利要求1所述的方法，其中对所述放大器级的所述输入及所述输出预充电进一步包括：
激活与所述放大器级的所述输入及所述输出耦合的开关以将所述放大器级的所述输入与所述放大器级的所述输出耦合。
3.根据权利要求2所述的方法，其中预充电所述锁存器级的所述至少一侧进一步包括：
激活与所述放大器级的所述输出及所述锁存器的第一侧耦合的第二开关以将所述放大器级的所述输出与所述锁存器级的所述第一侧耦合；以及
去激活与所述锁存器的第二侧及所述放大器级的所述输入耦合的第三开关。
4.根据权利要求1所述的方法，其中所述放大器级包括差分放大器，且其中将来自所述数字线的所述第二电压耦合到所述放大器级的所述输入进一步包括：
去激活与所述放大器级的所述输入及预充电电压耦合的开关；以及
激活与所述数字线及所述放大器级的所述输入耦合的第二开关。
5.根据权利要求4所述的方法，其进一步包括：
至少部分基于将来自所述数字线的所述第二电压耦合到所述放大器级的所述输入而将所述放大器级的第二输入与参考电压耦合。
6.根据权利要求1所述的方法，其中所述放大器级包括单个晶体管放大器，且其中将来自所述数字线的所述第二电压耦合到所述放大器级的所述输入进一步包括：
去激活与所述放大器级的所述输入及预充电电压耦合的开关；以及
激活与所述数字线及所述放大器级的所述输入耦合的第二开关。
7.根据权利要求6所述的方法，其进一步包括：
将电荷从参考电压传送到所述数字线，其中耦合来自所述数字线的所述第二电压是至少部分基于将电荷从所述参考电压传送到所述数字线。
8.一种设备，其包括：
存储器阵列，其包括：
多个子片块，其各自包括：
多根第一数字线，其各自与所述多个子片块中的所述每一子片块内的一或多个存储器单元耦合；
多个放大器，其与所述多根第一数字线中的相应第一数字线耦合且经配置以放大所述相应第一数字线的相应第一信号；
多根第二数字线，其各自与和所述多个子片块的相应子集相关联的所述多根第一数字线的子集耦合；及
多个感测组件，其与所述多根第二数字线耦合且经配置以至少部分基于从所述多根第二数字线接收的相应第二信号来锁存与所述多个子片块中的一或多者的存储器单元相关联的逻辑值。
9.根据权利要求8所述的设备，其中所述多个放大器各自包括单个晶体管放大器，且所述多个放大器中的每一放大器的栅极与所述多根数字线中的每一第一数字线耦合。
10.根据权利要求9所述的设备，其进一步包括：
参考电压源，其与每一第一数字线耦合且经配置以将每一第一数字线预充电到第一电压，其中所述多个放大器经配置以基于每一子片块内的所述一或多个存储器单元的所述第一电压及第二电压来放大所述相应数字线的所述相应第一信号。
11.根据权利要求8所述的设备，其进一步包括：
多个逻辑组件，其与所述多根第一数字线的每一子集及所述多根第二数字线的每一第二数字线耦合且经配置以选择所述多根第一数字线的所述子集的数字线来与所述多根第二数字线中的第二数字线耦合。
12.根据权利要求11所述的设备，其中所述多根第二数字线中的所述第二数字线经配置以从所述多根第一数字线的所述子集的所述数字线接收所述经放大相应第一信号且将所述相应第一信号传输到所述多个感测组件中的感测组件。
13.一种方法，其包括：
将感测放大器的输入预充电到与所述感测放大器的第一参考电压相关联的第一电压；
至少部分基于对所述感测放大器的所述输入预充电来隔离所述感测放大器的所述输入；
将与存取操作相关联的存储器阵列的存储器单元与第一数字线耦合；
将第二数字线预充电到第二参考电压；
在将所述存储器单元与所述第一数字线耦合之后，将所述第一数字线耦合到所述感测放大器的所述输入以将第一电荷从所述第一数字线传送到所述感测放大器的所述输入；以及
在对所述第二数字线预充电之后，将所述第二数字线耦合到所述感测放大器的所述输入以将第二电荷从所述第二数字线传送到所述感测放大器的所述输入，其中所述感测放大器的输出是至少部分基于归因于将所述第一电荷及所述第二电荷传送到所述感测放大器的所述输入的所述感测放大器的所述输入的电压的改变。
14.根据权利要求13所述的方法，其中将所述感测放大器的所述输入预充电到所述第一电压进一步包括：
激活开关以将所述感测放大器的栅极与所述感测放大器的所述输出耦合。
15.根据权利要求14所述的方法，其中所述感测放大器的增益级包括单个晶体管且所述感测放大器的所述第一参考电压是所述单个晶体管的阈值电压。
16.根据权利要求13所述的方法，其中隔离所述感测放大器的所述输入进一步包括：
去激活开关以将所述感测放大器的栅极与所述感测放大器的所述输出隔离。
17.根据权利要求13所述的方法，其中将所述存储器单元与所述第一数字线耦合进一步包括：
激活开关以将所述存储器单元的板与第二电压源耦合，其中所述数字线的所述第一电荷是至少部分基于激活所述开关且将第三电荷从所述存储器单元传送到所述数字线。
18.根据权利要求13所述的方法，其中所述第二数字线是虚拟位线且将所述第二数字线预充电到所述第二参考电压是至少部分基于所述虚拟位线的电容。
19.根据权利要求13所述的方法，其中将所述第一数字线耦合到所述感测放大器的所述输入进一步包括：
激活与所述第一数字线及节点耦合的晶体管，所述节点与所述感测放大器的所述输入耦合。
20.根据权利要求19所述的方法，其中将所述第二数字线耦合到所述感测放大器的所述输入进一步包括激活与所述第二数字线及所述节点耦合的第二晶体管。
21.一种设备，其包括：
存储器阵列，其包括存储器单元；
第一数字线，其与所述存储器单元耦合；
感测放大器，其包括输入及输出；
第二数字线，其与所述感测放大器的所述输入耦合；
控制器，其与所述存储器阵列耦合并且经配置以致使所述设备：
将所述感测放大器的所述输入预充电到与所述感测放大器的第一参考电压相关联的第一电压；
至少部分基于对所述感测放大器的所述输入预充电来隔离所述感测放大器的所述输入；
将与存取操作相关联的所述存储器阵列的所述存储器单元与所述第一数字线耦合；
将所述第二数字线预充电到第二参考电压；
在将所述存储器单元与所述第一数字线耦合之后，将所述第一数字线耦合到所述感测放大器的所述输入以将第一电荷从所述第一数字线传送到所述感测放大器的所述输入；以及
在对所述第二数字线预充电之后，将所述第二数字线耦合到所述感测放大器的所述输入以将第二电荷从所述第二数字线传送到所述感测放大器的所述输入，其中所述感测放大器的所述输出是至少部分基于归因于将所述第一电荷及所述第二电荷传送到所述感测放大器的所述输入的所述感测放大器的所述输入的电压的改变。
22.根据权利要求21所述的设备，其中为了将所述感测放大器的所述输入预充电到所述第一电压，所述控制器进一步经配置以致使所述设备：
激活开关以将所述感测放大器的栅极与所述感测放大器的所述输出耦合。
23.根据权利要求21所述的方法，其中所述感测放大器的增益级包括单个晶体管且所述感测放大器的所述第一参考电压是所述单个晶体管的阈值电压。
24.根据权利要求21所述的设备，其中为了隔离所述感测放大器的所述输入，所述控制器进一步经配置以致使所述设备：
去激活开关以将所述感测放大器的栅极与所述感测放大器的所述输出隔离
25.根据权利要求21所述的设备，其中所述第二位线是虚拟位线且所述控制器经配置以至少部分基于所述第二位线的电容来对所述第二位线预充电。
CN202280056537.2A 2021-07-07 2022-06-21 具有数字线多路复用的感测放大器 Pending CN117836855A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/369,873 2021-07-07
US17/369,873 US11727981B2 (en) 2021-07-07 2021-07-07 Sense amplifier with digit line multiplexing
PCT/US2022/073063 WO2023283518A1 (en) 2021-07-07 2022-06-21 Sense amplifier with digit line multiplexing

Publications (1)

Publication Number Publication Date
CN117836855A true CN117836855A (zh) 2024-04-05

Family

ID=84798411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280056537.2A Pending CN117836855A (zh) 2021-07-07 2022-06-21 具有数字线多路复用的感测放大器

Country Status (3)

Country Link
US (2) US11727981B2 (zh)
CN (1) CN117836855A (zh)
WO (1) WO2023283518A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636470B2 (en) * 2018-09-04 2020-04-28 Micron Technology, Inc. Source follower-based sensing scheme

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7254074B2 (en) * 2005-03-07 2007-08-07 Micron Technology, Inc. Open digit line array architecture for a memory array
FR2951575B1 (fr) * 2009-10-20 2011-12-16 St Microelectronics Rousset Amplificateur de lecture ayant des moyens de precharge de bitline rapides
US9275702B2 (en) * 2013-11-29 2016-03-01 The Regents Of The University Of Michigan Memory circuitry including read voltage boost
KR101753366B1 (ko) * 2014-10-29 2017-07-03 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US10388361B1 (en) * 2018-03-13 2019-08-20 Micron Technology, Inc. Differential amplifier schemes for sensing memory cells
US10607676B2 (en) * 2018-04-25 2020-03-31 Micron Technology, Inc. Sensing a memory cell
US10636470B2 (en) * 2018-09-04 2020-04-28 Micron Technology, Inc. Source follower-based sensing scheme
US10546629B1 (en) * 2018-10-10 2020-01-28 Micron Technology, Inc. Memory cell sensing based on precharging an access line using a sense amplifier
US11360704B2 (en) * 2018-12-21 2022-06-14 Micron Technology, Inc. Multiplexed signal development in a memory device

Also Published As

Publication number Publication date
US20230352080A1 (en) 2023-11-02
US11727981B2 (en) 2023-08-15
US20230011345A1 (en) 2023-01-12
US12073870B2 (en) 2024-08-27
WO2023283518A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
CN111540394B (zh) 使用电荷转移装置的感测技术
CN110853687B (zh) 用于多电平单元的感测技术
CN114550766A (zh) 用于减轻非对称长延迟应力的技术
US20220172765A1 (en) Memory array with multiplexed select lines
US12073870B2 (en) Sense amplifier with digit line multiplexing
CN116364138A (zh) 执行感测操作的技术
US11705185B2 (en) Apparatus for differential memory cells
CN112216316B (zh) 用于降低切换电力的电源域开关
KR102433309B1 (ko) 액세스 라인 교란 완화
CN114121070A (zh) 存储器单元感测应力缓解
US11854598B2 (en) Self refresh of memory cell
TWI854242B (zh) 用於差動記憶體單元之設備
US11735249B2 (en) Sensing techniques for differential memory cells
US11756602B2 (en) Sensing component with a common node
US11721379B2 (en) Cell disturb on power state transition
US20240055056A1 (en) Storing bits with cells in a memory device
CN115132249A (zh) 用于低摆幅数据总线的数据电路
CN117795602A (zh) 用于以极性为基础的存储器单元的编程技术

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination