CN114550766A - 用于减轻非对称长延迟应力的技术 - Google Patents

Abstract

本申请涉及用于减轻非对称长延迟应力的技术。存储器装置可在存取操作循环的第一阶段期间激活存储器单元。所述存储器装置可在所述存取操作循环的所述第一阶段期间将第一状态或第二状态写入到所述存储器单元。所述存储器装置可在所述存取操作循环的所述第一阶段之后的所述存取操作循环的第二阶段期间维持所述第一状态或所述第二状态。所述存储器装置可在所述存取操作循环的所述第二阶段之后的所述存取操作循环的第三阶段期间将所述第二状态写入到所述存储器单元。所述存储器装置可基于将所述第二状态写入到所述存储器单元而在所述存取操作循环的所述第三阶段期间对所述存储器单元预充电。

Description

用于减轻非对称长延迟应力的技术

交叉参考

本专利申请要求VISCONTI在2020年11月24日提交的标题为“用于减轻非对称长延迟应力的技术(TECHNIQUES TO MITIGATE ASYMMETRIC LONG DELAY STRESS)”的第17/103,552号美国专利申请的优先权，所述美国专利申请转让给本受让人且以全文引用的方式明确地并入本文中。

技术领域

技术领域涉及用于减轻非对称长延迟应力的技术。

背景技术

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可编程为两个支持状态中的一个，通常由逻辑1或逻辑0标示。在一些实例中，单个存储器单元可支持多于两个状态，所述状态中的任一个可被存储。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在的情况下仍可维持其所存储的逻辑状态很长一段时间。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。FeRAM能够实现类似于易失性存储器的密度，但可具有非易失性属性，这是因为使用铁电电容器作为存储装置。

发明内容

描述了一种方法。举例来说，所述方法可包含：在存取操作循环的第一阶段期间激活存储器单元；在所述存取操作循环的所述第一阶段期间将第一状态或第二状态写入到所述存储器单元；在所述存取操作循环的所述第一阶段之后的所述存取操作循环的第二阶段期间在所述存储器单元处维持所述第一状态或所述第二状态；以及在所述存取操作循环的所述第二阶段之后的所述存取操作循环的第三阶段期间对所述存储器单元预充电。

描述了另一种方法。举例来说，所述方法可包含：在存取操作循环的第一阶段期间激活存储器单元；在所述存取操作循环的所述第一阶段之后的所述存取操作循环的第二阶段期间在所述存储器单元处维持第一状态或第二状态；在所述存取操作循环的所述第二阶段之后的所述存取操作循环的第三阶段期间将所述第二状态写入到所述存储器单元；以及在所述存取操作循环的所述第三阶段期间并且至少部分地基于将所述第二状态写入到所述存储器单元而进行预充电。

描述了一种设备。所述设备可包含：存储器阵列，其包括多个存储器单元；以及控制器，其与所述存储器阵列耦合且可用于使所述设备进行以下操作：在存取操作循环的第一阶段期间激活所述多个存储器单元中的存储器单元；在所述存取操作循环的所述第一阶段期间将第一状态或第二状态写入到所述存储器单元；在所述存取操作循环的所述第一阶段之后的所述存取操作循环的第二阶段期间在所述存储器单元处维持所述第一状态或所述第二状态；以及在所述存取操作循环的所述第二阶段之后的所述存取操作循环的第三阶段期间对所述存储器单元预充电。

描述了另一种设备。所述设备可包含：存储器阵列，其包括多个存储器单元；以及控制器，其与所述存储器阵列耦合且可用于使所述设备进行以下操作：在存取操作循环的第一阶段期间激活存储器单元；在所述存取操作循环的所述第一阶段之后的所述存取操作循环的第二阶段期间在所述存储器单元处维持第一状态或第二状态；在所述存取操作循环的所述第二阶段之后的所述存取操作循环的第三阶段期间在所述存储器单元处写入所述第二状态；以及在所述存取操作循环的所述第三阶段期间并且至少部分地基于在所述存储器单元处写入所述第二状态而进行预充电。

附图说明

图1说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的系统的实例。

图2说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的存储器裸片的实例。

图3说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的存取操作循环流程图的实例。

图4A和4B说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的存取操作循环时序图的实例。

图5说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的存取操作时序图的实例。

图6说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的存储器装置的框图。

图7说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的存储器装置的框图。

图8和9展示说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的一或多种方法的流程图。

具体实施方式

存储器装置可根据单元存取操作循环来操作存储器单元。举例来说，在单元存取操作循环的第一阶段中，存储器装置可对存储器单元执行激活操作(其可在本文中被称为激活)。在单元存取操作循环的发生在第一阶段之后的第二阶段中，存储器装置可向存储器单元执行一或多个逻辑操作(例如，读取和/或写入)。在单元存取操作循环的发生在第二阶段之后的第三阶段中，存储器装置可对存储器单元执行预充电操作(其在本文中可被称为预充电)。作为第一阶段的部分，存储器装置可将第一状态写入(例如，可将与逻辑‘1’或逻辑‘0’相关联的电压或电流施加)到存储器单元。作为第二阶段的部分，存储器装置可在存储器单元处维持第一状态。作为第三阶段的部分，存储器装置可继续维持第一状态或可将第二状态写入到存储器单元。

在一些实例中，存储器单元在被读取时可能经历非对称长延迟(ALD)(例如，与读取可由存储器单元存储的第二状态相比，使用在读取可由存储器单元存储的第一状态时的电压的相对较长延迟)，这至少部分是由于存储器装置在第二阶段期间在存储器单元处维持第一状态。举例来说，如果存储器装置以例如正电压的电压读取单元，那么存储器单元在读出‘0’时可能经历比在读出‘1’时更长的延迟(例如，ALD0)。然而，如果存储器装置以例如负电压的不同电压读取单元，那么存储器单元在读出‘1’时可能经历比在读出‘0’时更长的延迟(即，ALD1)。随着存储器单元继续经历来自ALD0和/或ALD1的应力，存储器单元可能会经历单元剩余极化的损耗增加，并且最终可能发生单元读取窗口(RW)的固有关闭(intrinsic closure)，以及其它缺点。

为了减轻与非对称长延迟(例如，ALD0、ALD1)相关联的应力，存储器装置可在存取操作循环的第一阶段期间将第一状态或第二状态(例如，随机地，根据随机分布，根据某一所生成分布)写入到存储器单元。通过(例如，随机地)写入第一状态或第二状态或者根据分布(例如，随机分布、所生成分布)这样做，存储器装置可减少存储器单元经历非对称长延迟应力的次数。另外，在第三阶段期间且在执行预充电之前，存储器装置可将第一状态写入到存储器单元。在执行预充电之前将第一状态写入到存储器单元可使得存储器装置能够在存储器单元处于第一状态中而同时非对称长延迟应力得以减轻的情况下执行预充电。

首先在如参考图1到2所描述的系统和裸片的上下文中描述本公开的特征。在如参考图3到5所描述的存取操作循环流程图和存取操作循环时序图的上下文中描述本公开的特征。通过如参考图6到9所描述的涉及用于减轻非对称长延迟应力的技术的设备图和流程图来进一步说明且参考所述设备图及流程图描述本公开的这些和其它特征。

图1说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的系统100的实例。系统100可包含主机装置105、存储器装置110和耦合主机装置105与存储器装置110的多个信道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的上下文中进行描述。

系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统。举例来说，系统100可说明计算机、笔记本计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的方面。存储器装置110可为可用于存储系统100的一或多个其它组件的数据的系统的组件。

系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器来执行例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器、芯片上系统(SoC)或某一其它固定或便携式电子装置内的过程的装置内的处理器或其它电路系统的实例，以及其它实例。在一些实例中，主机装置105可指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可被称为主机或主机装置105。

存储器装置110可为可用于提供可供系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置以与一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可用于支持以下中的一或多个：用以调制信号的调制方案、用于传达信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例，或其它因素。

存储器装置110可用于存储主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应且执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。

主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器等其它组件中的一或多个。主机装置105的组件可使用总线135彼此耦合。

处理器125可用于针对系统100的至少部分或主机装置105的至少部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或另一可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或SoC的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。

BIOS组件130可为包含操作为固件的BIOS的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储在只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所要容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个平铺块、一或多个区段)，其中每一存储器单元可用于存储至少一个位的数据。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。

存储器裸片160可为二维(2D)存储器单元阵列的实例，或可为三维(3D)存储器单元阵列的实例。2D存储器裸片160可包含单个存储器阵列170。3D存储器裸片160可包含两个或更多个存储器阵列170，其可彼此上下堆叠或紧邻彼此定位(例如，相对于衬底)。在一些实例中，3D存储器裸片160中的存储器阵列170可称为叠组、层级、层或裸片。3D存储器裸片160可包含任何数量的堆叠式存储器阵列170(例如，两个高的堆叠式存储器阵列、三个高的堆叠式存储器阵列、四个高的堆叠式存储器阵列、五个高的堆叠式存储器阵列、六个高的堆叠式存储器阵列、七个高的堆叠式存储器阵列、八个高的堆叠式存储器阵列)。在一些3D存储器裸片160中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线或板线中的至少一个。

装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作且可用于接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息的硬件、固件或指令。装置存储器控制器155可用于与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。

在一些实例中，存储器装置110可从主机装置105接收数据或命令或这两者。举例来说，存储器装置110可接收指示存储器装置110要存储用于主机装置105的数据的写入命令或指示存储器装置110要将存储在存储器裸片160中的数据提供到主机装置105的读取命令。

本地存储器控制器165(例如，对于存储器裸片160在本地)可包含可用于控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可用于与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，并且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。因而，本地存储器控制器165可用于与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的发射器、用于解码或解调所接收信号的解码器、用于编码或调制待传输信号的编码器，或可用于支持装置存储器控制器155或本地存储器控制器165或这两者的所描述操作的各种其它电路或控制器。

外部存储器控制器120可用于实现在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传达信息、数据或命令中的一或多个。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或者系统100或主机装置105的其它组件，或本文所描述的其功能，可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或者系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管将外部存储器控制器120描绘为处于存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的其功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。

主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可用于支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间载送信息的传输媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可为可用于载送信号的导电路径的实例。举例来说，信道115可包含第一端子，所述第一端子包含主机装置105处的一或多个引脚或衬垫和存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可用于充当信道的部分。

信道115(和相关联的信号路径和端子)可专用于传达一或多种类型的信息。举例来说，信道115可包含一或多个命令和地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令经由信道115传达信令。在SDR信令中，可针对每一时钟循环(例如，在时钟信号的上升或下降沿上)记录信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对每一时钟循环(例如，在时钟信号的上升沿和下降沿两者上)记录信号的两个调制符号(例如，信号电平)。

在一些实例中，CA信道186可用于在主机装置105与存储器装置110之间传达命令，包含与所述命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186所载送的命令可载送具有所要数据的地址的读取命令。在一些实例中，CA信道186可包含用以对地址或命令数据中的一或多个进行解码的任何数量的信号路径(例如，八个或九个信号路径)。

在一些实例中，数据信道190可用于在主机装置105与存储器装置110之间传达数据或控制信息中的一或多个。举例来说，数据信道190可传达待写入到存储器装置110的(例如，双向)信息或从存储器装置110读取的信息。

存储器装置110可根据单元存取操作循环(例如，经由装置存储器控制器155和/或本地存储器控制器165)操作存储器阵列170的存储器单元。举例来说，在单元存取操作循环的第一阶段中，存储器装置110可对存储器单元执行激活。在单元存取操作循环的发生在第一阶段之后的第二阶段中，存储器装置110可向存储器单元执行一或多个逻辑操作(例如，读取和/或写入)。在单元存取操作循环的发生在第二阶段之后的第三阶段中，存储器装置110可对存储器单元执行预充电。作为第一阶段的部分，存储器装置110可将第一状态写入(例如，可将与逻辑‘1’或逻辑‘0’相关联的电压或电流施加)到存储器单元。在第二阶段期间，存储器装置110可在存储器单元处维持第一状态。在第三阶段期间，存储器装置110可继续维持第一状态或可将第二状态写入到存储器单元。

在一些实例中，存储器单元在被读取时可能经历非对称长延迟(ALD)，这至少部分是由于存储器装置110在第二阶段期间在存储器单元处维持第一状态。举例来说，如果存储器装置110以例如正电压的电压读取单元，那么存储器单元在读出‘0’时可能经历比在读出‘1’时更长的延迟(例如，ALD0)。然而，如果存储器装置110以例如负电压的不同电压读取单元，那么存储器单元在读出‘1’时可能经历比在读出‘0’时更长的延迟(即，ALD1)。随着存储器单元继续经历来自ALD0和/或ALD1的应力，存储器单元可能会经历单元剩余极化的损耗增加，并且最终可能发生单元读取窗口(RW)的固有关闭，以及其它缺点。

为了减轻与ALD0和/或ALD1相关联的应力，存储器装置110可在存取操作循环的第一阶段期间将第一状态或第二状态(例如，随机地，根据随机分布，根据所生成分布)写入到存储器单元。举例来说，存储器装置可包含被配置成(例如，随机地，根据随机分布，根据所生成分布)生成第一状态或第二状态中的一个的发生器(例如，随机发生器)。通过写入第一状态或第二状态或者根据分布(例如，随机地，使用随机分布，使用所生成分布)这样做，存储器装置110可减少存储器单元经历ALD0和/或ALD1应力的次数。另外，在第三阶段期间且在执行预充电之前，存储器装置110可将第一状态写入到存储器单元。在执行预充电之前将第一状态写入到存储器单元可使得存储器装置110能够在存储器单元处于第一状态中而同时ALD应力得以减轻的情况下仍执行预充电。在一些实例中，如本文中所描述的方法还可适用于基于电阻的阵列和/或基于铁电场效应晶体管(FeFET)的阵列，以及其它实施方案。

图2说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，所述一或多个存储器单元可各自可编程以存储不同逻辑状态(例如，编程为两个或更多个可能状态的集合中的一个)。举例来说，存储器单元205可用于每次存储一个位的信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元)可用于每次存储多于一个位的信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1所描述的存储器阵列170。

存储器单元205可存储表示电容器中的可编程状态的状态(例如，极化状态或介电电荷)。在FeRAM架构中，存储器单元205可包含电容器240，所述电容器包含铁电材料以存储表示可编程状态的电荷和/或极化。存储器单元205可包含逻辑存储组件，例如电容器240和开关组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与开关组件245耦合，且电容器240的第二节点可与板线220耦合。开关组件245可为选择性地建立或撤销建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。

存储器裸片200可包含布置成例如网格状图案的图案的存取线(例如，字线210、数字线215和板线220)。存取线可为与存储器单元205耦合的导电线，且可用于对存储器单元205执行存取操作。在一些实例中，字线210可被称为行线。在一些实例中，数字线215可被称为列线或位线。对存取线、行线、列线、字线、数字线、位线或板线或其类似物的引用可互换，而不影响理解或操作。存储器单元205可定位于字线210、数字线215和/或板线220的相交点处。

可通过激活或选择例如字线210、数字线215和/或板线220的存取线来对存储器单元205执行例如读取和写入的操作。通过偏置字线210、数字线215和板线220(例如，将电压施加到字线210、数字线215或板线220)，可在其相交点处存取单个存储器单元205。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。

可通过行解码器225、列解码器230和板驱动器235来控制对存储器单元205的存取。举例来说，行解码器225可从本地存储器控制器265接收行地址，且基于所接收的行地址而激活字线210。列解码器230从本地存储器控制器265接收列地址，且基于所接收的列地址而激活数字线215。板驱动器235可从本地存储器控制器265接收板地址，且基于所接收的板地址而激活板线220。

选择或撤销选择存储器单元205可通过激活或撤销激活开关组件245来实现。电容器240可使用开关组件245与数字线215电子连通。举例来说，当撤销激活开关组件245时，电容器240可与数字线215隔离，且当激活开关组件245时，电容器240可与数字线215耦合。

字线210可为与用于对存储器单元205执行存取操作的存储器单元205电子连通的导电线。在一些架构中，字线210可与存储器单元205的开关组件245的栅极电子连通，且可用于控制存储器单元的开关组件245。在一些架构中，字线210可与存储器单元205的电容器的节点电子连通，且存储器单元205可不包含开关组件。

数字线215可为将存储器单元205与感测组件250连接的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件245可用于选择性地耦合和/或隔离存储器单元205的电容器240与数字线215。在一些架构中，存储器单元205可与数字线215进行(例如，持续的)电子连通。

板线220可为与存储器单元205电子连通的用于对存储器单元205执行存取操作的导电线。板线220可与电容器240的节点(例如，单元底部)电子连通。板线220可与数字线215协作以在存储器单元205的存取操作期间偏置电容器240。

感测组件250可确定存储在存储器单元205的电容器240上的状态(例如，极化状态或电荷)且基于检测到的状态确定存储器单元205的逻辑状态。感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出。感测组件250可将跨越数字线215从存储器单元205接收的信号与参考255(例如，参考电压)进行比较。存储器单元205的检测到的逻辑状态可提供为感测组件250的输出(例如，到输入/输出260)，且可向包含存储器裸片200的存储器装置110的另一组件指示检测到的逻辑状态。

本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可为参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器225、列解码器230和板驱动器235以及感测组件250中的一或多个可与本地存储器控制器265共同定位。本地存储器控制器265可用于从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个，将命令或数据(或这两者)转译成可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行一或多个操作而将数据从存储器裸片200传达到主机装置105。本地存储器控制器265可生成行信号和列地址信号以激活目标字线210、目标数字线215和目标板线220。本地存储器控制器265还可生成并控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中所论述的所施加电压或电流的幅度、形状或持续时间可变化，且对于在操作存储器裸片200时所论述的各种操作来说可能不同。

本地存储器控制器265可用于对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。在一些实例中，存取操作可由本地存储器控制器265响应于各种存取命令(例如，来自主机装置105)而执行或以其它方式协调。本地存储器控制器265可用于执行此处未列出的其它存取操作或与存储器裸片200的操作相关的不与存取存储器单元205直接相关的其它操作。

本地存储器控制器265可用于对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所要逻辑状态。本地存储器控制器265可识别将对其执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215和目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215和目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将特定信号(例如，写入脉冲)施加到数字线215，以将特定状态(例如，电荷)存储在存储器单元205的电容器240中。用作写入操作的部分的脉冲可包含一段持续时间内的一或多个电压电平。

本地存储器控制器265可用于对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储在存储器裸片200的存储器单元205中的逻辑状态。本地存储器控制器265可识别将对其执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215和目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215和目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号传送到感测组件250。感测组件250可放大信号。本地存储器控制器265可激活感测组件250(例如，锁存感测组件)并且进而将从存储器单元205接收的信号与参考255进行比较。基于所述比较，感测组件250可确定存储在存储器单元205上的逻辑状态。

当存储器单元205以分布方式循环且在执行激活与执行预充电之间以相同状态等待时，存储器装置(例如，包含存储器裸片200的存储器裸片)可具有开启的故障机制。单元循环与存储器单元205在时间上分布在一起并且存储器单元205在执行激活与预充电之间以相同状态等待的此类实例可被称为分布式循环。在一些实例中，在分布式循环期间，存储器装置可执行随机预充电翻转(FOP)，这可防止这种情况(例如，所述单元在执行激活与执行预充电之间以相同状态等待)发生，或可减少这种情况发生的次数。

然而，在一些实例中，如果存储器装置执行连续打开页存取，其中存储器单元205以在激活期间应用的状态(例如，逻辑‘1’或‘0’，作为读取象限的函数)等待。此类循环模式可称为关于1的ALD(例如，ALD1)或关于0的ALD(例如，ALD0)。关于1或0的延迟可至少部分地基于通过感测放大器(例如，2pr感测放大器)读取存储器单元而引起。举例来说，当以正电压(例如，在存储器单元的第一读取象限中)读取时可能出现ALD0应力，并且在以负电压(例如，在存储器单元的第三象限中)读取时可能出现ALD1应力。通常，ALD可能会使单元剩余极化的损耗增加(例如，与相同数量循环的快速循环引发的损耗相比)，这可能会引起单元RW的固有关闭。至少部分地由于此固有行为，使用错误校正码(ECC)以及其它技术可能无法减轻此RW关闭。可使用读取裕度来保持RW打开以避免读取失败。

如本文中所描述的技术可用于避免和/或减轻在连续打开页存取期间的系统性ALD0和/或ALD1单元应力。举例来说，可在激活结束时使用随机写回以确保存储器单元205花费在两个层级(例如，与逻辑‘1’相关联的第一层级和与逻辑‘0’相关联的第二层级)之间交替的打开页时间(例如，执行激活与预充电之间的时间)。另外，存储器装置可在执行预充电之前执行写入操作以确保一次在存储器单元处写入一个层级。此类技术可减少连续打开页面时间期间的单元损耗，和/或可改进连续打开页面时间期间的单元故障时间。另外或替代地，此类技术可解决(例如，移除)ALD1和/或ALD0故障机制，而对存取时间(例如，行地址到列地址延迟，可被称为tRCD)没有影响或影响较小。

图3说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的存取操作循环流程图300的实例。存取操作循环流程图300可表示在单元存取操作循环期间由存储器装置(例如，存储器装置110)对存储器单元(例如，存储器单元205)执行的一或多种方法。单元存取操作循环可包含第一阶段302、第二阶段303和第三阶段304。第二阶段303可在第一阶段302之后，并且第三阶段304可在第二阶段303之后。在一些实例中，第一阶段302、第二阶段303和/或第三阶段304可至少部分地重叠。

在单元存取操作循环的第一阶段302期间，在305处，存储器装置可对存储器单元执行激活(例如，存储器装置可激活存储器单元)。在一些实例中，执行激活可包含感测存储器单元的状态和/或使数据可用于读取操作。在一些实例中，执行激活可包含存储器装置将第一状态(例如，逻辑‘1’)写入到存储器单元。

另外或替代地，在单元存取操作循环的第一阶段302期间，在310处，存储器装置可(例如，利用随机翻转)写回第一状态或第二状态(例如，逻辑‘0’)。举例来说，存储器装置可(例如，根据随机分布，根据由一或多个组件生成的所生成分布)(例如，随机地)选择第一状态或第二状态中的一个，且可写回第一状态或第二状态中的所选状态。在一些实例中，310可在305之后进行(例如，310可能不与305部分重叠)。在其它实例中，存储器装置可根据一或多个因素选择第一状态或第二状态中的一个(例如，存储器装置可使用可由存储器装置生成、从另一装置接收、可从查找表或其它所存储来源加载或可基于从另一装置接收的指示的某一所生成分布，以非随机方式选择第一状态或第二状态中的一个)。应注意，由于已经在第一阶段302期间感测到存储器单元的数据，所以存取时间(例如，tRCD)可能不会变化。在一些实例中，310可为第一阶段302与第二阶段303之间的第四阶段的部分(例如，可将310的写入阶段添加到最小行活动时间(例如，tRAS_min)或将其包含为最小行活动时间的部分)。

在315，在单元存取操作循环的第二阶段303期间，存储器装置可向存储器单元执行一或多个逻辑操作。举例来说，存储器装置可对存储器单元执行读取或写入。在一些实例中，存储器装置可在单元存取操作循环的第二阶段303期间维持第一状态或第二状态(例如，在310处写回到存储器单元的任何一个状态)。在一些实例中，可根据最大延迟(例如，由行活动时间(例如，tRAS)给定的最大延迟)限制第二阶段303。

在单元存取操作循环的第三阶段304期间，在320处，存储器装置可将第一状态写入到存储器单元。通过将第一状态写入到存储器单元，存储器单元可恢复第一状态(例如，在310处将第二状态写入到存储器单元的情况下)。另外或替代地，在第三阶段304期间，在325处，存储器装置可对存储器单元执行预充电(例如，存储器装置可对存储器单元预充电)。在一些实例中，执行预充电可涉及存储器装置(例如，利用随机翻转)将第二状态写入到存储器单元。举例来说，存储器装置可(例如，根据随机分布)随机地选择第一状态或第二状态中的一个，且可写入第一状态或第二状态中的所选状态。在一些实例中，325可在320之后进行。在其它实例中，存储器装置可根据一或多个因素选择第一状态或第二状态中的一个(例如，存储器装置可以非随机方式选择第一状态或第二状态中的一个)。

如本文中所描述的技术可用于避免和/或减轻在连续打开页存取期间的系统性ALD0和/或ALD1单元应力。举例来说，在310处执行写回可确保存储器单元花费在两个层级(例如，与逻辑‘1’相关联的第一层级和与逻辑‘0’相关联的第二层级)之间交替的第二阶段303。另外，在执行预充电之前在320处执行写入可确保一次在存储器单元处写入一个层级。此类技术可减少连续打开页面时间期间的单元损耗，和/或可改进连续打开页面时间期间的单元故障时间。另外或替代地，此类技术可解决(例如，移除)ALD1和/或ALD0故障机制，而对存取时间(例如，tRCD)没有影响或影响较小。

图4A和4B说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的存取操作循环时序图400-a和400-b的实例。图4A可表示当存储器装置(例如，存储器装置110)对存储器单元(例如，存储器单元205)执行正激活(例如，第一象限中的激活)时存取操作循环的时序图，且图4B可表示当存储器装置对存储器单元执行负激活(例如，第三象限中的激活)时存取操作循环的时序图。图4A和/或图4B中所展示的时序图方面可由系统100和/或存储器裸片200实施或执行，或可与所述系统和/或存储器裸片相关，以及其它实施方案或实例。

在存取操作循环时序图400-a中，单元存取操作循环可包含第一阶段402-a、第二阶段403-a和第三阶段404-a。第二阶段403-a可在第一阶段402-a之后，并且第三阶段404-a可在第二阶段403-a之后。在单元存取操作循环的第一阶段402-a期间，在405-a处，存储器装置可对存储器单元执行正激活(例如，存储器装置可在第一象限中激活存储器单元)。在一些实例中，执行激活可包含存储器装置将第一状态(例如，逻辑‘0’)写入到存储器单元。另外或替代地，在单元存取操作循环的第一阶段402-a期间，在410-a处，存储器装置可(例如，利用随机翻转)写回第一状态或第二状态(例如，逻辑‘1’)。举例来说，存储器装置可(例如，根据随机分布)随机地选择第一状态或第二状态中的一个，且可写回第一状态或第二状态中的所选状态。

在单元存取操作循环的第二阶段403-a期间，存储器装置可向存储器单元执行一或多个逻辑操作。举例来说，存储器装置可对存储器单元执行读取或写入。在一些实例中，存储器装置可在单元存取操作循环的第二阶段403-a期间维持第一状态或第二状态(例如，在410-a处写回到存储器单元的任何一个状态)。在一些实例中，第二阶段403-a可表示打开页时间，其中包含存储器单元的行缓冲器保持打开。

在单元存取操作循环的第三阶段404-a期间，在415-a处，存储器装置可将第一状态写入到存储器单元。另外或替代地，在第三阶段404-a期间，在420-a处，存储器装置可对存储器单元执行预充电(例如，存储器装置可对存储器单元预充电)。在一些实例中，执行预充电可涉及存储器装置(例如，利用随机翻转)将第二状态写入到存储器单元。举例来说，存储器装置可(例如，根据随机分布)随机地选择第一状态或第二状态中的一个，且可写入第一状态或第二状态中的所选状态(例如，存储器装置可执行FOP)。

在存取操作循环时序图400-b中，单元存取操作循环可包含第一阶段402-b、第二阶段403-b和第三阶段404-b。第二阶段403-b可在第一阶段402-b之后，并且第三阶段404-b可在第二阶段403-b之后。在单元存取操作循环的第一阶段402-b期间，在405-b处，存储器装置可对存储器单元执行负激活(例如，存储器装置可在第三象限中激活存储器单元)。在一些实例中，执行激活可包含存储器装置将第一状态(例如，逻辑‘1’)写入到存储器单元。另外或替代地，在单元存取操作循环的第一阶段402-b期间，在410-b处，存储器装置可(例如，利用由存储器装置生成的随机翻转)写回第一状态或第二状态(例如，逻辑‘0’)。举例来说，存储器装置可(例如，根据随机分布)随机地选择第一状态或第二状态中的一个，且可写回第一状态或第二状态中的所选状态。

在单元存取操作循环的第二阶段403-b期间，存储器装置可向存储器单元执行一或多个逻辑操作。举例来说，存储器装置可对存储器单元执行读取或写入。在一些实例中，存储器装置可在单元存取操作循环的第二阶段403-b期间维持第一状态或第二状态(例如，在410-b处写回到存储器单元的任何一个状态)。在一些实例中，第二阶段403-b可表示打开页时间，其中包含存储器单元的行缓冲器保持打开。

在单元存取操作循环的第三阶段404-b期间，在415-b处，存储器装置可将第一状态写入到存储器单元。另外或替代地，在第三阶段404-b期间，在420-b处，存储器装置可对存储器单元执行预充电(例如，存储器装置可对存储器单元预充电)。在一些实例中，执行预充电可涉及存储器装置(例如，利用随机翻转)将第二状态写入到存储器单元。举例来说，存储器装置可(例如，根据随机分布)随机地选择第一状态或第二状态中的一个，且可写入第一状态或第二状态中的所选状态(例如，存储器装置可执行FOP)。

图5说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的存取操作循环时序图500的实例。图5可表示说明存储器装置(例如，存储器装置110)的一或多个组件的电压的存取操作循环的时序图。

数字线电压515可表示数字线(例如，如参考图2所描述的数字线215)上的电压。每当存储器单元存储第一状态(例如，逻辑‘1’)时，数字线电压515-a可表示数字线上的电压，且每当存储器单元存储第二状态(例如，逻辑‘0’)时，数字线电压515-b可表示数字线上的电压。字线电压520可表示字线(例如，如参考图2所描述的字线210)上的电压。单元底部电压525可表示与存储器单元相关联的单元底部(例如，如参考图2所描述的开关组件245与电容器240之间的节点)处的电压。当存储器单元存储第一状态时，单元底部电压525-a可表示单元底部处的电压，且当存储器单元存储第二状态时，单元底部电压525-b可表示单元底部处的电压。板线电压530可表示板线(例如，如参考图2所描述的板线220)处的电压。

如本文中所描述的电压可处于一或多个电压电平下。举例来说，第一电压电平505-a可表示接地电压(例如，0伏特)；第二电压电平505-b可表示高于第一电压电平505-a的电压电平(例如，数字线电压(DLV))；第三电压电平505-c可表示高于第二电压电平505-b的电压电平；第四电压电平505-d可表示高于第三电压电平505-c的电压电平(例如，3.2V)；第五电压电平505-e可表示高于第四电压电平505-d的电压电平(例如，3.4V)；且第六电压电平505-f可表示高于第五电压电平505-e的电压电平(例如，3.6V)。

在510-a之前，存储器装置可处于空闲模式中。在510-b处，可将电荷施加到数字线。因此，数字线电压515可在510-b处开始从第一电压电平505-a过渡到第二电压电平505-b。在510-c处，字线电压520可从第一电压电平505-a过渡到第五电压电平505-e。另外，在510-c处，单元底部电压525可从第一电压电平505-a过渡到第二电压电平505-b。在510-c与510-d之间，存储器装置可执行与执行激活相关联的信号形成。在510-e与510-f之间，存储器装置可执行信号放大，且在510-f与510-g之间，存储器装置可启动存储器装置的感测放大器。在一些实例中，510-a到510-g中的一个与510-a到510-g中的另一个之间的时间中的一或多个可对应于如参考图3所描述的305。

在510-g与510-h之间，如果存储器单元存储第一状态，那么数字线电压515可遵循数字线电压515-a。替代地，如果存储器单元存储第二状态，那么数字线电压515可遵循数字线电压515-b。数字线电压515-b可(例如，随时间)相对于数字线电压515-a降低更大的量。在510-h处或之后，存储器装置可将第一状态或第二状态写回到存储器单元(例如，如参考图3的310所描述)。

在510-h与510-i之间，数字线电压515-b可过渡到第一电压电平505-a且数字线电压515-a可过渡到或维持在第二电压电平505-b下。在一些实例中，510-g到510-i中的一个与510-g到510-i中的另一个之间的时间中的一或多个可对应于如参考图3所描述的315，和/或可与执行例如一或多个读取操作和/或一或多个写入操作等一或多个存取操作相关联。

在510-i处，存储器装置可将第一状态写入到存储器单元(例如，如参考图3的320所描述)。另外或替代地，在510-i处或之后，存储器装置可开始对存储器单元预充电。举例来说，在510-i处，数字线电压515-b可从第一电压电平505-a过渡到第二电压电平505-b。在510-i之后或在510-i处，如果存储器单元存储第一状态(例如，逻辑‘1’)，那么单元底部电压525-a可从第二电压电平505-b过渡到较高电平，且接着可重新稳定在第二电压电平505-b下。替代地，如果存储器单元存储第二状态(例如，逻辑‘0’)，那么单元底部电压525-b可从第一电压电平505-a过渡到较高电平，且随后可重新稳定在第一电压电平505-a下。在510-i之后或在510-i处，板线电压530可从第一电压电平505-a过渡到第七电压电平(例如，高于第二电压电平505-b但低于第三电压电平505-c的电压电平)。

在过渡到第七电压电平之后，板线电压530可过渡回到第一电压电平505-a。在板线电压530过渡回到第一电压电平505-a之后，数字线电压515可从第二电压电平505-b过渡到第一电压电平505-a。在数字线电压515过渡到第一电压电平505-a之后，字线电压520可过渡到第一电压电平505-a。到510-j时，数字线电压515、字线电压520、单元底部电压525和板线电压530中的每一个可处于第一电压电平505-a下，且存储器装置可处于空闲模式中。在一些实例中，横跨在510-i与510-j之间的至少一些时间可对应于如参考图3所描述的325，并且可与对存储器单元执行预充电相关联。

图6说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的存储器装置605的框图600。存储器装置605可为如参考图3到5所描述的存储器装置的方面的实例。存储器装置605可包含存储器单元激活组件610、存储器单元写入组件615、状态维持组件620、存储器单元预充电组件625和状态选择组件630。这些模块中的每一个可直接或间接地(例如，经由一或多个总线)彼此通信。

存储器单元激活组件610可在存取操作循环的第一阶段期间激活存储器单元。

存储器单元写入组件615可在存取操作循环的第一阶段期间将第一状态或第二状态写入到存储器单元。在一些实例中，存储器单元写入组件615可基于在存取操作循环的第一阶段期间将第一状态或第二状态写入到存储器单元而在存取操作循环的第三阶段期间将第二状态写入到存储器单元。在一些实例中，存储器单元写入组件615可基于在存取操作循环的第三阶段期间将第二状态写入到存储器单元而在存取操作循环的第三阶段期间并且作为对存储器单元预充电的部分将第一状态或第二状态写入到存储器单元。在一些实例中，存储器单元写入组件615在存取操作循环的第三阶段期间将第一状态写入到存储器单元发生在对存储器单元预充电之前。在一些实例中，存储器单元写入组件615可在存取操作循环的第一阶段期间且作为激活存储器单元的部分将第二状态写入到存储器单元。

状态维持组件620可在存取操作循环的第一阶段之后的存取操作循环的第二阶段期间在存储器单元处维持第一状态或第二状态。

存储器单元预充电组件625可在存取操作循环的第二阶段之后的存取操作循环的第三阶段期间对存储器单元预充电。

状态选择组件630可随机地选择第一状态或第二状态以作为对存储器单元预充电的部分将第一状态或第二状态写入到存储器单元。在一些实例中，状态选择组件630可随机地选择第一状态或第二状态以在存取操作循环的第一阶段期间将第一状态或第二状态写入到存储器单元。

图7说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的存储器装置705的框图700。存储器装置705可为如参考图3到5所描述的存储器装置的方面的实例。存储器装置705可包含存储器单元激活组件710、状态维持组件715、存储器单元写入组件720、存储器单元预充电组件725和选择组件730。这些模块中的每一个可直接或间接地(例如，经由一或多个总线)彼此通信。

存储器单元激活组件710可在存取操作循环的第一阶段期间激活存储器单元。

状态维持组件715可在存取操作循环的第一阶段之后的存取操作循环的第二阶段期间在存储器单元处维持第一状态或第二状态。

存储器单元写入组件720可在存取操作循环的第二阶段之后的存取操作循环的第三阶段期间将第二状态写入到存储器单元。在一些实例中，存储器单元写入组件720可在存取操作循环的第一阶段期间将第一状态或第二状态写入到存储器单元，其中在存取操作循环的第二阶段期间在存储器单元处维持第一状态或第二状态是基于在存取操作循环的第一阶段期间在存储器单元处写入第一状态或第二状态。在一些实例中，存储器单元写入组件720可基于在存取操作循环的第三阶段期间在存储器单元处写入第二状态而在存取操作循环的第三阶段期间且作为对存储器单元预充电的部分在存储器单元处写入第一状态或第二状态。在一些实例中，存储器单元写入组件720可在存取操作循环的第一阶段期间且作为激活存储器单元的部分在存储器单元处写入第二状态。

存储器单元预充电组件725可在存取操作循环的第三阶段期间且基于将第二状态写入到存储器单元而进行预充电。

选择组件730可在存储器单元处随机地选择第一状态或第二状态以在存取操作循环的第一阶段期间在存储器单元处写入第一状态或第二状态。在一些实例中，选择组件730可随机地选择第一状态或第二状态以作为对存储器单元预充电的部分在存储器单元处写入第一状态或第二状态。

图8展示说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的一或多种方法800的流程图。方法800的操作可由如本文中所描述的存储器装置或其组件实施。举例来说，方法800的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制存储器装置的功能元件来执行所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行所描述的功能的方面。

在805处，存储器装置可在存取操作循环的第一阶段期间激活存储器单元。可根据本文中所描述的方法来执行805的操作。在一些实例中，可由如参考图6所描述的存储器单元激活组件执行805的操作的方面。

在810处，存储器装置可在存取操作循环的第一阶段期间将第一状态或第二状态写入到存储器单元。可根据本文中所描述的方法来执行810的操作。在一些实例中，可由如参考图6所描述的存储器单元写入组件执行810的操作的方面。

在815处，存储器装置可在存取操作循环的第一阶段之后的存取操作循环的第二阶段期间在存储器单元处维持第一状态或第二状态。可根据本文中所描述的方法来执行815的操作。在一些实例中，可由如参考图6所描述的状态维持组件执行815的操作的方面。

在820处，存储器装置可在存取操作循环的第二阶段之后的存取操作循环的第三阶段期间对存储器单元预充电。可根据本文中所描述的方法来执行820的操作。在一些实例中，可由如参考图6所描述的存储器单元预充电组件执行820的操作的方面。

在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法800。所述设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在存取操作循环的第一阶段期间激活存储器单元；在存取操作循环的第一阶段期间将第一状态或第二状态写入到存储器单元；在存取操作循环的第一阶段之后的存取操作循环的第二阶段期间在存储器单元处维持第一状态或第二状态；以及在存取操作循环的第二阶段之后的存取操作循环的第三阶段期间对存储器单元预充电。

本文中所描述的方法800和设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：基于在存取操作循环的第一阶段期间将第一状态或第二状态写入到存储器单元而在存取操作循环的第三阶段期间将第二状态写入到存储器单元。

本文中所描述的方法800和设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：基于在存取操作循环的第三阶段期间将第二状态写入到存储器单元而在存取操作循环的第三阶段期间且作为对存储器单元预充电的部分将第一状态或第二状态写入到存储器单元。

本文中所描述的方法800和设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：随机地选择第一状态或第二状态以作为对存储器单元预充电的部分将第一状态或第二状态写入到存储器单元。

在本文中所描述的方法800和设备的一些实例中，在存取操作循环的第三阶段期间将第一状态写入到存储器单元发生在对存储器单元预充电之前。

本文中所描述的方法800和设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：在存取操作循环的第一阶段期间且作为激活存储器单元的部分将第二状态写入到存储器单元。

本文中所描述的方法800和设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：随机地选择第一状态或第二状态以在存取操作循环的第一阶段期间将第一状态或第二状态写入到存储器单元。

图9展示说明根据如本文中所公开的实例的支持用于减轻非对称长延迟应力的技术的一或多种方法900的流程图。方法900的操作可由如本文中所描述的存储器装置或其组件实施。举例来说，方法900的操作可由如参考图7所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制存储器装置的功能元件来执行所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行所描述的功能的方面。

在905处，存储器装置可在存取操作循环的第一阶段期间激活存储器单元。可根据本文中所描述的方法来执行905的操作。在一些实例中，可由如参考图7所描述的存储器单元激活组件执行905的操作的方面。

在910处，存储器装置可在存取操作循环的第一阶段之后的存取操作循环的第二阶段期间在存储器单元处维持第一状态或第二状态。可根据本文中所描述的方法来执行910的操作。在一些实例中，可由如参考图7所描述的状态维持组件执行910的操作的方面。

在915处，存储器装置可在存取操作循环的第二阶段之后的存取操作循环的第三阶段期间将第二状态写入到存储器单元。可根据本文中所描述的方法来执行915的操作。在一些实例中，可由如参考图7所描述的存储器单元写入组件执行915的操作的方面。

在920处，存储器装置可在存取操作循环的第三阶段期间且基于将第二状态写入到存储器单元而进行预充电。可根据本文中所描述的方法来执行920的操作。在一些实例中，可由如参考图7所描述的存储器单元预充电组件执行920的操作的方面。

在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法900。所述设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在存取操作循环的第一阶段期间激活存储器单元；在存取操作循环的第一阶段之后的存取操作循环的第二阶段期间在存储器单元处维持第一状态或第二状态；在存取操作循环的第二阶段之后的存取操作循环的第三阶段期间将第二状态写入到存储器单元；以及在存取操作循环的第三阶段期间且基于将第二状态写入到存储器单元而进行预充电。

本文中所描述的方法900和设备的一些实例可进一步包含用于以下进行操作的操作、特征、构件或指令：在存取操作循环的第一阶段期间将第一状态或第二状态写入到存储器单元，其中在存取操作循环的第二阶段期间在存储器单元处维持第一状态或第二状态可基于在存取操作循环的第一阶段期间在存储器单元处写入第一状态或第二状态。

本文中所描述的方法900和设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：在存储器单元处随机地选择第一状态或第二状态以在存取操作循环的第一阶段期间在存储器单元处写入第一状态或第二状态。

本文中所描述的方法900和设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：基于在存取操作循环的第三阶段期间在存储器单元处写入第二状态而在存取操作循环的第三阶段期间且作为对存储器单元预充电的部分在存储器单元处写入第一状态或第二状态。

本文中所描述的方法900和设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：随机地选择第一状态或第二状态以作为对存储器单元预充电的部分在存储器单元处写入第一状态或第二状态。

本文中所描述的方法900和设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：在存取操作循环的第一阶段期间且作为激活存储器单元的部分在存储器单元处写入第二状态。

应注意，本文中所描述的方法是可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自方法中的两种或更多种的部分。

描述了一种设备。所述设备可包含：存储器阵列，其包含一组存储器单元；以及控制器，其与存储器阵列耦合且可用于使设备进行以下操作和/或可包含用于进行以下操作的构件：在存取操作循环的第一阶段期间激活多个存储器单元中的存储器单元；在存取操作循环的第一阶段期间将第一状态或第二状态写入到存储器单元；在存取操作循环的第一阶段之后的存取操作循环的第二阶段期间在存储器单元处维持第一状态或第二状态；以及在存取操作循环的第二阶段之后的存取操作循环的第三阶段期间对存储器单元预充电。

一些实例可进一步包含控制器可用于使设备进行以下操作和/或包含用于进行以下操作的构件：基于在存取操作循环的第一阶段期间在存储器单元处写入第一状态或第二状态而在存取操作循环的第三阶段期间在存储器单元处写入第二状态。

一些实例可进一步包含控制器可用于使设备进行以下操作和/或包含用于进行以下操作的构件：基于在存取操作循环的第三阶段期间在存储器单元处写入第二状态而在存取操作循环的第三阶段期间且作为对存储器单元预充电的部分在存储器单元处写入第一状态或第二状态。

一些实例可进一步包含控制器可用于使设备进行以下操作和/或包含用于进行以下操作的构件：在存取操作循环的第一阶段期间且作为激活存储器单元的部分在存储器单元处写入第二状态。

一些实例可进一步包含控制器可用于使设备进行以下操作和/或包含用于进行以下操作的构件：选择第一状态或第二状态以在存取操作循环的第一阶段期间在存储器单元处写入第一状态或第二状态。

在一些实例中，所述一组存储器单元中的每一存储器单元包含被配置成存储对应于第一状态或第二状态的电荷的铁电电容器。

描述了一种设备。所述设备可包含：存储器阵列，其包含一组存储器单元；控制器，其与存储器阵列耦合且可用于使设备进行以下操作和/或可包含用于进行以下操作的构件：在存取操作循环的第一阶段期间激活存储器单元；在存取操作循环的第一阶段之后的存取操作循环的第二阶段期间在存储器单元处维持第一状态或第二状态；在存取操作循环的第二阶段之后的存取操作循环的第三阶段期间在存储器单元处写入第二状态；以及在存取操作循环的第三阶段期间且至少部分地基于在存储器单元处写入第二状态而进行预充电。

一些实例可进一步包含控制器可用于使设备进行以下操作和/或包含用于进行以下操作的构件：在存取操作循环的第一阶段期间在存储器单元处写入第一状态或第二状态，其中在存取操作循环的第二阶段期间在存储器单元处维持第一状态或第二状态可基于在存取操作循环的第一阶段期间在存储器单元处写入第一状态或第二状态。

一些实例可进一步包含控制器可用于使设备进行以下操作和/或包含用于进行以下操作的构件：在存储器单元处选择第一状态或第二状态以在存取操作循环的第一阶段期间在存储器单元处写入第一状态或第二状态。

一些实例可进一步包含控制器可用于使设备进行以下操作和/或包含用于进行以下操作的构件：基于在存取操作循环的第三阶段期间在存储器单元处写入第二状态而在存取操作循环的第三阶段期间且作为对存储器单元预充电的部分在存储器单元处写入第一状态或第二状态。

一些实例可进一步包含控制器可用于使设备进行以下操作和/或包含用于进行以下操作的构件：在存取操作循环的第一阶段期间且作为激活存储器单元的部分在存储器单元处写入第二状态。

在一些实例中，所述一组存储器单元中的每一存储器单元包含被配置成存储对应于第一状态或第二状态的电荷的铁电电容器。

可使用多种不同技艺和技术中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号的总线，其中总线可具有多种位宽度。

术语“电子连通”、“导电接触”、“连接”和“耦合”可指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则认为组件彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流中断一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法经由导电路径在组件之间传达，在闭路关系中，信号可经由导电路径在组件之间传达。当例如控制器的组件将其它组件耦合在一起时，组件发起允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，则所述组件彼此隔离。举例来说，由定位在两个组件之间的开关分开的所述组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器影响阻止信号使用先前准许信号流动的导电路径在组件之间流动的改变。

如本文中所使用，术语“大体上”是指经修饰特性(例如，由术语大体上修饰的动词或形容词)不必绝对但足够接近以便实现特性的优点。

本文中论述的包含存储器阵列的装置可以形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在其它情况下，衬底可以是绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOS)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方式来进行掺杂。

本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可以是导电的，且可包括重掺杂的半导体区，例如简并半导体区。源极与漏极可通过轻掺杂的半导体区或沟道分离。如果沟道是n型(例如，大部分载流子为电子)，那么FET可被称为n型FET。如果沟道是p型(例如，大部分载流子为空穴)，那么FET可被称为p型FET。所述沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电率。举例来说，将正电压或负电压分别施加到n型FET或p型FET可使沟道变为导电的。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“被激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“被撤销激活”。

本文中结合附图阐述的描述内容描述了实例配置，且并不表示可实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意指“充当实例、例子或说明”，且不“优选于”或“优于其它实例”。详细描述包含提供对所描述的技术的理解的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构及装置以免混淆所描述实例的概念。

在附图中，类似的组件或特征可具有相同的参考标记。此外，可通过在参考标记后跟着短划线和区分类似组件的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述内容适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，则可以将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施方案在本公开及所附权利要求书的范围内。举例来说，由于软件的性质，本文中所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征还可在物理上位于各个位置处，包含经分布以使得功能的部分在不同物理位置处实施。

举例来说，可用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其被设计成执行本文中所描述的功能的任何组合来实施或执行结合本文中的公开内容而描述的各种说明性块和模块。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置)。

如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”等短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(例如，A和B和C)。并且，如本文中所使用，短语“基于”不应被理解为指代一组封闭条件。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。

提供本文中的描述以使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种方法，其包括：

在存取操作循环的第一阶段期间激活存储器单元；

在所述存取操作循环的所述第一阶段期间将第一状态或第二状态写入到所述存储器单元；

在所述存取操作循环的所述第一阶段之后的所述存取操作循环的第二阶段期间在所述存储器单元处维持所述第一状态或所述第二状态；以及

在所述存取操作循环的所述第二阶段之后的所述存取操作循环的第三阶段期间对所述存储器单元预充电。

2.根据权利要求1所述的方法，其进一步包括：

随机地选择所述第一状态或所述第二状态以在所述存取操作循环的所述第一阶段期间将所述第一状态或所述第二状态写入到所述存储器单元。

3.根据权利要求1所述的方法，其进一步包括：

至少部分地基于在所述存取操作循环的所述第一阶段期间将所述第一状态或所述第二状态写入到所述存储器单元而在所述存取操作循环的所述第三阶段期间将所述第二状态写入到所述存储器单元。

4.根据权利要求3所述的方法，其进一步包括：

至少部分地基于在所述存取操作循环的所述第三阶段期间将所述第二状态写入到所述存储器单元而在所述存取操作循环的所述第三阶段期间且作为对所述存储器单元预充电的部分将所述第一状态或所述第二状态写入到所述存储器单元。

5.根据权利要求4所述的方法，其进一步包括：

随机地选择所述第一状态或所述第二状态以作为对所述存储器单元预充电的部分将所述第一状态或所述第二状态写入到所述存储器单元。

6.根据权利要求3所述的方法，其中在所述存取操作循环的所述第三阶段期间将所述第一状态写入到所述存储器单元发生在对所述存储器单元预充电之前。

7.根据权利要求1所述的方法，其进一步包括：

在所述存取操作循环的所述第一阶段期间且作为激活所述存储器单元的部分将所述第二状态写入到所述存储器单元。

8.一种方法，其包括：

在存取操作循环的第一阶段期间激活存储器单元；

在所述存取操作循环的所述第一阶段之后的所述存取操作循环的第二阶段期间在所述存储器单元处维持第一状态或第二状态；

在所述存取操作循环的所述第二阶段之后的所述存取操作循环的第三阶段期间将所述第二状态写入到所述存储器单元；以及

在所述存取操作循环的所述第三阶段期间且至少部分地基于将所述第二状态写入到所述存储器单元而进行预充电。

9.根据权利要求8所述的方法，其进一步包括：

在所述存取操作循环的所述第一阶段期间将所述第一状态或所述第二状态写入到所述存储器单元，其中在所述存取操作循环的所述第二阶段期间在所述存储器单元处维持所述第一状态或所述第二状态至少部分地基于在所述存取操作循环的所述第一阶段期间在所述存储器单元处写入所述第一状态或所述第二状态。

10.根据权利要求9所述的方法，其进一步包括：

在所述存储器单元处随机地选择所述第一状态或所述第二状态以在所述存取操作循环的所述第一阶段期间在所述存储器单元处写入所述第一状态或所述第二状态。

11.根据权利要求8所述的方法，其进一步包括：

至少部分地基于在所述存取操作循环的所述第三阶段期间在所述存储器单元处写入所述第二状态而在所述存取操作循环的所述第三阶段期间且作为对所述存储器单元预充电的部分在所述存储器单元处写入所述第一状态或所述第二状态。

12.根据权利要求11所述的方法，其进一步包括：

随机地选择所述第一状态或所述第二状态以作为对所述存储器单元预充电的部分在所述存储器单元处写入所述第一状态或所述第二状态。

13.根据权利要求8所述的方法，其进一步包括：

在所述存取操作循环的所述第一阶段期间且作为激活所述存储器单元的部分在所述存储器单元处写入所述第二状态。

14.一种设备，其包括：

存储器阵列，其包括多个存储器单元；以及

控制器，其与所述存储器阵列耦合且能用于使所述设备进行以下操作：

在存取操作循环的第一阶段期间激活所述多个存储器单元中的存储器单元；

在所述存取操作循环的所述第一阶段期间将第一状态或第二状态写入到所述存储器单元；

在所述存取操作循环的所述第一阶段之后的所述存取操作循环的第二阶段期间在所述存储器单元处维持所述第一状态或所述第二状态；以及

在所述存取操作循环的所述第二阶段之后的所述存取操作循环的第三阶段期间对所述存储器单元预充电。

15.根据权利要求14所述的设备，其中所述控制器进一步能用于使所述设备进行以下操作：

至少部分地基于在所述存取操作循环的所述第一阶段期间在所述存储器单元处写入所述第一状态或所述第二状态而在所述存取操作循环的所述第三阶段期间在所述存储器单元处写入所述第二状态。

16.根据权利要求15所述的设备，其中所述控制器进一步能用于使所述设备进行以下操作：

至少部分地基于在所述存取操作循环的所述第三阶段期间在所述存储器单元处写入所述第二状态而在所述存取操作循环的所述第三阶段期间且作为对所述存储器单元预充电的部分在所述存储器单元处写入所述第一状态或所述第二状态。

17.根据权利要求14所述的设备，其中所述控制器进一步能用于使所述设备进行以下操作：

在所述存取操作循环的所述第一阶段期间且作为激活所述存储器单元的部分在所述存储器单元处写入所述第二状态。

18.根据权利要求14所述的设备，其中所述控制器进一步能用于使所述设备进行以下操作：

选择所述第一状态或所述第二状态以在所述存取操作循环的所述第一阶段期间在所述存储器单元处写入所述第一状态或所述第二状态。

19.根据权利要求14所述的设备，其中所述多个存储器单元中的每一存储器单元包括被配置成存储对应于所述第一状态或所述第二状态的电荷的铁电电容器。

20.一种设备，其包括：

存储器阵列，其包括多个存储器单元；以及

控制器，其与所述存储器阵列耦合且能用于使所述设备进行以下操作：

在存取操作循环的第一阶段期间激活存储器单元；

在所述存取操作循环的所述第一阶段之后的所述存取操作循环的第二阶段期间在所述存储器单元处维持第一状态或第二状态；

在所述存取操作循环的所述第二阶段之后的所述存取操作循环的第三阶段期间在所述存储器单元处写入所述第二状态；以及

在所述存取操作循环的所述第三阶段期间且至少部分地基于在所述存储器单元处写入所述第二状态而进行预充电。

21.根据权利要求20所述的设备，其中所述控制器进一步能用于使所述设备进行以下操作：

在所述存取操作循环的所述第一阶段期间在所述存储器单元处写入所述第一状态或所述第二状态，其中在所述存取操作循环的所述第二阶段期间在所述存储器单元处维持所述第一状态或所述第二状态至少部分地基于在所述存取操作循环的所述第一阶段期间在所述存储器单元处写入所述第一状态或所述第二状态。

22.根据权利要求21所述的设备，其中所述控制器进一步能用于使所述设备进行以下操作：

在所述存储器单元处选择所述第一状态或所述第二状态以在所述存取操作循环的所述第一阶段期间在所述存储器单元处写入所述第一状态或所述第二状态。

23.根据权利要求20所述的设备，其中所述控制器进一步能用于使所述设备进行以下操作：

至少部分地基于在所述存取操作循环的所述第三阶段期间在所述存储器单元处写入所述第二状态而在所述存取操作循环的所述第三阶段期间且作为对所述存储器单元预充电的部分在所述存储器单元处写入所述第一状态或所述第二状态。

24.根据权利要求20所述的设备，其中所述控制器进一步能用于使所述设备进行以下操作：

在所述存取操作循环的所述第一阶段期间且作为激活所述存储器单元的部分在所述存储器单元处写入所述第二状态。

25.根据权利要求20所述的设备，其中所述多个存储器单元中的每一存储器单元包括被配置成存储对应于所述第一状态或所述第二状态的电荷的铁电电容器。

Images