KR102111069B1 - 데이터 리드 개시 결정 장치 및 그 방법 - Google Patents

데이터 리드 개시 결정 장치 및 그 방법 Download PDF

Info

Publication number
KR102111069B1
KR102111069B1 KR1020130013026A KR20130013026A KR102111069B1 KR 102111069 B1 KR102111069 B1 KR 102111069B1 KR 1020130013026 A KR1020130013026 A KR 1020130013026A KR 20130013026 A KR20130013026 A KR 20130013026A KR 102111069 B1 KR102111069 B1 KR 102111069B1
Authority
KR
South Korea
Prior art keywords
read
code key
key data
data
start signal
Prior art date
Application number
KR1020130013026A
Other languages
English (en)
Other versions
KR20140100138A (ko
Inventor
류제민
서성민
박주섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130013026A priority Critical patent/KR102111069B1/ko
Priority to US14/073,987 priority patent/US9123407B2/en
Publication of KR20140100138A publication Critical patent/KR20140100138A/ko
Application granted granted Critical
Publication of KR102111069B1 publication Critical patent/KR102111069B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Abstract

본 발명은 반도체 장치에 관한 것으로, 특히 환경 설정 데이터의 리드 개시를 결정하기 위한 장치 및 그 방법에 관한 것이다.
본 발명에 따른 데이터 리드 개시 결정 장치는 코드 키 데이터를 저장하는 저장부와, 리드된 코드 키 데이터에 응답하여 리드 개시 신호를 출력하는 리드 체크부 및 상기 리드 개시 신호에 응답하여 상기 저장부에 저장된 환경 설정 데이터의 리드를 개시하는 제어부를 포함하고, 상기 리드 체크부는 상기 리드된 코드 키 데이터에 응답하여 상기 리드 개시 신호를 순차적으로 전달하여 상기 제어부로 출력하거나, 상기 리드된 코드 키 데이터에 응답하여 리드 개시 신호를 생성하여 상기 제어부로 출력할 수 있다.

Description

데이터 리드 개시 결정 장치 및 그 방법{Device for deciding data read start and method thereof}
본 발명은 반도체 장치에 관한 것으로, 특히 환경 설정 데이터의 리드 개시를 결정하기 위한 장치 및 그 방법에 관한 것이다.
반도체 메모리 장치의 동작 환경을 설정하기 위한 다양한 정보들을 저장하기 위하여 OTP(One-Time Programmable) 비휘발성 메모리, 퓨즈(fuse) 회로 등을 포함하는 환경 설정 데이터 저장 회로를 채용한 기술이 일반적으로 이용되고 있다.
이러한 환경 설정 데이터 저장 회로에는 결함있는 메모리 셀에 대한 리던던시(Redundancy) 정보, 반도체 메모리 장치의 DC 레벨 트리밍(trimming) 정보, MRS(Mode Register Set)정보 등이 저장된다.
상기 퓨즈 회로로서, 레이저 조사에 의해 그 연결이 제어되는 레이저 퓨즈, 전기적 신호에 의해 그 연결이 제어되는 전기적 퓨즈가 이용되거나, 고 저항 상태에서 저 저항 상태로 변환시키는 안티 퓨즈(Anti-fuse) 회로 등이 이용될 수 있다.
이러한 환경 설정 데이터의 리딩 에러는 반도체 메모리 장치의 동작 에러를 유발할 수 있으므로, 환경 설정 데이터의 리딩 에러를 방지하기 위한 기술이 요구되고 있다.
본 발명의 목적은 데이터 리딩 에러를 방지하기 위한 데이터 리드 개시 시점을 결정하는 장치 및 그 방법을 제공하는데 있다.
본 발명의 다른 목적은 데이터 센싱 조건을 조절하여 데이터 리딩 에러를 방지하기 위한 데이터 리드 개시 시점을 결정하는 장치 및 그 방법을 제공하는데 있다.
본 발명의 목적을 달성하기 위한 일 양태에 따른 데이터 리드 개시 결정 장치는, 코드 키 데이터를 저장하는 저장부와, 상기 저장부로부터 리드된, 리드된 코드 키 데이터에 응답하여 리드 개시 신호를 출력하는 리드 체크부 및 상기 리드 개시 신호에 응답하여 상기 저장부에 저장된 환경 설정 데이터의 리드를 개시하는 제어부를 포함하고, 상기 리드 체크부는, 상기 리드된 코드 키 데이터에 응답하여 상기 리드 개시 신호를 순차적으로 전달하여 상기 제어부로 출력하거나, 상기 리드된 코드 키 데이터에 응답하여 리드 개시 신호를 생성하여 상기 제어부로 출력할 수 있다.
본 발명의 일 실시예에 따르면, 상기 코드 키 데이터는 0과 1의 반복 교대 형태인 n 비트의 데이터로 이루어지고, 상기 리드 체크부는 상기 리드된 코드 키 데이터의 직렬 신호가 n/2 개의 상승 에지 또는 n/2 개의 하강 에지를 가지는 경우에 상기 리드 개시 신호를 상기 제어부로 출력할 수 있다.
본 발명의 일 실시예에 따르면, 상기 코드 키 데이터가 0과 1의 반복 교대 형태인 n비트의 데이터로 이루어지고, 상기 리드 체크부는 직렬 연결된 n/2 개의 전달 소자로 이루어지고, 상기 n/2개의 전달 소자는 상기 리드된 코드 키 데이터의 직렬 신호에 존재하는 상승 에지 또는 하강 에지에 응답하여 상기 리드 개시 신호를 순차적으로 전달할 수 있다.
본 발명의 일 실시예에 따르면, 상기 리드 체크부는, 상기 리드된 코드 키 데이터의 직렬 신호에 존재하는 상승 에지 및 하강 에지를 검출하고, 검출된 상승 에지 및 하강 에지의 각 위치가 설정된 위치와 동일한 경우에 상기 리드 개시 신호를 출력할 수 있다.
본 발명의 일 실시예에 따르면, 상기 리드 체크부는, 상기 코드 키 데이터와 동일한 상기 리드된 코드 키 데이터를 입력받은 경우에 상기 리드 개시 신호를 생성하는 로직부를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 저장부에 저장된 데이터를 센싱하기 위한 센싱 회로를 더 포함하고, 상기 제어부는, 상기 센싱 회로를 제1 센싱 모드로 설정하여 상기 코드 키 데이터를 리드하고 상기 리드된 코드 키 데이터에 대한 리드 체크를 수행하는 것을 제어하고, 일정 조건을 만족하면 상기 센싱 회로를 제2 센싱 모드로 변경 설정하여 상기 코드 키 데이터를 리드하고 상기 리드된 코드 키 데이터에 대한 리드 체크를 수행하는 것을 제어할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제어부는, 상기 센싱 회로의 센싱 감도를 높이는 방향으로 센싱 모드를 변경 설정할 수 있다.
본 발명의 일 실시예에 따르면, 상기 일정 조건은, 상기 리드 개시 신호를 수신할 때까지, 상기 코드 키 데이터를 리드하고 리드된 코드 키 데이터에 대한 리드 체크를 수행하는 것을 포함하는 리드 체크 과정을 반복하는 횟수가 소정 횟수에 도달한 것일 수 있다.
본 발명의 다른 양태에 따른 데이터 리드 개시 결정 장치는, 코드 키 데이터를 저장하는 저장부와, 상기 저장부로부터 리드된, 리드된 코드 키 데이터에 응답하여 리드 개시 신호를 출력하는 리드 체크부 및 상기 리드 개시 신호에 응답하여 상기 저장부에 저장된 환경 설정 데이터의 리드를 개시하는 제어부를 포함하고, 상기 리드된 코드 키 데이터는 리드된 순서에 따라 동일한 비트 수의 데이터를 갖는 n개의 구간 코드 키 데이터로 구분되고, 상기 리드 체크부는, 상기 n개의 구간 코드 키 데이터에 각각 대응하는 n개의 구간 리드 체크 블록을 포함하고, 상기 구간 리드 체크 블록 각각은, 대응하는 상기 구간 코드 키 데이터에 응답하여 구간 리드 개시 신호를 순차적으로 전달하여 상기 제어부로 출력하거나, 대응하는 상기 구간 코드 키 데이터에 응답하여 구간 리드 개시 신호를 생성하여 상기 제어부로 출력할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제어부는, 모든 구간 리드 체크 블록으로부터 구간 리드 개시 신호를 전송 받으면, 상기 저장부에 저장된 환경 설정 데이터의 리드를 개시할 수 있다.
본 발명의 일 실시예에 따르면, 상기 저장부에 저장된 데이터를 센싱하기 위한 센싱 회로를 더 포함하고, 상기 제어부는, 상기 센싱 회로를 제1 센싱 모드로 설정하여 상기 코드 키 데이터를 리드하고 상기 리드된 코드 키 데이터의 상기 구간 코드 키 데이터에 대한 구간 리드 체크를 수행하는 것을 제어하고, 일정 조건을 만족하면 상기 센싱 회로를 제2 센싱 모드로 변경 설정하여 상기 코드 키 데이터를 리드하고 상기 리드된 코드 키 데이터의 상기 구간 코드 키 데이터에 대한 구간 리드 체크를 수행하는 것을 제어할 수 있다.
본 발명의 일 실시예에 따르면, 상기 일정 조건은, 리드된 순서가 시간적으로 최후측에 있는 구간부터 이전하여 연속한 소정 개수의 구간에 대하여 구간 리드 체크 과정이 통과된 것이 아닌 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 구간 코드 키 데이터 각각은 0과 1의 반복 교대 형태인 k 비트의 데이터로 이루어지고, 상기 구간 리드 체크 블록은 상기 구간 코드 키 데이터의 직렬 신호가 k/2 개의 상승 에지 또는 k/2 개의 하강 에지를 가지는 경우에 상기 구간 리드 개시 신호를 상기 제어부로 출력할 수 있다.
본 발명의 일 실시예에 따르면, 상기 구간 코드 키 데이터가 0과 1의 반복 교대 형태인 k비트의 데이터로 이루어지고, 상기 구간 리드 체크 블록은 직렬 연결된 k/2 개의 전달 소자로 이루어지고, 상기 k/2개의 전달 소자는 상기 구간 코드 키 데이터의 직렬 신호에 존재하는 상승 에지 또는 하강 에지에 응답하여 상기 구간 리드 개시 신호를 순차적으로 전달할 수 있다.
본 발명의 일 실시예에 따르면, 상기 구간 리드 체크 블록은, 상기 코드 키 데이터 중 대응하는 구간 코드 키 데이터가 속해 있는 구간의 데이터와 동일한 구간 코드 키 데이터를 입력받은 경우에 상기 구간 리드 개시 신호를 생성하는 로직부를 포함할 수 있다.
본 발명의 실시예에 따르면, 적절한 데이터 리딩 시점을 결정하여 줌으로써 데이터의 리딩 에러를 효율적으로 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치의 구성도이다.
도 2a는 본 발명의 실시예에 따른 리드 체크부의 일 예의 블록도이다.
도 2b는 도 2a의 전달부가 직렬로 연결된 D-플립플롭으로 구성된 예를 나타내는 도면이다.
도 3은 도 2b의 구성에 대한 동작 타이밍도를 나타낸 도면이다.
도 4는 본 발명의 실시 예에 따른 데이터 리드 개시 결정 방법을 설명하기 위한 흐름도이다.
도 5는 본 발명의 실시예에 따른 리드 체크부의 일 예의 구성도이다.
도 6은 도 5의 로직부의 로직 구조의 일 예를 나타낸 도면이다.
도 7은 본 발명의 실시예에 따른 데이터 리드 개시 결정 방법을 설명하기 위한 흐름도이다.
도 8은 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치의 구성도이다.
도 9는 본 발명의 실시예에 따른 데이터 리드 개시 결정 방법을 설명하기 위한 흐름도이다.
도 10은 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치의 구성도이다.
도 11은 본 발명의 실시예에 따른 구간별 코드 키 데이터를 설명하기 위한 도면이다.
도 12는 본 발명의 실시예에 따른 데이터 리드 개시 결정 방법을 설명하기 위한 흐름도이다.
도 13은 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치를 포함하는 반도체 메모리 장치의 블록도이다.
도 14는 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치를 포함한 반도체 메모리 장치를 포함하는 적층 반도체 장치의 하나를 나타내는 간략화된 투시도이다.
도 15는 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치를 포함하는 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 블록도이다.
도 16은 본 발명의 실시예에 따른 반도체 메모리 장치 및 광 연결장치를 포함하는 메모리 시스템의 일 예를 나타내는 블록도이다.
도 17은 본 발명의 실시예에 따른 반도체 메모리 장치를 포함하는 정보처리 시스템의 일 예를 나타내는 블록도이다.
도 18은 본 발명의 실시예에 따른 리드 체크부의 일 예의 구성도이다.
도 19는 도 18의 리드 체크부의 동작을 설명하기 위한 타이밍도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예들을 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치의 구성도이다.
도 1을 참조하면, 데이터 리드 개시 결정 장치(10)는 제어부(100), 데이터 저장 및 센싱부(200), 리드 체크부(300)를 포함할 수 있다.
제어부(100)는 전원을 인가받으면, 코드 키 데이터가 저장되어 있는 어드레스를 포함한 코드 키 리드 명령(CKRC)을 데이터 저장 및 센싱부(200)로 전송하고, 데이터 저장 및 센싱부(200)로부터 리드된 코드 키 데이터(RCK)를 수신한다.
제어부(100)는 리드된 코드 키 데이터(RCK)를 수신하면, 수신받은 리드된 코드 키 데이터(RCK)를 리드 체크부(300)로 전송하거나, 리드 개시 신호(RSS)를 생성하여 리드 개시 신호(RSS) 및 리드된 코드 키 데이터(RCK)를 리드 체크부(300)로 전송한다.
제어부(100)는 리드 체크부(300)로부터 리드 개시 신호(RSS)를 수신하면, 데이터 저장 및 센싱부(200)로부터 환경 설정 데이터를 리드하기 시작한다.
데이터 저장 및 센싱부(200)는 다수의 비트라인(BL)과, 다수의 워드 라인(WL)과, 비트라인(BL)과 워드라인(WL)의 교차 지점에 배치되는 데이터 저장 셀(212)을 포함하는 데이터 저장 셀 어레이(210)과, 일단의 입력 단자(+)가 비트 라인에 연결되고, 타단의 입력 단자(-)가 기준 전압(Vref)에 연결되는 센싱 회로(222)를 포함하는 센싱 유닛(220)을 포함할 수 있다.
데이터 저장 및 센싱부(200)는 제어부(100)로부터의 코드 키 리드 명령(CKRC)에 응답하여 데이터 저장 셀 어레이(210) 중에서 코드 키 데이터가 저장되어 있는 데이터 저장 셀로부터 코드 키 데이터를 리드하여 제어부(100)로 전송한다.
데이터 저장 셀 어레이(210)는 코드 키 데이터 및 환경 설정 데이터를 저장한다.
데이터 저장 셀(212)은 OTP(One-Time Programmable) 비휘발성 메모리 셀이거나 안티 퓨즈(Anti-Fuse) 셀일 수 있다.
센싱 유닛(220)은 데이터 메모리 셀(212)에 저장되어 있는 데이터를 센싱 회로(222)를 통해 리드한 후, 리드된 데이터를 제어부(100)로 전송하여 준다.
센싱 회로(222)는 비트 라인의 전압과 기준 전압을 이용하여 해당 비트라인에 연결된 데이터 저장 셀에 저장된 데이터를 센싱한다.
리드 체크부(300)는, 제어부(100)로부터 리드된 코드 키 데이터(RCK) 및 리드 개시 신호(RSS)를 수신한 경우에는 리드된 코드 키 데이터(RCK)를 이용하여 수신한 리드 개시 신호(RSS)를 제어부(100)로 재전송할 수 있고, 제어부(100)로부터 리드된 코드 키 데이터(RCK)를 수신한 경우에는 리드된 코드 키 데이터(RCK)를 이용하여 리드 개시 신호(RSS)를 생성하여 제어부(100)로 전송하여 줄 수 있다.
도 2a는 본 발명의 실시예에 따른 리드 체크부의 일 예의 블록도이다.
도 1 및 도 2a를 참조하면, 리드 체크부(300)는 리드된 코드 키 데이터(RCK)에 응답하여 수신된 리드 개시 신호(RSS)를 제어부(100)로 전달할 수 있는 전달부(310)로 구성될 수 있다.
전달부(310)는 리드된 코드 키 데이터(RCK)가 리드 에러 없이 정확히 리드된 경우에는 리드된 코드 키 데이터에 응답하여 리드 개시 신호(RSS)를 제어부(100)로 전달하여 줄 수 있다. 그러나, 리드된 코드 키 데이터(RCK)에 리드 에러가 발생한 경우에는 리드 개시 신호(RSS)를 제어부(100)로 전달할 수 없다.
전달부(310)는 리드 개시 신호(RSS)를 전달할 수 있는 래치 회로 또는 플립플롭 회로로 구성될 수 있다.
도 2b는 도 2a의 전달부가 직렬로 연결된 D-플립플롭으로 구성된 예를 나타내는 도면이다.
리드 개시 신호(RSS)는 리드된 코드 키 데이터(RCK)에 응답하여 제1 플립플롭(312-1), 제2 플립플롭(312-2), 제3 플립플롭(312-3), 제4 플립플롭(312-4)을 통해 전달될 수 있다.
리드된 코드 키 데이터(RCK)는 직렬 신호 형태로 각 플립플롭의 클럭단에 입력된다.
도 3은 도 2b의 구성에 대한 동작 타이밍도를 나타낸 도면이다.
도 2b 및 도 3을 참조하면, 코드 키 데이터가 01010101의 8비트 데이터로 설정되어 있을 경우, 코드 키 데이터가 에러 없이 리드되면 리드된 코드 키 데이터(RCK)는 01010101의 직렬 신호로써 각 플립플롭의 클럭단에 입력될 수 있다.
로직 하이의 리드 개시 신호(RSS)가 제1 플립플롭(312-1)에 입력되고, 리드된 코드 키 데이터(RCK)의 첫 번째 상승 에지에 응답하여 제1 플립플롭(312-1)은 리드 개시 신호를 출력 신호(OUT1)로써 전달한다.
출력 신호(OUT1)가 제2 플립플롭(312-2)에 입력되고, 리드된 코드 키 데이터(RCK)의 두 번째 상승 에지에 응답하여 제2 플립플롭(312-2)은 리드 개시 신호를 출력 신호(OUT2)로써 전달한다.
출력 신호(OUT2)가 제3 플립플롭(312-3)에 입력되고, 리드된 코드 키 데이터(RCK)의 세 번째 상승 에지에 응답하여 제3 플립플롭(312-3)은 리드 개시 신호를 출력 신호(OUT3)로써 전달한다.
출력 신호(OUT3)가 제4 플립플롭(312-4)에 입력되고, 리드된 코드 키 데이터(RCK)의 네 번째 상승 에지에 응답하여 제4 플립플롭(312-4)은 리드 개시 신호를 출력 신호(OUT4)로써 전달한다. 출력 신호(OUT4)는 제어부로 전송된다.
만일, 코드 키 데이터에 대하여 리드 에러가 발생하였다면, 리드된 코드 키 데이터(RCK)는 리드 개시 신호(RSS)의 전달을 완료하기 위한 필요한 수의 상승 에지를 가질 수 없게 되고 결국 리드 개시 신호는 제어부(100)로 전달될 수 없게 된다.
실시예에 따라서는 전달부는 4개의 하강 에지 트리거형 플립플롭이 직렬로 연결되는 구조를 취할 수 있음은 당연하다. 이 경우 코드 키 데이터는 10101010으로 이루어질 수 있다.
위의 두 예에 따를 경우, 코드 키가 0과 1의 반복 교대 형태로 n비트로 구성되었다면, 전달부는 n/2개의 에지 트리거형 플립플롭이 직렬로 연결되는 구조를 취할 수 있다.
실시 예에 따라서는 리드 개시 신호(RSS)는 제어부(100)에서 생성되는 것이 아니라 전원 인가에 응답하여 리드 체크부(300)에서 생성되어 전달부(310)에 입력될 수도 있다.
도 4는 본 발명의 실시 예에 따른 데이터 리드 개시 결정 방법을 설명하기 위한 흐름도이다.
도 1, 도 2a 및 도 4를 참조하면, 데이터 리드 개시 결정 장치(10)에 전원이 인가되고(S402), 전원 인가에 응답하여 리드 개시 신호(RSS)가 생성된다(S404).
리드 개시 신호(RSS)는 제어부(100)에서 생성되어 리드 체크부(300)의 전달부(310)로 전송될 수도 있고, 리드 체크부(300)에서 생성되어 리드 체크부의 전달부(310)에 입력될 수도 있다.
다음으로, 제어부(100)는 데이터 저장 및 생성부(200)로 코드 키 데이터의 리드를 명령하고, 리드된 코드 키 데이터(RCK)를 데이터 저장 및 생성부(200)로부터 수신한다(S406).
다음으로, 전달부(310)는 리드 개시 신호(RSS)를 수신하고, 리드된 코드 키 데이터(RCK)에 응답하여 리드 개시 신호(RSS)를 전달하는 동작을 수행한다(S408).
다음으로, 제어부(100)는 리드 개시 신호(RSS)를 전달받았는지를 판단한다(S410).
리드 개시 신호의 전달이 이루지지 않은 경우에는, 리드 개시 신호, 전달부의 각 플립플롭의 입력단이 초기 상태로 리셋되는 리드 체크 리셋이 수행되고(S412), S404 단계로 궤환하게 된다.
리드 개시 신호의 전달이 이루어진 경우에는, 제어부(100)는 데이터 저장 및 생성부(200)를 제어하여 환경 설정 데이터의 리드를 개시하고, 리드된 환경 설정 데이터에 따라 동작 환경을 설정한다(S414).
도 5는 본 발명의 실시예에 따른 리드 체크부의 일 예의 구성도이다.
도 1 및 도 5를 참조하면, 리드 체크부(300)는 제어부(100)로부터 수신한 직렬 신호인 리드된 코드 키 데이터(RCK)에 응답하여 리드 개시 신호(RSS)를 출력하는 리드 개시 신호 생성부(320)로 구성될 수 있다. 리드 개시 신호 생성부(320)는 설정되어 있는 코드 키 데이터가 리드 에러 없이 정확히 리드된 경우에는, 리드 개시 신호(RSS)를 생성하여 출력한다.
리드 개시 신호 생성부(320)는 8비트의 직렬 신호 형태인 리드된 코드 키 데이터(RCK<D0,D7>)를 입력받아 8비트의 병렬 신호로 변환하여 출력하는 직병렬 변환기(322)와, 직병렬 변환기(322)로부터 입력받은 병렬 변환된 리드된 코드 키 데이터에 응답하여 리드 개시 신호(RSS)를 출력하는 로직부(324)를 포함할 수 있다.
도 6은 도 5의 로직부의 로직 구조의 일 예를 나타낸 도면이다.
도 6을 참조하면, 로직부(324)는 병렬 신호로 변환된 리드된 코드 키 데이터를 입력받는 4개의 제1 논리 게이트(324-1, 324-2, 324-3, 324-4)와, 제1 논리 게이트의 출력을 입력받는 제2 논리 게이트(324-5)로 구성될 수 있다.
설정된 코드 키 데이터가 01010101일 경우, 리드된 코드 키 데이터가 리드 에러 없이 정확히 리드되었다면, 리드된 코드 키 데이터(RCK) 중 제1 비트 데이터(RCK<D0>), 제3 비트 데이터(RCK<D2>), 제5 비트 데이터(RCK<D4>), 제7 비트 데이터(RCK<D6>)는 각각 로직 로우이고, 리드된 코드 키 데이터(RCK) 중 제2 비트 데이터(RCK<D1>), 제4 비트 데이터(RCK<D3>), 제6 비트 데이터(RCK<D5>), 제8 비트 데이터(RCK<D8>)는 각각 로직 하이이므로, 제1 논리 게이트(324-1, 324-2, 324-3, 324-4)의 출력은 모두 로직 하이이고, 제2 논리 게이트(324-5)는 로직 하이의 리드 개시 신호(RSS)를 출력한다.
설정된 코드 키 데이터가 01010101일 경우, 리드된 코드 키 데이터에 리드 에러가 발생하였다면, 제2 논리 게이트(324-5)는 로직 로우의 신호를 출력하게 되는데, 이 로직 로우의 신호는 리드 개시 신호(RSS)로서의 기능을 수행하지 못한다.
도 7은 본 발명의 실시예에 따른 데이터 리드 개시 결정 방법을 설명하기 위한 흐름도이다.
도 1, 도 5 및 도 7을 참조하면, 데이터 리드 개시 결정 장치(10)에 전원이 인가된다(S702).
다음으로, 제어부(100)는 데이터 저장 및 생성부(200)로 코드 키 데이터 리드를 명령하고, 리드된 코드 키 데이터(RCK)를 데이터 저장 및 생성부(200)로부터 수신한다(S704).
다음으로, 리드 개시 신호 생성부(320)는 리드된 코드 키 데이터(RCK)를 입력 받고, 리드된 코드 키 데이터(RCK)에 기초하여 논리 연산한다(S706).
다음으로, 제어부(100)는 리드 개시 신호 생성부(320)로부터 출력 신호를 전송 받아 리드 개시 신호가 생성되었는지를 판단한다(S708). 출력 신호가 로직 하이인 경우에는 리드 개시 신호가 생성된 것으로 판단하고, 출력 신호가 로직 로우인 경우에는 리드 개시 신호가 생성되지 않은 것으로 판단할 수 있다.
리드 개시 신호가 생성된 경우에는, 제어부(100)는 데이터 저장 및 생성부(200)를 제어하여 환경 설정 데이터의 리드를 개시하고, 리드된 환경 설정 데이터에 따라 동작 환경을 설정한다(S710).
리드 개시 신호가 생성되지 않은 경우에는, S704 단계로 궤환하게 된다.
도 18은 본 발명의 실시예에 따른 리드 체크부의 일 예의 구성도이다.
도 1 및 도 18을 참조하면, 리드 체크부(300)는 제어부(100)로부터 수신한 직렬 신호인 리드된 코드 키 데이터(RCK<D0, D7>)에서 상승 에지 및 하강 에지를 검출하는 에지 검출부(1820)와, 에지 검출부(1820)로부터 출력되는 에지 검출 신호(SED)를 수신하고, 에지 검출 신호를 바탕으로 에지가 특정 시점에 검출되었는지를 판단한 후, 리드 개시 신호(RSS)를 생성하여 출력하는 리드 개시 신호 생성부(1840)로 구성될 수 있다. 리드 개시 신호 생성부(1840)는 설정되어 있는 코드 키 데이터가 리드 에러 없이 정확히 리드된 경우에는, 리드 개시 신호(RSS)를 생성하여 출력한다.
도 19는 도 18의 리드 체크부의 동작을 설명하기 위한 타이밍도이다.
도 18 및 도 19를 참조하면, 리드된 코드 키 데이터(RCK<D0,D7>)는 클럭 펄스 신호(PCK)에 응답하여 순차적으로 에지 검출부(1820)로 입력된다. 리드된 코드 키 데이터의 직렬 신호는 하나 이상의 상승 에지 또는 하강 에지를 포함할 수 있다.
먼저, SRCK_EX1은, 설정된 코드 키 데이터가 8비트로 구성된 00001111 이고 리드 에러 없이 리드될 경우에, 에지 검출부(1820)에 입력되는 직렬 형태의 리드된 코드 키 데이터 신호를 나타낸다.
에지 검출부(1820)는 T4의 시점에서 상승 에지를 검출하여, 상응하는 에지 검출 신호(SED)를 리드 개시 신호 생성부(1840)로 전송하고, 리드 개시 신호 생성부(1840)는 에지 검출 신호(SED)에 응답하여 T4 시점에 상승 에지가 발생하였고, 하강 에지는 발생하지 않았음을 판단하고, 리드 개시 신호(RSS)를 생성하여 출력할 수 있다.
만일, T4 시점을 제외한 다른 시점에 상승 에지가 검출되거나, 하강 에지가 검출된 경우에는, 리드 에러가 발생한 것으로서 리드 개시 신호(RSS)는 생성되지 않을 것이다.
다음으로, SRCK_EX2은, 설정된 코드 키 데이터가 8비트로 구성된 00110011 이고 리드 에러 없이 리드될 경우에, 에지 검출부(1820)에 입력되는 직렬 형태의 리드된 코드 키 데이터 신호를 나타낸다.
에지 검출부(1820)는 T2, T6의 시점에서 상승 에지를 각각 검출하고 T4 시점에서 하강 에지를 검출하여, 상응하는 에지 검출 신호(SED)를 리드 개시 신호 생성부(1840)로 전송하고, 리드 개시 신호 생성부(1840)는 에지 검출 신호(SED)에 응답하여 T2, T6 시점에 상승 에지가 발생하였고, T4 시점에 하강 에지가 발생하였음을 판단하고, 리드 개시 신호(RSS)를 생성하여 출력할 수 있다.
만일, T2, T6 시점을 제외한 다른 시점에 상승 에지가 검출되거나, T4 시점을 제외한 다른 시점에 하강 에지가 검출된 경우에는, 리드 에러가 발생한 것으로서 리드 개시 신호(RSS)는 생성되지 않을 것이다.
다음으로, SRCK_EX3은, 설정된 코드 키 데이터가 8비트로 구성된 01010101 이고 리드 에러 없이 리드될 경우에, 에지 검출부(1820)에 입력되는 직렬 형태의 리드된 코드 키 데이터 신호를 나타낸다.
에지 검출부(1820)는 T1, T3, T5, T7의 시점에서 상승 에지를 각각 검출하고 T2, T4, T6 의 시점에서 하강 에지를 각각 검출하여, 상응하는 에지 검출 신호(SED)를 리드 개시 신호 생성부(1840)로 전송하고, 리드 개시 신호 생성부(1840)는 에지 검출 신호(SED)에 응답하여 T1, T3, T5, T7의 시점에 상승 에지가 발생하였음을 판단하고, 리드 개시 신호(RSS)를 생성하여 출력할 수 있다.
만일, T1, T3, T5, T7 시점을 제외한 다른 시점에 상승 에지가 검출되거나, T2, T4, T6 시점을 제외한 다른 시점에 하강 에지가 검출된 경우에는, 리드 에러가 발생한 것으로서 리드 개시 신호(RSS)는 생성되지 않을 것이다.
도 8은 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치의 구성도이다.
도 8을 참조하면, 데이터 리드 개시 결정 장치(20)는 제어부(400), 데이터 저장 및 센싱부(200), 리드 체크부(300)를 포함할 수 있다.
도 8의 구성은 도 1의 구성을 기본으로 하고, 여기서는 차이점만을 상세하게 설명하기로 한다.
제어부(400)는 코드 키 데이터를 리드하고 리드된 코드 키 데이터(RCK)를 리드 체크부(300)로 전송하고 대응하는 리드 개시 신호를 전송받았는지를 확인하는 것을 포함하는 리드 체크 과정을 소정 횟수 진행하고, 소정 횟수 내에 리드 개시 신호를 전송받지 못하면, 로직 하이의 기준전압 제어신호(SCVref)를 멀티플렉서(230)로 출력할 수 있다.
멀티플렉서(230)는 기준전압 제어신호(SCVref)에 응답하여 제1 기준전압(Vref1) 또는 제2 기준전압(Vref2)을 선택적으로 센싱 회로(222)의 비교 전압 입력단(-)에 인가할 수 있다. 즉, 멀티플렉서(230)는 기준전압 제어신호(SCVref)가 로직 로우인 경우에는 제1 기준전압(Vref1)을, 기준전압 제어신호(SCVref)가 로직 하이인 경우에는 제2 기준전압(Vref2)을 각각 출력할 수 있다.
여기서, 상기 제2 기준 전압(Vref2)은 상기 제1 기준 전압(Vref1)보다 전압이 낮을 수 있다. 본 실시 예에서는, 리드 체크 과정을 소정 횟수 반복하는 동안 계속하여 코드 키 데이터의 리드 에러가 발생한다면, 제어부(400)는 센싱 회로(222)의 센싱 감도를 높이기 위해 센싱 회로에 인가되는 기준 전압을 제1 기준전압보다 전압이 낮은 제2 기준전압으로 변경하도록 하는 기준전압 제어신호(SCVref)를 출력할 수 있다.
본 실시예에서는, 센싱 회로의 기준전압을 변경하여 센싱 감도를 높여 줌으로써 센싱 조건을 변경하는 것을 예시하였으나, 실시예에 따라서는, 센싱 회로와 연결된 비트 라인의 전압 레벨을 변경하여 줌으로써 센싱 감도를 높여줄 수도 있다.
도 9는 본 발명의 실시예에 따른 데이터 리드 개시 결정 방법을 설명하기 위한 흐름도이다.
도 8 및 도 9를 참조하면, 데이터 리드 개시 결정 장치(20)에 전원이 인가된다(S902).
다음으로, 제어부(400)는 로직 로우의 기준전압 제어신호(SCVref)를 출력함으로써 제1 센싱 모드를 설정한다(S904).
다음으로, 제어부(400)는 리드 체크 과정을 진행하도록 제어한다(S906). 여기서, 리드 체크 과정은, 도 4의 S404 내지 S412 단계 또는 도 7의 S704 내지 S708 단계를 수행하는 것을 나타낸다.
다음으로, 제어부(400)는 리드 체크 과정이 통과하였는지를 판단한다(S908). 예컨대, 단일의 리드 체크 과정에서 리드 개시 신호를 수신하였는지를 판단한다.
다음으로, 리드 체크 과정을 통과한 경우에는 제어부(400)는 환경 설정 데이터의 리드를 개시하고(S918), 리드 체크 과정을 통과하지 못한 경우에는 제어부(400)는 리드 체크 과정이 반복하여 소정 횟수 진행되었는지를 판단한다(S910).
다음으로, 리드 체크 과정이 소정 횟수 진행되지 않은 경우에는, S906 단계로 궤환하고, 리드 체크 과정이 소정 횟수 진행된 경우에는, 제어부(400)는 로직 하이의 기준전압 제어신호(SCVref)를 출력함으로써 센싱 회로의 센싱 감도를 높일 수 있는 제2 센싱 모드를 설정한다(S912).
다음으로, 제어부(400)는 리드 체크 과정을 진행하도록 제어한다(S914). 여기서, 리드 체크 과정은, 도 4의 S404 내지 S412 단계 또는 도 7의 S704 내지 S708 단계를 수행하는 것을 나타낸다.
다음으로, 제어부(400)는 리드 체크 과정이 통과하였는지를 판단한다(S916).
다음으로, 리드 체크 과정을 통과한 경우에는 제어부(400)는 환경 설정 데이터의 리드를 개시하고(S918), 리드 체크 과정을 통과하지 못한 경우에는 S914 단계로 궤환한다.
도 10은 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치의 구성도이다.
도 10을 참조하면, 데이터 리드 개시 결정 장치(30)는 제어부(500), 데이터 저장 및 센싱부(200), 리드 체크부(600)를 포함할 수 있다.
도 10의 구성은 도 1의 구성을 기본으로 하고, 여기서는 차이점만을 상세하게 설명하기로 한다.
제어부(500)는 리드 개시 신호(RSS)를 리드 체크부(600)의 각 구간별 전달 블록(610-1, 610-2, 610-3, …, 610-n)으로 전송하고, 리드된 코드 키 데이터(RCK)를 구간별로 구분한 구간별 코드 키 데이터(RCK_R1, RCK_R2, RCK_R3, …, RCK_Rn)를 리드 체크부(600)의 대응하는 구간별 전달 블록(610-1, 610-2, 610-3, …, 610-n)으로 전송하고, 구간별 전달 블록(610-1, 610-2, 610-3, …, 610-n)으로부터 구간별 리드 개시 신호(RSS_R1, RSS_R2, RSS_R3, …, RSS_Rn)를 전송 받았는지를 판단할 수 있다.
도 11은 본 발명의 실시예에 따른 구간별 코드 키 데이터를 설명하기 위한 도면이다.
설정된 코드 키 데이터가 m 비트로 이루어진 경우, 리드된 코드 키 데이터(RCK)의 리드 순서에 따라 m/n 비트씩 구분하여 제1 구간(R1)부터 제n 구간(Rn) 까지 구분될 수 있다.
제1 구간(R1)에 포함된 코드 키 데이터는 제1 구간 코드 키 데이터(RCK_R1), 제2 구간(R2)에 포함된 코드 키 데이터는 제2 구간 코드 키 데이터(RCK_R2), 제3 구간(R3)에 포함된 코드 키 데이터는 제3 구간 코드 키 데이터(RCK_R3), …, 제n 구간에 포함된 코드 키 데이터는 제n 구간 코드 키 데이터(RCK_Rn)로 구분될 수 있다.
제어부(500)는 모든 구간 전달 블록으로부터 구간 리드 개시 신호를 전송 받은 것이 아닌 경우에, 리드 체크부(600)의 최후측 구간 전달 블록(610-n)부터 이전하여 연속한 소정 개수의 구간 전달 블록(예컨대, 소정 개수가 4인 경우, 610-n, 610-(n-1), 610-(n-2), 610-(n-3))으로부터 구간 리드 개시 신호를 전송 받은 것이 아닌 경우에는 로직 하이의 기준전압 제어신호(SCVref)를 멀티플렉서(230)로 출력할 수 있다.
멀티플렉서(230)는 기준전압 제어신호(SCVref)에 응답하여 제1 기준전압(Vref1) 또는 제2 기준전압(Vref2)을 선택적으로 센싱 회로(222)의 비교 전압 입력단(-)에 인가할 수 있다. 즉, 멀티플렉서(230)는 기준전압 제어신호(SCVref)가 로직 로우인 경우에는 제1 기준전압(Vref1)을, 기준전압 제어신호(SCVref)가 로직 하이인 경우에는 제2 기준전압(Vref2)을 각각 출력할 수 있다.
여기서, 상기 제2 기준 전압(Vref2)은 상기 제1 기준 전압(Vref1)보다 전압이 낮을 수 있다. 본 실시 예에서는, 코드 키 데이터를 리드하는 과정에서 시간적으로 늦게 리드되는 후측 구간에 대하여도 리드 에러가 발생한다면, 제어부(500)는 센싱 회로(222)의 센싱 감도를 높이기 위해 센싱 회로에 인가되는 기준 전압을 제1 기준전압보다 전압이 낮은 제2 기준전압으로 변경하도록 하는 기준전압 제어신호(SCVref)를 출력할 수 있다.
본 실시예에서는, 센싱 회로의 기준전압을 변경하여 센싱 감도를 높이는 것을 예시하였으나, 실시예에 따라서는, 센싱 회로와 연결된 비트 라인의 전압 레벨을 변경하여 줌으로써 센싱 감도를 높여줄 수도 있다.
리드 체크부(600)는 구간별 코드 키 데이터의 구간 개수와 동일한 수의 구간 전달 블록(610-1, 610-2, 610-3, …, 610-n)을 포함할 수 있다.
각 구간 전달 블록은 리드 개시 신호 및 대응하는 구간 코드 키 데이터를 수신하고, 대응하는 구간 코드 키 데이터에 응답하여 리드 개시 신호를 전달함으로써 대응하는 구간 리드 개시 신호를 출력할 수 있다.
구간 코드 키 데이터가 8 비트이면 각 구간 전달 블록은 도 2b 및 도 3에서 설명한 내용이 적용될 수 있다.
실시예에 따라서는, 리드 개시 신호(RSS)를 제어부로부터 수신하는 것이 아니라 리드 체크부(600)에서 생성하여 각 구간 전달 블록으로 입력할 수도 있다.
실시예에 따라서는, 구간 전달 블록을 도 5 및 도 6에서와 같이 리드 개시 신호 생성부로 구성할 수도 있다. 이 경우 제어부(500)로부터 리드 체크부(600)로의 리드 개시 신호의 전송은 필요하지 않다. 이 두 경우를 모두 상정하여, 구간 전달 블록을 구간 리드 체크 블록으로 명명할 수 있다.
도 12는 본 발명의 실시예에 따른 데이터 리드 개시 결정 방법을 설명하기 위한 흐름도이다.
도 10 및 도 12를 참조하면, 데이터 리드 개시 결정 장치(30)에 전원이 인가된다(S1202).
다음으로, 제어부(500)는 로직 로우의 기준전압 제어신호(SCVref)를 출력함으로써 제1 센싱 모드를 설정한다(S1204).
다음으로, 제어부(500)는 구간별 리드 체크 과정을 진행하도록 제어한다(S1206). 여기서, 구간별 리드 체크 과정은, 각 구간별로 도 4의 S412, S404 내지 S408 단계 또는 도 7의 S704 내지 S706 단계를 수행하는 것을 나타낸다.
다음으로, 제어부(500)는 모든 구간에 대하여 리드 체크 과정이 통과하였는지를 판단한다(S1208). 즉, 구간별 리드 체크 과정에서 모든 구간에 대하여 리드 개시 신호를 수신하였는지를 판단한다.
다음으로, 모든 구간에 대하여 리드 체크 과정을 통과한 경우에는 제어부(500)는 환경 설정 데이터의 리드를 개시하고(S1218), 모든 구간에 대하여 리드 체크 과정을 통과한 것이 아닌 경우에는 제어부(500)는 최후측 구간부터 이전하여 연속한 소정 개수의 구간에 대하여 리드 체크 과정이 통과하였는지를 판단한다(S1210).
다음으로, 최후측 구간부터 이전하여 연속한 소정 개수의 구간에 대하여 리드 체크 과정이 통과한 경우에는, S1206 단계로 궤환하고, 최후측 구간부터 이전하여 연속한 소정 개수의 구간에 대하여 리드 체크 과정이 통과한 것이 아닌 경우에는, 제어부(500)는 로직 하이의 기준전압 제어신호(SCVref)를 출력함으로써 센싱 회로의 센싱 감도를 높일 수 있는 제2 센싱 모드를 설정한다(S1212).
다음으로, 제어부(500)는 구간별 리드 체크 과정을 진행하도록 제어한다(S1214). 여기서, 구간별 리드 체크 과정은, 구간별로 도 4의 S412, S404 내지 S408 단계 또는 도 7의 S704 내지 S706 단계를 수행하는 것을 나타낸다.
다음으로, 제어부(500)는 모든 구간에 대하여 리드 체크 과정이 통과하였는지를 판단한다(S1216).
다음으로, 모든 구간에 대하여 리드 체크 과정을 통과한 경우에는 제어부(500)는 환경 설정 데이터의 리드를 개시하고(S1218), 모든 구간에 대하여 리드 체크 과정을 통과한 것이 아닌 경우에는 S1214 단계로 궤환한다.
도 13은 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치를 포함하는 반도체 메모리 장치의 블록도이다.
도 13을 참조하면, 반도체 메모리 장치(1300)는 데이터 리드 개시 결정 장치(1310)와, 데이터 리드 개시 결정 장치로부터 출력된 환경 설정 데이터를 저장하고 제2 레지스터부로 전달하는 제1 레지스터부(1320)와, 제1 레지스터부로부터 전달받은 환경 설정 데이터를 저장하는 제2 레지스터부(1332, 1334)와, 데이터를 저장하는 메모리 셀 어레이(1340)와, 메모리 셀 어레이의 워드 라인 및 비트 라인을 구동하기 위한 로우 및 칼럼 디코더(1352, 1354)와, 리던던트 셀을 구동하기 위한 스페어 로우 및 스페어 칼럼 디코더(1362, 1364)와, 결함 셀의 어드레스 정보와 외부의 어드레스 정보를 비교하기 위한 로우 및 칼럼 비교부(1372, 1374)를 포함할 수 있다.
데이터 리드 개시 결정 장치(1310)는 전술한 실시예들 중 어느 하나가 적용될 수 있다.
제1 레지스터부(1320)는 데이터 리드 개시 결정 장치로부터 출력된 환경 설정 데이터를 저장하였다가 제2 레지스터부(1332, 1334)로 전달한다. 제2 레지스터부에 저장된 환경 설정 데이터를 이용하여 반도체 메모리 장치의 동작 환경이 설정될 수 있다.
제2 레지스터부(1332, 1334)는 제1 레지스터부로부터 환경 설정 데이터를 하나의 비트씩 순차적으로 수신하고 이를 저장한다. 제2 레지스터부(1332, 1334)는 환경 설정 데이터를 필요로 하는 각종 회로 블록에 인접하여 배치될 수 있다. 예컨대, 결함 셀의 로우 어드레스 정보를 저장하는 레지스터부(1332)는 로우 비교부(1372)에 인접하게 배치될 수 있다. 또한, 결함 셀의 칼럼 어드레스 정보를 저장하는 레지스터부(1334)는 칼럼 비교부(1374)에 인접하게 배치될 수 있다.
로우 비교부(1372)는 외부로부터 제공되는 로우 어드레스를 결함 셀의 로우 어드레스 정보와 비교하고, 그 비교 결과에 따라 로우 디코더(1352) 또는 스페어 로우 디코더(1362)를 구동한다. 이와 유사하게, 칼럼 비교부(1374)는 외부로부터 제공되는 칼럼 어드레스를 결함 셀의 칼럼 어드레스 정보와 비교하고, 그 비교 결과에 따라 칼럼 디코더(1354) 또는 스페어 칼럼 디코더(1364)를 구동한다.
로우 및 칼럼 비교부 각각은 외부로부터의 어드레스 정보와 결함 셀의 어드레스 정보를 비교하기 위한 다수 개의 논리 소자를 포함할 수 있다.
도 14는 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치를 포함한 반도체 메모리 장치를 포함하는 적층 반도체 장치의 하나를 나타내는 간략화된 투시도이다.
도 14를 참조하면, 적층 반도체 장치(1400)는 관통 전극(Through-Silicon Via)(1460)에 의해 전기적으로 연결된 인터페이스 칩(1410) 및 메모리 칩들(1420, 1430, 1440, 1450)을 포함한다. 도 14에는 두 개의 행으로 배치된 관통 전극(1460)이 도시되어 있지만, 적층 반도체 장치(1400)는 임의의 개수의 관통 전극들을 가질 수 있다.
적층 반도체 장치(1400)에 포함된 메모리 칩들(1420, 1430, 1440, 1450)은 상기 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치를 포함할 수 있다. 인터페이스 칩(1410)은 메모리 칩들(1420, 1430, 1440, 1450)과 외부 장치 사이에서 인터페이스를 수행한다.
도 15는 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치를 포함하는 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 블록도이다.
도 15를 참조하면, 메모리 시스템(1500)은 메모리 컨트롤러(1510) 및 반도체 메모리 장치(1520)를 포함할 수 있다.
메모리 컨트롤러(1510)는 어드레스 신호(ADD) 및 커맨드(CMD)를 발생시키고 버스들을 통해서 반도체 메모리 장치(1520)에 제공한다. 데이터(DQ)는 버스를 통해서 메모리 컨트롤러(1510)에서 반도체 메모리 장치(1520)로 전송되거나, 버스를 통해서 반도체 메모리 장치(1520)에서 메모리 컨트롤러(1510)로 전송된다.
반도체 메모리 장치(1520)는 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치를 포함할 수 있다.
도 16은 본 발명의 실시예에 따른 반도체 메모리 장치 및 광 연결장치를 포함하는 메모리 시스템의 일 예를 나타내는 블록도이다.
도 16을 참조하면, 메모리 시스템(1600)은 컨트롤러(1620), 반도체 메모리 장치(1630) 및 컨트롤러(1620)와 반도체 메모리 장치(1630)를 인터커넥션하는 다수의 광 연결장치(Optical Link; 1610a 및 1610b)를 포함할 수 있다. 컨트롤러(1620)는 컨트롤 유닛(1621). 제 1 송신부(1622), 제 1 수신부(1623)를 포함할 수 있다. 컨트롤 유닛(1621)은 제어 신호(SN1)를 제 1 송신부(1622)로 전송한다.
제 1 송신부(1622)는 제 1 광 변조기(1622_1)를 포함할 수 있으며, 제 1 광 변조기(1622-1)는 전기 신호인 제어 신호(SN1)를 제 1 광 송신 신호(OTP1)로 변환하여 광 연결장치(1610a)로 전송한다.
제 1 수신부(1623)는 제 1 광 복조기(1623_1)를 포함할 수 있으며, 제 1 광 복조기(1623_1)는 광 연결장치(1610b)로부터 수신된 제 2 광 수신 신호(OPT2')를 전기 신호인 데이터 신호(SN2)로 변환하여 컨트롤 유닛(1621)으로 전송한다.
반도체 메모리 장치(1630)는 제 2 수신부(1631), 메모리 셀 어레이(1632) 및 제 2 송신부(1633)를 포함할 수 있다. 제 2 수신부(1631)는 제 2광 복조기(1633_1)를 포함할 수 있으며, 제 2 광 복조기(1631_1)는 광 연결장치(1610a)로부터의 제 1 광 수신 신호(OPT1')를 전기 신호인 제어신호(SN1)로 변환하여 메모리 셀 어레이(1632)으로 전송한다.
메모리 셀 어레이(1632)에서는 제어신호(SN1)의 제어에 따라 데이터를 라이트하거나 메모리 셀 어레이(1632)로부터 출력된 데이터 신호(SN2)를 제 2 송신부(1633)으로 전송한다.
제 2 송신부(1633)는 제 2 광 변조기(1633_1)를 포함할 수 있으며, 제 2 광 변조기(1633_1)는 전기 신호인 데이터 신호(SN2)를 제 2 광 데이터 신호(OPT2)로 변환하여 광 연결장치(1610b)로 전송한다.
반도체 메모리 장치(1630)는 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치를 포함할 수 있다.
도 17은 본 발명의 실시예에 따른 반도체 메모리 장치를 포함하는 정보처리 시스템의 일 예를 나타내는 블록도이다.
도 17을 참조하면, 모바일 기기나 데스크 톱 컴퓨터 등의 컴퓨터 시스템(1700)에 본 발명의 실시예에 따른 반도체 메모리 장치가 장착될 수 있다. 컴퓨터 시스템(1700)은 시스템 버스(1760)에 전기적으로 연결되는 반도체 메모리 시스템(1710), 모뎀(1720), 중앙 처리장치(1750), RAM(1740) 및 유저 인터페이스(1730)를 구비할 수 있다.
반도체 메모리 시스템(1710)은 메모리 컨트롤러(1711)와 반도체 메모리 장치(1712)를 포함할 수 있다. 반도체 메모리 장치(1712)에는 중앙 처리 장치(1750)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다.
반도체 메모리 장치(1712)는 본 발명의 실시예에 따른 데이터 리드 개시 결정 장치를 포함할 수 있다.
도 17에는 도시되지 않았으나, 정보 처리 시스템(1700)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor), 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명은 반도체 메모리 장치에 적용이 가능하며, 특히 데이터 리드 개시를 결정하는 장치를 포함한 반도체 메모리 장치에 유용하게 이용될 수 있다.
10, 20, 30 : 데이터 리드 개시 결정 장치
100, 400, 500 : 제어부
200 : 데이터 저장 및 센싱부
300, 600 : 리드 체크부
210 : 데이터 저장 셀 어레이
220 : 센싱 유닛
230 : 멀티플렉서
310 : 전달부
320 : 리드 개시 신호 생성부

Claims (10)

  1. 코드 키 데이터를 저장하는 저장부;
    상기 저장부로부터 리드된, 리드된 코드 키 데이터의 직렬 신호에 존재하는 상승 에지 및 하강 에지를 검출하고, 검출된 상승 에지 및 하강 에지의 각 위치가 설정된 위치와 동일한 경우에 리드 개시 신호를 출력하는 리드 체크부; 및
    상기 리드 개시 신호에 응답하여 상기 저장부에 저장된 환경 설정 데이터의 리드를 개시하는 제어부를 포함하고,
    상기 리드 체크부는,
    상기 리드된 코드 키 데이터에 응답하여 상기 리드 개시 신호를 순차적으로 전달하여 상기 제어부로 출력하거나, 상기 리드된 코드 키 데이터에 응답하여 리드 개시 신호를 생성하여 상기 제어부로 출력하는 데이터 리드 개시 결정 장치.
  2. 제 1 항에 있어서,
    상기 코드 키 데이터는 0과 1의 반복 교대 형태인 n 비트의 데이터로 이루어지고,
    상기 리드 체크부는 상기 리드된 코드 키 데이터의 직렬 신호가 n/2 개의 상승 에지 또는 n/2 개의 하강 에지를 가지는 경우에 상기 리드 개시 신호를 상기 제어부로 출력하는 데이터 리드 개시 결정 장치.
  3. 제 1 항에 있어서,
    상기 코드 키 데이터가 0과 1의 반복 교대 형태인 n비트의 데이터로 이루어지고,
    상기 리드 체크부는 직렬 연결된 n/2 개의 전달 소자로 이루어지고,
    상기 n/2개의 전달 소자는 상기 리드된 코드 키 데이터의 직렬 신호에 존재하는 상승 에지 또는 하강 에지에 응답하여 상기 리드 개시 신호를 순차적으로 전달하는 데이터 리드 개시 결정 장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 리드 체크부는, 상기 코드 키 데이터와 동일한 상기 리드된 코드 키 데이터를 입력받은 경우에 상기 리드 개시 신호를 생성하는 로직부를 포함하는 데이터 리드 개시 결정 장치.
  6. 제 1 항에 있어서,
    상기 저장부에 저장된 데이터를 센싱하기 위한 센싱 회로를 더 포함하고,
    상기 제어부는,
    상기 센싱 회로를 제1 센싱 모드로 설정하여 상기 코드 키 데이터를 리드하고 상기 리드된 코드 키 데이터에 대한 리드 체크를 수행하는 것을 제어하고, 일정 조건을 만족하면 상기 센싱 회로를 제2 센싱 모드로 변경 설정하여 상기 코드 키 데이터를 리드하고 상기 리드된 코드 키 데이터에 대한 리드 체크를 수행하는 것을 제어하는 데이터 리드 개시 결정 장치.
  7. 코드 키 데이터를 저장하는 저장부;
    상기 저장부로부터 리드된, 리드된 코드 키 데이터에 응답하여 리드 개시 신호를 출력하는 리드 체크부; 및
    상기 리드 개시 신호에 응답하여 상기 저장부에 저장된 환경 설정 데이터의 리드를 개시하는 제어부를 포함하고,
    상기 리드된 코드 키 데이터는 리드된 순서에 따라 동일한 비트 수의 데이터를 갖는 n개의 구간 코드 키 데이터로 구분되고,
    상기 리드 체크부는, 상기 n개의 구간 코드 키 데이터에 각각 대응하는 n개의 구간 리드 체크 블록을 포함하고,
    상기 n개의 구간 리드 체크 블록들 각각은, 대응하는 상기 구간 코드 키 데이터에 응답하여 상기 리드 개시 신호로부터 구간 리드 개시 신호를 생성하여 상기 제어부로 출력하는 데이터 리드 개시 결정 장치.
  8. 제 7 항에 있어서,
    상기 제어부는,
    상기 n개의 구간 리드 체크 블록들 각각으로부터 상기 구간 리드 개시 신호를 전송 받으면, 상기 저장부에 저장된 환경 설정 데이터의 리드를 개시하는 데이터 리드 개시 결정 장치.
  9. 제 8 항에 있어서,
    상기 저장부에 저장된 데이터를 센싱하기 위한 센싱 회로를 더 포함하고,
    상기 제어부는,
    상기 센싱 회로를 제1 센싱 모드로 설정하여 상기 코드 키 데이터를 리드하고 상기 리드된 코드 키 데이터의 상기 구간 코드 키 데이터에 대한 구간 리드 체크를 수행하는 것을 제어하고, 일정 조건을 만족하면 상기 센싱 회로를 제2 센싱 모드로 변경 설정하여 상기 코드 키 데이터를 리드하고 상기 리드된 코드 키 데이터의 상기 구간 코드 키 데이터에 대한 구간 리드 체크를 수행하는 것을 제어하는 데이터 리드 개시 결정 장치.
  10. 제 9 항에 있어서,
    상기 일정 조건은,
    리드된 순서가 시간적으로 최후측에 있는 구간부터 이전하여 연속한 소정 개수의 구간에 대하여 구간 리드 체크 과정이 통과된 것이 아닌 것인 데이터 리드 개시 결정 장치.
KR1020130013026A 2013-02-05 2013-02-05 데이터 리드 개시 결정 장치 및 그 방법 KR102111069B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130013026A KR102111069B1 (ko) 2013-02-05 2013-02-05 데이터 리드 개시 결정 장치 및 그 방법
US14/073,987 US9123407B2 (en) 2013-02-05 2013-11-07 Devices and methods for deciding data read start

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130013026A KR102111069B1 (ko) 2013-02-05 2013-02-05 데이터 리드 개시 결정 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20140100138A KR20140100138A (ko) 2014-08-14
KR102111069B1 true KR102111069B1 (ko) 2020-05-15

Family

ID=51259107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130013026A KR102111069B1 (ko) 2013-02-05 2013-02-05 데이터 리드 개시 결정 장치 및 그 방법

Country Status (2)

Country Link
US (1) US9123407B2 (ko)
KR (1) KR102111069B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222668B1 (en) * 2020-08-27 2022-01-11 Micron Technology, Inc. Memory cell sensing stress mitigation
US20230266910A1 (en) * 2022-02-22 2023-08-24 Intel NDTM US LLC Method and apparatus to select a plane in a nand flash die to store a read-only reserved block

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192490B1 (ko) 1996-07-24 1999-06-15 구본준 오티피 인크립션 회로
KR100192519B1 (ko) 1996-07-24 1999-06-15 구본준 오티피 프로텍션 회로
KR20040078418A (ko) 2003-03-04 2004-09-10 주식회사 하이닉스반도체 Ｏｔｐ 메모리 장치
JP4083064B2 (ja) * 2003-04-14 2008-04-30 シャープ株式会社 不揮発性メモリ装置の誤動作防止回路
TWI430275B (zh) 2008-04-16 2014-03-11 Magnachip Semiconductor Ltd 用於程式化非揮發性記憶體裝置之方法
KR20090119223A (ko) 2008-05-15 2009-11-19 매그나칩 반도체 유한회사 비휘발성 메모리 장치의 쓰기방법
US7746699B1 (en) * 2008-09-11 2010-06-29 Xilinx, Inc. Non-volatile memory read-check
US8908464B2 (en) * 2013-02-12 2014-12-09 Qualcomm Incorporated Protection for system configuration information

Also Published As

Publication number Publication date
US9123407B2 (en) 2015-09-01
US20140219038A1 (en) 2014-08-07
KR20140100138A (ko) 2014-08-14

Similar Documents

Publication Publication Date Title
US8806316B2 (en) Circuits, integrated circuits, and methods for interleaved parity computation
JP2007179725A (ja) 半導体メモリのオンダイターミネーション装置及び方法
US7519766B2 (en) Method and device for transmission of adjustment information for data interface drivers for a RAM module
CN106205728B (zh) 奇偶校验电路及包括该奇偶校验电路的存储器装置
CN102568603A (zh) 数据传输装置、存储器控制装置和存储器系统
JP4602246B2 (ja) 半導体集積回路
EP2575257A1 (en) Logic circuit and data processing system including the same
CN109102836B (zh) 半导体存储装置
US8966338B2 (en) Cyclic redundancy check code generating circuit, semiconductor memory device, and method of driving semiconductor memory device
CN114078522A (zh) 非易失性存储器装置
KR100578141B1 (ko) 읽기 속도를 향상시킬 수 있는 낸드 플래시 메모리 장치
KR20190124914A (ko) 다이나믹 랜덤 억세스 메모리 장치 및 이 장치를 구비하는 메모리 시스템
KR102111069B1 (ko) 데이터 리드 개시 결정 장치 및 그 방법
JP4786941B2 (ja) ハブ、メモリモジュール、及びメモリシステムとこれを通じた読み込み方法及び書き込み方法
US20120002487A1 (en) Nonvolatile memory apparatus and method for processing configuration information thereof
US7603535B2 (en) Low power consumption semiconductor memory device capable of selectively changing input/output data width and data input/output method
US8488407B2 (en) Nonvolatile memory apparatus and method for processing configuration information thereof
US6990617B2 (en) Semiconductor memory device and test method of the same
US8473831B2 (en) Semiconductor memory apparatus and data read method of the same
CN112037829A (zh) 使能信号生成电路及使用其的半导体装置
US11587601B1 (en) Apparatus and method for controlled transmitting of read pulse and write pulse in memory
KR100665918B1 (ko) 번인 테스트 시스템을 위한 선로 인터페이스 장치
KR20220021695A (ko) 에러정정동작을 수행하기 위한 전자시스템
US9300325B2 (en) Error detection circuit and data processing apparatus using the same
KR20070059247A (ko) 인쇄 회로 보드 어셈블리 간 단방향 직렬 버스 인터페이스장치 및 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right