KR100192490B1 - 오티피 인크립션 회로 - Google Patents

오티피 인크립션 회로 Download PDF

Info

Publication number
KR100192490B1
KR100192490B1 KR1019960029993A KR19960029993A KR100192490B1 KR 100192490 B1 KR100192490 B1 KR 100192490B1 KR 1019960029993 A KR1019960029993 A KR 1019960029993A KR 19960029993 A KR19960029993 A KR 19960029993A KR 100192490 B1 KR100192490 B1 KR 100192490B1
Authority
KR
South Korea
Prior art keywords
circuit
data
otp
register
output
Prior art date
Application number
KR1019960029993A
Other languages
English (en)
Other versions
KR980011494A (ko
Inventor
오명규
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960029993A priority Critical patent/KR100192490B1/ko
Publication of KR980011494A publication Critical patent/KR980011494A/ko
Application granted granted Critical
Publication of KR100192490B1 publication Critical patent/KR100192490B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 OTP(One Time Programmable)인크립션(Encryption) 회로에 관한 것으로, 특히 한번 프로그램되어 저장된 EPROM의 데이타를 외부인이 읽어보지 못하도록 하는 OTP(One Time Programble )인크립션(Encryption) 회로에 대한 것이다. 상기와 같은 본 발명 OTP 인크립션 회로 ROM 데이타 어드레스부와, 상기 ROM 데이타 어드레스부의 마지막 데이타를 저장하는 제1 레지스터와, 칩 제조시 고정된 데이타를 저장한 제2 레지스터와, 상기 제1레지스터와 상기 제2레지스터의 데이터를 비교하는 Exclusive-NOR부와, 상기 Exclusive -NOR 부의 출력을 앤드하는 8입력 앤드 회로부와, 상기 앤드 회로부와 OTP 리드 모드 신호를 앤드하는 2 입력 앤드 회로부와, 출력 회로를 디스에이블 시키는 출력 디스에이블 회로부를 포함하여 구성된다.

Description

오티피 [OTP] 인크립션회로
본 발명은 OTP(One Time Programmable ) 인크립션(Encryption) 회로에 관한 것으로, 특히 한번 프로그램되어 저장된 EPROM의 데이타를 외부인이 읽어보지 못하도록 하는 OTP(One Time Programable ) 인크립션(Encryption) 회로에 대한 것이다.
이하 첨부 도면을 참고로 종래의 인크립션 회로에 대하여 설명하면 다음과 같다.
제1도에 도시된 바와 같이 종래의 인크립션 회로는 EPROM의 코드 데이타를 저장하는 코드 데이터부(1)와 키 바이트(Key bite)의 데이타를 저장하는 키 바이트부(2)와 코드 데이타부(1)와 키 바이트부(2)를 Exclusive -NOR 시키는 Exclusive-NOR 회로부(3)를 포함하여 구성된다.
종래의 인크립션 회로는 EPROM의 인크립션 어레이에 키 바이트를 프로그램하면 EPROM의 데이터를 읽을 때 EPROM의 출력 데이타는 EPROM의 코드 데이터부(1)와 EPROM의 인크립션 어레이에 프로그램된 키 바이트부(2)가 Exclusive-NOR회로부(3)를 거쳐 Exclusive-NOR된 데이타가 나오게 된다. 그리고 EPROM 에서 프로그램 되지 않은 부분이 많을 경우 프로그램 되지 않은 블록은 'FFH'로 채워지게 되고 이에 따라 EPROM 의 코드 데이타부(1)와 키 바이트부(2)가 Exclusive-NOR 회로부(3)를 거치게 되면 키 바이트부(2)에 저장된 데이터를 알 수 있게 된다.
종래의 인크립션 회로는 프로그램 되지 않은 영역이 많을 경우에 코드 데이타부와 키 바이트부의 데이타가 Exclusive-NOR 회로를 거치면 Exclusive -NOR 회로부에서 나온 EPROM의 출력 데이타에 의해 키 바이트에 저장된 데이타가 밝혀지게 된다.
이에따라 EPROM의 데이타를 외부인이 알 수 있게 된다는 문제점이 있다.
상기 문제점을 해결하기 위하여 안출한 본 발명의 OTP 인크립션 회로는 한번 프로그램되어 저장된 EPROM의 데이타를 외부인이 읽어보지 못하도록하는 OTP 인크립션 회로를 제공하는데 그 목적이 있다.
제1도는 종래의 인크립션 회로의 블록 구성도.
제2도는 본 발명이 OTP 인크립션 회로의 블록 구성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 데이터 어드레스부 11 : 제1레지스터
12 : 제2레지스터 13 : Exclusive-NOR부
14 : 8입력 앤드 회로 15 : OTP 리드 모드 신호
16 : 2입력 앤드 회로 17 : 출력 디스에이블 회로부
18 : 출력 회로 19 : 제1인버터
20 : 제2인버터 21 : 제1트랜스미션 게이트
22 : 제2트랜스미션 게이트
본 발명의 OTP 인크립션 회로는 ROM 데이터 어드레스부와, 상기 ROM 데이타 어드레스부의 마지막 데이타를 저장하는 제1레지스터와, 칩 제조시 고정된 데이타를 저장한 제2레지스터와, 상기 제1레시스터와 상기 제2레지스터의 데이타를 비교하는 Exclusive-NOR부와, 상기 Exclusive-NOR부의 출력을 앤드하는 8 입력 앤드 회로부와, 상기 앤드 회로부와 OTP 리드 모드 신호를 앤드하는 2 입력 앤드 회로부와, 출력 회로를 디스에이블 시키는 출력 디스에이블 회로부를 포함하여 구성되는 것을 특징으로 한다.
이하 첨부 도면을 참고하여 본 발명의 OTP 인크립션 회로에 대하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명 OTP 인크립션 회로의 블록 구성도이다.
먼저 본 발명의 OTP 인크립션 회로의 블록 구성을 나타낸 제2도에서와 같이 OTP 인크립션 회로의 구성은 8K의 메모리 용량을 갖는 EPROM의 데이터 어드레스부(10)와, 칩 제조시 고정된 데이터가 저장된 8비트의 제2레지스터(12)와, 상기의 제2레지스터(12)의 데이터가 저장되는 상기의 데이터 어드레스부(10)의 마지막 어드레스와, 상기의 데이타 어드레스부(10)의 마지막 데이타 어드레스부의 데이타가 저장되는 8비트의 제1레지스터(11)와, 제1레지스터(11)와 제2레지스터(12)의 각 비트당 데이터를 비교하여 출력하는 Exclusive-NOR부(13)와 Exclusiv e- NOR부(13)의 출력을 각각 앤드하여 입력으로 하는 8 입력 앤드 회로(14)와, 8 입력 앤드회로(14)의 출력과 OTP 리드 모드 신호(15)를 앤드(AND)해서 출력 회로(18)로 출력하는 2 입력 앤드 회로(16)와 2 입력 앤드 회로(16)의 출력 신호와 OTP 리드 모드 신호(15)와 연결되어 출력 회로(18)를 디스에이블 시키는 출력 디스에이블 회로부(17)와, 출력 디스에이블 회로부(17)의 두 출력을 입력으로 받는 CMOS 로 이루어진 출력 회로(18)를 포함하여 구성 된다.
여기에서 2 입력 앤드 회로(16)의 출력과 OTP 리드 모드 신호(15)를 받아 구동하는 출력 디스에이블 회로부(17)의 구성에 대하여 간단하게 설명하면 출력 디스에이블 회로부(17)는 두 개의 인버터와 두 개의 트랜스미션 게이트로 이루어졌는데 두 개중 제1인버터(19)는 OTP 리드 모드 신호(15)와 연결되고 제2인버터(20)는 2입력 앤드 회로(16)의 출력과 연결되었다.
이어서 각각의 트랜스미션 게이트의 연결관계를 보면 제1트랜스미션 게이트(21)는 2 입력 앤드 회로(16)의 출력과 연결되고 제2 트랜스미션 게이트(22)는 제2인버터(20)를 거쳐서 연결된다. 그리고 제1인버터(19)를 거쳐 반전된 신호는 제1트랜스미션 게이트(21)와 제2트랜스미션 게이트(22)의 pmos에 각각 연결되고 제1트랜스미션 게이트(21)와 제2트랜스미션 게이트(22)의 nmos는 OTP 리드 모드 신호(15)와 연결되었다. 그리고 제1트랜지스미션 게이트(21)는 출력 회로(18)의 PMOS의 게이트와 연결되고 제2트랜스미션 게이트(22)는 출력 회로(18)의 NMOS 게이트와 연결되어 있다.
이어서 본 발명 OTP 인크립션 회로의 동작을 설명하면 다음과 같다.
사용자가 EPROM 에 프로그램을 쓸 때 EPROM 의 데이타를 외부인이 읽어보지 못하도록 하기위하여 칩을 만들 때 특정한 데이터 값을 가지고 있는 제2레지스터(12)의 데이터를 EPROM 의 데이터 어드레스부(10)의 마지막 어드레스부에 쓴다. 다음으로 이 데이타 어드레스부(10)의 마지막 어드레스부에 들은 데이타를 제1레지스터(11)에 쓰고 이어서 제1레지스터(11)의 데이타와 제2레지스터(12)의 데이타를 각각한 입력으로하는 Exclusive-NOR부(13)를 거친다. 이때 제1레지스터(11)와 제2레지스터(12)의 데이터가 서로 같을 경우에는 Exclusive-NOR 부(13)는 1을 출력하게 되고 Exclusive-NOR 부(13) 각각의 8비트의 출력을 입력으로하는 9 입력 앤드회로(14)는 각각의 Exclusive-NOR부(13)의 출력이 모두 1이 되면 8 입력 앤드 회로(14)는 1을 2 입력 앤드 회로(16)에 출력하게 된다. 그리고 8 입력 앤드 회로(14)의 출력과 OTP 리드 모드 신호를 입력으로 하는 2 입력 앤드 회로(16)는 8 입력 앤드 회로(14)의 출력과 OTP 리드 모드 신호(15)가 모두 1일때에 1을 출력하게 된다.
이 2입력 앤드 회로(16)의 출력과 OTP 리드 모드 신호(15) 받아 구동하는 출력 디스에이블 회로부(17)는 1의 신호를 내는 OTP 리드 모드 신호(15)와 연결된 제1인버터(19)를 거쳐서 반전된 0 신호를 제1트랜스미션 게이트(21)와 제2트랜스미션 게이트(22)의 pmos 에 전달하여 pmos를 온(ON)시키고 OTP 리드 모드 신호(15)의 1 신호를 제1트랜스미션 게이트(21)와 제2트랜스미션 게이트(22)의 nmos 에도 전달하여 nmos 도 온(ON)시킨다.
따라서 제1트랜스미션 게이트(21)는 2 입력 앤드 회로(16)의 출력값인 1을 출력회로(18)의 PMOS 게이트에 전달하여 PMOS 게이트를 오프(OFF) 시킨다. 그리고 제1인버터(19)를 거친 0 신호를 제2트랜스미션 게이트(22)를 거쳐서 출력 회로(18)의 NMOS 게이트에 전달하여 NMOS 게이트를 오프(OFF)시킨다. 따라서 출력회로(18)는 디스에이블 상태가되어 포트(Port)로 데이타를 내보내지 않는다.
본 발명의 OTP 인크립션 회로는 사용자가 EPROM 에 프로그램된 데이터의 비밀을 유지하고자 할 때 이 OTP 인크립션 회로를 사용하면 한번 프로그램된 데이타는 외부인이 절대 읽어보지 못한다는 장점이 있다.

Claims (2)

  1. ROM 데이터 어드레스부와, 상기 ROM 데이타 어드레스부의 마지막 데이타를 저장하는 제1레지스터와, 칩 제조시 고정된 데이타를 저장한 제2레지스터와, 상기 제1레지스터와 상기 제2레지스터의 데이타를 비교하는 Exclusive-NOR부와, 상기 Exclusive-NOR부의 출력을 앤드하는 8 입력 앤드 회로부와, 상기 앤드 회로부와 OTP 리드 모드 신호를 앤드하는 2 입력 앤드 회로부와, 출력 회로를 디스에이블 시키는 출력 디스에이블 회로부를 포함하여 구성되는 것을 특징으로 하는 OTP 인크립션 회로.
  2. 제1항에 있어서, 상기 데이타 어드레스부의 마지막 어드레스에는 상기의 고정된 데이타가 저장된 제2레지스터의 데이터를 쓰는 것을 특징으로 하는 OTP 인크립션 회로.
KR1019960029993A 1996-07-24 1996-07-24 오티피 인크립션 회로 KR100192490B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960029993A KR100192490B1 (ko) 1996-07-24 1996-07-24 오티피 인크립션 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960029993A KR100192490B1 (ko) 1996-07-24 1996-07-24 오티피 인크립션 회로

Publications (2)

Publication Number Publication Date
KR980011494A KR980011494A (ko) 1998-04-30
KR100192490B1 true KR100192490B1 (ko) 1999-06-15

Family

ID=19467293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029993A KR100192490B1 (ko) 1996-07-24 1996-07-24 오티피 인크립션 회로

Country Status (1)

Country Link
KR (1) KR100192490B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123407B2 (en) 2013-02-05 2015-09-01 Samsung Electronics Co., Ltd. Devices and methods for deciding data read start

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849956B1 (ko) * 2007-01-29 2008-08-01 삼성전자주식회사 반도체 장치 및 그것의 스크램블된 데이터 전송 방법
KR101565968B1 (ko) 2009-03-04 2015-11-05 삼성전자주식회사 데이터 보호를 위한 메모리, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123407B2 (en) 2013-02-05 2015-09-01 Samsung Electronics Co., Ltd. Devices and methods for deciding data read start

Also Published As

Publication number Publication date
KR980011494A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US5686844A (en) Integrated circuit pins configurable as a clock input pin and as a digital I/O pin or as a device reset pin and as a digital I/O pin and method therefor
EP0408002A2 (en) A programmable semiconductor memory apparatus
US4930107A (en) Method and apparatus for programming and verifying programmable elements in programmable devices
US6483183B1 (en) Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller
JP2544020B2 (ja) プログラマブル論理素子
KR0159445B1 (ko) 반도체 기억장치
KR100192490B1 (ko) 오티피 인크립션 회로
KR970002675A (ko) 버스트 길이 검출 회로
US5557218A (en) Reprogrammable programmable logic array
KR100253310B1 (ko) 반도체 메모리 장치의 프로그램 데이타 보호 회로
US5768198A (en) Semiconductor memory having redundancy function in block write operation
US5606709A (en) Register group circuit for data processing system
US6362991B1 (en) Miss detector
US5134384A (en) Data coincidence detecting circuit
US5986956A (en) Repair control circuit
KR100221024B1 (ko) 불휘발성 반도체 메모리 장치
KR0120580B1 (ko) 출력핀을 공유하는 데이타 출력 버퍼
KR950003395B1 (ko) 어드레스 핀을 이용한 상태 제어장치
KR100197952B1 (ko) 인크립션 데이타 보호 장치
KR100412135B1 (ko) 램버스 디램
JPS642177Y2 (ko)
KR0179949B1 (ko) 키매트릭스 회로
KR100258901B1 (ko) 컬럼 리던던시 제어회로
KR100453737B1 (ko) 디지털데이터 저장장치
US5924123A (en) Semiconductor storage apparatus with copy guard function

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051223

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee