KR100453737B1 - 디지털데이터 저장장치 - Google Patents

디지털데이터 저장장치

Info

Publication number
KR100453737B1
KR100453737B1 KR10-2002-0044735A KR20020044735A KR100453737B1 KR 100453737 B1 KR100453737 B1 KR 100453737B1 KR 20020044735 A KR20020044735 A KR 20020044735A KR 100453737 B1 KR100453737 B1 KR 100453737B1
Authority
KR
South Korea
Prior art keywords
address
data storage
value
output
data
Prior art date
Application number
KR10-2002-0044735A
Other languages
English (en)
Other versions
KR20040011688A (ko
Inventor
박성국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0044735A priority Critical patent/KR100453737B1/ko
Publication of KR20040011688A publication Critical patent/KR20040011688A/ko
Application granted granted Critical
Publication of KR100453737B1 publication Critical patent/KR100453737B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은, 소정 비트수의 어드레스를 갖는 복수의 데이터저장부를 갖는 디지털데이터 저장장치에 관한 것으로서, 복수의 입력단 및 출력단을 가지며 상기 입력단을 통해 인가된 데이터를 디코딩하여 상기 출력단을 통해 소정 비트수의 어드레스값을 출력하는 어드레스디코더와, 상기 어드레스디코더의 복수의 출력단 중 적어도 하나의 출력단에서 출력되는 값을 반전시켜 상기 데이터저장부에 제공하는 어드레스변환부를 포함하는 것을 특징으로 한다. 이에 의하여, 데이터저장부의 어드레스를 변환하여 억세스할 수 있다.

Description

디지털데이터 저장장치{digital data storage device}
본 발명은 데이터저장장치에 관한 것으로서 보다 상세하게는, 어드레스를 변환하여 억세스할 수 있는 데이터저장장치를 제공하는 것이다.
컴퓨터시스템에 사용되는 데이터저장장치에는 데이터의 읽기가 가능한 롬(Read Only Memory)과, 데이터의 읽기/쓰기 가능한 RAM(Random Access Memory)등이 있다.
특히, 롬(Read Only Memory)은 소정의 어드레스를 갖는 다수의 저장영역과,각 저장영역에 데이터를 저장하거나 저장된 데이터를 독출하기 위한 복수의 어드레스 입력핀을 가진다.
데이터저장영역은 최상위비트가 '0'인 어드레스를 갖는 데이터영역과 최하위 비트가 '1'인 어드레스를 갖는 데이터영역으로 나뉠 수 있으며, 상위 어드레스 영역과 하위 어드레스 영역에는 시스템에 마련된 각 장치의 구동에 관련된 데이터가 저장되어 있다.
그런데, 컴퓨터시스템의 부팅시 상위 어드레스 영역에 마련된 특정 영역이 실행되도록 설정되어 있다. 따라서, 시스템의 부팅시 필요에 따라 상위 어드레스 영역이 아닌 하위 어드레스 영역에 저장된 데이터를 먼저 실행하고자 하여도 상위 어드레스 영역의 실행이 완료될 때까지 대기하여야 한다.
따라서, 본 발명의 목적은, 데이터저장부의 어드레스를 변환하여 억세스할 수 있는 디지털데이터 저장장치를 제공하는 것이다.
도 1은 본 발명에 따른 디지털데이터 저장장치의 블록도,
도 2는 도 1의 어드레스변환부와 어드레스디코더의 상태표시도이다.
* 도면의 주요 부분에 대한 부호의 설명
1, 3 : 제어신호 입력핀 10 : 롬
11 : 어드레스디코더 13 : 제1익스클루시브오아 게이트
15 : 제2익스클루시브오아 게이트 17 : 데이터저장부
17a : 제1블록 17b : 제2블록
상기 목적은, 본 발명에 따라, 소정 비트수의 어드레스를 갖는 복수의 데이터저장부를 갖는 디지털데이터 저장장치에 있어서, 복수의 입력단 및 출력단을 가지며 상기 입력단을 통해 인가된 데이터를 디코딩하여 상기 출력단을 통해 소정 비트수의 어드레스값을 출력하는 어드레스디코더와, 상기 어드레스디코더의 복수의 출력단 중 적어도 하나의 출력단에서 출력되는 값을 반전시켜 상기 데이터저장부에 제공하는 어드레스변환부를 포함하는 것에 의해 달성된다.
여기서, 상기 어드레스변환부는 상기 어드레스디코더의 출력단 중 최상위 비트 출력단에서 출력되는 값을 반전시켜 상기 데이터저장부에 제공함으로써, 상위 또는 하위 어드레스를 갖는 데이터영역을 억세스하는 어드레스를 입력시, 반대로 하위 또는 상위 어드레스를 갖는 데이터영역이 억세스할 수 있어 간편하게 억세스할 데이터영역의 변환이 용이해진다.
상기 어드레스변환부는 두 개의 제어핀과, 상기 제어핀을 통해 인가된 제어신호값을 배타적 논리합하는 제1익스클루시브 오아 게이트와, 상기 제1익스클루시브오아게이트의 출력값과 상기 어드레스디코더의 최상위 비트값을 배타적 논리합하는 제2익스클루시브 오아 게이트를 갖는 것이 바람직하다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 1은 본 발명에 따른 롬의 내부구성도이다. 도면에 도시된 바와 같이, 데이터저장장치로서, 롬(10)은 소정의 어드레스를 갖는 데이터저장부(17)와, 데이터저장부(17)의 특정 어드레스를 갖는 저장공간에 데이터를 저장하기 위한 복수의 어드레스입력핀 및 데이터입력핀과, 어드레스입력핀을 통해 입력된 디지털값을 소정 비트의 디지털값으로 디코딩하는 어드레스디코더(11)와, 어드레스디코더(11)의 최상위 비트 출력핀(Amax)에 연결되어 최상위 비트값을 '0'또는 '1'로 변환하는 어드레스변환부와, 어드레스변환부의 변환값을 제어하기 위한 한 쌍의 제어핀(1, 3)을 갖는다.
어드레스변환부는 한 쌍의 제어핀(1, 3)을 통해 입력되는 값을 배타적 논리합하는 제1익스클루시브오아 게이트(13)와, 제1익스클루시브오아 게이트(13)의 출력값과 어드레스디코더(11)의 최상위 비트값(Amax)을 배타적 논리합하는 제2익스클루시브오아 게이트(15)로 구성된다.
제1익스클루시브오아 게이트(13)의 입력핀(1, 3)으로 인가되는 한 쌍의 제어값이 (0, 0) 및 (1,1)인 경우에는 제2익스클루시브오아 게이트(15)의 출력값(Amax')은 최상위 비트값(Amax)과 일치한다. 그리고, 제1익스클루시브오아 게이트(13)의 입력핀으로 인가되는 한 쌍의 제어신호가 (0, 1) 및 (1, 0)인 경우에는 제2익스클루시브오아 게이트(15)의 출력값(Amax')은 어드레스디코더(11)의 최상위 비트값(Amax)을 반전한 값이 된다.
여기서, 데이터저장부(17)는 최상위비트가 '0'인 제1블록(17a)과 '1'인 제2블록(17b)으로 나눌 수 있다.
따라서, 어드레스디코더(11)의 출력비트가 8비트라 할 때, 제2익스클루시브오아 게이트(15)에서 출력값에 따라 데이터저장부(17)의 어드레스값은 (1xxxxxxx) 또는 (0xxxxxxx)가 되어, 데이터저장부(17)내의 제1블록(17a) 또는 제2블록(17)을 억세스하게 된다.
한편, 롬(10)의 데이터저장부(17)를 단일 저장공간으로 사용하고자 하는 경우, 제어핀(1)을 그라운드로 접지시키면, 일반적인 롬(10)으로 사용가능하다.
도 2는 도 1의 어드레스변환부와 어드레스디코더의 상태표시도이다. 도면에 도시된 바와 같이, 제어핀(제1익스클루시브오아 게이트의 입력핀)으로 인가되는 제어신호 쌍이 (0, 0) 및 (1, 1)인 경우에는 제1익스클루시브오아 게이트(13)의 출력값은 0이 되고, 제2익스클루시브오아 게이트(15)의 출력값은 어드레스디코더(11)의최상위 비트값과 일치한다. 한편, 제어신호쌍(P1, P2)이 (0, 1) 및 (1, 0)인 경우에는 제1익스클루시브오아 게이트(13)의 출력값은 '1'이 되고, 제2익스클루시브오아 게이트(15)의 출력값은 어드레스디코더(11)의 최상위 비트값의 반대의 값이 된다.
여기서, 전술한 실시 예에서는 어드레스변환부를 두개의 익스클루시브오아 게이트로 구성하였으나, 앤드게이트 및 오아게이트 등을 이용하여 다른 로직회로를 구현할 수도 있다.
이러한 구성에 의하여, 롬의 데이터저장부에 설정된 복수의 어드레스값 중 최상위 비트값이 '0' 인 어드레스를 갖는 저장공간과 '1'인 어드레스를 갖는 저장공간을 어드레스의 최상위 비트 값만을 변환하여 간편하게 억세스가능하다. 또한, 상위 어드레스 값을 입력하여 하위 어드레스를 갖는 영역을 억세스가능하므로 듀얼롬을 사용하는 것과 같은 효과를 제공하며, 펌웨어에 의해 다양한 방식으로 롬의 활용성을 증가시킬 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 데이터저장부의 어드레스를 변환하여 억세스가능한 디지털데이터 저장장치가 제공된다.

Claims (3)

  1. 소정 비트수의 어드레스를 갖는 복수의 데이터저장부를 갖는 디지털데이터 저장장치에 있어서,
    복수의 입력단 및 출력단을 가지며 상기 입력단을 통해 인가된 데이터를 디코딩하여 상기 출력단을 통해 소정 비트수의 어드레스값을 출력하는 어드레스디코더와,
    상기 어드레스디코더의 복수의 출력단 중 적어도 하나의 출력단에서 출력되는 값을 반전시켜 상기 데이터저장부에 제공하는 어드레스변환부를 포함하는 것을 특징으로 하는 디지털데이터 저장장치.
  2. 제1항에 있어서,
    상기 어드레스변환부는 상기 어드레스디코더의 출력단 중 최상위 비트 출력단에서 출력되는 값을 반전시켜 상기 데이터저장부에 제공하는 것을 특징으로 하는 디지털데이터 저장장치.
  3. 제2항에 있어서,
    상기 어드레스변환부는 두 개의 제어핀과, 상기 제어핀을 통해 인가된 제어신호값을 배타적 논리합하는 제1익스클루시브 오아 게이트와, 상기 제1익스클루시브오아게이트의 출력값과 상기 어드레스디코더의 최상위 비트값을 배타적 논리합하는 제2익스클루시브 오아 게이트를 갖는 것을 특징으로 하는 디지털데이터 저장장치.
KR10-2002-0044735A 2002-07-29 2002-07-29 디지털데이터 저장장치 KR100453737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0044735A KR100453737B1 (ko) 2002-07-29 2002-07-29 디지털데이터 저장장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0044735A KR100453737B1 (ko) 2002-07-29 2002-07-29 디지털데이터 저장장치

Publications (2)

Publication Number Publication Date
KR20040011688A KR20040011688A (ko) 2004-02-11
KR100453737B1 true KR100453737B1 (ko) 2004-10-20

Family

ID=37319750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0044735A KR100453737B1 (ko) 2002-07-29 2002-07-29 디지털데이터 저장장치

Country Status (1)

Country Link
KR (1) KR100453737B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890002883A (ko) * 1987-07-15 1989-04-11 미다 가쓰시게 반도체 집적 회로 장치
US5253350A (en) * 1987-10-30 1993-10-12 Zenith Data Systems Corporation Method of combining lower order and translated upper order bits to address ROM within a range reserved for other devices
KR19990027904A (ko) * 1997-09-30 1999-04-15 구본준 메모리의 데이터 보호회로
KR19990057725A (ko) * 1997-12-30 1999-07-15 윤종용 프리디코딩 기능을 갖는 어드레스 버퍼

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890002883A (ko) * 1987-07-15 1989-04-11 미다 가쓰시게 반도체 집적 회로 장치
US5253350A (en) * 1987-10-30 1993-10-12 Zenith Data Systems Corporation Method of combining lower order and translated upper order bits to address ROM within a range reserved for other devices
KR19990027904A (ko) * 1997-09-30 1999-04-15 구본준 메모리의 데이터 보호회로
KR19990057725A (ko) * 1997-12-30 1999-07-15 윤종용 프리디코딩 기능을 갖는 어드레스 버퍼

Also Published As

Publication number Publication date
KR20040011688A (ko) 2004-02-11

Similar Documents

Publication Publication Date Title
JPH03130994A (ja) 連想メモリ装置およびそれを用いたマイクロコンピュータ
US6611445B2 (en) Content addressable memory having redundant circuit
CN111816646B (zh) 一种存储封装芯片及其信号处理方法
JPH0744455A (ja) アドレスデコーダ
JPH0342732A (ja) 半導体集積回路
KR0161868B1 (ko) 메모리 주소제어회로
US6101587A (en) Data protection circuit for semiconductor memory device
JP3725270B2 (ja) 半導体装置
KR100453737B1 (ko) 디지털데이터 저장장치
KR100517765B1 (ko) 캐시 메모리 및 그 제어 방법
KR910017284A (ko) 메모리 칩용 패리티 검사 방법 및 장치
KR20050067528A (ko) 반도체 기억 소자의 온 다이 터미네이션 구동 회로 및 방법
US5875147A (en) Address alignment system for semiconductor memory device
KR100290545B1 (ko) 메모리어레이,메모리소자및정보처리방법
JP3642420B2 (ja) 半導体装置
JPS61235969A (ja) メモリ装置
JPH0535519B2 (ko)
KR100427712B1 (ko) 트윈컬럼디코더를갖는반도체메모리장치
JP2975638B2 (ja) 半導体集積回路
KR960008245Y1 (ko) 칩선택신호가 없는 칩을 디스에이블시키는 회로
KR890003236Y1 (ko) 데이터 변환값의 라이트 및 리이드 회로
JPH0564361B2 (ko)
KR19980030054A (ko) 동일구조 종속장치의 고속 초기화회로
JP2008003867A (ja) マイクロコンピュータ
JPH05289938A (ja) メモリアクセス装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080604

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee