KR19990027904A - 메모리의 데이터 보호회로 - Google Patents

메모리의 데이터 보호회로 Download PDF

Info

Publication number
KR19990027904A
KR19990027904A KR1019970050435A KR19970050435A KR19990027904A KR 19990027904 A KR19990027904 A KR 19990027904A KR 1019970050435 A KR1019970050435 A KR 1019970050435A KR 19970050435 A KR19970050435 A KR 19970050435A KR 19990027904 A KR19990027904 A KR 19990027904A
Authority
KR
South Korea
Prior art keywords
address
signal
output
line decoder
data
Prior art date
Application number
KR1019970050435A
Other languages
English (en)
Other versions
KR100253328B1 (ko
Inventor
김성식
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970050435A priority Critical patent/KR100253328B1/ko
Priority to US09/145,978 priority patent/US6101587A/en
Priority to JP26608498A priority patent/JPH11154395A/ja
Publication of KR19990027904A publication Critical patent/KR19990027904A/ko
Application granted granted Critical
Publication of KR100253328B1 publication Critical patent/KR100253328B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 사용자가 어드레스를 직접 디코딩 하여 메모리 셀의 데이터를 보호하도록 한 메모리의 데이터 보호 회로에 관한 것이다.
이를위해 본 발명은 외부의 어드레스발생부로부터 출력되는 n 비트의 로우 어드레스를 디코딩하여 하나의 워드라인을 선택하는 워드라인디코더와, 그 어드레스발생부(미도시)로부터 출력되는 m 비트의 칼럼어드레스를 디코딩하여 하나의 비트라인을 선택하는 비트라인디코더와, 상기 워드라인디코더 및 비트라인디코더로부터 출력되는 선택되는 신호에 따라 해당되는 메모리 셀에 데이터를 라이트 하거나 리드하는 메모리셀어레이와로 이루어진 메모리에 있어서,
상기 외부의 어드레스발생부로부터 출력되는 어드레스신호를 사용자의 프로그램에 따라 변환시켜 출력하는 어드레스변환부와,
상기 어드레스변환부로부터 출력되는 변환된 어드레스신호와 사용자가 입력시키는 데이터신호가 같으면 그 어드레스변환부로부터 출력되는 변환된 어드레스신호를 출력하고, 상기 어드레스변환부로부터 출력되는 변환된 어드레스신호와 사용자가 입력시키는 데이터신호가 같지 않으면 외부의 어드레스발생부로부터 입력되는 원래의 어드레스신호를 출력하는 어드레스선택부를 포함하여 구성된다.

Description

메모리의 데이터 보호회로
본 발명은 메모리의 데이터 보호 회로에 관한 것으로, 특히 사용자가 어드레스를 직접 디코딩 하여 메모리 셀의 데이터를 보호하도록 한 메모리의 데이터 보호 회로에 관한 것이다.
종래의 메모리는 도1에 도시된 바와 같이, 외부의 어드레스발생부(미도시)로부터 n 비트의 로우 어드레스(row address) 및 m 비트의 칼럼 어드레스(column address)들이 출력되면,
그 n 비트의 로우 어드레스를 디코딩하여 하나의 워드라인을 선택하는 워드라인디코더(10)와,
그 m 비트의 칼럼 어드레스를 디코딩하여 하나의 비트라인을 선택하는 비트라인디코더(20)와,
상기 워드라인디코더(10) 및 비트라인디코더(20)로부터 출력되는 신호에 의해 선택된 워드라인 및 비트라인에 해당되는 메모리 셀에 데이터를 라이트(write)하여 저장하거나 리드(read)하여 외부로 출력하는 메모리셀어레이(30)로 구성된다,
이와 같이 구성된 종래기술의 메모리의 동작 및 작용을 도1을 참조하여 개략적으로 설명하면 다음과 같다.
먼저, 외부의 어드레스발생부(미도시)로부터 n 비트의 로우 어드레스(row address) 및 m 비트의 칼럼 어드레스(column address)들이 출력되면, 워드라인디코더(10)는 n 비트의 로우 어드레스를 디코딩하여 하나의 워드라인을 선택하고, 비트라인디코더(20)는 m 비트의 칼럼어드레스를 디코딩하여 하나의 비트라인을 선택한다.
이어서, 리드(read)동작일 때는, 상기 워드라인디코더(10) 및 비트라인디코더(20)에 의해 선택된 워드라인 및 비트라인에 해당되는 메모리셀어레이(30)의 셀들에 저장된 데이터들은 도시되지 않은 메모리제어부의 리드(read)동작 제어에 따라 출력단자를 통해 외부로 출력된다.
또한, 라이트(write)동작일때는, 상기 메모리제어부(미도시)의 라이트(write)동작 제어에 따라 그 워드라인디코더(10) 및 비트라인디코더(20)에 의해 선택된 메모리 셀에 새로운 데이터들이 저장된다.
그러나, 종래의 메모리 구조에서는 메모리의 어드레스만 알게 되면 메모리셀의 데이터들을 읽어 낼 수 있기 때문에, 그 메모리셀의 데이터들이 쉽게 노출되어, 사용자 이외의 다른 사람이 쉽게 그 데이터들을 알 수 있는 문제점이 있었다.
따라서, 본 발명의 목적은 데이터 보호 회로를 설치하고, 사용자가 어드레스를 직접 디코딩 하여 메모리의 셀들에 저장되어 있는 데이터들을 보호함으로써, 사용자 이외의 다른 사람들에게는 그 저장된 데이터들이 노출되지 않도록 한 메모리의 데이터 보호 회로를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 외부의 어드레스발생부로부터 출력되는 n 비트의 로우 어드레스를 디코딩하여 하나의 워드라인을 선택하는 워드라인디코더와, 그 어드레스발생부로부터 출력되는 m 비트의 칼럼어드레스를 디코딩하여 하나의 비트라인을 선택하는 비트라인디코더와,
상기 워드라인디코더 및 비트라인디코더로부터 출력되는 선택되는 신호에 따라 해당되는 메모리 셀에 데이터를 라이트(write) 하거나 리드(read)하는 메모리셀어레이로 이루어진 메모리에 있어서,
상기 외부의 어드레스발생부로부터 출력되는 어드레스신호를 사용자의 프로그램에 따라 변환시켜 출력하는 어드레스변환부와,
상기 어드레스변환부로부터 출력되는 변환된 어드레스신호와 사용자가 입력시키는 데이터신호가 같으면 그 어드레스변환부로부터 출력되는 변환된 어드레스신호를 출력하고, 상기 어드레스변환부로부터 출력되는 변환된 어드레스신호와 사용자가 입력시키는 데이터신호가 같지 않으면 외부의 어드레스발생부로부터 입력되는 원래의 어드레스신호를 출력하는 어드레스선택부를 포함하여 구성된다.
이와같이 구성된 본 발명은 정확한 어드레스변환부의 출력값(변환된 어드레스신호)을 모르면 그 어드레스신호에 따라 데이터가 저장된 메모리셀이 선택되지 않게하고, 단순히 입력되는 어드레스신호 따라 선택된 메모리셀의 데이터가 출력되도록 하며, 사용자만이 처음 디코딩된 어드레스신호에 따라 메모리셀에 저장된 데이터를 알 수 있도록 함으로써 그 메모리셀의 데이터를 보호할 수 있다.
도 1은 종래의 메모리 구조를 보인 회로도.
도 2는 본 발명에 의한 메모리의 구조를 보인 회로도.
도 3은 도2에서, 어드레스변환부의 구조를 보인 회로도.
도 4는 도2에서, 어드레스선택부의 구조를 보인 회로도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 워드라인디코더 20 : 비트라인디코더
30 : 메모리셀어레이
40 : 어드레스변환부
41 : 롬 42 : 신호변환부
50 : 어드레스선택부
51 : 신호비교부 52 : 신호선택부
53,55 : 엔모스트랜지스터 54 : 인버터
이하 본 발명에 의한 메모리의 데이터 보호 회로에 대하여 첨부된 도면을 참조하여 상세히 설명하고자 한다.
본 발명은 도2에 도시된 바와같이, 외부의 어드레스발생부(미도시)로부터 출력되는 n 비트의 로우 어드레스를 디코딩하여 하나의 워드라인을 선택하는 워드라인디코더(10)와, 그 어드레스발생부(미도시)로부터 출력되는 m 비트의 칼럼어드레스를 디코딩하여 하나의 비트라인을 선택하는 비트라인디코더(20)와,
상기 워드라인디코더(10) 및 비트라인디코더(20)로부터 출력되는 선택되는 신호에 따라 해당되는 메모리 셀에 데이터를 라이트(write) 하거나 리드(read)하는 메모리셀어레이(30)로 이루어진 메모리에 있어서,
상기 외부의 어드레스발생부로부터 출력되는 어드레스신호를 사용자의 프로그램에 따라 변환시켜 출력하는 어드레스변환부(40)와,
상기 어드레스변환부(40)로부터 출력되는 변환된 어드레스신호와 사용자가 입력시키는 데이터신호가 같으면 그 어드레스변환부(40)로부터 출력되는 변환된 어드레스신호를 출력하고, 상기 어드레스변환부(40)로부터 출력되는 변환된 어드레스신호와 사용자가 입력시키는 데이터신호가 같지 않으면 외부의 어드레스발생부(미도시)로부터 입력되는 원래의 어드레스신호를 출력하는 어드레스선택부(50)를 포함하여 구성된다. 이때 종래와 동일한 부분은 동일한 부호를 붙인다.
상기 어드레스변환부(40)는 사용자로부터 입력되는 데이터신호를 저장하는 롬(41)과,
외부의 어드레스신호 발생부(미도시)로부터 출력되는 어드레스신호를 변환시켜 어드레스선택부(50)로 출력하는 신호변환부(42)로 구성된다.
상기 롬(41)은 사용자로부터 입력되는 데이터신호를 저장하고 그 저장된 데이터신호를 가변시킬 수 있는 플래쉬 메모리(flash memory) 또는 이피롬(EPROM)으로 구성된다.
상기 신호변환부(42)는 외부의 어드레스발생부(미도시)로부터 출력되는 어드레스신호와 사용자로부터 입력되는 데이터신호를 가산하거나 또는 다른 연산을 수행함으로써, 그 어드레스신호를 다른 어드레스신호로 변환시켜 출력하며, 사용자에 따라 여러 방법으로 설계될 수 있다.
상기 어드레스선택부(50)는 어드레스변환부(40)로부터 출력되는 변환된 어드레스신호와 사용자로부터 입력되는 데이터신호가 같은지 아닌지를 비교하는 신호비교부(51)와,
상기 신호비교부(51)로부터 출력되는 신호에 따라 어드레스변환부(40)에서 출력되는 변환된 어드레스신호 또는 외부의 어드레스발생부(미도시)로부터 출력되는 원래의 어드레스신호중 어느 하나를 선택하여 워드라인디코더(10) 및 비트라인디코더(20)로 출력하는 신호선택부(52)로 구성된다.
상기 신호비교부(51)는 어드레스변환부(40)로부터 출력되는 변환된 어드레스신호와 사용자로부터 입력되는 데이터신호가 같은지 아닌지를 비교하여 그 결과를 출력하는 동작을 수행하며, 단순히 외부로부터 입력되는 두 개의 신호를 비교하여 그 두 개의 신호가 같은지 아닌지를 판단하는 일반적인 회로소자가 이용될 수 있다.(예를 들어 배타적 노아게이트(Exclusive NOR gate) 등)
상기 신호선택부(52)는 어드레스변환부(40)로부터 출력되는 변환된 어드레스신호가 소스로 인가되고 신호비교부(51)로부터 출력되는 신호가 게이트로 인가되어, 그 신호비교부(51)로부터 출력되는 신호에 따라 그 어드레스변환부(40)로부터 출력되는 변환된 어드레스신호를 외부로 출력하는 제1엔모스트랜지스터(53)와,
상기 신호비교부(51)로부터 출력되는 신호를 반전시키는 인버터(54)와,
상기 인버터(54)로부터 출력되는 신호가 게이트로 인가되고 어드레스변환부(40)로부터 출력되는 변환된 어드레스신호가 소스로 인가되어, 그 신호비교부(51)로부터 출력되어 인버터(54)를 거쳐 인가되는 신호에 따라 외부의 어드레스발생부(미도시)로부터 입력되는 원래의 어드레스신호를 외부로 출력하는 제2엔모스트랜지스터(55)로 구성된다.
이와 같이 구성된 본 발명에 의한 제1실시예의 동작 및 작용을 도2 내지 도4를 참조 하여 설명하면 다음과 같다.
먼저 리드(read)동작일때, 사용자가 플래쉬 메모리(flash memory) 또는 이피롬(EPROM)으로 구성된 어드레스변환부(40)의 롬(41)에 사용자만이 알고 있는 임의의 데이터신호를 입력시킨다.
그후, 외부의 어드레스발생부(미도시)로부터 어드레스신호가 입력되면 상기 어드레스변환부(40)의 신호변환부(42)는 그 어드레스를 변환시켜 어드레스선택부(50)로 출력한다.
여기서, 상기 어드레스변환부(40)는 사용자의 설계에 따라 다르게 구성될 수 있으며, 그 어드레스변환부(40)의 신호변환부(42)에서 이루어지는 어드레스변환 동작은 예를들어, 외부의 어드레스발생부(미도시)로부터 입력되는 어드레스신호와 사용자가 입력시킨 임의의 데이터신호가 가산되어 원래의 어드레스신호와 다른 어드레스신호로 변환시켜 출력하는 것이다.
또한, 그 신호변환부(42)는 가산동작이 아닌 다른 연산동작을 수행하여 어드레스신호를 변환시키도록 다르게 구성될 수 있다.
이어서, 어드레스선택부(50)의 신호비교부(51)는 상기 어드레스변환부(40)로부터 입력되는 변환된 어드레스신호와 사용자로부터 입력되는 임의의 데이터신호를 비교하여, 그 비교된 값이 같으면 1 을 출력하고, 그 비교된 값이 다르면 0 을 신호선택부(52)로 출력한다.
상기 신호선택부(52)는 신호비교부(51)로부터 출력되는 신호가 1 이면 제1엔모스트랜지스터(53)가 턴온되고, 어드레스변환부(40)로부터 입력되는 변환된 어드레스신호를 통과시켜 워드라인디코더(10) 및 비트라인디코더(20)로 출력한다.
이어서, 그 워드라인디코더(10) 및 비트라인디코더(20)는 어드레스선택부(50)를 통해 입력되는 변환된 어드레스신호를 디코딩하여 메모리셀어레이(30)로 출력하고, 그 디코딩 신호에 따라 해당되는 메모리셀에 저장되어 있던 데이터가 데이터 버스(미도시)를 통해 외부로 출력된다.
또한, 상기 신호비교부(51)로부터 출력되는 신호가 0이라면 신호선택부(52)에서는 제2엔모스트랜지스터(55)가 턴온되고, 외부의 어드레스발생부(미도시)로부터 직접 입력되는 원래의 어드레스신호를 통과시켜 워드라인디코더(10) 및 비트라인디코더(20)로 출력한다.
이어서, 상기 워드라인디코더(10) 및 비트라인디코더(20)는 그 원래의 어드레스신호를 디코딩하여 메모리셀어레이(30)로 출력하게되고, 그 원래의 어드레스신호에 해당되는 메모리셀에 저장되어 있던 데이터가 데이터 버스(미도시)를 통해 외부로 출력된다.
따라서, 상기 어드레스변환부(40)로부터 출력되는 변환 어드레스신호와 외부의 사용자로부터 입력되는 데이터신호가 같을 경우에 메모리셀어레이(30)로부터 출력되는 데이터와, 그 두 개의 신호가 다를 경우에 메모리셀어레이(30)로부터 출력되는 데이터는 서로 다른 데이터가 출력되는 것이다.
즉, 상기 어드레스변환부(40)에서 변환된 어드레스신호에 따라 데이터가 각각의 메모리셀들에 저장되어 있기 때문에, 사용자가 처음에 저장시켜놓은 그 데이터를 다른 사용자가 사용하고자 할 때, 동일한 어드레스신호를 입력하더라도 다른 사용자는 그 데이터를 사용할 수가 없게 된다.
그리고, 상기 사용자로부터 입력되는 임의의 데이터신호는 메모리셀에 저장되어 있는 데이터를 사용할 때마다 사용자가 기억하고 있다가 새로이 입력하여 사용하거나, 미리 프로그램화 하여 자동으로 부여되도록 할 수도 있다.
한편, 라이트(write)동작에서는, 상기 메모리셀어레이(30)에 저장되는 데이터들은 상기 어드레스변환부(40)에 의해 어드레스신호가 변환되고, 그 변환된 어드레스신호에 따라 해당되는 메모리셀들에 저장되는 것이다.
이상에서 설명한 바와같이, 본 발명은 정확한 어드레스변환부의 출력값(변환된 어드레스신호)을 모르면 그 어드레스신호에 따라 데이터가 저장된 메모리셀이 선택되지 않게하고, 단순히 입력되는 어드레스신호 따라 선택된 메모리셀의 데이터가 출력되도록 하며, 사용자만이 처음 프로그램된 어드레스신호에 따라 메모리셀에 저장된 데이터를 알 수 있도록 함으로써 그 메모리셀의 데이터를 보호할 수 있는 효과가 있다.

Claims (6)

  1. 외부의 어드레스발생부로부터 출력되는 n 비트의 로우 어드레스 신호를 디코딩하여 하나의 워드라인을 선택하는 워드라인디코더(10)와, 그 어드레스발생부로부터 출력되는 m 비트의 칼럼어드레스신호를 디코딩하여 하나의 비트라인을 선택하는 비트라인디코더(20)와, 그 워드라인디코더(10) 및 비트라인디코더(20)로부터 출력되는 선택신호에 따라 해당되는 메모리 셀에 데이터를 라이트(write) 하거나 리드(read)하는 메모리셀어레이(30)로 이루어진 메모리에 있어서,
    상기 어드레스발생부로부터 출력되는 어드레스신호를 사용자의 프로그램에 따라 변환시켜 출력하는 어드레스변환수단(40)과,
    상기 어드레스변환수단(40)으로부터 출력되는 변환된 어드레스신호와 사용자로부터 입력되는 데이터신호가 같으면 그 어드레스변환수단(40)으로부터 출력되는 변환된 어드레스신호를 통과시켜 출력하고, 그 두 신호들이 같지 않으면 외부의 어드레스발생부로부터 입력되는 원래의 어드레스신호를 통과시켜 출력하는 어드레스선택수단(50)을 포함하여 구성된 것을 특징으로 하는 메모리의 데이터 보호 회로.
  2. 제1항에 있어서, 상기 어드레스변환수단(40)는 사용자로부터 입력되는 데이터신호를 저장하고, 그 저장된 데이터신호를 가변시킬 수 있는 롬(41)과,
    상기 롬(41)으로부터 출력되는 데이터신호와 외부의 어드레스신호 발생부로부터 출력되는 어드레스신호를 가산 또는 다른 연산을 수행하여, 그 어드레스신호를 변환시켜 어드레스선택수단(50)으로 출력하는 신호변환부(42)로 구성되는 것을 특징으로 하는 메모리의 데이터 보호 회로.
  3. 제1항에 있어서, 상기 어드레스선택수단(50)은 상기 어드레스변환수단(40)의 신호변환부(42)로부터 출력되는 변환된 어드레스신호와 사용자로부터 입력되는 데이터신호가 같은지 또는 다른지를 판단하는 신호비교부(51)와,
    상기 신호비교부(51)로부터 출력되는 신호에 따라, 어드레스변환수단(40)의 신호변환부(42)로부터 출력되는 변환된 어드레스신호 또는 외부의 어드레스발생부로부터 입력되는 원래의 어드레스신호중 어느 하나를 선택하여 워드라인디코더(10) 및 비트라인디코더(20)로 출력하는 신호선택부(52)로 구성된 것을 특징으로 하는 메모리의 데이터 보호 회로.
  4. 제3항에 있어서, 상기 신호비교부(51)는 어드레스변환수단(40)의 신호변환부(42)로부터 출력되는 변환된 어드레스신호와 사용자로부터 입력되는 데이터신호를 비교하여, 그 비교되는 신호들이 같으면 1을, 그 값들이 서로 다르면 0을 상기 신호선택부(52)로 출력하는 것을 특징으로 하는 메모리의 데이터 보호 회로.
  5. 제3항에 있어서, 상기 신호선택부(52)는 신호비교부(51)로부터 출력되는 신호가 1이면 어드레스변환수단(40)의 신호변환부(42)로부터 출력되는 변환된 어드레스신호를 선택하고, 그 신호비교부(51)의 출력신호가 0이면 외부의 어드레스발생부로부터 입력되는 원래의 어드레스신호를 선택하여 워드라인디코더(10) 및 비트라인디코더(20)로 출력하는 것을 특징으로 하는 메모리의 데이터 보호 회로.
  6. 제3항에 있어서, 상기 신호선택부(52)는 어드레스변환수단(40)의 신호변환부(42)로부터 출력되는 변환된 어드레스신호가 소스로 인가되고 신호비교부(51)로부터 출력되는 신호가 게이트로 인가되어, 그 신호비교부(51)로부터 출력되는 신호에 따라 그 어드레스변환수단(40)의 신호변환부(42)로부터 입력되는 변환된 어드레스신호를 통과시켜 워드라인디코더(10) 및 비트라인디코더(20)로 출력하는 제1엔모스트랜지스터(53)와,
    상기 신호비교부(51)로부터 출력되는 신호를 반전시키는 인버터(54)와,
    상기 인버터(54)로부터 출력되는 신호가 게이트로 인가되고 어드레스변환부(40)의 신호변환부(42)로부터 출력되는 변환된 어드레스신호가 소스로 인가되어, 그 신호비교부(51)로부터 출력되어 인버터(54)를 거쳐 인가되는 신호에 따라 외부의 어드레스발생부로부터 입력되는 원래의 어드레스신호를 통과시켜 워드라인디코더(10) 및 비트라인디코더(20)로 출력하는 제2엔모스트랜지스터(55)로 구성된 것을 특징으로 하는 메모리의 데이터 보호 회로.
KR1019970050435A 1997-09-30 1997-09-30 메모리의 데이터 보호회로 KR100253328B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970050435A KR100253328B1 (ko) 1997-09-30 1997-09-30 메모리의 데이터 보호회로
US09/145,978 US6101587A (en) 1997-09-30 1998-09-03 Data protection circuit for semiconductor memory device
JP26608498A JPH11154395A (ja) 1997-09-30 1998-09-21 半導体メモリ装置のデータ保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050435A KR100253328B1 (ko) 1997-09-30 1997-09-30 메모리의 데이터 보호회로

Publications (2)

Publication Number Publication Date
KR19990027904A true KR19990027904A (ko) 1999-04-15
KR100253328B1 KR100253328B1 (ko) 2000-05-01

Family

ID=19522045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050435A KR100253328B1 (ko) 1997-09-30 1997-09-30 메모리의 데이터 보호회로

Country Status (3)

Country Link
US (1) US6101587A (ko)
JP (1) JPH11154395A (ko)
KR (1) KR100253328B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453737B1 (ko) * 2002-07-29 2004-10-20 삼성전자주식회사 디지털데이터 저장장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209531A (ja) * 2000-01-25 2001-08-03 Nintendo Co Ltd 半導体記憶装置およびプログラム判別システム
TW508494B (en) * 2001-03-28 2002-11-01 Shansun Technology Company Data protection device capable of self-defining address arrangement sequence in protection area of storage device
KR100398620B1 (ko) * 2001-06-29 2003-09-19 주식회사 하이닉스반도체 암호화 회로를 포함하는 메모리 장치
WO2005055182A1 (en) 2003-12-02 2005-06-16 Samsung Electronics Co., Ltd. Display apparatus and a method of controlling the same
US8997255B2 (en) * 2006-07-31 2015-03-31 Inside Secure Verifying data integrity in a data storage device
US7788438B2 (en) 2006-10-13 2010-08-31 Macronix International Co., Ltd. Multi-input/output serial peripheral interface and method for data transmission
JP4575410B2 (ja) * 2007-08-29 2010-11-04 株式会社東芝 半導体記憶装置およびその動作方法
KR20110124992A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3618040A (en) * 1968-09-18 1971-11-02 Hitachi Ltd Memory control apparatus in multiprocessor system
JPS4930578B1 (ko) * 1970-09-30 1974-08-14
US4087856A (en) * 1976-06-30 1978-05-02 International Business Machines Corporation Location dependence for assuring the security of system-control operations
US4264953A (en) * 1979-03-30 1981-04-28 Honeywell Inc. Virtual cache
US4377844A (en) * 1980-02-20 1983-03-22 Marc Kaufman Address translator
US4368515A (en) * 1981-05-07 1983-01-11 Atari, Inc. Bank switchable memory system
JPS5898893A (ja) * 1981-12-09 1983-06-11 Toshiba Corp 情報処理装置
US4521853A (en) * 1982-06-30 1985-06-04 Texas Instruments Incorporated Secure microprocessor/microcomputer with secured memory
US4519036A (en) * 1983-01-05 1985-05-21 Emi Limited Program storage hardware with security scheme
US4583196A (en) * 1983-10-28 1986-04-15 Honeywell Inc. Secure read only memory
US4716586A (en) * 1983-12-07 1987-12-29 American Microsystems, Inc. State sequence dependent read only memory
US4646234A (en) * 1984-02-29 1987-02-24 Brigham Young University Anti-piracy system using separate storage and alternate execution of selected proprietary and public portions of computer programs
US5058164A (en) * 1990-05-03 1991-10-15 National Semiconductor Corp. Encryption of streams of addressed information to be used for program code protection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453737B1 (ko) * 2002-07-29 2004-10-20 삼성전자주식회사 디지털데이터 저장장치

Also Published As

Publication number Publication date
US6101587A (en) 2000-08-08
KR100253328B1 (ko) 2000-05-01
JPH11154395A (ja) 1999-06-08

Similar Documents

Publication Publication Date Title
US7660160B2 (en) Flash memory device and method of operating the same
JP3461234B2 (ja) データ保護回路
KR890004999B1 (ko) 프로그램 가능 판독 전용 메모리장치 및 그를 이용한 메모리시스템
KR900013632A (ko) 마스크 rom을 구비한 반도체 메모리장치
KR100253328B1 (ko) 메모리의 데이터 보호회로
KR19990077928A (ko) 메모리어드레스생성회로및반도체메모리장치
US7818516B2 (en) Memory controller, semiconductor memory, and memory system
KR20190048033A (ko) 반도체 장치의 테스트 모드 설정 회로 및 방법
JP3725270B2 (ja) 半導体装置
JPH0457294A (ja) プログラム可能な不揮発性半導体メモリ装置
US6046957A (en) Semiconductor memory device with flexible configuration
JPH0612608B2 (ja) 半導体記憶装置
KR100551933B1 (ko) 커맨드의 암호화를 가능하게 한 비휘발성 메모리
JP2837970B2 (ja) Ｉｃカード
KR20120004150A (ko) 설정회로 및 이를 포함하는 반도체 메모리 장치
KR100232215B1 (ko) 데이타 보호회로
KR920003271B1 (ko) 마이컴의 제어에 의한 메모리 라이트 방지회로
KR100205326B1 (ko) 입력 버퍼회로
KR920010468A (ko) 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기
KR100295647B1 (ko) 메모리데이터보호회로
KR0147404B1 (ko) 비휘발성 메모리 소자의 프로그램 방법
JP3642420B2 (ja) 半導体装置
KR0179809B1 (ko) 리던던시 회로의 리드 속도 개선장치
US20050063243A1 (en) Decoding circuit for memory device
KR980004967A (ko) 입출력 데이타의 길이 선택이 가능한 스태틱 램 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 18