CN115966225A - 使用平均化参考电压的存储器单元感测 - Google Patents

Abstract

本申请案是针对使用平均化参考电压的存储器单元感测。存储器装置可产生特定于操作条件或特性的所述平均化参考电压。所述平均化参考电压因此可跟踪单元使用和单元特性的变化。所述存储器装置可通过将参考节点短接在一起以确定与所述参考节点相关联的平均值，以此产生所述平均化参考电压。所述参考节点可与码字相关联，所述码字可存储对应于所述参考节点的值。所述码字可为平衡或近似平衡的以包含相等或近似相等数量的不同逻辑值。

Description

使用平均化参考电压的存储器单元感测

交叉引用

本专利申请案主张贝德斯基(BEDESCHI)在2021年10月12日申请的标题为“使用平均化参考电压的存储器单元感测(MEMORY CELL SENSING USING AN AVERAGED REFERENCEVOLTAGE)”的第17/499,492号美国专利申请案的优先权，所述美国专利申请案转让给本受让人并以引用的方式明确并入本文中。

技术领域涉及使用平均化参考电压的存储器单元感测。

背景技术

存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可以被编程为两个支持状态中的一个，经常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可以支持超过两个状态，其中的任一状态可存储。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。FeRAM可能够实现类似于易失性存储器的密度，但可具有非易失性特性，这是因为使用铁电电容器作为存储装置。

发明内容

描述了一种方法。所述方法可以包含：将相应逻辑状态存储于多个存储器单元中的每一个处，其中所述多个存储器单元的所述逻辑状态满足所述多个存储器单元中存储第一逻辑状态的存储器单元的第一数量与所述多个存储器单元中存储第二逻辑状态的存储器单元的第二数量的阈值比率；针对所述多个存储器单元中的每一存储器单元，在各自与所述存储器单元相关联的相应第一节点处和相应第二节点处产生相应感测电压，其中每个感测电压表示所述相关联存储器单元的所述相应逻辑状态；至少部分地基于将所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个，产生所述多个存储器单元的参考电压；和至少部分地基于所述参考电压和与所述第一存储器单元相关联的第一感测电压，确定所述多个存储器单元中的第一存储器单元的逻辑状态。

描述了一种设备。所述设备可包含：多个存储器单元，其各自可操作以存储相应逻辑状态；平衡组件，其可操作以将所述多个存储器单元的所述逻辑状态配置为满足所述多个存储器单元中存储第一逻辑状态的存储器单元的第一数量与所述多个存储器单元中存储第二逻辑状态的存储器单元的第二数量的阈值比率；多个第一节点和多个第二节点，其各自可与所述多个存储器单元中的相应存储器单元耦合且各自可操作以被设置为表示所述相应存储器单元的所述相应逻辑状态的相应感测电压，其中所述多个第二节点各自可与所述多个第一节点中的相应第一节点耦合；多个开关组件，其可操作以至少部分地基于将所述第二节点中的每一个耦合到所述第二节点中的每另一个而产生所述多个存储器单元的参考电压；和感测组件，其可操作以至少部分地基于所述参考电压和与所述多个存储器单元中的第一存储器单元相关联的第一感测电压来确定所述第一存储器单元的逻辑状态。

描述了一种设备。所述设备可包含：多个存储器单元；多个第一节点，其各自可与所述多个存储器单元中的相应存储器单元耦合；多个第二节点，其各自可与所述多个存储器单元中的相应存储器单元和所述多个第一节点中的相应第一节点耦合；多个开关组件，其各自可与所述多个第二节点中的一或多个相应第二节点耦合；和控制器，其可操作以致使所述设备：将相应逻辑状态存储于所述多个存储器单元中的每一个处，其中所述多个存储器单元的所述逻辑状态被配置成满足所述多个存储器单元中存储第一逻辑状态的存储器单元的第一数量与所述多个存储器单元中存储第二逻辑状态的存储器单元的第二数量的阈值比率；针对所述多个存储器单元中的每一存储器单元，在各自与所述存储器单元相关联的相应第一节点处和相应第二节点处产生相应感测电压，其中每个感测电压表示所述相关联存储器单元的所述相应逻辑状态；至少部分地基于经由所述多个开关组件将所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个，产生所述多个存储器单元的参考电压；和至少部分地基于所述参考电压和与所述第一存储器单元相关联的第一感测电压来确定所述多个存储器单元中的第一存储器单元的逻辑状态。

附图说明

图1说明根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的系统的实例。

图2说明根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的存储器裸片的实例。

图3说明根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的分布曲线图的实例。

图4说明根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的位平衡方案的实例。

图5说明根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的电路的实例。

图6示出根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的存储器装置的框图。

图7示出说明根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的一或多种方法的流程图。

具体实施方式

存储器单元可包含用以存储逻辑值的存储组件。举例来说，单元可存储逻辑0或逻辑1，其可各自对应于存储于存储器单元处的相应电荷(例如，电荷的量或极性)，并且各自对应于与所存储的电荷相关联的相应电压。存储器装置可执行读取操作以确定存储器单元的所存储逻辑状态。在读取操作期间，存储器装置的感测组件可将与从存储器单元提取(或供应给存储器单元)的电荷相关联的电压与参考电压进行比较。理想参考电压可为具有逻辑0和逻辑1的相应电压之间的中间值的电压。在一些情况下，可预先确定(例如，在存储器装置的制造或测试阶段设置)存储器装置的参考电压。举例来说，固定值可编程或设置为存储器装置的参考电压。然而，逻辑状态(例如，存储的逻辑1或逻辑0)的电压可随时间，例如基于单元使用、随时间降级或操作进程或其它单元特性而发生波动。

根据本文中所描述的技术，存储器装置可产生平均化参考电压，所述平均化参考电压基于存储器装置的多个存储器单元(例如，码字)的操作条件或特性(例如，所述参考电压可为跟踪单元使用或单元特性的变化的自参考电压，但例如相较于基于单个存储器单元产生的自参考电压，跨多个存储器单元产生)。虽然参考铁电存储器装置和操作描述本文中的实例中的一些，但相同实例可在不脱离本公开的范围的情况下适用于任何类型的存储器装置和相关联操作。

举例来说，存储器装置可反转(例如，跨多个存储器单元存储的)码字的一或多个位以获得平衡或准平衡码字(例如，根据算法，例如克努特(Knuth)算法或其变型)。当读取存储器单元的逻辑值时，存储器装置可产生表示与存储器单元相关联的感测节点和参考节点处的逻辑状态的电压。存储器装置可产生与码字相关联(例如，存储码字的相应位)的多个存储器单元中的每一存储器单元的这类电压，可解耦每一存储器单元的感测和参考节点，并且可将多个存储器单元的参考节点短接在一起。通过耦合参考节点，存储器装置可产生与多个存储器单元相关联的平均(例如，模拟平均)电压值。此参考电压可考虑归因于单元使用或单元特性、单元降级或其它因素引起的存储器单元电压的变化，且因此可提高确定存储器装置的存储器单元的所存储逻辑状态的准确性。

首先在如参考图1和2所描述的系统和裸片的上下文中描述本公开的特征。在如参考图3-5所描述的分布曲线图、位平衡方案和电路的上下文中描述本公开的特征。参考涉及如参考图6和7所描述的使用平均化参考电压的存储器单元感测的设备图和流程图进一步说明和描述本公开的这些和其它特征。

图1说明根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但所述一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的上下文中描述。

系统100可包含如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可以是可用于存储用于系统100的一或多个其它组件的数据的系统的组件。

系统100的至少部分可为主机装置105的实例。主机装置105可以是使用存储器执行过程的装置内的处理器或其它电路系统的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝式电话、可穿戴装置、因特网连接装置、车辆控制器、芯片上系统(SoC)或某一其它固定或便携式电子装置以及其它实例内。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。

存储器装置110可以是可操作以提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可为可配置的以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可为可操作的以支持以下中的一或多个：用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种外观尺寸、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例，或其它因素。

存储器装置110可用于存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型或相依型装置(例如，响应及执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。

主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多个。主机装置105的组件可使用总线135彼此耦合。

处理器125可为可操作的以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或SoC的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。

BIOS组件130可以是包含作为固件操作的BIOS的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所要容量或指定容量。每一存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b、存储器裸片160-N)可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，一或多个网格、一或多个存储体、一个或多个平铺块、一或多个区段)，其中每一存储器单元可用于存储至少一位数据。包含两个或更多个存储器裸片160的存储器装置110可被称作多裸片存储器或多裸片封装，或者多芯片存储器或多芯片封装。

装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用于接收、发射或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、所述一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。

在一些实例中，存储器装置110可从主机装置105接收数据或命令或这两者。举例来说，存储器装置110可接收指示存储器装置110存储用于主机装置105的数据的写入命令或指示存储器装置110将存储于存储器裸片160中的数据提供到主机装置105的读取命令。

本地存储器控制器165(例如，在存储器裸片160本地)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可用于与装置存储器控制器155通信(例如，接收或发射数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。由此，本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于发射信号(例如，到外部存储器控制器120)的发射器、用于解码或解调所接收信号的解码器、用于编码或调制待发射信号的编码器，或可操作用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。

外部存储器控制器120可用于使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传送信息、数据或命令中的一或多个。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100的其它组件或主机装置105或本文中所描述的功能可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或系统100的其它组件或主机装置105实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，反之亦可。

主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可用于支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间载送信息的发射媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或发射媒体(例如，导体)。信号路径可以是用于载送信号的导电路径的实例。举例来说，信道115可包含第一端子，其包含在主机装置105处的一或多个引脚或衬垫以及在存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可为可操作的以充当信道的部分。

信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。举例来说，信道115可包含一或多个命令和地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令在信道115上传送信令。在SDR信令中，可针对(例如，在时钟信号的上升或下降沿上的)每个时钟周期登记信号的一个调制符号(例如，信号级)。在DDR信令中，可针对(例如，在时钟信号的上升沿和下降沿两者上的)每个时钟周期登记信号的两个调制符号(例如，信号级)。

在一些情况下，存储器装置110可产生特定于存储器装置的操作特性的参考电压。举例来说，存储器装置110可反转码字的一或多个位(例如，存储于多个存储器单元的集处的一或多个位)以获得平衡或准平衡码字。当读取码字的存储器单元的逻辑值时，存储器装置110可产生表示与存储器单元相关联的感测节点和参考节点处的逻辑状态的电压。存储器装置110可产生多个存储器单元中的每一存储器单元的这类电压，可解耦每一存储器单元的感测和参考节点，并且可将多个存储器单元的参考节点短接在一起。通过耦合参考节点，存储器装置110可产生与多个存储器单元相关联的平均(例如，模拟平均)电压值，且此平均电压接着可用作读取存储器单元中的每一个的相应逻辑状态且因此读取码字的位的参考电压(例如，基于存储器单元的感测节点电压与在存储器单元的参考节点处获得的平均电压的比较)。

图2说明根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其可各自可编程以存储不同逻辑状态(例如，编程为一组两个或更多个可能的状态中的一个)。举例来说，存储器单元205可操作以一次存储一位的信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元)可操作以每次存储多于一位的信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，如参考图1所描述的存储器阵列170。

存储器单元205可存储表示电容器中的可编程状态的状态(例如，偏振状态或介电电荷)。在FeRAM架构中，存储器单元205可包含电容器240，所述电容器240包含铁电材料以存储表示可编程状态的电荷和/或极化。存储器单元205可包含逻辑存储组件，例如电容器240和开关组件245。电容器240可以是铁电电容器的实例。电容器240的第一节点可与开关组件245耦合，且电容器240的第二节点可与板线220耦合。开关组件245可以是选择性地建立或取消建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。在一些情况下，电容器240可存储逻辑0或逻辑1，其可分别对应于低电压一高电压。在一些情况下，当存储器单元205存储给定逻辑状态时存储于电容器240处的电荷量可随时间发生波动。举例来说，当电容器240第一次编程到给定状态，例如对应于逻辑1的电荷状态时，电容器240可存储第一量的电荷。稍后(例如，在对存储器单元205执行某一数量的后续读取、写入或其它存取操作之后)，当电容器240编程到所述相同状态，例如对应于逻辑1的电荷状态时，电容器240可存储不同于第一电荷量的第二量的电荷。举例来说，对应于给定逻辑状态的电荷量可归因于存储器单元205降级、存储器单元205的操作条件或其它存储器单元205特性而发生波动。

存储器裸片200可包含布置成例如网格状图案的图案的存取线(例如，字线210、数字线215和板线220)。存取线可以是与存储器单元205耦合的导线，并且可以用于对存储器单元205执行存取操作。在一些实例中，字线210可以被称为行线。在一些实例中，数字线215可称作列线或位线。对存取线、行线、列线、字线、数字线、位线或板线或其类似物的引用可互换，而不损失理解或操作。存储器单元205可定位在字线210、数字线215和/或板线220的相交点处。

可通过激活或选择例如字线210、数字线215和/或板线220等存取线而对存储器单元205执行例如读取和写入等操作。通过对字线210、数字线215和板线220加偏压(例如，将电压施加到字线210、数字线215或板线220)，可在其相交点处存取单个存储器单元205。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。

可通过行解码器225、列解码器230和板驱动器235来控制对存储器单元205的存取。举例来说，行解码器225可从本地存储器控制器265接收行地址，且基于所接收的行地址激活字线210。列解码器230从本地存储器控制器265接收列地址，且基于所接收的列地址而激活数字线215。板驱动器235可从本地存储器控制器265接收板地址，且基于所接收的板地址而激活板线220。

选择或解除选择存储器单元205可通过激活或解除激活开关组件245而实现。电容器240可使用开关组件245与数字线215电子连通。举例来说，当开关组件245被解除激活时电容器240可与数字线215隔离，且当开关组件245被激活时电容器240可与数字线215耦合。

字线210可为用以对存储器单元205执行存取操作的存储器单元205电子通信的导电线。在一些架构中，字线210可与存储器单元205的开关组件245的栅极电子通信，且可为可操作的以控制存储器单元的开关组件245。在一些架构中，字线210可以与存储器单元205的电容器的节点电子连通，且存储器单元205可不包含开关组件。

数字线215可为连接存储器单元205与感测组件250的导线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件245可为可操作的以选择性地耦合和/或隔离存储器单元205的电容器240和数字线215。在一些架构中，存储器单元205可与数字线215电子通信(例如，恒定)。

板线220可为与存储器单元205电子通信的导线，其用于对存储器单元205执行存取操作。板线220可与电容器240的节点(例如，单元底部)电子通信。板线220可与数字线215协作以在存储器单元205的存取操作期间对电容器240加偏压。

感测组件250可确定存储在存储器单元205的电容器240上的状态(例如，极化状态或电荷)且基于检测到的状态确定存储器单元205的逻辑状态。感测组件250可包含一或多个感测放大器以放大由存储器单元205的信号输出。感测组件250可将跨越数字线215从存储器单元205接收的信号与参考255(例如，参考电压)进行比较。存储器单元205的检测到的逻辑状态可作为感测组件250的输出提供(例如，提供给输入/输出260)，且可向包含存储器裸片200的存储器装置110的另一组件指示检测到的逻辑状态。在一些情况下，感测组件250可为可耦合到与存储器单元205相关联的一或多个节点的。举例来说，感测组件250可为可与存储器单元205的感测节点和参考节点耦合的。在一些情况下，感测组件250可将感测节点的电压(例如，与存储器单元205的逻辑状态相关联的电压)与参考电压(可为参考节点的电压)进行比较。在一些情况下，感测组件250可以是或包含差分放大器、锁存电路或这两者的实例。

本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可以是参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器225、列解码器230和感测组件235以及感测组件250中的一或多个可以与本地存储器控制器265处于相同位置。本地存储器控制器265可为可操作的以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个，将命令或数据(或这两者)转译成存储器裸片200可使用的信息，对存储器裸片200执行一或多个操作，且基于执行一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器265可产生行信号和列地址信号以激活目标字线210、目标数字线215和目标板线220。本地存储器控制器265也可产生和控制在存储器裸片200的操作期间使用的各个电压或电流。一般来说，本文中所论述的所施加电压或电流的幅值、形状或持续时间可变化且对于在操作存储器裸片200时论述的各种操作可以是不同的。

本地存储器控制器265可用于对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。在一些实例中，存取操作可由本地存储器控制器265响应于各种存取命令(例如，来自主机装置105)而执行或以其它方式协调。本地存储器控制器265可为可操作的以执行此处未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。

图3说明根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的分布曲线图300的实例。分布曲线图300可说明分布305-a和305-b，其可对应于与存储器装置的存储器单元205相关联的电压分布，如参考图2所描述。举例来说，分布305-a可表示与各自写入有第一逻辑值(例如，逻辑值‘0’)的多个存储器单元的第一集的所存储的电荷量相关联的电压，且分布305-b可表示与各自写入有第二逻辑值(例如，逻辑值‘1’)的多个存储器单元的第二集的所存储的电荷量相关联的电压。虽然分布305-a和分布305-b在图3中以类似的方式描绘，但分布305-a和305-b可为不同的(例如，可具有相对于彼此不同的形状或方位)。在一些情况下，对应于同一逻辑值的所存储的电荷量可跨存储器单元变化(例如，归因于制造变化或使用比率)，这可能导致相应分布305内不同的对应电压电平。分布曲线图300可另外说明参考电压315，以及参考电压窗310-a和310-b。

在一些情况下，存储器装置可通过将与存储器单元相关联的电压与参考电压315进行比较来确定存储器单元的所存储逻辑状态。举例来说，感测组件可将参考电压315与基于从存储器单元提取(或供应给存储器单元)的电荷的电压进行比较。理想地，参考电压315可为具有对应于第一逻辑值(例如，逻辑0)的电压与对应于第二逻辑值(例如，逻辑1)的电压之间的中间值的电压。因而，存储器装置可将与存储器单元相关联的电压与参考电压315进行比较以确定存储器单元的逻辑状态。举例来说，如果与存储器单元相关联的电压高于参考电压，那么存储器单元的逻辑状态可确定为第二逻辑值(例如，值‘1’)，且如果与存储器单元相关联的电压低于参考电压，那么存储器单元的逻辑状态可确定为第一逻辑值(例如，值‘0’)，反之亦然。

在一些情况下，供存储器装置使用的参考电压315可为预先确定的(例如，在存储器装置的制造或测试阶段设置)。举例来说，可将固定电压值编程或设置为存储器装置的参考电压315。在一些情况下，举例来说，可基于参考电压窗310来编程或设置参考电压315，所述参考电压窗310可基于分布305-a和305-b，所述分布305-a和305-b可为基于类似存储器装置的先前测试确定的。举例来说，参考电压窗310-a可包含从分布305-a的最高电压到分布305-b的最低电压的电压范围。也就是说，参考电压窗310-a可包含处于分布305-a和分布305-b之间的电压，且可不包含处于分布305-a或305-b内的任何电压。参考电压315可例如设置为参考电压窗310-a的中间值(或近似中间值)，以便维持参考电压315与分布305-a或305-b的任何电压之间的相对高的电压差(例如，以便维持使用参考电压315读取存储器单元值的准确性水平)。

然而，在一些情况下，与存储器单元相关联的电压可变化或移位(例如，归因于操作条件或特性、使用或其它因素)，且分布305的形状或位置可改变。因此，在一些情况下，存储器装置可被编程有基于考虑分布305-a和305-b的可能变化的参考电压窗310-b的参考电压315。举例来说，可基于其中分布305-a和分布305-b朝内移位(例如，朝向彼此移位)的场景(例如，最小参考电压窗310的最差情况情境)来估计参考电压窗310-b。参考电压窗310的这类收缩可被称为窗户损耗，并且可引起当确定存储器单元的逻辑值时的准确性降低。

举例来说，在一些情况下，参考电压窗310-b实际上可能不考虑分布305-a和305-b的移动。举例来说，可基于场景估计参考电压窗310-b，但归因于使用、操作条件或特性、制造差异、缺陷或其它因素，分布305-a或分布305-b可与参考电压窗310-b重叠。因此，可发生读取错误增加的情况。

本公开提供存储器装置动态地自产生特定于存储器装置或存储器装置的操作条件或特性的参考电压315的技术。举例来说，存储器装置可基于多个存储器单元的逻辑值产生参考电压315，可与分布305-a和305-b有关。这类参考电压315可被称为自参考电压且可维持最大读取窗口(例如，两个分布305之间的最大参考电压窗310)，这是因为参考电压315可以与分布305-a和305-b的移位相关的方式发生移位。

存储器装置可基于先前已平衡存储于存储器装置处的位的码字来产生自参考电压。所述码字可包含可各自表示二进制值的一数量的位，并且可各自与存储于存储器单元处的相应逻辑状态相关联。码字因此可包含对应于与多个存储器单元的集中的相应存储器单元相关联的逻辑状态的多个位。为了平衡码字，存储器装置可平衡或准平衡与码字相关联的位(例如，平衡0和1的数量)。本文中参考图4进一步描述平衡技术。基于所述平衡，存储器装置可将值写入到存储器单元以使得码字包含相等或近似相等的1和0数量。当针对读取操作存取与码字相关联的存储器单元时，存储器装置可取与每一存储器单元相关联(例如，从每一存储器单元感测)的电压的平均值，这可产生处于分布305-a和305-b之间(例如，处于中间，或近似中间)的参考电压315(例如，也可随分布305-a和305-b移动)。这类参考电压315可考虑归因于使用、操作条件或特性、制造差异、缺陷或其它因素引起的与存储器单元相关联的电压波动。存储器装置接着可例如基于参考电压315与关联于每一存储器单元的相应感测电压的比较，使用所产生的参考电压315读取存储码字位的每一存储器单元。

图4说明根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的位平衡方案400的实例。位平衡方案400可包含码字405-a和405-b，其可为如参考图3所描述的码字的实例。如本文所描述，码字405可包含可各自存储于存储器装置的相应存储器单元处的一数量的位。码字405可包含可各自对应于存储于相应存储器单元处的相应逻辑状态的多个位。如参考图3所描述，存储器装置可平衡或准平衡码字405内的逻辑状态，例如以便支持当从其中存储有码字405的位的存储器单元读取值时获得平均化自参考电压。

码字405(例如，数据包、数据突发)可包含N位，其中N位中的每一个可表示逻辑值(例如，第一逻辑值或第二逻辑值中的一个)。可基于包含在码字405中的具有第一逻辑值(例如，1)的位数量，将权重指配给码字405。在一些情况下，码字405的权重可表示具有第一逻辑值的第一位数量(例如，以及相关联的存储器单元)与具有第二逻辑值的第二位数量(例如，以及相关联的存储器单元)的比率。具有第一逻辑值和第二逻辑值(例如，0)的位数量相同的码字405可被称为“平衡数据包”或“平衡码字”，且具有特定权重(例如，

的权重或某一其它特定目标权重)的码字405可更一般地被称为“恒定权重数据包”或“恒定权重码字”。如本文所描述，可将码字405编码为具有特定目标权重(例如，编码为平衡码字405或另一类型的恒定权重码字405)或编码为具有处于目标权重范围内的权重。因此，如本文中所使用的经编码码字405可大致指代如下码字405：平衡码字405、恒定权重码字405，或具有处于目标权重范围内的权重的码字405。借以编码码字405-a以实现等于目标权重或处于目标权重范围内的权重的过程可在本文中大致被称作平衡过程，即使所得经编码码字405-b本身并未严格地平衡，这是因为这类过程仍然可减小码字405-b内具有一个逻辑值的位数量与具有另一逻辑值的位数量之间的差。

举例来说，存储器装置可反转码字405-a的一或多个位以获得平衡或准平衡码字405(例如，根据例如如本文中所描述的克努特算法或其变型的算法)。举例来说，码字405-a可包含8位。码字405-a可包含对应于第一逻辑值1的3位和对应于第二逻辑值0的5位，使得码字405-a可能并非平衡码字405的实例(例如，可能不平衡)。为了平衡或准平衡码字405-a，存储器装置可反转(例如，翻转)码字405-a的一或多个位(例如，将第一位从逻辑0翻转为逻辑1)。存储器装置可将指示一或多个反转的一或多个额外位(例如，编码位410)添加到码字405-a。码字405-b可由反转码字405-a的第一位并添加编码位410而产生。码字405-b可为平衡码字405的实例(例如，基于具有值为1的4位和值为0的4位)。准平衡码字405可不包含相等数量的逻辑1和逻辑0，但可包含几乎相等数量的逻辑1和逻辑0。举例来说，准平衡码字405可包含特定数量的逻辑1或逻辑0，并且也可被称作恒定权重码字405。

在一些情况下，作为获得经编码码字405-b的编码过程的部分，存储器装置可测试码字405-a的不同反转可能性。也就是说，对于码字405-a，存储器装置110可计算可从码字405-a导出的可能经编码码字405的集的权重。可能经编码码字405中的每一个可包含反转位的不同组合且被称作“假设”。为了测试码字405-a的所有可能经编码码字405并且确保将获得目标权重或权重范围，存储器装置可计算从码字405-a导出的多达2^N个不同的经编码码字405的多达2^N个权重，例如，存储器装置可测试2^N个不同假设。

在识别与目标权重或权重范围相关联的假定之后，存储器装置可反转码字405-a的对应位以得到经编码码字405-b。存储器装置可将经编码码字405-b(例如，平衡或准平衡码字405)存储于多个存储器单元的集中(例如，而不是存储最初接收到的，例如从主机装置接收到的码字405)，其中码字405-b的每一位可对应于相应存储器单元。为了支持原始码字405-a的重构，存储器装置可产生和存储对码字405-a的位经反转以形成经编码码字405-b的指示(例如，一或多个编码位410)。如本文中所描述，这类指示可附加到经编码码字405-b。在一些情况下，log₂(2^N)＝N编码位410可用于指示在编码过程期间反转码字405-a的哪些位。

在一些情况下，获得经编码码字405-b的编码过程可能例如由于测试多达2^N个不同的假设而给用于存储数据的过程带来时延。为了减小所带来的时延，可减小存储器装置测试的假设的潜在数量。在用于减小测试的假设数量的一个选项中，存储器装置可测试根据码字405-a的每一位的依序累积式(或持续性)反转导出的假设集，直到确定达成目标权重(例如，N/2或1/2的权重)的假设为止。也就是说，存储器装置110可计算与假设码字405-a的第一位经反转的第一假设相关联的第一权重、与假设码字405-a的第一位和第二位经反转的第二假设相关联的第二权重，以此类推，一直到与假设码字405-a的所有位经反转的最后假设相关联的第N权重。因此，使用逐位反转的编码过程可测试N+1个假设(而非2^N个假设)并使用

个编码位(而非N个编码位)以指示码字405-a的哪些位在编码过程期间经反转。每一位的依序累积式反转可与克努特平衡算法相关联或表示克努特平衡算法。举例来说，如图4的实例中所说明，反转码字405-a的最先位可产生平衡码字405-b，且可存储N个编码位410以指示平衡码字405-b的哪一或多个位相对于原始(例如，不平衡、源)码字405-a经反转。举例来说，编码位410可表示包含多个位的字段，所述多个位例如在图4的实例中为三(3)个位，这是因为原始码字405-a包含八(8)个位。

在减小测试的假设数量的另一选项中，存储器装置可将码字405-a划分成r₁个片段并且测试码字405-a的经反转片段的所有可能组合直到确定达成目标权重范围的假设为止。目标权重范围可表示为

或替代地，在归一化之后表示为

因此，使用分段反转的编码过程可测试

个假设(而非2^N个假设)并使用

个编码位(而非N个编码位)以指示平衡码字405-a的哪些片段在编码过程期间经反转，其中N可大于r₁。在一些情况下，r₁个片段中的每一个可包含n₁个位，其中

在减小测试的假设数量的第三选项中，所述第三选项相对于第一选项和第二选项可与时延和编码开销减小相关联，存储器装置可将码字405-a划分成r₂个片段并且测试根据码字405-a的每一片段的依序累积式反转导出的假设集直到确定达成目标权重范围的假设为止。举例来说，存储器装置可计算与假设码字405-a的第一片段经反转的第一假设相关联的第一权重、与假设码字405-a的第一片段和第二片段经反转的第二假设相关联的第二权重、与假设码字405-a的第一、第二和第三片段经反转的第三假设相关联的第三权重，依此类推，一直到与假设码字405-a的所有片段经反转的最后假设相关联的第r₂权重。因此，可测试r₂+1个假设(包含假设没有片段经反转的假设)且可使用

个编码位指示码字405-a的哪些片段在编码过程期间经反转。在一些情况下，r₂个片段中的每一个可包含n₂个位，其中

在其它情况下，r₂个片段中的每一个可包含不同数量的位。

在识别码字405-a的反转可能性(例如，等于目标权重或在目标权重范围内)之后，可反转码字405-a的对应位。举例来说，码字405-a的第一位可从逻辑0翻转或反转为逻辑1，这可平衡码字405-a。一或多个编码位410可添加到码字405-a，进而产生码字405-b，所述码字405-b可存储于存储器阵列中(例如，每一位存储于阵列的相应存储器单元中)以替代原始码字405-a。因而，存储码字405-b的位的存储器单元集可满足存储第一逻辑状态存储器单元的第一数量与存储第二逻辑状态的存储器单元的第二数量的阈值比率(例如，其中所述阈值比率可为码字405-b的目标权重或目标权重范围)。

下表(例如，表1)可包含针对码字405内不同码字大小和不同的经反转位数量的目标权重范围的实例。在表1中，“页权重”可指代数据包的权重或码字405的权重。如表1所示，反转256位(例如，32字节或32B)码字405的8位可产生码字的具有逻辑值1的128到138个位，这可引起码字405具有大致处于50％和54％之间的权重(例如，归一化权重、百分比权重)。

表1：针对不同数量的反转位的页权重

在一些情况下，码字405-b可另外包含填补位，所述填补位可被称为填补片段。举例来说，通过将特定数量的逻辑0或逻辑1添加到码字405-a(例如，产生码字405-b)，填补位可支持获得码字405-a的特定目标权重(例如，当在每片段基础上完成反转时)。填补位可包含用以支持满足码字405-a的目标权重或权重范围(例如，处于49％和51％之间或处于权重128与135之间)的数量的位(例如，“虚设位”或“填充位”)。填补位因此可用以将码字405的权重调整(例如，微调)为等于目标权重或权重范围。在一些情况下，“填补位”可指代可能不受与码字405相关联的一或多个错误校正码(ECC)保护的位。

如本文所描述，当读取码字的位或逻辑状态时，存储器装置可平衡码字405以产生自参考电压。因而，如参考图3所描述的参考电压315可为从平衡的或准平衡的码字405产生的参考电压的实例。当存取与码字相关联的存储器单元时，存储器装置可执行如本文中(例如，参考图5)所描述的平均化操作，这可产生存储器单元的参考电压。

图5说明根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的电路500的实例。电路500可包含在存储器装置中并且可包含可用于感测一或多个存储器单元的逻辑状态的感测组件535，例如参考图2所描述的感测组件250。在一些情况下，感测组件250可表示多个感测组件535。举例来说，每个感测组件535可为可操作的以感测一个存储器单元的逻辑状态，而感测组件250可为可操作的以感测多个存储器单元的(例如，存储码字的位的每一存储器单元的)逻辑状态。感测组件535可以是或包含感测放大器、差分放大器、锁存器或可操作以比较两个电压的任何其它组件或其任何组合的实例。

可使用感测组件535并且使用对应于与存储器单元相关联的码字(例如，存储器单元存储码字的逻辑值或位)的参考电压感测或读取存储于存储器单元处的与感测组件535相关联的逻辑状态。码字可为例如本文中所描述的平衡或准平衡码字。存储于存储器单元(例如，并且表示单元的逻辑状态)处的电荷可为可使用如参考图2所描述的位线或数字线存取的。举例来说，在读取操作期间，存储器单元可与数字线耦合并且可将其电荷传送到数字线，或可从数字线接收电荷，使得数字线的电荷(例如，以及对应电压)可指示存储器单元的逻辑状态。数字线可包含或耦合到SEN节点(例如，感测节点)，所述SEN节点可保存指示存储器单元的逻辑状态的电荷(例如，以及相关联电压)。

SEN节点可与S节点(例如，另一感测节点)耦合，所述S节点可被称为感测节点505-a(例如，第一节点)。因而，在读取操作期间，可与感测节点505-a共享与存储器单元的逻辑状态相关联的电荷和电压。为了支持产生与存储器单元相关联的码字的参考电压，SEN节点和感测节点505-a也可与R节点耦合，所述R节点可被称为参考节点510-a(例如，第二节点)。举例来说，可激活开关组件520-a和520-b(例如，晶体管)(例如，通过断言EQ信号或电压)以使SEN节点和感测节点505-a与参考节点510-a耦合(例如，在将板线预充电并激活与存储器单元相关联的字线之后)。

因此，也可与参考节点510-a共享与存储器单元的逻辑状态相关联的电荷和电压。举例来说，可在感测节点505-a和参考节点510-a之间拆分电荷，且感测节点505-a和参考节点510-a产生相同电压(例如，与共享电荷相关联的感测电压)。电压和电荷可(例如，至少部分地)基于相关联线的寄生电容(例如，数字线的寄生电容)维持在感测节点505-a和参考节点510-a处。

一旦已经在感测节点505-a和参考节点510-a处产生电压(例如，解除断言感测电压)，便可解除激活开关组件520-a和520-b(例如，通过EQ信号)以将感测节点505-a与参考节点510-a隔离(例如，电隔离)。因此，可在感测节点505-a和参考节点510-a这两者处产生表示存储器单元的逻辑状态的电压(例如，感测电压)。可针对与码字相关联的每一存储器单元(例如，针对存储码字的位的多个存储器单元的集的每一存储器单元)并行(例如，至少部分地重叠)或依序执行类似技术。

举例来说，每一存储器单元(例如，每一存储器单元的数字线)可与相应感测节点505和参考节点510(例如，从R(i)到R(n)的R个节点，其可包含参考节点510-b和510-c)耦合，使得相应感测节点505和参考节点510可产生指示对应存储器单元的相应逻辑状态的相应电压(例如，相应感测电压)并且接着可彼此断开耦合或隔离。因而，每个参考节点510(例如，参考节点510-b和510-c等等)可产生指示相关联存储器单元的逻辑状态的相应电压。

在每个相应感测节点505和参考节点510处产生相应电压之后，存储器装置可激活多个开关组件515(例如，晶体管)的集。开关组件515可为可操作的以将每个参考节点510耦合(例如，当被激活时)到每个其它参考节点510。举例来说，开关组件515-a可耦合参考节点510-a和510-b，第二开关组件515可将参考节点510-b与另一参考节点510耦合，依此类推，直到开关组件515-b可将参考节点510-c与其它参考节点510耦合(例如，通过将参考节点510-c与紧接在前的参考节点510耦合)为止。通过将码字的参考节点510耦合(例如，短接)在一起，可平均化或共享与每个参考节点510相关联的电荷和电压，这可产生跨码字的平均电压。因为码字是平衡或准平衡的，所以平均电压可处于第一逻辑状态和第二逻辑状态之间(例如，中间)并且可用作或被称为参考电压。

在一些情况下，参考电压可例如基于存储器装置的一或多个质量或特性(例如，如在制造或测试阶段期间已知或设置)发生移位。在这类情况下，移位电压(VSHIFT)可施加到可与参考节点510耦合的一或多个电容器525。在一些情况下，一个电容器525可与参考节点510耦合，而在一些其它情况下，每个参考节点510可与相应电容器525耦合，以及其它实例。施加移位电压(例如，增加或减小VSHIFT)可致使参考电压增加或减小(例如，如在制造或测试期间确定的)对应量，这可微调参考电压，或可提高参考电压的准确性。举例来说，参考电压可基于移位电压施加到一或多个电容器525(例如，归因于参考节点510中的一或多个与对应于VSHIFT的节点之间的电容耦合)而从第一电压移位到第二电压。

在产生参考电压(例如，并且在一些情况下，使参考电压移位)之后，参考节点510可保持耦合，或可被隔离。在第一实例中，参考节点510中的每一个可针对读取操作的剩余部分，维持与其它参考节点510中的每一个耦合(例如，经由开关组件515)。在第二实例中，参考节点510中的每一个可在产生参考电压之后，例如通过解除激活开关组件515而与其它参考节点510中的每一个断开耦合或隔离。在这类情况下，参考节点510中的每一个可与其它参考节点510中的每一个保持在相同电压(例如，可保持在参考电压)，即使参考节点510断开耦合仍保持在相同电压。

每一存储器单元的相应感测组件535可接收来自与对应存储器单元相关联的相应感测节点505和参考节点510的输入。举例来说，感测组件535可从感测节点505-a接收感测电压的输入(例如，从存储器单元感测的电压的输入)，并且可从参考节点510-a接收参考电压的输入。类似电压可输入到与存储码字的位的其它存储器单元对应的感测组件535(例如，来自相应感测节点505和参考节点510的输入)。感测组件535(例如，以及另一感测组件535)可将感测电压与存储器单元的参考电压进行比较，并且可基于感测电压与参考电压的比较确定存储器单元的逻辑状态。举例来说，如果感测电压高于参考电压，那么感测组件535可确定存储器单元存储第一逻辑状态，或如果感测电压低于参考电压，感测组件535可确定存储器单元存储第二逻辑状态(例如，反之亦然)。如本文所描述，在参考节点510耦合在一起时，或在参考节点510彼此隔离时，参考电压可输入到感测组件535。

存储器装置可另外包含与每个感测节点505相关联的相应晶体管530，以及与每个参考节点510相关联的晶体管530，所述晶体管530可被称为箝位晶体管。举例来说，感测节点505-a可经由晶体管530-a与SEN节点耦合，且参考节点510-a可经由晶体管530-b与SEN节点耦合。类似地，相应晶体管530可与存储器装置的每个其它感测节点505和参考节点510耦合。每个晶体管530可为可操作的以将相应感测节点505或相应参考节点510维持在低于阈值电压处(例如，可为可操作的以将电压“箝位”在低于特定电平处，或阻止电压增加到高于所述特定电平)。可通过施加到晶体管的栅极的箝位电压(VCLAMP)激活或可操作晶体管530。在施加VCLAMP时，相应晶体管530的第一节点的电压可限制为低于阈值电压(例如，即使当晶体管的第二节点的电压高于阈值电压时)。

举例来说，晶体管530可具有与感测节点505(或参考节点510)耦合的第一节点和与SEN节点耦合的第二节点，所述第二节点可处于与相关联存储器单元的逻辑状态对应的电压处。虽然(例如，晶体管530的第二节点的)SEN节点的电压停留在阈值电压处或低于阈值电压，但感测节点505(或参考节点510)(例如，晶体管530的第一节点)的电压可等于(大体等于)SEN节点的电压。然而，如果(例如，晶体管530的第二节点的)SEN节点的电压超过阈值电压，那么感测节点505(或参考节点510)(例如晶体管530的第一节点)的电压可保持在阈值电压处。此类技术可阻止在对应感测节点505和参考节点510上产生过量电压，这可限制使用外围电压(例如，过高电压)确定参考电压，或可限制过量电压施加到感测组件535。

基于使用平均化参考电压(例如，所存储的码字的自参考电压)，存储器装置可使用跟踪存储器装置和其存储器单元的使用和磨损特性的参考电压，从存储器单元(例如，如参考图3所描述)读取逻辑值。举例来说，参考电压可提供板电压跟踪、数字线拓扑跟踪、阵列噪声跟踪和行地址选通阶段传播拓扑跟踪(例如，在参考电压限于拼片层级或更低层级的情况下)，且也可以跟踪或考虑平均薄膜晶体管泄漏。参考电压也可以支持具有低输入偏移的感测组件(例如，锁存器)，且可支持使用相对更快速、更小(例如，更小量值)且更少控制信号用于读取存储于存储器单元处的逻辑值。

图6示出根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的存储器装置620的框图600。存储器装置620可为如参考图1到5所描述的存储器装置的方面的实例。存储器装置620或其各种组件可为用于如本文中所描述使用平均化参考电压执行存储器单元感测的各个方面的装置的实例。举例来说，存储器装置620可包含逻辑状态存储组件625、感测电压组件630、参考电压产生组件635、逻辑状态确定组件640、耦合组件645、隔离组件650或其任何组合。这些组件中的每一个可直接或间接地(例如经由一或多个总线)彼此通信。

逻辑状态存储组件625可配置为或以其它方式支持用于将相应逻辑状态存储于多个存储器单元中的每一个处的装置，其中所述多个存储器单元的所述逻辑状态满足所述多个存储器单元中存储第一逻辑状态的存储器单元的第一数量与所述多个存储器单元中存储第二逻辑状态的存储器单元的第二数量的阈值比率。所述感测电压组件630可配置为或以其它方式支持用于针对所述多个存储器单元中的每一存储器单元，在各自与所述存储器单元相关联的相应第一节点处和相应第二节点处产生相应感测电压的装置，其中每个感测电压表示所述相关联存储器单元的所述相应逻辑状态。所述参考电压产生组件635可配置为或以其它方式支持用于至少部分地基于将所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个，产生所述多个存储器单元的参考电压的装置。逻辑状态确定组件640可配置为或以其它方式支持用于至少部分地基于所述参考电压和与所述第一存储器单元相关联的第一感测电压，确定所述多个存储器单元中的第一存储器单元的逻辑状态的装置。

在一些实例中，耦合组件645可配置为或以其它方式支持用于针对所述多个存储器单元中的每一存储器单元，将所述相应第一节点与所述相应第二节点耦合的装置，其中产生所述多个存储器单元中的每一存储器单元的所述相应感测电压至少部分地基于将所述相应第一节点与所述相应第二节点耦合。在一些实例中，隔离组件650可配置为或以其它方式支持用于针对所述多个存储器单元中的每一存储器单元，在产生所述多个存储器单元中的每一存储器单元的所述相应感测电压之后，将所述相应第一节点与所述相应第二节点隔离的装置，其中产生所述参考电压至少部分地基于将所述相应第一节点与所述相应第二节点隔离。在一些实例中，单个组件可用作耦合组件645和隔离组件650两者。

在一些实例中，为了支持确定所述第一存储器单元的所述逻辑状态，逻辑状态确定组件640可配置为或以其它方式支持用于将所述第一感测电压与所述参考电压进行比较的装置，其中在与所述第一存储器单元相关联的所述相应第一节点处产生所述第一感测电压。

在一些实例中，耦合组件645可配置为或以其它方式支持用于在确定所述第一存储器单元的所述逻辑状态时，维持所述多个存储器单元的所述第二节点中的每一个与所述第二节点中的每另一个耦合的装置。在一些实例中，隔离组件650可配置为或以其它方式支持用于在确定所述第一存储器单元的所述逻辑状态之前，将所述多个存储器单元的所述第二节点中的每一个与所述第二节点中的每另一个隔离的装置。

在一些实例中，为了支持产生所述参考电压，参考电压产生组件635可配置为或以其它方式支持用于在将所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个之后，使所述参考电压从第一电压移位到第二电压的装置，其中确定所述第一存储器单元的所述逻辑状态至少部分地基于所述第二电压。

在一些实例中，所述多个存储器单元的所述逻辑状态可至少部分地基于所述第一数量处于第一值范围内且所述第二数量处于第二值范围内而满足所述阈值比率。在一些实例中，所述阈值比率可为所述第一数量等于所述第二数量。

图7示出说明根据本文所公开的实例的支持使用平均化参考电压的存储器单元感测的方法700的流程图。方法700的操作可由如本文所描述的存储器装置或其组件实施。举例来说，可由如参考图1至6所描述的存储器装置执行方法700的操作。在一些实例中，存储器装置可执行指令集以控制装置的功能元件执行下文所描述的功能。另外或替代地，存储器系统可使用专用硬件执行下文所描述的功能的方面。

在705处，所述方法可包含将相应逻辑状态存储于多个存储器单元中的每一个处，其中所述多个存储器单元的所述逻辑状态满足所述多个存储器单元中存储第一逻辑状态的存储器单元的第一数量与所述多个存储器单元中存储第二逻辑状态的存储器单元的第二数量的阈值比率。可根据本文所公开的实例执行705的操作。在一些实例中，可由如参考图6所描述的逻辑状态存储组件625执行705的操作的方面。

在710处，所述方法可包含针对所述多个存储器单元中的每一存储器单元，在各自与所述存储器单元相关联的相应第一节点处和相应第二节点处产生相应感测电压，其中每个感测电压表示所述相关联存储器单元的所述相应逻辑状态。可根据本文所公开的实例执行710的操作。在一些实例中，可由如参考图6所描述的感测电压组件630执行710的操作的方面。

在715处，所述方法可包含至少部分地基于将所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个，产生所述多个存储器单元的参考电压。可根据本文所公开的实例执行715的操作。在一些实例中，可由如参考图6所描述的参考电压产生组件635执行715的操作的方面。

在720处，所述方法可包含至少部分地基于所述参考电压和与所述第一存储器单元相关联的第一感测电压，确定所述多个存储器单元中的第一存储器单元的逻辑状态。可根据本文所公开的实例执行720的操作。在一些实例中，可由如参考图6所描述的逻辑状态确定组件640执行720的操作的方面。

在一些实例中，本文所述的设备可执行一或多种方法，例如方法700。所述设备可包含用于执行本公开的以下方面的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)或其任何组合：

方面1：所述设备包含用于以下操作的特征、电路系统、逻辑、装置或指令或其任何组合：将相应逻辑状态存储于多个存储器单元中的每一个处，其中所述多个存储器单元的所述逻辑状态满足所述多个存储器单元中存储第一逻辑状态的存储器单元的第一数量与所述多个存储器单元中存储第二逻辑状态的存储器单元的第二数量的阈值比率；针对所述多个存储器单元中的每一存储器单元，在各自与所述存储器单元相关联的相应第一节点处和相应第二节点处产生相应感测电压，其中每个感测电压表示所述相关联存储器单元的所述相应逻辑状态；至少部分地基于将所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个，产生所述多个存储器单元的参考电压；和至少部分地基于所述参考电压和与所述第一存储器单元相关联的第一感测电压，确定所述多个存储器单元中的第一存储器单元的逻辑状态。

方面2：根据方面1所述的设备，其另外包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令或其任何组合：针对所述多个存储器单元中的每一存储器单元，将所述相应第一节点与所述相应第二节点耦合，其中产生所述多个存储器单元中的每一存储器单元的所述相应感测电压至少部分地基于将所述相应第一节点与所述相应第二节点耦合。

方面3：根据方面2所述的设备，其另外包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令或其任何组合：针对所述多个存储器单元中的每一存储器单元，在产生所述多个存储器单元中的每一存储器单元的所述相应感测电压之后，将所述相应第一节点与所述相应第二节点隔离，其中产生所述参考电压至少部分地基于将所述相应第一节点与所述相应第二节点隔离。

方面4：根据方面1到3中的任一方面所述的设备，其中用于确定所述第一存储器单元的所述逻辑状态的操作、特征、电路系统、逻辑、装置或指令或其任何组合另外包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令或其任何组合：将所述第一感测电压与所述参考电压进行比较，其中在与所述第一存储器单元相关联的所述相应第一节点处产生所述第一感测电压。

方面5：根据方面1到4中的任一方面所述的设备，其另外包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令或其任何组合：在确定所述第一存储器单元的所述逻辑状态时，维持所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个。

方面6：根据方面1到5中的任一方面所述的设备，其另外包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令或其任何组合：在确定所述第一存储器单元的所述逻辑状态之前，将所述多个存储器单元的所述第二节点中的每一个与所述第二节点中的每另一个隔离。

方面7：根据方面1到6中的任一方面所述的设备，用于产生所述参考电压的操作、特征、电路系统、逻辑、装置或指令或其任何组合另外包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令或其任何组合：在将所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个之后，使所述参考电压从第一电压移位到第二电压，其中确定所述第一存储器单元的所述逻辑状态至少部分地基于所述第二电压。

方面8：根据方面1到7中的任一方面所述的设备，其中所述多个存储器单元的所述逻辑状态至少部分地基于所述第一数量处于第一值范围内且所述第二数量处于第二值范围内而满足所述阈值比率。

方面9：根据方面1到8中的任一方面所述的设备，其中所述阈值比率是所述第一数量等于所述第二数量。

应注意，本文中所描述的方法是可能的实施方案，且操作和步骤可以重新排列或以其它方式加以修改，且其它实施方案是可能的。另外，可组合来自所述方法中的两种或更多种的部分。

描述一种设备。下文提供如本文中所描述的设备的各方面的概述：

方面10：一种设备包含：多个存储器单元，其各自可操作以存储相应逻辑状态；平衡组件，其可操作以将所述多个存储器单元的所述逻辑状态配置为满足所述多个存储器单元中存储第一逻辑状态的存储器单元的第一数量与所述多个存储器单元中存储第二逻辑状态的存储器单元的第二数量的阈值比率；多个第一节点和多个第二节点，其各自可与所述多个存储器单元中的相应存储器单元耦合且各自可操作以被设置为表示所述相应存储器单元的所述相应逻辑状态的相应感测电压，其中所述多个第二节点各自可与所述多个第一节点中的相应第一节点耦合；多个开关组件，其可操作以至少部分地基于将所述第二节点中的每一个耦合到所述第二节点中的每另一个而产生所述多个存储器单元的参考电压；和感测组件，其可操作以至少部分地基于所述参考电压和与所述多个存储器单元中的第一存储器单元相关联的第一感测电压来确定所述第一存储器单元的逻辑状态。

方面11：根据方面10所述的设备，其另外包含：第二多个开关组件，其各自可操作以针对所述多个存储器单元中的相应存储器单元，将相应第一节点与相应第二节点耦合，其中在所述多个第二节点中的每一个处设置所述相应感测电压至少部分地基于将所述相应第一节点与所述相应第二节点耦合。

方面12：根据方面11所述的设备，其中所述第二多个开关组件中的每一开关组件另外可操作以：针对所述多个存储器单元中的每一存储器单元，在将所述相应第二节点设置为所述相应感测电压之后，将所述相应第一节点与所述相应第二节点隔离，其中产生所述参考电压至少部分地基于将所述相应第一节点与所述相应第二节点隔离。

方面13：根据方面10到12中任一方面所述的设备，其中所述感测组件另外可操作以：从与所述第一存储器单元相关联的相应第一节点接收所述第一感测电压；从与所述第一存储器单元相关联的相应第二节点接收所述参考电压；和将所述第一感测电压与所述参考电压进行比较，其中确定所述第一存储器单元的所述逻辑状态至少部分地基于所述比较。

方面14：根据方面10到13中任一方面所述的设备，其中所述多个开关组件另外可操作以：在确定所述第一存储器单元的所述逻辑状态时，维持所述第二节点中的每一个耦合到所述第二节点中的每另一个。

方面15：根据方面10到14中任一方面所述的设备，其中所述多个开关组件另外可操作以：在确定所述第一存储器单元的所述逻辑状态之前，将所述第二节点中的每一个与所述第二节点中的每另一个隔离。

方面16：根据方面10到15中任一方面所述的设备，其另外包含：一或多个电容器，其可与所述多个第二节点耦合并且可操作以在所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个之后，将所述参考电压从第一电压移位到第二电压，其中确定所述第一存储器单元的所述逻辑状态至少部分地基于所述第二电压。

方面17：根据方面10到16中任一方面所述的设备，其另外包含：第一多个晶体管，其各自与所述多个第一节点中的相应第一节点耦合并且各自可操作以维持所述相应第一节点低于阈值电压；和第二多个晶体管，其各自与所述多个第二节点中的相应第二节点耦合并且各自可操作以维持所述相应第二节点低于所述阈值电压。

方面18：根据方面10到17中任一方面所述的设备，其中所述平衡组件可操作以至少部分地基于将所述第一数量配置在第一值范围内并且将所述第二数量配置在第二值范围内，将所述多个存储器单元的所述逻辑状态配置为满足所述阈值比率。

描述一种设备。下文提供如本文中所描述的设备的各方面的概述：

方面19：一种设备包含：多个存储器单元；多个第一节点，其各自可与所述多个存储器单元中的相应存储器单元耦合；多个第二节点，其各自可与所述多个存储器单元中的相应存储器单元和所述多个第一节点中的相应第一节点耦合；多个开关组件，其各自可与所述多个第二节点中的一或多个相应第二节点耦合；和控制器，其可操作以致使所述设备：将相应逻辑状态存储于所述多个存储器单元中的每一个处，其中所述多个存储器单元的所述逻辑状态被配置成满足所述多个存储器单元中存储第一逻辑状态的存储器单元的第一数量与所述多个存储器单元中存储第二逻辑状态的存储器单元的第二数量的阈值比率；针对所述多个存储器单元中的每一存储器单元，在各自与所述存储器单元相关联的相应第一节点处和相应第二节点处产生相应感测电压，其中每个感测电压表示所述相关联存储器单元的所述相应逻辑状态；至少部分地基于经由所述多个开关组件将所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个，产生所述多个存储器单元的参考电压；和至少部分地基于所述参考电压和与所述第一存储器单元相关联的第一感测电压来确定所述多个存储器单元中的第一存储器单元的逻辑状态。

方面20：根据方面19所述的设备，其另外包含：第二多个开关组件，其中所述控制器另外可操作以致使所述设备：针对所述多个存储器单元中的每一存储器单元，经由所述第二多个开关组件中的相应开关组件将所述相应第一节点与所述相应第二节点耦合，其中产生所述多个存储器单元中的每一存储器单元的所述相应感测电压至少部分地基于将所述相应第一节点与所述相应第二节点耦合。

方面21：根据方面20所述的设备，其中所述控制器另外可操作以致使所述设备：针对所述多个存储器单元中的每一存储器单元，在产生所述多个存储器单元中的每一存储器单元的所述相应感测电压之后，将所述相应第一节点与所述相应第二节点隔离，其中产生所述参考电压至少部分地基于将所述相应第一节点与所述相应第二节点隔离。

方面22：根据方面19到21中任一方面所述的设备，其中为了确定所述第一存储器单元的所述逻辑状态，所述控制器可操作以致使所述设备：将所述第一感测电压与所述参考电压进行比较，其中在与所述第一存储器单元相关联的所述相应第一节点处产生所述第一感测电压。

方面23：根据方面19到22中任一方面所述的设备，其中所述控制器另外可操作以致使所述设备：在确定所述第一存储器单元的所述逻辑状态时，维持所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个。

方面24：根据方面19到23中任一方面所述的设备，其中所述控制器另外可操作以致使所述设备：在确定所述第一存储器单元的所述逻辑状态之前，将所述多个存储器单元的所述第二节点中的每一个与所述第二节点中的每另一个隔离。

方面25：根据方面19到24中任一方面所述的设备，其另外包含：一或多个电容器，其可与所述多个第二节点耦合，其中所述控制器另外可操作以致使所述设备：在所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个之后，至少部分地基于将电压施加到所述一或多个电容器而将所述参考电压从第一电压移位到第二电压，其中确定所述第一存储器单元的所述逻辑状态至少部分地基于使所述参考电压移位。

可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。一些图式可将信令说明为单个信号；然而，信号可表示信号的总线，其中所述总线可具有多种位宽度。

术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能通过导电路径在组件之间传达，在闭路关系中，信号可通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。

本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型的(即，多数载流子为电子)，那么FET可被称为n型FET。如果沟道是p型(即，多数载流子是空穴)，则FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。

在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，与第二参考标记无关。

本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以发射。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，本文中所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。

例如，可用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散栅极或晶体管逻辑、离散硬件组件或其被设计成执行本文所描述的功能的任何组合来实施或执行结合本文中的本公开而描述的各种说明性块和模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它这类配置)。

如本文中所使用，包含在权利要求书中，如在项列表(例如，后加例如“……中的至少一个”或“……中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。

计算机可读媒体包含非暂时性计算机可读存储媒体和通信媒体两者，通信媒体包含促进将计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、压缩光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源发射软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字影音光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘利用激光以光学方式再现数据。这些的组合也包含在计算机可读媒体的范围内。

提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种方法，其包括：

将相应逻辑状态存储于多个存储器单元中的每一个处，其中所述多个存储器单元的所述逻辑状态满足所述多个存储器单元中存储第一逻辑状态的存储器单元的第一数量与所述多个存储器单元中存储第二逻辑状态的存储器单元的第二数量的阈值比率；

针对所述多个存储器单元中的每一存储器单元，在各自与所述存储器单元相关联的相应第一节点处和相应第二节点处产生相应感测电压，其中每个感测电压表示所述相关联存储器单元的所述相应逻辑状态；

至少部分地基于将所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个，产生所述多个存储器单元的参考电压；和

至少部分地基于所述参考电压和与所述第一存储器单元相关联的第一感测电压，确定所述多个存储器单元中的第一存储器单元的逻辑状态。

2.根据权利要求1所述的方法，其另外包括：

针对所述多个存储器单元中的每一存储器单元，将所述相应第一节点与所述相应第二节点耦合，其中产生所述多个存储器单元中的每一存储器单元的所述相应感测电压至少部分地基于将所述相应第一节点与所述相应第二节点耦合。

3.根据权利要求2所述的方法，其另外包括：

针对所述多个存储器单元中的每一存储器单元，在产生所述多个存储器单元中的每一存储器单元的所述相应感测电压之后，将所述相应第一节点与所述相应第二节点隔离，其中产生所述参考电压至少部分地基于将所述相应第一节点与所述相应第二节点隔离。

4.根据权利要求1所述的方法，其中确定所述第一存储器单元的所述逻辑状态包括：

将所述第一感测电压与所述参考电压进行比较，其中在与所述第一存储器单元相关联的所述相应第一节点处产生所述第一感测电压。

5.根据权利要求1所述的方法，其另外包括：

在确定所述第一存储器单元的所述逻辑状态时，维持所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个。

6.根据权利要求1所述的方法，其另外包括：

在确定所述第一存储器单元的所述逻辑状态之前，将所述多个存储器单元的所述第二节点中的每一个与所述第二节点中的每另一个隔离。

7.根据权利要求1所述的方法，其中产生所述参考电压包括：

在将所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个之后，使所述参考电压从第一电压移位到第二电压，其中确定所述第一存储器单元的所述逻辑状态至少部分地基于所述第二电压。

8.根据权利要求1所述的方法，其中所述多个存储器单元的所述逻辑状态至少部分地基于所述第一数量处于第一值范围内且所述第二数量处于第二值范围内而满足所述阈值比率。

9.根据权利要求1所述的方法，其中所述阈值比率包括所述第一数量等于所述第二数量。

10.一种设备，其包括：

多个存储器单元，其各自能够操作以存储相应逻辑状态；

平衡组件，其能够操作以将所述多个存储器单元的所述逻辑状态配置为满足所述多个存储器单元中存储第一逻辑状态的存储器单元的第一数量与所述多个存储器单元中存储第二逻辑状态的存储器单元的第二数量的阈值比率；

多个第一节点和多个第二节点，其各自能够与所述多个存储器单元中的相应存储器单元耦合且各自能够操作以被设置为表示所述相应存储器单元的所述相应逻辑状态的相应感测电压，其中所述多个第二节点各自能够与所述多个第一节点中的相应第一节点耦合；

多个开关组件，其能够操作以至少部分地基于将所述第二节点中的每一个耦合到所述第二节点中的每另一个而产生所述多个存储器单元的参考电压；和

感测组件，其能够操作以至少部分地基于所述参考电压和与所述多个存储器单元中的第一存储器单元相关联的第一感测电压来确定所述第一存储器单元的逻辑状态。

11.根据权利要求10所述的设备，其另外包括：

第二多个开关组件，其各自能够操作以针对所述多个存储器单元中的相应存储器单元，将相应第一节点与相应第二节点耦合，其中在所述多个第二节点中的每一个处设置所述相应感测电压至少部分地基于将所述相应第一节点与所述相应第二节点耦合。

12.根据权利要求11所述的设备，其中所述第二多个开关组件中的每一开关组件另外能够操作以：

针对所述多个存储器单元中的每一存储器单元，在将所述相应第二节点设置为所述相应感测电压之后，将所述相应第一节点与所述相应第二节点隔离，其中产生所述参考电压至少部分地基于将所述相应第一节点与所述相应第二节点隔离。

13.根据权利要求10所述的设备，其中所述感测组件另外能够操作以：

从与所述第一存储器单元相关联的相应第一节点接收所述第一感测电压；

从与所述第一存储器单元相关联的相应第二节点接收所述参考电压；和

将所述第一感测电压与所述参考电压进行比较，其中确定所述第一存储器单元的所述逻辑状态至少部分地基于所述比较。

14.根据权利要求10所述的设备，其中所述多个开关组件另外能够操作以：

在确定所述第一存储器单元的所述逻辑状态时，维持所述第二节点中的每一个耦合到所述第二节点中的每另一个。

15.根据权利要求10所述的设备，其中所述多个开关组件另外能够操作以：

在确定所述第一存储器单元的所述逻辑状态之前，将所述第二节点中的每一个与所述第二节点中的每另一个隔离。

16.根据权利要求10所述的设备，其另外包括：

一或多个电容器，其能够与所述多个第二节点耦合并且能够操作以在所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个之后，将所述参考电压从第一电压移位到第二电压，其中确定所述第一存储器单元的所述逻辑状态至少部分地基于所述第二电压。

17.根据权利要求10所述的设备，其另外包括：

第一多个晶体管，其各自与所述多个第一节点中的相应第一节点耦合并且各自能够操作以维持所述相应第一节点低于阈值电压；和

第二多个晶体管，其各自与所述多个第二节点中的相应第二节点耦合并且各自能够操作以维持所述相应第二节点低于所述阈值电压。

18.根据权利要求10所述的设备，其中所述平衡组件能够操作以至少部分地基于将所述第一数量配置在第一值范围内并且将所述第二数量配置在第二值范围内，将所述多个存储器单元的所述逻辑状态配置为满足所述阈值比率。

19.一种设备，其包括：

多个存储器单元；

多个第一节点，其各自能够与所述多个存储器单元中的相应存储器单元耦合；

多个第二节点，其各自能够与所述多个存储器单元中的相应存储器单元和所述多个第一节点中的相应第一节点耦合；

多个开关组件，其各自能够与所述多个第二节点中的一或多个相应第二节点耦合；和

控制器，其能够操作以致使所述设备：

将相应逻辑状态存储于所述多个存储器单元中的每一个处，其中所述多个存储器单元的所述逻辑状态被配置成满足所述多个存储器单元中存储第一逻辑状态的存储器单元的第一数量与所述多个存储器单元中存储第二逻辑状态的存储器单元的第二数量的阈值比率；

针对所述多个存储器单元中的每一存储器单元，在各自与所述存储器单元相关联的相应第一节点处和相应第二节点处产生相应感测电压，其中每个感测电压表示所述相关联存储器单元的所述相应逻辑状态；

至少部分地基于经由所述多个开关组件将所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个，产生所述多个存储器单元的参考电压；和

至少部分地基于所述参考电压和与所述第一存储器单元相关联的第一感测电压来确定所述多个存储器单元中的第一存储器单元的逻辑状态。

20.根据权利要求19所述的设备，其另外包括：

第二多个开关组件，其中所述控制器另外能够操作以致使所述设备：

针对所述多个存储器单元中的每一存储器单元，经由所述第二多个开关组件中的相应开关组件将所述相应第一节点与所述相应第二节点耦合，其中产生所述多个存储器单元中的每一存储器单元的所述相应感测电压至少部分地基于将所述相应第一节点与所述相应第二节点耦合。

21.根据权利要求20所述的设备，其中所述控制器另外能够操作以致使所述设备：

针对所述多个存储器单元中的每一存储器单元，在产生所述多个存储器单元中的每一存储器单元的所述相应感测电压之后，将所述相应第一节点与所述相应第二节点隔离，其中产生所述参考电压至少部分地基于将所述相应第一节点与所述相应第二节点隔离。

22.根据权利要求19所述的设备，其中为了确定所述第一存储器单元的所述逻辑状态，所述控制器能够操作以致使所述设备：

将所述第一感测电压与所述参考电压进行比较，其中在与所述第一存储器单元相关联的所述相应第一节点处产生所述第一感测电压。

23.根据权利要求19所述的设备，其中所述控制器另外能够操作以致使所述设备：

在确定所述第一存储器单元的所述逻辑状态时，维持所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个。

24.根据权利要求19所述的设备，其中所述控制器另外能够操作以致使所述设备：

在确定所述第一存储器单元的所述逻辑状态之前，将所述多个存储器单元的所述第二节点中的每一个与所述第二节点中的每另一个隔离。

25.根据权利要求19所述的设备，其另外包括：

一或多个电容器，其能够与所述多个第二节点耦合，其中所述控制器另外能够操作以致使所述设备：

在所述多个存储器单元的所述第二节点中的每一个耦合到所述第二节点中的每另一个之后，至少部分地基于将电压施加到所述一或多个电容器而将所述参考电压从第一电压移位到第二电压，其中确定所述第一存储器单元的所述逻辑状态至少部分地基于使所述参考电压移位。

Images