CN1471106A - 读出电路 - Google Patents

读出电路 Download PDF

Info

Publication number
CN1471106A
CN1471106A CNA031457185A CN03145718A CN1471106A CN 1471106 A CN1471106 A CN 1471106A CN A031457185 A CNA031457185 A CN A031457185A CN 03145718 A CN03145718 A CN 03145718A CN 1471106 A CN1471106 A CN 1471106A
Authority
CN
China
Prior art keywords
circuit
charge
capacitor element
signal
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031457185A
Other languages
English (en)
Inventor
S��̷
S·谭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1471106A publication Critical patent/CN1471106A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种读出电路，包括一个充电积分读出放大器4，串联耦合到鉴别器6。该读出电路可以用于检测包括铁电RAM的随机存取存储器(RAM)系统中的单元的逻辑状态。充电积分读出放大器的使用可以克服RAM电路固有的比特线电容，并提供高效的电荷－电压转换。

Description

读出电路
发明领域
本发明涉及读出电路。
背景技术
读出电路的形式通常为读出放大器，具有广泛用途。读出放大器被认为是随机存储存储器(RAM)系统的关键部件，其中它的作用是识别和放大表示存储在一个矩阵存储单元内部的一个存储元件中的数字信息的电压电平。
这些矩阵存储单元可以被认为是存储电容器矩阵，现行的多数读出放大器都基于存储电容器中存储的电荷的电压检测。任何存储电容器上的电压电平都对应于该电容器中存储的逻辑状态或信息(0或1)。在最简单形式的读出电路中，存储电容器上的电压电平与一个中间值比较，将差值放大以表示电容器中存储的是逻辑状态0还是1。但是，当信息输入所述存储单元时，在存储电容器中只发生少量的电荷重新分布，因此，存储在存储单元阵列的任何存储电容器中的电压电平都非常低。因此，读出放大器很难区别任何单元中存储的逻辑0和逻辑1，因此，必须采用灵敏度非常高的高增益放大器，其造价也很高。
也有人提出一种改进的读出电路，其中，比较将数字信息存储为互补逻辑的一对存储单元的电压，并利用正反馈放大该对单元之间发生的微小电压差。但是，因为电压差很小，所以还是必须采用特别灵敏的高增益读出放大器。
还有一种已知的方式是将RAM配置为铁电存储器，其中用铁电存储器代替存储器单元中的常规电容器。在这样的铁电RAM中，逻辑0和1对应于当作用于铁电电容器的电压为0时，电容器的极性状态。
图1示出铁电电容器的典型特征。可以看出，铁电电容器具有两个极性状态，并表现出介电滞后现象。要将这样的铁电电容器从一种极性状态切换到另一种极性状态，根据该电容器当前极性状态的不同，必须将绝对值大于Vc的负电压脉冲或正电压脉冲作用于该单元。因此，如果要将例如逻辑状态1这样的信息写入该单元，就必须作用绝对值大于Vc的负电压脉冲Vw，从而使电荷Q‘1’存储在单元中。对单元极性状态的检测，即检测所存储的是Q‘1’还是Q‘0’，是通过作用一个幅值VR大于电压Vc的正读脉冲，并检测单元的极性状态是否改变来执行的。例如，假设单元中初始存储的逻辑状态1，如图1所示，铁电电容器中存储的电荷为Q‘1’，读脉冲VR的作用使得铁电电容器改变极性状态，导致读脉冲停止后电荷为Q‘0’。电荷从Q‘1’到Q‘0’的变化表示单元中存储的信息为逻辑状态1。但是，如果单元中初始存储的逻辑状态0，则正的读脉冲VR的作用将不会引起铁电电容器改变极性状态。因此，由于极性状态没有改变，电荷的变化很小，这表示单元中存储的是逻辑状态0。
极性状态的切换引起电荷流出，该过程被读出放大器检测到。但是，从图1可以看出，当作用读脉冲VR并且发生极性改变时，铁电电容器中的电荷从Q‘1’变为Q‘0’，除非作用一个绝对值大于Vc的负电压脉冲，否则电荷将不会恢复到Q‘1’。因此，当发生极性状态改变时，初始存储的逻辑状态被擦除，存储的数据丢失，如果该数据以后还有其它用途，则必须进行补充。因为存储的逻辑状态丢失，所以将这种从单元中读出信息称为破坏性读出。
有人提出将电压检测读出放大器改为检测从铁电电容器中流出的任何电荷，这样的电路示于图2。通常，铁电动态RAM单元包括一条比特线BL，当从单元中读信息时，BL上的电压指示该单元中存储的逻辑状态，铁电动态RAM单元还包括一条字线WL，用于同时向一行铁电电容器作用读信号，图2中所示铁电电容器CFE为该行电容器中的一个。放大器2耦合到比特线BL，以便响应当读一个单元时，由于极性状态的任何变化而引起的任何流出铁电电容器的电荷来提供一个输出信号O/P。提供一个比特线参考电容器CBL，连接到比特线BL，铁电电容器的极性状态的改变所引起的电荷变化反映在参考电容器CBL上的电压变化。该电压出现在比特线BL上，并由放大器3放大，以提供所述输出信号O/P。
为了提供输出信号O/P的合理幅度的摆动，参考电容器CBL的值必须较小。该读出技术的问题在于，如果铁电电容器的极性改变，则参考电容器CBL中存储的电压将减小字线WL和比特线BL之间的有效电压。这使得很难使用如图1所示的小激励或读出电压VR来查询该单元，从而总体上降低单元阵列的功耗。可以通过减小存储单元的大小来减小参考电容器CBL的大小，但是，如果极性状态确实改变，存储的电荷也减少，因此，在放大器2输出端的电压减小，这意味着放大器2必须更灵敏，以便当极性状态改变时，提供输出信号O/P的充分改变。
此外，已知动态RAM表现出比特线电容，这是存储器单元设计所固有的，无法减小。由于随着单元大小的减小，参考电容器CBL的值也越来越小，以实现每条比特线上更多的单元和更大的总存储容量，很容易达到存储容量的限制，因为比特线电容与参考电容器CBL相比变得较大，并且将占优势。这导致读出过程中比特线电压的摆动急剧降低，因此，必须采用非常灵敏的高增益放大器以实现可靠的读出，其造价相应地提高。
发明内容
因此，本发明的一个目的是提供一种改进形式的读出电路，其在优选应用中，能够扩大RAM系统的存储容量，还可以使存储器单元以及系统的功耗降低。本发明还寻求提供一种操作读出电路的改进的方法。
根据本发明的第一方面，提供了一种读出电路，用于检测电容器元件中存储的电荷，包括：一个充电积分器电路，用于从电容器元件接收电荷；鉴别器电路，串联耦合到所述充电积分器电路。该鉴别器电路包括第一输入端，用于从积分器电路接收输出信号，和第二输入端，用于接收参考电压信号。
充电积分器电路可以包括：一个放大器；耦合在该放大器输入和输出端子之间的反馈电容器，用于存储从电容器元件接收的电荷；耦合到反馈电容器一端的第一开关装置，用于将所述一端连接到第一电源；以及耦合到反馈电容器另一端的第二开关装置，用于将所述另一端连接到另一电源。
在另外的设计中，鉴别器电路包括一个反向器电路，用于提供输出信号，该输出信号当充电积分器电路的输出信号幅度超过参考值时，从第一电平变为不同于第一电平的第二电平。
根据本发明的第二方面，提供了一种操作读出电路的方法，该读出电路包括一个充电积分器电路，串联耦合到一个鉴别器电路，用于接收一个电容器元件阵列中的一个电容器元件中存储的电荷，每个电容器元件都用来存储电荷，该方法包括：将第一脉冲信号作用于所述电容器元件和阵列中选定的其它电容器元件；将第二脉冲信号作用于所述电容器元件和阵列中选定的其它电容器元件；将第三和第四脉冲信号作用于阵列中选定的其它电容器元件。第一、第二、第三、和第四脉冲信号用于使所述电容器元件中存储的电荷转移到充电积分器电路，但不使其它电容器元件中存储的电荷转移到充电积分器电路。
本发明还提供一种随机存取存储器电路或生物传感器，如DNA传感器或指纹传感器，或者电荷耦合的设备，如照相机或显微镜，其中包含了根据本发明第一方面的读出电路，或根据本发明第二方面的方法操作的读出电路。
附图简述
下面参考附图，通过举例的方式对本发明加以说明。
图1示出铁电电容器的典型电荷-电压特征；
图2示出用于铁电存储器的电压检测读出放大器；
图3示出一种电路，用于检测铁电存储器中存储的数据，该电路包含根据本发明的读出电路；
图4示出根据本发明的读出电路操作的波形时序图；
图5示出图3所示电路中使用的充电积分器电路的另一实施例；
图6示出图5所示充电积分器在读出周期中的输出电压。
具体实施方式
参考图3，根据本发明的读出电路包括一个积分器4，串联耦合到鉴别器6。积分器4包括放大器8，该放大器8具有反馈电容器10和与该反馈电容器10并联连接的开关装置SAS。
放大器8具有第一反向输入端，其可以通过第一开关装置BLS耦合到铁电RAM单元12，还包括第二非反向输入端，连接到地。
鉴别器电路6在图示实施例中包括一个比较器，该比较器具有耦合到充电积分器4输出端的第一输入端和连接参考电压源VREF的第二输入端。鉴别器6的输出通过使能电路14和缓冲电路16连接到输出端子18，在输出端子18提供输出逻辑。
使能电路14为AND电路形式，具有从鉴别器6接收输出信号的一个输入端和接收使能信号SEN的第二输入端。
RAM12包括一个排列成行和列的存储器单元矩阵阵列，该阵列的任何单元都可以通过在字线和比特线上作用适当信号而被有选择地寻址，所述字线和比特线有选择地连接到阵列的单元。为简单起见，图3中只示出一行这样的存储器单元。从图中可见，实际上，阵列的每行包括多个连接到比特线BL的铁电电容器，由于单元的固有设计，阵列的每行还包括一个比特线电容C1。该行的每个单元还连接到相应的字线WL。RAM12的每个单元可以以串行方式查询，以判断每个单元中存储的逻辑状态。因此，在使用中，RAM12在任何时间点都可以被看作包括一个有激活单元20和若干个非激活单元的结合，如图3中的单元行中的非激活单元22。
激活单元20的字线WL连接到信号源24，该信号源可以提供“字激活读”WAR和“字激活写”WAW信号，如图4所示。非激活单元22由它们各自的字线连接到信号源26，该信号源26可以向非激活单元22提供“字非激活读”WIR和“字非激活写”WIW信号。
开关BLS和RAM12之间的节点28通过另一开关BLD耦合到信号源30形式的比特线驱动器电路，用于向RAM12的单元预先输入或写入数据。信号源30可以通过开关BLD向RAM的比特线BL选择提供“比特非激活读”BIR、“比特非激活写”BIW、“比特激活读”BAR和“比特激活写”BAW信号。
图3中将开关SAS、BLS和BLD简化表示为触点开关，但实际上这些开关将由任意合适的固态切换设备如MOSFET或薄膜晶体管等构成。
本发明的读出电路基于可操作放大器，该放大器对从激活单元20接收到的电荷进行积分。因为该可操作放大器的一个输入端接地，所以比特线电压实际上也被钳位到虚拟地。这样可以使铁电电容器上的电压摆动最大化，从而当激活单元中的极性发生切换时，从激活单元20输出的电荷也最大化。由于比特线BL上的电压实际上固定到虚拟地，所以比特线电容的影响也减小，而不会占优势。因此，充电积分器4的反馈电容器10可以选择很小的电容，从而增加电荷-电压转换增益，并提供良好的电压灵敏度。
操作中，首先开关BLS打开，BLD闭合，比特激活写BAW信号从信号源30馈送到比特线BL。同时，字非激活写WIW信号被信号源26馈送到非激活单元24的字线上，字激活写WAW信号馈送到激活单元20的字线上。作用于激活单元20的字线和比特线之间的两个写信号BAW和WAW的组合的电压幅度比图1所示电压-Vc更负，因此，数据在激活单元中存储为Q‘1’，随后信号BAW和WAW停止，作用于激活单元上的电压为0。
图4示出一个典型的读周期的时序图。为了读取存储的数据，首先开关SAS闭合，以放电，从而将充电积分器4的反馈电容器10放电。开关SAS保持闭合，直到图4中的时间A，图4中的时间段A-B为开关SAS打开所需的时间。在时间A之前很短的时间C，原来闭合从而将信号源30耦合到RAM12的开关BLD打开，以便断开比特线和信号源30的连接，且开关BLS闭合，从而将放大器8的第一或非反向输入端耦合到RAM12的比特线BL，同时耦合到激活单元20。开关SAS、BLS和BLD的这些操作定时可以在图4中看出。
充电积分可以从开关SAS打开时的时间B开始，持续到开关SAS被再次闭合时，以复位电容器10。开关SAS闭合的该定时在图4中示为D。但是，考虑到铁电电容器CFB的特征，如图1所示，必须激励铁电电容器以确定是否发生极性状态切换。这是通过向激活单元20作用信号WAR和BAR，以及向非激活单元22作用信号WIR和BIR而实现的。这些信号的波形和定时也示于图4。
RAM实际上包括一个存储器单元矩阵阵列，图3中只示出一行这样的矩阵阵列。因此，当阵列的比特线和字线在任何特定时间点被激活时，RAM实际上将包括一个激活单元和三种形式的非激活单元。
激活的比特线和字线交叉点处的单元为激活单元。例如图3所示单元行中的激活单元20，其位于激活字线WL和激活比特线BL的交叉点处。但是，RAM还将包括该激活比特线上因为它们各自的字线为非激活而保持非激活的单元(激活比特线和非激活字线交叉点处的非激活单元)。此外，RAM还将包括耦合到激活字线，但因为它们的比特线非激活而保持非激活的非激活单元(激活字线和非激活比特线交叉点处的非激活单元)，例如矩阵中耦合到字线WL的另一行(图3中未示出)中的单元。此外，RAM还将包括非激活字线和非激活比特线交叉点处的非激活单元，例如矩阵中耦合到图3所示激活字线WL的另一行(图3中未示出)中的单元。
对于激活比特线和非激活字线交叉点处的RAM非激活单元，如图3所示单行中的非激活单元，信号BAR和WIR分别作用于这些单元的比特线和字线。
对于非激活比特线和非激活字线交叉点处的RAM非激活单元，信号BIR和WIR分别作用于这些单元的比特线和字线。
对于非激活比特线和激活字线交叉点处的RAM非激活单元，信号BIR和WAR分别作用于这些单元的比特线和字线。
从图4可以看出，信号WIR为恒定电平信号，其在整个读出周期中一直作用。信号BIR是脉冲，其在充电积分期间，即图4中从B到D的期间，也就是开关SAS保持打开的期间作用于非激活单元22。在图4所示例子中，信号BIR的持续时间大约为100μS，从读出周期开始后30μS直到读出周期结束前20μS。信号BIR在充电积分周期结束之前不久作用，在充电积分周期结束之后不久停止，在整个读出周期中，非激活单元的比特线和字线之间的电压是稳定的。每种信号组合BAR-WIR、BIR-WAR和BIR-WIR都在整个充电积分周期中，在所有非激活单元的比特线和字线之间提供幅度为X的电压，如图4所示，该值X小于图1所示电压Vc，从而使所有这些单元在充电积分周期B到D期间保持非激活。
类似于信号BAR，信号BIR也是脉冲信号，它与作用于非激活单元22的比特线的脉冲信号BIR在相同时间和相同的周期内作用于激活单元的比特线。但是，脉冲信号BAR极性与脉冲信号BIR相反。因为脉冲信号BIR和BAR在相同的时间和相同的周期内作用，这意味着通常它们可以从公共信号源30提供，其中一个脉冲信号通过反向器，以提供两个极性相反的脉冲信号。这有助于使读出电路的信号源的电路要求最小化。
对于激活比特线BL和激活字线WL交叉点处的激活单元20，如图3所示，脉冲信号BAR从信号源30作用到比特线，脉冲信号WAR从信号源24作用于字线。信号BAR是一个大约持续100μS的脉冲，其在整个充电积分周期中作用于激活单元20，即，至少在如图4所示的周期B到D，开关SAS保持打开的周期中，作用于激活单元20。在图4所示实例中，信号WAR的周期大约为50μS。
脉冲信号WAR几乎在开关SAS打开后，实际上是在充电积分周期开始时，立即作用于激活单元20的字线。信号脉冲WAR的持续时间大约50μS，信号脉冲BAR在开关SAS打开之前出现在比特线BL上。因此，信号脉冲的组合WAR-BAR使得电压Y在读出周期中信号脉冲WAR的持续期间，作用于激活单元20，如图4所示。电压Y大于图1所示电压Vc，因此，足以激励激活单元的铁电电容器，并使该电容器改变极性状态。因为信号WAR几乎在充电积分周期开始的同时作用于激活单元，所以，铁电电容器可以在充分长的时间内被激励，以保证电荷转移能够完成。在图示例子中，脉冲信号WAR持续时间大约50μS，这样可以在读出周期中留下足够的时间向使能电路14作用检测使能脉冲SEN和操作开关SAS、BLS和BLD为下一周期作准备。但是，应当认识到，尽管图4示出具体的定时和脉冲周期，但这仅仅是示范性的，也可以采用更快的定时，从而实现更简练的读出周期。此外，也可以在充电积分器电路4中采用更快的放大器，和/或采用响应时间更快的铁电材料。
关于脉冲定时，检测脉冲SEN在图4中发生在信号脉冲WAR停止后不久的时间N。因为极性改变，总共有等于图1所示电荷变化量Q‘0’-Q‘1’的电荷Q流入积分器电路14的电容器10。当电荷转移完成，且充电积分器电路4输出端子32处的电压VOUT达到稳态时，电压VOUT由下式给出：
VOUT＝VOS-Q/Cfb
其中，VOS是放大器8非反向输入端的输入偏移电压，Cfb是反馈电容器10的值。如上所述，VOS可以保持到虚拟地电位，从而固有的比特线电容不占优势，因此，反馈电容器10的值Cfb可以很小。因此，可以用较小的Q值获得输出电压VOUT中较大的摆动。充电积分器4的输出端子32处发生的电压VOUT的变化也示于图4中。在充电积分周期开始时，电压VOUT在虚拟地电位，从激活单元20流出，流入电容器10的电荷变化引起充电积分器输出电压变负。充电积分器输出电压变负的程度取决于激活单元20中的逻辑状态为0还是1。如果为1，则电压VOUT比为0时变得更负，因为在逻辑1的情况下，激活单元中发生极性状态改变，从而有更多的电荷流入电容器10并对其充电。但是，在任一种情况下，在读出周期中电荷转移都较快结束，并且输出电压VOUT根据存储的逻辑0或逻辑1采取两个稳态负值之一，如图4所示。因此，检测脉冲SEN可以在电荷转移完成且输出电压VOUT采取该两个稳态值中的一个或另一个后的任何时间作用。因此，检测脉冲也可以在信号脉冲WAR停止之前作用，如图4中的定时M所示，这样可以使总的读出周期缩短。
输出电压VOUT在鉴别器6的比较器电路中与VREF比较，当输出端32的电压大于VREF时，使鉴别器6输出端34的电压为+V，当输出端32的电压小于VREF时，使鉴别器6输出端34的电压为-V。因此，当极性状态改变时，即使从激活单元输出较少量的电荷Q，也可以在输出端34获得很大的电压摆动。
输出端34的+V电压送到AND电路形式的使能电路14的一个输入端。该AND电路的另一个输入端从电压源SEN接收一个信号，该信号为短脉冲形式，在积分周期中发生。因此，在使能电路14的输出端出现幅度为+V伏的脉冲，该脉冲通过缓冲器16馈送到输出端18。
尽管图3中示出AND电路，但AND功能也可以由其它电路配置提供，如NOR电路和反向器的组合。
从上述说明可以认识到，即使较少量的Q也可以在输出端18提供激活单元极性改变的很明显的指示，从而指示激活单元的逻辑状态。此外，因为使用了基于电荷积分的读出放大器，所以不会减小当极性变化时激活单元的字线与比特线之间的有效电压，因此，可以采用较小的激励电压，从而使功耗降低。此外，因为比特线电压实际上被钳位到虚拟地，从而可以最大化极性改变时铁电电容器上的电压摆动，以及输出电荷。此外，由于比特线电压恒定，固有的比特线电容的影响得以减小，这意味着积分读出放大器的反馈电容器的值可以很小，从而最大化电荷-电压转换增益。
在图3所示实施例中，充电积分器4的输出电压在充电积分时变负，因此，鉴别器电路6必须设计为能够处理负输入电压。参考电压VREF必须也是负电压，这样就会增加整个电路设计的复杂性。图5示出充电积分器4的一种可选实施例，其中在充电积分器输出端提供正电压VOUT，从而保证总是向鉴别器电路6提供正电压。这还使得参考电压VREF也可以是正电压，从而简化整个电路的设计。
图5所示充电积分器4包括放大器8和反馈电容器10。放大器8按照图3所示实施例同样的方式耦合到片电路字线和比特线。但是，在该实施例中，没有提供复位开关SAS，而是使电容器10的每一端通过相应的预充电开关VPRE1和VPRE2耦合到适当的电压源，这使得充电积分器的输出和鉴别器6的非反向输入预充电至一个正电压。通常，VPRE1和VPRE2可以分别耦合到虚拟地和读出电路的正电源电压VDD。
操作中，当图5的充电积分器4在读出周期开始之前复位时，开关VPRE1和VPRE2都闭合。电容器10的一端通过开关VPRE1连接到虚拟地，而电容器的另一端以及充电积分器的输出端耦合到正电源电压VDD。因此，输出电压在本实施例中被预充电至VDD。
图6示出本实施例的读出周期中，充电积分器输出端的电压VOUT。当开关VPRE1和VPRE2打开，且充电积分周期开始时，为电容器10充电的激活单元的电荷的变化引起充电积分器4的输出电压VOUT的负摆动。但是，因为电压VOUT已经被预充电至VDD，输出电压VDD在整个读出周期中保持正，如图6所示。该实施例被认为是特别有益的，因为它使得读出电路可以只用正信号工作，从而显著简化整个电路的设计。
以上参考RAM阵列的单个比特线说明了本发明。但是应当认识到，积分读出放大器也可以连接到一组比特线，由多路复用电路选择被控制的比特线。因此，本发明可以用于高容量非易失性存储器，同时提供低功耗。因此，本发明特别适合用于靠内置电压源操作的便携式轻型设备，如膝上型电脑。此外，集成读出放大器还可以用于有源或无源矩阵铁电RAM。
因为本发明提供很高的电荷-电压转换效率，所以也可以用于任何要求检测很小的电荷变化的应用中，如生物传感器，包括指纹传感器和DNA传感器，其中，所述检测是基于在电极上存储电荷的，也可以用于电荷耦合装置，如CCD照相机和显微镜。
以上说明仅仅用于说明，本领域的技术人员应当理解，在不脱离本发明的范围的前提下，可以进行各种改动。例如，在所述实施例中，鉴别器包括一个比较器电路。但是，也可以使用一个反向器电路，其中，当从充电积分器电路接收到一个超过参考值的输出信号时，使反向输出在两个电平间切换。可以使反向器输出在所接收到的信号超过参考值时从高电平变为低电平，或相反。

Claims (21)

1.一种读出电路，用于检测电容器元件中存储的电荷，包括：一个充电积分器电路，用于从电容器元件接收电荷；鉴别器电路，串联耦合到所述充电积分器电路，该鉴别器电路包括第一输入端，用于从积分器电路接收输出信号，和第二输入端，用于接收参考电压信号。
2.根据权利要求1的读出电路，其中，充电积分器电路包括：一个放大器；耦合在该放大器输入和输出端子之间的反馈电容器，用于存储从电容器元件接收的电荷；耦合到反馈电容器一端的第一开关装置，用于将所述一端连接到第一电源；以及耦合到反馈电容器另一端的第二开关装置，用于将所述另一端连接到另一电源。
3.根据权利要求1或2的读出电路，其中，鉴别器电路包括一个比较器，该比较器具有用于接收积分器电路的输出的第一输入端和用于接收参考电压信号的第二输入端。
4.根据权利要求1或2的读出电路，其中，鉴别器电路包括一个反向器电路，用于提供输出信号，该输出信号当积分器电路的输出信号幅度超过参考电压信号时，从第一电平变为不同于第一电平的第二电平。
5.根据上述任一项权利要求的读出电路，包括一个使能电路，用于在第一输入端上从鉴别器电路接收一个输出信号，并根据第二输入端上接收到的另一个信号提供一个输出信号，该输出信号指示电容器元件的电荷。
6.根据上述任一项权利要求的读出电路，其中所述电容器元件包括一个铁电电容器、一个铁电选通晶体管、一个电荷耦合设备、或用于存储电荷的电极。
7.一种生物传感器，包括根据权利要求1-6任一项的读出电路，其中所述电容器元件包括一个用于存储电荷的电极。
8.根据权利要求7的生物传感器，包括一个DNA传感器。
9.根据权利要求7的生物传感器，包括一个指纹传感器。
10.一种操作读出电路的方法，该读出电路包括一个充电积分器电路，串联耦合到一个鉴别器电路，用于接收一个电容器元件阵列中的一个电容器元件中存储的电荷，每个电容器元件都用来存储电荷，该方法包括：将第一脉冲信号作用于所述电容器元件和阵列中选定的其它电容器元件；将第二脉冲信号作用于所述电容器元件和阵列中选定的其它电容器元件；将第三和第四脉冲信号作用于阵列中选定的其它电容器元件，第一、第二、第三、和第四脉冲信号用于使所述电容器元件中存储的电荷转移到充电积分器电路，但不使其它电容器元件中存储的电荷转移到充电积分器电路。
11.根据权利要求10的方法，其中第二和第三脉冲信号是从一个公共信号源提供的，其中一个信号通过反向器电路提供。
12.根据权利要求10或11的方法，其中第一脉冲信号的持续时间比第二脉冲信号的持续时间短。
13.根据权利要求10-12任一项的方法，其中选择电容器元件包括铁电电容器元件，且第一和第二脉冲信号用于使所述电容器元件从第一极性状态变为第二极性状态，从而向充电积分器电路转移电荷。
14.根据权利要求10-13任一项的方法，其中选择充电积分器电路包括一个放大器，该放大器具有耦合在其输入端和输出端之间的反馈电容器，并提供将反馈电容器的一端耦合到第一电源的第一开关装置和将反馈电容器的另一端耦合到另一电源的第二开关装置。
15.根据权利要求14的方法，其中，选择第一电源为虚拟地，选择另一电源为正电源电压，且其中所述方法包括闭合第一和第二开关装置，从而在读出周期开始前将充电积分器电路的输出端子预充电至正电源电压。
16.根据权利要求10-15任一项的方法，其中选择鉴别器电路包括一个比较器电路，该比较器电路具有用于接收充电积分器电路的输出的第一输入端和用于接收参考电压信号的第二输入端。
17.根据权利要求10-16任一项的方法，其中选择鉴别器电路包括一个反向器电路，用于提供输出信号，该输出信号当积分器电路的输出信号幅度超过一个参考值时，从第一电平变为不同于第一电平的第二电平。
18.根据权利要求10-16任一项的方法，包括提供第一开关装置，用于有选择地将充电积分器电路的一个输入端耦合到一个电容器元件。
19.根据权利要求18的方法，包括提供另一开关装置，用于将第一开关装置耦合到一个比特线驱动器电路。
20.根据权利要求10-19任一项的方法，包括将鉴别器电路的输出信号馈送到一个使能电路的第一输入端，并给使能电路的第二输入端提供另一个信号，从而根据该另一信号提供一个输出信号，该输出信号指示电容器元件上的电荷。
21.当权利要求20从属于权利要求13时，根据该权利要求20的方法，包括在铁电电容器上作用电压脉冲的过程中，给使能电路提供所述另一个信号。
CNA031457185A 2002-06-27 2003-06-27 读出电路 Pending CN1471106A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0214904A GB2390201A (en) 2002-06-27 2002-06-27 Charge integrating sense amplifier
GB0214904.5 2002-06-27

Publications (1)

Publication Number Publication Date
CN1471106A true CN1471106A (zh) 2004-01-28

Family

ID=9939424

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031457185A Pending CN1471106A (zh) 2002-06-27 2003-06-27 读出电路

Country Status (8)

Country Link
US (1) US6912167B2 (zh)
EP (2) EP1892718A1 (zh)
JP (1) JP4192701B2 (zh)
KR (1) KR100736348B1 (zh)
CN (1) CN1471106A (zh)
DE (1) DE60322149D1 (zh)
GB (1) GB2390201A (zh)
TW (1) TWI305360B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081959A (zh) * 2009-11-26 2011-06-01 中国科学院微电子研究所 一种存储器读出电路以及存储器
CN107218956A (zh) * 2016-03-21 2017-09-29 财团法人工业技术研究院 电容传感器的读出电路与其操作方法
CN108511011A (zh) * 2017-02-23 2018-09-07 桑迪士克科技有限责任公司 动态选通时序
CN110390962A (zh) * 2018-04-19 2019-10-29 美光科技公司 具有较低偏移和增加的速度的感测放大器
CN110619108A (zh) * 2019-08-15 2019-12-27 北京大学 一种基于铁电存储器的神经网络电路及其控制方法
CN111801738A (zh) * 2018-03-13 2020-10-20 美光科技公司 用于感测存储器单元的差分放大器方案
CN118038941A (zh) * 2024-03-20 2024-05-14 北京超弦存储器研究院 感应放大器及其感测方法、存储装置及其数据读取方法、电子设备

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154768B2 (en) * 2004-02-18 2006-12-26 Symetrix Corporation Non-destructive readout of ferroelectric memories
US7110311B2 (en) * 2004-06-15 2006-09-19 Atmel Corporation Sense amplifier for reduced sense delay in low power mode
US7176719B2 (en) * 2004-08-31 2007-02-13 Micron Technology, Inc. Capacitively-coupled level restore circuits for low voltage swing logic circuits
US7221605B2 (en) * 2004-08-31 2007-05-22 Micron Technology, Inc. Switched capacitor DRAM sense amplifier with immunity to mismatch and offsets
US7236415B2 (en) * 2004-09-01 2007-06-26 Micron Technology, Inc. Sample and hold memory sense amplifier
NO324029B1 (no) * 2004-09-23 2007-07-30 Thin Film Electronics Asa Lesemetode og deteksjonsanordning
US20060227639A1 (en) * 2005-03-30 2006-10-12 Rico Srowik Current sensing circuit and method of operation
JP2007141399A (ja) * 2005-11-21 2007-06-07 Renesas Technology Corp 半導体装置
JP4374549B2 (ja) * 2005-12-20 2009-12-02 セイコーエプソン株式会社 強誘電体メモリ装置、電子機器および強誘電体メモリ装置の駆動方法
EP1944763A1 (en) * 2007-01-12 2008-07-16 STMicroelectronics S.r.l. Reading circuit and method for data storage system
US7848166B2 (en) * 2008-03-11 2010-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for a Vdd level memory sense amplifier
KR102072407B1 (ko) * 2013-05-03 2020-02-03 삼성전자 주식회사 메모리 장치 및 그 구동 방법
TWI569211B (zh) * 2014-12-26 2017-02-01 義隆電子股份有限公司 指紋感測器的感測方法及電路
US9786346B2 (en) 2015-05-20 2017-10-10 Micron Technology, Inc. Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory
US10229726B2 (en) * 2015-06-23 2019-03-12 Palo Alto Research Center Incorporated Memory circuit for reading ferroeletric memory having gain element including feedback capacitor
EP3724814A4 (en) * 2017-12-11 2021-02-24 Fingerprint Cards AB FINGERPRINT DETECTION ARRANGEMENT
US10446232B2 (en) * 2017-12-19 2019-10-15 Micron Technology, Inc. Charge separation for memory sensing
US11133047B2 (en) 2019-06-24 2021-09-28 Micron Technology, Inc. Digit line management for a ferroelectric memory array

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2509004B2 (ja) * 1991-03-04 1996-06-19 株式会社東芝 半導体記憶装置
US5274583A (en) * 1992-01-02 1993-12-28 National Semiconductor Corporation Charge-integrating preamplifier for ferroelectric memory
DE19506134B4 (de) * 1994-03-04 2005-08-25 Volkswagen Ag Ladungsverstärker
JPH0991970A (ja) * 1995-09-26 1997-04-04 Olympus Optical Co Ltd 非破壊型強誘電体メモリ及びその駆動方法
US6351283B1 (en) * 1995-10-03 2002-02-26 Omnivision Technologies, Inc. Charge amplifier for MOS imaging array
US6128039A (en) * 1999-01-11 2000-10-03 Omnivision Technologies, Inc. Column amplifier for high fixed pattern noise reduction
KR100546102B1 (ko) * 1999-06-30 2006-01-24 주식회사 하이닉스반도체 셀 누설전류 감시 회로
KR100335133B1 (ko) * 2000-01-28 2002-05-04 박종섭 불휘발성 강유전체 메모리 장치 및 그에 따른 구동방법
DE10010457A1 (de) * 2000-03-03 2001-09-20 Infineon Technologies Ag Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt
NO312699B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Adressering av minnematrise
NO20004237L (no) * 2000-08-24 2002-02-25 Thin Film Electronics Asa Integrert deteksjonsforsterker
US6466473B2 (en) * 2001-03-30 2002-10-15 Intel Corporation Method and apparatus for increasing signal to sneak ratio in polarizable cross-point matrix memory arrays
US6522568B1 (en) * 2001-07-24 2003-02-18 Intel Corporation Ferroelectric memory and method for reading the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081959A (zh) * 2009-11-26 2011-06-01 中国科学院微电子研究所 一种存储器读出电路以及存储器
CN102081959B (zh) * 2009-11-26 2013-06-12 中国科学院微电子研究所 一种存储器读出电路以及存储器
CN107218956A (zh) * 2016-03-21 2017-09-29 财团法人工业技术研究院 电容传感器的读出电路与其操作方法
CN108511011A (zh) * 2017-02-23 2018-09-07 桑迪士克科技有限责任公司 动态选通时序
CN111801738A (zh) * 2018-03-13 2020-10-20 美光科技公司 用于感测存储器单元的差分放大器方案
CN110390962A (zh) * 2018-04-19 2019-10-29 美光科技公司 具有较低偏移和增加的速度的感测放大器
CN110619108A (zh) * 2019-08-15 2019-12-27 北京大学 一种基于铁电存储器的神经网络电路及其控制方法
CN110619108B (zh) * 2019-08-15 2021-04-30 北京大学 一种基于铁电存储器的神经网络电路及其控制方法
CN118038941A (zh) * 2024-03-20 2024-05-14 北京超弦存储器研究院 感应放大器及其感测方法、存储装置及其数据读取方法、电子设备

Also Published As

Publication number Publication date
JP4192701B2 (ja) 2008-12-10
GB0214904D0 (en) 2002-08-07
US6912167B2 (en) 2005-06-28
EP1376603A2 (en) 2004-01-02
TW200407910A (en) 2004-05-16
US20040095823A1 (en) 2004-05-20
KR100736348B1 (ko) 2007-07-06
KR20040002772A (ko) 2004-01-07
EP1376603A3 (en) 2004-12-08
EP1376603B1 (en) 2008-07-16
DE60322149D1 (de) 2008-08-28
EP1892718A1 (en) 2008-02-27
TWI305360B (en) 2009-01-11
GB2390201A (en) 2003-12-31
JP2004253108A (ja) 2004-09-09

Similar Documents

Publication Publication Date Title
CN1471106A (zh) 读出电路
US5373463A (en) Ferroelectric nonvolatile random access memory having drive line segments
US5218566A (en) Dynamic adjusting reference voltage for ferroelectric circuits
US7154768B2 (en) Non-destructive readout of ferroelectric memories
US6154387A (en) Semiconductor memory device utilizing a polarization state of a ferroelectric film
US20030169625A1 (en) Programmable conductor random access memory and method for sensing same
WO1995002883A1 (en) Non-volatile memory
CN100530420C (zh) 非易失性无源矩阵器件及其读出方法
CN1647210A (zh) 可编程导体随机存取存储器以及用于检测它的方法
CN1513185A (zh) 位线预充电
CN101853696A (zh) 用于减轻铁电存储器中的压印的方法
US7821557B2 (en) High speed sampling of signals in active pixel sensors using buffer circuitry
CN1157736C (zh) 用于生成参考电压来读出铁电存储器的电路装置
CN1534782A (zh) 强电介质存储装置的数据读出方法及强电介质存储装置
CN100433188C (zh) 用于多字线访问的方法和访问器
US6967860B2 (en) Ferroelectric memory device and control method thereof
CN1229994A (zh) 半导体存储器件
JPH11238388A (ja) 半導体記憶装置
EP0928005B1 (en) Memory with processing function
JP3777611B2 (ja) 強誘電体メモリ装置及び電子機器
EP2482287A1 (en) Memory support provided with elements of ferroelectric material and improved non-destructive reading method thereof
KR100790289B1 (ko) Ｃｍｏｓ 이미지 센서의 라인 버퍼 구조
NO20050967D0 (no) Minneinnretning og fremgangsmater for a drive denne
US20090003041A1 (en) Semiconductor memory device and read method thereof
US20040062107A1 (en) Methods and apparatus for flexible memory access

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication