CN101853696A - 用于减轻铁电存储器中的压印的方法 - Google Patents

用于减轻铁电存储器中的压印的方法 Download PDF

Info

Publication number
CN101853696A
CN101853696A CN201010155006A CN201010155006A CN101853696A CN 101853696 A CN101853696 A CN 101853696A CN 201010155006 A CN201010155006 A CN 201010155006A CN 201010155006 A CN201010155006 A CN 201010155006A CN 101853696 A CN101853696 A CN 101853696A
Authority
CN
China
Prior art keywords
line
bit line
ferroelectric
storage unit
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010155006A
Other languages
English (en)
Other versions
CN101853696B (zh
Inventor
C·泰勒
储钒
孙山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RECHUANG INTERNAT Inc
Ramtron International Corp
Original Assignee
RECHUANG INTERNAT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RECHUANG INTERNAT Inc filed Critical RECHUANG INTERNAT Inc
Publication of CN101853696A publication Critical patent/CN101853696A/zh
Application granted granted Critical
Publication of CN101853696B publication Critical patent/CN101853696B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种允许压印减轻的铁电存储器单元阵列包括：铁电存储器单元，其分别耦合到字线、板线和位线；字线驱动器，用于驱动所述字线；板线驱动器，用于驱动所述板线；位线驱动器，用于驱动所述位线；以及隔离设备驱动器，用于驱动耦合在所述位线和多个位线之间的隔离设备。用于减轻压印的方法包括：将位线耦合到各自的多个检测放大器；导通字线并且脉冲化与一行铁电存储器单元相关联的板线；将所述位线与所述各自的检测放大器断开；驱动所述板线为低电平并且驱动所述位线为高电平；驱动所述板线为高电平并且驱动所述位线为低电平；驱动所述板线为低电平并且悬空所述位线；用所述检测放大器来驱动所述位线；以及关断所述字线并且对所述位线预充电。所述方法可以在每次存储器存取之后被执行，或者可以在任何方便的时候用计数器和复原命令来执行。

Description

用于减轻铁电存储器中的压印的方法
技术领域
本发明涉及铁电存储器，并且更具体地说，涉及通过复原铁电存储器阵列中铁电存储器单元的电容器内切换的电荷来提高性能。
背景技术
对可以被进行写入的非易失性存储器(例如，铁电存储器)的保持可能在两种状况之一中失效。第一种失效情况是当电力被移除时(状态不变)，写入存储器中的数据没有被保留。第二种失效情况是，存储器单元具有成为优选的状态，并且预期的数据没有被保留。
铁电存储器单元可以产生优选的状态，其通常被称为“压印”。压印的结果是在存储器单元的工作电压处切换电荷的减少。如果单元压印程度高，则可能会没有足够的电荷来改变极化的含义，以至于将数据写为相反状态的尝试没有效果。现在参照图1，可以观察到烘烤时间对相反状态切换电荷102的影响。一般而言，相反状态切换电荷102相对于烘烤时间每数量级地增加而线性地减少。现在参照图2，可以观察到如果压印的铁电电容器的极化被多次切换，那么可以恢复相反状态切换电荷202。图2示出了切换电荷202的恢复(复原)与切换极化循环次数相关。
所以，期望有一种提高了性能的铁电存储器架构及相关联的操作方法，其通过最大化可用切换电荷来减轻压印。
发明内容
根据本发明的实施例，一种允许压印减轻的铁电存储器单元阵列包括：多个铁电存储器单元，其分别耦合到多个字线、板线和位线；字线驱动器，用于驱动所述字线；板线驱动器，用于驱动所述板线；位线驱动器，用于驱动所述位线；以及隔离设备驱动器，用于驱动耦合在所述位线和多个位线之间的多个隔离设备。用于减轻压印的方法包括：通过导通隔离设备来将位线耦合到各自的多个检测放大器；导通字线并且脉冲化与一行铁电存储器单元相关联的板线；通过关断所述隔离设备来将所述位线与所述各自的检测放大器断开；驱动所述板线为低电平并且驱动所述位线为高电平；驱动所述板线为高电平并且驱动所述位线为低电平；驱动所述板线为低电平并且悬空所述位线；通过导通所述隔离设备来用所述检测放大器驱动所述位线；以及关断所述字线并且对所述位线预充电。所述方法可以在每次存储器存取之后被执行，或者可选地，可以在任何方便的时候用单独的复原命令来执行。非易失性计数器可以与所述复原命令协作来用于跟踪需要复原的下一行。
附图说明
通过结合附图来参照以下对优选实施例的描述，本发明的上述和其它特征与目的以及实现它们的方法将变得更加显而易见，并且将最佳地理解发明本身，在附图中：
图1是根据现有技术的相反状态切换电荷与烘烤时间的关系的图；
图2是根据现有技术的恢复的相反状态切换电荷与切换极化循环的关系的图；
图3是根据现有技术的铁电存储器的一部分的示意图；
图4是根据本发明的铁电存储器的一部分的示意图；
图5是根据本发明的与图4的铁电存储器相关联的时序图；
图6是根据本发明的铁电存储器的框图和相关联的流程图；
图7是根据本发明的铁电存储器的更详细的框图；
图8是根据本发明的与图7的铁电存储器相关联的命令表；
图9是根据本发明的与图7的铁电存储器相关联的状态寄存器；以及
图10是根据本发明的与图7的铁电存储器的操作相关联的流程图。
具体实施方式
现在参照图3，示出了典型的铁电存储器阵列300的一部分。本领域技术人员将理解，尽管仅示出了一行1T/1C存储器单元中的三个位，但是实际的铁电存储器阵列大得多，并且包括多行和多列存储器单元。存储器阵列300包括位线302A、302B和302C；共享板线304；以及共享字线306。检测放大器308A、308B和308C分别耦合到位线302A、302B和302C。如本领域已知的，每个检测放大器接收参考电压。第一存储器单元包括耦合在位线302A和板线304之间的存取晶体管310A和铁电电容器312A。第二存储器单元包括耦合在位线302B和板线304之间的存取晶体管310B和铁电电容器312B。第三存储器单元包括耦合在位线302C和板线304之间的存取晶体管310C和铁电电容器312C。存储器单元中的存取晶体管的栅极耦合到字线306。虽然示出的是1T/1C铁电存储器单元阵列的一部分，但是也可以使用2T/2C存储器单元阵列。这是因为“Bit”(位)是检测放大器的一侧，而“Bit Not”(位非)是另一侧(参考1T/1C单元)。Bit上的极化与Bit Not上的极化相反，所以如果在两条位线上使用同一方法，那么具有相同的效果。
在操作中，如典型的实现，字线306被导通并且板线304被脉冲化。这使得电场被施加到铁电电容器312A、312B和312C中的每一个上。极化与所施加的电场的极化相反的电容器将切换，相反地，在电场的同一方向极化的电容器将不切换。铁电电容器的内在特性在于，铁电电容器的切换电容远大于铁电电容器的未切换电容。所以，极化改变(切换)的情况下位线上的电压将比极化未改变(未切换)的情况下位线上的电压更高。在切换的情况下，参考电压通常被设置为小于位线电压的电压，而在未切换的情况下，参考电压被设置为大于位线电压的电压。检测放大器308将各自的位线302驱动到各自的接地或电源轨道。一旦位线电压被固定，整个行的数据在各自的检测放大器的输出处为可用。检测放大器中的数据反映了哪些数据在存储器单元阵列中。直到板线304返回到低电平(此时数据被还原)之前，铁电电容器的极化处于同一方向。存储器读取循环的最终步骤是将位线302预充电为0伏。
现在参照图4，示出了存储器阵列400的一部分，除了增加了耦合在隔离设备驱动器416和位线402之间的隔离设备414A、414B和414C之外，基本上与之前图3中所示相同。还被包括的是位线隔离设备424A和424B。这些隔离设备使得能够改变和还原一行存储器中每个单元的极化。图4中所示的箭头表示之前写入数据的极化。图4还示出了字线驱动器418、板线驱动器420和位线驱动器422。隔离设备驱动器416特别值得注意，因为它没有被用在现有技术中。根据图5，必须施加与板线电压相反的电压来切换极化。存在位线驱动器已经将位线驱动为低电平位(预充电)。位线驱动器还需要被改变来驱动高电平。位线402、板线404和字线406基本上与图3所示相同。检测放大器408、存取晶体管410和铁电电容器412也基本上类似于图3中所示。
现在参照图5，时序图示出了用于在至少一个循环处翻转每个位的极化并且还原原始状态的过程的相对时序。图5中所示的事件序列如下：
1、导通隔离设备。这将位线连接到检测放大器。
2、导通字线并且脉冲化板线。这使得位1中的铁电电容器切换。检测放大器将各自的位线驱动为轨道接地电压或Vdd。位线上的电压将比切换位的参考电压高而比未切换位的参考电压低。
3、关断隔离设备，这将位线与检测放大器断开。(在图4中提出的位线驱动器是三态位线驱动器。它可以驱动高电平、低电平或高阻态。现有技术的位线驱动器通常驱动低电平或高阻态。)铁电存储器单元中的数据被锁存在各自的检测放大器中。
4、驱动板线为低电平并且驱动位线为高电平。这使得所有铁电存储器单元中的极化翻转。字线驱动器、板线驱动器和位线驱动器为一行存储器所共用，所述存储器通常是64位存储器。
5、驱动板线为高电平并且驱动位线为低电平。这使得所有铁电存储器单元中的极化在另一方向翻转。
6、驱动板线为低电平并且悬空位线驱动器。当隔离设备导通从而位线为Vdd或Gnd(由检测放大器驱动)时，位线驱动器是高阻态。
7、导通隔离设备。检测放大器驱动位线到轨道并且数据被还原。
8、关断字线并且对位线预充电。
可以以数种方式来实现本发明的方法。最简单的方法是在存取之后执行复原循环。这将会有性能影响，因为循环时间将必定增加。
另一种方法是使用复原命令(用于串行存储器)或引脚(pin)命令(用于并行存储器)。这允许用户周期性地或当方便的时候生成信号。对总存储器带宽的整体影响将是极小的，因为复原率相对于存储器的带宽而言是很小的。例如，如果确定需要100K个循环/年来减轻压印并且每个设备有16K行，那么复原时段大约是20ms。如果存储器的循环时间是200ns，那么总带宽中的损失是100K分之一个循环或0.001％。
如上所述，包括复原方案的设备将需要计数器来确定要复原的下一行。优选实现为非易失性计数器。该计数器将是N位长，其中2^N等于行数。在下文中进一步详细地描述该计数器。
如上文所提到的，本发明的方法有两种可能的实现。第一种方法是在每个读取存取结束时增加复原操作。该方法将仅要求用户周期性地读取存储器的每一行以获得该益处。这将延长每个读取循环的循环时间，因此降低了性能。第二种方法是实现以下复原方案：跟踪已复原的行并且允许客户当其方便时周期性地用信号通知要执行复原循环的部件。
对于用户控制的复原而言，需要用于启动该处理的方法。串行存储器可以使用I2C设备的专用从属ID和SPI设备的专用命令。在并行存储器中启动该处理的最简单的方法是使用引脚。还可以期望有用信号向用户通知处理结束的方法。如果在I2C设备的复原循环结束之前尝试进行存取，那么可以通过在从属ID之后返回No Acknowledge(未确认)来实现该方法。状态寄存器中的就绪位可以在处理开始时被设置，而当处理在SPI设备中结束时被清除。
现在参照图6，示出了铁电存储器600，其包括具有N行的FRAM单元阵列606、行译码器604和相应的计数器602。工作的存储器600的处理在步骤608处从复原信号开始。要复原的行将在N位非易失性计数器中，其中，N是存储器中的行数。在步骤610，计数器602被读取。在步骤612，存储器阵列606中的当前行被复原。在处理结束之后，计数器在步骤614处被增加，并且重复该处理。当计数器602到达存储器中的最后一行时，计数器绕回0并且重复该处理。
下文参照图7-10描述进行复原的1兆比特SPI铁电存储器。现在参照图7，具有SPI接口700的1兆比特F-RAM在阵列710中具有16,384行，每行具有64位。可以通过包括14位NV计数器708、一些额外的位线和板控制以及用于访问状态寄存器的一些额外的逻辑，来添加本发明的复原技术。图7中所示的模块包括译码模块702、指令寄存器704、地址寄存器计数器706、NV计数器708、NV存储器阵列710、数据I/O寄存器712、NV状态寄存器714和输出缓冲器716。标准SPI接口最少具有设备选择(/S)、时钟(C)、数据输入(D)和数据输出(Q)。用时钟同步地记录数据输入和输出的时间。用户通过记录操作码(如图8所示)进入的时间来操作部件。只有有效的操作码(命令)可以引起操作。无效的操作码被忽略。
用专用命令来启动复原处理。所需要的仅是操作码是唯一的。在图8中示出了示例性命令表。在图8中将复原命令示出为REJUV命令，其具有示例性操作码00010111b。
每当发出复原命令时，对一行进行存取并且铁电电容器被至少切换和还原一次。非易失性计数器是行地址指针。该计数器在处理结束时被增加，并且在最高有效行地址之后滚转。这允许用户在其方便的时候周期性地发出命令并且确保处理依次通过存储器而继续进行。
可以期望的特征是具有用于当复原命令结束时通知用户的单元。可以通过将位0变为就绪位来使用状态寄存器。就绪位是只读的。然后，用户可以轮询状态寄存器来观察处理是否已经结束。在图9中示出了示例状态寄存器。
图10中所示的流程图1000以SPI协议作为示例来描述本发明的内部处理。在步骤1002，设备被选择并且复原命令被译码。空闲处理在步骤1004处被中断并且复原序列在步骤1006开始。在步骤1016处，状态寄存器中的就绪位被设置。非易失性行地址计数器在步骤1008处被读取(要复原的行的指针)。行(在该示例中为64位)在步骤1010处经受复原处理。然后，计数器在步骤1012处被增加(要复原的下一行的指针)。就绪标志在步骤1014处被清除。然后，设备返回到在步骤1004处的空闲状态。
虽然上文已经结合根据本发明的铁电存储器的特定实现描述了本发明的原理，但是应当清楚地理解，仅以举例说明而非限制本发明的范围的方式进行以上描述。特别地，应当认识到，上述公开的教导将向相关领域的技术人员启发其它变型。这种变型可以涉及本身已知的其它特征和可以与本文已经描述的特征相替代或附加来使用的其他特征。尽管在本申请中已经将权利要求阐述为特征的特定组合，但是应当理解，本文公开的范围还包括对相关领域技术人员显而易见、明确或隐含公开的任何新颖特征或特征的任何新颖组合或者其归纳或变型，而无论它们是否是关于任何一项权利要求在此要求保护的同一发明，并且无论它们是否减轻了本发明所面临的任何或所有相同的技术问题。申请人特此保留在本申请或从其得到的任何其他申请的申请与审查期间针对这些特征和/或这些特征的组合阐述新权利要求的权利。

Claims (25)

1.一种用于减轻铁电存储器单元阵列中的压印的方法，所述铁电存储器单元阵列包括多个字线、板线和位线，所述方法包括：
将所述多个位线耦合到各自的多个检测放大器；
导通字线并且脉冲化与一行铁电存储器单元相关联的板线；
将所述位线从所述各自的检测放大器断开；
驱动所述板线为低电平并且驱动所述位线为高电平；
驱动所述板线为高电平并且驱动所述位线为低电平；
驱动所述板线为低电平并且悬空所述位线；
将所述位线连接到所述检测放大器；
用所述检测放大器来驱动所述位线；以及
关断所述字线并且对所述位线预充电，以使得每个偶极至少被切换一次。
2.根据权利要求1所述的方法，还包括使用隔离设备来将所述位线耦合到所述检测放大器。
3.根据权利要求1所述的方法，还包括减轻所述铁电存储器阵列的相继的行中的压印。
4.根据权利要求1所述的方法，还包括在每次存储器存取之后减轻压印。
5.根据权利要求1所述的方法，还包括使用复原命令或引脚来启动压印减轻。
6.根据权利要求1所述的方法，其中，所述行中的每个存储器单元的参考电压被设置为比切换位线电压小并且比未切换位线电压大的电压。
7.一种用于减轻铁电存储器单元阵列中的压印的方法，所述铁电存储器单元阵列包括多个字线、板线和位线，所述方法包括：
周期性地切换所述阵列中一行存储器单元的数据状态；以及
还原所述阵列中所述一行存储器单元中的原始数据状态。
8.根据权利要求7所述的方法，还包括减轻所述铁电存储器阵列的相继的行中的压印。
9.根据权利要求7所述的方法，还包括在每次存储器存取之后减轻压印。
10.根据权利要求1所述的方法，还包括使用复原命令或引脚来启动压印减轻。
11.根据权利要求1所述的方法，其中，所述行中的每个存储器单元的参考电压被设置为比切换位线电压小并且比未切换位线电压大的电压。
12.一种铁电存储器单元阵列，其允许压印减轻，所述铁电存储器单元阵列包括：
多个铁电存储器单元，其分别耦合到多个字线、板线和位线；
字线驱动器，用于驱动所述字线；
板线驱动器，用于驱动所述板线；
位线驱动器，用于驱动所述位线；以及
隔离设备驱动器，用于驱动耦合到多个位线的多个隔离设备。
13.根据权利要求12所述的铁电存储器单元阵列，其中，铁电电容器改变到第一极化状态。
14.根据权利要求13所述的铁电存储器单元阵列，其中，所述铁电电容器改变到与所述第一极化状态相反的第二极化状态。
15.根据权利要求14所述的铁电存储器单元阵列，其中，所述存储器单元包括第二切换状态。
16.根据权利要求15所述的铁电存储器单元阵列，其中，所述存储器单元包括还原的原始存储器状态。
17.根据权利要求13所述的铁电存储器单元阵列，其中，所述位线驱动器包括高输出阻抗位线驱动器。
18.一种用于减轻铁电存储器单元阵列中的压印的方法，所述铁电存储器单元阵列包括多个字线、板线和位线，所述方法包括：
将所述阵列中的一组存储器单元从原始数据状态切换到第一极化状态；
将所述原始极化状态存储在各自的检测放大器中；
将所述阵列中的所述一组存储器单元从所述第一极化状态切换到与所述第一极化状态相反的第二极化状态；以及
将所述阵列中的所述一组存储器单元从所述第二极化状态切换到还原的原始数据状态。
19.根据权利要求18所述的方法，其中，所述原始数据状态和所述还原的原始数据状态包括同一数据状态。
20.根据权利要求18所述的方法，其中，所述第一数据状态仅包含所述第一极化状态。
21.根据权利要求18所述的方法，其中，所述第二数据状态仅包含所述第二极化状态。
22.根据权利要求18所述的方法，其中，跟踪与过程相关的铁电存储器单元包括使用非易失性计数器。
23.一种铁电存储器阵列，包括：
多个1T/1C铁电存储器单元，每一个所述1T/1C铁电存储器单元具有位线节点、板线节点和字线节点；
多个检测放大器，其通过多个隔离设备耦合到所述存储器单元的位线节点；以及
多个位线隔离设备，其耦合在所述存储器单元的位线节点之间。
24.根据权利要求23所述的铁电存储器阵列，其中，所述存储器单元的板线节点被耦合在一起。
25.根据权利要求23所述的铁电存储器阵列，其中，所述存储器单元的字线节点被耦合在一起。
CN201010155006.8A 2009-03-31 2010-03-30 用于减轻铁电存储器中的压印的方法 Expired - Fee Related CN101853696B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/415,918 US8081500B2 (en) 2009-03-31 2009-03-31 Method for mitigating imprint in a ferroelectric memory
US12/415,918 2009-03-31

Publications (2)

Publication Number Publication Date
CN101853696A true CN101853696A (zh) 2010-10-06
CN101853696B CN101853696B (zh) 2014-09-10

Family

ID=42269715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010155006.8A Expired - Fee Related CN101853696B (zh) 2009-03-31 2010-03-30 用于减轻铁电存储器中的压印的方法

Country Status (4)

Country Link
US (1) US8081500B2 (zh)
EP (1) EP2237280B1 (zh)
JP (1) JP5606109B2 (zh)
CN (1) CN101853696B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109416922A (zh) * 2016-06-27 2019-03-01 美光科技公司 铁电存储器中的多层存储
CN109961809A (zh) * 2017-12-18 2019-07-02 美光科技公司 用于存取存储器单元阵列的技术

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8756558B2 (en) * 2012-03-30 2014-06-17 Texas Instruments Incorporated FRAM compiler and layout
US10475524B2 (en) 2016-09-15 2019-11-12 Apple Inc. Recovery of data read from memory with unknown polarity
US10446220B1 (en) * 2018-04-19 2019-10-15 Micron Technology, Inc. Sense amplifier with lower offset and increased speed
US20210089385A1 (en) * 2019-09-24 2021-03-25 Micron Technology, Inc. Imprint recovery management for memory systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1367492A (zh) * 2001-01-08 2002-09-04 三星电子株式会社 具有在行中连接不同阳极线的存储单元的铁电存储器件
US20080180984A1 (en) * 2007-01-15 2008-07-31 Kabushiki Kaisha Toshiba Semiconductor memory device
US20080219038A1 (en) * 2007-03-06 2008-09-11 Kabushiki Kaisha Toshiba Ferroelectric memory device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05234360A (ja) * 1992-02-20 1993-09-10 Fujitsu Ltd 強誘電体メモリ装置
US5525528A (en) 1994-02-23 1996-06-11 Ramtron International Corporation Ferroelectric capacitor renewal method
US6008659A (en) 1996-03-15 1999-12-28 Ramtron International Corporation Method of measuring retention performance and imprint degradation of ferroelectric films
JP3355595B2 (ja) 1996-03-25 2002-12-09 シャープ株式会社 不揮発性半導体記憶装置
US5661730A (en) 1996-09-27 1997-08-26 Ramtron International Corporation Same state and opposite state diagnostic test for ferroelectric memories
JPH10162588A (ja) * 1996-11-27 1998-06-19 Toshiba Corp 強誘電体メモリおよびその制御方法並びに強誘電体メモリシステム
US5745403A (en) 1997-02-28 1998-04-28 Ramtron International Corporation System and method for mitigating imprint effect in ferroelectric random access memories utilizing a complementary data path
US5912846A (en) * 1997-02-28 1999-06-15 Ramtron International Corporation Serial ferroelectric random access memory architecture to equalize column accesses and improve data retention reliability by mitigating imprint effects
JP2001222888A (ja) * 2000-02-08 2001-08-17 Fujitsu Ltd 半導体記憶装置
US6650158B2 (en) 2001-02-21 2003-11-18 Ramtron International Corporation Ferroelectric non-volatile logic elements
US6459609B1 (en) 2001-12-13 2002-10-01 Ramtron International Corporation Self referencing 1T/1C ferroelectric random access memory
US6590798B1 (en) 2002-05-08 2003-07-08 Texas Instruments Incorporated Apparatus and methods for imprint reduction for ferroelectric memory cell
JP4580621B2 (ja) * 2003-03-17 2010-11-17 ソニー株式会社 半導体メモリ
US7176824B2 (en) 2003-11-21 2007-02-13 Ramtron International Imprint-free coding for ferroelectric nonvolatile counters
US7116572B2 (en) 2004-11-09 2006-10-03 Ramtron International Corporation Circuit for generating a centered reference voltage for a 1T/1C ferroelectric memory
US8239612B2 (en) * 2007-09-27 2012-08-07 Tdk Corporation Memory controller, flash memory system with memory controller, and control method of flash memory
JP2009223935A (ja) * 2008-03-14 2009-10-01 Toshiba Corp 強誘電体メモリ及びそのテスト方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1367492A (zh) * 2001-01-08 2002-09-04 三星电子株式会社 具有在行中连接不同阳极线的存储单元的铁电存储器件
US20080180984A1 (en) * 2007-01-15 2008-07-31 Kabushiki Kaisha Toshiba Semiconductor memory device
US20080219038A1 (en) * 2007-03-06 2008-09-11 Kabushiki Kaisha Toshiba Ferroelectric memory device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109416922A (zh) * 2016-06-27 2019-03-01 美光科技公司 铁电存储器中的多层存储
US10566043B2 (en) 2016-06-27 2020-02-18 Micron Technology, Inc. Multi-level storage in ferroelectric memory
CN109416922B (zh) * 2016-06-27 2020-10-02 美光科技公司 铁电存储器中的多层存储
US11017832B2 (en) 2016-06-27 2021-05-25 Micron Technology, Inc. Multi-level storage in ferroelectric memory
US11848042B2 (en) 2016-06-27 2023-12-19 Micron Technology, Inc. Multi-level storage in ferroelectric memory
CN109961809A (zh) * 2017-12-18 2019-07-02 美光科技公司 用于存取存储器单元阵列的技术
US11881252B2 (en) 2017-12-18 2024-01-23 Micron Technology, Inc. Techniques for accessing an array of memory cells to reduce parasitic coupling

Also Published As

Publication number Publication date
EP2237280B1 (en) 2012-11-21
JP5606109B2 (ja) 2014-10-15
JP2010244675A (ja) 2010-10-28
US20100246238A1 (en) 2010-09-30
EP2237280A2 (en) 2010-10-06
EP2237280A3 (en) 2010-11-17
US8081500B2 (en) 2011-12-20
CN101853696B (zh) 2014-09-10

Similar Documents

Publication Publication Date Title
CN101853696B (zh) 用于减轻铁电存储器中的压印的方法
US5373463A (en) Ferroelectric nonvolatile random access memory having drive line segments
US8018754B1 (en) Non-volatile memory circuit using ferroelectric capacitor storage element
TWI301271B (en) Ferroelectric non-volatile memory and reading method thereof
JP3573394B2 (ja) デュアルモード基準回路、メモリ回路、強誘電体メモリ回路、強誘電体メモリ回路のために基準電圧を発生させる方法、および強誘電体メモリを動作させる方法
US5751626A (en) Ferroelectric memory using ferroelectric reference cells
US5917746A (en) Cell plate structure for a ferroelectric memory
JPH09500475A (ja) 不揮発メモリ
US7113419B2 (en) Ferroelectric memory device and method of reading a ferroelectric memory
JPH05242684A (ja) 強誘電体回路用動的調節基準電圧
CN101506894A (zh) 使用选择性预充电的存储器
US8085574B2 (en) Nonvolatile ferroelectric memory and control device using the same
TW200407910A (en) Sensing circuit
US6654274B2 (en) Ferroelectric memory and method for driving the same
US7366035B2 (en) Ferroelectric memory and method of driving the same
JP4478982B2 (ja) 半導体記憶装置
US7835169B2 (en) Semiconductor memory device and semiconductor memory system
JP2000268581A (ja) Ｒｏｍデータを保持する強誘電体メモリ装置
CN212230079U (zh) 铁电存储器存储阵列结构及铁电存储器
JP2003297078A (ja) 強誘電体メモリ装置
US6356476B1 (en) Sensing amplifier of nonvolatile ferroelectric memory device
US6320783B1 (en) Nonvolatile ferroelectric memory device and circuit for driving the same
US6760247B2 (en) Methods and apparatus for flexible memory access
JP3777611B2 (ja) 強誘電体メモリ装置及び電子機器
US20030052735A1 (en) Ferroelectric memory device and a method for driving the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140910

Termination date: 20150330

EXPY Termination of patent right or utility model