JP2010244675A - 強誘電体メモリのインプリントを軽減させる方法 - Google Patents
強誘電体メモリのインプリントを軽減させる方法 Download PDFInfo
- Publication number
- JP2010244675A JP2010244675A JP2010061874A JP2010061874A JP2010244675A JP 2010244675 A JP2010244675 A JP 2010244675A JP 2010061874 A JP2010061874 A JP 2010061874A JP 2010061874 A JP2010061874 A JP 2010061874A JP 2010244675 A JP2010244675 A JP 2010244675A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric memory
- bit lines
- lines
- bit
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】従来構成の複数のビットラインと他の複数のビットラインとの間に連結された複数の絶縁デバイスを駆動する絶縁デバイスドライバとを備え、複数のビットラインを、複数のセンス増幅器にそれぞれ連結する段階と、一行の強誘電体メモリセルに関して、一のワードラインを起動して、一のプレートラインにパルスを与える段階と、複数のビットラインを複数のセンス増幅器それぞれから切り離す段階と、一のプレートラインをロウに、および複数のビットラインをハイに駆動する段階と、一のプレートラインをハイに、および複数のビットラインをロウに駆動する段階と、一のプレートラインをロウに駆動し、複数のビットラインをフロートさせる段階と、複数のビットラインをセンス増幅器で駆動する段階と、一のワードラインを停止して、複数のビットラインに予め充電する段階とを備える。
【選択図】図4
Description
1.絶縁デバイスを起動する。これにより、ビットラインがセンス増幅器に接続される。
2.ワードラインを起動して、プレートラインにパルスを与える。これにより、ビット1の強誘電体コンデンサが切り替わる。センス増幅器は、ビットラインそれぞれをレール電圧接地またはVddに駆動する。ビットラインの電圧は、切り替わったビットについては基準よりも高く、切り替わらなかったビットについては基準より低い。
3.絶縁デバイスを停止して、ビットラインをセンス増幅器から切り離す。(図4が提案するビットラインドライバは、3状態ビットラインドライバであり、ハイ、ロウ、またはHi−Zへの駆動が可能である。先行技術のビットラインドライバは、通常、ロウまたはHi−Zへの駆動しかできない。)強誘電体メモリセルのデータは、それぞれ対応するセンス増幅器にラッチされる。
4.プレートラインをロウに、ビットラインをハイに駆動する。これにより、全ての強誘電体メモリセルの分極が反転する。ワードラインドライバ、プレートラインドライバ、およびビットラインドライバは、一行のメモリにおいて共通である(通常は64ビット)。
5.プレートラインをハイに、ビットラインをロウに駆動する。これにより、全ての強誘電体メモリセルの分極が他の方向に反転する。
6.プレートラインをロウに駆動して、ビットラインドライバをフロートさせる。絶縁デバイスの起動時にビットラインドライバはHi−Zであり、ビットラインはVddまたはGndである(センス増幅器の駆動により)。
7.絶縁デバイスを起動する。センス増幅器は、ビットラインをレールに駆動して、データを復元する。
8.ワードラインを停止して、ビットラインを予め充電する。
Claims (25)
- 複数のワードライン、複数のプレートライン、および複数のビットラインを含む強誘電体メモリセルアレイにおけるインプリントを軽減する方法であって、
前記複数のビットラインを、複数のセンス増幅器にそれぞれ連結する段階と、
一行の強誘電体メモリセルに関して、一のワードラインを起動して、一のプレートラインにパルスを与える段階と、
前記複数のビットラインを前記複数のセンス増幅器それぞれから切り離す段階と、
前記一のプレートラインをロウに、および前記複数のビットラインをハイに駆動する段階と、
前記一のプレートラインをハイに、および前記複数のビットラインをロウに駆動する段階と、
前記一のプレートラインをロウに駆動して、前記複数のビットラインをフロートさせる段階と、
前記ビットラインを前記センス増幅器に接続する段階と、
前記複数のビットラインを前記センス増幅器で駆動する段階と、
各ダイポールが少なくとも一度切り替わるよう、前記一のワードラインを停止して前記複数のビットラインに予め充電する段階とを備える方法。 - 絶縁デバイスを用いて前記複数のビットラインを前記複数のセンス増幅器に連結する段階をさらに備える請求項1に記載の方法。
- 前記強誘電体メモリアレイの複数の連続する行におけるインプリントを軽減する段階をさらに備える請求項1に記載の方法。
- 各メモリアクセス後にインプリントを軽減する段階をさらに備える請求項1に記載の方法。
- 再生コマンドまたはピンを利用してインプリント軽減を開始する段階をさらに備える請求項1に記載の方法。
- 前記一行における各メモリセルの基準は、切り替わったビットラインの電圧より低く、切り替わらなかったビットラインの電圧より高い電圧に設定される請求項1に記載の方法。
- 複数のワードライン、複数のプレートライン、および複数のビットラインを含む強誘電体メモリセルアレイにおけるインプリントを軽減する方法であって、
前記アレイ内の一行のメモリセルのデータ状態を定期的に切り替える段階と、
前記アレイ内の前記一行のメモリセルの元のデータ状態を復元する段階とを備える方法。 - 前記強誘電体メモリアレイの複数の連続する行におけるインプリントを軽減する段階をさらに備える請求項7に記載の方法。
- 各メモリアクセス後にインプリントを軽減する段階をさらに備える請求項7に記載の方法。
- 再生コマンドまたはピンを利用してインプリント軽減を開始する段階をさらに備える請求項1に記載の方法。
- 前記一行における各メモリセルの基準は、切り替わったビットラインの電圧より低く、切り替わらなかったビットラインの電圧より高い電圧に設定される請求項1に記載の方法。
- インプリント軽減可能な強誘電体メモリセルアレイであって、
複数のワードライン、複数のプレートライン、および複数のビットラインにそれぞれ連結される複数の強誘電体メモリセルと、
前記複数のワードラインを駆動するワードラインドライバと、
前記複数のプレートラインを駆動するプレートラインドライバと、
前記複数のビットラインを駆動するビットラインドライバと、
複数のビットラインに連結された複数の絶縁デバイスを駆動する絶縁デバイスドライバとを備える強誘電体メモリセルアレイ。 - 前記強誘電体コンデンサは第1の分極状態に遷移する請求項12に記載の強誘電体メモリセルアレイ。
- 前記強誘電体コンデンサは、前記第1の分極状態とは逆の第2の分極状態に遷移する請求項13に記載の強誘電体メモリセルアレイ。
- 前記メモリセルは第2のスイッチ状態を含む請求項14に記載の強誘電体メモリセルアレイ。
- 前記メモリセルは元の復元されたメモリ状態を含む請求項15に記載の強誘電体メモリセルアレイ。
- 前記ビットラインドライバは、高出力インピーダンスビットラインドライバを有する請求項13に記載の強誘電体メモリセルアレイ。
- 複数のワードライン、複数のプレートライン、および複数のビットラインを含む強誘電体メモリセルアレイにおけるインプリントを軽減する方法であって、
前記アレイ内の一群のメモリセルを、元のデータ状態から第1の分極状態に切り替える段階と、
前記元の分極状態を複数のセンス増幅器それぞれに保存する段階と、
前記アレイ内の前記一群のメモリセルを、前記第1の分極状態から、前記第1の分極状態とは逆の第2の分極状態に切り替える段階と、
前記アレイ内の前記一群のメモリセルを、第2の分極状態から、復元された元のデータ状態に切り替える段階とを備える方法。 - 前記元のデータ状態および前記復元された元のデータ状態は、同じデータ状態を含む請求項18に記載の方法。
- 前記第1のデータ状態は、前記第1の分極状態のみを含む請求項18に記載の方法。
- 前記第2のデータ状態は、前記第2の分極状態のみを含む請求項18に記載の方法。
- 前記強誘電体メモリセルが前記プロセスにかけられた記録を残すことは、不揮発性カウンタの利用により行われる請求項18に記載の方法。
- 強誘電体メモリアレイであって、
各々がビットラインノードと、プレートラインノードと、ワードラインノードとを有する複数の1T/1C強誘電体メモリセルと、
前記複数のメモリセルの前記ビットラインノードに対して、複数の絶縁デバイスを介して連結された複数のセンス増幅器と、
前記複数のメモリセルの前記ビットラインノード間に連結された複数のビットライン絶縁デバイスとを備える強誘電体メモリアレイ。 - 前記複数のメモリセルの前記プレートラインノードは互いに連結されている請求項23に記載の強誘電体メモリアレイ。
- 前記複数のメモリセルの前記ワードラインノードは互いに連結されている請求項23に記載の強誘電体メモリアレイ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/415,918 US8081500B2 (en) | 2009-03-31 | 2009-03-31 | Method for mitigating imprint in a ferroelectric memory |
US12/415,918 | 2009-03-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010244675A true JP2010244675A (ja) | 2010-10-28 |
JP5606109B2 JP5606109B2 (ja) | 2014-10-15 |
Family
ID=42269715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010061874A Active JP5606109B2 (ja) | 2009-03-31 | 2010-03-18 | 強誘電体メモリのインプリントを軽減させる方法及び強誘電体メモリアレイ |
Country Status (4)
Country | Link |
---|---|
US (1) | US8081500B2 (ja) |
EP (1) | EP2237280B1 (ja) |
JP (1) | JP5606109B2 (ja) |
CN (1) | CN101853696B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022548680A (ja) * | 2019-09-24 | 2022-11-21 | マイクロン テクノロジー,インク. | メモリシステムのためのインプリント回復管理 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8756558B2 (en) * | 2012-03-30 | 2014-06-17 | Texas Instruments Incorporated | FRAM compiler and layout |
US9899073B2 (en) | 2016-06-27 | 2018-02-20 | Micron Technology, Inc. | Multi-level storage in ferroelectric memory |
US10475524B2 (en) | 2016-09-15 | 2019-11-12 | Apple Inc. | Recovery of data read from memory with unknown polarity |
US10529410B2 (en) | 2017-12-18 | 2020-01-07 | Micron Technology, Inc. | Techniques for accessing an array of memory cells to reduce parasitic coupling |
US10446220B1 (en) | 2018-04-19 | 2019-10-15 | Micron Technology, Inc. | Sense amplifier with lower offset and increased speed |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05234360A (ja) * | 1992-02-20 | 1993-09-10 | Fujitsu Ltd | 強誘電体メモリ装置 |
JPH10162588A (ja) * | 1996-11-27 | 1998-06-19 | Toshiba Corp | 強誘電体メモリおよびその制御方法並びに強誘電体メモリシステム |
JP2004280971A (ja) * | 2003-03-17 | 2004-10-07 | Sony Corp | 情報処理装置と半導体メモリ |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5525528A (en) * | 1994-02-23 | 1996-06-11 | Ramtron International Corporation | Ferroelectric capacitor renewal method |
US6008659A (en) * | 1996-03-15 | 1999-12-28 | Ramtron International Corporation | Method of measuring retention performance and imprint degradation of ferroelectric films |
JP3355595B2 (ja) * | 1996-03-25 | 2002-12-09 | シャープ株式会社 | 不揮発性半導体記憶装置 |
US5661730A (en) * | 1996-09-27 | 1997-08-26 | Ramtron International Corporation | Same state and opposite state diagnostic test for ferroelectric memories |
US5912846A (en) * | 1997-02-28 | 1999-06-15 | Ramtron International Corporation | Serial ferroelectric random access memory architecture to equalize column accesses and improve data retention reliability by mitigating imprint effects |
US5745403A (en) * | 1997-02-28 | 1998-04-28 | Ramtron International Corporation | System and method for mitigating imprint effect in ferroelectric random access memories utilizing a complementary data path |
JP2001222888A (ja) * | 2000-02-08 | 2001-08-17 | Fujitsu Ltd | 半導体記憶装置 |
KR100407578B1 (ko) * | 2001-01-08 | 2003-12-01 | 삼성전자주식회사 | 강유전체 메모리 장치 |
US6650158B2 (en) * | 2001-02-21 | 2003-11-18 | Ramtron International Corporation | Ferroelectric non-volatile logic elements |
US6459609B1 (en) | 2001-12-13 | 2002-10-01 | Ramtron International Corporation | Self referencing 1T/1C ferroelectric random access memory |
US6590798B1 (en) * | 2002-05-08 | 2003-07-08 | Texas Instruments Incorporated | Apparatus and methods for imprint reduction for ferroelectric memory cell |
US7176824B2 (en) * | 2003-11-21 | 2007-02-13 | Ramtron International | Imprint-free coding for ferroelectric nonvolatile counters |
US7116572B2 (en) * | 2004-11-09 | 2006-10-03 | Ramtron International Corporation | Circuit for generating a centered reference voltage for a 1T/1C ferroelectric memory |
JP2008171525A (ja) * | 2007-01-15 | 2008-07-24 | Toshiba Corp | 半導体記憶装置 |
JP2008217937A (ja) * | 2007-03-06 | 2008-09-18 | Toshiba Corp | 強誘電体記憶装置及びその制御方法 |
US8239612B2 (en) * | 2007-09-27 | 2012-08-07 | Tdk Corporation | Memory controller, flash memory system with memory controller, and control method of flash memory |
JP2009223935A (ja) * | 2008-03-14 | 2009-10-01 | Toshiba Corp | 強誘電体メモリ及びそのテスト方法 |
-
2009
- 2009-03-31 US US12/415,918 patent/US8081500B2/en not_active Expired - Fee Related
-
2010
- 2010-03-18 JP JP2010061874A patent/JP5606109B2/ja active Active
- 2010-03-24 EP EP10157634A patent/EP2237280B1/en not_active Not-in-force
- 2010-03-30 CN CN201010155006.8A patent/CN101853696B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05234360A (ja) * | 1992-02-20 | 1993-09-10 | Fujitsu Ltd | 強誘電体メモリ装置 |
JPH10162588A (ja) * | 1996-11-27 | 1998-06-19 | Toshiba Corp | 強誘電体メモリおよびその制御方法並びに強誘電体メモリシステム |
JP2004280971A (ja) * | 2003-03-17 | 2004-10-07 | Sony Corp | 情報処理装置と半導体メモリ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022548680A (ja) * | 2019-09-24 | 2022-11-21 | マイクロン テクノロジー,インク. | メモリシステムのためのインプリント回復管理 |
Also Published As
Publication number | Publication date |
---|---|
US8081500B2 (en) | 2011-12-20 |
CN101853696A (zh) | 2010-10-06 |
US20100246238A1 (en) | 2010-09-30 |
EP2237280A2 (en) | 2010-10-06 |
CN101853696B (zh) | 2014-09-10 |
EP2237280B1 (en) | 2012-11-21 |
JP5606109B2 (ja) | 2014-10-15 |
EP2237280A3 (en) | 2010-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5606109B2 (ja) | 強誘電体メモリのインプリントを軽減させる方法及び強誘電体メモリアレイ | |
US5373463A (en) | Ferroelectric nonvolatile random access memory having drive line segments | |
US5528535A (en) | Semiconductor memory device | |
US7307866B2 (en) | Ferroelectric memory and method for reading data from the ferroelectric memory | |
JP5087200B2 (ja) | 行および列へのアクセス動作を同期させるための方法および装置 | |
JP5159693B2 (ja) | 不揮発性強誘電体メモリ装置の駆動方法 | |
JP2000293989A (ja) | 強誘電体容量を用いたシャドーramセル及び不揮発性メモリ装置並びにその制御方法 | |
JP2001319472A (ja) | 半導体記憶装置 | |
US7583546B2 (en) | Apparatus and method of operating an integrated circuit | |
US8085574B2 (en) | Nonvolatile ferroelectric memory and control device using the same | |
US8446755B2 (en) | Multiple cycle memory write completion | |
US6924999B2 (en) | Ferroelectric memory | |
JP4008766B2 (ja) | 強誘電体メモリ及びその駆動方法 | |
TWI289306B (en) | DRAM with half and full density operation | |
US6590798B1 (en) | Apparatus and methods for imprint reduction for ferroelectric memory cell | |
JP2001229668A (ja) | 不揮発性強誘電体メモリ装置並びにそれによる駆動方法 | |
JP3980417B2 (ja) | 集積回路メモリ | |
JP2003297078A (ja) | 強誘電体メモリ装置 | |
JPH06223559A (ja) | 半導体記憶装置 | |
JP4974521B2 (ja) | 強誘電体メモリ装置の駆動回路 | |
JP3553027B2 (ja) | 半導体記憶装置 | |
KR100576483B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
JPH11328978A (ja) | 不揮発性強誘電体メモリ装置の駆動回路 | |
JP2004319047A (ja) | 強誘電体メモリ | |
JP2002170382A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130318 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131226 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140107 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140131 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140205 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5606109 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |