JP3980417B2 - 集積回路メモリ - Google Patents
集積回路メモリ Download PDFInfo
- Publication number
- JP3980417B2 JP3980417B2 JP2002176810A JP2002176810A JP3980417B2 JP 3980417 B2 JP3980417 B2 JP 3980417B2 JP 2002176810 A JP2002176810 A JP 2002176810A JP 2002176810 A JP2002176810 A JP 2002176810A JP 3980417 B2 JP3980417 B2 JP 3980417B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- true
- voltage
- fan node
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は集積回路メモリに関し、特に、記憶内容がビットライン上に存在する小電圧信号からセンスされる集積回路メモリ、特にダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）に関する。
【０００２】
【従来の技術】
既存のＤＲＡＭは一般に、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）または読出し専用メモリ（ＲＯＭ）に比較して、アクセスが遅い。従来、ＤＲＡＭは、大容量のデータを記憶するが、磁気ディスク媒体または比較ディスク媒体よりも高速なアクセスを有し、比較的安価で低消費電力のスタンドアロンの独立集積回路チップとして生産された。それに対して、ＳＲＡＭ及びＲＯＭは通常、ＤＲＡＭよりも高速なアクセスを有するが、しばしばコストが高く、消費電力も大きい。なぜなら、これらのメモリタイプは１記憶データ・ビット当たり、より多くの素子数を要求するために、コスト及び密度を押し上げるからである。
【０００３】
最近、ＤＲＡＭを、論理回路若しくはリニア回路、または他の回路タイプを含む集積回路、例えば"システム・オン・チップ"の幾つかの素子の１つとして使用することに注目が集まっている。こうしたＤＲＡＭ素子は、埋め込みＤＲＡＭまたは"ＥＤＲＡＭ"と呼ばれる。埋め込みＤＲＡＭを使用する目的には、高速アクセスを有するが、ＳＲＡＭよりも低コスト及び低消費電力を有する、潜在的に大容量の容易に再書込み可能な記憶を獲得することが含まれる。既存のＤＲＡＭの１つの問題は、メモリ・セルからデータを読出したり、リフレッシュすることに比べて、そのメモリ・セルに新たなデータを書込むのに時間がかかることである。この問題は、図１及び図２を参照することにより理解できる。図１は、従来のＤＲＡＭメモリ・セルが読出されているときのアクティブ信号を示す。読出し操作は、ワードライン電圧１０が静止値（この場合約−０．４Ｖ）から、メモリ・セルのアクセス・トランジスタが導通するための活動値に立ち上がることで開始する。次に、メモリ・セル内のキャパシタにより蓄積される電荷が、ビットライン上のトランジスタを通じて、センス増幅器に流れ始める。センス増幅器では、小電圧差分信号１１が、ビットラインＢＴ上の電圧１２と、基準ビットラインＢＣ上の電圧１４との間で発生する。尚、基準ビットラインＢＣは、読出されるメモリ・セルには結合されていない。センス増幅器は、小スイング、例えばビットラインＢＴと基準ビットラインＢＣとの間のアナログ信号を、メモリ・セルに記憶するために、或いはメモリ・セルからデータを転送するために、フルスイング論理レベル信号に変換する。小電圧差分信号１１が出現した後、センス増幅器がセットされ、すなわち、信号ＳＥＴＰ１６を通じてトリガされ、小電圧差分信号１１をフルスイング論理レベルに増幅する。この結果、ビットラン電圧１２及び基準ビットライン電圧１４が、それらの初期小電圧差分から、それぞれの所定の高論理レベル及び低論理レベルに、この場合、それぞれ約１．２Ｖ及び０．０Ｖに分けられる。メモリ・セルに蓄積される電圧が、図１に曲線１８により示されている。
【０００４】
それに対して、従来のＤＲＡＭでの書込み操作は、読出し操作よりも長い時間を要する。図２を参照すると、現在ロー論理レベルすなわち"０"を記憶するメモリ・セルに、ハイ論理レベルすなわち"１"を書込む操作は、"リード０モディファイ・ライト１"として知られる。この書込み操作は、"０"を含むメモリ・セルを読出し、次にメモリ・セルに反対の値"１"を記憶させることにより開始する。この初期読出しステップは、隣接ビットライン上のメモリ・セルの記憶内容が破壊されるのを防ぐために必要となる。１メモリ・セルが"０"状態から"１"を再書込みされる間、同一のワードラインによりアクセスされる他のビットライン上のメモリ・セルが読出され、それらが既に記憶する同一データにより、ライトバックすなわち書戻しされる。
【０００５】
図２に示されるように、リード・モディファイ・ライト操作は読出し操作と同様に、ワードライン電圧１０が静止値から活動値に立ち上がることにより開始する。次に、メモリ・セル内のキャパシタにより蓄積される電荷が、ビットライン上のトランジスタを通じて、センス増幅器に流れ始める。センス増幅器では、小電圧差分信号２１が、ビットラインＢＴ上の電圧２２と、基準ビットラインＢＣ上の電圧２０との間で発生する。尚、基準ビットラインＢＣは、書込まれるメモリ・セルには結合されていない。小電圧差分信号２１が現れた後、信号ＳＥＴＰ１６がセンス増幅器をセットし、その結果、小電圧差分信号２１が、それぞれ基準ビットラインＢＣ及びビットラインＢＴ上で、所定のハイ論理レベル及びロー論理レベルに増幅され、これらが、メモリ・セルに記憶されるオリジナル"０"値データを反映する。
【０００６】
図２に示される従来のＤＲＡＭ操作では、ビットラインＢＴ及び基準ビットラインＢＣ上のそれぞれの電圧２２、２０が、センス増幅器がセットされた後にだけ、新たなレベルに強制される。センス増幅器がセットされた後、電圧２０及び２２はほぼ完全に、それぞれハイ論理レベル及びロー論理レベルに向けて推移する。次に、ビットライン電圧及び基準ビットライン電圧は、書込み操作により要求されるように進路を反転させ、反対のレベルに達する。書込み前の初期読出しに要する時間は、読出し操作において、メモリ・セル内の電圧２４が立ち上がるのに長い時間をとらせる。図１に示される読出し操作に比較して、リード・モディファイ・ライト操作では、メモリ・セル電圧が最終値の９０％に達するのに、約３０％長い時間を要する。これは図１のｔ０−ｔ１を、図２のｔ０'−ｔ１'と比較することにより明らかである。
【０００７】
従来、リード・モディファイ・ライト操作を実行するためのより長い時間は、受け入れ可能とみなされてきた。これはビットライン信号レベルを新たなレベルに余りに直ちに変化させると、書込まれるビットラインと隣接ビットラインとの間のライン間ノイズ結合により、他のメモリ・セル内のデータを潜在的に破壊し得るからである。従来、隣接ビットラインによりアクセスされるメモリ・セル内のデータを破壊するリスク無しに、メモリ・セルに新たな値を即時書込む方法が存在しなかった。
【０００８】
【発明が解決しようとする課題】
従って、本発明の目的は、メモリ・セルへの書込み操作を読出し操作程度の短い時間で実行することである。
【０００９】
本発明の別の目的は、隣接ビットラインによりアクセスされるメモリ・セル内のデータを破壊するリスク無しに、メモリ・セルへの書込み操作を迅速に実行することである。
【００１０】
更に本発明の別の目的は、小電圧信号をビットライン及び基準ビットラインに注入し、センス増幅器をセットすることにより、信号を所定のハイ論理レベル及びロー論理レベルに増幅し、メモリ・セルに記憶するように、書込み操作を実行することである。
【００１１】
【課題を解決するための手段】
従って、本発明の１態様では、データをローカル・ビットスイッチによりメモリ・セルに書込むように適応化される、メモリを含む集積回路が提供される。このローカル・ビットスイッチは、センス増幅器がセットされる前に、小電圧差分を有する第１及び第２の書込み電圧を、真のビットライン及び基準ビットラインに印加する。センス増幅器は、小電圧差分を所定のハイ電圧及び所定のロー電圧に増幅するように適応化され、真のビットラインが所定のハイ電圧及び所定のロー電圧の一方を有し、これが次にメモリ・セルに書込まれる。
【００１２】
本発明のより好適な態様では、書込まれるメモリ・セル及び他のメモリ・セルが、ワードラインによりアクセスされる。現在書込まれていないこうした他のメモリ・セル上のローカル・ビットスイッチは、それらのビットラインに結合されるセンス増幅器の設定以前に、それらのメモリ・セルに結合される真のビットライン及び基準ビットラインを分離するように適応化され、それにより、書込まれていないこうしたメモリ・セルの記憶内容が、選択メモリ・セルが書込まれるときに、リフレッシュされる。
【００１３】
【発明の実施の形態】
本発明は、センス増幅器をセットする前に、小電圧差分書込み信号を真のビットライン及び基準ビットライン、すなわち相補ビットラインに同時に印加し、続いて、真のビットライン及び基準ビットライン上の小電圧差分をフルスイング信号に増幅するように、センス増幅器をセットすることにより、データをメモリ・セルに書込むシステム及び方法を提供する。尚、フルスイング電圧は、真のビットライン及び基準ビットラインの一方上の所定のハイ電圧、及び他方のライン上の所定のロー電圧を指し示す。次に、メモリ・セルに、真ビットライン上に存在するハイ電圧またはロー電圧が書込まれる。
【００１４】
それに対して、メモリ・セルの読出しは、次のように実行される。すなわち、ワードラインを活動化し、メモリ・セル内に記憶される電荷から、小電圧差分信号を真のビットライン及び基準ビットライン上に生成し、次に小電圧差分信号をフルスイング信号に増幅するように、センス増幅器がセットされる。尚、前述のように、フルスイング電圧は、真のビットライン及び基準ビットラインの一方上の所定のハイ電圧、及び他方のライン上の所定のロー電圧を指し示す。
【００１５】
後述の実施例では、ビットスイッチを用いて、小電圧差分書込み信号が真のビットライン及び基準ビットラインに印加される。尚、書込み操作では、ビットスイッチは読出し操作の場合と異なるタイミングで制御される。図３は、メモリ・アレイに関連付けられるセンシング回路のブロック図である。図３を参照すると、各グループ５０内のローカル・ビットスイッチ（好適にはＮＦＥＴとして実現される）が、センス増幅器５０とローカル・バッファ６０との間の、真のビットライン及び基準ビットライン上の信号フローを制御する。各ローカル・バッファ６０は、１つの真のファンノード及び１つの相補ファンノードを有し、これらは８対のローカル・ビットスイッチにより、８つのセンス増幅器のグループ５０内の８つの真のビットラインの１つ、及び８つの基準ビットラインの１つにそれぞれ結合される。８対のローカル・ビットスイッチの各グループ内において、１対が信号ＬＢＸＰ＜０：７＞により同時にオンされ、真のビットラインとファンノードとの間、及び基準ビットラインと相補ファンノードとの間で、信号を伝搬する。
【００１６】
本発明によれば、書込み操作において、センス増幅器をセットする前に、所望の極性を有する小電圧差分信号が、真のファンノード及び相補ファンノードに印加され、ローカル・ビットスイッチ対がオンされる。この結果、小電圧差分信号が真のビットライン及び基準ビットラインに印加される。次にセンス増幅器がセットされ、小電圧差分信号を所定のハイ電圧論理レベル及びロー電圧論理レベルに増幅し、これらの異なるレベルが、真のビットライン及び基準ビットラインの各々に印加される。真ビットライン上に存在するハイ論理レベルまたはロー論理レベルが、データをメモリ・セルに記憶し、次にローカル・ビットスイッチが再度オフされる。
【００１７】
図４は、真のファンノードＦＴ及び相補ファンノードＦＣを含むローカル・バッファ６０の回路図である。ローカル・バッファ６０は、小電圧差分書込み信号を真のファンノード及び相補ファンノードそれぞれＦＴ及びＦＣに印加する。"０"か"１"かにより決定される信号の極性が、メモリ・セルに書込まれる。ローカル・ビットスイッチ対が、読出し操作及び書込み操作において、異なるタイミングでオン及びオフされるように、以下で詳述する図６の論理回路が、ビットスイッチ・タイミングを制御する。
【００１８】
ローカル・バッファ６０は、端子ＰＤＯＴにおいて読出しデータ出力を、また端子ＰＤＩＴにおいて、書込みデータ入力を提供する。グローバル読出し信号ＬＢＲＥＡＤＰ及び関連回路が、ＰＤＯＴを通じて、信号出力を管理する。グローバル書込み信号ＬＢＷＲＩＴＥＰは、書込み操作の間だけアクティブとなり、小電圧差分書込み信号を真のファンノードＦＴ及び相補ファンノードＦＣに印加する。信号ＰＤＩＴ及びＬＢＷＲＩＴＥＰは、真のファンノードＦＴ及び相補ファンノードＦＣの一方に、小電圧ＶＷＲＩＴＥを印加する論理回路への入力であり、これはＰＤＩＴのバイナリ論理により制御される。一方、真のファンノードＦＴ及び相補ファンノードＦＣの他方は、グラウンドに放電される。ＶＷＲＩＴＥは、真のビットライン及び基準ビットラインから読出されるデータを出力するために、フルスイング論理レベルとして使用されるハイ電圧及びロー電圧に関連する小電圧信号である。ＶＷＲＩＴＥ電圧はグラウンドを基準とし、メモリ・セルからグループ５０内のセンス増幅器に入力される真のビットラインと基準ビットラインとの間の小電圧差分信号に比較的近く、センス増幅器はこの差分信号を読出しのためにフルスイング論理レベルに増幅する。フルスイング論理レベルとして、０．０Ｖ及び１．２Ｖが真のビットライン及び基準ビットライン上で使用される典型的なシステムでは、約２５０ｍＶのＶＷＲＩＴＥ電圧を真のビットライン及び基準ビットラインの一方に印加し、他方をグラウンドに接続することにより、小電圧差分信号が真のビットライン及び基準ビットラインに印加される。
【００１９】
図５は、小電圧源ＶＷＲＩＴＥを生成及び維持するために使用される典型的な回路を示す。この回路は、２つの分圧器７０及び７２を含む。分圧器７０は低インピーダンス分圧器であり、インバータ及び関連スイッチング論理を通じて入力されるＲＥＡＤ信号により制御され、書込み操作の間にだけ作用する。低インピーダンス分圧器７０は、書込み操作の間に電流を供給する。分圧器７２は高インピーダンスを有し、書込み操作以外において、ＶＷＲＩＴＥ電圧レベルを維持するために使用される。キャパシタ７４は更に、電圧レベルを維持し、必要に応じて電流を供給する支援をする。
【００２０】
図４を再度参照すると、ローカル・バッファ６０は、上部アレイ及び下部アレイのために、グローバル・センス増幅器セット信号、それぞれＵＰＳＥＴＰ及びＬＰＳＥＴＰを受信し、これらはローカル・セット・センス増幅器信号ＵＳＥＴＰ及びＬＳＥＴＰとして、それぞれ再生成される。これらのローカル・セット・センス増幅器信号は、グローバル等価信号ＵＰＳＥＴＥＱＰ及びＬＥＳＥＴＥＱＰにより、それぞれリセットされる。図４から明らかなように、ローカル・セット・センス増幅器信号ＵＳＥＴＰまたはＬＳＥＴＰの活動化は、トランジスタ６２をオフさせ、従って、真のファンノードＦＴまたはその相補ファンノードＦＣへのＶＷＲＩＴＥ電圧の印加を阻止する。
【００２１】
書込みプリチャージ素子６４は、読出しプリチャージ素子６６とは別々に設けられ、制御される。書込み操作では、ファンノードＦＴ及びＦＣが、書込みプリチャージ信号ＷＲＰＲＥＣのタイミングに従い、素子６４によりプリチャージされる、すなわち、グラウンドに放電される。他方、読出し操作では、ファンノードＦＴ及びＦＣが、読出しプリチャージ信号ＬＢＲＥＳＴＮのタイミングに従い、読出しプリチャージ素子６６により、所定のハイ電圧論理レベルにプリチャージされる。ＰＦＥＴ素子６８はファンノードＦＴ及びＦＣ間に相互結合され、ＳＲＥＡＤＰ信号により読出し操作の間にだけ活動化される。読出し操作の間、相互結合素子６８が、真のファンノードＦＴ及び相補ファンノードＦＣ上の、所定のハイ論理レベル及びロー論理レベルの各々を再生成及び維持することを支援する。相互結合素子６８は書込み操作の間にはディセーブルされる。なぜなら、ローカル・グループ５０の基本センス増幅器内でのみ、信号の差異化が実行されることが望ましいからである。
【００２２】
グローバル・ビットスイッチ・オン／オフ信号を生成する典型的な回路が、図６に示される。この回路は、読出し操作及び書込み操作のために、グローバル・ビットスイッチ信号の活動化のタイミングをそれぞれに制御する。再度図３を参照すると、グローバル・ビットスイッチ・オン／オフ信号ＢＸＰ＜０：７＞は、図７に示される論理回路により生成されるローカル・ビットスイッチ信号ＬＢＸＰ＜０：７＞として、ローカル・ビットスイッチに転送される。前述のように、読出し操作では、センス増幅器がセットされるとき、ローカル・ビットスイッチ対がオンされ、ワードラインが非活動化されるとき、オフされる。それに対して、書込み操作では、ワードラインが活動化されるときに、ローカル・ビットスイッチ対がより早くオンされ、ワードラインが非活動化されるよりずっと前に、センス増幅器がセットされるときに、再度オフされる。
【００２３】
図６を参照すると、８個のグローバル・ビットスイッチＢＸＰ０乃至ＢＸＰ７の１つが、デコード・ゲートＡへのバイナリ入力により選択される。尚、デコード・ゲートＡは、適正な入力組み合わせを受信すると、ハイに遷移する。書込み操作の間、ワードラインが活動化されるとき、選択グローバル・ビットスイッチがハイに遷移し、センス増幅器がセットされるとき、再度ローに遷移する。書込み操作を通じて、ＲＥＡＤ信号はローのまま維持され、それによりゲートＤ出力はハイ状態のままである。ワードラインが活動化されてから（"ダミー・ワードライン（ＷＬ）デコード"入力のハイへの遷移により表される）、センス増幅器がセットされるまで、ゲートＢへの両方の入力はハイであり、従ってゲートＢ出力がローとなり、それによりゲートＣ出力がローとなる。その結果、ゲートＥの出力がハイとなり、最終的にＢＸＰがハイとなる。このとき、グローバル・ビットスイッチがオンする。センス増幅器セット信号が受信されると、Ｂゲート出力がハイになり、それによりゲートＣ出力がハイになり、ゲートＥ出力及びＢＸＰ出力が再度ローになる。
【００２４】
読出し操作の間、センス増幅器がセットされるとき、選択グローバル・ビットスイッチがハイに遷移し、センス増幅器がリセットされるとき、再度ローになる。この操作では、ＲＥＡＤ信号がハイである。ワードラインが活動化されてから（"ダミー・ワードライン（ＷＬ）デコード"入力により表される）、センス増幅器がセットされるまで、ゲートＢへの両方の入力はハイであり、従ってゲートＢ出力がローとなる。ゲートＣ出力は、ＲＥＡＤ信号がハイであるのでハイとなり、ゲートＤ出力は、センス増幅器セット信号がまだローであるので、ハイとなる。従って、ゲートＥ出力はローとなり、その結果ＢＸＰがローとなる。センス増幅器セット信号が受信されると、ゲートＢがハイに遷移するが、ゲートＣはハイに留まる。なぜなら、ＲＥＡＤがハイであるからである。一方、ゲートＤは、センス増幅器セット信号がハイであるので、ローに遷移する。従って、ゲートＥ出力がハイに遷移し、グローバル・ビットスイッチ信号ＢＸＰがハイに駆動される。センス増幅器セット信号がローに落ちるとき、ＢＸＰは再度ローに落ち、ゲートＤをハイに、またゲートＥをローに駆動する。
【００２５】
図７は、特定のブロックすなわちセンス増幅器グループ５０が、ブロック書込み信号ＢＷにより選択されているか否かに従い、グローバル・ビットスイッチ信号をローカル・ビットスイッチ信号に転送する論理回路を示す。図３に示されるように、ブロック書込み信号ＢＷ０乃至ＢＷ２５５が、それぞれのグループに提供される。例えば、グループ５０内で"１"と番号付けされる真のビットライン及び基準ビットライン対に対応するローカル・ビットスイッチ対は、ブロック書込み信号ＢＷ及びグローバル・ビットスイッチ信号ＢＸＰ１の両方がイネーブルされるとき、ローカル・ビットスイッチ信号ＬＢＸＰ１によりオンされる。読出し操作の間、全てのブロック書込み信号ＢＷはイネーブルされたままである。
【００２６】
本発明によれば、書込みが行われるビットラインに隣接するビットラインによりアクセスされるメモリ・セルに記憶されるデータを破壊することなく、書込み操作が読出し操作とほぼ同じ時間で実行される。図４を参照すると、書込み操作は次の初期条件、すなわち、ＬＳＥＴＰ、ＵＳＥＴＰ、ＳＲＥＡＤＰ、ＬＢＲＥＥＡＤＰの全てがローで、ＬＢＲＥＳＴＮがハイで開始する。書込みに備え、信号ＷＲＰＲＥＣが素子６４に作用し、真のファンノードＦＴ及び相補ファンノードＦＣをグラウンドに放電させる。続いて、プリチャージ、書込み入力ＰＤＩＴ、及び書込み制御信号ＬＢＷＲＩＴＥＰが、ローカル・バッファ６０に提供される。ＰＤＩＴがハイかローかに応じて、ＶＷＲＩＴＥが低インピーダンス分圧器７０（図５）から、真のファンノードＦＴ及び相補ファンノードＦＣの一方に印加され、他方のファンノードはグラウンドに保持される。例えば、ＰＤＩＴがハイの場合、真のファンノードＦＴがＶＷＲＩＴＥ電圧に充電され、相補ファンノードＦＣはグラウンドに保持される。逆に、ＰＤＩＴがローの場合、相補ファンノードＦＣがＶＷＲＩＴＥ電圧に充電され、真のファンノードＦＴはグラウンドに保持される。
【００２７】
やがて、グローバル・ビットスイッチ信号が図６の回路により準備される。デコードがゲートＡにおいて発生する。ワードラインが活動化されるとき、ゲートＢにおいてダミー・ワードライン・デコード信号が受信され、ＢＸＰ＜０：７＞の８つの信号の内の１つのＢＸＰがイネーブルされる。図７に示されるように、グループ５０のためのブロック書込みＢＷがイネーブルされる度に、そのＢＸＰ、例えばＢＸＰ１がローカル・ビットスイッチ信号ＬＢＸＰ１として、ローカル・ビットスイッチ対に転送される。ＬＢＸＰ１が、"１"と番号付けされる真のビットライン及び基準ビットラインのローカル・ビットスイッチをオンし、真のビットライン及び基準ビットラインが、それぞれ真のファンノードＦＴ及び相補ファンノードＦＣに接続される。
【００２８】
メモリ・アレイ内で活動化されるワードラインが、そのワードラインに接続されるメモリ・セルから、真のビットライン上に電荷が移動することを可能にする。少なくとも１つの真のビットラインがその導通により、書込みのために、真のファンノードＦＴをメモリ・セルに接続する。導通した真のビットライン及び基準ビットライン上の電圧は、それぞれのファンノードに存在する電圧に近づく。従って、グラウンドを基準とする略ＶＷＲＩＴＥの小電圧差分書込み信号が、真のビットライン及び基準ビットライン間に印加される。次に、セット信号がグループ５０のセンス増幅器をセットし、これが小電圧差分書込み信号をフルスイング論理レベルに増幅し、真のビットライン及び基準ビットライン上に、それぞれ所定のハイ電圧（例えば１．２Ｖ）及び所定のロー電圧（例えば０．０Ｖ）が印加される。セット信号はまた、グローバル・ビットスイッチ信号をディセーブルすることにより、ローカル・ビットスイッチ（図６）をオフし、それによりグループ５０の基本センス増幅器をファンノードＦＴ及びＦＣから分離し、小電圧差分信号がフルスイング論理レベルに増幅されることを可能にする。
【００２９】
ワードラインが活動化されている間、メモリ・セルの電圧は、現在真のビットライン上に存在する所定のハイ電圧論理レベルまたはロー電圧論理レベルに近いレベルまで、立ち上がるかまたは立ち下がる。その後、ワードラインが非活動化され、それにより書込み操作が終了する。
【００３０】
図８乃至図１１は、全て同じ電圧スケール及び時間スケールで示されており、書込み操作の間の信号を示す。ワードライン活動化信号１００、ローカル・ビットスイッチ信号１０２、及びセンス増幅器セット信号１０４のタイミングが、図８に示される。図９は、真のビットライン１０６、基準ビットライン１０８、及び真のファンノード１１０のそれぞれの電圧を示す。ＶＷＲＩＴＥ電圧１１２が図１０に示され、書込まれるメモリ・セルの電圧１１４が図１１に示される。
【００３１】
図３乃至図７を参照して、グループ５０内で"１"と番号付けされるメモリ・セルに対する読出し操作は、次の初期状態の信号で開始する。すなわち、ＢＷがハイ、ＢＸＰ１及びＬＢＸＰ１を含む全てのＢＸＰ及びＬＢＸＰがロー、ＬＢＷＲＩＴＥＰがロー、ＷＲＰＲＥＣがロー、ＬＢＲＥＳＴＮがハイ、ＬＢＲＥＡＤＰがロー、及びＳＲＥＡＤＰがローである。読出し操作は、ＬＢＲＥＳＴＮ信号がローに遷移して、読出しプリチャージ素子６６をオンし、それによりファンノードＦＴ及びＦＣをＶddにプリチャージすることにより開始される。ＲＥＡＤ信号はＶＷＲＩＴＥのために、低インピーダンス分圧器７０をディセーブルする。プリチャージの後、ＬＢＲＥＳＴＮが再度ハイに遷移する。
【００３２】
ワードラインが活動化され、グループ５０内の基本センス増幅器において、小電圧差分信号が真のビットライン及び基準ビットライン間で発生する。ローカル・ビットスイッチはローのままである。なぜなら、グローバル・ビットスイッチ信号発生器（図６）の出力が、ＲＥＡＤ信号及びディセーブルされたセンス増幅器セット信号により、ディセーブルされたままであるからである。次に、センス増幅器セット信号がイネーブルされ、活動化されるワードラインに接続される各グループ５０内の全てのビットラン上において、真のビットライン及び基準ビットライン間の小電圧信号が所定のハイ電圧及びロー電圧に増幅される。グループ内のローカル・ビットスイッチ対、例えばＬＢＸＰ２が、グローバル・ビットスイッチＢＸＰ２のイネーブルと共に、このときオンし、真のビットライン及び基準ビットライン上の増幅された論理レベルが、真のファンノードＦＴ及び相補ファンノードＦＣに転送されることを可能にする。ローカル・バッファ６０の信号ＳＲＥＡＤＰにより、相互結合素子６８がファンノードＦＴ及びＦＣ上で、所定のハイ電圧論理レベル及びロー電圧論理レベルを再生成し、それらを維持する。最後に、適当なタイミングで、ＬＢＲＥＡＤＰがメモリ・セルから読出されたデータを、出力バスＰＤＯＴ上にゲートする。
【００３３】
図１２乃至図１４は、全て同じ電圧スケール及び時間スケールで示されており、読出し操作の間の信号を示す。ワードライン活動化信号１２０、ローカル・ビットスイッチ信号１２２、及びセンス増幅器セット信号１２４のタイミングが、図１２に示される。図１３は、真のビットライン１２６、基準ビットライン１２８、及び真のファンノード１３０のそれぞれの電圧を示す。また、読出されるメモリ・セルの電圧１３２が図１４に示される。
【００３４】
本発明は特定の好適な実施例に関して述べられてきたが、当業者であれば、多くの変更及び改良が本発明の範囲及び趣旨から逸れることなく可能であることが理解できよう。
【００３５】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３６】
（１）メモリ・アレイを有するメモリを含むタイプの集積回路であって、前記メモリ・アレイが、真のビットラインに結合されるメモリ・セルと、基準ビットラインとを含み、更に前記真のビットライン及び前記基準ビットラインに結合されるセンス増幅器を含み、前記センス増幅器が、前記真のビットラインと前記基準ビットラインとの間の小電圧差分を、前記メモリ・セルへの及び前記メモリ・セルからの転送のために、所定のハイ電圧及び所定のロー電圧に増幅するように適応化され、前記所定のハイ電圧と前記所定のロー電圧との差分が、前記小電圧差分よりも遙かに大きく、前記集積回路が、
書込み操作の間に、前記センス増幅器による増幅以前に、前記小電圧差分を有する選択された第１及び第２の書込み電圧を、それぞれ前記真のビットライン及び前記基準ビットラインに印加するように適応化される第１及び第２のビットスイッチを含み、
前記センス増幅器が前記小電圧差分を前記所定のハイ電圧及び前記所定のロー電圧に増幅し、異なる電圧を前記真のビットライン及び前記基準ビットラインの各々に印加し、データを前記メモリ・セルに書込む集積回路。
（２）読出し操作の間、前記センス増幅器による増幅以前に、前記第１及び第２のビットスイッチが、前記真のビットライン及び前記基準ビットラインを分離するように適応化される、前記（１）記載の集積回路。
（３）真のファンノード及び相補ファンノードを更に含み、前記真のファンノード及び前記相補ファンノードが、それぞれ前記第１のビットスイッチ及び前記第２のビットスイッチにより、前記真のビットライン及び前記基準ビットラインに選択的に結合されて、前記メモリ・セルから読出される、または前記メモリ・セルに書込まれるデータを記憶し、前記第１及び第２の書込み電圧が、それぞれ前記真のファンノード及び前記相補ファンノードを通じて、前記真のビットライン及び前記基準ビットラインに印加される、前記（２）記載の集積回路。
（４）書込み操作に先立ち、プリチャージ操作の間に、前記真のファンノード及び前記相補ファンノードを選択的にグラウンドに結合する１対のプリチャージ・スイッチを含む、前記（３）記載の集積回路。
（５）前記真のファンノード及び前記相補ファンノードに結合される書込み電圧回路を含み、前記書込み電圧回路が前記書込み操作の間に、固定の非ゼロ電圧を前記真のファンノード及び前記相補ファンノードの選択された方にゲートし、非選択ファンノードを接地するように適応化され、前記選択ファンノードが前記メモリ・セルに書込まれるデータの値にもとづき選択される、前記（３）記載の集積回路。
（６）前記書込み電圧回路がインターロック論理を含み、前記センス増幅器がセットされる間、前記インターロック論理が、前記固定の非ゼロ電圧が前記選択ファンノード上にゲートされるのを防止する、前記（５）記載の集積回路。
（７）前記真のファンノード及び前記相補ファンノードに接続される１対の相互結合素子を含み、前記相互結合素子が前記読出し操作の間にだけ応答して、前記真のファンノード及び前記相補ファンノードを、前記所定のハイ電圧及び前記所定のロー電圧の異なる電圧に保持する、前記（３）記載の集積回路。
（８）ビットスイッチ制御論理を含み、前記ビットスイッチ制御論理が読出し信号、ビットスイッチ・アドレス信号、センス増幅器セット信号、及び基準ワードライン信号に応答して、前記第１のビットスイッチ及び前記第２のビットスイッチを、前記書込み操作及び前記読出し操作の間に、それぞれ異なるタイミングで開閉する、前記（３）記載の集積回路。
（９）前記メモリ・セルが第１のメモリ・セルであり、前記センス増幅器が第１のセンス増幅器であり、前記真のビットラインが第１の真のビットラインであり、前記基準ビットラインが第１の基準ビットラインであり、前記メモリ・アレイが更に、第２のメモリ・セルと、前記第1及び第２のメモリ・セルに結合されるワードラインと、前記第２のメモリ・セルに結合される第２の真のビットラインと、第２の基準ビットラインと、前記第２の真のビットライン及び前記第２の基準ビットラインに結合される第２のセンス増幅器と、前記第２の真のビットライン及び前記第２の基準ビットラインにそれぞれ結合される第３及び第４のビットスイッチとを含み、書込み操作の間、前記第１のセンス増幅器による増幅以前に、前記第３及び第４のビットスイッチが、前記第２の真のビットライン及び前記第２の基準ビットラインを分離するのと同時に、前記第１及び第２のビットスイッチが前記第１及び第２の書込み電圧を、それぞれ前記第１の真のビットライン及び前記第１の基準ビットラインに印加し、それにより、前記第２のメモリ・セルに記憶される記憶データがリフレッシュされるのと同一の操作において、前記書込みデータが前記第１のメモリ・セルに書込まれる、前記（２）記載の集積回路。
（１０）真のファンノード及び相補ファンノードを含み、前記真のファンノード及び前記相補ファンノードが、それぞれ前記第１のビットスイッチ及び前記第２のビットスイッチにより、前記真のビットライン及び前記基準ビットラインに選択的に結合されて、前記メモリ・セルから読出される、または前記メモリ・セルに書込まれるデータを記憶し、前記第１及び第２書込み電圧が、それぞれ前記真のファンノード及び前記相補ファンノードを通じて、前記真のビットライン及び前記基準ビットラインに印加される、前記（９）記載の集積回路。
（１１）前記真のファンノード及び前記相補ファンノードを選択的にグラウンドに結合する、１対のプリチャージ・スイッチを含み、プリチャージ操作の間、前記真のファンノード及び前記相補ファンノードが接地される、前記（１０）記載の集積回路。
（１２）前記真のファンノード及び前記相補ファンノードに結合される書込み電圧回路を含み、前記書込み電圧回路が前記書込み操作の間に、固定の非ゼロ電圧を前記真のファンノード及び前記相補ファンノードの選択された方にゲートし、非選択ファンノードを接地するように適応化され、前記選択ファンノードが前記メモリ・セルに書込まれるデータの値にもとづき選択される、前記（１１）記載の集積回路。
（１３）前記書込み電圧回路がインターロック論理を含み、前記センス増幅器がセットされる間、前記インターロック論理が、前記固定の非ゼロ電圧が前記真のファンノード及び前記相補ファンノードの前記選択ファンノード上にゲートされるのを防止する、前記（１２）記載の集積回路。
（１４）前記真のファンノード及び前記相補ファンノードに接続される１対の相互結合素子を含み、前記相互結合素子が前記読出し操作の間にだけ応答して、前記真のファンノード及び前記相補ファンノードを、前記所定のハイ電圧及び前記所定のロー電圧の異なる電圧に保持する、前記（１３）記載の集積回路。
（１５）ビットスイッチ制御論理を含み、前記ビットスイッチ制御論理が読出し信号、ビットスイッチ・アドレス信号、センス増幅器セット信号、及び基準ワードライン信号に応答して、前記第１のビットスイッチ及び前記第２のビットスイッチを、前記書込み操作及び前記読出し操作の間に、それぞれ異なるタイミングで開閉する、前記（１０）記載の集積回路。
（１６）集積回路において、データをメモリ・アレイのメモリ・セルに書込む方法であって、前記メモリ・セルがワードラインと、該メモリ・セルに結合される真のビットラインとによりアクセスされるデータを記憶し、前記メモリ・セルが前記真のビットラインによりセンス増幅器に結合され、前記センス増幅器が前記真のビットラインと基準ビットラインとの間の小電圧信号をフルスイング信号に差異化するように適応化され、前記フルスイング信号が、前記真のビットライン及び前記基準ビットラインの一方上の所定のハイ電圧、及び前記真のビットライン及び前記基準ビットラインの他方上の所定のロー電圧であり、前記小電圧信号が前記フルスイング信号よりも遙かに小さな信号を有し、前記方法が、
前記小電圧信号が前記真のビットライン及び前記基準ビットライン上に現れるように、前記ワードラインを活動化するステップと、
前記小電圧信号を差異化するために、前記センス増幅器をセットする以前に、書込み入力に応答して、前記真のビットライン及び前記基準ビットライン上に、非ゼロの小電圧書込み信号を注入するステップと、
その後、前記センス増幅器をセットし、前記小電圧書込み信号の極性に従う値を有するデータを前記メモリ・セルに書込むステップと
を含む方法。
（１７）前記ワードラインを活動化後、読出し入力に応答して、前記真のビットライン及び前記基準ビットラインを分離し、その後、前記センス増幅器をセットし、前記センス増幅器がセットされた後に、記憶データが前記真のビットライン及び前記基準ビットラインから読出される、前記（１６）記載の方法。
（１８）前記真のビットライン及び前記基準ビットラインを、それぞれ第１及び第２のビットスイッチにより、真のファンノード及び相補ファンノードに結合するステップを含み、前記小電圧書込み信号が、前記真のファンノード及び前記相補ファンノードから、それぞれ前記第１及び第２のビットスイッチを通じて、前記真のビットライン及び前記基準ビットラインに印加される、前記（１７）記載の方法。
（１９）前記データが書込まれるとき、前記ワードラインを活動化する前に、前記真のファンノード及び前記相補ファンノードをグラウンドにプリチャージするステップを含む、前記（１８）記載の方法。
（２０）前記センス増幅器をセット後、前記小電圧書込み信号が前記真のファンノード及び前記基準ファンノード上に注入されるのを防止するステップを含む、前記（１９）記載の方法。
（２１）前記真のファンノード及び前記相補ファンノードを、前記所定のハイ電圧及び前記所定のロー電圧の異なる電圧に保持するステップを含む、前記（２０）記載の方法。
（２２）前記メモリ・アレイが第２のメモリ・セルを含み、前記第２のメモリ・セルが前記ワードラインと、前記第２のメモリ・セルに結合される第２の真のビットラインとによりアクセスされるデータを記憶し、前記第２のメモリ・セルが、前記第２の真のビットラインにより第２のセンス増幅器に結合され、前記第２のセンス増幅器が、前記第２の真のビットラインと第２の基準ビットラインとの間の小電圧信号をフルスイング信号に差異化するように適応化され、前記フルスイング信号が、前記第２の真のビットライン及び前記第２の基準ビットラインの一方上の所定のハイ電圧、及び前記第２の真のビットライン及び前記第２の基準ビットラインの他方上の所定のロー電圧であり、前記小電圧信号が前記フルスイング信号よりも遙かに小さな信号を有し、前記方法が、
前記ワードラインを活動化後、前記第２の真のビットライン及び前記第２の基準ビットラインを分離し、その後、前記第２のセンス増幅器を前記第１のセンス増幅器と同時にセットし、前記データが前記第１のメモリ・セルに書込まれる間に、前記第２のメモリ・セルに記憶される記憶データをリフレッシュするステップを含む、前記（１６）記載の方法。
【図面の簡単な説明】
【図１】読出し操作を示すタイミング図である。
【図２】リード・モディファイ・ライト操作を示すタイミング図である。
【図３】本発明の実施例に従う、メモリ・アレイに関連付けられるセンシング回路のブロック図である。
【図４】本発明の実施例に従う、真のファンノードＦＴ及び相補ファンノードＦＣを含むローカル・バッファの回路図である。
【図５】本発明の実施例に従い、小電圧源ＶＷＲＩＴＥを生成及び保持するために使用される典型的な回路を示す図である。
【図６】本発明の実施例に従い、グローバル・ビットスイッチ・オン／オフ信号を生成する典型的な回路を示す図である。
【図７】本発明の実施例に従い、グローバル・ビットスイッチ信号をローカル・ビットスイッチ信号に転送する論理回路を示す図である。
【図８】本発明の書込み操作における、ワードライン活動化信号、ローカル・ビットスイッチ信号、及びセンス増幅器セット信号のタイミングを示す図である。
【図９】本発明の書込み操作における、真のビットライン、基準ビットライン、及び真のファンノードの電圧を示す図である。
【図１０】本発明の書込み操作における、ＶＷＲＩＴＥ電圧を示す図である。
【図１１】本発明の書込み操作において、書込まれるメモリ・セルの電圧を示す図である。
【図１２】本発明の読出し操作における、ワードライン活動化信号、ローカル・ビットスイッチ信号、及びセンス増幅器セット信号のタイミングを示す図である。
【図１３】本発明の読出し操作における、真のビットライン、基準ビットライン、及び真のファンノードの電圧を示す図である。
【図１４】本発明の読出し操作において、読出されるメモリ・セルの電圧を示す図である。
【符号の説明】
１０、１００、１２０ ワードライン電圧
１１、２１ 差分信号
１２、２２ ビットライン電圧
１４、２０ 基準ビットライン電圧
１６、１０４、１２４ センス増幅器セット信号
１８、２４、１１４、１３２ メモリ・セル電圧
１０２、１２２ ローカル・ビットスイッチ信号
１０６、１２６ 真ビットライン電圧
１０８、１２８ 基準ビットライン電圧
１１０、１３０ 真ファンノード電圧
１１２ ＶＷＲＩＴＥ電圧
【発明の属する技術分野】
本発明は集積回路メモリに関し、特に、記憶内容がビットライン上に存在する小電圧信号からセンスされる集積回路メモリ、特にダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）に関する。
【０００２】
【従来の技術】
既存のＤＲＡＭは一般に、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）または読出し専用メモリ（ＲＯＭ）に比較して、アクセスが遅い。従来、ＤＲＡＭは、大容量のデータを記憶するが、磁気ディスク媒体または比較ディスク媒体よりも高速なアクセスを有し、比較的安価で低消費電力のスタンドアロンの独立集積回路チップとして生産された。それに対して、ＳＲＡＭ及びＲＯＭは通常、ＤＲＡＭよりも高速なアクセスを有するが、しばしばコストが高く、消費電力も大きい。なぜなら、これらのメモリタイプは１記憶データ・ビット当たり、より多くの素子数を要求するために、コスト及び密度を押し上げるからである。
【０００３】
最近、ＤＲＡＭを、論理回路若しくはリニア回路、または他の回路タイプを含む集積回路、例えば"システム・オン・チップ"の幾つかの素子の１つとして使用することに注目が集まっている。こうしたＤＲＡＭ素子は、埋め込みＤＲＡＭまたは"ＥＤＲＡＭ"と呼ばれる。埋め込みＤＲＡＭを使用する目的には、高速アクセスを有するが、ＳＲＡＭよりも低コスト及び低消費電力を有する、潜在的に大容量の容易に再書込み可能な記憶を獲得することが含まれる。既存のＤＲＡＭの１つの問題は、メモリ・セルからデータを読出したり、リフレッシュすることに比べて、そのメモリ・セルに新たなデータを書込むのに時間がかかることである。この問題は、図１及び図２を参照することにより理解できる。図１は、従来のＤＲＡＭメモリ・セルが読出されているときのアクティブ信号を示す。読出し操作は、ワードライン電圧１０が静止値（この場合約−０．４Ｖ）から、メモリ・セルのアクセス・トランジスタが導通するための活動値に立ち上がることで開始する。次に、メモリ・セル内のキャパシタにより蓄積される電荷が、ビットライン上のトランジスタを通じて、センス増幅器に流れ始める。センス増幅器では、小電圧差分信号１１が、ビットラインＢＴ上の電圧１２と、基準ビットラインＢＣ上の電圧１４との間で発生する。尚、基準ビットラインＢＣは、読出されるメモリ・セルには結合されていない。センス増幅器は、小スイング、例えばビットラインＢＴと基準ビットラインＢＣとの間のアナログ信号を、メモリ・セルに記憶するために、或いはメモリ・セルからデータを転送するために、フルスイング論理レベル信号に変換する。小電圧差分信号１１が出現した後、センス増幅器がセットされ、すなわち、信号ＳＥＴＰ１６を通じてトリガされ、小電圧差分信号１１をフルスイング論理レベルに増幅する。この結果、ビットラン電圧１２及び基準ビットライン電圧１４が、それらの初期小電圧差分から、それぞれの所定の高論理レベル及び低論理レベルに、この場合、それぞれ約１．２Ｖ及び０．０Ｖに分けられる。メモリ・セルに蓄積される電圧が、図１に曲線１８により示されている。
【０００４】
それに対して、従来のＤＲＡＭでの書込み操作は、読出し操作よりも長い時間を要する。図２を参照すると、現在ロー論理レベルすなわち"０"を記憶するメモリ・セルに、ハイ論理レベルすなわち"１"を書込む操作は、"リード０モディファイ・ライト１"として知られる。この書込み操作は、"０"を含むメモリ・セルを読出し、次にメモリ・セルに反対の値"１"を記憶させることにより開始する。この初期読出しステップは、隣接ビットライン上のメモリ・セルの記憶内容が破壊されるのを防ぐために必要となる。１メモリ・セルが"０"状態から"１"を再書込みされる間、同一のワードラインによりアクセスされる他のビットライン上のメモリ・セルが読出され、それらが既に記憶する同一データにより、ライトバックすなわち書戻しされる。
【０００５】
図２に示されるように、リード・モディファイ・ライト操作は読出し操作と同様に、ワードライン電圧１０が静止値から活動値に立ち上がることにより開始する。次に、メモリ・セル内のキャパシタにより蓄積される電荷が、ビットライン上のトランジスタを通じて、センス増幅器に流れ始める。センス増幅器では、小電圧差分信号２１が、ビットラインＢＴ上の電圧２２と、基準ビットラインＢＣ上の電圧２０との間で発生する。尚、基準ビットラインＢＣは、書込まれるメモリ・セルには結合されていない。小電圧差分信号２１が現れた後、信号ＳＥＴＰ１６がセンス増幅器をセットし、その結果、小電圧差分信号２１が、それぞれ基準ビットラインＢＣ及びビットラインＢＴ上で、所定のハイ論理レベル及びロー論理レベルに増幅され、これらが、メモリ・セルに記憶されるオリジナル"０"値データを反映する。
【０００６】
図２に示される従来のＤＲＡＭ操作では、ビットラインＢＴ及び基準ビットラインＢＣ上のそれぞれの電圧２２、２０が、センス増幅器がセットされた後にだけ、新たなレベルに強制される。センス増幅器がセットされた後、電圧２０及び２２はほぼ完全に、それぞれハイ論理レベル及びロー論理レベルに向けて推移する。次に、ビットライン電圧及び基準ビットライン電圧は、書込み操作により要求されるように進路を反転させ、反対のレベルに達する。書込み前の初期読出しに要する時間は、読出し操作において、メモリ・セル内の電圧２４が立ち上がるのに長い時間をとらせる。図１に示される読出し操作に比較して、リード・モディファイ・ライト操作では、メモリ・セル電圧が最終値の９０％に達するのに、約３０％長い時間を要する。これは図１のｔ０−ｔ１を、図２のｔ０'−ｔ１'と比較することにより明らかである。
【０００７】
従来、リード・モディファイ・ライト操作を実行するためのより長い時間は、受け入れ可能とみなされてきた。これはビットライン信号レベルを新たなレベルに余りに直ちに変化させると、書込まれるビットラインと隣接ビットラインとの間のライン間ノイズ結合により、他のメモリ・セル内のデータを潜在的に破壊し得るからである。従来、隣接ビットラインによりアクセスされるメモリ・セル内のデータを破壊するリスク無しに、メモリ・セルに新たな値を即時書込む方法が存在しなかった。
【０００８】
【発明が解決しようとする課題】
従って、本発明の目的は、メモリ・セルへの書込み操作を読出し操作程度の短い時間で実行することである。
【０００９】
本発明の別の目的は、隣接ビットラインによりアクセスされるメモリ・セル内のデータを破壊するリスク無しに、メモリ・セルへの書込み操作を迅速に実行することである。
【００１０】
更に本発明の別の目的は、小電圧信号をビットライン及び基準ビットラインに注入し、センス増幅器をセットすることにより、信号を所定のハイ論理レベル及びロー論理レベルに増幅し、メモリ・セルに記憶するように、書込み操作を実行することである。
【００１１】
【課題を解決するための手段】
従って、本発明の１態様では、データをローカル・ビットスイッチによりメモリ・セルに書込むように適応化される、メモリを含む集積回路が提供される。このローカル・ビットスイッチは、センス増幅器がセットされる前に、小電圧差分を有する第１及び第２の書込み電圧を、真のビットライン及び基準ビットラインに印加する。センス増幅器は、小電圧差分を所定のハイ電圧及び所定のロー電圧に増幅するように適応化され、真のビットラインが所定のハイ電圧及び所定のロー電圧の一方を有し、これが次にメモリ・セルに書込まれる。
【００１２】
本発明のより好適な態様では、書込まれるメモリ・セル及び他のメモリ・セルが、ワードラインによりアクセスされる。現在書込まれていないこうした他のメモリ・セル上のローカル・ビットスイッチは、それらのビットラインに結合されるセンス増幅器の設定以前に、それらのメモリ・セルに結合される真のビットライン及び基準ビットラインを分離するように適応化され、それにより、書込まれていないこうしたメモリ・セルの記憶内容が、選択メモリ・セルが書込まれるときに、リフレッシュされる。
【００１３】
【発明の実施の形態】
本発明は、センス増幅器をセットする前に、小電圧差分書込み信号を真のビットライン及び基準ビットライン、すなわち相補ビットラインに同時に印加し、続いて、真のビットライン及び基準ビットライン上の小電圧差分をフルスイング信号に増幅するように、センス増幅器をセットすることにより、データをメモリ・セルに書込むシステム及び方法を提供する。尚、フルスイング電圧は、真のビットライン及び基準ビットラインの一方上の所定のハイ電圧、及び他方のライン上の所定のロー電圧を指し示す。次に、メモリ・セルに、真ビットライン上に存在するハイ電圧またはロー電圧が書込まれる。
【００１４】
それに対して、メモリ・セルの読出しは、次のように実行される。すなわち、ワードラインを活動化し、メモリ・セル内に記憶される電荷から、小電圧差分信号を真のビットライン及び基準ビットライン上に生成し、次に小電圧差分信号をフルスイング信号に増幅するように、センス増幅器がセットされる。尚、前述のように、フルスイング電圧は、真のビットライン及び基準ビットラインの一方上の所定のハイ電圧、及び他方のライン上の所定のロー電圧を指し示す。
【００１５】
後述の実施例では、ビットスイッチを用いて、小電圧差分書込み信号が真のビットライン及び基準ビットラインに印加される。尚、書込み操作では、ビットスイッチは読出し操作の場合と異なるタイミングで制御される。図３は、メモリ・アレイに関連付けられるセンシング回路のブロック図である。図３を参照すると、各グループ５０内のローカル・ビットスイッチ（好適にはＮＦＥＴとして実現される）が、センス増幅器５０とローカル・バッファ６０との間の、真のビットライン及び基準ビットライン上の信号フローを制御する。各ローカル・バッファ６０は、１つの真のファンノード及び１つの相補ファンノードを有し、これらは８対のローカル・ビットスイッチにより、８つのセンス増幅器のグループ５０内の８つの真のビットラインの１つ、及び８つの基準ビットラインの１つにそれぞれ結合される。８対のローカル・ビットスイッチの各グループ内において、１対が信号ＬＢＸＰ＜０：７＞により同時にオンされ、真のビットラインとファンノードとの間、及び基準ビットラインと相補ファンノードとの間で、信号を伝搬する。
【００１６】
本発明によれば、書込み操作において、センス増幅器をセットする前に、所望の極性を有する小電圧差分信号が、真のファンノード及び相補ファンノードに印加され、ローカル・ビットスイッチ対がオンされる。この結果、小電圧差分信号が真のビットライン及び基準ビットラインに印加される。次にセンス増幅器がセットされ、小電圧差分信号を所定のハイ電圧論理レベル及びロー電圧論理レベルに増幅し、これらの異なるレベルが、真のビットライン及び基準ビットラインの各々に印加される。真ビットライン上に存在するハイ論理レベルまたはロー論理レベルが、データをメモリ・セルに記憶し、次にローカル・ビットスイッチが再度オフされる。
【００１７】
図４は、真のファンノードＦＴ及び相補ファンノードＦＣを含むローカル・バッファ６０の回路図である。ローカル・バッファ６０は、小電圧差分書込み信号を真のファンノード及び相補ファンノードそれぞれＦＴ及びＦＣに印加する。"０"か"１"かにより決定される信号の極性が、メモリ・セルに書込まれる。ローカル・ビットスイッチ対が、読出し操作及び書込み操作において、異なるタイミングでオン及びオフされるように、以下で詳述する図６の論理回路が、ビットスイッチ・タイミングを制御する。
【００１８】
ローカル・バッファ６０は、端子ＰＤＯＴにおいて読出しデータ出力を、また端子ＰＤＩＴにおいて、書込みデータ入力を提供する。グローバル読出し信号ＬＢＲＥＡＤＰ及び関連回路が、ＰＤＯＴを通じて、信号出力を管理する。グローバル書込み信号ＬＢＷＲＩＴＥＰは、書込み操作の間だけアクティブとなり、小電圧差分書込み信号を真のファンノードＦＴ及び相補ファンノードＦＣに印加する。信号ＰＤＩＴ及びＬＢＷＲＩＴＥＰは、真のファンノードＦＴ及び相補ファンノードＦＣの一方に、小電圧ＶＷＲＩＴＥを印加する論理回路への入力であり、これはＰＤＩＴのバイナリ論理により制御される。一方、真のファンノードＦＴ及び相補ファンノードＦＣの他方は、グラウンドに放電される。ＶＷＲＩＴＥは、真のビットライン及び基準ビットラインから読出されるデータを出力するために、フルスイング論理レベルとして使用されるハイ電圧及びロー電圧に関連する小電圧信号である。ＶＷＲＩＴＥ電圧はグラウンドを基準とし、メモリ・セルからグループ５０内のセンス増幅器に入力される真のビットラインと基準ビットラインとの間の小電圧差分信号に比較的近く、センス増幅器はこの差分信号を読出しのためにフルスイング論理レベルに増幅する。フルスイング論理レベルとして、０．０Ｖ及び１．２Ｖが真のビットライン及び基準ビットライン上で使用される典型的なシステムでは、約２５０ｍＶのＶＷＲＩＴＥ電圧を真のビットライン及び基準ビットラインの一方に印加し、他方をグラウンドに接続することにより、小電圧差分信号が真のビットライン及び基準ビットラインに印加される。
【００１９】
図５は、小電圧源ＶＷＲＩＴＥを生成及び維持するために使用される典型的な回路を示す。この回路は、２つの分圧器７０及び７２を含む。分圧器７０は低インピーダンス分圧器であり、インバータ及び関連スイッチング論理を通じて入力されるＲＥＡＤ信号により制御され、書込み操作の間にだけ作用する。低インピーダンス分圧器７０は、書込み操作の間に電流を供給する。分圧器７２は高インピーダンスを有し、書込み操作以外において、ＶＷＲＩＴＥ電圧レベルを維持するために使用される。キャパシタ７４は更に、電圧レベルを維持し、必要に応じて電流を供給する支援をする。
【００２０】
図４を再度参照すると、ローカル・バッファ６０は、上部アレイ及び下部アレイのために、グローバル・センス増幅器セット信号、それぞれＵＰＳＥＴＰ及びＬＰＳＥＴＰを受信し、これらはローカル・セット・センス増幅器信号ＵＳＥＴＰ及びＬＳＥＴＰとして、それぞれ再生成される。これらのローカル・セット・センス増幅器信号は、グローバル等価信号ＵＰＳＥＴＥＱＰ及びＬＥＳＥＴＥＱＰにより、それぞれリセットされる。図４から明らかなように、ローカル・セット・センス増幅器信号ＵＳＥＴＰまたはＬＳＥＴＰの活動化は、トランジスタ６２をオフさせ、従って、真のファンノードＦＴまたはその相補ファンノードＦＣへのＶＷＲＩＴＥ電圧の印加を阻止する。
【００２１】
書込みプリチャージ素子６４は、読出しプリチャージ素子６６とは別々に設けられ、制御される。書込み操作では、ファンノードＦＴ及びＦＣが、書込みプリチャージ信号ＷＲＰＲＥＣのタイミングに従い、素子６４によりプリチャージされる、すなわち、グラウンドに放電される。他方、読出し操作では、ファンノードＦＴ及びＦＣが、読出しプリチャージ信号ＬＢＲＥＳＴＮのタイミングに従い、読出しプリチャージ素子６６により、所定のハイ電圧論理レベルにプリチャージされる。ＰＦＥＴ素子６８はファンノードＦＴ及びＦＣ間に相互結合され、ＳＲＥＡＤＰ信号により読出し操作の間にだけ活動化される。読出し操作の間、相互結合素子６８が、真のファンノードＦＴ及び相補ファンノードＦＣ上の、所定のハイ論理レベル及びロー論理レベルの各々を再生成及び維持することを支援する。相互結合素子６８は書込み操作の間にはディセーブルされる。なぜなら、ローカル・グループ５０の基本センス増幅器内でのみ、信号の差異化が実行されることが望ましいからである。
【００２２】
グローバル・ビットスイッチ・オン／オフ信号を生成する典型的な回路が、図６に示される。この回路は、読出し操作及び書込み操作のために、グローバル・ビットスイッチ信号の活動化のタイミングをそれぞれに制御する。再度図３を参照すると、グローバル・ビットスイッチ・オン／オフ信号ＢＸＰ＜０：７＞は、図７に示される論理回路により生成されるローカル・ビットスイッチ信号ＬＢＸＰ＜０：７＞として、ローカル・ビットスイッチに転送される。前述のように、読出し操作では、センス増幅器がセットされるとき、ローカル・ビットスイッチ対がオンされ、ワードラインが非活動化されるとき、オフされる。それに対して、書込み操作では、ワードラインが活動化されるときに、ローカル・ビットスイッチ対がより早くオンされ、ワードラインが非活動化されるよりずっと前に、センス増幅器がセットされるときに、再度オフされる。
【００２３】
図６を参照すると、８個のグローバル・ビットスイッチＢＸＰ０乃至ＢＸＰ７の１つが、デコード・ゲートＡへのバイナリ入力により選択される。尚、デコード・ゲートＡは、適正な入力組み合わせを受信すると、ハイに遷移する。書込み操作の間、ワードラインが活動化されるとき、選択グローバル・ビットスイッチがハイに遷移し、センス増幅器がセットされるとき、再度ローに遷移する。書込み操作を通じて、ＲＥＡＤ信号はローのまま維持され、それによりゲートＤ出力はハイ状態のままである。ワードラインが活動化されてから（"ダミー・ワードライン（ＷＬ）デコード"入力のハイへの遷移により表される）、センス増幅器がセットされるまで、ゲートＢへの両方の入力はハイであり、従ってゲートＢ出力がローとなり、それによりゲートＣ出力がローとなる。その結果、ゲートＥの出力がハイとなり、最終的にＢＸＰがハイとなる。このとき、グローバル・ビットスイッチがオンする。センス増幅器セット信号が受信されると、Ｂゲート出力がハイになり、それによりゲートＣ出力がハイになり、ゲートＥ出力及びＢＸＰ出力が再度ローになる。
【００２４】
読出し操作の間、センス増幅器がセットされるとき、選択グローバル・ビットスイッチがハイに遷移し、センス増幅器がリセットされるとき、再度ローになる。この操作では、ＲＥＡＤ信号がハイである。ワードラインが活動化されてから（"ダミー・ワードライン（ＷＬ）デコード"入力により表される）、センス増幅器がセットされるまで、ゲートＢへの両方の入力はハイであり、従ってゲートＢ出力がローとなる。ゲートＣ出力は、ＲＥＡＤ信号がハイであるのでハイとなり、ゲートＤ出力は、センス増幅器セット信号がまだローであるので、ハイとなる。従って、ゲートＥ出力はローとなり、その結果ＢＸＰがローとなる。センス増幅器セット信号が受信されると、ゲートＢがハイに遷移するが、ゲートＣはハイに留まる。なぜなら、ＲＥＡＤがハイであるからである。一方、ゲートＤは、センス増幅器セット信号がハイであるので、ローに遷移する。従って、ゲートＥ出力がハイに遷移し、グローバル・ビットスイッチ信号ＢＸＰがハイに駆動される。センス増幅器セット信号がローに落ちるとき、ＢＸＰは再度ローに落ち、ゲートＤをハイに、またゲートＥをローに駆動する。
【００２５】
図７は、特定のブロックすなわちセンス増幅器グループ５０が、ブロック書込み信号ＢＷにより選択されているか否かに従い、グローバル・ビットスイッチ信号をローカル・ビットスイッチ信号に転送する論理回路を示す。図３に示されるように、ブロック書込み信号ＢＷ０乃至ＢＷ２５５が、それぞれのグループに提供される。例えば、グループ５０内で"１"と番号付けされる真のビットライン及び基準ビットライン対に対応するローカル・ビットスイッチ対は、ブロック書込み信号ＢＷ及びグローバル・ビットスイッチ信号ＢＸＰ１の両方がイネーブルされるとき、ローカル・ビットスイッチ信号ＬＢＸＰ１によりオンされる。読出し操作の間、全てのブロック書込み信号ＢＷはイネーブルされたままである。
【００２６】
本発明によれば、書込みが行われるビットラインに隣接するビットラインによりアクセスされるメモリ・セルに記憶されるデータを破壊することなく、書込み操作が読出し操作とほぼ同じ時間で実行される。図４を参照すると、書込み操作は次の初期条件、すなわち、ＬＳＥＴＰ、ＵＳＥＴＰ、ＳＲＥＡＤＰ、ＬＢＲＥＥＡＤＰの全てがローで、ＬＢＲＥＳＴＮがハイで開始する。書込みに備え、信号ＷＲＰＲＥＣが素子６４に作用し、真のファンノードＦＴ及び相補ファンノードＦＣをグラウンドに放電させる。続いて、プリチャージ、書込み入力ＰＤＩＴ、及び書込み制御信号ＬＢＷＲＩＴＥＰが、ローカル・バッファ６０に提供される。ＰＤＩＴがハイかローかに応じて、ＶＷＲＩＴＥが低インピーダンス分圧器７０（図５）から、真のファンノードＦＴ及び相補ファンノードＦＣの一方に印加され、他方のファンノードはグラウンドに保持される。例えば、ＰＤＩＴがハイの場合、真のファンノードＦＴがＶＷＲＩＴＥ電圧に充電され、相補ファンノードＦＣはグラウンドに保持される。逆に、ＰＤＩＴがローの場合、相補ファンノードＦＣがＶＷＲＩＴＥ電圧に充電され、真のファンノードＦＴはグラウンドに保持される。
【００２７】
やがて、グローバル・ビットスイッチ信号が図６の回路により準備される。デコードがゲートＡにおいて発生する。ワードラインが活動化されるとき、ゲートＢにおいてダミー・ワードライン・デコード信号が受信され、ＢＸＰ＜０：７＞の８つの信号の内の１つのＢＸＰがイネーブルされる。図７に示されるように、グループ５０のためのブロック書込みＢＷがイネーブルされる度に、そのＢＸＰ、例えばＢＸＰ１がローカル・ビットスイッチ信号ＬＢＸＰ１として、ローカル・ビットスイッチ対に転送される。ＬＢＸＰ１が、"１"と番号付けされる真のビットライン及び基準ビットラインのローカル・ビットスイッチをオンし、真のビットライン及び基準ビットラインが、それぞれ真のファンノードＦＴ及び相補ファンノードＦＣに接続される。
【００２８】
メモリ・アレイ内で活動化されるワードラインが、そのワードラインに接続されるメモリ・セルから、真のビットライン上に電荷が移動することを可能にする。少なくとも１つの真のビットラインがその導通により、書込みのために、真のファンノードＦＴをメモリ・セルに接続する。導通した真のビットライン及び基準ビットライン上の電圧は、それぞれのファンノードに存在する電圧に近づく。従って、グラウンドを基準とする略ＶＷＲＩＴＥの小電圧差分書込み信号が、真のビットライン及び基準ビットライン間に印加される。次に、セット信号がグループ５０のセンス増幅器をセットし、これが小電圧差分書込み信号をフルスイング論理レベルに増幅し、真のビットライン及び基準ビットライン上に、それぞれ所定のハイ電圧（例えば１．２Ｖ）及び所定のロー電圧（例えば０．０Ｖ）が印加される。セット信号はまた、グローバル・ビットスイッチ信号をディセーブルすることにより、ローカル・ビットスイッチ（図６）をオフし、それによりグループ５０の基本センス増幅器をファンノードＦＴ及びＦＣから分離し、小電圧差分信号がフルスイング論理レベルに増幅されることを可能にする。
【００２９】
ワードラインが活動化されている間、メモリ・セルの電圧は、現在真のビットライン上に存在する所定のハイ電圧論理レベルまたはロー電圧論理レベルに近いレベルまで、立ち上がるかまたは立ち下がる。その後、ワードラインが非活動化され、それにより書込み操作が終了する。
【００３０】
図８乃至図１１は、全て同じ電圧スケール及び時間スケールで示されており、書込み操作の間の信号を示す。ワードライン活動化信号１００、ローカル・ビットスイッチ信号１０２、及びセンス増幅器セット信号１０４のタイミングが、図８に示される。図９は、真のビットライン１０６、基準ビットライン１０８、及び真のファンノード１１０のそれぞれの電圧を示す。ＶＷＲＩＴＥ電圧１１２が図１０に示され、書込まれるメモリ・セルの電圧１１４が図１１に示される。
【００３１】
図３乃至図７を参照して、グループ５０内で"１"と番号付けされるメモリ・セルに対する読出し操作は、次の初期状態の信号で開始する。すなわち、ＢＷがハイ、ＢＸＰ１及びＬＢＸＰ１を含む全てのＢＸＰ及びＬＢＸＰがロー、ＬＢＷＲＩＴＥＰがロー、ＷＲＰＲＥＣがロー、ＬＢＲＥＳＴＮがハイ、ＬＢＲＥＡＤＰがロー、及びＳＲＥＡＤＰがローである。読出し操作は、ＬＢＲＥＳＴＮ信号がローに遷移して、読出しプリチャージ素子６６をオンし、それによりファンノードＦＴ及びＦＣをＶddにプリチャージすることにより開始される。ＲＥＡＤ信号はＶＷＲＩＴＥのために、低インピーダンス分圧器７０をディセーブルする。プリチャージの後、ＬＢＲＥＳＴＮが再度ハイに遷移する。
【００３２】
ワードラインが活動化され、グループ５０内の基本センス増幅器において、小電圧差分信号が真のビットライン及び基準ビットライン間で発生する。ローカル・ビットスイッチはローのままである。なぜなら、グローバル・ビットスイッチ信号発生器（図６）の出力が、ＲＥＡＤ信号及びディセーブルされたセンス増幅器セット信号により、ディセーブルされたままであるからである。次に、センス増幅器セット信号がイネーブルされ、活動化されるワードラインに接続される各グループ５０内の全てのビットラン上において、真のビットライン及び基準ビットライン間の小電圧信号が所定のハイ電圧及びロー電圧に増幅される。グループ内のローカル・ビットスイッチ対、例えばＬＢＸＰ２が、グローバル・ビットスイッチＢＸＰ２のイネーブルと共に、このときオンし、真のビットライン及び基準ビットライン上の増幅された論理レベルが、真のファンノードＦＴ及び相補ファンノードＦＣに転送されることを可能にする。ローカル・バッファ６０の信号ＳＲＥＡＤＰにより、相互結合素子６８がファンノードＦＴ及びＦＣ上で、所定のハイ電圧論理レベル及びロー電圧論理レベルを再生成し、それらを維持する。最後に、適当なタイミングで、ＬＢＲＥＡＤＰがメモリ・セルから読出されたデータを、出力バスＰＤＯＴ上にゲートする。
【００３３】
図１２乃至図１４は、全て同じ電圧スケール及び時間スケールで示されており、読出し操作の間の信号を示す。ワードライン活動化信号１２０、ローカル・ビットスイッチ信号１２２、及びセンス増幅器セット信号１２４のタイミングが、図１２に示される。図１３は、真のビットライン１２６、基準ビットライン１２８、及び真のファンノード１３０のそれぞれの電圧を示す。また、読出されるメモリ・セルの電圧１３２が図１４に示される。
【００３４】
本発明は特定の好適な実施例に関して述べられてきたが、当業者であれば、多くの変更及び改良が本発明の範囲及び趣旨から逸れることなく可能であることが理解できよう。
【００３５】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３６】
（１）メモリ・アレイを有するメモリを含むタイプの集積回路であって、前記メモリ・アレイが、真のビットラインに結合されるメモリ・セルと、基準ビットラインとを含み、更に前記真のビットライン及び前記基準ビットラインに結合されるセンス増幅器を含み、前記センス増幅器が、前記真のビットラインと前記基準ビットラインとの間の小電圧差分を、前記メモリ・セルへの及び前記メモリ・セルからの転送のために、所定のハイ電圧及び所定のロー電圧に増幅するように適応化され、前記所定のハイ電圧と前記所定のロー電圧との差分が、前記小電圧差分よりも遙かに大きく、前記集積回路が、
書込み操作の間に、前記センス増幅器による増幅以前に、前記小電圧差分を有する選択された第１及び第２の書込み電圧を、それぞれ前記真のビットライン及び前記基準ビットラインに印加するように適応化される第１及び第２のビットスイッチを含み、
前記センス増幅器が前記小電圧差分を前記所定のハイ電圧及び前記所定のロー電圧に増幅し、異なる電圧を前記真のビットライン及び前記基準ビットラインの各々に印加し、データを前記メモリ・セルに書込む集積回路。
（２）読出し操作の間、前記センス増幅器による増幅以前に、前記第１及び第２のビットスイッチが、前記真のビットライン及び前記基準ビットラインを分離するように適応化される、前記（１）記載の集積回路。
（３）真のファンノード及び相補ファンノードを更に含み、前記真のファンノード及び前記相補ファンノードが、それぞれ前記第１のビットスイッチ及び前記第２のビットスイッチにより、前記真のビットライン及び前記基準ビットラインに選択的に結合されて、前記メモリ・セルから読出される、または前記メモリ・セルに書込まれるデータを記憶し、前記第１及び第２の書込み電圧が、それぞれ前記真のファンノード及び前記相補ファンノードを通じて、前記真のビットライン及び前記基準ビットラインに印加される、前記（２）記載の集積回路。
（４）書込み操作に先立ち、プリチャージ操作の間に、前記真のファンノード及び前記相補ファンノードを選択的にグラウンドに結合する１対のプリチャージ・スイッチを含む、前記（３）記載の集積回路。
（５）前記真のファンノード及び前記相補ファンノードに結合される書込み電圧回路を含み、前記書込み電圧回路が前記書込み操作の間に、固定の非ゼロ電圧を前記真のファンノード及び前記相補ファンノードの選択された方にゲートし、非選択ファンノードを接地するように適応化され、前記選択ファンノードが前記メモリ・セルに書込まれるデータの値にもとづき選択される、前記（３）記載の集積回路。
（６）前記書込み電圧回路がインターロック論理を含み、前記センス増幅器がセットされる間、前記インターロック論理が、前記固定の非ゼロ電圧が前記選択ファンノード上にゲートされるのを防止する、前記（５）記載の集積回路。
（７）前記真のファンノード及び前記相補ファンノードに接続される１対の相互結合素子を含み、前記相互結合素子が前記読出し操作の間にだけ応答して、前記真のファンノード及び前記相補ファンノードを、前記所定のハイ電圧及び前記所定のロー電圧の異なる電圧に保持する、前記（３）記載の集積回路。
（８）ビットスイッチ制御論理を含み、前記ビットスイッチ制御論理が読出し信号、ビットスイッチ・アドレス信号、センス増幅器セット信号、及び基準ワードライン信号に応答して、前記第１のビットスイッチ及び前記第２のビットスイッチを、前記書込み操作及び前記読出し操作の間に、それぞれ異なるタイミングで開閉する、前記（３）記載の集積回路。
（９）前記メモリ・セルが第１のメモリ・セルであり、前記センス増幅器が第１のセンス増幅器であり、前記真のビットラインが第１の真のビットラインであり、前記基準ビットラインが第１の基準ビットラインであり、前記メモリ・アレイが更に、第２のメモリ・セルと、前記第1及び第２のメモリ・セルに結合されるワードラインと、前記第２のメモリ・セルに結合される第２の真のビットラインと、第２の基準ビットラインと、前記第２の真のビットライン及び前記第２の基準ビットラインに結合される第２のセンス増幅器と、前記第２の真のビットライン及び前記第２の基準ビットラインにそれぞれ結合される第３及び第４のビットスイッチとを含み、書込み操作の間、前記第１のセンス増幅器による増幅以前に、前記第３及び第４のビットスイッチが、前記第２の真のビットライン及び前記第２の基準ビットラインを分離するのと同時に、前記第１及び第２のビットスイッチが前記第１及び第２の書込み電圧を、それぞれ前記第１の真のビットライン及び前記第１の基準ビットラインに印加し、それにより、前記第２のメモリ・セルに記憶される記憶データがリフレッシュされるのと同一の操作において、前記書込みデータが前記第１のメモリ・セルに書込まれる、前記（２）記載の集積回路。
（１０）真のファンノード及び相補ファンノードを含み、前記真のファンノード及び前記相補ファンノードが、それぞれ前記第１のビットスイッチ及び前記第２のビットスイッチにより、前記真のビットライン及び前記基準ビットラインに選択的に結合されて、前記メモリ・セルから読出される、または前記メモリ・セルに書込まれるデータを記憶し、前記第１及び第２書込み電圧が、それぞれ前記真のファンノード及び前記相補ファンノードを通じて、前記真のビットライン及び前記基準ビットラインに印加される、前記（９）記載の集積回路。
（１１）前記真のファンノード及び前記相補ファンノードを選択的にグラウンドに結合する、１対のプリチャージ・スイッチを含み、プリチャージ操作の間、前記真のファンノード及び前記相補ファンノードが接地される、前記（１０）記載の集積回路。
（１２）前記真のファンノード及び前記相補ファンノードに結合される書込み電圧回路を含み、前記書込み電圧回路が前記書込み操作の間に、固定の非ゼロ電圧を前記真のファンノード及び前記相補ファンノードの選択された方にゲートし、非選択ファンノードを接地するように適応化され、前記選択ファンノードが前記メモリ・セルに書込まれるデータの値にもとづき選択される、前記（１１）記載の集積回路。
（１３）前記書込み電圧回路がインターロック論理を含み、前記センス増幅器がセットされる間、前記インターロック論理が、前記固定の非ゼロ電圧が前記真のファンノード及び前記相補ファンノードの前記選択ファンノード上にゲートされるのを防止する、前記（１２）記載の集積回路。
（１４）前記真のファンノード及び前記相補ファンノードに接続される１対の相互結合素子を含み、前記相互結合素子が前記読出し操作の間にだけ応答して、前記真のファンノード及び前記相補ファンノードを、前記所定のハイ電圧及び前記所定のロー電圧の異なる電圧に保持する、前記（１３）記載の集積回路。
（１５）ビットスイッチ制御論理を含み、前記ビットスイッチ制御論理が読出し信号、ビットスイッチ・アドレス信号、センス増幅器セット信号、及び基準ワードライン信号に応答して、前記第１のビットスイッチ及び前記第２のビットスイッチを、前記書込み操作及び前記読出し操作の間に、それぞれ異なるタイミングで開閉する、前記（１０）記載の集積回路。
（１６）集積回路において、データをメモリ・アレイのメモリ・セルに書込む方法であって、前記メモリ・セルがワードラインと、該メモリ・セルに結合される真のビットラインとによりアクセスされるデータを記憶し、前記メモリ・セルが前記真のビットラインによりセンス増幅器に結合され、前記センス増幅器が前記真のビットラインと基準ビットラインとの間の小電圧信号をフルスイング信号に差異化するように適応化され、前記フルスイング信号が、前記真のビットライン及び前記基準ビットラインの一方上の所定のハイ電圧、及び前記真のビットライン及び前記基準ビットラインの他方上の所定のロー電圧であり、前記小電圧信号が前記フルスイング信号よりも遙かに小さな信号を有し、前記方法が、
前記小電圧信号が前記真のビットライン及び前記基準ビットライン上に現れるように、前記ワードラインを活動化するステップと、
前記小電圧信号を差異化するために、前記センス増幅器をセットする以前に、書込み入力に応答して、前記真のビットライン及び前記基準ビットライン上に、非ゼロの小電圧書込み信号を注入するステップと、
その後、前記センス増幅器をセットし、前記小電圧書込み信号の極性に従う値を有するデータを前記メモリ・セルに書込むステップと
を含む方法。
（１７）前記ワードラインを活動化後、読出し入力に応答して、前記真のビットライン及び前記基準ビットラインを分離し、その後、前記センス増幅器をセットし、前記センス増幅器がセットされた後に、記憶データが前記真のビットライン及び前記基準ビットラインから読出される、前記（１６）記載の方法。
（１８）前記真のビットライン及び前記基準ビットラインを、それぞれ第１及び第２のビットスイッチにより、真のファンノード及び相補ファンノードに結合するステップを含み、前記小電圧書込み信号が、前記真のファンノード及び前記相補ファンノードから、それぞれ前記第１及び第２のビットスイッチを通じて、前記真のビットライン及び前記基準ビットラインに印加される、前記（１７）記載の方法。
（１９）前記データが書込まれるとき、前記ワードラインを活動化する前に、前記真のファンノード及び前記相補ファンノードをグラウンドにプリチャージするステップを含む、前記（１８）記載の方法。
（２０）前記センス増幅器をセット後、前記小電圧書込み信号が前記真のファンノード及び前記基準ファンノード上に注入されるのを防止するステップを含む、前記（１９）記載の方法。
（２１）前記真のファンノード及び前記相補ファンノードを、前記所定のハイ電圧及び前記所定のロー電圧の異なる電圧に保持するステップを含む、前記（２０）記載の方法。
（２２）前記メモリ・アレイが第２のメモリ・セルを含み、前記第２のメモリ・セルが前記ワードラインと、前記第２のメモリ・セルに結合される第２の真のビットラインとによりアクセスされるデータを記憶し、前記第２のメモリ・セルが、前記第２の真のビットラインにより第２のセンス増幅器に結合され、前記第２のセンス増幅器が、前記第２の真のビットラインと第２の基準ビットラインとの間の小電圧信号をフルスイング信号に差異化するように適応化され、前記フルスイング信号が、前記第２の真のビットライン及び前記第２の基準ビットラインの一方上の所定のハイ電圧、及び前記第２の真のビットライン及び前記第２の基準ビットラインの他方上の所定のロー電圧であり、前記小電圧信号が前記フルスイング信号よりも遙かに小さな信号を有し、前記方法が、
前記ワードラインを活動化後、前記第２の真のビットライン及び前記第２の基準ビットラインを分離し、その後、前記第２のセンス増幅器を前記第１のセンス増幅器と同時にセットし、前記データが前記第１のメモリ・セルに書込まれる間に、前記第２のメモリ・セルに記憶される記憶データをリフレッシュするステップを含む、前記（１６）記載の方法。
【図面の簡単な説明】
【図１】読出し操作を示すタイミング図である。
【図２】リード・モディファイ・ライト操作を示すタイミング図である。
【図３】本発明の実施例に従う、メモリ・アレイに関連付けられるセンシング回路のブロック図である。
【図４】本発明の実施例に従う、真のファンノードＦＴ及び相補ファンノードＦＣを含むローカル・バッファの回路図である。
【図５】本発明の実施例に従い、小電圧源ＶＷＲＩＴＥを生成及び保持するために使用される典型的な回路を示す図である。
【図６】本発明の実施例に従い、グローバル・ビットスイッチ・オン／オフ信号を生成する典型的な回路を示す図である。
【図７】本発明の実施例に従い、グローバル・ビットスイッチ信号をローカル・ビットスイッチ信号に転送する論理回路を示す図である。
【図８】本発明の書込み操作における、ワードライン活動化信号、ローカル・ビットスイッチ信号、及びセンス増幅器セット信号のタイミングを示す図である。
【図９】本発明の書込み操作における、真のビットライン、基準ビットライン、及び真のファンノードの電圧を示す図である。
【図１０】本発明の書込み操作における、ＶＷＲＩＴＥ電圧を示す図である。
【図１１】本発明の書込み操作において、書込まれるメモリ・セルの電圧を示す図である。
【図１２】本発明の読出し操作における、ワードライン活動化信号、ローカル・ビットスイッチ信号、及びセンス増幅器セット信号のタイミングを示す図である。
【図１３】本発明の読出し操作における、真のビットライン、基準ビットライン、及び真のファンノードの電圧を示す図である。
【図１４】本発明の読出し操作において、読出されるメモリ・セルの電圧を示す図である。
【符号の説明】
１０、１００、１２０ ワードライン電圧
１１、２１ 差分信号
１２、２２ ビットライン電圧
１４、２０ 基準ビットライン電圧
１６、１０４、１２４ センス増幅器セット信号
１８、２４、１１４、１３２ メモリ・セル電圧
１０２、１２２ ローカル・ビットスイッチ信号
１０６、１２６ 真ビットライン電圧
１０８、１２８ 基準ビットライン電圧
１１０、１３０ 真ファンノード電圧
１１２ ＶＷＲＩＴＥ電圧
Claims (5)
- メモリ・アレイを有するメモリを含む集積回路であって、
前記メモリ・アレイが、真のビットラインに結合されるメモリ・セルと、基準ビットラインと、前記真のビットライン及び前記基準ビットラインに結合されるセンス増幅器を含み、
前記センス増幅器が、前記真のビットラインと前記基準ビットラインとの間の小電圧差分を、前記メモリ・セルへの及び前記メモリ・セルからの転送のために、所定のハイ電圧及び所定のロー電圧に増幅するように適応化され、前記所定のハイ電圧と前記所定のロー電圧との差分が、前記小電圧差分よりも遙かに大きく、
前記集積回路が、書込み操作の間に、前記センス増幅器による増幅以前に、前記小電圧差分を有する選択された第１及び第２の書込み電圧を、それぞれ前記真のビットライン及び前記基準ビットラインに印加するように適応化される第１及び第２のビットスイッチを含み、
前記センス増幅器が前記小電圧差分を前記所定のハイ電圧及び前記所定のロー電圧に増幅し、異なる電圧を前記真のビットライン及び前記基準ビットラインの各々に印加し、データを前記メモリ・セルに書込み、
前記集積回路はさらに、真のファンノード及び相補ファンノードを含むバッファを有し、前記書込み操作の間に、前記真のファンノード及び前記相補ファンノードが、それぞれ前記第１のビットスイッチ及び前記第２のビットスイッチにより、前記真のビットライン及び前記基準ビットラインに選択的に結合される前に、前記メモリ・セルに書込まれるデータを記憶し、前記真のビットライン及び前記基準ビットラインへの選択的な結合により、前記第１及び第２の書込み電圧が、それぞれ前記真のファンノード及び前記相補ファンノードを通じて、前記真のビットライン及び前記基準ビットラインに印加され、
前記バッファは、さらに前記真のファンノード及び前記相補ファンノードに結合される書込み電圧回路を含み、前記書込み電圧回路が前記書込み操作の間に、小電圧を前記真のファンノード及び前記相補ファンノードの選択された方に印加し、非選択ファンノードを接地するように適応化され、前記選択ファンノードが前記メモリ・セルに書込まれるデータの値に基づき選択される、集積回路。 - 読出し操作の間、前記センス増幅器による増幅以前に、前記第１及び第２のビットスイッチが、前記真のビットライン及び前記基準ビットラインを分離するように適応化される、請求項１記載の集積回路。
- 書込み操作に先立ち、プリチャージ操作の間に、前記真のファンノード及び前記相補ファンノードを選択的にグラウンドに結合する１対のプリチャージ・スイッチを含む、請求項１記載の集積回路。
- 前記書込み電圧回路がインターロック論理を含み、前記センス増幅器がセットされる間、前記インターロック論理が、前記小電圧が前記選択ファンノード上にゲートされるのを防止する、請求項１記載の集積回路。
- 前記真のファンノード及び前記相補ファンノードに接続される１対の相互結合素子を含み、前記相互結合素子が前記読出し操作の間に応答して、前記真のファンノード及び前記相補ファンノードを、前記所定のハイ電圧及び前記所定のロー電圧の異なる電圧に保持する、請求項１記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/896734 | 2001-06-29 | ||
| US09/896,734 US6504766B1 (en) | 2001-06-29 | 2001-06-29 | System and method for early write to memory by injecting small voltage signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003051189A JP2003051189A (ja) | 2003-02-21 |
| JP3980417B2 true JP3980417B2 (ja) | 2007-09-26 |
Family
ID=25406741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002176810A Expired - Fee Related JP3980417B2 (ja) | 2001-06-29 | 2002-06-18 | 集積回路メモリ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6504766B1 (ja) |
| JP (1) | JP3980417B2 (ja) |
| TW (1) | TWI237826B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6243779B1 (en) * | 1996-11-21 | 2001-06-05 | Integrated Device Technology, Inc. | Noise reduction system and method for reducing switching noise in an interface to a large width bus |
| US6816397B1 (en) * | 2003-05-29 | 2004-11-09 | International Business Machines Corporation | Bi-directional read write data structure and method for memory |
| US7012826B2 (en) * | 2004-03-31 | 2006-03-14 | International Business Machines Corporation | Bitline twisting structure for memory arrays incorporating reference wordlines |
| US7079427B2 (en) * | 2004-07-02 | 2006-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for a high-speed access architecture for semiconductor memory |
| KR100621772B1 (ko) * | 2005-02-02 | 2006-09-14 | 삼성전자주식회사 | 반도체 메모리 장치의 리드아웃 회로 및 그의 디세이블제어방법 |
| US20090073786A1 (en) * | 2007-09-14 | 2009-03-19 | United Memories, Inc. | Early write with data masking technique for integrated circuit dynamic random access memory (dram) devices and those incorporating embedded dram |
| US7443714B1 (en) * | 2007-10-23 | 2008-10-28 | Juhan Kim | DRAM including segment read circuit |
| KR20110057314A (ko) * | 2009-11-24 | 2011-06-01 | 삼성전자주식회사 | 비트라인 프리차지 전압 생성기, 이를 포함하는 반도체 메모리 장치 비트라인 프리차지 전압 트리밍 방법 |
| US9324414B2 (en) * | 2013-07-24 | 2016-04-26 | Stmicroelectronics International N.V. | Selective dual cycle write operation for a self-timed memory |
| US9935143B2 (en) * | 2015-09-30 | 2018-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US11404127B1 (en) * | 2021-02-11 | 2022-08-02 | Sandisk Technologies Llc | Read refresh to improve power on data retention for a non-volatile memory |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615495A (ja) | 1984-05-31 | 1986-01-11 | Toshiba Corp | 半導体記憶装置 |
| US5007022A (en) | 1987-12-21 | 1991-04-09 | Texas Instruments Incorporated | Two-port two-transistor DRAM |
| JPH07211068A (ja) | 1994-01-18 | 1995-08-11 | Matsushita Electric Ind Co Ltd | メモリ装置 |
| JPH10111828A (ja) | 1996-09-27 | 1998-04-28 | Internatl Business Mach Corp <Ibm> | メモリシステム、データ転送方法 |
| JP3712150B2 (ja) * | 1996-10-25 | 2005-11-02 | 株式会社日立製作所 | 半導体集積回路装置 |
| US5923593A (en) | 1996-12-17 | 1999-07-13 | Monolithic Systems, Inc. | Multi-port DRAM cell and memory system using same |
| JPH1186539A (ja) | 1997-09-04 | 1999-03-30 | Canon Inc | データ処理装置、及び方法 |
| JP2978871B2 (ja) | 1998-01-30 | 1999-11-15 | 日本電気アイシーマイコンシステム株式会社 | リフレッシュ制御方式 |
| US5963497A (en) | 1998-05-18 | 1999-10-05 | Silicon Aquarius, Inc. | Dynamic random access memory system with simultaneous access and refresh operations and methods for using the same |
| JP4748828B2 (ja) * | 1999-06-22 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
-
2001
- 2001-06-29 US US09/896,734 patent/US6504766B1/en not_active Expired - Fee Related
-
2002
- 2002-06-18 JP JP2002176810A patent/JP3980417B2/ja not_active Expired - Fee Related
- 2002-06-28 TW TW091114348A patent/TWI237826B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20030002349A1 (en) | 2003-01-02 |
| JP2003051189A (ja) | 2003-02-21 |
| US6504766B1 (en) | 2003-01-07 |
| TWI237826B (en) | 2005-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6552944B2 (en) | Single bitline direct sensing architecture for high speed memory device | |
| JP6374136B1 (ja) | トリプルレベルセル・ダイナミック・ランダム・アクセス・メモリおよびその読み取り方法 | |
| US7505341B2 (en) | Low voltage sense amplifier and sensing method | |
| US6535439B2 (en) | Full stress open digit line memory device | |
| US6400629B1 (en) | System and method for early write to memory by holding bitline at fixed potential | |
| JP4331484B2 (ja) | ランダムアクセスメモリ及びその読み出し、書き込み、及びリフレッシュ方法 | |
| JPH0713863B2 (ja) | ダイナミック型ランダムアクセスメモリ | |
| US5289431A (en) | Semiconductor memory device divided into blocks and operable to read and write data through different data lines and operation method of the same | |
| US5555523A (en) | Semiconductor memory device | |
| JP3980417B2 (ja) | 集積回路メモリ | |
| US7336522B2 (en) | Apparatus and method to reduce undesirable effects caused by a fault in a memory device | |
| JP2006324007A (ja) | Ｄｒａｍアレイ用ビット線プリチャージ手法 | |
| JPH05159573A (ja) | ダイナミックランダムアクセスメモリ構造の感知回路 | |
| KR20030080991A (ko) | 반도체 기억 장치의 제어 방법 및 반도체 기억 장치 | |
| US20090021995A1 (en) | Early Write Method and Apparatus | |
| US7012831B2 (en) | Semiconductor memory device | |
| US20060221665A1 (en) | Semiconductor memory device for low voltage | |
| US7184341B2 (en) | Method of data flow control for a high speed memory | |
| US7443751B2 (en) | Programmable sense amplifier multiplexer circuit with dynamic latching mode | |
| JPH0528764A (ja) | 半導体記憶装置 | |
| JP2002208273A (ja) | メモリ内のメモリセルをポンピングする装置及び方法 | |
| US6324090B1 (en) | Nonvolatile ferroelectric memory device | |
| JP2005071589A (ja) | Ｐｆｅｔビットスイッチを使用するｄｒａｍの直接書き込みシステムおよび方法 | |
| EP1132923A1 (en) | Bit line sense circuit and method for dynamic random access memories | |
| JPH08147975A (ja) | 半導体メモリ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050808 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060809 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |