KR20030080991A - 반도체 기억 장치의 제어 방법 및 반도체 기억 장치 - Google Patents
반도체 기억 장치의 제어 방법 및 반도체 기억 장치 Download PDFInfo
- Publication number
- KR20030080991A KR20030080991A KR1020020078649A KR20020078649A KR20030080991A KR 20030080991 A KR20030080991 A KR 20030080991A KR 1020020078649 A KR1020020078649 A KR 1020020078649A KR 20020078649 A KR20020078649 A KR 20020078649A KR 20030080991 A KR20030080991 A KR 20030080991A
- Authority
- KR
- South Korea
- Prior art keywords
- column selection
- data
- semiconductor memory
- signal
- memory device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000009849 deactivation Effects 0.000 claims abstract description 94
- 230000003321 amplification Effects 0.000 claims description 58
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 58
- 230000004913 activation Effects 0.000 claims description 52
- 230000007704 transition Effects 0.000 claims description 45
- 238000001514 detection method Methods 0.000 claims description 42
- 238000011084 recovery Methods 0.000 abstract description 11
- 238000004904 shortening Methods 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 19
- 101000637625 Cricetulus griseus GTP-binding protein SAR1b Proteins 0.000 description 18
- 102100032174 GTP-binding protein SAR1a Human genes 0.000 description 18
- 101000637622 Homo sapiens GTP-binding protein SAR1a Proteins 0.000 description 18
- 101000994792 Homo sapiens Ras GTPase-activating-like protein IQGAP1 Proteins 0.000 description 18
- 102100031658 C-X-C chemokine receptor type 5 Human genes 0.000 description 14
- 101000922405 Homo sapiens C-X-C chemokine receptor type 5 Proteins 0.000 description 14
- 230000006870 function Effects 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 10
- 238000012546 transfer Methods 0.000 description 10
- 230000003213 activating effect Effects 0.000 description 9
- 230000000704 physical effect Effects 0.000 description 7
- 101100301807 Arabidopsis thaliana RGA gene Proteins 0.000 description 6
- 101150102561 GPA1 gene Proteins 0.000 description 5
- 101150028245 RGA1 gene Proteins 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 101710083129 50S ribosomal protein L10, chloroplastic Proteins 0.000 description 3
- 101710125690 50S ribosomal protein L17, chloroplastic Proteins 0.000 description 3
- 101100391743 Arabidopsis thaliana GAI gene Proteins 0.000 description 3
- 230000000593 degrading effect Effects 0.000 description 3
- 230000002779 inactivation Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 101150087005 rga2 gene Proteins 0.000 description 3
- 101710164994 50S ribosomal protein L13, chloroplastic Proteins 0.000 description 2
- 101100033898 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RGD1 gene Proteins 0.000 description 2
- 101100033899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RGD2 gene Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 101710082414 50S ribosomal protein L12, chloroplastic Proteins 0.000 description 1
- 101100275375 Arabidopsis thaliana COR47 gene Proteins 0.000 description 1
- 102100025663 Histone-lysine N-trimethyltransferase SMYD5 Human genes 0.000 description 1
- 101000835819 Homo sapiens Histone-lysine N-trimethyltransferase SMYD5 Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2281—Timing of a read operation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
Claims (10)
- 워드선을 활성화하고, 복수의 메모리 셀의 각각을 복수의 비트선의 각각에 접속하여 데이터의 증폭을 시작한 후, 상기 복수의 비트선 중 어느 하나의 비트선을 데이터선에 접속하는 칼럼 선택을 순차적으로 행함으로써, 연속된 액세스 동작을 행하는 반도체 기억 장치의 제어 방법에 있어서,상기 워드선의 비활성화는 상기 복수의 비트선에서의 상기 데이터의 증폭이 완료된 이후의 소정의 타이밍 이후로서, 선행하는 제1 칼럼 선택의 종료 이후로부터 후속하는 제2 칼럼 선택의 개시 전까지의 기간 중에서 상기 칼럼 선택이 행해지고 있지 않은 기간에 행해지는 것을 특징으로 하는 반도체 기억 장치의 제어 방법.
- 제1항에 있어서, 상기 소정의 타이밍은 상기 연속 액세스 동작의 활성화로부터의 제1 소정 지연 시간 또는 상기 제1 칼럼 선택의 종료로부터의 제2 소정 지연 시간 중 어느 한쪽에 의해 계시(計時)되는 것을 특징으로 하는 반도체 기억 장치의 제어 방법.
- 제2항에 있어서, 상기 제1 칼럼 선택이 상기 데이터의 증폭 완료 이후에 종료되는 경우,상기 소정의 타이밍은 상기 제1 칼럼 선택이 종료되는 시점에 대응하는 것을 특징으로 하는 반도체 기억 장치의 제어 방법.
- 제1항에 있어서, 초기의 칼럼 어드레스에 기초하여, 초기의 칼럼 선택에 계속해서 후속의 칼럼 선택이 순차 자동적으로 행해져 가는 버스트 모드에 있어서,상기 제1 칼럼 선택은 (버스트 길이-1)회째 이하의 칼럼 선택인 것을 특징으로 하는 반도체 기억 장치의 제어 방법.
- 제1항에 있어서, 칼럼 어드레스의 천이마다 대응하는 칼럼 선택이 순차적으로 행해져 가는 페이지 모드에 있어서,상기 소정의 타이밍은 상기 데이터의 증폭 완료의 타이밍인 것을 특징으로 하는 반도체 기억 장치의 제어 방법.
- 제1항에 있어서, 상기 소정의 타이밍은 상기 복수의 비트선 또는 상기 복수의 비트선과 동등한 부하 구성을 갖는 모니터 비트선에서의 전압 레벨의 검출에 기초하여 결정되는 것을 특징으로 하는 반도체 기억 장치의 제어 방법.
- 워드선의 활성화에 의해 복수의 메모리 셀의 각각이 개별적으로 접속되는 복수의 비트선과, 상기 복수의 비트선의 각각이 개별적으로 선택되는 복수의 칼럼 선택부와, 상기 복수의 칼럼 선택부를 통해 접속되는 공통의 데이터선을 구비하고, 상기 복수의 칼럼 선택부 중 어느 하나의 칼럼 선택부를 순차적으로 선택함으로써, 연속된 액세스 동작을 행하는 반도체 기억 장치에 있어서,선행하여 선택되는 제1 칼럼 선택부의 선택 종료를 검출하는 제1 칼럼 선택 종료 검출 회로와;상기 데이터 증폭의 완료 이후로서, 선행하는 상기 제1 칼럼 선택부의 선택 종료 이후로부터 후속하는 제2 칼럼 선택부의 선택 개시 전까지의 기간인 것을 통지하는 타이밍 통지부와;상기 타이밍 통지부로부터의 통지 신호에 의해 상기 복수의 칼럼 선택부가 아무것도 선택되어 있지 않은 상태에서 활성화 동작하는 워드선 비활성화 회로를 구비하는 것을 특징으로 하는 반도체 기억 장치.
- 제7항에 있어서, 상기 타이밍 통지부는 상기 연속 액세스 동작의 활성화 신호나 그 동기 신호가 입력되는 제1 지연 회로 또는 상기 제1 칼럼 선택 종료 검출 회로로부터의 검출 신호가 입력되는 제2 지연 회로 중 적어도 어느 한쪽을 구비하는 것을 특징으로 하는 반도체 기억 장치.
- 제8항에 있어서, 상기 검출 신호의 출력이 상기 데이터 증폭의 완료 이후인 경우,상기 제1 칼럼 선택 종료 검출 회로로부터의 상기 검출 신호를 상기 타이밍 통지부의 통지 신호로 하는 것을 특징으로 하는 반도체 기억 장치.
- 제7항에 있어서, 상기 타이밍 통지부는 상기 복수의 비트선 또는 상기 복수의 비트선과 동등한 부하 구성을 갖는 모니터 비트선에서의 전압 레벨을 검출하는 비트선 전압 모니터부를 구비하는 것을 특징으로 하는 반도체 기억 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002106344A JP4544808B2 (ja) | 2002-04-09 | 2002-04-09 | 半導体記憶装置の制御方法、および半導体記憶装置 |
JPJP-P-2002-00106344 | 2002-04-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030080991A true KR20030080991A (ko) | 2003-10-17 |
KR100864036B1 KR100864036B1 (ko) | 2008-10-16 |
Family
ID=28672414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020078649A KR100864036B1 (ko) | 2002-04-09 | 2002-12-11 | 반도체 기억 장치의 제어 방법 및 반도체 기억 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7142468B2 (ko) |
JP (1) | JP4544808B2 (ko) |
KR (1) | KR100864036B1 (ko) |
CN (1) | CN1258188C (ko) |
TW (1) | TW594750B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7177214B2 (en) | 2003-12-04 | 2007-02-13 | Samsung Electronics Co., Ltd. | Methods and systems for dynamically selecting word line off times and/or bit line equalization start times in memory devices |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100555534B1 (ko) * | 2003-12-03 | 2006-03-03 | 삼성전자주식회사 | 인액티브 위크 프리차아징 및 이퀄라이징 스킴을 채용한프리차아지 회로, 이를 포함하는 메모리 장치 및 그프리차아지 방법 |
KR100733420B1 (ko) | 2005-06-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 동기식 반도체 메모리 장치 |
US7944764B1 (en) * | 2008-12-31 | 2011-05-17 | Micron Technology, Inc. | Writing to non-volatile memory during a volatile memory refresh cycle |
US8116139B2 (en) * | 2010-01-29 | 2012-02-14 | Sandisk Technologies Inc. | Bit line stability detection |
US8675418B2 (en) * | 2010-08-31 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory write assist |
CN103166605B (zh) * | 2013-01-25 | 2016-04-06 | 江苏芯力特电子科技有限公司 | 一种多相非交叠时钟电路 |
KR102151181B1 (ko) | 2014-09-05 | 2020-09-02 | 삼성전자주식회사 | 메모리 장치와 이를 포함하는 메모리 시스템 |
KR20160100584A (ko) * | 2015-02-16 | 2016-08-24 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 테스트 방법 |
KR20160124582A (ko) * | 2015-04-20 | 2016-10-28 | 에스케이하이닉스 주식회사 | 센스앰프 및 이를 포함하는 반도체 장치 |
JP2019102106A (ja) * | 2017-11-28 | 2019-06-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2020102285A (ja) | 2018-12-21 | 2020-07-02 | キオクシア株式会社 | 半導体記憶装置 |
CN111179990B (zh) * | 2019-12-31 | 2021-07-27 | 展讯通信(上海)有限公司 | 写操作辅助电路 |
US20210303215A1 (en) * | 2020-03-27 | 2021-09-30 | Etron Technology, Inc. | Memory controller, memory, and related memory system |
CN112509620A (zh) * | 2020-11-30 | 2021-03-16 | 安徽大学 | 基于平衡预充与组译码的数据读取电路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03105787A (ja) * | 1989-09-19 | 1991-05-02 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH0490190A (ja) * | 1990-08-01 | 1992-03-24 | Sharp Corp | 半導体記憶装置 |
JPH06176568A (ja) | 1992-12-07 | 1994-06-24 | Fujitsu Ltd | 半導体記憶装置 |
JPH06349280A (ja) * | 1993-06-11 | 1994-12-22 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2894170B2 (ja) * | 1993-08-18 | 1999-05-24 | 日本電気株式会社 | メモリ装置 |
JP3222684B2 (ja) * | 1994-04-20 | 2001-10-29 | 株式会社東芝 | 半導体記憶装置 |
JPH08102187A (ja) * | 1994-09-29 | 1996-04-16 | Toshiba Microelectron Corp | ダイナミック型メモリ |
JPH08315567A (ja) * | 1995-05-22 | 1996-11-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3752288B2 (ja) | 1995-12-11 | 2006-03-08 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5729504A (en) * | 1995-12-14 | 1998-03-17 | Micron Technology, Inc. | Continuous burst edo memory device |
JPH10312684A (ja) | 1997-05-13 | 1998-11-24 | Fujitsu Ltd | 半導体集積回路 |
JP4226686B2 (ja) * | 1998-05-07 | 2009-02-18 | 株式会社東芝 | 半導体メモリシステム及び半導体メモリのアクセス制御方法及び半導体メモリ |
JP2001067866A (ja) * | 1999-08-30 | 2001-03-16 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP2001084762A (ja) * | 1999-09-16 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 半導体メモリ装置 |
JP2001236798A (ja) | 2000-02-18 | 2001-08-31 | Fujitsu Ltd | 半導体記憶装置及びストレス電圧設定方法 |
-
2002
- 2002-04-09 JP JP2002106344A patent/JP4544808B2/ja not_active Expired - Fee Related
- 2002-11-20 US US10/299,713 patent/US7142468B2/en not_active Expired - Fee Related
- 2002-11-21 TW TW091133975A patent/TW594750B/zh not_active IP Right Cessation
- 2002-12-11 KR KR1020020078649A patent/KR100864036B1/ko not_active IP Right Cessation
-
2003
- 2003-01-16 CN CNB031015115A patent/CN1258188C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7177214B2 (en) | 2003-12-04 | 2007-02-13 | Samsung Electronics Co., Ltd. | Methods and systems for dynamically selecting word line off times and/or bit line equalization start times in memory devices |
Also Published As
Publication number | Publication date |
---|---|
JP2003303493A (ja) | 2003-10-24 |
CN1450558A (zh) | 2003-10-22 |
JP4544808B2 (ja) | 2010-09-15 |
US7142468B2 (en) | 2006-11-28 |
KR100864036B1 (ko) | 2008-10-16 |
TW200305162A (en) | 2003-10-16 |
CN1258188C (zh) | 2006-05-31 |
US20030191974A1 (en) | 2003-10-09 |
TW594750B (en) | 2004-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100305549B1 (ko) | 신호전송시스템,신호전송시스템의리시버회로및신호전송시스템이적용되는반도체기억장치 | |
US4914630A (en) | Refresh arrangement in a block divided memory including a plurality of shift registers | |
KR100848058B1 (ko) | 셀프 타이밍 회로를 구비하는 정적 기억 장치 | |
US5815451A (en) | Dynamic semiconductor memory device having a precharge circuit using low power consumption | |
JPH08273365A (ja) | 半導体記憶装置 | |
KR100864036B1 (ko) | 반도체 기억 장치의 제어 방법 및 반도체 기억 장치 | |
KR100776612B1 (ko) | 반도체 기억 장치 | |
JP2010055695A (ja) | 半導体記憶装置及びその制御方法 | |
KR100613317B1 (ko) | 비트라인을 고정된 전위로 유지하여 메모리에 고속 기입을하는 시스템 및 방법 | |
KR100306793B1 (ko) | 메모리장치 | |
TWI483250B (zh) | 階層式動態隨機存取記憶體(dram)感測 | |
KR0172028B1 (ko) | 프리챠지 회로를 갖는 반도체 메모리 디바이스 | |
JP3980417B2 (ja) | 集積回路メモリ | |
US6067270A (en) | Multi-bank memory devices having improved data transfer capability and methods of operating same | |
US6914841B1 (en) | System and method for refreshing a dynamic memory device | |
US7215595B2 (en) | Memory device and method using a sense amplifier as a cache | |
EP1324341B1 (en) | Data access method of semiconductor memory device needing refresh operation and semiconductor memory device thereof | |
KR20010102846A (ko) | 동기형 반도체 기억 장치 | |
KR100414414B1 (ko) | 반도체 기억장치 | |
KR100422289B1 (ko) | 반도체 기억 장치 | |
US6643214B2 (en) | Semiconductor memory device having write column select gate | |
KR100724517B1 (ko) | 반도체 기억 장치 | |
JPS60246096A (ja) | ダイナミツク型ram | |
TW201447894A (zh) | 半導體裝置 | |
KR20040002111A (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
N231 | Notification of change of applicant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150918 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160921 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170919 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |