NO320017B1

NO320017B1 - Deteksjonsforsterkersystemer og matriseadresserbar minneinnretning med ±n av disse

Info

Publication number: NO320017B1
Application number: NO20031364A
Authority: NO
Inventors: Robert Schweickert
Original assignee: Thin Film Electronics Asa
Priority date: 2003-03-26
Filing date: 2003-03-26
Publication date: 2005-10-10
Also published as: KR20050118207A; CN1795509A; WO2004086406A8; EP1606820A1; JP2006521645A; DE602004014349D1; US20050105358A1; WO2004086406A1; CA2520492A1; RU2311695C2; EP1606820B1; AU2004222869A1; NO20031364D0; RU2005131193A; KR100687998B1; NO20031364L; US7113437B2; ATE398329T1

Description

Oppfinnelsen angår et deteksjonsforsterkersystem for henholdsvis å detektere ladningen til en passivt adresserbar, ladningslagrende anordning og detektere ladningene til en rekke passivt adresserbare, ladningslagrende anordninger.

Oppfinnelsen angår også en ikke-fiyktig passiv matriseadresserbar minneinnretning omfattende et elektrisk polariserbart, di elektrisk minnemateriale som viser hysterese, spesielt et ferroelektrisk eller elektret materiale, hvor minnematerialet er anordnet i et lag som kontakterer et første og annet sett av henholdsvis parallelle adresseringselektroder, hvor elektrodene i det første sett utgjør ordlinjer i minneinnretningene og er anordnet i hovedsakelig ortogonalt forhold til elektrodene i det annet sett, idet de siste utgjør bitlinjer i minneinnretningen, hvor minneceller med en kondensatorlignende struktur er definert i minnematerialet ved krysningene mellom ordlinjer og bitlinjer, hvor hver minnecelle kan selektivt adresseres for en skrive/lese-operasjon via en ordlinje og en-bitlinje, hvor en skriveoperasjon til en minnecelle finner sted ved å etablere en ønsket polarisasjonstilstand i cellen ved hjelp av en spenning som påtrykkes cellen via den respektive ordlinje og bitlinje som definerer cellen, hvor den påtrykte spenning enten etablerer en bestemt polarisasjonstilstand i minnecellen eller er i stand til å svitsje mellom dens polarisasjonstilstander, hvor en leseoperasjon finner sted ved å påtrykke en spenning til minnecellen og detektere minst én elektrisk parameter for en utgangsstrøm på bitlinjen, og hvor et deteksjonsforsterkersystem er anordnet for å detektere polarisasjonstilstandene til minnecellene under en leseoperasjon.

Ferroelektriske materialer som egentlig utgjør en underklasse av elektreter, er elektrisk polariserbare materialer som har minst to likevektsorienteringer av den spontane polarisasjonsvektor i fravær av et ytre elektrisk felt og i hvilke den

spontane polarisasjonsvektor kan svitsjes mellom disse orienteringer av et elektrisk felt. Minneeffekten vist av materialer med slike bistabile tilstander av remanent polarisasjon kan anvendes i minneapplikasjoner. En av polarisasjonstilstandene anses å være en logisk "1" og den andre en logisk "0". Typiske applikasjoner for passive, matriseadresserbare minner implementeres ved å la to sett av parallelle elektroder krysse hverandre, normalt på en ortogonal måte, for å frembringe en matrise av krysningspunkter som kan aksesseres individuelt elektrisk ved selektiv eksitasjon av de passende elektroder fra kanten av matrisen. Et lag av ferroelektriske materialer anordnet mellom elektrodesettene på en kondensatorlignende måte slik at krysningspunktene kan fungere som minneceller. Når det påtrykkes potensialforskjeller mellom to elektroder, utsettes det ferroelektriske materiale i cellen for et elektrisk felt som genererer en polarisasjonsrespons som generelt sporer en hysteresekurve eller parti av denne. Ved å manipulere retningen og størrelsen av det elektriske felt kan minnecellen settes i en ønsket logisk tilstand. Den passive adressering i denne type arrangement fører til en forenkling av fremstillingen og en høy tetthet av krysningspunkter.

Ett sett av parallelle elektroder betegnes vanligvis som ordlinjer, mens det annet sett betegnes som bitlinjer. De elektroniske kretser utfører driv- og deteksjonsoperasjoner på minnematrisen ved å benytte en tidsstyringssekvens som består av en protokoll for spenning med hensyn på tid. Potensialer på valgte ord- og bitlinjer styres slik at de nærmer seg og faller sammen med ett av noen få forhåndsdefinerte potensialer under driv- og deteksjonsoperasjonene. Bitlinjene er videre forbundet med kretser som detekterer ladninger som går mellom bitlinjene og cellene forbundet med bitlinjene innenfor en viss periode av tidsstyringssekvensen. De sistnevnte kretser omfatter deteksjonsforsterkere. Deteksjonsforsterkere sammenligner generelt polarisasjonsresponsen til minneceller med verdien til en spennings- eller ladningsreferanse. En rekke forskjellige teknikker kan benyttes til å frembringe referanseverdien. Antas stabile og predikterbare forhold, kan i prinsippet et parasittisk bidrag fjernes ved å subtrahere en fast ladningsmengde fra det som registreres av deteksjonsforsterkeren under lesesyklusen. Imidlertid kan størrelsen og variasjonen i det parasittiske bidrag gjøre dette uegnet i mange tilfeller. I tillegg til fabrikasjonstoleranser, kan utmattings- og avtrykkshistorien variere innenfor vide grenser mellom forskjellige celler i den samme minneinnretning og den parasittiske strøm forbundet med den aktive bitlinje kan avhenge av de virkelige logiske tilstander til de ikke-adresserte celler på denne bitlinje. Således kan referansenivåer fås fra naboceller for å håndtere disse problemene.

En referansespenningskrets benyttet til å bestemme polarisasjonstilstanden av en ferroelektrisk kondensator er vist i US patent nr. 5 218 566 (Papaliolios). Kretsen innbefatter et par av ferroelektriske kondensatorer, hver polarisert til motsatt polarisasjonstilstand og som utlader sine lagrede ladninger til respektive deteksjonskondensatorer. Ved å kortslutte deteksjonskondensatorene fås en referansespenning som kan benyttes til å sammenligne minnecellesignaler generert av andre ferroelektriske kondensatorer. US patent nr. 5 999 439 (Seyyedy) beskriver en lignende tilnærming hvor en multiplekset deteksjonsforsterker benyttes til å sammenligne data lagret på en minnecelle med en enkelt avsluttet referansespenning generert fra et par av referanseceller. Imidlertid har begge disse kretsene aktive matriseadresserbare minner som gjør kravene til deteksjonsforsterkere mindre krevende. I et passivt matriseadresserbart minne er det signifikant lavere inngangssignaler og hverken Papaliolios eller Seyyedy viser noen løsning på dette problemet.

En pseudodifferensiell deteksjonsforsterker er beskrevet i US patent nr. 5 572 474 (Sheen & al.) for å detektere tilstanden til en gruppe minneceller med henvisning til referanseceller i en forhåndsbestemt tilstand. Deteksjonsforsterkeren har et inngangstrinn koblet til en minnecelle i gruppen og som skaffer signaler til et differensialtrinn hvorfra det genereres et utgangssignal. Inngangstrinnet har kaskodekretser på referanse- og gruppesiden, i hvilke komponentene er tilpasset hverandre slik at prosessbetingelser, temperatur og andre ytre variasjoners innvirkning på differensialutgangssignalet elimineres. Imidlertid baserer læren til Sheen & al. seg på fordelen til forsterkningen i en MOS-transistor og oppnår ikke autonull offsetkansellering og den gode ladningsbalanse som er nødvendig.

US patent nr. 5 638 322 (Lacey) viser en pseudodifferensiell deteksjonsforsterker med forbedret fellesmodestøyundertrykkelse. Deteksjonsforsterkeren er koblet til minneceller via en gruppevei og genererer et utgangssignal som er indikativt for tilstanden av minnecellen. Deteksjonsforsterkeren innbefatter en gruppelastinnretning koblet via en gruppenode til gruppeveien, en referanselastinnretning koblet via en referansenode til en referansevei, et differensielt trinn som har en første inngang forbundet med referansenoden, og en annen inngang forbundet med gruppenoden, og en utgang som genererer utgangssignalet. Deteksjonsforsterkeren innbefatter videre en balanseringsinnretning forbundet med referansenoden for å kompensere for en forandring i signalet forårsaket av en støyhendelse på gruppenoden og reduserer således en forsinkelse i responsen til deteksjonsforsterkeren når det skjer en overgang i celletilstanden. Imidlertid er minneelementet en MOSFET som forsterker signalet, og Lacey lærer ikke hvordan det kan fås en pseudodifferensiell deteksjonsforsterker med forsterkning og nøyaktighet slik et ferroelektrisk minne krever det.

Det er således en hovedhensikt med den foreliggende oppfinnelse å skaffe et deteksjonsforsterkersystem som er spesielt egnet til bruk med ferroelektriske minnematerialer av polymer i form av tynne filmer, så vel som en ikke-flyktig passiv matriseadresserbar minneinnretning som benytter et slikt forsterkersystem.

Spesielt er det en hensikt med oppfinnelsen å skaffe et deteksjonsforsterkersystem av denne art med en forbedret ladningsbalanse når en referansespenning genereres ved å benytte et par av ferroelektriske kondensatorer, hver polarisert til en motsatt polarisasjonstilstand.

Mer spesielt er det en hensikt med den foreliggende oppfinnelse å skaffe et deteksjonsforsterkersystem som skal være i stand til å kontrollere avgitt fellesmodespenning og fellesmode-selvforspenningsgenerering i tillegg til å skaffe autonull offsetkansellering.

De ovennevnte hensikter så vel som ytterligere trekk og fordeler realiseres i henhold til oppfinnelsen med et deteksjonsforsterkersystem som er kjennetegnet ved at det omfatter et par av første og andre kortsluttede ladningsreferanseanordninger og like den ladningslagrende anordning, idet den første ladningsreferanseanordning har motsatt polarisasjon av den annen ladningsreferanseanordning og de første og andre ladningsreferanseanordninger og ladningslagringsanordningen har en felles inngangsnode; første og andre parallellkoblede pseudodifferensielle referansedeteksjonsforsterkere som hver er forbundet med utgangsnoder på ladningsreferanseanordningene, idet de første og andre pseudodifferensielle deteksjonsforsterkere er innrettet til å generere utgangsreferansesignaler til en felles referansenode; og en pseudodifferensiell deteksjonsforsterker med en første inngang forbundet til den felles referansenode for å motta et felles referanseinngangssignal og en annen inngang for å motta et utgangssignal fra den ladningslagrende anordning; hvorved den pseudodifferensielle deteksjonsforsterker er i stand til å utføre en terskelsammenligning og generere et utgangsdeteksjonssignal som er indikativt for en polarisasjonstilstand i den lagringsladende anordning.

I dette deteksjonsforsterkersystem er både de pseudodifferensielle referansedeteksjonsforsterkere og de pseudodifferensielle deteksjonsforsterkere identiske pseudodifferensielle deteksjonsforsterkerkretser.

Foretrukket omfatter hver pseudodifferensiell deteksjonsforsterkerkrets differensielle inngangstransistorpar forbundet med par av transistorer i kaskode og partransistorer for strømkildeforspenning i kaskode med et par av transistorer, idet kaskodekoblingen i hvert tilfelle øker deteksjonsforsterkerens forsterkning i åpen sløyfe. Inngangstransistorene kan være p-kanaltransistor og strømkildetransistorene n-kanaltransistorer eller omvendt.

Foretrukket omfatter hver pseudodifferensiell deteksjonsforsterkerkrets en semibalansert dobbeltinngang med balansert dobbeltutgang.

Foretrukket omfatter hver pseudodifferensiell forsterkerkrets en felles svitsjekondensator i felles tilbakekoblingssløyfe for å styre

fellesmodeutgangsspenning.

Foretrukket omfatter hver pseudodifferensiell deteksjonsforsterkerkrets anordninger for innebygget fellesmode-selvforspenningsgenerering med svitsjekondensatorer.

Foretrukket omfatter hver pseudodifferensiell forsterkerkrets en innebygget, positiv tilbakekoblingslås.

Foretrukket omfatter hver pseudodifferensiell forsterkerkrets en anordning for autonull-offsetkansellering.

De ovennevnte hensikter så vel som ytterligere trekk og fordeler realiseres også i henhold til oppfinnelsen med et deteksjonsforsterkersystem som er kjennetegnet ved at det omfatter minst to par av første og andre kortsluttede . ladningsreferanseanordninger like de ladningslagrende anordninger, og slik at den første ladningsreferanseanordning har motsatt polarisasjon av den annen ladningsreferanseanordning og hver av de minst to par av

ladningsreferanseanordninger har en felles inngangsnode og et par av felles

utgangsnoder hver forbundet med de første og andre ladningsreferanseanordninger i hver av de minst to par av disse, idet hver felles inngangsnode til de minst to par av ladningsreferanseanordninger dessuten er forbundet med minst to ladningslagringsanordninger; første og andre parallellkoblede pseudodifferensielle referansedeteksjonsforsterkere henholdsvis forbundet med den første felles utgangsnode og den annen felles utgangsnode til ladningsreferanseanordningene, idet de første og andre pseudodifferensielle referansedeteksjonsforsterkere er innrettet til å generere utgangsreferansesignaler til en felles referansenode; og minst to pseudodifferensielle deteksjonsforsterkere som hver har en første inngang forbundet med den felles referansenode for å motta et felles referanseinngangssignal og en annen inngang henholdsvis forbundet med en felles utgangsnode på respektive én av de minst to ladningslagrende anordninger for å motta utgangssignaler derfra, idet de minst to ladningslagrende anordninger utgjør elementene i en gruppe med ortogonale rader og søyler og med hver av de minst to ladningslagrende anordninger i en rad forbundet med én av de minst to felles inngangsnoder og hver av de ladningslagrende anordninger i en søyle forbundet med en felles utgangsnode; hvorved hver pseudodifferensiell deteksjonsforsterker settes i stand til å utføre en terskelsammenligning og generere et utgangsdeteksjonssignal indikativt for en polarisasjonstilstand i en valgt ladningslagrende anordning forbundet dermed.

I en foretrukket utførelse av sistnevnte deteksjonsforsterkersystem utgjør de felles inngangsnoder et parti av ordlinjeelektroder eller ordlinjer i en passiv matriseadresserbar gruppe av ladningslagrende minneceller, de felles utgangsnoder til ladningsreferanseanordningene danner et par av referansebitlinjeelektroder og de felles utgangsnoder til lagringsladende anordninger danner bitlinjeelektrodene eller bitlinjene til den matriseadresserbare gruppe, hver av referansebitlinjeelektrodene er tilordnet til henholdsvis de første og andre pseudodifferensielle referansedeteksjonsforsterkere, og hver av de andre bitlinjer er tilordnet én av de pseudodifferensielle deteksjonsforsterkere, hvorved i en utlesningssyklus en polarisasjonstilstand til den respektive valgte ladningslagrende minnecelle kan detekteres enten sekvensielt eller i parallell og sammenlignes med en referanseverdi.

I denne foretrukkede utførelse kan deteksjonsforsterkersystemet med fordel være anordnet som en underblokk i en blokk av mer enn ett deteksjonsforsterkersystem av denne art, slik at deteksjonsforsterkerne i en underblokk er tilordnet et tilsvarende antall bitlinjeelektorder i den matriseadresserbare gruppe, og at et par av referansebitlinjer i de respektive underblokker er fordelt mellom bitlinjene i gruppen. Alternativt kan deteksjonsforsterkersystemet fordelaktig omfatte en multiplekser forbundet med bitlinjeelektrodene til den matriseadresserbare gruppe;

et antall k påfølgende bitlinjer i gruppen som definerer et segment av alle

ordlinjeelektroder deri, idet antallet k segmentdefinerende bitlinjer svarer til antallet pseudodifferensielle deteksjonsforsterkere i deteksjonsforsterkersystemet; og et par av referansebitlinjeelektroder anordnet tilstøtende til bitlinjeelektrodene i hvert ordlinjesegment og som forbinder par av referanseladningslagrende anordninger i hvert ordlinjesegment; hvorved de ladningslagrende minneceller på en enkelt ordlinjeelektrode i et ordlinjesegment kan leses i parallell og alle ordlinjesegmenter tilsvarende etter tur ved å benytte en passende adresseringsprotokoll og multiplekse bitlinjeelektrodene i et valgt ordlinjesegment for å etablere deres parallelle tilkobling til respektive pseudodifferensielle deteksjonsforsterkere i det anordnede deteksjonsforsterkersystem.

Endelig realiseres de ovennevnte hensikter så vel som ytterligere trekk og fordeler i henhold til oppfinnelsen med ikke-flyktig passiv, matriseadresserbar minneinnretning som er kjennetegnet ved at deteksjonsforsterkersystemet er et pseudodifferensielt deteksjonsforsterkersystem som omfatter minst én systemunderblokk og at den minst ene systemunderblokk omfatter minst én pseudodifferensiell deteksjonsforsterkerkrets for å detektere en polarisasjonstilstand for minst én minnecelle under leseoperasjonen og minst én pseudodifferensiell referansedeteksjonsforsterkerkrets for å detektere en polarisasjonstilstand for minst én referanseminnecelle under leseoperasjonen, idet den minst ene førnevnte krets er forbundet med den minst ene sistnevnte krets via en felles referansenode.

I en fordelaktig utførelse av minneinnretningen i henhold til den foreliggende oppfinnelse omfatter den minst ene systemunderblokk en rekke av de pseudodifferensielle deteksjonsforsterkerkretser for å detektere respektive polarisasjonstilstander for en tilsvarende mengde minneceller under leseoperasjonen.

I en annen fordelaktig utførelse av minneinnretningen i henhold til foreliggende oppfinnelse omfatter den minst ene systemunderblokk to

referansedeteksjonsforsterkerkretser for å detektere respektive polarisasjonstilstander av to referanseminneceller under leseoperasjonen, idet referanseminnecellene har motsatte polarisasjonstilstander, og foretrukket er da de første og andre referanseforsterkerkretser innrettet til å generere et gjennomsnitt av et første og annen referanseminnecelleutgangssignal til den felles node, og minst én deteksjonsforsterker forbundet med denne og innrettet til å sammenligne utgangssignalet ved fellesnoden med utgangssignalet fra en minnecelle.

Fordelaktig er den minst ene deteksjonsforsterkerkrets og den minst ene referansedeteksjonsforsterkerkrets er realisert med identiske forsterkerkretser og da omfatter foretrukket de identiske forsterkerkretser en referanseside og en gruppeside, idet referansesiden gjenspeiler kretsstrukturen til gruppesiden.

I en ytterligere fordelaktig utførelse av minneinnretningen i henhold til oppfinnelsen omfatter det pseudodifferensielle deteksjonsforsterkersystem en rekke systemunderblokker, og da omfatter hver underblokk en rekke deteksjonsforsterkerkretser for å detektere polarisasjonstilstanden til et tilsvarende antall minneceller i parallell.

Den foreliggende oppfinnelse skal nå forklares mer detaljert ved hjelp av en omtale av utførelseseksempler og i forbindelse med de vedføyde tegninger, på hvilke fig. 1 viser en skjematisk hysteresekurve for et ferroelektrisk minnemateriale,

fig. 2a en prinsippskisse av et passivt, matriseadresserbart arrangement med kryssende elektrodelinjer,

fig. 2b en prinsippskisse av en passiv matrise med celler som rommer ferroelektrisk materiale plassert mellom overlappingen av kryssende elektrodelinjer,

fig. 3 et blokkdiagram av en minneinnretning i henhold til den foreliggende oppfinnelse,

fig. 4 et kretsdiagram av en foretrukket utførelse av en pseudodifferensiell deteksjonsforsterkerkrets i henhold til en foreliggende oppfinnelse,

fig. 5 et blokkdiagram av et pseudodifferensielt deteksjonsforsterkersystem i henhold til foreliggende oppfinnelse,

fig. 6 et skjematisk blokkdiagram av et generelt pseudodifferensielt deteksjonsforsterkersystem i henhold til den foreliggende oppfinnelse,

fig. 7 et deteksjonsforsterkersystem i henhold til oppfinnelsen som anordnet i et passivt matrisearrangement med kryssende elektrodelinjer lik arrangementet vist på fig. 2a og med ladningslagrende anordninger forbundet mellom de kryssende elektrodelinjer,

fig. 8 et deteksjonsforsterkersystem i henhold til oppfinnelsen og som anordnet i første utførelse av et passivt, matriseadresserbart minne i henhold til oppfinnelsen, og

fig. 9 et deteksjonsforsterkersystem i henhold til oppfinnelsen og som anordnet i en annen utførelse av et passivt, matriseadresserbart minne i henhold til oppfinnelsen.

Før den foreliggende oppfinnelse forklares med henvisning til de foretrukkede utførelser, skal det gis en kort oversikt over dens generelle bakgrunn med spesiell henvisning til hysteresen til ferroelektriske materialer og strukturen til matriseadresserbare, ferroelektriske minner.

Med henvisning til fig. 1 forandrer et materiale med en hysteresekurve 100 sin polarisasjonsretning ved påtrykking av et elektrisk felt som overstiger koersitivfeltet Ec. Hysteresekurven er vist med spenning fremfor feltet langs abscisseaksen da dette er hensiktsmessig. Spenningen beregnes ved å multiplisere feltet med tykkelsen av det ferroelektriske materiallag. En metningspolarisasjon P$ opptrer hver gang et krysningspunkt, dvs. en minnecelle, utsettes for den nominelle svitsjespenning Vs. Straks det elektriske felt fjernes, vil polarisasjonen returnere til én av de to remanente polarisasjonstilstander +Pr ved 110 og -Pr ved 112.

Fig. 2a viser en matrise av ortogonalt kryssende elektrodelinjer. Som en tilpasning til standard terminologi vil det heretter refereres til de horisontale (rad-) elektrodelinjer som ordlinjer 200, forkortet WL, og til de vertikale (søyle-) elektrodelinjer som bitlinjer 210, forkortet BL. Under driv- og

deteksjonsoperasjoner aktiveres en valgt ordlinje 202 og én eller flere bitlinjer 212. Det er ønskelig å påtrykke en spenning som er tilstrekkelig høy til å svitsje en gitt minnecelle 220, se fig. 2b, enten for å definere en gitt polarisasjonsretning i denne celle (skriving) eller for å overvåke den innstilte polarisasjonsretning (lesing). Det ferroelektriske materiallag plassert mellom elektrodene 200, 210 fungerer som en ferroelektrisk kondensator 222. Følgelig velges cellen 220 ved å sette potensialene til den forbundne ordlinje 202 og bitlinje 212 (de aktive linjer) slik at differansen blir lik den nominelle svitsj espenning Vs. Samtidig må de tallrike ordlinjer 200 og bitlinjer 210 som krysser ved celler 220 som ikke adresseres, kontrolleres med hensyn til potensial slik at forstyrrelsesspenninger på disse cellene 220 holdes på et minimum.

Det kan være nyttig å gjennomgå den samlede virkemåte og struktur for den

passive, matriseadresserbare minneinnretning på en mer generell måte, med henvisning til fig. 3 og hva som i det følgende som eksempel er betegnet som et ferroelektrisk minne, slik det er generelt kjent i teknikken, mens det i henhold til oppfinnelsen da benyttes pseudodifferensielle deteksjonsforsterkere for å detektere polarisasjonstilstandene til ferroelektriske minneceller.

Fig. 3 viser på forenklet blokkdiagramform strukturen og/eller funksjonelle elementer i matriseadresserbar, ferroelektrisk minneinnretning i henhold til den foreliggende oppfinnelse. Minnemakroen 310 består av en minnegruppe 300, rad-

og søyledekodere 32; 302, deteksjonsforsterkere 306, datalåser 308 og redundante ord- og bitlinjer 304; 34. Minnegruppen 300 inneholder matrisene av ordlinjer 200

og bitlinjer 210. Rad- og søyledekoderne 32; 302 dekoder adressene til minneceller, mens deteksjon utføres av deteksjonsforsterkerne 306. Datalåsene 308 holder dataene inntil en del eller alle dataene er overført til minnekontrollogikken 320. Dataene lest fra minnemakroen 310 vil ha en viss bitfeilrate (BER) som kan

reduseres ved å erstatte ødelagte ord- og bitlinjer i minnegruppen 300 med redundante ord- og bitlinjer 304; 34. For å utføre feildeteksjon kan minnemakroen

310 ha datafelter som inneholder informasjon om feilkorreksjonskode (ECC). Modulen for minnekontrollogikken 320 skaffer et digitalt grensesnitt for minnemakroen 310 og kontrollerer lesingene og skrivingene til minnegruppen 300. Minneinitialisering og logikk for å skifte ut ødelagte ord- og bitlinjer med redundante ord- og bitlinjer 304; 34 vil også finnes i minnekontrollogikken 320. Innretningens kontroller 330 forbinder minnekontrollogikken 320 med eksterne busstandarder. En ladningspumpemekanisme 340 genererer noen av spenningene som er nødvendig for å skrive og lese minnecellene.

Spesifikke og foretrukkede utførelser som benyttet for lagring og lesing av data til og fra de ferroelektriske minneceller som omtalt i det foregående, skal nå beskrives i forbindelse med det generelle problem å detektere de meget mindre signaler som fås ved lesing av minneceller i passive, matriseadresserbare minner. Spesielt er denne egenskap uttrykt i forskjellen i størrelse mellom bakgrunnsstrømmen i den aktive bitlinje og ladning som utgår fra en valgt minnecelle som leses.

Den generelle løsning på unøyaktig forsterkning av de små inngangssignaler er som foreslått i den foreliggende oppfinnelse å innføre en mer forseggjort svitsjekondensator med høyere forsterkning og autonull-offsetkansellering og svært god ladningsbalanse. Dette forutsetter at en referansespenning dannes ved å benytte et par av ferroelektriske kondensatorer, hver polarisert i en motsatt polarisasjonstilstand. Den enkeltterminerte referansespenning generert av referanseceller kan da benyttes til å lette sammenligningen av minnecellesignaler generert i andre ferroelektriske kondensatorer da bakgrunnsstrømmene meget lettere lar seg kompensere.

Deteksjonsforsterkersystemer som benyttet ved minneinnretningen i henhold til oppfinnelsen skal nå beskrives mer detaljert med henvisning til fig. 4 og 5. Fig. 4 viser et kretsdiagram av en pseudodifferensiell deteksjonsforsterkerkrets og denne deteksjonsforsterkningskrets svarer til deteksjonsforsterkeren benyttet i et deteksjonsforsterkersystem i henhold til oppfinnelsen som gjengitt på fig. 5, hvor deteksjonsforsterkerkretsene er angitt ved operasjonsforsterkerblokkene 500, 502, 504. På fig. 5 representerer operasjonsforsterkerblokkene 502 og 504 to referanseforsterkere som er forbundet i parallell. To referansebitlinjer 508, 510 er forbundet ved den felles inngang, nemlig nodene INR til de to referansedeteksjonsforsterkere 502, 504. Straks forut for leseoperasjonen skrives én av de to referansebitlinjeelementene 514a; 516a med en logisk 1 og den andre skrives med en logisk 0. Deretter vil under leseoperasjonen en resulterende spenning på noden CHREF representere et gjennomsnitt av en tilstand logisk 1 og en tilstand logisk 0. Den resulterende såkalte ladningsreferanse på noden CHREF blir ytterligere forsterket av den primære deteksjonsforsterker 500. Forsterkningen fra node CHREF til differensialutgangen Voutdiff = SA0Utp - SAoutm er slik at referansenivået gitt av forskjellen Vouidiff vil kansellere ladningen injisert av det aktive element ved noden 1NR med halvparten av spenningsforskjellen mellom en logisk 1 og en logisk 0. Under antagelse av en god tilpasning mellom bitlinjekapasitansen og den ferroelektriske ladning vil Voutdiff-spenningen tilsvare en logisk 1 og en logisk 0 på en aktiv bitlinje BL være sentrert på 0 V. På denne måte vil et minneelement i tilstanden logisk 1 ha en Vouldiff > 0 og et element i en logisk tilstand 0 Voutdiff < 0. Voutdiff-spenningen blir deretter låst for å detektere en logisk tilstand svarende til den leste databit.

Det skal forstås at deteksjonsforsterkersystemet på fig. 5 kan omfatte et stort antall « deteksjonsforsterkere 500 og følgelig representerer elementet 530 på fig. 5 lastkapasitansen til de ikke viste «-1 deteksjonsforsterkere identiske med deteksjonsforsterkeren 500.1 en praktisk utførelse har følgelig deteksjonsforsterkersystemet som gjengitt på fig. 5 en node CHREF som er felles forbundet til f.eks. 32 aktive deteksjonsforsterkere 500. Med andre ord representerer fig. 5 en blokk av én node CHREF forbundet med n aktive deteksjonsforsterkere 500. Det skal forstås at n kan velges tilstrekkelig stor slik at deteksjonsforsterkersystemer som benyttes i oppfinnelsen kan romme et meget stort antall deteksjonsforsterkere 500 som deler den samme node CHREF og to referanseforsterkere 502, 504. Videre kan hver minneinnretning omfatte en rekke deteksjonsunderblokker av deteksjonsforsterkersystemet og identiske med den vist på fig. 5.

Nå skal kretsdiagrammet til en pseudodifferensiell deteksjonsforsterker lik én av operasjonsforsterkerblokkene 500, 502, 504 på fig. 5 beskrives med henvisning til kretsdiagrammet på fig. 4 som viser kretsopplegget for en enkelt pseudodifferensiell deteksjonsforsterker. Det skal forstås at kretsdiagrammet på fig. 4 er forholdsvis skjematisk og derfor innbefatter parasittiske elementer som ikke i det hele tatt har noe å gjøre med kretsens funksjonalitet. F.eks. kan diodene 470a, b, c, d, e, jordet henholdsvis ved 460a, b, c, d, e, f betraktes som bare parasittiske komponenter og er på ingen måte sentrale for driften av deteksjonsforsterkerkretsen som sådan.

I en generelt foretrukket utførelse av den foreliggende oppfinnelse blir problemet med forekomst av store bakgrunnsstrømmer og små inngangssignaier håndtert ved å implementere pseudodifferensielle deteksjonsforsterkere som har balansert og symmetrisk utførelse. Dette skal nå forklares med henvisning til kretsdiagrammet for den pseudodifferensielle deteksjonsforsterker på fig. 4.1 den forbindelse skal betegnelsen på de forskjellige noder gjengitt på denne figur også benyttes som referanse for spenningene på disse noder.

En forspenning Vt,jasp legges på ved grindelektroden til strømkildetransistoren 400. Kildeelektroden og substratet til strømkildetransistoren 400 av p-typen er koblet til en spenningsforsyningslinje V33. Drenelektroden til transistoren 400 skaffer forspenningsstrømmen til den felles kildekobling av differensielle partransistorer 402, 404 av p-typen. For å redusere kretsarealet deler p-kanalinnretninger felles NWELL-legemer over alt hvor forspenningskravet for korrekt funksjonalitet tillater det. Følgelig deler transistorene 400, 402 og 404 et felles legeme som er forbundet med linjen V33. Inngangene INP og INM er koblet til grindelektrodene på henholdsvis differensialpar-inngangstransistorene 402 og 404. Drenelektrodene til differensialpar-inngangstransistorene 402 og 404 driver kildeelektrodene til henholdsvis kaskodetrinntransistorene 410 og 412. Dette kaskodetrinn øker dramatisk deteksjonsforsterkerens deteksjonsforsterkning i åpen sløyfe. Tilsvarende er n-kanals strømkildeforspenningstransistorer 438 og 440 koblet i kaskode med n-kanaltransistorer 434 og 436, noe som også øker deteksjonsforsterkerens forsterkning i åpen sløyfe. Deteksjonsforsterkerutgangssignalet er gitt som differansen mellom nodene OUTP og OUTM. Differansesignalet OUTP-OUTM er spenningen som svarer til den integrerte ladningsforskjell mellom den aktive bitlinje (node "IN" på fig, 5) og ladningsreferansebitlinjene (noder "INR" på fig. 5) ved slutten av en lesesyklus. p-kanaltransistorer 406, 408, 422, 424, 426, 428 benyttes alle som enkle toklemmers MOS-kondensatorer i konstruksjonen på fig. 4. Kapasitive transistorer 426, 428 skaffer fellesmodetilbakekobling til grindelektrodene på strømkildetransistorene 438, 440 ved node VCM. Under ladningsintegrasjon er VCM-spenningen proporsjonal med fellesmodeutgangsspenningen (OUTP+OUTM)/2. Negativ tilbakekobling gjennom kapasitive transistorer 426, 428 ved node VCM til grunnelektrodene på strømkildeinnretningene 438, 440 styrer og opprettholder fellesmodeutgangsspenningen under ladningsintegrasjonen. - I forbindelse med den ovenstående drøftelse skal det bemerkes at inngangstransistorene likeså gjerne kunne være n-kanaltransistorer og strømkildetransistorene p-kanaltransistorer. Med andre ord er kretsimplementeringen ikke avhengig av ledningsmoden til transistorene i en gitt sammenheng, dersom kretsfunksjonaliteten forøvrig opprettholdes.

Det vil ses at den pseudodifferensielle deteksjonsforsterkerkrets omfatter en fellesmodetilbakekoblingssløyfe med svitsjekondensatorer for å styre den leverte fellesmodespenning. Med andre ord består fellesmodetilbakekoblingssløyfen av kapasitive elementer eller transistorer 426, 428, n-kanals strømkildetransistorer 438, 440, 434, 436 og n-kanals svitsjetransistorer 430, 432. Ved starten av hver lesesyklus er svitsjetransistorene 430, 432 sluttet (spenningen på nodene CMCP og CMCM er høy), hvilket nullstiller spenningen på de kapasitive tilbakekoblingstransistorer 426, 428. Deretter blir CMPC- og CMCM-spenningene dratt til lav, hvilket slår av svitsj etransistorene 430, 432, slik at det derved etableres en kapasitiv tilbakekoblingssløyfe fra nodene OUTM, OUTP til node VCM og grindelektrodene på transistorene 438, 440. Da de kapasitive transistorer 426, 428 er avstemt til hverandre, vil bare forandringer i fellesmodeutgangen (OUTP+OUTM)/2 overføres til node VCM og den negative tilbakekobling holde fellesmodeutgangsspenningen konstant under lesesyklusen.

Den pseudodifferensielle deteksjonsforsterkerkrets omfatter også anordninger for innebygget fellesmodeselvforspenningsgenerering for svitsj ekondensatorer. Fellesmodeselvforspenningen genereres mest når svitsj etransistorene 430, 432 er sluttet (nodene CMCP og CMCM settes høy) fra begynnelsen av hver lesesyklus. Dette etablerer en fellesmodeforspenning lik spenningen Vgs til strømkildetransistorene 438, 440 ved node VCM.

Under lesesyklusen fungerer deteksjonsforsterkeren 500 og referanseforsterkere 502, 504 alle som integratorer. Konstruksjonen på fig. 4 benyttes for alle tre forsterkere 500, 502, 504 på fig. 5. Spesielt er den kapasitive transistor 406 integratorens tilbakekoblingskondensator som benyttes i deteksjonsforsterkerne 500, 502, 504. Under integrasjon blir ladningen fra node INR vist på fig. 5, integrert av referansedeteksjonsforsterkerne 502 og 504 (forbundet i parallell) og overføres til de respektive transistorer 406 i disse (også forbundet i parallell) på fig. 4. Den resulterende spenning på den kapasitive transistor 406 i hver forsterker 502, 504 inverteres og bufres og dukker opp på node CHREF (fig. 5). Under integrasjonen blir likeledes ladning fra node FN integrert av deteksjonsforsterkeren 500 og overføres til dens kapasitive transistor 406. Nettoresultatet er at ladningsdifferansen mellom nodene IN og INR integreres og fås differensielt som differanseutgangen SAoutp - SAouim- Denne differansen er proporsjonal med ladningsdifferansen Qjnr-Qin-

En dummy-tilbakekoblingstransistor 408 for integratoren er plassert på referansesiden av hver forsterker 500, 502, 504 for å forbedre symmetri og balanse. I denne dummy-transistor av p-typen eller dummy-grindelektrodekondensator er grindelektroden koblet til jord 462a og dens kildeelektrode, drenelektrode og substrat koblet til OUTM-utgangen. I en autonull-plusstransistor 418 av n-type er dens grunnelektrode koblet til autonull-kontrollplussignalet (AZCP), dens kilde koblet til INM-inngangen og dens drenelektrode koblet OUTP-utgangen. Likeledes er det en autonull-minustransistor 416 av n-typen på referansesiden med grindelektroden koblet til autonull-kontrollminussignalet (AZCM), med kildeelektroden koblet til jord 462a og drenelektroden koblet til OUTM-utgangen. Autonull-transistorene 416, 418 utfører en nødvendig svitsjing for å implementere autonull-moden. I en låstransistor 420 av n-typen er grindelektroden koblet til låssignalet (LTCH), dens kilde koblet til INM-inngangen og dens drenelektrode _ koblet til grindelektroden på en p-type transistor 422 som virker som en MOS-kondensator forbundet med nodene OUTM. Ved slutten av integrasjonsperioden vil et LTCH-signal logisk 1 slå på transistoren 420 og forbinde den kapasitive transistor 422 mellom nodene INM og OUTM, slik at det innføres en positiv tilbakekobling som vil "låse" utgangssignalet til den korrekte tilstand. For bedre symmetri er lignende transistorer 414 og 424 innbefattet, men skaffer ikke ytterligere positiv tilbakekobling. Slik det kan ses av fig. 5, blir LTCH-signalene bare benyttet i deteksjonsforsterkeren 500. LTCH-signalet aktiveres aldri (og er derfor bundet til jord) for referansedeteksjonsforsterkerne 502, 504.

Av det ovenstående avsnitt vil det ses at den pseudodifferensielle forsterkerkrets omfatter en innebygget positiv tilbakekoblingslås, idet den positive tilbakekobling skaffes med en kapasitiv transistor 422 og svitsjetransistoren 420. Regenerativ positiv tilbakekobling kan fås ved å dra LTCH-noden høy ved slutten av en lesesyklus. Dette vil slå på svitsj etransistoren 420 og dermed skaffe positiv tilbakekobling fra forsterkernoden OUTM tilbake til inngangsnoden INM gjennom grindelektrodekapasitansen til den kapasitive transistor 422.

Det skal bemerkes at alle nodene angitt på fig. 4 er omvendt forspent og er innbefattet med tanke på simulering for mer presist å modellere NWELL-kapasitansen forbundet med de forskjellige p-kanaltransistorer. Disse diodene kan generelt ignoreres med tanke på denne drøftelse.

n-kanalsvitsjetransistorer 430, 432 er begge styrt av CMC-signalet på fig. 5 (CMCP og CMCM er kortsluttet på fig. 5). Forut for ladningsintegrasjon settes spenningen på de kapasitive kondensatorer 426, 428 til null ved å benytte nivået logisk 1 på CMC, hvilket slår på n-kanaltransistorene 430, 432. Transistorene 430, 432 blir deretter slått av ved den fallende kant av det digitale kontrollsignal CMC. Dette nuller spenningen på de kapasitive kondensatorer 426, 428 og etablerer dermed fellesmodenivået på nodene OUTP, OUTM og VCM.

Som ovenfor nevnt, er det en fellesmodetransistor 432 i forsterkerkretsen. Denne transistor av n-typen mottar fellesmode-kontrollplussignalet (CMCP) på sin grindelektrode, mens drenelektroden er koblet til VCM-kontrolIsignalet og kildeelektroden koblet til OUTP-utgangen og jord 460e via diode 470e. Fellesmode-kontrollminussignalet CMCM mater grindelektroden til en annen fellesmodetransistor 430 plassert på referansesiden. I den sistnevnte transistor av n-typen er drenelektroden koblet til VCM-kontrollsignalet og kildeelektroden koblet til OUTM-utgangen og jord 460f via diode 470f.

Kaskodekobling blir benyttet overalt i den pseudodifferensielle deteksjonsforsterkerutførelse på OUTP- og OUTM-utgangene for å øke forsterkningen i åpen sløyfe som allerede nevnt. Fellesmodetilbakekoblingen til den felles grindnode på forsterkningstransistorene 434, 436, 438, 440 i åpen sløyfe styrer strømmen og opprettholder dermed kontroll av fellesmodeutgangsspenning. Et differensialsignal over OUTP- og OUTM-utgangene har ingen virkning på VCM-kontrollsignalet.

Under fellesmode-selvforspenningsgenerering eller oppfriskingsmode, er fellesmodetransistorene 430, 432 autonull-transistorene 416, 418 og låstransistorene 414, 420 alle "sluttet", hvilket betyr at kontrollsignalene AZCP, CMCP, CMCM og LTCH alle befinner seg i en "høy" logisk tilstand. Dette vil oppfriske fellesmodespenningen på INP- og INM-inngangene så vel som OUTP- og OUTM-utgangene i deteksjonsforsterkerkretsen. I et neste trinn forblir autonull-transistorene 416, 418 "sluttet", mens deteksjonsforsterkerkretsen plasseres i autonull-mode. Kontrollsignalene AZCP og LTCH befinner seg i logisk tilstand "høy", mens kontrollsignalene CMCP og CMCM svitsjer til logisk tilstand "lav" ved dette punkt. Denne operasjonen nuller forsterkerkretsens offset. Straks den har stabilisert seg, plasseres forsterkerkretsen i en forsterkningsmode hvor kontrollsignalet AZCP, CMCP, CMCM og LTCH alle befinner seg i en logisk tilstand "lav" og hvor fellesmodetransistorene 430, 432, autonull-transistorene 416, 418 og låstransistorene 414, 420 alle er åpne. Forsterkerkretsen vil integrere differansen mellom den aktive bitlinje (node IN på fig. 5) og ladningsreferansen (noden CHREF på fig. 5) når den befinner seg i forsterkningsmoden. Denne forsterkningsmode opphører når kontrollsignalet LTCH svitsjer tilbake til den "høye" logiske tilstand og frembringer dermed en regenerativ tilbakekobling og tvinger signalet OUTP- og OUTM-utgangene til låsing basert på fortegnet til signalet.

I forbindelse med styring av den utgitte fellesmodespenning og selvforspenningsgenerering av fellesmode fås autonull-offsetkansellering. Mer bestemt vil dette finne sted som følger. Ved begynnelsen av hver lesesyklus settes noden AZCP til høy. Dette slutter svitsj etransistoren 418 i hver deteksjons- og referanseforsterker slik at en forspenning opprettes på nodene IN, INR og CHREF og den spenning er lik Vgs fra strømkildetransistorene 438, 440. Etter at nodene CMCP og CMCM er satt lave, mens noden AZCP forblir høy, fås en liten inngangs-offsetspenningsdifferanse rN-INR=[(IN-CHREF)-(INR-CHREF)] mellom alle aktive bitlinjer og deres forbundne referanse. Etter at noden AZCP er satt til lav, blir denne offsettspenningsforskj ellen samplet og holdt på bitlinjekapasitansen slik at spenningsforskjellen mellom de aktive bitlinjer og referansebitlinjene initialiseres til inngangsoffsetpenningen på den pseudodifferensielle deteksjonsforsterkerkrets. Dette reduserer effektivt deteksjonsforsterkeroffset til et akseptabelt lavt nivå.

Fig. 5 viser en foretrukket utførelse av et pseudodifferensielt

deteksjonsforsterkersystem til bruk i den foreliggende oppfinnelse og som er i stand til nøyaktig å forsterke et meget lite inngangssignal. Den svarer også til en forseggjort høyforsterkingssvitsjekondensator med autonull offsetkansellering og ypperlig ladningsbalanse.

En første referansebitlinje 508 og en annen referansebitlinje 510 kortsluttes sammen med node INR. Referansebitlinjer 508, 510 innbefatter referanseminneceller 514a, 514b, 516a, 516b og jord 514c, 516c. Kombinasjonen av referanseminneceller 514b, 516b og jord 514c, 516c svarer til inaktive jordlinjer 200. En forsyningsspenning VS mates til referanseminnecellene 514a, 516a på de aktive ordlinjer 202.1 INR-noden forsterkes av de to referanseforsterkere 502, 504 som er forbundet i parallell og som fungerer som en bufferforsterker som mater det bufrede INR-signal til node CHREF. De to referanseforsterkere 502, 504 og den første deteksjonsforsterker 500 har alle en struktur som svarer til den som er vist på fig. 4. Noden CHREF, også kjent som ladningsreferansenoden, er gjennomsnittet av ladningen knyttet til en logisk "1" og en logisk "0". På fig. 5 svarer den første referansebitlinje 508 til ladningen for en logisk "0" og den annen referansebitlinje 510 svarer til ladningen for en logisk "1". Det skal bemerkes at kontrollsignalene AZCM og LTCH til de to referanseforsterkere 502, 504 er koblet til jord 528a, 528b.

Den første referanseforsterker 502 i parallell med en annen referanseforsterker 504 skaffer en bufret kopi av INR-noden til CHREF-noden som deretter tjener som en felles referanseinngang til en gruppe av deteksjonsforsterkere som deler det samme CHREF-signal. Fig. 5 viser bare en første deteksjonsforsterker 500 i den nevnte gruppe av deteksjonsforsterkere. Lasten til de andre deteksjonsforsterkere er innbefattet skjematisk med CSAIN-kondensatoren 530 som skjematisk omfatter kondensatoren 532 og jord 534. Den første deteksjonsforsterker 500 vil deretter forsterke forskjellen mellom sin forbundne bitlinje 506, betegnet som node IN, og CHREF-noden. Utgangssignalet fra den første deteksjonsforsterker 500 tas differensielt mellom nodene SAoulp og SA<jUtm og omformes til et digitalt logisk nivå avhengig av fortegnet til differanseresultatet. Hele gruppen av deteksjonsforsterkere vil fungere på samme måte som den første deteksjonsforsterker 500. Den forbundne bitlinje 506 innbefatter minneceller 512a, 512b, signal 518a og jord 526a. De to

sistnevnte danner sammen en raddekoder 32. Signalet 518a er det samme som forsyningssignalet VS benyttet til å lade referansebitlinjeelementene.

Videre er det en annen jord 528e som kortslutter AZCM-kontrollsignalet til den første deteksjonsforsterker 500. Kontrollsignalene AZCP, CMCP, CMCM og LTCH

til den første deteksjonsforsterker 500 styres av de digitale kontrollsignaler 518b, 518c, 518d og de koblede jordinger 526b, 526c, 526d. Endelig forsyner den første deteksjonsforsterker 500 og de to referanseforsterkere 502, 504 med en grind-kildeforspenning fra det forbundne arrangement 520, 522, 524 og til sine respektive innvendige strømkildetransistorer 400.

Deteksjonsforsterkersystemet som vist på fig. 5 kan ses som mer forseggjort versjon av en generell deteksjonsforsterker med pseudodifferensielle deteksjonsforsterkere som kan benyttes i enhver anvendelse for å detektere ladninger eller for bruk med innretninger hvor det foreligger en passende ladningsreferanse. Dette kunne naturligvis være tilfelle med ferroelektriske minner hvor minnecellene er de individuelle ladningslagrende anordninger. Den minimalistiske tilnærmelse til et deteksjonsforsterkersystem er vist på fig. 6 som kan anses som en generalisert versjon av deteksjonsforsterkersystemet på fig. 5, men bare en eneste ladningslagrende anordning eller kondensator 601 som svarer til kondensatoren 512a på fig. 5. Første og andre ladningsreferanseanordninger 600a, 600b er forbundet med en felles inngangsnode AWL, som også er inngangsnoden til kondensatoren 601. Ladningsreferanseanordningene 600a, 600b svarer til kondensatorene 514a, 516a på fig. 5. Ladningsreferanseanordningene 600a, 600b har respektive utgangsnoder RBLi, RBL2 som er kortsluttet mellom nodene INR og forbundet til inngangen INM på hver pseudodifferensiell referansedeteksjonsforsterker RSAi, RSA2 som således er forbundet i parallell og naturligvis svarer til de pseudodifferensielle deteksjonsforsterkere 502, 504 på fig.

5. De pseudodifferensielle referansedeteksjonsforsterkere RSAi, RSA2 har en felles

utgangsnode CHREF som er forbundet med referanseinngang INP på en pseudodifferensiell deteksjonsforsterker SA. Ladningslagringsanordningen 601, hvis kapasitans skal detekteres, har en utgangsnode ABL forbundet med en inngang på deteksjonsforsterkeren SA. Forbindelsene i arrangementet på fig. 6 er i alle henseende lik de på fig. 5 bortsett fra at det har bare en eneste ladningslagrende anordning 600 og en enkelt pseudodifferensiell deteksjonsforsterker SA.

Deteksjonsforsterkersystemet i henhold til oppfinnelsen og som vist på fig. 6, kan lett tilpasses til deteksjon av ladningsverdier eller polarisasjonsverdier på en rekke ladningslagrende anordninger. Dette er vist på fig. 7 som kan ses som en mer omfattende versjon av deteksjonsforsterkersystemet i henhold til oppfinnelsen som vist på fig. 5. Det kan også ses som en utvidelse av deteksjonsforsterkersystemet som er gjengitt på fig. 6, men nå innrettet til å detektere ladninger på en rekke ladningslagrende anordninger. På fig. 7 er disse ladningslagrende anordninger

anordnet i form av kondensatorer 700, 701 mellom felles inngangsnoder WL og felles utgangsnoder BL. Ladningsreferanseanordninger 700, dvs. kondensatorer som

svarer til ladningsreferanseanordninger 600a, 600b på fig. 6, er forbundet i par med felles inngangsnoder WLi...WLm og har felles utgangsnoder RBL], RBL2, mens en ladningsanordning eller kondensator 701 har felles utgangsnoder BLi...BL„ som vist. De felles utgangsnoder RBL], RBL2 på ladningsreferanseanordningene 700 er forbundet med inngangene på respektive deteksjonsforsterkere RSAi, RSA2 som har utganger forbundet med den felles referansenode CHREF. Forbindelsene er bortsett fra et par av ladningsreferanseanordninger 700 anordnet som vist, i alle henseender lik de på fig. 5 og i samsvar med denne figuren er en rekke deteksjonsforsterkere

SAi...SAn anordnet forbundet med sine innganger IN til respektive felles utgangsnoder BL]...BLn på de ladningslagrende anordninger 701. Den felles referansenode CHREF er forbundet med inngangsnoden INP på de respektive deteksjonsforsterkere SA]...SAn. Ved å sammenligne fig. 5 og 7 vil det ses at den sistnevnte har det samme generiske opplegg, men med de individuelle ladningsreferanseanordninger og de ladningslagrende anordninger så vel som de n deteksjonsforsterkere SA spesifikt gjengitt.

Fig. 7 viser hvordan deteksjonsforsterkersystemet i henhold til oppfinnelsen er utført i et passivt matriseadressert arrangement hvor de felles inngangsnoder WLi...WLm kan betraktes som ordlinjene og de felles utgangsnoder RBLi, RBL2;

BLi...BLn kan betraktes som bitlinjene i en mn matrise som naturligvis omfatter

m- n ladningslagrende anordninger 701 som da kunne være minneceller i en passiv ferroelektrisk minnematrise, mens de passende ladningsreferanser skaffes av m par av ladningsreferanseanordninger 700 med respektive felles utgangsnoder RBLi, RBL2 som er referansebitlinjer i minnematrisen.

I den ovenfor drøftede foretrukkede utførelse av oppfinnelsen omfatter deteksjonsforsterkersystemet som benyttet i minneinnretningen i henhold til oppfinnelsen en deteksjonsforsterkerblokksom vist på fig. 5. Denne blokken kunne betegnes som en underblokk av deteksjonsforsterkersystemet, og det vil ses at hvis det bare er én underblokk, kunne deteksjonsforsterkerunderblokken da være identisk med deteksjonsforsterkersystemet selv. Generelt omfatter et deteksjonsforsterkersystem så mange deteksjonsforsterkere som det er bitlinjer i minneinnretningen. I tillegg er det anordnet (minst) to referansebitlinjer i minneinnretningen og forbundet med henholdsivs (minst) to referanseforsterkere i deteksjonsforsterkersystemet. I praksis kan deteksjonsforsterkersystemet omfatte en rekke underblokker og hver av disse underblokkene, selv om ikke spesifikt vist på

fig. 5 skal i realiteten romme n deteksjonsforsterkerne 500 for å detektere polarisasjonen til minnecellene benyttet til datalagring, da det i tillegg til deteksjonsforsterkerne 500 som gjengitt vil være n-1 deteksjonsforsterkere representert av kapasitansen 530 og naturligvis forbundet på samme måte som forsterkerne 500 via felles noder CHREF til referansedeteksjonsforsterkerne

502 504. Et arrangement av denne art vil være anordnet for en helradsutlesning,

dvs. den parallelle utlesning av minneceller på en enkelt ordlinje i minneinnretningen. Imidlertid er en utførelse som vist på fig. 8 foretrukket og ønskelig for å skaffe en forbedret stabilisering av referanseprosedyren. Dette gjøres ved å dele deteksjonsforsterkersystemet i identiske underblokker SB, idet hver underblokk omfatter et antall k deteksjonsforsterkere SA som kan forbindes med tilsvarende antall k bitlinjer og i hver underblokk SB to

referansedeteksjonsforsterkere RSAi, RSA2 som kan forbindes med henholdsvis to referansebitlinjer RSBLi, RSBL2 tilstøtende minnebitlinjene BL tilordnet underblokken SB. Referansebitlinjene RBL danner de felles utgangsnoder for respektive par av referanseminneceller 800. Følgelig vil med et passende antall q av underblokker SB anordnet for parallell utlesning av alle minneceller 801 på en enkelt ordlinje WL, nå i tillegg være par P/RBL av referansebitlinjer RBL, idet antallet q av slike par svarer til antallet q av underblokker. Virkningen er naturligvis

å fordele referansebitlinjene og referanseminnecellene 800 ved angitte posisjoner over hele minnematrisen og øke påliteligheten til referansen, da bidragene fra snikstrømforstyrrelsesspenninger, parasittiske kapasitanser etc. i de virkelige polarisasjonsverdier som leses ut fra minnecellene 801 kan variere over minnegruppen.

Hver underblokk omfatter som angitt k pseudodifferensielle deteksjonsforsterkere SA og alle bitlinjer BL i matrisene er forbundet med respektive deteksjonsforsterker slik at utførelsen på fig. 8 omfatter k- q=n deteksjonsforsterkere.

I en rekke tilfeller, spesielt når minnegruppen er svært stor, dvs. at antallet minneceller anordnet for datalagring er stort, og også med tilsvarende økende datalagringstetthet oppnådd ved å redusere stigningen, dvs. enten avstanden fra en ordlinje eller en bitlinje til neste ordlinje eller bitlinje inklusive den første eller ved å redusere størrelsen av minnecellene, vil det være ønskelig å benytte et antall deteksjonsforsterkere som utgjør en eller annen brøkdel av antallet n bitlinjer i innretningen. Dette utgjør en såkalt segmentert ordlinjestruktur, dvs. hver ordlinje er delt i segmenter omfattende et spesifisert antall minneceller og naturligvis da det samme antall bitlinjer. Denne utførelsen er vist skjematisk på fig. 9, hvor minneceller plassert ved ord- og bitlinjekrysningene for tydelighets skyld ikke er vist. Et deteksjonsforsterkersystem (eller en enkelt deteksjonsforsterkerblokk) vil nå være anordnet med et antall k deteksjonsforsterkere SA svarende til antallet k av bitlinjer BL i hvert ordlinjesegment. En multiplekser MUX eller en passportanordning benyttes for å koble bitlinjene BL i hvert segment til tilsvarende deteksjonsforsterkere i deteksjonsforsterkersystemet. Følgelig kan alle minneceller på et ordlinjesegment leses i parallell og ved f.eks. multipleksing kan de samme deteksjonsforsterkere nå benyttes til utlesning i parallell i hvert påfølgende ordlinjesegment etter tur. Dette innebærer naturligvis at paret av referansedeteksjonsforsterkere RSAi, RSA2 i deteksjonsforsterkersystemet eller blokken tilsvarende skal kunne forbindes via multiplekseren MUX eller passportanordningen til et par P/RBL av referansebitlinjer for hvert ordlinjesegment. Spesifikt vil arrangementet være slik at den første deteksjonsforsterker i deteksjonsforsterkersystemet detekterer en første bitlinje BLj i det første ordlinjesegment, den første bitlinje BLk+i i det annet ordlinjesegment osv., den annen deteksjonsforsterker SA2 i deteksjonsforsterkersystemet den annen bitlinje BL2 i det første ordlinjesegment, den annen bitlinje BLk+2 i det annet ordlinjesegment osv.

Det skal forstås at en typisk anvendelse av deteksjonsforsterkersystemet i minneinnretningen i henhold til oppfinnelsen kan innebære bruken av et stort antall deteksjonsforsterkerblokker og også bruken av et stort antall deteksjonsforsterkere i hver blokk, men bare et. par referanseforsterkere i hver blokk. Det skal også forstås at noden CHREF i hvert tilfelle vil være felles for alle deteksjonsforsterkere i en blokk. Det skal også forstås at når det benyttes en segmentert ordlinjeutførelse og et multiplekset deteksjonsforsterkersystem som ovenfor nevnt, kan deteksjonsforsterkersystemet også deles i et antall underblokker, noe som impliserer at innenfor hvert ordlinjesegment kan det være tilsvarende antall av par av referansebitlinjer. Hvert av parene av referansebitlinjene benyttes for å adressere en søyle av minneceller definert ved krysningene mellom referansebitlinjene og ordlinjene. Minnecellene i en første referansebitlinje i paret kan skrives til tilstanden logisk 1 mens minnecellene i den annen referansebitlinje da skrives til tilstanden i logisk 0.1 destruktiv utlesning finnes det enten sted en polarisasjonsomvending eller ikke i minnecellen. I det første tilfellet fås et stort utgangssignal, f.eks. et strømsignal, og i det annet tilfelle bare et lite utgangssignal. Et gjennomsnitt av disse utgangssignåler genereres og sammenlignes med de virkelige utlesningsverdier fra de datalagrede minneceller, idet den logiske tilstanden til disse er gitt ved at utgangssignalet enten er større eller mindre enn den gjennomsnittelige referanseverdi.

Generelt skal to referanseceller være nødvendig for utlesning av en helradsutlesning eller utlesning av et helt ordlinjesegment. I en utførelse av

deteksjonsforsterkersystemet i minneinnretningen i henhold til oppfinnelsen kan det forestilles brukt bare en eneste referansedeteksjonsforsterker og en enkelt referansebitlinje i tilfellet hvor minnecellen leses slumpmessig og ikke parallell. I dette tilfellet må det imidlertid benyttes en forutlesningssyklus for å stille referanseminnecellen på den aktive ordlinje til én av polarisasjonstilstandene etter tur og skaffer en referanseverdi for hver,.hvorved gjennomsnittet av disse kan genereres og leveres som en referanse til en deteksjonsforsterker.

Fra hva som er anført umiddelbart ovenfor vil det forstås av fagfolk at den forutgående detaljerte drøftelse av foretrukkede utførelser av deteksjonsforsterkersystemet i minneinnretningen i henhold til oppfinnelsen skal utelukkende tjene som eksempel og det skal være innlysende at deteksjonsforsterkere kan modifiseres på forskjellige måter uten å avvike fra ånden og rammen til den foreliggende oppfinnelse som definert i de hertil vedføyde krav.

Claims

1. Deteksjonsforsterkersystem for detektering av ladningen til en passivt adresserbar ladningslagrende anordning (601), karakterisert ved at det omfatter et par av første og andre kortsluttede ladningsreferanseanordninger (600a, 600b) og like den ladningslagrende anordning (601), idet den første ladningsreferanseanordning (600a) har motsatt polarisasjon av den annen ladningsreferanseanordning (600b) og de første og andre ladningsreferanseanordninger (600a, 600b) og ladningslagringsanordningen (601) har en felles inngangsnode (AWL); første og andre parallellkoblede pseudodifferensielle referansedeteksjonsforsterkere (RSAi; RSA2) som hver er forbundet med utgangsnoder (RBLi; RBL2) på ladningsreferanseanordningene (600a;600b), idet de første og andre pseudodifferensielle deteksjonsforsterkere (RS A]; RS A2) er innrettet til å generere utgangsreferansesignaler til en felles referansenode (CHREF); og en pseudodifferensiell deteksjonsforsterker (SA) med en første inngang forbundet til den felles referansenode (CHREF) for å motta et felles referanseinngangssignal og en annen inngang for å motta et utgangssignal fra den ladningslagrende anordning (601); hvorved den pseudodifferensielle deteksjonsforsterker (SA) er i stand til å utføre en terskelsammenligning og generere et utgangsdeteksjonssignal som er indikativt for en polarisasjonstilstand i den lagringsladende anordning (601).

2. Deteksjonsforsterkersystem i henhold til krav 1, karakterisert ved at begge pseudodifferensielle referansedeteksjonsforsterkere (RSA^; RSA2) og den pseudodifferensielle deteksjonsforsterker (SA) er identiske pseudodifferensielle deteksjonsforsterkerkretser.

3. Deteksjonsforsterkersystem i henhold til krav 2, karakterisert ved at hver pseudodifferensiell deteksjonsforsterkerkrets (RSA, SA) omfatter differensielle inngangstransistorpar (402, 404) forbundet med par av transistorer (410, 412) i kaskode og partransistorer (438, 440) for strømkildeforspenning i kaskode med et par av transistorer (434, 436), idet kaskodekoblingen i hvert tilfelle øker deteksjonsforsterkerens forsterkning i åpen sløyfe.

4. Deteksjonsforsterkersystem i henhold til krav 3, karakterisert ved at inngangstransistorene (402, 404) er p-kanaltransistorer og strømkildetransistorene (438, 440) n-kanaltransistorer eller omvendt.

5. Deteksjonsforsterkersystem i henhold til krav 2, karakterisert ved at hver pseudodifferensiell deteksjonsforsterker (RSA, SA) omfatter en semibalansert dobbeltinngang (IN, IND) med en balansert dobbeltutgang (OUTM, OUTP).

6. Deteksjonsforsterkersystem i henhold til krav 2, karakterisert ved at hver pseudodifferensiell deteksjonsforsterkerkrets (RSA, SA) omfatter en svitsjekondensator i felles tilbakekoblingssløyfe (426, 428, 430, 432, 434, 436, 438, 440) for å styre fellesmode-utgangsspenning.

7. Deteksjonsforsterkersystem i henhold til krav 2, karakterisert ved at hver pseudodifferensiell forsterkerkrets (RSA, SA) omfatter en anordning (430, 432) for fellesmode-selvforspenningsgenerering integrert i svitsj ekondensatoren.

8. Deteksjonsforsterkersystem i henhold til krav 2, karakterisert ved at hver pseudodifferensiell deteksjonsforsterkerkrets (RSA, SA) omfatter en innebygget, positiv tilbakekoblingslås (420, 422).

9. Deteksjonsforsterkersystem i henhold til krav 2, karakterisert ved at hver pseudodifferensiell deteksjonsforsterkerkrets (RSA, SA) omfatter en anordning for autonull-dffsetkansellering.

10. Deteksjonsforsterkersystem for detektering av ladningene til en rekke passivt adresserbare ladningslagrende anordninger (701), karakterisert ved at det omfatter minst to par av første og andre kortsluttede ladningsreferanseanordninger (700) like de ladningslagrende anordninger (701), og slik at den første ladningsreferanseanordning (700.,i) har motsatt polarisasjon av den annen ladningsreferanseanordning (700..2) og hver av de minst to par av ladningsreferanseanordninger har en felles inngangsnode (WL) og et par av felles utgangsnoder (RBLi, RBL2) hver forbundet med de første og andre ladningsreferanseanordninger (700) i hver av de minst to par av disse, idet hver felles inngangsnode (WL) til de minst to par av ladningsreferanseanordninger (700) dessuten er forbundet med minst to ladningslagringsanordninger (701); første og andre parallellkoblede pseudodifferensielle referansedeteksjonsforsterkere (RSAj; RSA2) henholdsvis forbundet med den første felles utgangsnode (RBLi) og den annen felles utgangsnode (RBL2) til ladningsreferanseanordningene (700), idet de første og andre pseudodifferensielle referansedeteksjonsforsterkere (RSAj; RSA2) er innrettet til å generere utgangsreferansesignaler til en felles referansenode (CHREF); og minst to pseudodifferensielle deteksjonsforsterkere (SA) som hver har en første inngang (INP) forbundet med den felles referansenode (CHREF) for å motta et felles referanseinngangssignal og en annen inngang (IN) henholdsvis forbundet med en felles utgangsnode (BL) på respektive én av de minst to ladningslagrende anordninger (701) for å motta utgangssignaler derfra, idet de minst to ladningslagrende anordninger (701) utgjør elementene i en gruppe med - ortogonale rader og søyler og med hver av de minst to ladningslagrende anordninger i en rad forbundet med én av de minst to felles inngangsnoder (WL) og hver av de ladningslagrende anordninger i en søyle forbundet med en felles utgangsnode (BL); hvorved hver pseudodifferensiell deteksjonsforsterker (SA) settes i stand til å utføre en terskelsammenligning og generere et utgangsdeteksjonssignal indikativt for en polarisasjonstilstand i en valgt ladningslagrende anordning (701) forbundet dermed.

11. Deteksjonsforsterkersystem i henhold til krav 10, karakterisert ved at de felles inngangsnoder (WL) utgjør et parti av ordlinjeelektroder eller ordlinjer i en passiv matriseadresserbar gruppe av ladningslagrende minneceller (701), at de felles utgangsnoder (RBL) til ladningsreferanseanordningene (700) danner et par av referansebitlinjeelektroder (RBL], RBL2) og de felles utgangsnoder (BL) til lagringsladende anordninger danner bitlinjeelektrodene ellre bitlinjene til den matriseadresserbare gruppe, at hver av referansebitlinjeelektrodene (RBLi, RBL2) er tilordnet til henholdsvis de første og andre pseudodifferensielle referansedeteksjonsforsterkere (RSAi; RSA2), og at hver av de andre bitlinjer (BL) er tilordnet én av de pseudodifferensielle deteksjonsforsterkere (SA), hvorved i en utlesningssyklus en polarisasjonstilstand til den respektive valgte ladningslagrende minnecelle (701) kan detekteres enten sekvensielt eller i parallell og sammenlignes med en referanseverdi.

12. Deteksjonsforsterkersystem i henhold til krav 11, karakterisert ved at deteksjonsforsterkersystemet er anordnet som en underblokk (SB) i en blokk av mer enn ett deteksjonsforsterkersystem av denne art, slik at deteksjonsforsterkerne (RSA, SA) i en underblokk er tilordnet et tilsvarende antall bitlinjeelektroder (BL) i den matriseadresserbare gruppe, og at et par av referansebitlinjer (P/RBL) i de respektive underblokker (SB) er fordelt mellom bitlinjene (BL) til gruppen.

13. Deteksjonsforsterkersystem i henhold til krav 11, karakterisert ved at deteksjonsforsterkersystemet omfatter en multiplekser (MUX) forbundet med bitlinjeelektroder (BL) til den matriseadresserbare gruppe; at et antall k påfølgende bitlinjer (BL) i gruppen definerer et segment av alle ordlinjeelektroder deri, idet antallet k segmentdefinerende bitlinjer svarer til antallet pseudodifferensielle deteksjonsforsterkere (SA) i deteksjonsforsterkersystemet; og at et par av referansebitlinjeelektroder (P/RBL) er anordnet tilstøtende til bitlinjene (BL) i hvert ordlinjesegment og forbinder par av referanseladningslagrende anordninger (700) i hvert ordlinjesegment; hvorved de ladningslagrende minneceller (701) på en enkelt ordlinjeelektrode (WL) i et ordlinjesegment kan leses i parallell og alle ordlinjesegmenter tilsvarende etter tur ved å benytte en passende adresseringsprotokoll og multiplekse bitlinjeelektrodene (BL) i et valgt ordlinjesegment for å etablere deres parallelle tilkobling til respektive pseudodifferensielle deteksjonsforsterkere (SA) i det anordnede deteksjonsforsterkersystem.

14. Ikke-flyktig passiv matriseadresserbar minneinnretning omfattende et elektrisk polariserbart, dielektrisk minnemateriale som viser hysterese, spesielt et ferroelektrisk eller elektret materiale, hvor minnematerialet er anordnet i et lag som kontakterer et første og annet sett av henholdsvis parallelle adresseringselektroder (WL; BL), hvor elektrodene (WL) i det første sett utgjør ordlinjer i' minneinnretningene og er anordnet i hovedsakelig ortogonalt forhold til elektrodene (BL) i det annet sett, idet de siste utgjør bitlinjer i minneinnretningen, hvor minneceller (801) med en kondensatorlignende struktur er definert i minnematerialet ved krysningene mellom ordlinjer og bitlinjer, hvor hver minnecelle kan selektivt adresseres for en skrive/lese-operasjon via en ordlinje (WL) og en bitlinje (BL), hvor en skriveoperasjon til en minnecelle (801) finner sted ved å etablere en ønsket polarisasjonstilstand i cellen ved hjelp av en spenning som påtrykkes cellen via den respektive ordlinje og bitlinje som definerer cellen, hvor den påtrykte spenning enten etablerer en bestemt polarisasjonstilstand i minnecellen (801) eller er i stand til å svitsje mellom dens polarisasjonstilstander, hvor en leseoperasjon finner sted ved å påtrykke en spenning til minnecellen (801) og detektere minst én elektrisk parameter for en utgangsstrøm på bitlinjen (BL), hvor et deteksjonsforsterkersystem er anordnet for å detektere polarisasjonstilstandene til minnecellene (801) under en leseoperasjon, og hvor minneinnretningen er karakterisert ved at deteksjonsforsterkersystemet er et pseudodifferensielt deteksjonsforsterkersystem som omfatter minst én systemunderblokk (SB), og at den minst ene systemunderblokk (SB) omfatter minst én pseudodifferensiell deteksjonsforsterkerkrets (SA) for å detektere en polarisasjonstilstand for minst én minnecelle (801) under leseoperasjonen og minst én pseudodifferensiell referansedeteksjonsforsterkerkrets (RSA) for å detektere en polarisasjonstilstand for minst én referanseminnecelle (800) under leseoperasjonen, idet den minst ene førnevnte krets (SA) er forbundet med den minst ene sistnevnte krets (RSA) via en felles referansenode (CHREF).

15. Minneinnretning i henhold til krav 14, karakterisert ved at den minst ene systemunderblokk (SB) omfatter en rekke av de pseudodifferensielle deteksjonsforsterkerkretser (SA) for å detektere respektive polarisasjonstilstander for en tilsvarende antall minneceller (801) under leseoperasjonen.

16. Minneinnretning i henhold til krav 14 eller 15, karakterisert ved at den minst ene systemunderblokk (SB) omfatter to referansedeteksjonsforsterkerkretser (RSAi, RSA2) for å detektere respektive polarisasjonstilstander has to referanseminneceller (800) under leseoperasjonen, idet referanseminnecellene (800) har motsatte polarisasjonstilstander.

17. Minneinnretning i henhold til krav 16, karakterisert ved at de første og andre referansedeteksjonsforsterkerkretser (RSA), RSA2) er innrettet til å generere et gjennomsnitt av et første og annet referanseminnecelleutgangssignal til den felles node (CHREF), og at minst én deteksjonsforsterker (SA) forbundet med denne, er innrettet til å sammenligne utgangssignalet ved fellesnoden (CHRF) med utgangssignalet fra en minnecelle (801).

18. Minneinnretning i henhold til krav 14, karakterisert ved at den minst ene deteksjonsforsterkerkrets (SA) og den minst ene referansedeteksjonsforsterkerkrets (RSA) er realisert med identiske forsterkerkretser.

19. Minneinnretning i henhold til krav 18, karakterisert ved at de identiske forsterkerkretser (SA, RSA) omfatter en referanseside og en gruppeside, idet referansesiden gjenspeiler kretsstrukturen til gruppesiden.

20. Minneinnretning i henhold til krav 14, karakterisert ved at det pseudodifferensielle deteksjonsforsterkersystem omfatter en rekke systemunderblokker (SB).

21. Minneinnretning i henhold til krav 20, karakterisert ved at hver underblokk (SB) omfatter en rekke deteksjonsforsterkerkretser (SA) for å detektere polarisasjonstilstanden til det tilsvarende antall minneceller i parallell.