JP2010157306A - 相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス - Google Patents
相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス Download PDFInfo
- Publication number
- JP2010157306A JP2010157306A JP2009264354A JP2009264354A JP2010157306A JP 2010157306 A JP2010157306 A JP 2010157306A JP 2009264354 A JP2009264354 A JP 2009264354A JP 2009264354 A JP2009264354 A JP 2009264354A JP 2010157306 A JP2010157306 A JP 2010157306A
- Authority
- JP
- Japan
- Prior art keywords
- current
- bit line
- bias voltage
- pcm cell
- reference current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0076—Write operation performed depending on read result
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】ビットライン9及びPCMセル2が最初に選択され、その選択されたビットラインに第1バイアス電圧(VBL、V00)が印加される。第1バイアス電圧に応答してその選択されたビットラインに流れる第1読み取り電流(IRD00)が第1基準電流(I00)と比較される。第1基準電流は、選択されたPCMセルがリセット状態にあるときは第1読み取り電流が第1基準電流より低く、さもなければ、それより高いというものである。第1読み取り電流と第1基準電流との比較に基づきその選択されたPCMセルがリセット状態にあるかどうか決定する。リセット状態にない場合は、第1バイアス電圧より大きい第2バイアス電圧(VBL、V01)が、選択されたビットライン9に印加される。
【選択図】図1
Description
選択されたPCMセル2が中間結晶状態01、10の一方にあるとの決定がなされた;及び
選択されたPCMセル(2)が更に別の中間結晶状態01、10のいずれにもないとの決定がなされた。
2:PCMセル
3:アレイ
4:行デコーダ
5:列デコーダ
6:メモリコントロールユニット
7:読み取り/プログラムユニット
7a:プログラム回路
7b:読み取り/検証回路
8:ワードライン
9:ビットライン
10:記憶素子
11:選択素子
13:ビットラインバイアス回路
15:センス回路
16:温度センサ
Claims (18)
- ビットラインを選択すると共に、その選択されたビットラインに結合されたPCMセルを選択するステップと、
前記選択されたビットラインに第1バイアス電圧(VBL、V00)を印加するステップと、
前記第1バイアス電圧(VBL、V00)に応答して前記選択されたビットラインに流れる第1読み取り電流(IRD00)を第1基準電流(I00)と比較するステップであって、前記第1基準電流(I00)は、選択されたPCMセルがリセット状態にあるときには、前記第1読み取り電流(IRD00)が前記第1基準電流(I00)と第1の関係にあり、さもなければ、前記第1読み取り電流(IRD00)が前記第1基準電流(I00)と第2の関係にあるというものであるステップと、
前記第1読み取り電流(IRD00)と前記第1基準電流(I00)との比較に基づいて、前記選択されたPCMセルがリセット状態にあるかどうか決定するステップと、
を備えた、相変化メモリセルのマルチレベル読み取り方法において、
前記選択されたPCMセルがリセット状態にない場合には、前記第1バイアス電圧(VBL、V00)より大きな第2バイアス電圧(VBL、V01)を前記選択されたビットラインに印加するステップ、
を更に備えたことを特徴とする方法。 - 前記第2バイアス電圧(VBL、V01)を印加するのに応答して前記選択されたビットラインに流れる第2読み取り電流(IRD01)を第2基準電流(I01)と比較するステップであって、前記第2基準電流(I01)は、選択されたPCMセルが第1中間結晶状態にあるときには、前記第2読み取り電流(IRD01)が前記第2基準電流(I01)と第1の関係にあり、さもなければ、前記第2読み取り電流(IRD01)が前記第2基準電流(I01)と第2の関係にあるというものであるステップと、
前記第2読み取り電流(IRD01)と前記第2基準電流(I01)との比較に基づいて、前記選択されたPCMセルが前記第1中間結晶状態にあるかどうか決定するステップと、
を更に備えた請求項1に記載の方法。 - 前記選択されたPCMセルのプログラミング状態がまだ決定されていない場合は、前記選択されたビットラインに既に印加されたいずれのバイアス電圧(VBL、V00、V01)より大きい更に別のバイアス電圧(VBL、V10)を前記選択されたビットライン(9)に印加するステップと、
前記更に別のバイアス電圧(VBL、V10)を印加するのに応答して前記選択されたビットラインに流れる更に別の読み取り電流(IRD10)を更に別の基準電流(I10)と比較するステップであって、前記更に別の基準電流(I10)は、選択されたPCMセルが更に別の中間結晶状態にあるときには、前記更に別の読み取り電流(IRD10)が前記更に別の基準電流(I10)と第1の関係にあり、さもなければ、前記更に別の読み取り電流(IRD10)が前記更に別の基準電流(I10)と第2の関係にあるというものであるステップと、
前記更に別の読み取り電流(IRD10)と更に別の基準電流(I10)との比較に基づいて、前記選択されたPCMセルが前記更に別の中間結晶状態にあるかどうか決定するステップと、
を更に備えた請求項2に記載の方法。 - 前記選択されたPCMセルのプログラミング状態がまだ決定されていない場合は、前記選択されたビットラインに既に印加されたいずれのバイアス電圧(VBL、V00、V01、V10)より大きい更に別のバイアス電圧(VBL)を前記選択されたビットラインに印加するステップ、
前記更に別のバイアス電圧(VBL)を印加するのに応答して前記選択されたビットラインに流れる更に別の読み取り電流を更に別の基準電流と比較するステップであって、前記更に別の基準電流は、選択されたPCMセルが更に別の中間結晶状態にあるときには、前記更に別の読み取り電流が前記更に別の基準電流と第1の関係にあり、さもなければ、前記更に別の読み取り電流が前記更に別の基準電流と第2の関係にあるというものであるステップ、及び
前記更に別の読み取り電流と更に別の基準電流との比較に基づいて、前記選択されたPCMセルが前記更に別の中間結晶状態にあるかどうか決定するステップ、
を、次の条件、即ち、
前記選択されたPCMセルが前記更に別の中間結晶状態の1つにあると決定され、
前記選択されたPCMセルが前記更に別の中間結晶状態のいずれにもないと決定され、
の1つが満足されるまで繰り返す、請求項3に記載の方法。 - 前記選択されたPCMセルが前記更に別の中間結晶状態のいずれにもないとの決定がなされた場合には前記選択されたPCMセルがセット状態にあると決定するステップを更に備えた、請求項4に記載の方法。
- 複数のビットラインを選択すると共に、その選択された複数のビットラインの各1つに各々接続された複数のPCMセルを選択するステップと、
実際のプログラミング状態が決定されたところの前記選択されたPCMセルの各々を選択解除するステップと、
を更に備えた請求項1に記載の方法。 - デバイスの動作温度(Tc)を感知し、そしてそのデバイスの動作温度(Tc)に基づいて前記第1バイアス電圧(V00)を調整するステップを更に備えた、請求項4に記載の方法。
- 前記第2バイアス電圧レベル及び更に別のバイアス電圧レベルを前記デバイスの温度に基づいて選択するステップを更に備えた、請求項7に記載の方法。
- 前記選択されたPCMセルのプログラミング状態を検証するステップを更に備えた、請求項1に記載の方法。
- 前記検証するステップは、
前記選択されたPCMセルに検証バイアス電圧(VV)を印加する段階と、
前記検証バイアス電圧(VV)に応答して前記選択されたPCMセルに流れる検証電流(IV)を感知する段階と、
前記検証電流(IV)を、各電流予想値(IE00、IE01、IE10、IE11)を含む各検証電流レンジ(RV)と比較する段階と、
を含む請求項9に記載の方法。 - 前記検証電流(IV)が各検証電流レンジ(RV)に入らない場合には、読み取りデータ(D)を再プログラミングするステップを更に備えた、請求項10に記載の方法。
- 行列に配列されて各ワードライン及びビットラインに結合された複数のPCMセルと、
ビットラインを選択し、その選択されたビットラインに結合されたPCMセルを選択するための選択回路と、
前記選択されたビットラインに第1バイアス電圧(VBL、V00)を印加するためのバイアス回路と、
前記第1バイアス電圧(VBL、V00)に応答して前記選択されたビットラインに流れる第1読み取り電流(IRD00)を第1基準電流(I00)と比較するためのセンス回路であって、前記第1基準電流(I00)は、選択されたPCMセルがリセット状態にあるときには、前記第1読み取り電流(IRD00)が前記第1基準電流(I00)と第1の関係にあり、さもなければ、前記第1読み取り電流(IRD00)が前記第1基準電流(I00)と第2の関係にあるというものであり、更に、前記第1読み取り電流(IRD00)と前記第1基準電流(I00)との比較に基づいて、前記選択されたPCMセルがリセット状態にあるかどうか決定するように動作するセンス回路と、
を備えた、相変化メモリセルデバイスにおいて、
前記バイアスは、前記選択されたPCMセルがリセット状態にない場合には、前記第1バイアス電圧(VBL、V00)より大きな第2バイアス電圧(VBL、V01)を前記選択されたビットラインに印加するよう動作できることを特徴とする、相変化メモリデバイス。 - 前記バイアス回路は、
前記選択されたビットラインを、前記選択回路を経て選択的に結合するための電圧レギュレータ要素と、
前記第1バイアス電圧(VBL、V00)を含む複数のバイアス電圧(VBL)の1つがそれに対応するビットラインに印加されるように前記電圧レギュレータ要素を駆動するための電圧コントロール回路と、
を備えた請求項12に記載の相変化メモリ。 - 前記センス回路は、
前記第1基準電流(I00)を含む複数の基準電流(IREF)の1つを選択的に供給するための基準モジュールと、
前記選択回路を経て前記選択されたビットラインに選択的に結合するためのセンス増幅器であって、前記選択されたビットラインに流れる、前記第1読み取り電流(IRD00)を含む読み取り電流(IRD)を感知するように動作できるセンス増幅器と、
を備えた請求項12に記載の相変化メモリ。 - 前記センス回路は、その出力が前記バイアス回路の選択解除入力に結合されて、少なくとも第1読み取り電流(IRD00)が第1基準電流(I00)と第1の関係にあるのに応答してデータ確認信号(DREC)を与え、
前記バイアスは、前記データ確認信号(DREC)に応答して前記選択されたビットラインを選択解除するように動作できる、請求項12に記載の相変化メモリ。 - 前記相変化メモリデバイスの動作温度である温度信号(Tc)を供給するための温度センサを更に備えた、請求項12に記載の相変化メモリデバイス。
- 前記バイアス回路は、前記温度センサに結合され、そして前記温度信号(Tc)に基づいて前記第1バイアス電圧(VBL、V00)を調整するように動作できる、請求項16に記載の相変化メモリデバイス。
- コントロールユニットと、
前記処理ユニットに結合された請求項12に記載の相変化メモリデバイス(1)と、
を備えたシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/345,398 | 2008-12-29 | ||
US12/345,398 US7885101B2 (en) | 2008-12-29 | 2008-12-29 | Method for low-stress multilevel reading of phase change memory cells and multilevel phase change memory |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010157306A true JP2010157306A (ja) | 2010-07-15 |
JP2010157306A6 JP2010157306A6 (ja) | 2010-10-14 |
JP5354596B2 JP5354596B2 (ja) | 2013-11-27 |
Family
ID=42221045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009264354A Active JP5354596B2 (ja) | 2008-12-29 | 2009-10-29 | 相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US7885101B2 (ja) |
JP (1) | JP5354596B2 (ja) |
KR (1) | KR101266145B1 (ja) |
CN (1) | CN101908374B (ja) |
DE (1) | DE102009050746B4 (ja) |
TW (1) | TWI460729B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014506710A (ja) * | 2011-02-25 | 2014-03-17 | マイクロン テクノロジー, インク. | 抵抗メモリ検出方法および装置 |
KR20140054714A (ko) * | 2012-10-29 | 2014-05-09 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 |
JP2016033843A (ja) * | 2014-07-31 | 2016-03-10 | 株式会社東芝 | 不揮発性記憶装置およびその駆動方法 |
JP2021507442A (ja) * | 2017-12-14 | 2021-02-22 | マイクロン テクノロジー,インク. | マルチレベル自己選択メモリデバイス |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011121491A1 (en) * | 2010-03-30 | 2011-10-06 | International Business Machines Corporation | Programming at least one multi-level phase change memory cell |
US8194441B2 (en) * | 2010-09-23 | 2012-06-05 | Micron Technology, Inc. | Phase change memory state determination using threshold edge detection |
KR101652785B1 (ko) | 2010-12-07 | 2016-09-01 | 삼성전자주식회사 | 반도체 장치 및 상기 반도체 장치의 데이터 감지 방법 |
DE112012000372B4 (de) * | 2011-03-10 | 2015-05-21 | International Business Machines Corporation | Programmieren von Phasenwechselspeicherzellen |
US9218876B2 (en) | 2012-05-08 | 2015-12-22 | Micron Technology, Inc. | Methods, articles and devices for pulse adjustments to program a memory cell |
GB2502553A (en) | 2012-05-30 | 2013-12-04 | Ibm | Read measurements of resistive memory cells |
GB2502569A (en) | 2012-05-31 | 2013-12-04 | Ibm | Programming of gated phase-change memory cells |
GB2502568A (en) | 2012-05-31 | 2013-12-04 | Ibm | Memory apparatus with gated phase-change memory cells |
US9606908B2 (en) | 2012-08-17 | 2017-03-28 | International Business Machines Corporation | Memory controller for memory with mixed cell array and method of controlling the memory |
US9298383B2 (en) | 2012-08-17 | 2016-03-29 | International Business Machines Corporation | Memory with mixed cell array and system including the memory |
US9117519B2 (en) | 2012-08-29 | 2015-08-25 | Micron Technology, Inc. | Methods, devices and systems using over-reset state in a memory cell |
US9183929B2 (en) | 2012-08-29 | 2015-11-10 | Micron Technology, Inc. | Systems, methods and devices for programming a multilevel resistive memory cell |
GB2510339A (en) | 2013-01-30 | 2014-08-06 | Ibm | Method and apparatus for read measurement of a plurality of resistive memory cells |
US8885428B2 (en) * | 2013-02-22 | 2014-11-11 | Sandisk 3D Llc | Smart read scheme for memory array sensing |
CN110619906B (zh) * | 2019-08-19 | 2021-06-25 | 中国科学院上海微系统与信息技术研究所 | 多级相变存储器的读出电路及读出方法 |
KR20210058568A (ko) | 2019-11-14 | 2021-05-24 | 삼성전자주식회사 | 비트라인 전압을 제어하는 저항성 메모리 장치 |
KR102239740B1 (ko) * | 2020-02-10 | 2021-04-12 | 인천대학교 산학협력단 | 상변화 메모리 장치에서의 데이터 리드 동작 방법 |
US11139006B1 (en) * | 2020-03-12 | 2021-10-05 | Ememory Technology Inc. | Self-biased sense amplification circuit |
US11682471B2 (en) | 2020-05-28 | 2023-06-20 | International Business Machines Corporation | Dual damascene crossbar array for disabling a defective resistive switching device in the array |
US11532357B2 (en) * | 2021-01-15 | 2022-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell with temperature modulated read voltage |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005012186A (ja) * | 2003-06-18 | 2005-01-13 | Macronix Internatl Co Ltd | マルチレベルメモリ素子およびこれをプログラムし読出す方法 |
JP2006004480A (ja) * | 2004-06-15 | 2006-01-05 | Sharp Corp | 半導体記憶装置 |
WO2008016946A2 (en) * | 2006-07-31 | 2008-02-07 | Sandisk 3D Llc | Method and apparatus for reading a multi-level passive element memory cell array |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5825046A (en) | 1996-10-28 | 1998-10-20 | Energy Conversion Devices, Inc. | Composite memory material comprising a mixture of phase-change memory material and dielectric material |
US6614683B1 (en) * | 2001-02-26 | 2003-09-02 | Advanced Micro Devices, Inc. | Ascending staircase read technique for a multilevel cell NAND flash memory device |
EP1326254B1 (en) | 2001-12-27 | 2009-02-25 | STMicroelectronics S.r.l. | Architecture of a phase-change nonvolatile memory array |
US7606059B2 (en) * | 2003-03-18 | 2009-10-20 | Kabushiki Kaisha Toshiba | Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array |
US6937507B2 (en) * | 2003-12-05 | 2005-08-30 | Silicon Storage Technology, Inc. | Memory device and method of operating same |
TWI261356B (en) * | 2005-01-03 | 2006-09-01 | Macronix Int Co Ltd | Phase-change multi-level cell and operating method thereof |
JP2006244561A (ja) * | 2005-03-01 | 2006-09-14 | Renesas Technology Corp | 半導体装置 |
US7488968B2 (en) * | 2005-05-05 | 2009-02-10 | Ovonyx, Inc. | Multilevel phase change memory |
KR100738092B1 (ko) * | 2006-01-05 | 2007-07-12 | 삼성전자주식회사 | 상전이 메모리 소자의 멀티-비트 동작 방법 |
US7426134B2 (en) * | 2006-02-24 | 2008-09-16 | Infineon Technologies North America | Sense circuit for resistive memory |
US7542338B2 (en) * | 2006-07-31 | 2009-06-02 | Sandisk 3D Llc | Method for reading a multi-level passive element memory cell array |
US20080101110A1 (en) * | 2006-10-25 | 2008-05-01 | Thomas Happ | Combined read/write circuit for memory |
US7515461B2 (en) * | 2007-01-05 | 2009-04-07 | Macronix International Co., Ltd. | Current compliant sensing architecture for multilevel phase change memory |
US7535756B2 (en) * | 2007-01-31 | 2009-05-19 | Macronix International Co., Ltd. | Method to tighten set distribution for PCRAM |
US7940552B2 (en) * | 2007-04-30 | 2011-05-10 | Samsung Electronics Co., Ltd. | Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices |
-
2008
- 2008-12-29 US US12/345,398 patent/US7885101B2/en active Active
-
2009
- 2009-10-27 DE DE102009050746.9A patent/DE102009050746B4/de active Active
- 2009-10-29 JP JP2009264354A patent/JP5354596B2/ja active Active
- 2009-11-12 KR KR1020090109043A patent/KR101266145B1/ko active IP Right Grant
- 2009-11-13 CN CN200910207182.9A patent/CN101908374B/zh active Active
- 2009-11-26 TW TW098140352A patent/TWI460729B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005012186A (ja) * | 2003-06-18 | 2005-01-13 | Macronix Internatl Co Ltd | マルチレベルメモリ素子およびこれをプログラムし読出す方法 |
JP2006004480A (ja) * | 2004-06-15 | 2006-01-05 | Sharp Corp | 半導体記憶装置 |
WO2008016946A2 (en) * | 2006-07-31 | 2008-02-07 | Sandisk 3D Llc | Method and apparatus for reading a multi-level passive element memory cell array |
JP2009545836A (ja) * | 2006-07-31 | 2009-12-24 | サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニー | マルチレベル受動素子メモリセルアレイを読出す方法および機器 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014506710A (ja) * | 2011-02-25 | 2014-03-17 | マイクロン テクノロジー, インク. | 抵抗メモリ検出方法および装置 |
US9779806B2 (en) | 2011-02-25 | 2017-10-03 | Micron Technology, Inc. | Resistive memory sensing methods and devices |
KR20140054714A (ko) * | 2012-10-29 | 2014-05-09 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 |
JP2014089792A (ja) * | 2012-10-29 | 2014-05-15 | Samsung Electronics Co Ltd | 抵抗体を利用した不揮発性メモリ装置及びその駆動方法 |
KR102023358B1 (ko) * | 2012-10-29 | 2019-09-20 | 삼성전자 주식회사 | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 |
JP2016033843A (ja) * | 2014-07-31 | 2016-03-10 | 株式会社東芝 | 不揮発性記憶装置およびその駆動方法 |
JP2018152153A (ja) * | 2014-07-31 | 2018-09-27 | 東芝メモリ株式会社 | 不揮発性記憶装置およびその駆動方法 |
JP2021507442A (ja) * | 2017-12-14 | 2021-02-22 | マイクロン テクノロジー,インク. | マルチレベル自己選択メモリデバイス |
US11769551B2 (en) | 2017-12-14 | 2023-09-26 | Micron Technology, Inc. | Multi-level self-selecting memory device |
Also Published As
Publication number | Publication date |
---|---|
CN101908374B (zh) | 2014-04-09 |
JP5354596B2 (ja) | 2013-11-27 |
TW201044400A (en) | 2010-12-16 |
US20100165712A1 (en) | 2010-07-01 |
TWI460729B (zh) | 2014-11-11 |
CN101908374A (zh) | 2010-12-08 |
US7885101B2 (en) | 2011-02-08 |
DE102009050746B4 (de) | 2014-11-06 |
KR20100080348A (ko) | 2010-07-08 |
DE102009050746A1 (de) | 2010-07-01 |
KR101266145B1 (ko) | 2013-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5354596B2 (ja) | 相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス | |
JP2010157306A6 (ja) | 相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス | |
US7940552B2 (en) | Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices | |
US6928022B2 (en) | Write driver circuit in phase change memory device and method for applying write current | |
US7646632B2 (en) | Integrated circuit for setting a memory cell based on a reset current distribution | |
KR101887109B1 (ko) | 저항 변화 메모리 장치 및 그에 따른 전류 트리밍 방법 | |
TWI337357B (en) | Method and system for reading memory using bit specific reference level and the memory | |
US7778079B2 (en) | Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices | |
KR101469831B1 (ko) | 향상된 읽기 성능을 갖는 멀티-레벨 상변환 메모리 장치 및그것의 읽기 방법 | |
US7791934B2 (en) | Method for driving multi-level data to a phase change memory device | |
US10861543B2 (en) | Device for switching between different reading modes of a non-volatile memory and method for reading a non-volatile memory | |
KR100882125B1 (ko) | 상 변화 메모리 장치 및 그 동작방법 | |
KR100866657B1 (ko) | 상변화 메모리용 방법, 장치 및 시스템 | |
KR101201858B1 (ko) | 반도체 메모리 장치 | |
US20070238225A1 (en) | Phase change memory with improved temperature stability | |
KR100919582B1 (ko) | 상 변화 메모리 장치 | |
US8456913B2 (en) | Semiconductor memory apparatus and method for controlling programming current pulse | |
US11355191B2 (en) | Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system | |
KR101201841B1 (ko) | 상변화 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130722 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5354596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |