CN101908374B - 用于相变存储器存储单元的低应力多级读取的方法和多级相变存储器设备 - Google Patents

用于相变存储器存储单元的低应力多级读取的方法和多级相变存储器设备 Download PDF

Info

Publication number
CN101908374B
CN101908374B CN200910207182.9A CN200910207182A CN101908374B CN 101908374 B CN101908374 B CN 101908374B CN 200910207182 A CN200910207182 A CN 200910207182A CN 101908374 B CN101908374 B CN 101908374B
Authority
CN
China
Prior art keywords
change memory
storage unit
phase
bias voltage
memory storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910207182.9A
Other languages
English (en)
Other versions
CN101908374A (zh
Inventor
F·贝代斯基
C·雷斯塔
M·费拉托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hengyi Co
Original Assignee
Hengyi Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hengyi Co filed Critical Hengyi Co
Publication of CN101908374A publication Critical patent/CN101908374A/zh
Application granted granted Critical
Publication of CN101908374B publication Critical patent/CN101908374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种用于相变存储器存储单元的多级读取的方法，首先选择位线(9)和PCM存储单元(2)并向所选位线(9)施加第一偏压(VBL、V00)。将响应于第一偏压(VBL、V00)而流过所选位线(9)的第一读出电流(IRD00)与第一基准电流(I00)相比较。第一基准电流(I00)使得第一读出电流(IRD00)在所选PCM存储单元(2)处于复位状态时低于第一基准电流(I00)，否则第一读出电流(IRD00)大于第一基准电流(I00)。然后基于将第一读出电流(IRD00)与第一基准电流(I00)相比较来确定所选PCM存储单元(2)是否处于复位状态。如果所选PCM存储单元(2)未处于复位状态，则向所选位线(9)施加大于第一偏压(VBL、V00)的第二偏压(VBL、V01)。

Description

用于相变存储器存储单元的低应力多级读取的方法和多级相变存储器设备
技术领域
本发明的实施方式涉及一种用于相变存储器存储单元的低应力多级读取的方法和一种多级相变存储器设备。
背景技术
众所周知，相变存储器使用一种具有在具有不同电特性的两个相位之间切换的性质的材料，所述两个相位与材料的两种不同晶体结构相关：非晶形的、无序的相位、以及结晶的或多晶的、有序的相位。因此这两个相位与相当不同的值的电阻率相关。
目前，可以在相变存储器存储单元中有利地使用诸如Te或Se等周期表第VI族元素的合金，该合金称为硫族化物或硫族元素材料。目前最有前途的硫族化物由也称为GST的Ge、Sb和Te的合金（Ge2Sb2Te5）组成，其现在被广泛用于将信息存储在可覆写磁盘上，并且还被提出用于海量存储。
在硫族化物中，当材料从非晶形（电阻性更大）的相位转为结晶的（导电性更大）相位时，电阻率改变两个或更多数量级，反之亦然。
可以通过局部提高温度来获得相变。在150℃以下，两种相位都是稳定的。从非晶形状态开始，并使温度升高至200℃以上，存在晶粒的快速成核现象，并且如果使材料保持在结晶温度足够长的时间，则该材料经历相变并变成晶体。为了使硫族化物回到非晶形状态，必须使温度升高至熔融温度（大约600℃）以上，并随后快速地冷却硫族化物。
已经提出了采用硫族元素材料的性质的存储器设备（也称为相变存储器设备）。
在许多文献中公开了适合于在相变存储器设备和相变元件的可能结构中使用的硫族化物的组成物（参见例如US5,825,046）。
如在EP-A-1326254（对应于US-A-2003/0185047）中所讨论的，相变存储器设备的存储元件包括硫族元素材料和电阻性电极，也称为加热器。
事实上，从电学观点出发，通过促使电流流过与硫族元素材料接触或紧密接近的电阻性电极并因此通过焦耳效应将硫族元素材料加热来获得结晶温度和熔融温度。
特别地，当硫族元素材料处于非晶形、高电阻率状态（也称为复位状态）时，必须施加适当长度和振幅的电流脉冲并允许硫族元素材料慢慢地冷却。在此条件下，硫族元素材料改变其状态并从高电阻率状态切换到低电阻率状态。更确切地说，根据脉冲的持续时间和振幅，可以通过硫族元素存储元件来形成不同受控导电性的结晶路径。实际上，可以通过施加适当的电流分布来调整结晶路径的平均横截面。因此，可以可重复地将相变材料的电阻率设置为多个层级之一，从而提供多级相变存储器，其可以在每个存储单元中存储一个位以上。
可以通过高振幅电流脉冲和快速冷却使硫族元素材料相反地转变回非晶形状态。
与任何其它微电子设备一样，多级相变存储器必须克服越来越需要的对缩放（scaling）的要求。事实上，与有意义的信号相比，缩放常常导致干扰增加并因此影响信噪比。例如，在多级相变存储器中，缩放引起对应于不同编程层级的集中分布，因此可用于区别不同层级的裕度减小。而且，选择器和加热器具有更大的电阻，这导致用于给定读取电压的输出电流更小。
另一方面，读取电压必须保持低于安全值且不能无限地增大。否则，事实上，硫族化物中的温度可能在读取期间升高至发生相位切换的程度。还已知随着读取电压接近安全值，硫族化物存储元件显示出增加的从非晶形状态或结晶状态的漂移。虽然单一的读取操作不改变存储在存储单元中的数据，但多次重复可能影响保留数据的长期能力并引起错误。
本发明的目的是提供不受上述限制的一种用于相变存储器存储单元的多级读取的方法和一种多级相变存储器设备。
根据本发明的实施方式，提供了用于相变存储器存储单元的多级读取的方法和一种多级相变存储器设备。
发明内容
根据本发明的实施方式，提供了一种用于相变存储器存储单元的多级读取的方法，该方法包括：
选择位线和耦合到所选位线的相变存储器存储单元；
向所述所选位线施加第一偏压（VBL、V00）；
将响应于所述第一偏压（VBL、V00）而流过所述所选位线的第一读出电流（IRD00）与第一基准电流（I00）相比较，其中所述第一基准电流（I00）使得当所选相变存储器存储单元处于复位状态时所述第一读出电流（IRD00）与所述第一基准电流（I00）处于第一关系，否则所述第一读出电流（IRD00）与所述第一基准电流（I00）处于第二关系；以及
基于将所述第一读出电流（IRD00）与所述第一基准电流（I00）相比较，确定所述所选相变存储器存储单元是否处于复位状态；
其特征在于如果所述所选相变存储器存储单元未处于复位状态，则向所述所选位线施加第二偏压（VBL、V01），所述第二偏压（VBL、V01）大于所述第一偏压（VBL、V00）。
根据本发明的另一种实施方式，提供了一种相变存储器设备，该相变存储器设备包括：
多个相变存储器存储单元，该相变存储器存储单元以行和列布置并耦合到各个字线和位线；
选择电路，该选择电路用于选择所述位线和耦合到所选位线的相变存储器存储单元；
偏置电路，该偏置电路用于向所述所选位线施加第一偏压（VBL、V00）；以及
感测电路，该感测电路用于将响应于所述第一偏压（VBL、V00）而流过所述所选位线的第一读出电流（IRD00）与第一基准电流（I00）相比较，其中所述第一基准电流（I00）使得当所选相变存储器存储单元处于复位状态时所述第一读出电流（IRD00）与所述第一基准电流（I00）处于第一关系，否则所述第一读出电流（IRD00）与所述第一基准电流（I00）处于第二关系，其中所述感测电路可操作用于基于将所述第一读出电流（IRD00）与所述第一基准电流（I00）相比较来确定所述所选相变存储器存储单元是否处于复位状态；
其特征在于所述偏置电路可操作用于如果所述所选相变存储器存储单元未处于复位状态，则向所述所选位线施加第二偏压（VBL、V01），所述第二偏压（VBL、V01）大于所述第一偏压（VBL、V00）。
根据本发明的又一实施方式，提供了一种系统，该系统包括：
控制单元；以及
上面所述的相变存储器设备，该相变存储器设备耦合到处理单元。
附图说明
为了理解本发明，现在将参照附图描述本发明的纯粹作为非限制性示例的某些实施方式，在附图中：
图1是根据本发明的一种实施方式的相变存储器设备的简化方框图；
图2是图1的相变存储器设备的一部分的更详细的方框图；
图3是根据本发明的一种实施方式的方法的流程图；
图4a至图4c是示出与图1的相变存储器设备有关的第一参量（quantity）的图表；
图5a至图5c是示出与图1的相变存储器设备有关的第二参量的图表；
图6是根据本发明的一种实施方式的方法的流程图；
图7是示出与图1的相变存储器设备有关的第三参量的图表；
图8是图1的相变存储器设备的一部分的详细方框图；
图9a至图9c是示出与图1的相变存储器设备有关的第二参量的图表；以及
图10是本发明的一种实施方式的系统描绘。
具体实施方式
图1示出相变存储器（在下文中为“PCM”）设备1。多个PCM存储单元2被布置成行和列以形成阵列3。行解码器4和列解码器5被耦合到存储器控制单元6和读取/程序单元7，该读取/程序单元7包括程序电路7a和读取/校验电路7b。字线8和位线9分别平行于行和列，并可以用已知的方式通过行解码器4和列解码器5选择性地连接到读取/程序单元7。特别地，列解码器5通过与可以通过同时被选择用于读取的位线9的数目一样多的读线（read line）7c耦合到读取/校验电路7b。
每个PCM存储单元2连接到各字线8与各位线9的交叉点且包括相变型的存储元件10和选择元件11。存储元件10具有连接到各位线9的第一端子和连接到选择元件11的第一端子的第二端子。选择元件11具有接地的第二端子和连接到各字线8的控制端子。根据替代解决方案，每个PCM存储单元2的存储元件10和选择元件11可以在位置上互换；此外，选择元件11可以只具有两个端子（例如二极管）。
程序电路7a被配置为提供编程电流IP以便在存储器控制单元6的控制下将所选PCM存储单元2选择性地编程为多种状态之一。可用状态的数目将被表示为N。在本文所述的实施方式中，PCM存储单元2每个可以存储两个位，因此其具有N＝4种状态，即复位状态或最大电阻状态（00，其中基本上形成存储元件的所有相变材料都是非晶形的，没有结晶通路），一种设定状态或最小电阻状态（11，其中基本上形成存储元件的所有相变材料都是结晶的）、以及两种中间结晶状态或中间电阻状态（10和01，具有各自的中间电阻）。
如图2所示，读取/校验电路7b包括多个位线偏置电路13、感测电路15和温度传感器16。即，对于每个读线7c（因此，对于被选择用于读取的每个位线9），存在一个各自的位线偏置电路13和一个各自的感测电路1。
偏置电路13耦合到各感测电路15和各读线7c。偏置电路13可操作用于在读操作期间通过读线7c向所选位线9提供偏压，偏压在这里通常表示为VBL（为简化起见，认为列解码器5上的电压降可忽略）。基于由温度传感器16供应且可表示容纳PCM设备1的芯片的工作温度的温度信号TC来调整偏压VBL的值。
当通过读线7c向所选位线9施加偏压VBL时，在这里通常表示为IRD的读出电流流过所选位线9和PCM存储单元2。
感测电路15感测取决于各个所选PCM存储单元2的实际编程状态的读出电流IRD。基于与一组N-1个基准电流的比较，感测电路15确定各个所选PCM存储单元2的实际编程状态并在各数据输出端15a上提供相应的读出数据D。当已经确定所选PCM存储单元2的实际编程状态时，相应的感测电路15因此通过数据识别信号DREC来通知各偏置电路13。然后，偏置电路13响应于数据识别信号DREC来取消相应位线9的选择，以便读操作可以在不影响相应PCM存储单元2的情况下继续。在一种实施方式中，可以将所选位线9设置为复位电压，例如接地电压。
现在将参照图3和4a～4c更详细地解释PCM设备1的操作。特别地，图3示出与所选PCM存储单元2之一的读取有关的流程图。对所有所选PCM存储单元2应用相同的程序。
首先，通过适当地对行解码器4和列解码器5寻址来选择用于读取的若干PCM存储单元2。连接到所选PCM存储单元2的所选位线9通过读线7c耦合到各偏置电路13和感测电路15。
然后（方框100），读取温度信号TC并因此调整偏压的值。如在下文中将解释的那样，偏压可以采用N-1个电压层级来区别各编程状态（N是与每个PCM存储单元2相关的存储层级的数目）。通过与温度变化相对的移位来调整全部的N-1个层级。即，由全部的N-1个层级的负移位来补偿正的温度变化，反之亦然，由全部N-1个层级的正移位来补偿负的温度变化。
然后，偏置电路13向各个所选位线9施加第一偏压V00（即所选位线9上的偏压在此阶段等于第一偏压V00，VBL=V00；方框105）。第一偏压V00是相对较低的电压，相当于传统PCM设备的位线读取偏压（例如使得约350mV的电压被施加于存储元件10）。
在任何情况下，第一偏压V00使得实际上没有电流流过处于复位状态（完全非晶形、最大电阻性）的所选PCM存储单元2。
感测电路15响应于被施加于所选位线9的第一偏压V00而感测流过所选PCM存储单元2的第一读出电流IRD00。在此阶段，由IRD00=V00/RCELL给出读出电流IRD00，复位PCM存储单元2的存储单元电阻RCELL约为例如100kΩ（选择元件11的电阻可忽略）。
所感测的第一读出电流IRD00随后被与第一基准电流I00相比较（方框110，参见图5a），使得可以将处于复位状态的PCM存储单元2与未处于复位状态的PCM存储单元2区别开（参见图5a）。即，处于复位状态的PCM存储单元实际上不吸引电流，并且在任何情况下第一读出电流IRD00低于第二基准电流I01。因此，如果第一读出电流IRD00低于第一基准电流I00（方框110，输出“是”），则确定相应的PCM存储单元2处于复位状态，在耦合到处于复位状态的PCM存储单元2的感测电路15的数据输出端15a上出现读出数据D=“00”。通过将各位线9连接到静止电压（rest voltage）（地线，方框125）来取消已被读取的处于复位状态的PCM存储单元的选择。因此，取消选择的PCM存储单元将不会受到稍后被施加于仍被选择的PCM存储单元的偏压的影响。
如果第一读出电流IRD00大于第二基准电流I01（方框110，输出“否”），相应的PCM存储单元2仍被选择。
然后（方框130），偏置电路13向仍被选择的存储单元施加第二偏压V01。第二偏压V01大于第一偏压V00。因此，在与不同编程状态相关的电流水平比在施加第一偏压V00的情况下相隔较宽的间隔。这可以从图5b中认识到，其中用虚线示出对于VBL=V00的水平分布。
在此由感测电路15来感测第二读出电流IRD01并将其与第二基准电流I01相比较，以便将处于第一中间结晶状态的所选PCM存储单元2与处于第二中间结晶状态或处于设定完全结晶状态（完全结晶，电阻性最小）的那些PCM存储单元2区别开。
如果所感测的第二读出电流IRD01低于第二基准电流I01（方框140，输出“是”），则确定相应的PCM存储单元2处于第一中间结晶状态，在耦合到被选择（方框125）的处于第一中间结晶状态（方框150）的PCM存储单元2的感测电路15的数据输出端15a上出现读出数据D=“01”。
如果第二读出电流IRD01大于第二基准电流I01（方框140，输出“否”），则相应的PCM存储单元仍被选择。
然后由偏置电路13向仍被选择的PCM存储单元2施加第三偏压V10，并由感测电路15来感测由此产生的第三读出电流IRD10（方框160）。同样如图5c所示，所感测的第三读出电流IRD10随后被与第三基准电流I10相比较，以便将处于第二中间结晶状态（“10”）的PCM存储单元2与处于设定状态（“11”）的那些PCM存储单元2区别开。
如果第三读出电流IRD10低于第三基准电流I10（方框170，输出“是”），则确定相应的PCM存储单元2处于第一中间结晶状态且在耦合到被取消选择（方框125）的处于第一中间结晶状态（方框180）的PCM存储单元2的感测电路15的数据输出端15a上出现读出数据D=“10”。否则，确定相应的PCM存储单元2处于设定状态，且在耦合到被取消选择（方框125）的处于第一中间结晶状态的PCM存储单元2的感测电路15的数据输出端15a上出现读出数据D=“11”。
因此，已读取最初被选择的所有PCM存储单元2。实际上，最初单独地施加低偏压（第一偏压V00）以区别处于复位（完全非晶形）状态的PCM存储单元2。因此，实际上没有电流或至少极低的读出电流流过复位PCM存储单元2，并消除由读取引起的漂移效应。
然后，通过施加增加的偏压直至已识别所有PCM存储单元2的编程状态来重复读取循环（在N个可用编程状态下为N-1次）。更确切地说，重复持续至对于每个所选PCM存储单元2满足以下条件之一：
已经进行所选PCM存储单元2处于中间结晶状态01、10之一的确定；以及
已经进行所选PCM存储单元2未处于其它中间结晶状态01、10中的任何一个的确定。
此外，如果已进行所选PCM存储单元2未处于中间结晶状态01、10中的任何一个的确定，则确定所选PCM存储单元2处于设定状态。
在任何时间取消对已确定其各自的实际编程状态的所选PCM存储单元2（及相应位线9）的选择。特别地，在施加最低可用偏压、即第一偏压V00之后取消复位PC存储单元2的选择。因此，复位PC存储单元2不受读操作的继续和较高偏压的影响。另一方面，在被设置为中间结晶状态或设定状态（完全结晶）的PCM存储单元2中，读出电流本质上通过存储元件被结晶路径吸引。作为替代，围绕结晶路径的可能的非晶形材料仅仅与可忽略的一部分读出电流交叉且基本上不受影响。因此，不存在漂移的风险，同时，实际编程状态的辨别力得到改善，因为层级分布由于所述方法而相互间隔开。此外，只有最高偏压被施加于导电性最大的PCM存储单元2，即具有最大导电性的结晶路径的那些PCM存储单元2。因此，始终保持非晶形材料。事实上，结晶路径的导电性越高，与非晶形材料交叉的那部分读出电流越小。因此，可以在不显著改变存储材料的状态的情况下增大读出电压，因为在任何情况下非晶形部分上的应力被减小。
在一种实施方式中，如图6所示，在读取之后执行被读取的PCM存储单元2的校验程序。校验偏压VV被施加于位线9，根据刚刚从PCM存储单元2读取的数据再次进行读取（方框200）。实际上，对于每个PCM存储单元2，使用已发生编程层级识别的相同偏压VBL（例如，向刚刚被读取并被设置为第一中间结晶状态01的所有PCM存储单元施加第二偏压V01）。可以同时向各个不同的PCM存储单元2施加不同的偏压VBL。在另一实施方式中，向所有所选PCM存储单元2施加单一校验偏压VV。
然后，由感测电路15来感测响应于校验偏压VV而流过位线9和PCM存储单元2的校验电流IV并将其与各个校验电流范围RV相比较（方框220）。如图7所示，校验电流范围RV包括各电流期望值IE00、IE01、IE10、IE11。
如果校验电流IV在各校验电流范围RV内，则校验程序（方向220，输出“是”），该程序终止（方框230）。显示出在各校验电流范围RV之外的校验电流IV的PCM存储单元2（方框220，输出“否”），对刚刚读取的数据重新编程（方框240）。因此，PCM存储器设备1的分布层级保持一致且由于读取引起的可能的较小漂移效应被立即恢复。
图8更详细地示出偏置电路13之一和感测电路15之一。偏置电路13包括具有耦合到电源线16和各读线7c的漏极端子和源极端子的调节器晶体管17以及向调节器晶体管17的控制端子供应控制电压的电压控制电路20。电压控制电路20还具有耦合到用于接收电压选择信号VSEL的存储器控制单元6的电压选择输入端20a、耦合到感测电路15的取消选择输入端20b、以及耦合到用于接收温度信号TC的温度传感器16的调整输入端20c。偏置电路13还包括由数据识别信号DREC控制的取消选择晶体管18和逻辑电路19。在这里是NMOS晶体管的取消选择晶体管18具有分别耦合到调节器晶体管17的栅极端子和地线的漏极端子和源极端子。逻辑电路19的一个输出端耦合到取消选择晶体管18的栅极端子。逻辑电路19被配置为使得取消选择晶体管18在读操作开始时截止。当存储在相应PCM存储单元2中的数据已被识别时，数据识别信号DREC切换，并且作为响应，逻辑电路19使取消选择晶体管18导通，从而使调节器晶体管17截止并使相应的所选位线9产生接地电压。这样，位线9被取消选择并保持如此，直至读操作结束。
感测电路15包括感测放大器21、基准模块23、数据模块24和输出缓冲器25，所述基准模块23选择性地供应第一、第二和第三基准电流I00、I01、I10之一（为明了起见，在本文中一般表示为基准电流IREF）。感测放大器21具有耦合到用于在施加偏压VBL时感测读出电流IRD的读线7c的感测输入端21a、以及耦合到用于接收基准电流IREF的基准模块的基准输入端21b。感测放大器21的一个输出端耦合到用于响应于低于实际基准电流IREF的所感测的读出电流IRD而供应数据识别信号DREC的输出缓冲器25。感测放大器21的输出端还连接到电压控制电路20的取消选择输入端20b。如图9a～9c所示，数据模块24受到控制而依照当前所选偏压VBL和基准电流IREF向输出缓冲器25提供输出数据值。在本文所述的实施方式中，基准模块23和数据模块24均由存储器控制单元6通过电压选择信号VSEL来控制。
在读操作中，如前文所述，存储器控制单元6通过电压选择信号VSEL来选择要施加于所选位线9的适当偏压VBL。电压控制电路20驱动调节器晶体管17，使得所选偏压VBL实际上被施加于相应的位线9。同时，如图9a～9c所示，由基准模块23和数据模块24依照电压选择信号VSEL来选择适当的基准电流IREF和输出数据值。感测放大器21将实际读出电流IRD与基准电流IREF相比较。如果读出电流IRD较低，则确定相应的所选PCM存储单元2的实际编程状态且感测放大器21发送数据识别信号DREC。响应于数据识别信号DREC，电压控制电路20通过使调节器晶体管17截止来取消相应PCM存储单元2的选择。因此，PCM存储单元2不再受到读操作可能继续的影响，亦即不经历可能改变其编程状态的较高偏压VBL。此外，由数据模块24呈现的输出数据值被加载在输出缓冲器25中并作为输出数据D供应。在所选PCM存储单元处于设定状态的情况下（即读出电流IRD从不超过任何基准电流IREF），数据值“11”作为输出数据D被呈现。在一种实施方式中，这通过在读操作开始时将数据值“11”预先加载在输出缓冲器25中来实现。
在图10中，示出了依照本发明的实施方式的系统300的一部分。系统300可以在例如可能具有无线能力的个人数字助理（PDA）、膝上计算机或便携式计算机，蜂窝电话、即时通讯设备、数字音乐播放器、数字照相机，或可能适合于处理、存储、发送或接收信息且需要永久性存储能力的其它设备的设备中使用。
系统300可以包括经由总线350相互耦合的控制器310、输入/输出（I/O）设备320（例如键盘、显示器）、相变存储器设备1、无线接口340、以及RAM存储器360。在一种实施方式中，可以使用电池380来向系统300供电。应注意的是本发明的范围不限于一定具有任何或全部以上列出的组件的实施方式。
例如，控制器310可以包括一个或多个微处理器、数字信号处理器、微控制器等等。
可以使用I/O设备320来生成消息。系统300可以使用无线接口340用射频（RF）信号向无线通信网络发送消息并从无线通信网络接收消息。无线接口340的示例可以包括天线、或无线收发机，诸如偶极天线，但是本发明的范围在这方面不受限制。而且，I/O设备320可以递送反映什么项目被存储为数字输出（如果存储数字信息）或模拟信息（如果存储模拟信息）的电压。
最后，很明显，如所附权利要求所定义的那样，可以对本文所述和所示的方法和设备进行许多修改和变更，其全部在本发明的范围内。

Claims (16)

1.一种用于相变存储器存储单元的多级读取的方法，该方法包括：
选择多个位线和多个相变存储器存储单元，所述多个相变存储器存储单元的每一个连接到多个所选位线中的相应的一个；
向所述所选位线施加第一偏压（VBL、V00）；
将响应于所述第一偏压（VBL、V00）而流过所述所选位线的第一读出电流（IRD00）与第一基准电流（I00）相比较，所述第一基准电流（I00）使得当所选相变存储器存储单元处于复位状态时所述第一读出电流（IRD00）与所述第一基准电流（I00）处于第一关系，否则所述第一读出电流（IRD00）与所述第一基准电流（I00）处于第二关系；以及
基于将所述第一读出电流（IRD00）与所述第一基准电流（I00）相比较，确定所述所选相变存储器存储单元是否处于复位状态；
其特征在于根据确定所述所选相变存储器存储单元未处于复位状态，向所述所选位线施加第二偏压（VBL、V01），所述第二偏压（VBL、V01）大于所述第一偏压（VBL、V00）；
通过施加增加的偏压直至多个相变存储器存储单元中的每一个的编程状态已经被识别来重复读取循环直至满足下列条件之一，包括：确定所选相变存储器存储单元处于中间结晶状态之一、确定所选相变存储器存储单元未处于其它中间结晶状态中的任何一个、以及如果已经确定所选相变存储器存储单元未处于中间结晶状态中的任何一个则确定所选相变存储器存储单元处于设定状态；以及
取消对于其实际的编程状态已经被确定的所选相变存储器存储单元中的每一个的选择。
2.根据权利要求1所述的方法，其中施加增加的偏压直至多个相变存储器存储单元中的每一个的编程状态已经被识别的步骤还包括：
将响应于施加所述第二偏压（VBL、V01）而流过所述所选位线的第二读出电流（IRD01）与第二基准电流（I01）相比较，其中所述第二基准电流（I01）使得当所述所选相变存储器存储单元处于第一中间结晶状态时所述第二读出电流（IRD01）与所述第二基准电流（I01）处于第一关系，否则所述第二读出电流（IRD01）与所述第二基准电流（I01）处于第二关系；以及
基于将所述第二读出电流（IRD01）与所述第二基准电流（I01）相比较，确定所述所选相变存储器存储单元是否处于所述第一中间结晶状态。
3.根据权利要求2所述的方法，其中施加增加的偏压直至多个相变存储器存储单元中的每一个的编程状态已经被识别的步骤还包括如果尚未确定所述所选相变存储器存储单元的编程状态，则向所述所选位线（9）施加另一偏压（VBL、V10），所述另一偏压（VBL、V10）大于先前施加于所述所选位线的任何偏压（VBL、V00、V01）；
将响应于施加所述另一偏压（VBL、V10）而流过所述所选位线的另一读出电流（IRD10）与另一基准电流（I10）相比较，其中所述另一基准电流（I10）使得如果所述所选相变存储器存储单元处于另一中间结晶状态，则所述另一读出电流（IRD10）与所述另一基准电流（I10）处于第一关系，否则所述另一读出电流（IRD10）与所述另一基准电流（I10）处于第二关系；以及
基于将所述另一读出电流（IRD10）与所述另一基准电流（I10）相比较，确定所述所选相变存储器存储单元是否处于所述另一中间结晶状态。
4.根据权利要求3所述的方法，其中施加增加的偏压直至多个相变存储器存储单元中的每一个的编程状态已经被识别的步骤还包括：
如果尚未确定所述所选相变存储器存储单元的编程状态，则向所述所选位线（9）施加另一偏压（VBL），所述另一偏压（VBL）大于先前施加于所述所选位线的任何偏压（VBL、V00、V01、V10）；
将响应于施加所述另一偏压（VBL）而流过所述所选位线的另一读出电流与另一基准电流相比较，其中所述另一基准电流使得如果所述所选相变存储器存储单元处于另一中间结晶状态，则所述另一读出电流与所述另一基准电流处于第一关系，否则所述另一读出电流与所述另一基准电流处于第二关系；以及
基于将所述另一读出电流与所述另一基准电流相比较，确定所述所选相变存储器存储单元是否处于所述另一中间结晶状态。
5.根据权利要求4所述的方法，该方法还包括感测设备工作温度（TC）；以及基于所述设备工作温度（TC）来调整所述第一偏压（V00）。
6.根据权利要求5所述的方法，该方法还包括基于所述设备工作温度来选择第二偏压水平和任何另一偏压水平。
7.根据权利要求1所述的方法，该方法还包括校验所述所选相变存储器存储单元的编程状态。
8.根据权利要求7所述的方法，其中所述校验包括：
向所述所选相变存储器存储单元施加校验偏压（VV）；
感测响应于所述校验偏压（VV）而流过所述所选相变存储器存储单元的校验电流（IV）；以及
将所述校验电流（IV）与包括各电流期望值（IE00、IE01、IE10、IE11）的各校验电流范围（RV）相比较。
9.根据权利要求8所述的方法，该方法还包括基于确定所述校验电流（IV）在所述校验电流范围（RV）之外，则对读出数据（D）重新编程。
10.一种相变存储器设备，该相变存储器设备包括：
多个相变存储器存储单元，该相变存储器存储单元以行和列布置并耦合到各个字线和位线；
选择电路，该选择电路用于选择所述位线和耦合到所选位线的相变存储器存储单元；
偏置电路，该偏置电路用于向所述所选位线施加第一偏压（VBL、V00）；
感测电路，该感测电路用于将响应于所述第一偏压（VBL、V00）而流过所述所选位线的第一读出电流（IRD00）与第一基准电流（I00）相比较，其中所述第一基准电流（I00）使得当所选相变存储器存储单元处于复位状态时所述第一读出电流（IRD00）与所述第一基准电流（I00）处于第一关系，否则所述第一读出电流（IRD00）与所述第一基准电流（I00）处于第二关系，其中所述感测电路可操作用于基于将所述第一读出电流（IRD00）与所述第一基准电流（I00）相比较来确定所述所选相变存储器存储单元是否处于复位状态；
其特征在于所述偏置电路可操作用于如果所述所选相变存储器存储单元未处于复位状态，则向所述所选位线施加第二偏压（VBL、V01），所述第二偏压（VBL、V01）大于所述第一偏压（VBL、V00）；以及
所述偏置电路还被配置为通过施加增加的偏压直至多个相变存储器存储单元中的每一个的编程状态已经被识别来重复读取循环直至满足下列条件之一，包括：确定所选相变存储器存储单元处于中间结晶状态之一、确定所选相变存储器存储单元未处于其它中间结晶状态中的任何一个、以及如果已经确定所选相变存储器存储单元未处于中间结晶状态中的任何一个则确定所选相变存储器存储单元处于设定状态。
11.根据权利要求10所述的相变存储器设备，其中所述偏置电路包括：
电压调节元件，该电压调节元件用于通过所述选择电路而选择性地与所述所选位线耦合；以及
电压控制电路，该电压控制电路用于驱动所述电压调节元件，使得包括所述第一偏压（VBL、V00）的多个偏压（VBL）之一被施加于相应的位线。
12.根据权利要求10所述的相变存储器设备，其中所述感测电路包括：
基准模块，该基准模块用于选择性地施加包括所述第一基准电流（I00）的多个基准电流（IREF）之一；以及
感测放大器，该感测放大器用于通过所述选择电路而选择性地与所述所选位线耦合且可操作用于感测流过所述所选位线的读出电流（IRD），所述读出电流（IRD）包括所述第一读出电流（IRD00）。
13.根据权利要求10所述的相变存储器设备，其中：
所述感测电路具有耦合到所述偏置电路的取消选择输入端的输出端，该输出端用于响应于至少所述第一读出电流（IRD00）与所述第一基准电流（I00）处于所述第一关系而提供数据识别信号（DREC）；以及
所述偏置电路可操作用于响应于所述数据识别信号（DREC）而取消所述所选位线的选择。
14.根据权利要求10所述的相变存储器设备，该相变存储器设备还包括用于供应温度信号（TC）的温度传感器，所述温度信号（TC）是所述相变存储器设备的工作温度。
15.根据权利要求14所述的相变存储器设备，其中所述偏置电路耦合到所述温度传感器且可操作用于基于所述温度信号（TC）来调整所述第一偏压（VBL、V00）。
16.一种系统，该系统包括：
控制单元；以及
根据权利要求10所述的相变存储器设备（1），该相变存储器设备耦合到处理单元。
CN200910207182.9A 2008-12-29 2009-11-13 用于相变存储器存储单元的低应力多级读取的方法和多级相变存储器设备 Active CN101908374B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/345,398 2008-12-29
US12/345,398 US7885101B2 (en) 2008-12-29 2008-12-29 Method for low-stress multilevel reading of phase change memory cells and multilevel phase change memory

Publications (2)

Publication Number Publication Date
CN101908374A CN101908374A (zh) 2010-12-08
CN101908374B true CN101908374B (zh) 2014-04-09

Family

ID=42221045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910207182.9A Active CN101908374B (zh) 2008-12-29 2009-11-13 用于相变存储器存储单元的低应力多级读取的方法和多级相变存储器设备

Country Status (6)

Country Link
US (1) US7885101B2 (zh)
JP (1) JP5354596B2 (zh)
KR (1) KR101266145B1 (zh)
CN (1) CN101908374B (zh)
DE (1) DE102009050746B4 (zh)
TW (1) TWI460729B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822900B (zh) * 2010-03-30 2015-09-30 国际商业机器公司 对至少一个多级相变存储器单元进行编程
US8194441B2 (en) * 2010-09-23 2012-06-05 Micron Technology, Inc. Phase change memory state determination using threshold edge detection
KR101652785B1 (ko) 2010-12-07 2016-09-01 삼성전자주식회사 반도체 장치 및 상기 반도체 장치의 데이터 감지 방법
US8482955B2 (en) * 2011-02-25 2013-07-09 Micron Technology, Inc. Resistive memory sensing methods and devices
CN103415890A (zh) * 2011-03-10 2013-11-27 国际商业机器公司 相变存储器单元的编程
US9218876B2 (en) 2012-05-08 2015-12-22 Micron Technology, Inc. Methods, articles and devices for pulse adjustments to program a memory cell
GB2502553A (en) 2012-05-30 2013-12-04 Ibm Read measurements of resistive memory cells
GB2502569A (en) 2012-05-31 2013-12-04 Ibm Programming of gated phase-change memory cells
GB2502568A (en) 2012-05-31 2013-12-04 Ibm Memory apparatus with gated phase-change memory cells
US9298383B2 (en) 2012-08-17 2016-03-29 International Business Machines Corporation Memory with mixed cell array and system including the memory
US9606908B2 (en) 2012-08-17 2017-03-28 International Business Machines Corporation Memory controller for memory with mixed cell array and method of controlling the memory
US9183929B2 (en) 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
US9117519B2 (en) 2012-08-29 2015-08-25 Micron Technology, Inc. Methods, devices and systems using over-reset state in a memory cell
KR102023358B1 (ko) * 2012-10-29 2019-09-20 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
GB2510339A (en) 2013-01-30 2014-08-06 Ibm Method and apparatus for read measurement of a plurality of resistive memory cells
US8885428B2 (en) * 2013-02-22 2014-11-11 Sandisk 3D Llc Smart read scheme for memory array sensing
JP2016033843A (ja) * 2014-07-31 2016-03-10 株式会社東芝 不揮発性記憶装置およびその駆動方法
US10546632B2 (en) * 2017-12-14 2020-01-28 Micron Technology, Inc. Multi-level self-selecting memory device
CN110619906B (zh) * 2019-08-19 2021-06-25 中国科学院上海微系统与信息技术研究所 多级相变存储器的读出电路及读出方法
KR20210058568A (ko) 2019-11-14 2021-05-24 삼성전자주식회사 비트라인 전압을 제어하는 저항성 메모리 장치
KR102239740B1 (ko) * 2020-02-10 2021-04-12 인천대학교 산학협력단 상변화 메모리 장치에서의 데이터 리드 동작 방법
US11139006B1 (en) 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
US11682471B2 (en) * 2020-05-28 2023-06-20 International Business Machines Corporation Dual damascene crossbar array for disabling a defective resistive switching device in the array
US11532357B2 (en) * 2021-01-15 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with temperature modulated read voltage

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759450A (zh) * 2003-03-18 2006-04-12 株式会社东芝 可编程阻抗存储器器件
CN101236779A (zh) * 2007-01-31 2008-08-06 旺宏电子股份有限公司 储存装置与其程序化方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6614683B1 (en) * 2001-02-26 2003-09-02 Advanced Micro Devices, Inc. Ascending staircase read technique for a multilevel cell NAND flash memory device
DE60137788D1 (de) 2001-12-27 2009-04-09 St Microelectronics Srl Architektur einer nichtflüchtigen Phasenwechsel -Speichermatrix
US7180767B2 (en) * 2003-06-18 2007-02-20 Macronix International Co., Ltd. Multi-level memory device and methods for programming and reading the same
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
JP4153901B2 (ja) * 2004-06-15 2008-09-24 シャープ株式会社 半導体記憶装置
TWI261356B (en) * 2005-01-03 2006-09-01 Macronix Int Co Ltd Phase-change multi-level cell and operating method thereof
JP2006244561A (ja) * 2005-03-01 2006-09-14 Renesas Technology Corp 半導体装置
US7488968B2 (en) * 2005-05-05 2009-02-10 Ovonyx, Inc. Multilevel phase change memory
KR100738092B1 (ko) * 2006-01-05 2007-07-12 삼성전자주식회사 상전이 메모리 소자의 멀티-비트 동작 방법
US7426134B2 (en) * 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
US7542338B2 (en) * 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
WO2008016946A2 (en) * 2006-07-31 2008-02-07 Sandisk 3D Llc Method and apparatus for reading a multi-level passive element memory cell array
US20080101110A1 (en) * 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
US7515461B2 (en) * 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759450A (zh) * 2003-03-18 2006-04-12 株式会社东芝 可编程阻抗存储器器件
CN101236779A (zh) * 2007-01-31 2008-08-06 旺宏电子股份有限公司 储存装置与其程序化方法

Also Published As

Publication number Publication date
JP2010157306A (ja) 2010-07-15
US7885101B2 (en) 2011-02-08
CN101908374A (zh) 2010-12-08
KR20100080348A (ko) 2010-07-08
TW201044400A (en) 2010-12-16
KR101266145B1 (ko) 2013-05-21
DE102009050746B4 (de) 2014-11-06
DE102009050746A1 (de) 2010-07-01
JP5354596B2 (ja) 2013-11-27
TWI460729B (zh) 2014-11-11
US20100165712A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
CN101908374B (zh) 用于相变存储器存储单元的低应力多级读取的方法和多级相变存储器设备
US8553453B2 (en) Phase change memory device
KR101519931B1 (ko) 적층 구조의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법
JP2010157306A6 (ja) 相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス
US8315089B2 (en) Phase change memory device with improved performance that minimizes cell degradation
US10861543B2 (en) Device for switching between different reading modes of a non-volatile memory and method for reading a non-volatile memory
US7848138B2 (en) Biasing a phase change memory device
CN109841248B (zh) 存储装置及其操作方法
KR20100116938A (ko) 비휘발성 메모리 장치
US9514813B2 (en) Resistive memory device, resistive memory system, and operating method thereof
TWI398869B (zh) 相變記憶體及其規劃方法與具有該記憶體之電子系統
JP5968868B2 (ja) 少なくとも１つのマルチレベル相変化メモリ（ｐｃｍ）セルをプログラミングするための方法、コンピュータ・プログラム、および装置
US11380380B2 (en) Non volatile memory device with an asymmetric row decoder and method for selecting word lines
EP3364415B1 (en) Non-volatile phase-change memory device with a memory access function
US20110134686A1 (en) Semiconductor devices including sense amplifier connected to word line
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system
US20180122470A1 (en) Non-volatile memory, system including the memory and method for controlling the memory
KR20200058747A (ko) 리키지 전류를 감소시키는 상변화 메모리 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant