TWI398869B - 相變記憶體及其規劃方法與具有該記憶體之電子系統 - Google Patents

相變記憶體及其規劃方法與具有該記憶體之電子系統 Download PDF

Info

Publication number
TWI398869B
TWI398869B TW097110107A TW97110107A TWI398869B TW I398869 B TWI398869 B TW I398869B TW 097110107 A TW097110107 A TW 097110107A TW 97110107 A TW97110107 A TW 97110107A TW I398869 B TWI398869 B TW I398869B
Authority
TW
Taiwan
Prior art keywords
data
read
current
buffer
planning
Prior art date
Application number
TW097110107A
Other languages
English (en)
Other versions
TW200910357A (en
Inventor
Ferdinando Bedeschi
Richard E Fackenthal
Ruili Zhang
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200910357A publication Critical patent/TW200910357A/zh
Application granted granted Critical
Publication of TWI398869B publication Critical patent/TWI398869B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

相變記憶體及其規劃方法與具有該記憶體之電子系統
本案有關於相變記憶體裝置。
相變記憶體陣列使用一群材料，該等材料具有在不同電特性的兩相間改變的特性。例如，這些材料可以由一無序之非晶相改變至有序之結晶或多晶相，及兩相係相關於相當不同之電阻值。
現今，週期表之VI族的元素，如Te或Se的合金稱為硫屬化物或硫屬材料，並可以有利地用於相變格中。現行提供最有希望的硫屬化物係由Ge，Sb及Te合金(Ge2 Sb2 Te5 )並被大量用以儲存資訊於可重寫碟片中。
在硫屬化物中，當材料由非晶相(更電阻性)轉換為結晶相(更導電性)及反之亦然時，電阻變化兩或更多數量級。
相變可以藉由局部地增加溫度加以取得。在150℃下時，兩相為穩定。在200℃(成核開始溫度Tx)上，發生結晶之快速成核，並且，如果材料被保持於結晶溫度持續足夠長時間(時間t2)，其改變其相並變成結晶。為了使硫屬化物回到非晶狀，有必要將溫度提升至熔化溫度Tm(約600℃)，並快速冷卻離開硫屬化物。
由電氣觀點看來，有可能藉由使得一電流流經電阻元件，以焦耳(Joule)效應加熱硫屬材料，到達臨界溫度，即 結晶溫度及熔點溫度。
為了作本發明之了解，本案之較佳實施例將以非限定方式加以說明。
參考圖1，一相變記憶體裝置10包含一陣列12的格13，配置呈列與行並可經由一列解碼電路14及一行解碼電路15加以存取。相變記憶體裝置10更包含一微控制器17、一資料緩衝器18、一規劃電路19及一讀取電路20，所有均經由一雙向資料匯流排21加以相通訊。
圖1同時也顯示該陣列12的一格13。所有格13可以相同並可各包含一相變記憶體單元13a及一串聯連接之選擇裝置13b。相變記憶體單元13a包含一部份之相變材料，因此，係適用以相變材料不同相有關之個別電阻位準的形式，來儲存資料。相變記憶體單元13a為一具有可變電阻位準的電阻。在一實施例中，選擇裝置13b為PNP雙極性電晶體，其被控制以在讀取及規劃/驗證操作時，允許電流流經選定記憶體單元13a。格13進一步被(直接地)連接至個別位元線22及(經由選擇裝置13b)連接至字元線23。在一實施例中，格13允許兩不同可規劃電阻位準各儲存一位元。然而，本發明可以被開發以使用多位準格之陣列，其各個能儲存一個以上之位元。
格13可以被組織於多數隔間中，其係結構上彼此相同。隔間隨後被分成多數相同小方塊(tile)。
例如，藉由設定一旗標，微控制器17決定在讀取、規劃及驗證操作時，資料流經資料匯流排21的方向。更明確地說，微控制器17對資料匯流排21控制，以取決於予以執行之操作，而選擇規劃電路19或讀取電路20。
資料緩衝器18係被連接以由陣列12提供資料並接收儲存於其中之資料。回應於為微控制器17所提供之規劃信號，規劃電路19送出規劃脈衝至選定格群。
在讀取及驗證操作時，讀取電路20檢測儲存於選定格13中之位準。讀取電路20包含多數讀取模組24，其中之一係顯示在圖2中。在一實施例中，幾個讀取模組24係有關於每一間隔及有關於相變記憶體裝置10之每一小方塊，以提供並聯讀取及規劃/驗證能力。
各個讀取模組24包含一感應放大器25、參考值產生器26及一讀取緩衝器27。感應放大器25係經由行解碼電路15，而可選擇地連接至多數位元線22之一。因此，當連接至選定位元線22之格13係定址，用以讀取或驗證操作時，一格電流ICELL 由該感應放大器25流至選定格13。
參考值產生器26具有一輸入連接至讀取模組24之資料端24a，資料端24a隨後連接至資料匯流排21之個別資料線21a。當資料匯流排21係為規劃電路19所控制，以承載來自資料緩衝器18之資料至讀取電路20，參考值產生器26經由資料終端24a接收規劃資料PD(予以儲存在陣列12中)。參考值產生器26同時也連接至感應放大器 25，用以供給可選擇參考電流IREF 。參考值產生器26可以自感應放大器25吸取參考電流IREF 。
參考電流IREF 係根據被供給至參考值產生器26之規劃資料PD，由第一驗證電流IV0 及第二驗證電流IV1 選出。第一驗證電流IV0 及第二驗證電流IV1 對應於用於選定格13之兩電流位準。在一實施例中，第一驗證電流IV0 及第二驗證電流IV1 係同時可用，及只有適當電流係根據予以儲存於對應位址PCM格13中之規劃資料PD加以選擇。因此，第一驗證電流IV0 及第二驗證電流IV1 可以同時被選擇，用以不同格13，其中，”0”及”1”位元值係予以被分別儲存。
示於圖3之參考值產生器26，依據予以儲存於定址格13中之規劃資料，提供感應放大器25以個別可選擇參考電流IREF 。予以儲存於兩格13中之規劃資料PD分別為”0”及”1”。對於接收”0”之格13，第一驗證電流IV0 係被選擇為參考電流IREF 。在同時，第二驗證電流IV1 係被選擇為用於接收”1”之格13的參考電流。
讀取緩衝器27(圖2)可以為三態緩衝器，具有：一輸入連接至感應放大器25，用以接收讀取資料RD；及一輸出連接至讀取模組24之資料端24a，用以當資料匯流排21被控制以將資料由讀取電路20承載至資料緩衝器18時，將讀取資料RD送回至資料緩衝器18。只要資料流被反轉(即，由資料緩衝器18至讀取電路20)，則讀取緩衝器27被設定於高阻抗狀態。
相變記憶體裝置10之規劃/驗證操作如下。首先，一群格13係被選擇用以經由列解碼電路14及行解碼電路15規劃，以及，予以儲存於其中之規劃資料PD係位於資料緩衝器18中。然後，規劃脈衝係為規劃電路19以傳統方式送至選定格13。選定格13係在一單一規劃循環中被規劃，而無關於予以在各個中儲存的資料。
在一驗證步驟中，微控制器17藉由控制資料匯流21而將第一資料流方向設定至操作該資料緩衝器18之規劃電路19，使得其將予以儲存於選定格13中之規劃資料PD分別送至連接至其上之讀取模組24。規劃資料PD係被載入讀取電路20之參考值產生器26，並被用以選擇適當之參考電流IREF 。更明確地說，如果予以儲存於對應格13中之規劃資料PD為”0”，則第一參考電流IV0 被選擇為參考電流IREF ，而當予以儲存之規劃資料PD為”1”時，則第二參考電流IV1 被選擇為參考電流。
選定格13然後為感應放大器25所讀取，感應放大器25使用為參考值產生器26所提供之參考電流IREF 。共相關於選定格13的電阻位準之讀取資料RD被閂鎖於讀取緩衝器27中，並表示流經各個選定格13之格電流ICELL 與供給至個別感應放大器25之參考電流IREF 間之比較結果。即，當所連接格13之格電流ICELL 大於個別參考電流ICELL 及所連接格13係已經規劃在該要求電阻位準時，感應放大器25提供第一邏輯值，相反則提供第二邏輯值(於此時，對應格13需要其他規劃脈衝)。讀取模組24之讀 取緩衝器27係在此點仍在高阻抗狀態。
一旦讀取資料RD閂鎖於讀取緩衝器27，則微控制器17反轉經由資料匯流排21之資料流動方向，並對其控制至讀取電路20(藉以，設定第二資料流方向)。讀取緩衝器27係被於低阻抗狀態，使得其能驅動資料匯流排21並將讀取資料RD送回至資料緩衝器18。相反地，規劃電路19係被設定於高阻抗狀態。讀取資料RD然後為微控制器17所使用，以在有必要時，決定哪些格13需要其他規劃脈衝，以到達想要之電阻位準。
因此，單一驗證循環被要求以驗證所有選定格13，這係無關於已經被規劃於其中之資料。
如圖4所示，參考值產生器26包含一供給第一驗證電流IV0 之第一電流產生器30；一供給第二驗證電流IV1 之第二電流產生器31；及一參考選擇電路32，用以供給第一驗證電流IV0 及第二驗證電流IV1 之選定一者作為感應放大器25之參考電流IREF 。
第二電流產生器31係為微控制器17以在讀取操作時，讀取/驗證信號R/V所控制，以提供一讀取電流IRD (圖4中之虛線)。讀取電流IRD 係在第一驗證電流IV0 與第二驗證電流IV1 之中間。
參考選擇電路32包含一連接至資料終端24a，用以接收規劃資料PD之參考值解碼器34；一第一參考選擇電晶體35；一第二參考選擇電晶體36；及一第一電流鏡37及一第二電流鏡38，兩者皆由NMOS電晶體形成。
參考值解碼器34提供第一參考選擇信號RS0 及第二參考選擇信號RS1 ，分別用於第一參考選擇電晶體35及第二參考選擇電晶體36。根據規劃資料PD，參考值解碼器34選擇地設定第一參考選擇信號RS0 及第二參考選擇信號RS1 之一為一選擇值(例如”1”)，而另一個則為去選擇值(例如”0”)。更明確地說，第一參考選擇信號RS0 係設定在選擇值及第二參考選擇信號RS1 係設定在去選擇值，用以選擇第一驗證電流IV0 ；反之亦然，第一參考選擇信號RS0 係選定在去選擇值及第二參考選擇信號RS1 係設定在選擇值，則用以選擇第二驗證電流IV1 。
在一讀取操作時，參考值解碼器34設定一預設架構，其中第一參考選擇信號RS0 被設定為去選擇值及第二參考選擇信號RS1 被設定為選擇值。因此，第二電流產生器31係連接至感應放大器25，使得讀取電流IRD 被鏡射並被提供作為參考電流IREF 。
第一電流鏡37及第二電流鏡38被架構以經由第一參考選擇電晶體35及第二參考選擇電晶體36(當被導通時)，分別鏡射第一驗證電流IV0 及第二驗證電流IV1 。為此，第一電流鏡37及第二電流鏡38的鏡射端係分別連接至第一參考選擇電晶體35及第二參考選擇電晶體36的源極端。
再者，均為NMOS類型之第一參考選擇電晶體35及第二參考選擇電晶體36令汲極端連接至一共同參考選擇節點26a，並分別在其閘極端接收第一參考選擇信號RS0 及第二參考選擇信號RS1 。因此，第一參考選擇電晶體35及第二參考選擇電晶體36之一被選擇一個可以在一時間被導通，而另一個則被截止(即一個在選擇值為導通時，及另一個為關閉時，接收參考選擇信號RS0 ，RS1 )。
參考選擇節點26a進一步連接至感應放大器25，用以提供選定之參考電流IREF 。感應放大器25包含一比較器40、一第一偏壓電晶體41、一第二偏壓電晶體42及一PMOS電流鏡43。
第一偏壓電晶體41的導通端分別連接至參考值產生器26之參考選擇節點26a及一參考節點45。第二偏壓電晶體42的導通端分別(經由行解碼電路15)連接至選定位元線22及讀取節點46。一偏壓控制電壓VGC 係提供在兩偏壓電晶體41、42的閘極端。
電流鏡43包含一有二極體連接之感應放大器48，及一鏡電晶體49。感應電晶體感應放大器48及鏡電晶體49的汲極端形成電流鏡43的感應及鏡端，並分別被連接至參考節點45及讀取節點46。因此，選擇參考電流IREF 流經感應電晶體感應放大器48，而選擇格13之格電流ICELL 係被強迫流經鏡電晶體49。
比較器40分別令非反相及反相輸入端連接至參考節點45及讀取節點46，其輸出端連接至讀取緩衝器27，用以提供讀取資料RD。
在一驗證操作中，參考值解碼器34根據所接收之規劃資料PD，設定第一參考選擇信號RS0 及第二參考選擇 信號RS1 之一為選擇值。因此，雖然第一電流產生器30及第二電流產生器第二電流產生器31在驗證步驟中為作動，以使第一驗證電流IV0 及第二驗證電流IV1 同時可用，第一參考選擇電晶體35及第二參考選擇電晶體36只有一個導通。因此，第一驗證電流IV0 及第二驗證電流IV1 中只有一個可以由參考選擇節點26a吸取，並事實上被選擇作為參考電流IREF ，如圖5A及5B所示。
在圖5A中，更明確地說，第一參考選擇信號RS0 係在選擇值，及第一驗證電流IV0 流經第一參考選擇電晶體35，即為導通。相反地，則沒有電流流經第一參考選擇電晶體35，即為截止。
圖5B顯示相反狀態，其中，第二參考選擇信號RS1 係在選擇值。在此時，第二驗證電流IV1 流經第二參考選擇電晶體36，因此，被選擇作為參考電流IREF ，而第一參考選擇電晶體35為截止。因此，根據予以儲存於其中之規劃資料PD，適當參考電流IREF 係被選擇用於每一定址格13。
回到圖4，選擇參考電流IREF 係由感應放大器25吸取並與流經選定格13之格電流ICELL 作比較。即，格電流ICELL 決定在讀取節點46上之電壓，該係以比較器40與參考節點45上之電壓作比較。比較結果提供被送至讀取緩衝器27之讀取資料RD。
在規劃、驗證及讀取操作中，流經資料匯流排21之資料係被圖式總和於圖6A-6D中，這些圖顯示： 為規劃電路19所送至選定格13之規劃脈衝P(規劃，圖6A)；由資料緩衝器18至讀取電路20中之讀取模組24之規劃資料(驗證，圖6B)；在驗證操作中，由讀取電路20之資料緩衝器27至資料緩衝器18的讀取資料RD(只有來自K1 規劃格，圖6C)；在讀取操作中，由讀取電路20之資料緩衝器27至資料緩衝器18的讀取資料RD(K2 被選擇格，K2 >K1 ，圖6D)。
在部份實施例中，因為不同格可以同時提供有不同及適當驗證參考電流，所以，格可以被規劃至不同電阻位準並同時驗證於單一驗證循環內。因此，一記憶體裝置可以被作成實質免除規劃誤差，而在部份實施例中，不必犧牲規劃格所需之時間。
再者，在部份實施例中，三狀態緩衝器及雙向匯流排允許區域最小化。事實上，在部份實施例中，讀取模組在資料匯流排之個別單一線上被耦接至資料緩衝器，而不需要有不同方向的分開線。
圖7-9顯示第二實施例，其中部份元件係以相同元件符號加以表示。依據此實施例，一多位準相變記憶體裝置100包含一陣列的能儲存N位元之多位準格113；一規劃電路119、及一架構以用於多位準讀取及規劃/驗證操作之讀取電路120。
更明確地說(圖8)，該讀取電路120包含多數(N)讀取模組124，各模組包含一多位準參考值產生器126、一感應放大器25、及一讀取緩衝器27，如前所述。多位準參考值產生器126係被連接至用以提供一參考電流IREF 之感應放大器25。參考電流IREF 係由對應於選定格13a之個別電阻位準之多數驗證電流IV0 、IV1 、...，IVN－1 選擇。多位準參考值產生器126係被架構以根據自資料緩衝器18接收之規劃資料PD，選擇適當驗證電流IV0 、IV1 、...，IVN－1 作為參考電流IREF 。更明確地說，所有驗證電流IV0 、IV1 、...，IVN－1 係被同時可用，並只有適當電流係基於予以儲存於對應位址PCM格113中之規劃資料PD加以選擇。
參考值產生器126(圖9)包含多數電流產生器1301 、1302 、...、130N－1 分別供給驗證電流IV0 、IV1 、...，IVN－1 及多位準參考選擇電路132，用以供給選擇驗證電流IV0 、IV1 、...，IVN－1 之一作為用於感應放大器25之參考電流IREF 。
多位準參考選擇電路132包含一多位準參考值解碼器134及一參考選擇電晶體1351 、1352 、...135N－ 1及一電流鏡1371 、1372 、...137N－1 用於每一電流產生器1301 、1302 、...130N－1 。
一電流鏡1370 、1371 、...137N－1 係被架構以將來自個別電流產生器1300 、1301 、...、130N－1 鏡射一驗證電流IV0 、IV1 、....IVN－1 入個別參考選擇電晶體1350 、1351 、...、 135N－1 ，當後者導通時。更明確地說，選擇電晶體1350 、1351 、...、135N－1 ，令其汲極端連接至一共同參考選擇節點126a及源極端連接至個別電流鏡1370 、1371 、....137N－1 的鏡端。
多位準參考值解碼器134接收規劃資料PD並提供多數參考選擇信號RS0 、RS1 、...RSN－1 ，一個用於一選擇電晶體1350 、1351 、...、135N－1 。再者，多位準參考值解碼器134係被架構以選擇地設定參考選擇信號RS0 、RS1 、...RSN－1 之一於選擇值，用以導通對應參考選擇電晶體1350 、1351 、...、135N－1 。其他參考選擇信號RS0 、RS1 、...RSN－1 係被相反地設定於去選擇值，及對應選擇電晶體1350 、1351 、...、135N－1 被截止。
因此，適當參考電流IREF 可以被選擇用於每一定址格113，而無關於是否相同或不同規劃資料PD被儲存否。驗證步驟可以同時對予以規劃以不同電阻位準執行。
在圖10中，顯示依據本發明實施例之系統200的一部份。系統200可以用於可能具有無線能力之例如個人數位助理(PDA)、膝上型或攜帶型電腦、行動電話、發信裝置、數位音樂播放器、數位相機、或可以用以處理、儲存、發射或接收資訊及需要永久儲存能力之其他裝置中。
系統200可以包含一控制器210、一輸入/輸出(I/O)裝置220(例如鍵盤、顯示器)、一相變記憶體裝置10、一無線介面240、及一RAM記憶體260，經由匯流排250彼此連接。於一實施例中，一電池280可以用以供給電力至 系統200。應注意的是，本發明之範圍並不限於具有上述元件之實施例。
控制器210可以包含例如一或多數微處理器、數位信號處理器、微控制器、或類似物。
I/O裝置220可以用以產生一信息。系統200可以使用無線介面240，以射頻(RF)信號自無線通訊網路發射及接收信息。無線介面240之例子包含天線，或無線收發器、例如雙極天線，但本發明之範圍並不限於此態樣。同時，I/O裝置220可以傳送一電壓，以反映什麼被儲存為數位輸出(如果數位資訊被儲存)，或類比資訊(如果類比資訊被儲存)。
最後，明顯地，可以對於此所述及所示之方法與裝置作出各種修改及變化，仍在本發明之範圍內，並係如隨附之申請專利範圍所述。更確地說，除了多數電流產生器外，參考值產生器也可以包含可控制電流產生器，以提供可控制驗證電流。該可控制電流產生器可以為個別參考值解碼器所控制，以根據予以儲存在對應位址格中之規劃資料，提供要求之驗證電流。
整個說明書中之”一實施例”表示有關於該實施例之一特定特性、結構、或特徵係被包含在本發明之至少一實施法之中。因此，”一實施例”的出現並不必然表示相同實施例。再者，特定特性、結構或特徵也可以以所示特定實施例以外之適當形式加以取得，以及，所有此等形式均在本發明之申請專利範圍內。
雖然本發明已經針對若干有限實施例加以描述，但熟習於本技藝者可以想出各種修改及變化。隨附之申請專利範圍係想要涵蓋此等在本發明精神與範圍內之各種修改及變化。
10‧‧‧相變記憶體裝置
12‧‧‧陣列
13‧‧‧格
13a‧‧‧相變記憶體單元
13b‧‧‧選擇裝置
14‧‧‧列解碼電路
15‧‧‧行解碼電路
17‧‧‧微控制器
18‧‧‧資料緩衝器
19‧‧‧規劃電路
20‧‧‧讀取電路
21‧‧‧雙向資料匯流排
22‧‧‧位元線
24‧‧‧讀取模組
25‧‧‧感應放大器
26‧‧‧參考值產生器
27‧‧‧讀取緩衝器
21a‧‧‧資料線
24a‧‧‧資料端
30‧‧‧第一電流產生器
31‧‧‧第二電流產生器
32‧‧‧參考選擇電路
34‧‧‧參考值解碼器
35‧‧‧第一參考選擇電晶體
36‧‧‧第二參考選擇電晶體
37‧‧‧第一電流鏡
38‧‧‧第二電流鏡
40‧‧‧比較器
41‧‧‧第一偏壓電晶體
42‧‧‧第二偏壓電晶體
43‧‧‧PMOS電流鏡
45‧‧‧參考節點
46‧‧‧讀取節點
48‧‧‧感應電晶體
49‧‧‧鏡電晶體
100‧‧‧相變記憶體裝置
113‧‧‧多位準格
113a‧‧‧選定格
125‧‧‧感應放大器
119‧‧‧規劃電路
120‧‧‧讀取電路
124‧‧‧讀取模組
126‧‧‧多位準參考值產生器
1300 －130N－1 ‧‧‧電流產生器
132‧‧‧多位準參考選擇電路
134‧‧‧多位準參考值解碼器
1350 －135N－1 ‧‧‧參考值選擇電晶體
1370 －137N－1 ‧‧‧電流鏡
200‧‧‧系統
210‧‧‧控制器
220‧‧‧I/O裝置
240‧‧‧無線介面
250‧‧‧匯流排
260‧‧‧RAM記憶體
280‧‧‧電池
圖1顯示依據本發明實施例之相變記憶體的簡單方塊圖；圖2為圖1之相變記憶體裝置的一部份的更詳細方塊圖；圖3為圖1之相變記憶體裝置的一部份的更詳細方塊圖；圖4為圖3之特定部的簡化電氣圖；圖5A及5B顯示分別在第一與第二操作狀態之圖1之相變記憶體裝置的元件；圖6A-6D顯示在個別操作狀態中之圖1之相變記憶體裝置的資料流；圖7顯示依據本發明第二實施例之相變記憶體裝置的簡化方塊圖；圖8為圖7之相變記憶體裝置的一部份的更詳細方塊圖；圖9為圖7之一特定部的簡化電氣圖；及圖10為本發明實施例之系統描述圖。
10‧‧‧相變記憶體裝置
12‧‧‧陣列
13‧‧‧格
13a‧‧‧相變記憶體單元
13b‧‧‧選擇裝置
14‧‧‧列解碼電路
15‧‧‧行解碼電路
17‧‧‧微控制器
18‧‧‧資料緩衝器
19‧‧‧規劃電路
20‧‧‧讀取電路
21‧‧‧雙向資料匯流排
22‧‧‧位元線
23‧‧‧字元線

Claims (13)

  1. 一種相變記憶體，包含：多數格；參考值產生器，用以根據予以儲存在定址格中之規劃資料，由多數驗證電流選擇參考電流；雙向匯流排；讀取緩衝器，耦接至該匯流排，以儲存予以被規劃入該等格中之狀態；資料緩衝器，耦接至該匯流排，以儲存實質被規劃入該等格中之資料；及控制器，控制該匯流排方向以由該讀取緩衝器傳送規劃格狀態至該資料緩衝器，以致能規劃狀態的驗證及反轉該匯流排方向以由該資料緩衝器傳送資料至該讀取緩衝器，以規劃該等格。
  2. 如申請專利範圍第1項所述之記憶體，其中該參考值產生器提供兩個以上之驗證電流。
  3. 如申請專利範圍第1項所述之記憶體，其中該參考值產生器係可控制以在讀取操作時供給一讀取電流，及一參考值解碼器係被架構以設定一預設架構。
  4. 如申請專利範圍第1項所述之記憶體，其中該參考值產生器同時提供不同參考電流給不同定址格。
  5. 如申請專利範圍第1項所述之記憶體，其中該等格 為多位準格。
  6. 一種電子系統，包含：處理器；及相變記憶體，包括：多數格；參考值產生器，用以根據予以儲存在定址格中之規劃資料，由多數驗證電流選擇參考電流；雙向匯流排；讀取緩衝器，耦接至該匯流排，以儲存予以被規劃入該等格中之狀態；資料緩衝器，耦接至該匯流排，以儲存實質被規劃入該等格中之資料；及控制器，控制該匯流排方向以由該讀取緩衝器傳送規劃格狀態至該資料緩衝器，以致能規劃狀態的驗證及反轉該匯流排方向以由該資料緩衝器傳送資料至該讀取緩衝器，以規劃該等格。
  7. 如申請專利範圍第6項所述之電子系統，其中該參考值產生器提供兩個以上之驗證電流。
  8. 如申請專利範圍第6項所述之電子系統，其中該參考值產生器係根據予以儲存之規劃資料，選擇驗證電流。
  9. 如申請專利範圍第8項所述之電子系統，其中該參考值產生器係可控制以在讀取操作時，供給讀取電流，及一參考值解碼器，被架構以設定一預設架構。
  10. 如申請專利範圍第6項所述之電子系統，其中該參考值產生器同時提供不同參考電流給不同定址格。
  11. 一種規劃相變記憶體的方法，包含：定址予以規劃的格；藉由儲存以個別電阻位準形式表示之資料，以規劃該 等格；提供參考電流；由定址格的格電流與該參考電流的比較，決定共相關至該等格的電阻位準的電阻位準資料；及改變匯流排方向，以透過該匯流排由讀取緩衝器傳送規劃格狀態至資料緩衝器，以致能規劃狀態的驗證及反轉該匯流排方向並透過該匯流排由該資料緩衝器傳送資料至該讀取緩衝器以規劃該等格。
  12. 如申請專利範圍第11項所述之方法，其中該選擇包含：接收予以儲存在定址格中之規劃資料；供給所接收之規劃資料至有關於個別定址格的參考選擇電路；及以所供給之規劃資料，操作該等參考選擇電路。
  13. 如申請專利範圍第12項所述之方法，其中決定包含儲存電阻位準資料於讀取緩衝器中並送回該電阻位準資料。
TW097110107A 2007-03-23 2008-03-21 相變記憶體及其規劃方法與具有該記憶體之電子系統 TWI398869B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/726,852 US7518934B2 (en) 2007-03-23 2007-03-23 Phase change memory with program/verify function

Publications (2)

Publication Number Publication Date
TW200910357A TW200910357A (en) 2009-03-01
TWI398869B true TWI398869B (zh) 2013-06-11

Family

ID=39774517

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110107A TWI398869B (zh) 2007-03-23 2008-03-21 相變記憶體及其規劃方法與具有該記憶體之電子系統

Country Status (3)

Country Link
US (1) US7518934B2 (zh)
TW (1) TWI398869B (zh)
WO (1) WO2008118757A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
JP4958244B2 (ja) * 2006-09-15 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置
KR20090109823A (ko) * 2008-04-16 2009-10-21 삼성전자주식회사 저항체를 이용한 멀티 레벨 비휘발성 메모리 장치
KR20090123244A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 쓰기 방법
KR101057725B1 (ko) * 2008-12-31 2011-08-18 주식회사 하이닉스반도체 멀티 레벨 셀 데이터 센싱 장치 및 그 방법
JP5598363B2 (ja) * 2011-02-15 2014-10-01 ソニー株式会社 記憶装置およびその動作方法
CN103827972A (zh) 2011-08-26 2014-05-28 惠普发展公司，有限责任合伙企业 用于读取阵列中的电阻开关器件的电路和方法
US9140747B2 (en) 2013-07-22 2015-09-22 Qualcomm Incorporated Sense amplifier offset voltage reduction

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532964A (en) * 1993-07-08 1996-07-02 Sandisk Corporation Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells
US6256248B1 (en) * 1998-10-27 2001-07-03 Monolithic System Technology, Inc. Method and apparatus for increasing the time available for internal refresh for 1-T SRAM compatible devices
US6292398B1 (en) * 1999-05-11 2001-09-18 Stmicroelectronics S.R.L. Method for the in-writing verification of the threshold value in non-volatile memories
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
US20050141261A1 (en) * 2003-12-30 2005-06-30 Su-Jin Ahn Set programming methods and write driver circuits for a phase-change memory array
US6937522B2 (en) * 2003-02-07 2005-08-30 Nec Electronics Corporation Nonvolatile semiconductor memory device
US20050195633A1 (en) * 2004-03-05 2005-09-08 Byung-Gil Choi Method for programming phase-change memory array to set state and circuit of a phase-change memory device
US20060002172A1 (en) * 2004-06-30 2006-01-05 Balasubramanian Venkataraman Providing current for phase change memories
US20060126380A1 (en) * 2004-11-26 2006-06-15 Renesas Technology Corp. Semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI297948B (en) * 2006-06-26 2008-06-11 Ind Tech Res Inst Phase change memory device and fabrications thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532964A (en) * 1993-07-08 1996-07-02 Sandisk Corporation Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells
US6256248B1 (en) * 1998-10-27 2001-07-03 Monolithic System Technology, Inc. Method and apparatus for increasing the time available for internal refresh for 1-T SRAM compatible devices
US6292398B1 (en) * 1999-05-11 2001-09-18 Stmicroelectronics S.R.L. Method for the in-writing verification of the threshold value in non-volatile memories
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
US6937522B2 (en) * 2003-02-07 2005-08-30 Nec Electronics Corporation Nonvolatile semiconductor memory device
US20050141261A1 (en) * 2003-12-30 2005-06-30 Su-Jin Ahn Set programming methods and write driver circuits for a phase-change memory array
US20050195633A1 (en) * 2004-03-05 2005-09-08 Byung-Gil Choi Method for programming phase-change memory array to set state and circuit of a phase-change memory device
US20060002172A1 (en) * 2004-06-30 2006-01-05 Balasubramanian Venkataraman Providing current for phase change memories
US20060126380A1 (en) * 2004-11-26 2006-06-15 Renesas Technology Corp. Semiconductor device

Also Published As

Publication number Publication date
US20080232171A1 (en) 2008-09-25
WO2008118757A1 (en) 2008-10-02
TW200910357A (en) 2009-03-01
US7518934B2 (en) 2009-04-14

Similar Documents

Publication Publication Date Title
TWI398869B (zh) 相變記憶體及其規劃方法與具有該記憶體之電子系統
JP5354596B2 (ja) 相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス
US6928022B2 (en) Write driver circuit in phase change memory device and method for applying write current
US7869269B2 (en) Phase-change memory device with error correction capability
JP2010157306A6 (ja) 相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス
EP2159800B1 (en) Row decoder for non-volatile memory devices, in particular of the phase-change type
US20090091968A1 (en) Integrated circuit including a memory having a data inversion circuit
US10593400B2 (en) Row decoding architecture for a phase-change non-volatile memory device and corresponding row decoding method
US10186317B2 (en) Phase change memory device and method of operation
JP5518441B2 (ja) 相変化メモリデバイスの低電力アクセス方法
US8027186B2 (en) Programming a phase change memory
US11049561B2 (en) Method for programming a phase-change memory device of differential type, memory device, and electronic system
US11380380B2 (en) Non volatile memory device with an asymmetric row decoder and method for selecting word lines
US11328768B2 (en) Phase change memory device, system including the memory device, and method for operating the memory device
EP3509067B1 (en) Management method of real-time access to a differential memory, differential memory, and electronic system including the differential memory
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system
US20180122470A1 (en) Non-volatile memory, system including the memory and method for controlling the memory