TWI460729B - 以低應力多位階讀取相變記憶體單元之方法及多位階相變記憶體 - Google Patents

以低應力多位階讀取相變記憶體單元之方法及多位階相變記憶體 Download PDF

Info

Publication number
TWI460729B
TWI460729B TW098140352A TW98140352A TWI460729B TW I460729 B TWI460729 B TW I460729B TW 098140352 A TW098140352 A TW 098140352A TW 98140352 A TW98140352 A TW 98140352A TW I460729 B TWI460729 B TW I460729B
Authority
TW
Taiwan
Prior art keywords
current
bias voltage
bit line
additional
reference current
Prior art date
Application number
TW098140352A
Other languages
English (en)
Other versions
TW201044400A (en
Inventor
Ferdinando Bedeschi
Claudio Resta
Marco Ferraro
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201044400A publication Critical patent/TW201044400A/zh
Application granted granted Critical
Publication of TWI460729B publication Critical patent/TWI460729B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

以低應力多位階讀取相變記憶體單元之方法及多位階相變記憶體
本發明之實施例係關於一種以低應力多位階讀取相變記憶體單元之方法，及本發明係關於一種多位階相變記憶體裝置。
如此界已知，相變記憶體使用具有在兩個具有相異電特徵的相之間切換的屬性的一類材料，此與該材料的兩個不同晶體學結構相關：一非晶系無序相及一結晶或多晶有序相。此兩個相因此與相當不同值的電阻率相關。
當前，提到作為硫系化合物或硫屬材料的元素週期表的VI組之元素，諸如Te或Se之合金可有利地用於相變記憶體單元中。該當前最有前途的硫化合物係由Ge、Sb及Te之一種合金(Ge2 Sb2 Te5 )而形成，亦稱為GST，目前其已廣泛用於在可覆寫式磁碟上儲存資訊並亦已被提案用於大容量儲存。
在硫系化合物中，當材料從非晶系(更多電阻性)相轉化為結晶(更多傳導性)相時，電阻率以二或更高之量位階改變，且反之亦然。
可藉由局部升高溫度而獲得相變。在150℃以下，兩相均穩定。從一非晶系狀態開始，且上升到高於200℃的溫度，存在微晶之一迅速成核，且若該材料在結晶化溫度保持一足夠長時間，其將會經歷一相變且變為結晶狀。為將硫系化合物帶回到非晶系狀態，有必要升高溫度到超過熔化溫度(大約600℃)且接著迅速冷卻該硫系化合物。
已提出的是，記憶體裝置利用硫屬材料(亦稱為相變記憶體裝置)之特性。
在許多文獻(見例如US 5,825,046)中已揭示適合於使用在一相變記憶體裝置及一相變元件之一可能結構中之硫系化合物的組合物。
如在EP-A-1 326 254(對應於US-A-2003/0185047)中所討論，一相變記憶體裝置之一記憶體元件包括一硫屬材料及一電阻性電極，亦稱為一加熱器。
事實上，從電的角度看，結晶化溫度及熔化溫度係藉由引起一電流流過與該硫屬材料接觸或接近的該電阻性電極而獲得的，且因此藉由焦耳效應而加熱該硫屬材料。
特別而言，當該硫屬材料在非晶系、高電阻率狀態中(亦稱為重設狀態)時，有必要施加適當長度及振幅的電流脈衝並容許該硫屬材料緩慢冷卻。在此條件下，該硫屬材料改變其狀態並從一高電阻率切換到一低電阻率狀態。更準確地說，取決於脈衝的持續時間及振幅，不同之經控制傳導性的結晶路徑可經由該硫屬記憶體元件而形成。在實務中，結晶路徑之平均橫截面可藉由提供適當電流分佈而調整。因而，該相變材料之電阻率可被重複地設定為複數個若干位準之一者，藉此提供可在每一單元中儲存一位元以上的多位階相變記憶體。
該硫屬材料可藉由高振幅電流脈衝及快速冷卻而反向地切換回到該非晶系狀態。
如同任何其他微電子裝置，多位階相變記憶體必須因應用於縮放的越來越高的苛刻需求。實際上，縮放通常導致相對於有用信號之更為增多的干擾且因此影響信雜比。例如，在多位階相變記憶體中，縮放導致對應於不同程式化程度的集中分佈，致使可用於區別不同程度的邊緣減少。同樣，選擇器及加熱器具有較高電阻，此導致用於一給定讀取電壓之較小輸出電流。
另一方面，讀取電壓必須保持在低於一安全值且不可被不確定地升高。事實上，否則在硫系化合物中的溫度會在讀取期間升高到會發生相切換之一個程度。同樣已知的是，硫系化合物記憶體元件顯示隨著該讀取電壓達到該安全值而從非晶系轉到結晶狀態的增加之漂移。儘管單一讀取操作不改變儲存在單元中之資料，但多重重複操作可能影響保留資料的長期能力及造成錯誤。
本發明之目的係提供用於多位階讀取相變記憶體單元之一方法及一多位階相變記憶體裝置，其等係免於上文所描述之限制。
根據本發明之實施例，提供用於多位階讀取相變記憶體單元之方法及一多位階相變記憶體裝置。
為理解本發明，現將參考附圖描述本發明之一些實施例，且其等完全作為非限制性實例。
圖1繪示一相變記憶體(以下為「PCM」)裝置1。複數個PCM單元2配置為列與行以形成一陣列3。一列解碼器4及一行解碼器5被耦接至一記憶體控制單元6及一讀取/程式單元7，該讀取/程式單元7包含一程式電路7a及一讀取/驗證電路7b。字線8及位元線9分別與列及行平行，且以一已知方式選擇性地經由該列解碼器4及該行解碼器5而可連接至該讀取/程式單元7。特別而言，該行解碼器5在如可被同時選擇用於讀取的位元線9的數目相同之讀取線7c上耦接至該讀取/驗證電路7b。
每一PCM單元2係連接在一各別字線8及一各別位元線9的一交叉點，且包含該相變類型之一儲存元件10及一選擇元件11。該儲存元件10具有連接至該各自位元線9之一第一終端及連接至該選擇元件11之一第一終端的一第二終端。該選擇元件11具有接地之一第二終端及連接至各別字線8之一控制終端。根據可選擇的解決方案，每一PCM單元2之該儲存元件10及該選擇元件11可在位置上互換；此外，該等選擇元件11僅可具有兩個終端(例如二極體)。
該程式電路7a經組態以提供程式化電流IP ，以在該記憶體控制單元6之控制下選擇性地將所選PCM單元2程式化為複數個狀態之一者。可用狀態之數目將指示為N。在本文所描述之實施例中，每一PCM單元2可儲存兩個位元，因此其等具有N=4的狀態，即一重設狀態或多數電阻性狀態(00，其中實質上形成該儲存元件的所有相變材料為非晶系，沒有結晶直通路徑)，一設定狀態或最小電阻性狀態(11，其中實質上形成該儲存元件的所有相變材料為結晶的)，及兩個中間結晶狀態或中間電阻性狀態(01及10，具有各自的中間電阻)。
如圖2中所繪示，該讀取/驗證電路7b包含複數個位元線偏壓電路13、感測電路15及一溫度感測器16。即，對於每一讀取線7c存在一各別位元線偏壓電路13及一各別感測電路1(因此，對於每一位元線9選擇用於讀取)。
該偏壓電路13被耦接至一各別感測電路15及一各別讀取線7c。該偏壓電路13可操作以在讀取操作期間經由該等讀取線7c供應偏壓電壓(在此通常由VBL 所指示)到所選位元線9(為簡化起見，在行解碼器5上之電壓降被視為可忽略的)。對於該偏壓電壓VBL 的值係基於一溫度信號TC 而調整，即由該溫度感測器16供應且指示調適該PCM裝置1之一晶片的一操作溫度。
當該偏壓電壓VBL 經由該等讀取線7c而被施加至所選的位元線9時，讀取電流(在此通常由IRD 標示)係流過所選位元線9及PCM單元2。
感測電路15感測該讀取電流IRD ，其取決於各別所選PCM單元2之實際程式化狀態。基於與一組N-1參考電流比較，感測電路15決定各自所選PCM單元2之一實際程式化狀態並提供在各自資料輸出15a上之對應讀取資料D。當已決定一所選PCM單元2之實際程式化狀態，該對應感測電路15相應地藉由一資料辨識信號DREC而通知各自偏壓電路13。該偏壓電路13接著回應於該資料辨識信號DREC而取消選擇該對應位元線9，致使讀取操作可在不影響對應PCM單元2的情況下繼續進行。在一實施例中，所選位元線9可被設定到一靜止電壓，例如接地電壓。
現將參考圖3及圖4a至圖4c而更詳細地解釋該PCM裝置1之操作。特別而言，圖3繪示關於該所選PCM單元2之一者的讀取之一流程圖。相同的程序被應用於所有選擇的PCM單元2。
起初，許多PCM單元2藉由適當處理該列解碼器4及該行解碼器5而選擇用於讀取。連接至所選PCM單元2的所選位元線9在讀取線7c上被耦接至各自偏壓電路13及感測電路15。
接著(區塊100)，該溫度信號TC 被讀取且對於該等偏壓電壓的值相應地被調整。如下文中將解釋，偏壓電壓可假定N-1電壓位準以區別各自程式化狀態(N作為相關於每一PCM單元2的儲存位準之數目)。所有N-1位準藉由移位而調整到與溫度變動相反。即，正極溫度變動由所有N-1位準之一負極移位而補償，且反之亦然，負極溫度變動由所有N-1位準之一正極移位而補償。
偏壓電路13接著提供一第一偏壓電壓V00 至各自所選位元線9(亦即在所選位元線9上的該偏壓電壓等於在此階段的該第一偏壓電壓V00 ，VBL =V00 ；區塊105)。比較於習知PCM裝置之位元線讀取偏壓電壓，該第一偏壓電壓係一相對低電壓(例如使得約350mV之一電壓施加於該儲存元件10)。
在任何情況中，第一偏壓電壓V00 係使得實質上無電流流過在重設狀態(完全非晶系、多數電阻性)中的所選PCM單元2。
感測電路15感測回應於被施加於所選位元線9的該第一偏壓電壓V00 而流過所選PCM單元2的第一讀取電流IRD00 。在此階段，讀取電流IRD00 係藉由IRD00 =V00 /RCELL 而給定的，其中該重設PCM單元2之該單元電阻RCELL 係大約例如100kΩ(該選擇元件11之電阻可忽略)。
感測第一讀取電流IRD00 接著與一第一參考電流I00 相比較(區塊110，亦見圖5a)，致使在重設狀態中的PCM單元2可從未在該重設狀態中的PCM單元2中區別開來(亦見圖5a)。即，在該重設狀態中的PCM單元實質上未拉電流，且在任何情況中一第一讀取電流IRD00 小於該第一參考電流I00 。因此，若一第一讀取電流IRD00 小於該第一參考電流I00 (區塊110，輸出「是」)，則決定對應PCM單元2處在該重設狀態中，讀取資料D=「00」存在於耦接至在該重設狀態(區塊120)中之PCM單元2的感測電路15之資料輸出15a上。已被讀取的在該重設狀態中的PCM單元藉由連接各自位元線9至該靜止電壓(接地，區塊125)而取消選擇。因而，被取消選擇的PCM單元將不被稍後應用於仍然被選擇的PCM單元之偏壓電壓所影響。
若該第一讀取電流IRD00 大於該第一參考電流I00 (區塊110，輸出「否」)，則對應PCM單元2保持被選擇。
接著(區塊130)，該偏壓電路13提供一第二偏壓電壓V01 至仍然被選擇的單元。該第二偏壓電壓V01 大於該第一偏壓電壓V00 。因此，相關於不同程式化狀態之電流位準藉由比在該第一偏壓電壓被施加之情況中較寬的時間間隔而分離。此可從圖5b所瞭解，其中對於VBL =V00 之位準分佈係由一虛線所說明的。
第二讀取電流IRD01 再次藉由該感測電路15而感測並比較於一第二參考電流I01 ，即諸如用於區別在該第一中間結晶狀態中的所選PCM單元2與在該第二中間結晶單元中的單元或在該設定完全結晶狀態(完全結晶，最少電阻性)中的單元。
若一感測的第二讀取電流IRD01 低於該第二參考電流I01 (區塊140，輸出「是」)，則決定該對應PCM單元2處在該第一中間結晶狀態中，讀取資料D=「01」存在於耦接至在該第一中間結晶狀態中的PCM單元2的感測電路15之資料輸出15a上(區塊150)，其等被取消選擇(區塊125)。
若該第二讀取電流IRD01 大於該第二參考電流I01 (區塊140，輸出「否」)，該對應PCM單元保持被選擇。
一第三偏壓電壓V10 接著藉由該偏壓電路13而施加到仍然被選擇的PCM單元2且藉此產生的第三讀取電流IRD10 藉由感測電路15而感測(區塊160)。同樣如在圖5c中所說明，接著比較所感測到的第三讀取電流IRD10 與一第三參考電流I10 ，即諸如從在該設定狀態(「11」)中的單元中區別在該第二中間結晶狀態(「10」)中的PCM單元2。
若一第三讀取電流IRD10 低於該第三參考電流I10 (區塊170，輸出「是」)，則決定對應PCM單元2在該第一中間結晶狀態且讀取資料D=「10」存在於耦接至在該第一中間結晶狀態(區塊180)中的PCM單元2的感測電路15的資料輸出15a上，其等被取消選擇(區塊125)。否則，便決定該對應PCM單元2係處在該設定狀態且讀取資料D=「11」存在於耦接至在該第一中間結晶狀態中的PCM單元2的感測電路15的資料輸出15a上，其等被取消選擇(區塊125)。
因此，最初被選擇的所有PCM單元2已被讀取。在實務中，一低偏壓電壓(第一偏壓電壓V00 )首先專門應用於區別在該重設(完全非晶系)狀態中的PCM單元2。因此，實質上無電流或至少非常低的讀取電流流過重設PCM單元2且由讀取引起的漂移效應可被消除。
接著，藉由施加升高的偏壓電壓而反複讀取循環，直到已識別所有PCM單元2的程式化狀態(具有N個可用程式化狀態的N-1次)。更準確而言，反複持續直到對於每一選擇PCM單元2滿足以下條件之一者：已作出所選PCM單元2在該等中間結晶狀態01、10之一者中的決定；及已作出所選PCM單元(2)不在另外中間結晶狀態01、10之任一者中的決定。
此外，若已作出所選PCM單元2不在中間結晶狀態01、10之任一者中的決定，則決定所選PCM單元2在該設定狀態中。
各自的一實際程式化狀態已對其作出決定的所選PCM單元2(及對應位元線9)在任何時間被取消選擇。特定而言，重設PC單元2在施加該最低可用偏壓電壓(亦即第一偏壓電壓V00 )後被取消選擇。為此，重設PC單元2不受持續讀取操作及較高偏壓電壓的影響。另一方面，在設定至一中間結晶狀態或設定至該設定狀態(完全結晶)之PCM單元2中，經過該儲存元件藉由結晶路徑而本質上汲出讀取電流。代替而言，圍繞該等結晶路徑之可能的非晶系材料僅藉由該讀取電流之一可忽略分率而橫越並且實質上不受到影響。因此，因為由於所描述方法之結果而使位準分佈被互相地分離，所以不存在漂移的風險且同時改良實際程式化狀態的區別。此外，最高偏壓電壓僅施加於最傳導PCM單元2，亦即，具有最傳導結晶路徑的單元。因此，該非晶系材料總是被保存。事實上，該結晶路徑的傳導性越高，橫越該非晶系材料的該讀取電流的分率越小。因此，該讀取電壓可被升高而不明顯改變該儲存材料的狀態，因為在非晶系部分上的應力在任何情況中皆被降低。
在一實施例中，該讀取PCM單元2之一驗證程序在讀取後被實現，如圖6中所說明。驗證偏壓電壓VV 被施加至位元線9，根據僅從PCM單元2讀取的資料被再次讀取(區塊200)。在實踐中，對於每一PCM單元2，使用相同偏壓電壓VBL ，其中在此處發生程式化位準的辨識(例如，該第二偏壓電壓V01 被施加於所有唯讀的PCM單元並設定到該第一中間結晶狀態01)。不同偏壓電壓VBL 可同時被施加於各自不同PCM單元2。在另一實施例中，一單一驗證偏壓電壓VV 被施加於所有被選擇的PCM單元2。
接著，回應於驗證偏壓電壓VV 而流過位元線9及PCM單元2的驗證電流IV 藉由該感測電路15而被感測(區塊210)並比較於各自驗證電流範圍RV (區塊220)。如圖7中所說明，驗證電流範圍RV 包含各自電流期望值IE00 、IE01 、IE10 、IE11 。
若該驗證電流IV 在各自驗證電流範圍RV 內下降，該驗證程序(區塊220，輸出「是」)，則該程序被終止(區塊230)。在各自驗證電流範圍RV 外展示驗證電流IV 的該等PCM單元2(區塊220，輸出「否」)，該唯讀資料被重新程式化(區塊240)。因此，該PCM記憶體裝置1的分佈位準保持一致且藉由讀取引起的可能的次要漂移效應立即得到恢復。
圖8更詳細繪示該等偏壓電路13之一者及該等感測電路15之一者。該偏壓電路13包括一調節器電晶體17，其具有耦接至供應線16及各自讀取線7c的汲極及源極終端，及一電壓控制電路20，其供應一控制電壓至該調節器電晶體17之一控制終端。該電壓控制電路20亦具有一電壓選擇輸入20a，其耦接至記憶體控制單元6以接收一電壓選擇信號VSEL，一取消選擇輸入20b，其耦接至該感測電路15，及一調整輸入20c，其耦接至該溫度感測器16以接收該溫度信號TC 。該偏壓電路13進一步包括一取消選擇電晶體18及由資料辨識信號DREC所控制的一邏輯電路19。該取消選擇電晶體18，此處為一NMOS電晶體，其具有各自耦接至該調節器電晶體17並接地的閘極終端之汲極及源極終端。
該邏輯電路19之一輸出被耦接至該取消選擇電晶體18的閘極終端。該邏輯電路19經組態而致使該取消選擇電晶體18在一讀取操作之開始處關閉。當儲存在對應PCM單元2中的資料已被辨識，該資料辨識信號DREC切換，且作為回應，該邏輯電路19開啟該取消選擇電晶體18，藉此關閉該調節器電晶體17並將對應所選位元線9帶往接地電壓。該位元線9因而被取消選擇且因此保持直到該讀取操作的結束。
該感測電路15包括一感測放大器21，一參考模組23，其選擇性地供應該第一、第二及第三參考電流I00 、I01 、I10 之一者(此處為了明確起見，將其等整體標示為參考電流IREF )，一資料模組24及一輸出緩衝器25。該感測放大器21具有一感測輸入21a，其耦接至該讀取線7c以在當施加一偏壓電壓VBL 時感測該讀取電流IRD ，及一參考輸入21b，其耦接至該參考模組以接收該等參考電流IREF 。該感測放大器21之一輸出被耦接至該輸出緩衝器25以回應於所感測的讀取電流IRD 小於該實際參考電流IREF 而供應該資料辨識信號DREC。該感測放大器21之輸出亦被連接至該電壓控制電路20之該取消選擇輸入20b。該資料模組24被控制以根據當前所選偏壓電壓VBL 及參考電流IREF 而提供輸出資料值至該輸出緩衝器25，如在圖9a至圖9c之圖表中所說明。在本文描述之實施例中，由該記憶體控制單元6通過該電壓選擇信號VSEL而控制參考模組23及資料模組24二者。
在讀取操作中，如已描述，該記憶體控制單元6選擇待經由該電壓選擇信號VSEL而施加於所選位元線9的適當偏壓電壓VBL 。該電壓控制電路20驅動該調節器電晶體17，致使該所選偏壓電壓VBL 實際上施加於該對應位元線9。同時，根據該電壓選擇信號VSEL，如在圖9a至圖9c中所說明，適當參考電流IREF 及輸出資料值藉由該參考模組23及該資料模組24而選擇。該感測放大器21比較實際讀取電流IRD 與參考電流IREF 。若該讀取電流IRD 較低，則決定對應所選PCM單元2的實際程式化狀態且感測放大器21發送該資料辨識信號DREC。回應於該資料辨識信號DREC，該電壓控制電路20藉由關閉該調節器電晶體17而取消選擇該對應PCM單元2。因而，該PCM單元2不再受到可能持續的讀取操作之影響，且即不經歷可改變其程式化狀態的較高偏壓電壓VBL 。此外，藉由該資料模組24而提出的該輸出資料值被載入到該輸出緩衝器25中並供應作為輸出資料D。為以防該所選PCM單元2在該設定狀態中(亦即該讀取電流IRD 從未超過任何參考電流IREF )，提出該資料值「11」作為該輸出資料D。在一實施例中，此係藉由在讀取操作的開始預載入該資料值「11」到該輸出緩衝器25中而完成的。
在圖10中，說明根據本發明之一實施例的一系統300之一部分。系統300可使用在裝置中，諸如例如一個人數位助理(PDA)、一膝上型電腦或可攜式電腦、可能具有無線能力的一行動電話、一訊息裝置、一數位音樂播放器、一數位相機或可適用於處理、儲存、發送或接收資訊及需要永久儲存能力的其他裝置。
系統300可包含一控制器310，一輸入/輸出(I/O)裝置320(例如一鍵盤、顯示器)、該相變記憶體裝置1、一無線介面340及一RAM記憶體360，其等經由一匯流排350互相耦接。在一實施例中，一電池380可用於供應電源至該系統300。應注意的是本發明之範圍不限制於必要具有任何或所有上文所列出的組件之實施例。
控制器310可包括例如一個或多個微處理器、數位信號處理器、微控制器或其類似物。
該I/O裝置320可用於產生一訊息。該系統300可使用該無線介面340以發送及接收訊息到及從具有一無線電頻率(RF)信號的一無線通信網路。儘管本發明之範圍不限制於此方面，該無線介面340之實例可包含一天線，或一無線收發器，諸如一偶極天線。同樣，該I/O裝置320可遞送一用以反映所儲存的是一數位輸出(若儲存數位資訊)或類比資訊(若儲存類比資訊)的電壓。
最終，顯然可對本文描述及說明的方法及裝置作出許多修正及變動，所有此等修正及變動均屬於如後附申請專利範圍中所定義的本發明之範圍。
01、10．．．中間結晶狀態
1．．．裝置
2．．．相變記憶體(PCM)單元
3．．．陣列
4．．．列解碼器
5．．．行解碼器
6．．．記憶體控制單元
7．．．讀取/程式單元
7a．．．程式電路
7b．．．讀取/驗證電路
7c．．．讀取線
8．．．字線
9．．．位元線
10．．．儲存元件
11．．．選擇元件
13．．．位元線偏壓電路
15．．．感測電路
15a．．．資料輸出
16．．．溫度感測器
17．．．調節器電晶體
18．．．取消選擇電晶體
19．．．邏輯電路
20．．．電壓控制電路
20a．．．電壓選擇輸入
20b．．．取消選擇輸入
20c．．．調整輸入
21．．．感測放大器
21a．．．感測輸入
21b．．．參考輸入
23．．．參考模組
24．．．資料模組
25．．．輸出緩衝器
300．．．系統
310．．．控制器
320．．．輸入/輸出(I/O)裝置
340．．．無線介面
350．．．匯流排
360．．．RAM記憶體
380．．．電池
D．．．讀取資料
DREC．．．資料辨識信號
I00 ．．．第一參考電流
I01 ．．．第二參考電流
I10 ．．．第三參考電流
IE00 、IE01 、IE10 、IE11 ．．．電流期望值
IRD ．．．讀取電流
IRD00 ．．．讀取電流
IRD01 ．．．第二讀取電流
IRD10 ．．．第三讀取電流
IREF ．．．參考電流
IV ．．．驗證電流
RCELL ．．．單元電阻
RV ．．．驗證電流範圍
TC ．．．溫度信號
V00 ．．．第一偏壓電壓
V01 ．．．第二偏壓電壓
VBL ．．．偏壓電壓
VSEL．．．電壓選擇信號
VV ．．．驗證偏壓電壓
圖1係根據本發明之一實施例的一相變記憶體裝置之一簡化方塊圖；
圖2係圖1之該相變記憶體裝置的一部分之一更詳細方塊圖；
圖3係根據本實施例之一實施例的一方法之一流程圖；
圖4a至圖4c係繪示關於圖1之該相變記憶體裝置之第一數量的曲線圖；
圖5a至圖5c係繪示關於圖1之該相變記憶體裝置之第二數量的曲線圖；
圖6係根據本實施例之一實施例的一方法之一流程圖；
圖7係關於圖1之該相變記憶體裝置之第三數量的一曲線圖；
圖8係圖1之該相變記憶體裝置之一特定的詳細方塊圖；
圖9a至圖9c係繪示關於圖1之該相變記憶體裝置之第二數量的曲線圖；及
圖10係本發明之一實施例的一系統描述。
1．．．裝置
2．．．相變記憶體(PCM)單元
3．．．陣列
4．．．列解碼器
5．．．行解碼器
6．．．記憶體控制單元
7．．．讀取/程式單元
7a．．．程式電路
7b．．．讀取/驗證電路
7c．．．讀取線
8．．．字線
9．．．位元線
10．．．儲存元件
11．．．選擇元件

Claims (18)

  1. 一種用於多位階讀取一相變記憶體單元的方法，該方法包括：選擇一位元線及耦接至該所選位元線的一相變記憶體(PCM)單元；施加一第一偏壓電壓(VBL ,V00 )至該所選位元線；比較回應於該第一偏壓電壓(VBL ,V00 )而流過該所選位元線之一第一讀取電流(IRD00 )與一第一參考電流(I00 )，其中該第一參考電流(I00 )係使得當該所選PCM單元處在一重設狀態中時，該第一讀取電流(IRD00 )與該第一參考電流(I00 )處在一第一關係中，否則該第一讀取電流(IRD00 )與該第一參考電流(I00 )處在一第二關係中；及基於比較該第一讀取電流(IRD00 )與該第一參考電流(I00 )而決定該所選PCM單元是否處在該重設狀態中；其特徵為若該所選PCM單元不在該重設狀態中，則施加一第二偏壓電壓(VBL ,V01 )於該所選位元線，該第二偏壓電壓(VBL ,V01 )大於該第一偏壓電壓(VBL ,V00 )。
  2. 如請求項1之方法，其進一步包括：比較回應於施加該第二偏壓電壓(VBL ,V01 )而流過該所選位元線的一第二讀取電流(IRD01 )與一第二參考電流(I01 )，其中該第二參考電流(I01 )係使得當該所選PCM單元處在一第一中間結晶狀態中時，該第二讀取電流(IRD01 )與該第二參考電流(I01 )處在一第一關係中，否則該第二讀取電流(IRD01 )與該第二參考電流(I01 )處在一第 二關係中；及基於比較該第二讀取電流(IRD01 )與該第二參考電流(I01 )而決定該所選PCM單元是否在該第一中間結晶狀態中。
  3. 如請求項2之方法，其進一步包括若尚未決定該所選PCM單元之一程式化狀態，則施加一另外偏壓電壓(VBL ,V10 )至該所選位元線(9)，該另外偏壓電壓(VBL ,V10 )大於先前施加到該所選位元線的任何偏壓電壓(VBL ,V00 ,V01 )；比較回應於施加該另外偏壓電壓(VBL ,V10 )而流過該所選位元線的一另外讀取電流(IRD10 )與一另外參考電流(I10 )，其中該另外參考電流(I10 )係使得當該所選PCM單元處在一另外中間結晶狀態中時，該另外讀取電流(IRD10 )與該另外參考電流(I10 )處在一第一關係中，否則該另外讀取電流(IRD10 )與該另外參考電流(I10 )處在一第二關係中；及基於比較該另外讀取電流(IRD10 )與該另外參考電流(I10 )而決定該所選PCM單元是否處在該另外中間結晶狀態中。
  4. 如請求項2之方法，其中：若尚未決定該所選PCM單元之一程式化狀態，則施加一另外偏壓電壓(VBL )至該所選位元線，該另外偏壓電壓(VBL )大於先前施加於該所選位元線之任何偏壓電壓(VBL ,V00 ,V01 ,V10 )； 比較回應於施加該另外偏壓電壓(VBL )而流過該所選位元線的一另外讀取電流與一另外參考電流，其中該另外參考電流係使得當該所選PCM單元處在一另外中間結晶狀態中時，該另外讀取電流與該另外參考電流處在一第一關係中，否則該另外讀取電流與該另外參考電流處在一第二關係中；及基於比較該另外讀取電流與該另外參考電流而決定該所選PCM單元是否處在該另外中間結晶狀態中；以上步驟被重複直到以下條件之一者得到滿足：已作出該所選PCM單元係在該等另外中間結晶狀態之一者中的決定；及已作出該所選PCM單元不在該等另外中間結晶狀態之任一者中的決定。
  5. 如請求項4之方法，其進一步包括若已作出該所選PCM單元不在該等另外中間結晶狀態之任一者中的決定，則決定該所選PCM單元是否係在一設定狀態中。
  6. 如請求項1之方法，其進一步包括：選擇複數個位元線及複數個PCM單元，該等PCM單元每一者各自連接至該複數個所選位元線之一者；及取消選擇已決定一實際程式化狀態的該所選PCM單元的每一者。
  7. 如請求項4之方法，其進一步包括：感測一裝置操作溫度(TC )；及基於該裝置操作溫度(TC )而調整該第一偏壓電壓(V00 )。
  8. 如請求項7之方法，其進一步包括基於該裝置操作溫度而選擇該第二偏壓電壓位準及任何另外偏壓電壓位準。
  9. 如請求項1之方法，其進一步包括驗證該所選PCM單元之一程式化狀態。
  10. 如請求項9之方法，其中驗證包括：施加一驗證偏壓電壓(VV )至該所選PCM單元；感測回應於該驗證偏壓電壓(VV )而流過該所選PCM單元的一驗證電流(IV )；及比較該驗證電流(IV )與包含一各自電流期望值(IE00 ,IE01 ,IE10 ,IE11 )的一各自驗證電流範圍(RV )。
  11. 如請求項10之方法，其進一步包括若該驗證電流(IV )在該各自驗證電流範圍(RV )外，則重新程式化讀取資料(D)。
  12. 一種相變記憶體裝置，其包括：複數個PCM單元，該複數個PCM單元以列與行配置並耦接至各自字線及位元線；選擇電路，其用於選擇一位元線及耦接至該所選位元線的一PCM單元；一偏壓電路，其用於施加一第一偏壓電壓(VBL ,V00 )至該所選位元線；一感測電路，其用於比較回應於該第一偏壓電壓(VBL ,V00 )而流過該所選位元線的一第一讀取電流(IRD00 )與一第一參考電流(I00 )，其中該第一參考電流(I00 )係使得當該所選PCM單元處在一重設狀態中時，該第一讀取電流 (IRD00 )與該第一參考電流(I00 )處在一第一關係中，否則該第一讀取電流(IRD00 )與該第一參考電流(I00 )處在一第二關係中，其中該感測電路係可操作以基於比較該第一讀取電流(IRD00 )與該第一參考電流(I00 )而決定該所選PCM單元是否在該重設狀態中；其特徵為該偏壓係可操作以若該所選PCM單元不在該重設狀態中，則施加一第二偏壓電壓(VBL ,V01 )至該所選位元線，該第二偏壓電壓(VBL ,V01 )大於該第一偏壓電壓(VBL ,V00 )。
  13. 如請求項12之相變記憶體裝置，其中該偏壓電路包含：一電壓調節元件，其用於選擇性地經由該等選擇電路與所選位元線耦合；及一電壓控制電路，其用於驅動該電壓調節元件，使得包含該第一偏壓電壓(VBL ,V00 )的複數個偏壓電壓(VBL )之一者被施加於該對應位元線。
  14. 如請求項12之相變記憶體裝置，其中該感測電路包括：一參考模組，其用於選擇性地供應包含該第一參考電流(I00 )之複數個參考電流(IREF )之一者；及一感測放大器，其用於選擇性地經由該等選擇電路與所選位元線耦合且可操作以感測流過該所選位元線的讀取電流(IRD )，該等讀取電流(IRD )包含該第一讀取電流(IRD00 )。
  15. 如請求項12之相變記憶體裝置，其中：該感測電路具有耦接至該偏壓電路之一取消選擇輸入 的一輸出，其用於回應於至少該第一讀取電流(IRD00 )與該第一參考電流(I00 )處在一第一關係中而提供一資料辨識(DREC)信號；及該偏壓係可操作以回應於該資料辨識(DREC)信號而取消選擇該所選位元線。
  16. 如請求項12之相變記憶體裝置，其進一步包括一溫度感測器，其用於供應一溫度信號(TC )、該相變記憶體裝置之一操作溫度。
  17. 如請求項16之相變記憶體裝置，其中該偏壓電路被耦接至該溫度感測器且係可操作以基於該溫度信號(TC )而調節該第一偏壓電壓(VBL ,V00 )。
  18. 一種記憶體系統，其包括：一控制單元；及如請求項12之一相變記憶體裝置(1)，其耦接至該控制單元。
TW098140352A 2008-12-29 2009-11-26 以低應力多位階讀取相變記憶體單元之方法及多位階相變記憶體 TWI460729B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/345,398 US7885101B2 (en) 2008-12-29 2008-12-29 Method for low-stress multilevel reading of phase change memory cells and multilevel phase change memory

Publications (2)

Publication Number Publication Date
TW201044400A TW201044400A (en) 2010-12-16
TWI460729B true TWI460729B (zh) 2014-11-11

Family

ID=42221045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098140352A TWI460729B (zh) 2008-12-29 2009-11-26 以低應力多位階讀取相變記憶體單元之方法及多位階相變記憶體

Country Status (6)

Country Link
US (1) US7885101B2 (zh)
JP (1) JP5354596B2 (zh)
KR (1) KR101266145B1 (zh)
CN (1) CN101908374B (zh)
DE (1) DE102009050746B4 (zh)
TW (1) TWI460729B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139006B1 (en) 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822900B (zh) * 2010-03-30 2015-09-30 国际商业机器公司 对至少一个多级相变存储器单元进行编程
US8194441B2 (en) * 2010-09-23 2012-06-05 Micron Technology, Inc. Phase change memory state determination using threshold edge detection
KR101652785B1 (ko) 2010-12-07 2016-09-01 삼성전자주식회사 반도체 장치 및 상기 반도체 장치의 데이터 감지 방법
US8482955B2 (en) * 2011-02-25 2013-07-09 Micron Technology, Inc. Resistive memory sensing methods and devices
DE112012000372B4 (de) * 2011-03-10 2015-05-21 International Business Machines Corporation Programmieren von Phasenwechselspeicherzellen
US9218876B2 (en) 2012-05-08 2015-12-22 Micron Technology, Inc. Methods, articles and devices for pulse adjustments to program a memory cell
GB2502553A (en) * 2012-05-30 2013-12-04 Ibm Read measurements of resistive memory cells
GB2502569A (en) * 2012-05-31 2013-12-04 Ibm Programming of gated phase-change memory cells
GB2502568A (en) * 2012-05-31 2013-12-04 Ibm Memory apparatus with gated phase-change memory cells
US9298383B2 (en) 2012-08-17 2016-03-29 International Business Machines Corporation Memory with mixed cell array and system including the memory
US9606908B2 (en) 2012-08-17 2017-03-28 International Business Machines Corporation Memory controller for memory with mixed cell array and method of controlling the memory
US9117519B2 (en) 2012-08-29 2015-08-25 Micron Technology, Inc. Methods, devices and systems using over-reset state in a memory cell
US9183929B2 (en) 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
KR102023358B1 (ko) * 2012-10-29 2019-09-20 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
GB2510339A (en) * 2013-01-30 2014-08-06 Ibm Method and apparatus for read measurement of a plurality of resistive memory cells
US8885428B2 (en) * 2013-02-22 2014-11-11 Sandisk 3D Llc Smart read scheme for memory array sensing
JP2016033843A (ja) * 2014-07-31 2016-03-10 株式会社東芝 不揮発性記憶装置およびその駆動方法
US10546632B2 (en) 2017-12-14 2020-01-28 Micron Technology, Inc. Multi-level self-selecting memory device
CN110619906B (zh) * 2019-08-19 2021-06-25 中国科学院上海微系统与信息技术研究所 多级相变存储器的读出电路及读出方法
KR20210058568A (ko) 2019-11-14 2021-05-24 삼성전자주식회사 비트라인 전압을 제어하는 저항성 메모리 장치
KR102239740B1 (ko) * 2020-02-10 2021-04-12 인천대학교 산학협력단 상변화 메모리 장치에서의 데이터 리드 동작 방법
US11682471B2 (en) 2020-05-28 2023-06-20 International Business Machines Corporation Dual damascene crossbar array for disabling a defective resistive switching device in the array
US11532357B2 (en) 2021-01-15 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with temperature modulated read voltage

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
TWI261356B (en) * 2005-01-03 2006-09-01 Macronix Int Co Ltd Phase-change multi-level cell and operating method thereof
US20060198183A1 (en) * 2005-03-01 2006-09-07 Takayuki Kawahara Semiconductor device
US20070153570A1 (en) * 2006-01-05 2007-07-05 Samsung Electronics Co., Ltd. Phase change memory devices and multi-bit operating methods for the same
US20070201267A1 (en) * 2006-02-24 2007-08-30 Thomas Happ Sense circuit for resistive memory
US20080025089A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Method for reading a multi-level passive element memory cell array
US20080101110A1 (en) * 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
US20080165570A1 (en) * 2007-01-05 2008-07-10 Macronix International Co., Ltd. Current Compliant Sensing Architecture for Multilevel Phase Change Memory
US20080266942A1 (en) * 2007-04-30 2008-10-30 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6614683B1 (en) * 2001-02-26 2003-09-02 Advanced Micro Devices, Inc. Ascending staircase read technique for a multilevel cell NAND flash memory device
DE60137788D1 (de) 2001-12-27 2009-04-09 St Microelectronics Srl Architektur einer nichtflüchtigen Phasenwechsel -Speichermatrix
JP4377817B2 (ja) * 2003-03-18 2009-12-02 株式会社東芝 プログラマブル抵抗メモリ装置
US7180767B2 (en) * 2003-06-18 2007-02-20 Macronix International Co., Ltd. Multi-level memory device and methods for programming and reading the same
JP4153901B2 (ja) * 2004-06-15 2008-09-24 シャープ株式会社 半導体記憶装置
US7488968B2 (en) * 2005-05-05 2009-02-10 Ovonyx, Inc. Multilevel phase change memory
TWI378551B (en) * 2006-07-31 2012-12-01 Sandisk 3D Llc Method and apparatus for reading a multi-level passive element memory cell array
US7535756B2 (en) * 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
TWI261356B (en) * 2005-01-03 2006-09-01 Macronix Int Co Ltd Phase-change multi-level cell and operating method thereof
US20060198183A1 (en) * 2005-03-01 2006-09-07 Takayuki Kawahara Semiconductor device
US20070153570A1 (en) * 2006-01-05 2007-07-05 Samsung Electronics Co., Ltd. Phase change memory devices and multi-bit operating methods for the same
US20070201267A1 (en) * 2006-02-24 2007-08-30 Thomas Happ Sense circuit for resistive memory
US20080025089A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Method for reading a multi-level passive element memory cell array
US20080101110A1 (en) * 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
US20080165570A1 (en) * 2007-01-05 2008-07-10 Macronix International Co., Ltd. Current Compliant Sensing Architecture for Multilevel Phase Change Memory
US20080266942A1 (en) * 2007-04-30 2008-10-30 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139006B1 (en) 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
TWI745236B (zh) * 2020-03-12 2021-11-01 力旺電子股份有限公司 自偏壓感測放大電路

Also Published As

Publication number Publication date
DE102009050746A1 (de) 2010-07-01
KR20100080348A (ko) 2010-07-08
JP2010157306A (ja) 2010-07-15
US7885101B2 (en) 2011-02-08
JP5354596B2 (ja) 2013-11-27
US20100165712A1 (en) 2010-07-01
TW201044400A (en) 2010-12-16
CN101908374A (zh) 2010-12-08
CN101908374B (zh) 2014-04-09
KR101266145B1 (ko) 2013-05-21
DE102009050746B4 (de) 2014-11-06

Similar Documents

Publication Publication Date Title
TWI460729B (zh) 以低應力多位階讀取相變記憶體單元之方法及多位階相變記憶體
JP2010157306A6 (ja) 相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス
US6928022B2 (en) Write driver circuit in phase change memory device and method for applying write current
US7940552B2 (en) Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
US9064565B2 (en) Phase change memory device
KR101469831B1 (ko) 향상된 읽기 성능을 갖는 멀티-레벨 상변환 메모리 장치 및그것의 읽기 방법
US7646632B2 (en) Integrated circuit for setting a memory cell based on a reset current distribution
KR101887109B1 (ko) 저항 변화 메모리 장치 및 그에 따른 전류 트리밍 방법
US10600479B2 (en) Device for switching between different reading modes of a non-volatile memory and method for reading a non-volatile memory
CN109872751B (zh) 存储器装置及其操作方法
US11133064B2 (en) Latch-type sense amplifier for a non-volatile memory with reduced margin between supply voltage and bitline-selection voltage
TWI398869B (zh) 相變記憶體及其規劃方法與具有該記憶體之電子系統
KR101201858B1 (ko) 반도체 메모리 장치
US8456913B2 (en) Semiconductor memory apparatus and method for controlling programming current pulse
US11615820B1 (en) Regulator of a sense amplifier
CN212675920U (zh) 相变存储器设备和电子系统
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system
US20180122470A1 (en) Non-volatile memory, system including the memory and method for controlling the memory