CN212675920U - 相变存储器设备和电子系统 - Google Patents

相变存储器设备和电子系统 Download PDF

Info

Publication number
CN212675920U
CN212675920U CN202021199245.9U CN202021199245U CN212675920U CN 212675920 U CN212675920 U CN 212675920U CN 202021199245 U CN202021199245 U CN 202021199245U CN 212675920 U CN212675920 U CN 212675920U
Authority
CN
China
Prior art keywords
programming
current
drivers
memory cells
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021199245.9U
Other languages
English (en)
Inventor
F·E·C·迪塞格尼
F·戈勒尔
C·托尔蒂
M·卡里希米
E·卡尔维蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN212675920U publication Critical patent/CN212675920U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本公开的实施例涉及相变存储器设备和电子系统。一种相变存储器设备，被配置成：在第一编程模式中，在第一时间间隔期间，向将要利用所述第一编程电流而被编程的所有直接和互补存储器单元，供应相同的第一编程电流，第一编程电流是具有在置位电流和复位电流之间选取的一类型；以及在第二编程模式中，在第二时间间隔期间，向将要利用所述第二编程电流而被编程的所有直接和互补存储器单元，供应相同的第二编程电流，第二编程电流是具有在置位电流和复位电流之间选取的另一类型，由此在仅两个时间步骤中完成逻辑字在存储器设备中的写入。

Description

相变存储器设备和电子系统
技术领域
本实用新型涉及一种相变存储器设备、以及一种包括该相变存储器设备的电子系统。
背景技术
非易失性相变存储器(phase-change-memory，PCM)是本领域已知的，其中为了存储信息，具有如下性质的材料的特性被利用：在具有不同电特性的相之间切换的性质。例如，这些材料可以在无序非晶相和有序的结晶或多晶相之间切换，并且该两个相与明显不同值的电阻率相关联，并且因此与所存储的数据的不同值相关联。例如，元素周期表的第VI族的元素(例如碲(Te)、硒(Se)或锑(Sb)，被称为硫族化合物或硫族材料)可以有利地用于提供相变存储器单元。相变通过如下来获得：通过被布置成与硫族材料的相应区域接触的电阻性电极(通常被称为加热器)，来局部升高硫族材料的单元的温度。选择设备(例如，MOSFET)连接到加热器，并且使得电编程电流能够通过相应的加热器(被称为“SET”和“RESET”电流脉冲，根据将要生成的相变，电流脉冲具有相应的值)。上述电流通过焦耳效应来生成相变所需的温度。在读取期间，硫族材料的状态通过如下来检测：施加足够低以至于不会引起可感测的加热的电压，然后读取在单元中流动的电流值。鉴于电流与硫族材料的电导率成比例，因此可以确定该材料处于哪种状态，并且因此追溯回存储在存储器单元中的数据。
实用新型内容
发明人已经发现，传统相变存储器在编程步骤中时间花费相当大。
为了克服上述问题，本公开提供了旨在解决上述问题的至少一部分的技术方案。
在一个方面中，提供了一种相变存储器设备，包括：存储器阵列，包括：多个第一部分，每个第一部分被提供有第一局部位线，第一局部位线被连接到第一存储器单元，第一存储器单元适于存储相应的第一逻辑数据，第一逻辑数据包括与第一存储器单元的第一电阻状态相关联的第一逻辑位、以及与第一存储器单元的第二电阻状态相关联的第二逻辑位；以及相应的多个第二部分，每个第二部分被提供有第二局部位线，第二局部位线被连接到第二存储器单元，第二存储器单元适于存储与第一逻辑数据互补的相应的第二逻辑数据；用于将逻辑数据写入在第一存储器单元和第二存储器单元中的写入级，包括多个第一编程驱动器和相应的多个第二编程驱动器；多个第一主位线，多个第一主位线在相应的第一编程驱动器与相应的第一部分的第一局部位线之间延伸；以及多个第二主位线，多个第二主位线在相应的第二编程驱动器与相应的第二部分的第二局部位线之间延伸，其中相变存储器设备被配置成：在第一编程模式中，通过多个第一编程驱动器和多个第二编程驱动器并且在第一时间间隔期间，将相同的第一编程电流供应给将要利用第一编程电流进行编程的所有第一存储器单元和第二存储器单元，第一编程电流是在置位电流和复位电流之间被选取的一类型；以及在第二编程模式中，通过多个第一编程驱动器和多个第二编程驱动器并且在第二时间间隔期间，将相同的第二编程电流供应给将要利用第二编程电流进行编程的所有第一存储器单元和第二存储器单元，第二编程电流是在置位电流和复位电流之间选择的另一类型，由此完成逻辑字在存储器阵列中的写入。
在一些实施中，在第一编程模式期间：与将要经由第一编程电流进行编程的第一存储器单元耦合的所有第一编程驱动器由相应的第一激活信号而被激活，第一激活信号从第一逻辑位开始被生成；以及所有第二编程驱动器由相应的第二激活信号而被激活，第二激活信号从第二逻辑位开始被生成；并且在第二编程模式期间：与将要经由第二编程电流进行编程的第一存储器单元耦合的所有第一编程驱动器由相应的第三激活信号而被激活，第三激活信号从第二逻辑位开始被生成；以及被耦合到第二存储器单元的所有第二编程驱动器由相应的第四激活信号而被激活，第四激活信号从第一逻辑位开始被生成。
在一些实施例中，多个第一编程驱动器中的每个第一编程驱动器包括相应的第一电流镜电路，第一电流镜电路被配置成在相应的第一编程模式和第二编程模式期间，接收第一编程电流和第二编程电流，每个第一电流镜电路被耦合到共同的基准支路，基准支路被配置成生成第一编程电流和第二编程电流，并且每个第一电流镜电路包括多个相应的第一编程支路，多个相应的第一编程支路被耦合到基准支路和第一主位线，以将第一编程电流和第二编程电流镜像在第一编程支路上，每个第一编程支路通过相应的第一使能开关而被耦合到基准支路，第一使能开关被配置成通过第一激活信号和第三激活信号而被选择性地驱动成处于导通和禁止。
在一些实施例中，多个第二编程驱动器中的每个第二编程驱动器包括相应的第二电流镜电路，第二电流镜电路被配置成在相应的第一编程模式和第二编程模式期间，接收第一编程电流和第二编程电流，第二电流镜电路包括多个第二编程支路，多个第二编程支路被耦合到基准支路和第二主位线，以用于镜像第一编程电流和第二编程电流，每个第二编程支路通过相应的第二使能开关而被耦合到基准支路，第二使能开关被配置成通过第二激活信号和第四激活信号而被选择性地驱动成处于导通和禁止。
在一些实施例中，在第一编程模式中并且在第一时间间隔期间，供应第一编程电流和第二编程电流包括：通过多个第一编程驱动器，将第一编程电流供应给将要利用第一逻辑位进行编程的所有第一存储器单元；以及通过多个第二编程驱动器，将第二编程电流供应给与将要利用第一逻辑位进行编程的第一存储器单元互补的所有第二存储器单元；并且在第二编程模式中并且在第二时间间隔期间，供应第一编程电流和第二编程电流包括：通过多个第二编程驱动器，将第二编程电流供应给将要利用第二逻辑位进行编程的所有第一存储器单元；以及通过多个第二编程驱动器，将第一编程电流供应给与将要利用第二逻辑位进行编程的第一存储器单元互补的所有第二存储器单元。
在一些实施例中，在第一编程模式期间：与将要经由第一编程电流进行编程的第一存储器单元耦合的所有第一编程驱动器由相应的第一激活信号而被激活，第一激活信号从第一逻辑位开始被生成；以及所有第二编程驱动器由相应的第二激活信号而被激活，第二激活信号从第二逻辑位开始被生成；并且在第二编程模式期间：与将要经由第二编程电流进行编程的第一存储器单元耦合的所有第一编程驱动器由相应的第三激活信号而被激活，第三激活信号从第二逻辑位开始被生成；以及被耦合到第二存储器单元的所有第二编程驱动器由相应的第四激活信号而被激活，第四激活信号从第一逻辑位开始被生成。
在一些实施例中，多个第一编程驱动器中的每个第一编程驱动器包括相应的第一电流镜电路，第一电流镜电路被配置成在相应的第一编程模式和第二编程模式期间，接收第一编程电流和第二编程电流，每个第一电流镜电路被耦合到共同的基准支路，基准支路被配置成生成第一编程电流和第二编程电流，并且每个第一电流镜电路包括多个相应的第一编程支路，多个相应的第一编程支路被耦合到基准支路和第一主位线，以将第一编程电流和第二编程电流镜像在第一编程支路上，每个第一编程支路通过相应的第一使能开关而被耦合到基准支路，第一使能开关被配置成通过第一激活信号和第三激活信号被选择性地驱动成处于导通和禁止。
在一些实施例中，多个第二编程驱动器中的每个第二编程驱动器包括相应的第二电流镜电路，第二电流镜电路被配置成在相应的第一编程模式和第二编程模式期间，接收第一编程电流和第二编程电流，第二电流镜电路包括多个第二编程支路，多个第二编程支路被耦合到基准支路和第二主位线，以用于镜像第一编程电流和第二编程电流，每个第二编程支路通过相应的第二使能开关而被耦合到基准支路，第二使能开关被配置成通过第二激活信号和第四激活信号而被选择性地驱动成处于导通和禁止。
在另一方面中，提供了一种电子系统，包括：控制器；随机存取存储器，被耦合到控制器；无线接口，被耦合到控制器；以及相变存储器设备，被耦合到控制器，相变存储器设备包括：存储器阵列，存储器阵列包括：多个第一部分，每个第一部分被提供有第一局部位线，第一局部位线被连接到被第一存储器单元，第一存储器单元适于存储相应的第一逻辑数据，第一逻辑数据包括与第一存储器单元的第一电阻状态相关联的第一逻辑位、以及与第一存储器单元的第二电阻状态相关联的第二逻辑位；以及相应的多个第二部分，每个第二部分被提供有第二局部位线，第二局部位线被连接到第二存储器单元，第二存储器单元适于存储与第一逻辑数据互补的相应的第二逻辑数据；用于将逻辑数据写入在第一存储器单元和第二存储器单元中的写入级，包括多个第一编程驱动器和相应的多个第二编程驱动器；多个第一主位线，多个第一主位线在相应的第一编程驱动器与相应的第一部分的第一局部位线之间延伸；以及多个第二主位线，多个第二主位线在相应的第二编程驱动器与相应的第二部分的第二局部位线之间延伸，其中相变存储器设备被配置成：在第一编程模式中，通过多个第一编程驱动器和多个第二编程驱动器并且在第一时间间隔期间，将相同的第一编程电流供应给将要利用第一编程电流进行编程的所有第一存储器单元和第二存储器单元，第一编程电流是在置位电流和复位电流之间被选取的一类型；以及在第二编程模式中，通过多个第一编程驱动器和多个第二编程驱动器并且在第二时间间隔期间，将相同的第二编程电流供应给将要利用第二编程电流进行编程的所有第一存储器单元和第二存储器单元，第二编程电流是在置位电流和复位电流之间被选取的另一类型，由此完成逻辑字在存储器阵列中的写入。
在一些实施例中，该电子系统从如下组中被选择，组包括：个人数字助理、便携式计算机、移动电话、智能手机、平板电脑、数字音频播放器、相机或摄像机组成。
在一些实施例中，在第一编程模式期间：与将要经由第一编程电流进行编程的第一存储器单元耦合的所有第一编程驱动器由相应的第一激活信号而被激活，第一激活信号从第一逻辑位开始被生成；以及所有第二编程驱动器由相应的第二激活信号而被激活，第二激活信号从第二逻辑位开始被生成；并且在第二编程模式期间：与将要经由第二编程电流进行编程的第一存储器单元耦合的所有第一编程驱动器由相应的第三激活信号而被激活，第三激活信号从第二逻辑位开始被生成；以及被耦合到第二存储器单元的所有第二编程驱动器由相应的第四激活信号而被激活，第四激活信号从第一逻辑位开始被生成。
在一些实施例中，在第一编程模式中并且在第一时间间隔期间，供应第一编程电流和第二编程电流包括：通过多个第一编程驱动器，将第一编程电流供应给将要利用第一逻辑位进行编程的所有第一存储器单元；以及通过多个第二编程驱动器，将第二编程电流供应给与将要利用第一逻辑位进行编程的第一存储器单元互补的所有第二存储器单元；并且在第二编程模式中并且在第二时间间隔期间，供应第一编程电流和第二编程电流包括：通过多个第二编程驱动器，将第二编程电流供应给将要利用第二逻辑位进行编程的所有第一存储器单元；以及通过多个第二编程驱动器，将第一编程电流供应给与将要利用第二逻辑位进行编程的第一存储器单元互补的所有第二存储器单元。
根据本公开的实施例，相变存储器在编程步骤中的时间方面得以优化。
附图说明
为了更完整地理解本实用新型及其优点，现在参考以下结合附图的描述，其中：
图1A和图1B示出了根据本实用新型的实施例的用于对非易失性存储器设备(特别是PCM类型的)进行编程的相应电路，并且为了理解本实用新型的目的，仅限于所关注的非易失性存储器设备的部分；
图2图示了根据本实用新型一方面的定时图，该定时图与在图1A和图1B的非易失性存储器设备中的逻辑字的写入相对应；
图3图示了逻辑电路，该逻辑电路根据将要写入的逻辑字的位，来生成针对直接单元和相应的互补单元的编程脉冲；
图4图示了针对直接和互补存储器单元的编程驱动器的简化电路实施方式；
图5图示了根据关于图3的实施例的另外的实施例的逻辑电路，该逻辑电路根据将要写入的逻辑字的位，来生成针对直接单元和相应的互补单元的编程脉冲；以及
图6是在本实用新型的实施例中并入有非易失性存储器设备的电子系统的简化框图。
具体实施方式
以已知的方式，非易失性存储器包括以行(字线)和列(位线)布置的存储器单元的阵列。在PCM的情况下，每个存储器单元由串联连接的相变存储器元件和选择器晶体管形成。基于在输入处接收的地址逻辑信号、并且使用或多或少复杂解码方案，列解码器和行解码器使得能够选择存储器单元，并且特别地，使得能够选择每次寻址的对应的字线和位线。
列解码器包括多个模拟选择开关(由晶体管表示)，多个模拟选择开关在它们的相应控制端子上接收地址信号。选择开关根据按分层级别的树结构来组织，并且选择开关在每个分层级别处的数目与组织和存储器阵列的大小相链接。选择开关在被启用时，使得可以根据将要实现的操作，将所选择的位线带入确定的电压和/或电流值。特别地，电流路径被创建在编程级或读取级与所选择的位线之间。上述电流路径由一系列的一定数目的选择开关来限定。
以已知的方式，感测放大器执行：对存储在存储器单元中的数据的读取，将在所选择的存储器单元(也被称为“直接单元”)中流动的电流(或与其相关的电学量)与在互补单元中流动的基准电流进行比较(实现所谓的“双端读取”)。显然，编程步骤还必须设想逻辑数据在直接存储器单元和互补单元二者中的写入。例如，写入在互补单元中的位(例如，逻辑“0”)与RESET状态或RESET脉冲相关联，而相同的位(例如，逻辑“0”)通过SET脉冲被写入在直接单元中。因此，位的写入的每个操作包括直接单元的写入和对应的互补单元的写入两者，以支持后续的读取步骤。这种类型的存储器被称为差分存储器。
为了加速编程(写入)操作，已知的是，根据将要发送的脉冲的类型(RESET或SET)、并且根据单元的类型(是直接或是互补)，通过并行地对存储器单元进行编程来并行地写入数个位。例如，直接单元被访问，并且将要利用数据“0”进行编程的那些单元利用上述数据同时地进行编程；然后，维持对直接单元的访问有效，将要利用数据“1”进行编程的那些单元利用上述数据同时地进行编程。针对互补单元，相同的程序被执行。
显然，这种类型的方案存在一些缺点。
特别地，用于分别将单元编程为SET状态和RESET状态的脉冲具有彼此不同的形状(因此，在每个脉冲处，电流生成器必须被配置成生成正确的脉冲)，并且必须设想至少四组脉冲，以及电流生成器配置的相应通道(两项用于直接单元的SET/RESET，两项用于互补单元的SET/RESET)。这引起在编程步骤中在时间方面的相当大花费，并且不允许对直接单元和互补单元的并行性的完全利用。
本实用新型的目的是提供一种用于对相变存储器设备进行编程的方法、以及相变存储器设备，其将使得可以全部或部分地解决上面所标识的、与已知类型的PCM设备相关联的问题，并且将关于直接和互补存储单元的编程操作方面进行优化。本实用新型的目的同样在于提供一种包括该相变存储器设备的电子系统。
因此，根据本实用新型，提供了一种用于对相变存储器设备进行编程的方法、相变存储器设备以及包括该相变存储器设备的电子系统，其如在所附的权利要求中分别定义的那样。
为了更好地理解本实用新型，现在仅通过非限制性示例并且参考附图来描述其优选实施例。
根据本实用新型，提出了使用两个编程驱动器来对存储器单元进行编程，即，一个专用于直接单元的写入的编程驱动器、以及一个专用于互补单元(complementary cell)的写入的编程驱动器。一个编程驱动器或另一个编程驱动器的激活取决于将要写入的数据(逻辑数据“0”或复位(RESET)；逻辑数据“1”或置位(SET))。
在图1A中被示意性地图示并且整体上由附图标记1指定的是非易失性存储器设备的一部分、特别是PCM类型的非易失性存储器设备的一部分，其仅限于理解本实用新型所需的部分。
特别地，存储器设备1包括：编程驱动器7，具有输出7a，输出7a经由相应的选择器4a(这里，作为示例，p-MOS型的MOSFET)连接到主位线MBLD’；以及编程驱动器9，具有输出9a，输出9a经由相应的选择器5a(这里，作为示例，p-MOS型的MOSFET)连接到主位线MBLC’。编程驱动器7和9形成存储器设备1的编程级(programming stage)。
存储器设备1还包括存储器阵列2，存储器阵列2包括多个第一存储器单元3a和多个第二存储器单元3b，它们可以通过相应的局部字线WL<0>、WL<1>…和局部位线BL<0>…BL<7>来选择。在图1中，与直接单元的部分相对应的字线由下标“D”来标识(WLD<>)，而与互补单元的部分相对应的字线由下标“C”来标识(WLC<>)；这同样适用于位线。以本身已知的方式，就其数目和制造特性而言，第二存储器单元3b对应于第一存储器单元3a。在使用中，第二存储器单元3b存储与第一存储器单元3a互补的逻辑数据。在第一存储器单元3a的双端读取期间，第二存储器单元3b被查询，以便经由如下比较来读取存储在第一存储器单元3a中的逻辑数据：与存储在相应的第二存储器单元3b中的逻辑数据的比较。
第一存储器单元3a形成第一存储器部分2a’；第二存储器单元3b形成第二存储器部分2b’。
第一存储器部分2a’的局部位线BL<0>-BL<7>连接到主位线MBLD’。第二存储器部分2b’的局部位线BL<0>-BL<7>连接到主位线MBLC’。
存储器单元3a、3b彼此相同，并且包括相变元件、以及可操作地耦合到相变元件的选择器元件(未详细图示)。相变元件包括相变材料(例如硫族化物)，并且因此能够以电阻水平的形式来存储数据，该电阻水平关联于该相变材料呈现的不同相(因此，相变元件像具有可变电阻的电阻器那样操作)。选择器元件是例如MOS晶体管，该MOS晶体管具有连接到相应的字线WL<0>、WL<1>…的栅极端子、连接到相变元件的第一导电端子，并且具有连接到基准电位(例如，地)的第二导电端子。选择器元件被控制，从而在被选择时(即，经由与其耦合的相应局部字线WL<0>、WL<1>…的信号而被接通)，使得在逻辑数据在相变元件中的写入/读取的相应操作期间，写入/读取电流能够通过上述相变元件。
非易失性存储器设备1还包括行解码器(这里未图示)，行解码器适于每次被寻址时，选择与存储器单元3a、3b相对应的局部字线WL<0>、WL<1>…，并且非易失性存储器设备1包括列解码器(这里未图示)，列解码器适于选择将要寻址的存储器单元3a、3b的位线。给定矩阵结构，局部字线WL<0>、WL<1>、…、以及局部位线BL<0>-BL<7>的激活使得能够唯一地选择仅一个存储器单元3a、3b。
本身已知的、并且包括感测放大器(未图示)的一种类型的读取级具有分别经由开关4a和5a耦合到主位线MBLD’和MBLC’的输入。
在写入期间，根据对访问相应的主位线MBLD’、MBLC’的需要，开关4a、5a被驱动成导通和禁止(conduction and inhibition)，以用于对与其连接的存储器单元3a、3b进行编程。
根据本实用新型的一方面，编程驱动器7和9由电流镜来实现，并且在输入处接收相应的电流信号PGIN_D[i]和PGIN_C[i]，该电流信号既表示将要写入的逻辑数据(“1”或“0”)，又表示接通或激活相应的编程驱动器7和9以使电流信号PGIN_D[i]和PGIN_C[i]能够通过的信号。以这种方式，将要写入的数据本身启用相应的编程驱动器7或9。
选择器4a和5a在它们相应的控制端子上分别接收接通/关断信号YNPD和YNPC。另外的选择开关8a、8b(p-MOS类型)以本身已知的方式被提供，以用于选择/取消选择第一和第二存储器部分2a’、2b’的位线BL<0>-BL<7>。通常，选择开关根据按分层级别(hierarchicallevel)的树结构来组织，并且选择开关在每个分层级别中的数目与组织和存储器阵列的大小相链接。像选择开关8a、8b一样，一旦被启用，选择器4a、5a就可以根据将要实施的操作将所选择的位线带到确定的电压和/或电流值；特别地，电流路径在编程级和所选择的位线之间创建。
图1B图示了两个编程驱动器7、9，每个编程驱动器耦合到相应的多个主位线MBLD’、MBLD”和MBLC’、MBLC”。如已经参考图1A描述和图示的，连接到每个主位线的是局部位线和存储器单元。除了已经参考图1A描述的内容之外，在图1B中，存储器设备1’还包括：第三主位线MBLD”，其经由相应的MOSFET选择器4b(p-MOS类型)而被耦合到编程驱动器7；以及第四主位线MBLC”，其经由相应的MOSFET选择器5b而被耦合到编程驱动器9。
耦合到第三主位线MBLD”的是局部位线BL<0>-BL<7>，并且耦合到每个局部位线BL<0>-BL<7>的是存储器单元6a，以形成存储器部分2a”，该存储器部分2a”重复已经参考图1A的存储器部分2a’描述的电路图。同样地，耦合到第四主位线MBLC”的是局部位线BL<0>-BL<7>，并且耦合到每个局部位线BL<0>-BL<7>的是存储器单元6b，以形成存储器部分2b”，存储器部分2b”重复已经参考图1A的存储器部分2b’描述的电路图。
此外，可以注意的是，本实用新型同样适用于其中图1A或图1B的电路图重复N次(其中N例如被包括在40与128之间)的存储器，因此包括等于2N的数目的编程驱动器。图1实际上图示了N个电路图中的第i个电路图，其可能存在并且通常存在于大尺寸存储器中。
在描述的后续部分中，将参考图1A，但这并不暗示一般性的任何损失。
本实用新型设想的是对存储器单元3a、3b的编程根据图2中图示的定时图实施。
根据一个实施例，存储器单元的编程是通过位的字，即通过选择并且写入存储器阵列2的整个字线WL<0>或WL<1>等来进行。因此，下文描述的内容适用于字在相应的字线中的写入，例如字在字线WL<0>中的写入。
参考图2，在时间间隔T1中，RESET脉冲生成，即适于将由字线WL<0>寻址的存储器单元3a、3b编程为逻辑状态“0”的电脉冲。在该间隔T1中，在字线WL<0>中的将要利用RESET脉冲编程的所有直接单元和互补单元被同时编程。为此目的，在时间间隔T1中，存储器1中的与将要利用RESET脉冲编程的存储器单元3a、3b耦合的所有编程驱动器被激活，并且仅这些编程驱动器被激活。例如，如果编程驱动器7(经由相应的主位线MBLD’和局部位线BL)可操作地耦合到将要编程的存储器单元3a，则编程驱动器7被激活(即，编程电流流动通过相应的编程驱动器和主位线，以到达将要编程的存储器单元3a)。
以该方式，RESET脉冲仅通过有效的编程驱动器而被传输。同时，没有可操作地与将要利用RESET脉冲编程的存储器单元耦合的所有编程驱动器被去激活。
以本身已知的方式并且对应于现有技术，将要编程的存储器单元3a、3b通过适当地选择对应的字线WL和对应的位线BL来寻址。因此，针对将要利用RESET脉冲编程的所有存储器单元3a、3b、且仅这些存储器单元3a、3b的期望编程被获得，而无论它们是直接类型的单元还是互补类型的单元。鉴于数据是差分的(如果直接单元处于SET状态，则互补单元处于RESET状态，反之亦然)，因为无论数据是什么，都存在等于字中的位数目的单元数目，并且同样地，存在等于字中的位数目的将要设置的单元数目，所以最大并行度始终被利用。
在间隔T1中，没有SET脉冲生成。
再次参考图2，在时间间隔T2中，SET脉冲生成，以用于对属于先前所选择的相同字线WL<0>的剩余存储器单元进行编程。在该间隔T2中，将要利用SET脉冲进行编程的所有直接单元和互补单元被同时编程。为此目的，在时间间隔T2中，耦合到主位线的如下所有编程驱动器被激活，并且仅这些编程驱动器被激活，主位线继而耦合到将要利用SET脉冲编程的存储器单元。例如，如果编程驱动器7(经由相应的主位线MBLD’)可操作地耦合到要利用SET脉冲进行编程的单元3a，则该编程驱动器7被激活(即，编程电流流动通过相应的编程驱动器和主位线，以到达存储器单元)。
以该方式，SET脉冲仅通过有效的编程驱动器而被传输。同时，没有可操作地与要利用SET脉冲编程的存储器单元耦合的所有编程驱动器被去激活。
如已经说过的，以本身已知的方式并且与现有技术一致的，将要编程的存储器单元3a、3b通过适当地选择对应的字线WL和对应的位线BL来寻址。因此，针对将要利用SET脉冲编程的所有存储器单元3a、3b、且仅对于这些存储器单元3a、3b期望编程被获得，而无论它们是直接类型的单元还是互补类型的单元。
在时间间隔T2中，没有RESET脉冲生成。
因此，与在存储器2中的对应字线WL<0>中正写入的字相对应的所有单元(即，直接单元和互补单元两者)仅在两个时间间隔中被编程，由此相当大地加速了编程步骤。
显然，间隔T1可以用于生成SET脉冲，并且间隔T2可以用于生成RESET脉冲。
参考图3，现在图示了用于生成电流信号PGIN_D[i]和PGIN_C[i]的逻辑电路30。
从图3中的左侧开始，逻辑电路30包括多路复用器32，多路复用器32具有两个信号输入32a、32b、控制输入32c、以及输出32d。
信号输入32a、32b被配置成接收逻辑数据DATA_IN[i]，该逻辑数据DATA_IN[i]是属于将要写入在存储器中的数字字(digital word)的数字数据“0”或“1”。例如，在四位的数字字1100中，我们将具有DATA_IN[0]＝“1”、DATA_IN[1]＝“1”、DATA_IN[2]＝“0”和DATA_IN[3]＝“0”。
控制输入32c接收呈现数字值“0”或“1”的数字控制信号SET_P，其中“0”控制多路复用器32，从而将在输入32a处的逻辑数据DATA_IN[i](对应于DATA_IN[i]的取反值(negated value))传递到输出32d上，并且“1”控制多路复用器32，从将在输入32b处的逻辑数据DATA_IN[i]传递到输出32d上。
逻辑电路30还包括第一NAND逻辑门34，第一NAND逻辑门34具有输入34a，输入34a连接到多路复用器32的输出32d(并且接收逻辑信号DATA_DIR[i])，并且具有输入34b，输入34b被配置成接收呈现数字值“0”或“1”的使能信号EN_PL_PULSE。
逻辑电路30还包括第二NAND逻辑门36，第二NAND逻辑门36具有输入36a，输入36a连接到多路复用器32的输出32d(并且接收逻辑信号DATA_COMP[i])，并且具有输入36b，输入36b被配置成接收使能信号EN_PL_PULSE。输入36a由NOT门35取反；即，由“NAND”门36在上述输入上获取的逻辑数据是多路复用器32的经取反的输出，即DATA_COMP[i]＝NOT(DATA_DIR[i])。
来自NAND门34的输出是信号ENAB_D[i]，信号ENAB_D[i]表示针对与第i位的直接单元相对应的编程驱动器的(低电压)使能信号。来自NAND门36的输出是信号ENAB_C[i]，并且同样地表示针对与第i位的互补单元相对应的编程驱动器的(低电压)使能信号。
逻辑电路30还包括第一电平移位器37和第二电平移位器41，它们分别耦合到NAND门34的输出和NAND门36的输出，以用于接收信号ENAB_D[i]和信号ENAB_C[i]。第一和第二电平移位器37、41具有将信号从由逻辑门管理的值(通常，1.2V±10％的值VDD12)移位到较高的值(通常，在4.5V和6V之间范围的值VHIGH)的功能。
逻辑电路30还包括缓冲器38和缓冲器39，鉴于编程驱动器是P型的(即，如果编程驱动器由“0”驱动，则闭合)，缓冲器38和缓冲器39具有将信号反相的功能，从而生成用于控制电容性负载的电流信号PGIN_D[i]和PGIN_C[i]。
在使用期间，在多路复用器32的输入处的控制信号SET_P指示当前时间间隔是图2的时间间隔T1(SET_P＝“0”，即RESET)还是时间间隔T2(SET_P＝“1”，即SET)。
在当前时间间隔是T1的情况下，DATA_IN[i]的经取反的逻辑位将被传递到多路复用器32的输出32d；在当前时间间隔是T2的情况下，DATA_IN[i]的逻辑位将被传输到多路复用器32的输出32d。
图3中图示的类型的逻辑电路30的数目等于可以被存储在存储器2中的数字字的最大长度。实际上，每个逻辑电路30接收DATA_IN[i]的相应的(第i)位，并且生成两个输出，该两个输出适于形成相应的编程驱动器7、9的输入，并且适于控制相应编程驱动器7、9的激活和关断，以便在所寻址的相应存储器单元中写入逻辑数据及其互补。
图4图示了驱动器7、9的电路实施方式，驱动器7、9根据将要写入的逻辑数据而被激活。
图4的电路包括主支路或控制支路42，该主支路或控制支路42包括：电流生成器44，其被配置成根据操作条件，在生成RESET脉冲或SET脉冲中进行协作，电流生成器44连接在基准端子44a(地)与偏置端子44b之间；以及第一电流镜设备48(这里，为二极管连接的、P型的MOSFET)，其形成电流镜50的第一元件。
电流生成器44和第一电流镜设备48在基准接地端子44a与处于电位VHIGH(例如，等于5V)的线之间串联连接在一起，以形成控制支路42。在使用中，电流iCTR在处于电位VHIGH的线与基准接地端子44a之间流动。
通过电流镜50，流动通过过控制支路42的电流iCTR被镜像在多个主位线MBLD’、MBLC’等(即，形成存储器设备1的一部分的所有主位线)的相应编程电流IPROG中。
从图4可以注意的是，根据另外的相应电流镜设备56、57(这里，P型MOSFET)的激活，电流IPROG(如先前提到的，根据操作条件，为RESET脉冲或SET脉冲)流动通过相应的主位线MBLD’、MBLC’...，电流镜设备56、57以电流镜配置而被连接到第一电流镜设备48。特别地，另外的电流镜设备56、57的激活由两个相应的开关来控制，该两个相应的开关继而通过如下信号来接通/关断：在来自图3的逻辑电路30的输出处生成的信号(即，信号PGIN_D[i]和PGIN_C[i])。
关于主位线MBLD’，存在：开关61(例如，P沟道晶体管)，耦合在电流镜设备56的栅极与电流镜设备48的栅极之间；以及开关62(例如，P沟道晶体管)，耦合在电流镜设备56的栅极与处于电位VHIGH的线之间。以该方式，如从所图示的电路配置中明显的是，当开关61接通并且开关62关断时，即仅当施加到相应的栅极端子的控制信号(/PGIN_D[i]和PGIN_D[i])具有如下值时，控制支路42上的电流iCTR被镜像在主位线MBLD’中，该值是诸如使得开关61进入电流的操作状态、并且使得开关62进入禁止的操作状态的值(这里，被施加到开关62的信号PGIN_D[i]与被施加到开关61的信号/PGIN_D[i]互补)。相反，当编程未进行时，在信号/PGIN_D[i]和PGIN_D[i]的控制下，开关61断开并且开关62闭合。
关于主位线MBLC’，同样存在：开关63，耦合在电流镜设备57的栅极与电流镜设备48的栅极之间；以及开关64，耦合在电流镜设备57的栅极与处于电位VHIGH的线之间。以该方式，如从所图示的电路配置明显的是，仅当开关63接通、并且开关64关断时，即仅当被施加在开关63和开关64的相应栅极端子上的相应控制信号/PGIN_C[i]和PGIN_C[i]具有如下值时，控制支路42上的电流iCTR才被有效地镜像在主位线MBLC’中，该值是诸如使得开关63进入电流导通的操作状态、并且使得开关64进入禁止的操作状态的值(这里，被施加到开关64的信号PGIN_C[i]与被施加到开关63的信号/PGIN_C[i]互补)。相反，当编程未进行时，在信号/PGIN_C[i]和PGIN_C[i]的控制下，开关63断开并且开关64闭合。
相同的配置因此对于形成存储器设备1的所有主位线(为了简化描述，这里未图示)而重复。
图6图示了根据本实用新型的另外实施例的电子系统100的一部分。电子系统100可以用在电子设备中，诸如：PDA(个人数字助理)、可能具有无线数据传递能力的便携或固定计算机、移动电话、数字音频播放器、相机或摄像机或者能够处理、存储、传输和接收信息的另外的设备。
详细地，电子系统100包括：控制器101(例如，被提供有微处理器、DSP或微控制器)；输入/输出设备102(例如，被提供有小键盘和显示器)，用于输入和显示数据；非易失性存储器设备1或1’，被提供有先前所描述的相变类型的存储器单元的阵列；无线接口104(例如天线)，用于通过射频无线通信网络发射和接收数据；以及RAM 105，它们都通过总线106耦合。电池107可以用作电子系统100中的功率供应源，该电子系统还可以被提供有相机或摄像机108。
根据本文所描述和所图示的，本实用新型提供的优点清楚地显现出来。
特别地，存储器的编程(写入)时间相当大地减小，因为整个数字字(在直接形式和互补形式中两者)仅在两个时间间隔中被写入。
这还使得能够减小存储器和外围电路所经受的压力。
此外，编程控制部分被简化，因为不一定预先选择将要写入的位的类型，并且因此不一定预先选择将要生成的对应电流脉冲(SET/RESET)。
最后，清楚的是，在不脱离如所附权利要求限定的本实用新型范围的情况下，可以对本文已经描述和图示的内容进行修改和变化。
图5示出了逻辑电路30’，逻辑电路30’除了包括已经参考图3描述的元件之外，还包括另外的AND逻辑门72、74(可选)，AND逻辑门72、74分别布置在多路复用器32的输出与逻辑门34的输入34a、以及与逻辑门36的输入36a之间。
AND逻辑门72具有三个输入72a-72c和一个输出72d。输入72a耦合到多路复用器32的输出32d，而其他输入72b和72c接收相应的信号MODIFY_DIR[i]和MASK_PAR[i]。信号MODIFY_DIR[i]是逻辑数据“1”或“0”，并且指示：对于在输入处的相应逻辑数据DATA_IN[i]，写入中的修改(MODIFY_DIR[i]＝“1”)是否是需要的，例如，由于在测试级中检测到的先前的写入错误的缘故而是需要的。信号MASK_PAR[i]是逻辑数据“1”或“0”，并且指示写入并行性(实际上，以本身已知的方式，由于可以被递送的最大电流的限制的缘故，并非总是可以设法对等于字数目的位数目进行编程)。
AND逻辑门72的输出72d生成信号DATA_DIR[i]，信号DATA_DIR[i]被供应给逻辑门34的输入34a。
AND逻辑门74具有三个输入74a-74c和一个输出74d。输入74a经由反相器耦合到多路复用器32的输出32d(以便接收经取反的逻辑数据)，而其他输入74b和74c接收相应的信号MODIFY_COMP[i]和MASK_PAR[i]。信号MODIFY_COMP[i]具有类似于信号MODIFY_DIR[i]的功能。这同样适用于信号MASK_PAR[i]。AND逻辑门74的输出74d生成信号DATA_COMP[i]，信号DATA_COMP[i]被供应给逻辑门36的输入36a。

Claims (12)

1.一种相变存储器设备，其特征在于，包括：
存储器阵列，包括：
多个第一部分，每个第一部分被提供有第一局部位线，所述第一局部位线被连接到第一存储器单元，所述第一存储器单元适于存储相应的第一逻辑数据，所述第一逻辑数据包括与所述第一存储器单元的第一电阻状态相关联的第一逻辑位、以及与所述第一存储器单元的第二电阻状态相关联的第二逻辑位；以及
相应的多个第二部分，每个第二部分被提供有第二局部位线，所述第二局部位线被连接到第二存储器单元，所述第二存储器单元适于存储与所述第一逻辑数据互补的相应的第二逻辑数据；
用于将所述逻辑数据写入在所述第一存储器单元和所述第二存储器单元中的写入级，包括多个第一编程驱动器和相应的多个第二编程驱动器；
多个第一主位线，所述多个第一主位线在相应的第一编程驱动器与相应的第一部分的所述第一局部位线之间延伸；以及
多个第二主位线，所述多个第二主位线在相应的第二编程驱动器与相应的第二部分的所述第二局部位线之间延伸，
其中所述相变存储器设备被配置成：
在第一编程模式中，通过所述多个第一编程驱动器和所述多个第二编程驱动器并且在第一时间间隔期间，将相同的第一编程电流供应给将要利用所述第一编程电流进行编程的所有所述第一存储器单元和所述第二存储器单元，所述第一编程电流是在置位电流和复位电流之间被选取的一类型；以及
在第二编程模式中，通过所述多个第一编程驱动器和所述多个第二编程驱动器并且在第二时间间隔期间，将相同的第二编程电流供应给将要利用所述第二编程电流进行编程的所有所述第一存储器单元和所述第二存储器单元，所述第二编程电流是在所述置位电流和所述复位电流之间选择的另一类型，由此完成逻辑字在所述存储器阵列中的写入。
2.根据权利要求1所述的相变存储器设备，其特征在于：
在所述第一编程模式期间：
与将要经由所述第一编程电流进行编程的第一存储器单元耦合的所有所述第一编程驱动器由相应的第一激活信号而被激活，所述第一激活信号从所述第一逻辑位开始被生成；以及
所有所述第二编程驱动器由相应的第二激活信号而被激活，所述第二激活信号从所述第二逻辑位开始被生成；并且
在所述第二编程模式期间：
与将要经由所述第二编程电流进行编程的第一存储器单元耦合的所有所述第一编程驱动器由相应的第三激活信号而被激活，所述第三激活信号从所述第二逻辑位开始被生成；以及
被耦合到第二存储器单元的所有所述第二编程驱动器由相应的第四激活信号而被激活，所述第四激活信号从所述第一逻辑位开始被生成。
3.根据权利要求2所述的相变存储器设备，其特征在于，所述多个第一编程驱动器中的每个第一编程驱动器包括相应的第一电流镜电路，所述第一电流镜电路被配置成在相应的所述第一编程模式和所述第二编程模式期间，接收所述第一编程电流和所述第二编程电流，
每个第一电流镜电路被耦合到共同的基准支路，所述基准支路被配置成生成所述第一编程电流和所述第二编程电流，并且每个第一电流镜电路包括多个相应的第一编程支路，所述多个相应的第一编程支路被耦合到所述基准支路和所述第一主位线，以将所述第一编程电流和所述第二编程电流镜像在所述第一编程支路上，
每个第一编程支路通过相应的第一使能开关而被耦合到所述基准支路，所述第一使能开关被配置成通过所述第一激活信号和所述第三激活信号而被选择性地驱动成处于导通和禁止。
4.根据权利要求3所述的相变存储器设备，其特征在于，所述多个第二编程驱动器中的每个第二编程驱动器包括相应的第二电流镜电路，所述第二电流镜电路被配置成在相应的所述第一编程模式和所述第二编程模式期间，接收所述第一编程电流和所述第二编程电流，
所述第二电流镜电路包括多个第二编程支路，所述多个第二编程支路被耦合到所述基准支路和所述第二主位线，以用于镜像所述第一编程电流和所述第二编程电流，
每个第二编程支路通过相应的第二使能开关而被耦合到所述基准支路，所述第二使能开关被配置成通过所述第二激活信号和所述第四激活信号而被选择性地驱动成处于导通和禁止。
5.根据权利要求1所述的相变存储器设备，其特征在于：
在所述第一编程模式中并且在所述第一时间间隔期间，供应所述第一编程电流和所述第二编程电流包括：
通过所述多个第一编程驱动器，将所述第一编程电流供应给将要利用所述第一逻辑位进行编程的所有所述第一存储器单元；以及
通过所述多个第二编程驱动器，将所述第二编程电流供应给与将要利用所述第一逻辑位进行编程的所述第一存储器单元互补的所有所述第二存储器单元；并且
在所述第二编程模式中并且在所述第二时间间隔期间，供应所述第一编程电流和所述第二编程电流包括：
通过所述多个第二编程驱动器，将所述第二编程电流供应给将要利用所述第二逻辑位进行编程的所有所述第一存储器单元；以及
通过所述多个第二编程驱动器，将所述第一编程电流供应给与将要利用所述第二逻辑位进行编程的所述第一存储器单元互补的所有所述第二存储器单元。
6.根据权利要求5所述的相变存储器设备，其特征在于：
在所述第一编程模式期间：
与将要经由所述第一编程电流进行编程的第一存储器单元耦合的所有所述第一编程驱动器由相应的第一激活信号而被激活，所述第一激活信号从所述第一逻辑位开始被生成；以及
所有所述第二编程驱动器由相应的第二激活信号而被激活，所述第二激活信号从所述第二逻辑位开始被生成；并且
在所述第二编程模式期间：
与将要经由所述第二编程电流进行编程的第一存储器单元耦合的所有所述第一编程驱动器由相应的第三激活信号而被激活，所述第三激活信号从所述第二逻辑位开始被生成；以及
被耦合到第二存储器单元的所有所述第二编程驱动器由相应的第四激活信号而被激活，所述第四激活信号从所述第一逻辑位开始被生成。
7.根据权利要求6所述的相变存储器设备，其特征在于，所述多个第一编程驱动器中的每个第一编程驱动器包括相应的第一电流镜电路，所述第一电流镜电路被配置成在相应的所述第一编程模式和所述第二编程模式期间，接收所述第一编程电流和所述第二编程电流，
每个第一电流镜电路被耦合到共同的基准支路，所述基准支路被配置成生成所述第一编程电流和所述第二编程电流，并且每个第一电流镜电路包括多个相应的第一编程支路，所述多个相应的第一编程支路被耦合到所述基准支路和所述第一主位线，以将所述第一编程电流和所述第二编程电流镜像在所述第一编程支路上，
每个第一编程支路通过相应的第一使能开关而被耦合到所述基准支路，所述第一使能开关被配置成通过所述第一激活信号和所述第三激活信号被选择性地驱动成处于导通和禁止。
8.根据权利要求7所述的相变存储器设备，其特征在于，所述多个第二编程驱动器中的每个第二编程驱动器包括相应的第二电流镜电路，所述第二电流镜电路被配置成在相应的所述第一编程模式和所述第二编程模式期间，接收所述第一编程电流和所述第二编程电流，
所述第二电流镜电路包括多个第二编程支路，所述多个第二编程支路被耦合到所述基准支路和所述第二主位线，以用于镜像所述第一编程电流和所述第二编程电流，
每个第二编程支路通过相应的第二使能开关而被耦合到所述基准支路，所述第二使能开关被配置成通过所述第二激活信号和所述第四激活信号而被选择性地驱动成处于导通和禁止。
9.一种电子系统，其特征在于，包括：
控制器；
随机存取存储器，被耦合到所述控制器；
无线接口，被耦合到所述控制器；以及
相变存储器设备，被耦合到所述控制器，所述相变存储器设备包括：
存储器阵列，所述存储器阵列包括：
多个第一部分，每个第一部分被提供有第一局部位线，所述第一局部位线被连接到被第一存储器单元，所述第一存储器单元适于存储相应的第一逻辑数据，所述第一逻辑数据包括与所述第一存储器单元的第一电阻状态相关联的第一逻辑位、以及与所述第一存储器单元的第二电阻状态相关联的第二逻辑位；以及
相应的多个第二部分，每个第二部分被提供有第二局部位线，所述第二局部位线被连接到第二存储器单元，所述第二存储器单元适于存储与所述第一逻辑数据互补的相应的第二逻辑数据；
用于将所述逻辑数据写入在所述第一存储器单元和所述第二存储器单元中的写入级，包括多个第一编程驱动器和相应的多个第二编程驱动器；
多个第一主位线，所述多个第一主位线在相应的第一编程驱动器与相应的第一部分的所述第一局部位线之间延伸；以及
多个第二主位线，所述多个第二主位线在相应的第二编程驱动器与相应的第二部分的所述第二局部位线之间延伸，
其中所述相变存储器设备被配置成：
在第一编程模式中，通过所述多个第一编程驱动器和所述多个第二编程驱动器并且在第一时间间隔期间，将相同的第一编程电流供应给将要利用所述第一编程电流进行编程的所有所述第一存储器单元和所述第二存储器单元，所述第一编程电流是在置位电流和复位电流之间被选取的一类型；以及
在第二编程模式中，通过所述多个第一编程驱动器和所述多个第二编程驱动器并且在第二时间间隔期间，将相同的第二编程电流供应给将要利用所述第二编程电流进行编程的所有所述第一存储器单元和所述第二存储器单元，所述第二编程电流是在所述置位电流和所述复位电流之间被选取的另一类型，由此完成逻辑字在所述存储器阵列中的写入。
10.根据权利要求9所述的电子系统，其特征在于，所述电子系统从如下组中被选择，所述组包括：个人数字助理、便携式计算机、移动电话、智能手机、平板电脑、数字音频播放器、相机或摄像机组成。
11.根据权利要求9所述的电子系统，其特征在于：
在所述第一编程模式期间：
与将要经由所述第一编程电流进行编程的第一存储器单元耦合的所有所述第一编程驱动器由相应的第一激活信号而被激活，所述第一激活信号从所述第一逻辑位开始被生成；以及
所有所述第二编程驱动器由相应的第二激活信号而被激活，所述第二激活信号从所述第二逻辑位开始被生成；并且
在所述第二编程模式期间：
与将要经由所述第二编程电流进行编程的第一存储器单元耦合的所有所述第一编程驱动器由相应的第三激活信号而被激活，所述第三激活信号从所述第二逻辑位开始被生成；以及
被耦合到第二存储器单元的所有所述第二编程驱动器由相应的第四激活信号而被激活，所述第四激活信号从所述第一逻辑位开始被生成。
12.根据权利要求9所述的电子系统，其特征在于：
在所述第一编程模式中并且在所述第一时间间隔期间，供应所述第一编程电流和所述第二编程电流包括：
通过所述多个第一编程驱动器，将所述第一编程电流供应给将要利用所述第一逻辑位进行编程的所有所述第一存储器单元；以及
通过所述多个第二编程驱动器，将所述第二编程电流供应给与将要利用所述第一逻辑位进行编程的所述第一存储器单元互补的所有所述第二存储器单元；并且
在所述第二编程模式中并且在所述第二时间间隔期间，供应所述第一编程电流和所述第二编程电流包括：
通过所述多个第二编程驱动器，将所述第二编程电流供应给将要利用所述第二逻辑位进行编程的所有所述第一存储器单元；以及
通过所述多个第二编程驱动器，将所述第一编程电流供应给与将要利用所述第二逻辑位进行编程的所述第一存储器单元互补的所有所述第二存储器单元。
CN202021199245.9U 2019-06-28 2020-06-24 相变存储器设备和电子系统 Active CN212675920U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102019000010419A IT201900010419A1 (it) 2019-06-28 2019-06-28 Metodo di programmazione di un dispositivo di memoria a cambiamento di fase di tipo differenziale, dispositivo di memoria, e sistema elettronico
IT102019000010419 2019-06-28

Publications (1)

Publication Number Publication Date
CN212675920U true CN212675920U (zh) 2021-03-09

Family

ID=68234291

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202021199245.9U Active CN212675920U (zh) 2019-06-28 2020-06-24 相变存储器设备和电子系统
CN202010591910.7A Pending CN112151094A (zh) 2019-06-28 2020-06-24 对相变存储器设备编程的方法、存储器设备和电子系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010591910.7A Pending CN112151094A (zh) 2019-06-28 2020-06-24 对相变存储器设备编程的方法、存储器设备和电子系统

Country Status (4)

Country Link
US (1) US11049561B2 (zh)
EP (1) EP3758000B1 (zh)
CN (2) CN212675920U (zh)
IT (1) IT201900010419A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3979248A1 (en) * 2020-09-30 2022-04-06 Imec VZW A memory macro

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7869267B2 (en) * 2008-12-29 2011-01-11 Numonyx B.V. Method for low power accessing a phase change memory device
JP2010170607A (ja) * 2009-01-21 2010-08-05 Elpida Memory Inc 半導体メモリ
US8675423B2 (en) * 2012-05-07 2014-03-18 Micron Technology, Inc. Apparatuses and methods including supply current in memory
IT201600084790A1 (it) * 2016-08-11 2018-02-11 St Microelectronics Srl Dispositivo di memoria a cambiamento di fase, sistema includente il dispositivo di memoria e metodo di funzionamento del dispositivo di memoria a cambiamento di fase

Also Published As

Publication number Publication date
EP3758000B1 (en) 2022-11-23
US11049561B2 (en) 2021-06-29
IT201900010419A1 (it) 2020-12-28
CN112151094A (zh) 2020-12-29
US20200411092A1 (en) 2020-12-31
EP3758000A1 (en) 2020-12-30

Similar Documents

Publication Publication Date Title
US10861543B2 (en) Device for switching between different reading modes of a non-volatile memory and method for reading a non-volatile memory
US10593400B2 (en) Row decoding architecture for a phase-change non-volatile memory device and corresponding row decoding method
US8264872B2 (en) Column decoder for non-volatile memory devices, in particular of the phase-change type
US6985389B2 (en) Phase change based memory device and method for operating same
US10186317B2 (en) Phase change memory device and method of operation
JP5518441B2 (ja) 相変化メモリデバイスの低電力アクセス方法
CN212675920U (zh) 相变存储器设备和电子系统
US11756614B2 (en) Phase change memory device, system including the memory device, and method for operating the memory device
US8325514B2 (en) Phase change memory device
US11289158B2 (en) Non-volatile memory device including a row decoder with a pull-up stage controlled by a current mirror
US11380380B2 (en) Non volatile memory device with an asymmetric row decoder and method for selecting word lines
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system
US10522220B2 (en) Phase change memory device with selector MOS transistors and source line clustering
US11908514B2 (en) Non-volatile phase-change memory device including a distributed row decoder with n-channel MOSFET transistors and related row decoding method
US20240153553A1 (en) Non-volatile phase-change memory device including a distributed row decoder with n-channel mosfet transistors and related row decoding method
US20180122470A1 (en) Non-volatile memory, system including the memory and method for controlling the memory

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant