TWI745236B - 自偏壓感測放大電路 - Google Patents

自偏壓感測放大電路 Download PDF

Info

Publication number
TWI745236B
TWI745236B TW110104318A TW110104318A TWI745236B TW I745236 B TWI745236 B TW I745236B TW 110104318 A TW110104318 A TW 110104318A TW 110104318 A TW110104318 A TW 110104318A TW I745236 B TWI745236 B TW I745236B
Authority
TW
Taiwan
Prior art keywords
terminal
coupled
transistor
control
bit line
Prior art date
Application number
TW110104318A
Other languages
English (en)
Other versions
TW202135055A (zh
Inventor
陳致均
林俊宏
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202135055A publication Critical patent/TW202135055A/zh
Application granted granted Critical
Publication of TWI745236B publication Critical patent/TWI745236B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

自偏壓感測放大電路包含區域位元線、重置單元、主位元線、前置放大器、資料線，取樣參考單元及感測放大器。區域位元線接收於感測操作之期間由記憶單元產生之單元電流。重置單元於取樣操作之期間將區域位元線重置到第一系統電壓。於取樣操作及感測操作之期間，前置放大器根據區域位元線之電壓，於主位線上產生讀取電流。資料線耦接於主位元線。取樣參考單元於取樣操作之期間產生第一參考電流及第二參考電流，且於感測操作之期間產生第一參考電流。感測放大器用以感測資料線之電壓。

Description

自偏壓感測放大電路
本發明關於一種感測放大電路，尤指一種自偏壓之感測放大電路。
藉由感測記憶單元產生之單元電流，可經常讀取儲存於記憶體之資料。舉例而言，若單元電流大於參考電流，則表示記憶單元儲存之資料具有第一類型之值；然而，若單元電流非大於參考電流，則表示記憶單元儲存之資料具有第二類型之值。換言之，參考電流對於記憶單元之讀取操作，甚為關鍵。
然而，由於製造過程引發的不可控之變異性(variation)，故難以提供無偏壓的參考電流。此外，若使用不適宜的參考電流，則讀取邊際(read margin)將很小，讀取邊際不足不但會減慢讀取程序，還不利於讀取操作之精確度。
實施例提供自偏壓感測放大電路，包含一區域位元線、一重置單元、一主位元線、一前置放大器、一資料線、一取樣參考單元及一感測放大器。該區域位元線耦接於一記憶單元，且用以接收一單元電流，其中該記憶單元於一感測操作之期間產生該單元電流。該重置單元耦接於該區域位元線，且用以於一取樣操作之期間將該區域位元線重置到一第一系統電壓。該前置放大器耦接於該區域位元線及該主位元線，且用以於該取樣操作及該感測操作之期間，根據該區域位元線之一電壓，於該主位元線上產生一讀取電流。該資料線於該取樣操作及該感測操作之期間耦接於該主位元線。該取樣參考單元耦接於該資料線，且用以於該取樣操作之期間產生一第一參考電流及一第二參考電流及記錄 一參考控制電壓，及於該感測操作之期間根據該參考控制電壓產生該第一參考電流。該感測放大器耦接於該資料線，且用以於該感測操作之期間感測該資料線之一電壓。
100,200:感測放大電路
1101至110N:重置單元
1201至120N:前置放大器
130:取樣參考單元
132:開關單元
134:電容
140,240:路徑選擇器
150,250:感測放大器
A1:端
CA1:單元陣列
DL:資料線
IC1:單元電流
IR1:讀取電流
Iref1,Iref2:參考電流
LBL1至LBLN:區域位元線
MBL,MBL1至MBLN:主位元線
MC(1,1)至MC(M,N):記憶單元
S0,S1,S2:時段
SIGC1,SIGC2:控制訊號
SIGD:資料訊號
SIGRST0至SIGRSTN:重置訊號
SIGSW1至SIGSW2:開關訊號
TA1:放大電晶體
TC1,TC2:控制電晶體
TN1,TP1:電晶體
TR1,TR2:參考電晶體
TRS1,TRS2:重置電晶體
VC:參考控制電壓
VDD,VS1:系統電壓
VRST:重置電壓
第1圖為實施例中，感測放大電路之示意圖。
第2圖為讀取記憶單元之資料時，第1圖之感測放大電路接收的訊號之時序圖。
第3圖為另一實施例中，感測放大電路之示意圖。
第1圖為實施例中，感測放大電路100的示意圖。感測放大電路100包含區域位元線LBL1至LBLN、主位元線MBL1至MBLN、資料線DL、重置單元1101至110N、前置放大器1201至120N、取樣參考單元130、路徑選擇器140及感測放大器150。
根據實施例，感測放大電路100可用以從單元陣列CA1讀取資料。第1圖中，單元陣列CA1可包含記憶單元MC(1,1)至MC(M,N)，其中M及N為正整數。單元陣列CA1中，記憶單元MC(1,1)至MC(M,N)被安排為對應於M個字元(word)，其中每一字元包含N個位元(bit)。在此情況下，記憶單元MC(1,1)至MC(M,1)可耦接於相同的區域位元線LBL1，記憶單元MC(1,2)至MC(M,2)可耦接於相同的區域位元線LBL2，依此類推。
於先前技術中，當記憶單元被選取以讀取時，記憶單元產生的單元 電流須對耦接於相同的感測放大器的所有區域位元線充電，致使讀取操作非常耗時。然而，於感測放大電路100中，多條區域位元線LBL1至LBLN之每一條，可分別耦接於多個前置放大器1201至120N中的一個對應的前置放大器。因此，第1圖中，區域位元線LBL1至LBLN並不會直接地耦接到相同節點。除此之外，前置放大器1201至120N有助於放大記憶單元MC(1,1)至MC(M,N)所產生的單元電流，故可增加讀取速度。
前置放大器1201至120N之每一者可耦接於對應的區域位元線及對應的主位元線。舉例來說，前置放大器1201可耦接於區域位元線LBL1和主位元線MBL1，而前置放大器120N可耦接於區域位元線LBLN和主位元線MBLN。在此情況下，於放大器單元MC(1,1)至MC(M,1)的取樣操作之期間，前置放大器1201可根據區域位元線LBL1的電壓，在主位元線MBL1上產生讀取電流IR1；而前置放大器120N可於記憶單元MC(1,N)至MC(M,N)的取樣操作和感測操作之期間，根據區域位元線LBLN的電壓，在主位元線MBLN上產生讀取電流。
此外，重置單元1101至110N可各自耦接於區域位元線LBL1至LBLN中的對應之區域位元線。例如，重置單元1101可耦接於區域位元線LBL1，且重置單元110N可耦接於區域位元線LBLN。重置單元1101至110N可於感測操作之前的取樣操作之期間，將區域位元線LBL1至LBLN重置到第一系統電壓VS1，從而允許感測放大電路100於感測操作之期間，根據自偏壓之電壓產生合適的參考電流，其中自偏壓之電壓係於取樣操作時所得。
此外，為了用相同的感測放大器150感測由前置放大器1201至120N所產生的讀取電流，路徑選擇器140可耦合於主位元線MBL1至MBLN及資料線 DL之間。根據實施例，在記憶單元MC(1,1)至MC(M,1)的取樣操作和感測操作之期間，路徑選擇器140可在主位線MBL1和資料線DL之間形成電性連接；而在記憶單元MC(1,N)至MC(M,N)的取樣操作和感測操作之期間，路徑選擇器140可在主位元線MBLN及資料線DL之間形成電性連接。因此，在對應於記憶單元MC(1,1)至MC(M,N)之取樣操作及感測操作之期間，資料線DL可耦接於主位元線MBL1至MBLN中對應的主位元線。
在第1圖中，取樣參考單元130和感測放大器150可耦接於資料線DL。根據實施例，當請求讀取記憶單元MC(1,1)時，可執行取樣操作及感測操作。於取樣操作之期間，重置單元1101可將區域位元線LBL1重置到第一系統電壓VS1，且前置放大器1201可產生讀取電流IR1。在此情況下，取樣參考單元130可根據讀取電流IR1及自偏壓之參考控制電壓VC產生第一參考電流Iref1及第二參考電流Iref2。
此外，取樣參考單元130還可以在取樣操作之期間，記錄參考控制電壓VC，因此於取樣操作之後的感測操作之期間，取樣參考單元130可以根據參考控制電壓VC產生第一參考電流Iref1。另外，在感測操作之期間，重置單元1101可停止重置區域位元線LBL1，因此由記憶單元MC(1,1)產生的單元電流IC1可對區域位元線LBL1充電。根據實施例，若記憶單元MC(1,1)(例如，但不限於)處於寫入狀態，則記憶單元MC(1,1)將產生顯著的單元電流IC1，且區域位元線LBL1之電壓將被升高。然而，若記憶單元MC(1,1)未被寫入(亦即，處於擦除狀態)，則由記憶單元MC(1,1)產生的單元電流IC1將為零或極微小，因此，區域位元線LBL1之電壓將保持為接近第一系統電壓VS1。在此情況下，前置放大器1201可根據區域位元線LBL1的電壓產生讀取電流IR1，而資料線DL的電壓將由讀取電 流IR1與第一參考電流Iref1之間的競爭來決定。因此之故，感測放大器150可於感測操作之期間，感測資料線DL的電壓且相應地輸出資料訊號SIGD。因為在取樣操作之期間及自偏壓之條件下，可得到參考控制電壓VC(其中，參考控制電壓VC可於感測操作之期間用以產生第一參考電流Iref1)，所以，由取樣參考單元130產生的參考電流Iref1應是合宜的參考，可用以識別儲存於記憶單元MC(1,1)之資料。
第1圖中，前置放大器1201至120N之每一者可包含放大電晶體TA1。放大電晶體TA1具有第一端、第二端及控制端，其中第一端用以接收第二系統電壓VDD，第二端耦接於主位元線MBL1至MBLN中對應的主位元線，且控制端可耦接於區域位元線LBL1至LBLN中對應的區域位元線。
此外，取樣參考單元130包含開關單元132，電容134，第一控制電晶體TC1，至少一個第一參考電晶體TR1，第二控制電晶體TC2及至少一個第二參考電晶體TR2。
開關單元132具有第一端及第二端，其中第一端耦接於資料線DL。如第1圖所示，開關單元132可包含N型電晶體TN1及P型電晶體TP1。N型電晶體TN1具有第一端、第二端及控制端，其中第一端耦接於開關單元132之第一端，第二端耦接於開關單元132之第二端，且控制端用以接收第一開關訊號SIGSW1。P型電晶體TP1具有第一端、第二端及控制端，其中第一端耦接於開關單元132的第一端，第二端耦接於開關單元132的第二端，且控制端用於接收第二開關訊號SIGSW2。根據實施例，第一開關訊號SIGSW1及第二開關訊號SIGSW2可為互補，故而可同步地導通及截止N型電晶體TN1及P型電晶體TP1。然而，在一些實施例 中，開關單元132可以根據系統要求省略N型電晶體TN1或P型電晶體TP1。
電容134具有第一端A1及第二端，其中第一端A1耦接於開關單元132的第二端，且第二端用以接收第一系統電壓VS1。第一控制電晶體TC1具有第一端、第二端及控制端，其中第一端耦接到資料線DL，且控制端用以接收第一控制訊號SIGC1。每個第一參考電晶體TR1具有第一端、第二端及控制端，其中第一端耦接到第一控制電晶體TC1之第二端，第二端用以接收第一系統電壓VS1，且控制端耦接到電容134的第一端A1。第二控制電晶體TC2具有第一端、第二端及控制端，其中第一端耦接於資料線DL，且控制端用以接收第二控制訊號SIGC2。每個第二參考電晶體TR2具有第一端、第二端及控制端，其中第一端耦接於第二控制電晶體TC2的第二端，第二端用以接收第一系統電壓VS1，且控制端耦接於電容134的第一端A1。
此外，取樣參考單元130還可包含重置電晶體TRS1。重置電晶體TRS1具有第一端、第二端及控制端，其中第一端耦接於資料線DL，第二端用以接收重置電壓VRST，且控制端用以接收重置訊號SIGRST0。重置訊號SIGRST0可於重置操作之期間，導通重置電晶體TRS1，使資料線DL於在執行重置操作之後被重置到重置電壓VRST。根據實施例，舉例而言，重置電壓VRST可(但不限於)實質上等於第一系統電壓VS1。此外，於取樣操作及感測操作之期間，重置訊號SIGRST0可截止重置電晶體TRS1。
如第1圖所示，重置單元1101至110N之每一者可包含重置電晶體TRS2。重置電晶體TRS2包含第一端、第二端及控制端，其中第一端耦接於區域位元線LBL1至LBLN中對應的區域位元線，第二端用以接收第一系統電壓VS1， 且控制端用以接收重置訊號SIGRST1至SIGRSTN中對應的重置訊號。
第2圖為讀取儲存在記憶單元MC(1,1)之資料時，感測放大電路接收的訊號之時序圖。在第2圖中，可於取樣操作及感測操作之前的時段S0中執行重置操作。在重置操作之期間，重置訊號SIGRST0可位於高電壓，例如(但不限於)第二系統電壓VDD，用以導通重置電晶體TRS1，從而重置資料線DL。
在時段S1中，可執行取樣操作。於取樣操作之期間，重置訊號SIGRST1可位於高電壓，以導通重置單元1101的重置電晶體TRS2，故可將區域位元線LBL1重置到第一系統電壓VS1，且前置放大器1201可產生讀取電流IR1，以模擬零單元電流的狀態，也就是擦除狀態。此外，第一控制訊號SIGC1及第二控制訊號SIGC2可位於高電壓，以導通第一控制電晶體TC1及第二控制電晶體TC2。此外，第一開關訊號SIGSW1可位於高電壓，第二開關訊號SIGSW2可位於低電壓，因此開關單元132可於資料線DL和電容134之第一端A1之間形成電性連接。
在此情況下，讀取電流IR1可於取樣操作之期間對電容134充電。而且，隨著電容134的第一端A1之電壓升高，至少一第一參考電晶體TR1及至少一第二參考電晶體TR2將會導通。由於第一控制電晶體TC1和第二控制電晶體TC2也導通，所以讀取電流IR1將主要流過以下路徑：由第一控制電晶體TC1及第一參考電晶體TR1形成的低阻抗路徑，以及由第二控制電晶體TC2及第二參考電晶體TR2形成之另一低阻抗路徑。在此情況下，第一參考電晶體TR1及第二參考電晶體TR2可於取樣操作結束時被自偏壓，且電容134可記錄自偏壓之參考控制電壓VC。由於參考控制電壓VC是在自偏壓之條件下取得的，因此於取樣操作之期間，可以自動補償前置放大器1201至120N及控制電晶體TC1及TC2之變異性，從 而使參考控制電壓VC產生用於感測操作之參考電流Iref1。
於時段S2中，可執行感測操作。於感測操作之期間，第二重置訊號SIGRST1可位於低電壓，以截止重置電晶體TRS2，因此重置單元1101將停止將區域位元線LBL1重置到第一系統電壓VS1。在此情況下，由記憶單元MC(1,1)產生的單元電流IC1將開始對區域位元線LBL1充電，且前置放大器1201將據以產生讀取電流IR1。舉例來說，如果記憶單元MC(1,1)處於寫入狀態，則區域位元線LBL1可被單元電流IC1充電至更高的電壓，且前置放大器1201產生的讀取電流IR1將減少。然而，若記憶單元MC(1,1)處於擦除狀態，則由記憶單元MC(1,1)產生的單元電流IC1將非常小，因此區域位元線LBL1將處於第一系統電壓VS1、或保持接近第一系統電壓VS1，且由前置放大器1201產生的讀取電流IR1將保持為高電流而不減少。
此外，第一控制訊號SIGC1可位於高電壓，以導通第一控制電晶體TC1；而第二控制訊號SIGC2可以位於低電壓，以截止第二控制電晶體TC2。此外，第一開關訊號SIGSW1可以為低電壓，且第二開關訊號SIGSW2可以為高電壓，因此開關單元132可切斷資料線DL及電容134之第一端A1之間的電性連接。在此情況下，可根據電容134記錄的參考控制電壓VC，導通第一參考電晶體TR1，故可於感測操作之期間產生第一參考電流Iref1。在此情況下，資料線DL的電壓可由前置放大器1201產生的讀取電流IR1及第一參考電晶體TR1產生的第一參考電流Iref1之間的競爭來確定。
根據實施例，由於在取樣操作結束時第一參考電流Iref1和第二參考電流Iref2之和應實質上等於讀取電流IR1，因此，若記憶單元MC(1,1)處於擦除狀 態，則於感測操作之期間根據相同參考控制電壓VC所產生之第一參考電流Iref1應小於讀取電流IR1。此外，若記憶單元MC(1,1)處於寫入狀態，則第一參考電流Iref1應大於讀取電流IR1。因此，通過感測資料線DL上的電壓，可確定記憶單元MC(1,1)的狀態，且可讀取儲存在記憶單元MC(1,1)的資料。
舉例來說，若記憶單元MC(1,1)處於寫入狀態，則讀取電流IR1應小於第一參考電流Iref1，因此資料線DL的電壓將下降至第一系統電壓VS1。然而，若記憶單元MC(1,1)處於擦除狀態，則讀取電流IR1應大於第一參考電流Iref1，因此資料線DL的電壓將升高至第二系統電壓VDD。
也就是說，藉由得到第一參考電晶體TR1及第二參考電晶體TR2之參考控制電壓VC，則參考電流Iref1可為判斷記憶單元MC(1,1)之狀態的良好比較基礎；其中，參考控制電壓VC是於取樣操作之期間在零單元電流的條件下所得到，且參考電流Iref1是於感測操作之期間根據相同的參考控制電壓VC所產生。
此外，根據實施例，可藉由調節第一參考電晶體TR1和第二參考電晶體TR2的數量，以根據系統要求來調節第一參考電流Iref1及第二參考電流Iref2之間的比值。舉例來說，根據實施例，取樣參考單元130可包含九個第一參考電晶體TR1及一個第二參考電晶體TR2。在此情況下，用於感測操作之第一參考電流Iref1將實質上等於讀取電流IR1的90%，從而使感測放大器150確認結果之速度及精準度皆被提高；其中，讀取電流IR1係於取樣操作之期間，在零單元電流的情況下所得到。然而，根據其他實施例，可根據系統要求來確定第一參考電晶體TR1之數量及第二參考電晶體TR2之數量。
如第1圖所示，感測放大器150可為單端放大器。在此情況下，感測放大器150之輸入端可耦接於資料線DL，且感測放大器150之輸出端可輸出資料訊號SIGD。然而，根據其他實施例，感測放大器150可為差分放大器。
第3圖為實施例中，感測放大電路200之示意圖。感測放大電路200及感測放大電路100具有相似結構，且可以相似之原理操作。然而，感測放大電路200之感測放大器250是差分放大器。在此情況下，感測放大器250的第一輸入端可耦接於資料線DL，感測放大器250之第二輸入端可耦接於電容134之第一端A1，且感測放大器250之輸出端可輸出資料訊號SIGD。
此外，如第3圖所示，路徑選擇器240可具有第一端及第二端，其中第一端用以接收第二系統電壓VDD，且第二端耦接於前置放大器2201至220N。於取樣操作和感測操作之期間，路徑選擇器240可於路徑選擇器240的第一端和第二端之間形成電性連接。在此情況下，前置放大器2201至220N的第二端可耦接於相同的主位元線MBL，且主位元線MBL可直接耦接於資料線DL。也就是說，可根據系統要求將路徑選擇器140之連接方式調整為路徑選擇器240之連接方式。
綜上所述，實施例提供的感測放大電路可於取樣操作之期間，在自偏壓條件下，得到用以產生參考電流之參考控制電壓，從而可於取樣操作之期間自動補償前置放大器和控制電晶體之變異性。因此，在取樣操作之期間，取樣參考單元產生之參考電流，可為識別記憶單元之資料的良好參考，從而使感測放大電路得以更高速且更精準地讀取記憶單元之資料。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:感測放大電路
1101至110N:重置單元
1201至120N:前置放大器
130:取樣參考單元
132:開關單元
134:電容
140:路徑選擇器
150:感測放大器
A1:端
CA1:單元陣列
DL:資料線
IC1:單元電流
IR1:讀取電流
Iref1,Iref2:參考電流
LBL1至LBLN:區域位元線
MBL1至MBLN:主位元線
MC(1,1)至MC(M,N):記憶單元
SIGC1,SIGC2:控制訊號
SIGD:資料訊號
SIGRST0至SIGRSTN:重置訊號
SIGSW1至SIGSW2:開關訊號
TA1:放大電晶體
TC1,TC2:控制電晶體
TN1,TP1:電晶體
TR1,TR2:參考電晶體
TRS1,TRS2:重置電晶體
VC:參考控制電壓
VDD,VS1:系統電壓
VRST:重置電壓

Claims (13)

  1. 一種自偏壓感測放大電路，包含：一區域位元線，耦接於一記憶單元，且用以接收一單元電流，其中該記憶單元於一感測操作之期間產生該單元電流；一重置單元，耦接於該區域位元線，且用以於一取樣操作之期間將該區域位元線重置到一第一系統電壓；一主位元線；一前置放大器，耦接於該區域位元線及該主位元線，且用以於該取樣操作及該感測操作之期間，根據該區域位元線之一電壓，於該主位元線上產生一讀取電流；一資料線，於該取樣操作及該感測操作之期間耦接於該主位元線；一取樣參考單元，耦接於該資料線，且用以於該取樣操作之期間根據該取樣操作之期間產生之該讀取電流產生一第一參考電流、一第二參考電流及一參考控制電壓，及於該感測操作之期間根據該參考控制電壓產生該第一參考電流；及一感測放大器，耦接於該資料線，且用以於該感測操作之期間感測該資料線之一電壓。
  2. 如請求項1所述的自偏壓感測放大電路，其中該取樣參考單元包含：一開關單元，具有一第一端，耦接於該資料線，及一第二端；一電容，具有一第一端，耦接於該開關單元之該第二端，及一第二端，用以接收該第一系統電壓；一第一控制電晶體，具有一第一端，耦接於該資料線，一第二端，及一控 制端，用以接收一第一控制訊號；至少一第一參考電晶體，其中每個第一參考電晶體具有一第一端，耦接於該第一控制電晶體之該第二端，一第二端，用以接收該第一系統電壓，及一控制端，耦接於該電容之該第一端；一第二控制電晶體，具有一第一端，耦接於該資料線，一第二端，及一控制端，用以接收一第二控制訊號；及至少一第二參考電晶體，其中每個第二參考電晶體具有一第一端，耦接於該第二控制電晶體之該第二端，一第二端，用以接收該第一系統電壓，及一控制端，耦接於該電容之該第一端。
  3. 如請求項2所述的自偏壓感測放大電路，其中於該取樣操作之期間：該第一控制訊號用以導通該第一控制電晶體；該第二控制訊號用以導通該第二控制電晶體；且該開關單元用以形成該資料線及該電容之該第一端之間的電性連結。
  4. 如請求項2所述的自偏壓感測放大電路，其中於該感測操作之期間：該第一控制訊號用以導通該第一控制電晶體；該第二控制訊號用以截止該第二控制電晶體；該開關單元用以截止該資料線及該電容之該第一端之間的電性連結；且該重置單元另用以停止將該區域位元線重置到該第一系統電壓。
  5. 如請求項2所述的自偏壓感測放大電路，其中該開關單元包含： 一N型電晶體，具有一第一端，耦接於該開關單元之該第一端，一第二端，耦接於該開關單元之該第二端，及一控制端，用以接收一第一開關訊號。
  6. 如請求項5所述的自偏壓感測放大電路，其中該開關單元另包含：一P型電晶體，具有一第一端，耦接於該開關單元之該第一端，一第二端，耦接於該開關單元之該第二端，及一控制端，用以接收一第二開關訊號；其中該第一開關訊號及該第二開關訊號彼此互補。
  7. 如請求項2所述的自偏壓感測放大電路，其中：該取樣參考單元另包含一第一重置電晶體，該第一重置電晶體具有一第一端，耦接於該資料線，一第二端，用以接收一重置電壓，及一控制端，用以接收一第一重置訊號；且該第一重置訊號係用以於一重置操作之期間導通該第一重置電晶體，及於該取樣操作及該感測操作之期間截止該第一重置電晶體。
  8. 如請求項2所述的自偏壓感測放大電路，其中該感測放大器係一差動放大器，該差動放大器具有一第一輸入端，耦接於該資料線，一第二輸入端，耦接於該電容之該第一端，及一輸出端，用以輸出一資料訊號。
  9. 如請求項1所述的自偏壓感測放大電路，其中該感測放大器係一單端放大器，具有一輸入端，耦接於該資料線，及一輸出端，用以輸出一資料訊號。
  10. 如請求項1所述的自偏壓感測放大電路，另包含：一路徑選擇器，耦接於該主位元線及該資料線之間，且用以於該取樣操作及該感測操作之期間形成該主位元線及該資料線之間的電性連結。
  11. 如請求項1所述的自偏壓感測放大電路，另包含：一路徑選擇器，具有一第一端，用以接收一第二系統電壓，及一第二端，耦接於該前置放大器；其中該路徑選擇器用以於該取樣操作及該感測操作之期間形成該路徑選擇器之該第一端及該第二端之間的電性連結，且該主位元線直接耦接於該資料線。
  12. 如請求項1所述的自偏壓感測放大電路，其中該前置放大器包含一放大電晶體，該放大電晶體具有一第一端，用以於該取樣操作及該感測操作之期間接收一第二系統電壓，一第二端，耦接於該主位元線，及一控制端，耦接於該區域位元線。
  13. 如請求項1所述的自偏壓感測放大電路，其中該重置單元包含一第二重置電晶體，該第二重置電晶體具有一第一端，耦接於該區域位元線，一第二端，用以接收該第一系統電壓，及一控制端，用以接收一第二重置訊號。
TW110104318A 2020-03-12 2021-02-04 自偏壓感測放大電路 TWI745236B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062988403P 2020-03-12 2020-03-12
US62/988,403 2020-03-12
US17/131,802 US11139006B1 (en) 2020-03-12 2020-12-23 Self-biased sense amplification circuit
US17/131,802 2020-12-23

Publications (2)

Publication Number Publication Date
TW202135055A TW202135055A (zh) 2021-09-16
TWI745236B true TWI745236B (zh) 2021-11-01

Family

ID=77617270

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110104318A TWI745236B (zh) 2020-03-12 2021-02-04 自偏壓感測放大電路
TW110106463A TWI751040B (zh) 2020-03-12 2021-02-24 多次編程非揮發性記憶體的記憶胞陣列

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110106463A TWI751040B (zh) 2020-03-12 2021-02-24 多次編程非揮發性記憶體的記憶胞陣列

Country Status (3)

Country Link
US (2) US11139006B1 (zh)
CN (1) CN113393885A (zh)
TW (2) TWI745236B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
KR20220145223A (ko) * 2021-04-21 2022-10-28 삼성전자주식회사 프로세싱 소자 및 프로세싱 소자를 포함하는 전자 장치
KR20230045690A (ko) * 2021-09-27 2023-04-05 삼성전자주식회사 2t-1c 구조의 반도체 메모리 소자 및 이의 제조 방법
US11901004B2 (en) * 2022-04-08 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array, memory structure and operation method of memory array

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8830768B2 (en) * 2011-12-14 2014-09-09 SK Hynix Inc. Data sensing circuit and memory device including the same
TWI460729B (zh) * 2008-12-29 2014-11-11 Micron Technology Inc 以低應力多位階讀取相變記憶體單元之方法及多位階相變記憶體
US10410697B2 (en) * 2017-04-27 2019-09-10 Ememory Technology Inc. Sensing circuit with voltage clamp for non-volatile memory

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2968906B2 (ja) * 1992-04-07 1999-11-02 三菱電機株式会社 不揮発性半導体記憶装置
JPH06325582A (ja) * 1993-05-12 1994-11-25 Rohm Co Ltd 不揮発性記憶装置
TW336319B (en) * 1997-05-12 1998-07-11 Powerchip Semiconductor Corp Method for reducing cell plate noises and circuit thereof
KR100335767B1 (ko) * 1999-12-29 2002-05-09 박종섭 플래쉬 메모리 장치
US8164362B2 (en) 2000-02-02 2012-04-24 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
US6445216B1 (en) 2001-05-14 2002-09-03 Intel Corporation Sense amplifier having reduced Vt mismatch in input matched differential pair
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US7263001B2 (en) * 2005-03-17 2007-08-28 Impinj, Inc. Compact non-volatile memory cell and array system
US7443708B2 (en) * 2006-03-09 2008-10-28 Texas Instruments Incorporated Low resistance plate line bus architecture
US7269056B1 (en) * 2006-04-27 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Power grid design for split-word line style memory cell
US7436710B2 (en) * 2007-03-12 2008-10-14 Maxim Integrated Products, Inc. EEPROM memory device with cell having NMOS in a P pocket as a control gate, PMOS program/erase transistor, and PMOS access transistor in a common well
US7995397B1 (en) * 2007-05-03 2011-08-09 Cypress Semiconductor Corporation Power supply tracking single ended sensing scheme for SONOS memories
US8472251B2 (en) * 2008-02-11 2013-06-25 Aplus Flash Technology, Inc. Single-polycrystalline silicon electrically erasable and programmable nonvolatile memory device
US7885110B2 (en) * 2008-03-25 2011-02-08 Rao G R Mohan Random access memory with CMOS-compatible nonvolatile storage element and parallel storage capacitor
WO2011135999A1 (en) * 2010-04-27 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8355282B2 (en) * 2010-06-17 2013-01-15 Ememory Technology Inc. Logic-based multiple time programming memory cell
US8958245B2 (en) * 2010-06-17 2015-02-17 Ememory Technology Inc. Logic-based multiple time programming memory cell compatible with generic CMOS processes
US8339831B2 (en) * 2010-10-07 2012-12-25 Ememory Technology Inc. Single polysilicon non-volatile memory
US8787092B2 (en) * 2012-03-13 2014-07-22 Ememory Technology Inc. Programming inhibit method of nonvolatile memory apparatus for reducing leakage current
US9208826B2 (en) * 2012-03-30 2015-12-08 Sharp Kabushiki Kaisha Semiconductor storage device with two control lines
KR101983274B1 (ko) * 2012-05-18 2019-05-30 삼성전자주식회사 상변화 랜덤 액세스 메모리 장치 및 센싱 방법
US9312014B2 (en) * 2013-04-01 2016-04-12 SK Hynix Inc. Single-layer gate EEPROM cell, cell array including the same, and method of operating the cell array
US9041089B2 (en) * 2013-06-07 2015-05-26 Ememory Technology Inc. Nonvolatile memory structure
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9171856B2 (en) * 2013-10-01 2015-10-27 Ememory Technology Inc. Bias generator for flash memory and control method thereof
US9275702B2 (en) * 2013-11-29 2016-03-01 The Regents Of The University Of Michigan Memory circuitry including read voltage boost
US9214203B2 (en) * 2014-02-12 2015-12-15 Ememory Technology Inc. Sensing apparatus and data sensing method thereof
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
TWI630623B (zh) * 2017-04-07 2018-07-21 力旺電子股份有限公司 可編程可抹除的非揮發性記憶體
US11063772B2 (en) * 2017-11-24 2021-07-13 Ememory Technology Inc. Multi-cell per bit nonvolatile memory unit
KR102167831B1 (ko) * 2018-06-21 2020-10-21 윈본드 일렉트로닉스 코포레이션 메모리 디바이스 및 그의 테스트 읽기 쓰기 방법
US11282844B2 (en) * 2018-06-27 2022-03-22 Ememory Technology Inc. Erasable programmable non-volatile memory including two floating gate transistors with the same floating gate
US11017862B2 (en) * 2018-12-13 2021-05-25 Ememory Technology Inc. Multi-time programming memory cell and memory cell array with erase inhibit capability
US11152383B2 (en) * 2020-03-03 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory (NVM) cell structure to increase reliability
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI460729B (zh) * 2008-12-29 2014-11-11 Micron Technology Inc 以低應力多位階讀取相變記憶體單元之方法及多位階相變記憶體
US8830768B2 (en) * 2011-12-14 2014-09-09 SK Hynix Inc. Data sensing circuit and memory device including the same
US10410697B2 (en) * 2017-04-27 2019-09-10 Ememory Technology Inc. Sensing circuit with voltage clamp for non-volatile memory

Also Published As

Publication number Publication date
TW202135055A (zh) 2021-09-16
US20210287723A1 (en) 2021-09-16
US20210287746A1 (en) 2021-09-16
US11398259B2 (en) 2022-07-26
TW202201410A (zh) 2022-01-01
US11139006B1 (en) 2021-10-05
TWI751040B (zh) 2021-12-21
CN113393885A (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
TWI745236B (zh) 自偏壓感測放大電路
US7489575B2 (en) Noise resistant small signal sensing circuit for a memory device
JPS62132299A (ja) 不揮発性メモリ用センス増幅器
JP2734705B2 (ja) 半導体記憶装置
US20050105358A1 (en) Sense amplifier systems and a matrix-addressable memory device provided therewith
KR101301281B1 (ko) 미스매치 보상 가능한 센스 앰프 회로 및 이를 구비한 반도체 메모리 장치
US4085457A (en) Memory system with a sense circuit
US6809981B2 (en) Wordline driven method for sensing data in a resistive memory array
JP3484388B2 (ja) 半導体記憶装置
US6721218B2 (en) Semiconductor memory device and data read method thereof
JPH04184785A (ja) 半導体記憶装置
CN115050406B (zh) Sram存储器的位线泄漏电流补偿电路、模块及存储器
JPH07220487A (ja) 不揮発性メモリ回路
CN113113062B (zh) 一种基于3t-3mtj存储单元的磁性随机存储器及其读取方法
JP3827534B2 (ja) 半導体記憶装置の基準電圧発生回路及びメモリ読出回路
JP4141758B2 (ja) 半導体記憶装置
KR950014090B1 (ko) 비휘발성 메모리장치의 센스회로
JP3185693B2 (ja) 半導体記憶装置
US6456539B1 (en) Method and apparatus for sensing a memory signal from a selected memory cell of a memory device
JP5691243B2 (ja) プロセス評価用半導体集積回路
WO2022104704A1 (zh) 一种存储数据读取电路及存储器
TWI813175B (zh) 記憶體及其感測放大裝置
JP2003016791A (ja) 半導体記憶装置
US5396462A (en) Semiconductor memory device having a data-lines clamp circuit
JP2024046318A (ja) センスアンプ回路および半導体記憶装置