JPH06509909A - 電気的に消去可能な、直接重ね書き可能なマルチビット単セルメモリ素子およびそれらから作製したアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電気的に消去可能な、直接重ね書き可能なマルチビット単セルメモリ素子および それらから作製したアレイ 技術分野 本発明は、一般に、高濃度の変調可能な自由電荷キャリア（ｆｒｅｅ　ｃｈａｒ ｇｅ　ｃａｒｒｉｅｒ）を特徴とする特な新しいクラスの半導体材料に関するも のである。

この新しいクラスの半導体材料から作製された半導体デバイスの動作機構は従前 の半導体デバイスの動作とは異なっており、並外れた新しい性質を示す新しいデ バイス構成を呈するように仕立てることができる。

さらに詳しくは、本発明は新しいクラスの狭バンドギヤツプ微細結晶質（ｍｉｃ ｒｏｃｒｙｓｔａｌｌｉｎｅ）半導体材料そのものに；固体の電気的におよび光 学的に動作する直接重ね書き可能な、極低エネルギの、非常に高速のスイッチン グをする、不揮発性の、アナログおよびマルチレベル単セル動作メモリ素子に； およびこれらの材料から作製された高密度電気メモリアレイに関するものである 。

なお、本明細書の記述は本件出願の優先権の基礎たる米国特許出願第７４７．’ ０５３号（１９９１年８月１９日出願）、同第７６８，１３９号（１９９１年９ 月３０日出願）、同第７８９．２３４号（１９９１年１１月７日出願）、同第８ ８０．７６３号（１９９２年５月８日出願）、および同第８９８．６３５号（１ ９９２年６月１５日出願）の明細書に基づくものであって、当該米国特許出願の 番号を参照することによって当該米国特許出願の明細書の記載内容が本明細書の 一部分を構成するものとする。

背景技術 オボニック（イ）ｖｏｎＬｃ）ＥＥＰＲＯＭは新規な、当山願人所有の、高性能 、不揮発性、薄膜電子メモリデバイスである。このデバイスにおいては、情報は アナログの形またはバイナリの形（１ビツト／メモリセル）あるいはマルチステ ートの形（多ビツト／メモリセル）のいずれの形でも記憶することができる。オ ボニツクＥＥＦＲＯＭの利点はデータの不揮発性記憶ができること、台の上面（ ｆ　ｏ　ｏ　ｔ、ｐ　ｒ　ｉ　ｎ　ｔ　ｌが小さく単純な２端子デバイス形状で ある結果高ビット密度に、従って低コストに、できる可能性があること、再書込 繰返しくリプログラミングサイクル）寿命が長いこと、書込（プログラミング） が低エネルギかつ高速であることを含んでいる。オボニックＥＥＰＲＯＭはバイ ナリおよびマルチステート動作をする能力を有する。バイナリ性能特性またはマ ルチステート性能特性を向上するのに使用される構造および材料には小さな違い がある。本発明の目的のためには「メモリ素子」および「制御素子」という用語 は同義的に使用される。

たいていの半導体デバイスの動作は熱平衡において生成されるものとは異なる可 動電荷キャリア濃度の制御により規制される。本発明前は、固体半導体デバイス 内の過剰または自由（これら２つの用語は本明細書全体にわたって交換可能に使 用されている）電荷キャリアの濃度を規制し変調する方法としては４つの一般的 方法が知られていたに過ぎない。これら４つの公知方法については、本発明の利 点を評価するために必要な半導体デバイスの動作の基本的メカニズムの一般的説 明の後で説明されるであろう。

説明のための例として、不純物を含まないかまたは格子欠陥のない完璧な半導体 格子−真性半導体−では、０ケルビン（Ｋ）では電荷キャリアは存在しない。

それは価電子帯が電子で満たされており、伝導帯が空であるからである。しかし ながら、高温下では、価電子帯電子として生成された電子−正孔対が熱により励 起されてバンドギャップを横断して伝導帯に到達する。これらの熱的に生成され た電子−正孔対が真性半導体材料内に存在する唯一の電荷キャリアである。もち ろん、電子と正孔は対をなして生成されるので、伝導帯電子濃度（電子個数／立 法センチメートル）は価電子帯内の正孔濃度（正孔個数／立方センチメートル） に等しい。よく知られていることではあるが、強調に値するのは、定常状態キャ リア濃度が維持されるべきものとすれば、生成されるのと同じ速度で電荷キャリ アが再結合しなければならないということである。再結合が起きるのは、伝導帯 の電子が、直接的にまたはギャップ中間の再結合中心の媒介により間接的に、空 状態（正孔）に遷移し、それにより対を消滅させるときである。

熱的に生成された電荷キャリアに加えて、結晶格子中に成る不純物を故意に導入 することにより半導体材料中にキャリアを創製することが可能である。この方法 はドーピングと呼ばれており、半導体の導電性を変える慣用の方法である。ドー ピングにより、半導体材料を電子または正孔のいずれかがあらかじめ優勢になる ようにに、すなわち、ｎ−型もしくはｐ〜型のいずれかになるように、変えるこ とができる。結晶格子がドープされて平衡キャリア濃度が真性キャリア濃度と異 なると、半導体材料は「エキストリンシック」じｅｘｔｒｉｎｓｉｃ”）である といわれる。それ以外の点では完璧な格子をもつ結晶に不純物または格子欠陥が 導入されるとエネルギバンド構造に追加の準位が通常バンドギャップ内に創製さ れる。例えば、シリコンまたはゲルマニウムに燐を導入すると、伝導帯の極近傍 にエネルギバンドが生じる。この新しいエネルギバンドは＄（０）ににおいて電 子で満たされており、これらの電子を励起して伝導帯に到達させるのにごくわず かしか熱エネルギを必要としない。このように、約５０−１００にでは、不純物 準位の実質的に全ての電子が伝導帯に供与される。ドナー不純物をドープされた 半導体は伝導帯にかなりの濃度の電子を持つことができるが、これは温度が真性 電荷キャリア濃度が認められるには低すぎるような温度であってもそうである。

読者は上述したように過剰の電荷キャリアの存在の電気伝導度に対する意義を認 めることができる上は、これらのキャリアが光学的励起によっても創製すること ができること、あるいはこれらのキャリアは順方向バイアスされたｐ−ｎ接合ま たはショットキ障壁を横切って注入することができることに注意すべきである。

簡単に述べ、かつ、過剰のキャリアが発生する仕方を無視して説明すると、過剰 の電荷キャリアは半導体材料の電気伝導工程を支配することができる。先に述べ たように、自由電荷濃度を変調するには４つの方法が知られている。それら４つ の方法は以下に説明する通りである。

（１）　１９４８年にバーディーン、ブラッテンおよびショックレーが半導体エ レクトロニクスの新しい時代を招来し、彼らはバイポーラ接合トランジスタに注 入された少数電荷キャリアの流れをうま（変調することにより、固体増幅器の動 作を実証した。バイポーラ接合トランジスタは３端子デバイスであり、２つの端 子を流れる電流は第３の端子において電流を小さく変化させることにより調節（ コントロール）することができるものである。この調節ができるという特徴によ り小さな信号の増幅やデバイスを「オン」状態から「オフ」状態に切り替えるこ とができる。換言すると、バイポーラトランジスタは半導体接合を横断する少数 電荷キャリアの注入および収集を変調するのに使用される。さらに詳しくは、例 えばｐ−ｎ−ｐバイポーラ構造（ｎ−ｐ−ｎバイポーラ−構造の動作はｐ−ｎ− ｐバイポーラ構造の動作を単に逆転したものである。）の場合を考察すると、順 方向バイアスされた接合の負極側は逆方向バイアスされた接合の負極側と同じで ある。この構成では、ｐ−ｎ接合から中央のｎ領域内へ正孔を注入すると少数キ ャリアである正孔が供給され、このｎ−ｐ接合を通して電流が逆流するのに関与 する。いまや明白になったように、このデバイスの呼称「バイポーラ」は電子と 正孔の双方の動作の決定的重要性に関連したものである。

作用においては、デバイスのｐ−ｎ接合を通して流れる逆飽和電流はこの接合の 近傍に少数キャリアが生成される率によって決まる。電子−正孔対発生率を増加 させることによって接合を通過する逆電流を増加することは可能である。これは 光で達成することができる（光検知器について以下に説明するように）。電気的 には、都合のよい正孔注入デバイスは順方向バイアスされたｐ−ｎ接合であって 、その電流がｐ領域からｎ材料に注入された正孔に主としてよっている接合であ る。順方向バイアスされた接合のｎ側が逆方向バイアスされた接合のｎ側と同じ であると、得られるｐ−ｎ−ｐ構造が動作するのは、ｐ−ｎ接合から中央のｎ領 域内への正孔の注入により少数キャリアである正孔が供給されトランジスタのｎ −ｐ接合を貫通する逆電流に加わるときである。もちろん、ｎ−領域は狭いので 注入された正孔はｎ領域内（このｐ−ｎ−ｐバイポーラトランジスタの基部）で は再結合せず、逆方向バイアスされた接合の空乏層へと拡散されて初めて再結合 する。

最後に、スイッチとして使用する場合は、このタイプのトランジスタは普通、「 オン」状態と「オフ」状態と呼ばれる２つの導電状態に調節される。トランジス タはスイッチをつけたとき短絡回路として、また、スイッチを切ったときに解放 回路として機能する訳ではないが、トランジスタはこれらの動作を近似させるこ とができる。トランジスタ・スイッチングでは、エミッタ接合は順方向バイアス され、コレクタは逆方向バイアスされており、適当な量の電流がベースから流出 する。ベース電流が零にスイッチされると、コレクタ電流は無視し得るようにな る。これが「オフ」状態である。しかしながら、ベース電流が正で十分大量であ るならば、デバイスは飽和領域（レジーム）へと駆動され、トランジスタは「オ ン」状態となる。従って、典型的なスイッチング動作では、ベース電流は正から 負へ振れ、それによりデバイスは飽和からカットオフに、またその逆に、駆動さ れる。

（２）第２の従来の自由電荷キャリアの濃度制御方法は金属酸化物半導体電界効 果トランジスタ（ＭＯＳＦＥＴ）デバイスによって施行される。背景説明として 、最も広く使用されている電子デバイス、特にデジタル集積回路に使用されてい るものの一つ、は金属−絶縁体一半導体ｆＭＩｓ）　Ｉ−ランジスタである。Ｍ ＩＳ　トランジスタでは、伝導チャネルの電荷キャリア濃度はチャネルから絶縁 体によって絶縁（ｉｓｏｌａｔｅ）されているゲート電極に印加された電圧によ って制御される。得られたデバイスは絶縁ゲート電界効果トランジスタ（ＩＧＦ ＥＴ）と総称することができる。しかしながら、たいていのＩＧＦＥＴはゲート 電極が金属（典型的にはアルミニウム）、絶縁体が二酸化シリコン、半導体材料 がシリコンを使用して作製されているので、ＭＯ５電界効果トランジスタまたは ＭＯＳＦＥＴの用語が一般に使用されている。

ＭＯＳＦＥＴの動作においては、ｐ−型シリコン基板上に形成されたｎ−型チャ ネルを考えることとする。ｎ−型ソース領域およびドレイン領域は薄くドープさ れたｐ−型基板にドーパント原子を拡散するかまたは打ち込むことにより形成さ れる。薄い酸化物層が金属ゲートとシリコン基板の間にある。トレインからソー スへは、それらの間に導電性のｎ−型チャネルが存在しない限り、電流は流れな い。その理由は、ドレイン−基板−ソース結合体は直列に配列された反対に向い たｐ−ｎ接合を含んでいるからである。ゲートに基板（本例の場合はソース）に 対して正の電圧を印加すると、正の電荷キャリアがゲート金属に堆積する。この 堆積の結果、空乏領域の形成により、負の電荷キャリアがその下のシリコン中に 誘導される。さらに、可動電子を含有する薄い表面領域が形成される。誘導され た電子はＦＥＴのチャネルを形成して電流がドレインからソースへ流れるように している。ゲート電圧の効果は、ドレイン−ソース電圧が低い場合に、誘導され たチャネルのコンダクタンスを変化させることである。ＭＯ３電界効果トランジ スタは特にデジタル回路に有用である。このデジタル回路では「オフ」状態（導 電性チャネルなし）から「オン」状態ヘスイッチされる。ｎ−チャネルおよびｐ −チャネルＭＯ３トランジスタはともに非常によく使用される。

ＭＯ３構造は一つのプレートが半導体であるキャパシタとして考えることができ る。負の電圧が金属と半導体の間に印加されると、負電荷が金属に効果的に堆積 される。これに応答して等しい正味の正電荷が半導体の表面に蓄積される。ｐ− 型基板の場合は、これは半導体−金属界面における正孔の蓄積によって起きる。

印加された負の電圧は金属の半導体に対する静電ボテンシャルな抑制するので、 金属の半導体に対する電子エネルギが増加する。半導体のエネルギバンドは界面 近傍で湾曲して正孔の蓄積に対応している。ＭＯ３構造を通して電流が流れない ので半導体のバルク内のフェルミ準位の位置は変動しない。その結果、界面近傍 の半導体バンドが湾曲し、フェルミ準位が界面に隣接する価電子帯により接近し 、それにより、ｐ−型半導体材料のドーピングに由来するものよりも高い正孔濃 度を示す。

正の電圧が金属から半導体に印加されると、金属のポテンシャルが上昇し、それ により、金属のフェルミ準位をその平衡位置に対して低下させる。その結果、酸 化物の伝導帯は再び傾斜する。正の電圧が金属に正電荷を堆積し半導体の表面に 相当する正味負電荷を効果的に誘導する。そのようなｐ−型材料中の負電荷は表 面近傍の領域からの正孔の空乏に由来し、その空乏により補償されないイオン化 されたアクセプタが残る。

この空乏領域では、正孔濃度は減少し、バンドを湾曲させて半導体表面近傍まで 低下させる。正電荷が増加し続けると、半導体表面のバンドはさらに下方に湾曲 する。事実、電圧が十分に高いと、伝導帯の電子濃度を高くすることができる。

この場合、半導体近傍領域はｎ−型材料に典型的な導電特性を有する。このｎ− 型表面層はドーピングによって形成されるのではなく、最初はｐ−型半導体材料 であったものの印加電圧による「逆転ｊによって形成される。この逆転された層 は、その下にあるｐ−型材料がら空乏領域によって分離されているが、ＭＯＳ　 トランジスタ動作にとって重要である。

（３）電荷キャリアの濃度を調節する第３の公知方法は、両極性の自由電荷キャ リアの光生成によるものである。自由電荷キャリアのこの光生成は光ボルタ電池 、光検知器や電子写真ドラムのような技術水準に属するデバイスにおいて起きる 。

一般に、半導体材料中に過剰の電子または正孔が創製されると材料の電気伝導度 に相当する増加がみられる。この過剰電荷キャリアが光学的励起により発生する 場合は、伝導度に生じた増加は「先任導度」（ｐｈｏｔｏｃｏｎｄｕｃｔｉｖｔ ｙ）と呼ばれる。光子が半導体材料に衝突するように向けられていると、バンド ギャップエネルギよりも大きいエネルギを持つ光子は吸収されて電子−正孔対が 発生する。この吸収工程により創製された電子と正孔は過剰キャリアである。そ れらは環境に対してバランスを崩しているので、かつ、それぞれのバンド内に存 在するので、その材料の電気伝導度に寄与している。

（４）半導体材料中の自由電荷キャリアの濃度の変調方法の第４の公知方法は、 カルコゲナイド相変化材料が可逆的な非晶質（ａｍｏｒｐｏｕｓ）−結晶相転移 をするので、その物理的構造を制御することによるものである。この現象の詳し い説明はエナジー・コンバージョン・デバイス社のＳ、Ｒ，０ｖｓｈｉｎｓｋｙ により先鞭を付けられた光学的および電気的オボニック（Ｏｖｏｎｉｃ）相変化 材料についての初期の仕事において報告されている。これらの材料と技術につい て以下に詳細に説明する。

本発明はエレクロニクスおよび半導体の種々の多くの分野に対して有意義な科学 的利用可能性および直接的な商業的インパクトを有するので、本発明を以下に３ つの異なるが、関連するサブセクションに分けて説明する。さらに詳しくは、本 発明の関連性を（Ａ）半導体デバイス自体、（Ｂ）光動作可能な高速不揮発性相 変化メモリ、および（Ｃ）電気的に消去可能な、直接重ね書き可能なマルチレベ ル単一セルメモリについて説明する。

初期の電気的相変化メモリ 電気的に書き込みおよび消去可能な相変化材料（すなわち、一般的に非晶質状態 と一般的に結晶状態の間を電気的に切り替えることができる材料）を電子メモリ 用途に使用するという一般的概念は当業界で周知であり、例えば米国特許第３， ２７１，５９１号明細書（オプシンスキ（Ｏｖｓｈｉｎｓｋｙ）　、　１９６６ 年９月６日発行）および米国特許第３，５３０，４４１号明細書（オプシンスキ （Ｏｖｓｈｉｎｓｋｙ）、　１９７０年９月２２日発行）（両特許はともに本出 願人が譲受人であり、両特許の開示はそれらの番号を本明細書中に引用すること により本明細書の内容の一部となるものである（以下、オプシンスキ特許という ）。

オプシンスキ特許に開示されているように、そのような相変化材料は、一般的に 非晶質の局所的秩序をもつ構造状態と一般的に結晶性の局所的秩序をもつ構造状 態の間で、または完全な非晶質状態と完全な結晶状態との間での全スペクトルに わたって局所的秩序の異なった検知可能状態同士の間で電気的に切り替ることが できる。すなわち、オプシンスキ特許の記載によると、そのような材料の電気的 スイッチングは完全な非晶質状態と完全な結晶状態との間で起きることは要求さ れず、局所的秩序の変化を反映する段階的に増加する状態で行うことができ、完 全な非晶質状態と完全な結晶状態との間のスペクトルを網羅する局所的秩序の多 数の条件により表される「グレイスケール」を与える。オプシンスキ特許に記載 された初期の材料は一般に非晶質の局所的秩序と一般的に結晶性の局所的秩序の 二つの構造状態だけの間で切り替えることもでき、コードされたバイナリ情報の 単一のビットの記憶および検索に対処したものである。

オプシンスキ特許に記載の電気的に消去可能な相変化メモリは多数の商業的に有 意義な応用面で使用された。しかしながら、商業化に必要な資金調達ができなか ったことから、固体電子メモリの他の分野における後続の開発が市場においてこ れらの初期の電気的に消去可能な相変化技術に事実上取って替わり、これらの電 気的に消去可能な相変化メモリが例えばパーソナルコンピュータのような電気的 デバイスに使用されることを阻んだ。

典型的なパーソナルコンピュータでは４層のメモリがあるのがしばしばである。

記録情報は磁気テープやフロッピディスクのような、廉価な、低速の、大記憶容 量の、不揮発性デバイスに記憶される。この情報は、必要に応じて、より高速で より高価ではあるが依然として不揮発性のハードディスクメモリに移される。ハ ードディスクからの情報は、今度は、半導体ダイナミックＲＡＭ　ＣＤＲＡＭ） デバイスを使用する、さらに高価な、高速の揮発性システムメモリに移される。

非常に高速のコンピュータはＤＲＡＭに記憶された情報の小部分をさらに高速か つさらに高価な揮発性スタチックＲＡＭ（ＳＲＡＭ）デバイスに移したり戻した りして、マイクロプロセッサが比較的に低速のＤＲＡＭからデータを取り込むの に必要な時間がかかるからといって速度低下することがないようにしている。メ モリヒエラルキー（階層）の層間の情報のトランスファーはコンピュータの能力 （パワー）のかなりの部分を占め、この「諸経費（オーバヘッド）」が能力を減 少させ、その結果コンピュータのアーキテクチャがさらに複雑になる。

しかしながら、階層構造を現在使用しているのは、入手可能なメモリデバイスの 価格と性能により並びにコスト低下を図りつつコンピュータ性能を最適化する必 要性によりやむを得ないことである。

オプシンスキ特許に記載の電気的に消去可能な相変化メモリ並びにその後の電気 的固体メモリは多（の限界があったため、テープ、フロッピディスク、磁気また は光学的ハードディスクドライブ、固体ディスクフラッシュ、ＤＲＡＭ％ＳＲＡ Ｍ、ソケットフラッシュメモリのような現在のコンピュータメモリ用途に直接か つユニバーサルに置き替わるものとして広（使用されることができなかった。特 に、これらの限界のうち最も重要なのは以下のものである。すなわち、（ｉ）特 に局所的秩序が増加する方向（結晶化が増加する方向）に切り替えられたときに 、電気的スイッチング速度が比較的に低速（現在の標準による）であること、（ ｉｔ）局所的秩序に検知可能な変化を起こすのに必要な入力エネルギ要求が比較 的に高いこと、および（ｉｉｉ）記憶された情報のメガバイト当たりコストが（ 特に現在のハードディスクドライブメディアに比較して）比較的に高いことであ る。

これらの限界のうち最も重要なものは、局所的秩序の検知し得る変化を創始する ためにカルコゲナイド材料の化学的および／または電子的結合構造の検知し得る 変化を得るのに必要なエネルギ入力が比較的に高いことである。同様に重要なの は、オプシンスキ特許に記載の電気的メモリ材料のスイッチング時間である。

これらの材料は典型的には数ミリ秒の範囲の時間をセット時間（材料を非晶質状 態から結晶状態に切り替えるのに必要な時間）として必要とし、リセット時間（ 結晶状態から非晶質状態に切り替えて戻すのに必要な時間）としてほぼマイクロ 秒を必要としていた。これらの材料を切り替えるのに必要な電気エネルギはほぼ マイクロジュールの範囲である。

注意すべきは、この量のエネルギがメモリセルの行と列の固体マトリックスのメ モリ素子のおのおのに送られなければならないことである。そのような高エネル ギレベルはアドレス線と、それぞれの分離したメモリ素子と関連したセルアイソ レーション／アドレスデバイスとに対して電流を多く担持することが要求される ことを意味する。これらのエネルギ要件を考慮すると、当業者にとってメモリセ ルアイソジーシゴン素子の選択が非常に大きい単結晶ダイオードまたはトランジ スタアイソレーションデバイスに限られることになり、ミクロンスケールのリソ グラフィーの使用、従ってメモリ素子の高密度実装の使用が不可能となる。

従って、この材料から作製されるマトリックスアレイのビット密度が低いので、 記憶された情報のメガバイト当たりコストが高くなる。

アルカイパル不揮発性マスメモリと高速揮発性システムメモリとの間の価格およ び性能の差を効果的に縮めることにより、本発明のメモリ素子は新規な非階層「 ユニバーサルメモリシステム」の創製を許容する能力を有するものである。元祖 オプシンスキ型電気的相変化メモリに比べて本明細書に記載のメモリ材料は１０ の６乗倍高速の書込時間（３０ナノ秒未満）を提供し、異常に低い書込エネルギ （５０ピコジユ一ル未満）を使用するが、長期安定性と繰返し可能性（ｃｙｃｌ ａｂｉｌｉｔｙ）（２千万サイクル超）が実証されている。また、実験結果から 素子サイズをさらに減少させるとスイッチング速度と繰返し寿命を向上させるこ とができることが示されている。

一般に、カルコゲナイドメモリ材料の開発と最適化は、現在実質的により速いス イッチング時間と実質的により低いセット時間およびリセット時間を持つ他の型 の固体電気メモリと同じ進度で進んでいない。これらの他の形のメモリは、ある メモリ用途では、固体マイクロエレクトロニクス回路エレメントを各メモリビッ トに対して典型的には数個（ビット当たり３または４個のトランジスタ）使用す る。そのような固体メモリの、ＥＥＰＲＯＭのような、第１次「不揮発性」メモ リ素子は、典型的には、再書込可能性が限定されたかつ電界効果トランジスタの ゲート上に電荷を保持して各メモリビットを配憶する、フローティングゲート電 界効果トランジスタデバイスである。この電荷は時間の経過と共に漏洩するので 、情報の記憶は真に不揮発性ではない。というのは、上述の素子が作製されるカ ルコゲナイド材料の現実の原子構造または電子構造の変化により情報が記憶され るのは従来技術の相変化媒体においてであるからである。これらの他の形のメモ リは現在市場で「食定的ではあるが受け入れられている。

ＤＲＡＭおよびＳＲＡＭ揮発性メモリデバイスや異なる他の「フラッシュ」装置 、例えばフローティングゲート構造とは対照的に、本発明の電気的メモリデバイ スは電界効果トランジスタデバイスを必要としない。実際、電気的消去可能で、 かつ直接重ね書き可能な本発明のメモリ素子は、製造する上で最も単純な電気的 メモリであって、薄膜カルコゲナイド材料からなるモノリシックな本体およびア イソレーション用の半導体ダイオードに対する２つの電気的接点を有する。その 結果、たいへん小さなチップ「リアルニステート（ｒｅａｌｅｓｔ、ａｔｅ）　 Ｊが情報のビットを保存するのに必要で、それによって高密度メモリチップが提 供される。さらに、下２に示すように、情報密度の付加的増大は各個別のメモリ セルのマルチビット記憶（ｍｕｌｔｉｂｉｔｓｔｏｒａｇｅ）を通じて達成され る。

現在使用されている固体、電子メモリは、製造するには相対的に高価なものであ り、磁気ディスク記憶装置に関して記憶容量のビットあたり一般に約２倍のコス トがかかる。一方、そのような固体電子メモリは、可動部材を持たず、操作する 際の電気エネルギの消費が少なく、移動および保存が容易であり、さらにバーサ テイリテイがより一層高くポータプルコンピュータや他のポータプル型電子装置 に適用することが可能であるという点で、磁気ディスク記憶装置よりも優れてい る。実際、ハードディスク製造業者は、非常に小さなハードディスク装置や結局 はポータプルコンピュータ分野での固体メモリ記憶の使用が急激に増加すること を予測している。また、ディスクタイプは必要なメモリの位置にアクセスするた めにディスクヘッドを適当なデータトラックへ物理的に移動させることを必要と するが、それとは反対に固体メモリは一般に正確なランダムアクセスを行う装置 である。しかし、そのような利点を有するにもかかわらず、電気的消去可能な固 体メモリはコストが高いので、磁性メモリ装置が現在優勢を占めている市場にお いて実質的なシェアを享受することができない。電気的消去可能な固体メモリを コストを下げて製造することは可能かもしれないが、磁性ディスク装置に完全に とってかわるには固体メモリ材料の性能に関するパラメータが全体的に不適当で ある。

我々は、自由電荷濃度を変えるのに使うことが可能な半導体装置がたった４種類 しか知られていないことをすでに述べた。そして、それらの装置の各々についで ある程度詳細に検討した。相対的に低いエネルギパルスによって複数の異なる抵 抗値に設定可能で、かつスイッチングの速度を相対的に速くすることが可能な第 ５番目の半導体装置をここで詳細に検討する。装置の特性と装置の動作上におけ る物理的なこととを記載した以下の段落を注意深く精読することによって、なぜ それが電荷濃度を変える半導体装置の第５番目のタイプのものであると分類され ないのかについて理解することができよう。

最近開発されたメモリ装置は、金属−非晶質シリコン−金属（ＭＳＭ）電気的メ モリスイッチである。

ローズ（Ｒｏｓｅ）ら、「非晶質シリコンアナログメモリ装置（Ａｍｏｒｐｈｏ ｕｓ　５ｉｌｉｃｏｎ　Ａｎａｌｏｇｕｅ　Ｍｅｍｏｒｙ　Ｄｅｖｉｃｅｓ）Ｊ 。

ジャーナル　オブ　ノンークリスタルソリツズ（Ｊｏｕｒｎａｌ　ｏｆ　Ｎｏｎ −Ｃｒｙｓｔａｌｌｉｎｅ　５ｏｌｉｄｓ）、１１５（１９８９）、ｐｐ１６８ −７０およびハイド（Ｈａｊｔｏ）、「非晶質−シリコンメモリ構造での量子化 電子輸送（ＱｕａｎｔｉｚｅｄＥｌｅｃｔｒｏｎ　Ｔｒａｎｓｐｏｒｔ　ｉｎ　 Ａｍｏｒｐｈｏｕｓ−３ｉｌｉｃｏｎ　ＭｅｍｏｒｙＳｔｒｕｃｔｕｒｅｓ）　 Ｊ　、フイジカルレピューレターズ（Ｐｈｙｓｉｃａｌ　Ｒｅｖｉｅｗ　Ｌｅｔ ｔｅｒｓ）　、６６巻、１４号、１９９１年４月８日、ｐｐ１９１１１１−２１ を見よ。このＭＳＭスイッチは、具体的に選択された金属接点をｐ−型非晶質シ リコン（ａ−３ｉ）薄膜の両側に堆積することによって製造される。金属接点を 選択することの重要性は後述する。

ＭＳＮメモリスイッチは、１ボルトから５ボルトまでの電圧パルスに関して相対 的に速い（１０〜１ｏｏｎｓ）アナログスイッチング動作を示すので、抵抗値の 範囲を約１０３〜１０’オームとして非揮発的に設定することができる。当業者 が容易に理解することではあるが、ローズらおよびハイドらのＭＳＭメモリスイ ッチは本発明のメモリ素子の電気的スイッチング特性と類似の電気的スイッチン グ特性（すなわち、時間、エネルギおよび結果として生じる装置抵抗）を示すが 両者の間にははっきりとした動作上の違いが実際存在する。

電気的スイッチングのもっとも顕著な違いは、ＭＳＭメモリが直接重ね書きされ ることができないことである。すなわち、ＭＳＭスイッチは、アナログレンジに ある複数の抵抗のいずれか一つの抵抗から他の抵抗へ、最初のものが消去される こと（所定の初期抵抗または「初期状態」に設定すること）なしに可逆的にかつ 直接的に変えることができない。より具体的には、ＭＳＭスイッチはアナログレ ンジにある他の抵抗値に設定される前に、まずはじめに高抵抗状態（消去）に設 定されなけらばならない。それとは対照的に、本発明のメモリ素子は、そのレン ジ内において他の抵抗に設定される前の消去を必要とせず、すなわち直接重ね書 きすることが可能である。

ローズらおよびバイトらのＭＳＭメモリスイッチと本発明の電気的メモリ素子と の間における電気的スイッチング特性に関する他の顕著な違いは、上記スイッチ のバイポーラな挙動である。ローズらの文献に開示されているように、ＭＳＭメ モリは書き込みに用いられる電気パルスとは逆の極性を持つ電気パルスを用いて 消去されなければならない。重要なことは、本発明のメモリ素子がデジタルまた はアナログスイッチングに用いられるかどうかとは関係なしに、パルスの極性逆 転は本発明のメモリ素子においては必要とされないことである。

ＭＳＭメモリスイッチと本発明の電気的メモリ素子との間のそれらの違いは、素 子を構成する材料の単なる違いではなくそれ以上のものである。それらの違いは 、２つのデバイスの動作上の物理的なことを特徴づけるスイッチングメカニズム の根本的な違いを示すものである。すでに言及したように、また上記論文に開示 されたように、ＭＳＭメモリの電気的スイッチング特性は、接点を製造するため の特定金属に決定的に依存している。なぜなら、これらのＭＳＮスイッチでは、 たいへん活動的な「形成」プロセス　（ａ　ｖｅｒｙ　ｈｉｇｈｌｙｅｎｅｒｇ ｅｔ、ｉｃ　−ｆｏｒｍｉｎｇ−ｐｒｏｃｅｓｓ）が必要とされ、該プロセスに おいて少な（とも一つの接点から金属がスイ・ソチ本体の不可欠な部分（ｉｎｔ ｅｇｒａｌ　ｐｏｒｔｉｏｎ）に送られてその不可欠な部分として形成される。

このプロセスでは、複数（ローズらの論文の第１図から、少なくとも１５）の連 続的に増大する３００ナノ秒、５〜１５ボルトのパルスがスイッチ形成に用いら れる。ローズらは、「・・・・・デバイスのＸ−線微細分析による研究を行い、 先端電極材料がａ−３Ｌのフィラメント状領域に埋め込まれていることがわかっ た。このことは、先端金属がフィラメントに分布してスイッチング機構において 何らかの役割を果たすことを示唆している・・・・・」と述べている。また、ロ ーズらは、利用可能な抵抗のダイナミックレンジは上部電極接点（ｕｐｐｅｒ　 ｅｌｅｃｔｒｏｄｅ　ｃｏｎｔａｃｔ）を作る金属によって決定されることを特 に明らかにした。ローズらが述べているように、［・・・その値が先端接点（ｔ ｏｐ　ｃｏｎｔａｃｔ）に完全に（原文のまま）依存していること、また底部金 属化（ｂｏｔｔｏｍ　ｅｔａｌｌｉｓａｔｉｏｎ）　（原文のまま）にはまった く依存していないことを発見した。すなわち、Ｃｒ上部電極デバイスはつねにデ ィジタルであり、またＶ上部電極デバイスは底部電極とはかかわりなくつねにア ナログである・・・」。

電気的なスイッチングが起こる領域は金属フィラメント領域内にあり、またａ− ３ｉへのこの金属の質量のマイグレーションを伴わないと、スイッチングが起こ らないであろう（バイトらの論文を見よ）。それとは完全に対比して、本発明の メモリ素子は、高速、低エネルギ、アナログ、直接重ね書き、メモリスイッチン グを達成するために接点材料が薄膜メモリ素子へマイグレートすることを必要と しない。材料効果として（Ａｓ　ａ　ｍａｔｔｅｒ　ｅｆｆｅｃｔ）、本発明の メモリ素子の製造ではどの電極からも金属が活性カルコゲナイドへ拡散すること がないように細心の注意が払われる。本発明に記載されたデバイスの一実施例で は、電極はそれぞれ二層構造として製造され、該構造において例えば炭素からな る薄膜バリアによって例えばモリブデンがカルコゲナイドスイッチング材料へマ イグレートまたは拡散することを防ぐ。

ローズらおよびバイトらの上記分析から、ＭＳＭメモリスイッチはいかに想像を 広げてみても自由電荷濃度のモデュレータとしての資格をもつものでないことが 明らかである。むしろ、ＭＳＭメモリスイッチはある範囲の抵抗率を得るために 非晶質シリコン材料を通るフィラメント状金属経路が作られることに単に依存し ており、抵抗率変調スイッチ（ｍｏｄｕｌａｔｅｄ　５ｗ１ｔｃｈ）が電流の流 れを制御するために使われるのとほぼ同じである。パーコレーション経路（ｐｅ ｒｃｏｌａｔｉｏｎ　ｐａｔｈｗａｙ）を確立し、かつその径を増大または減少 させることによって抵抗率を変化させることができる。このスイッチングプロセ スではフェルミ準位の位置の移動が認められない。動作を説明するのに半導体材 料の活性変化を含めることは必要ない。非結合孤立電子対の原子規模での動きは 認められない。クリスタリット（ｃｒｙｓｔａｌｌｉｔｅ）の体積に対する大き さおよび表面の比は、重要ではない。しかし、もっとも重要なことは、ローズら およびバイトらのものではメモリ材料のセルに保存された情報に直接重ね書きす ることが不可能であるということである。ＭＳＭスイッチは新しい情報が書き込 まれる前に保存情報を消去する必要がある。

ＭＳＭメモリでは１００万回が限界であるとローズらが主張しているが、試験終 了までに誤りをおかさずにいられるサイクル数は本発明のメモリ素子では２００ ０万回を越すことは驚くべきことではない。

簡潔に言うならば、安上がりで、製造容易で、非揮発性で、低入力エネルギによ る電気的書き込みおよび直接消去可能（重ね書き可能）で、単一のセル（グレイ スケールを有する）にマルチビット記憶可能で、そしてたいへん記録密度が高い 固体メモリ装置は、それ、　を製造する材料は別として、本発明に先だって開発 されていない。下記のメモリは、既知のメモリ装置のすべての欠陥をアドレスす ることから、現在市場に出回っているコンピュータメモリの実質的にすべての型 と典型的に置換可能なものとして幅広く普及するであろう。さらに、本発明のメ モリは全て薄膜からなる構成（ａｌｌ　ｔｈｉｎ−ｆｉｌｍ　ｆｏｒｍａｔ）と して製造されるものなので、高速、高密度ニューラルネットワーク、および人工 知能へ応用するための３次元的配列が可能となる。

したがって、本発明のメモリ装置は、ニューラルネットワークおよび人工知能装 置に唯一適応可能なものである。なぜなら、瞬時にアドレス可能なことによって 保存された情報から学習することが許されるような大量の情報記憶がその多層、 ３次元配列によって提供されるからである。

上記考察から明らかなように、本発明のメモリのスイッチング速度およびエネル ギ要求における量的変化を従来の相変化メモリと比較すると、本発明のメモリは 変調可能な半導体材料のまったく新たな種類を規定する。また、従来技術は、本 発明の直接重ね書き、幅広いダイナミックレンジおよびマルチビット記憶能と類 似するものはない。さらに、本発明の半導体材料の動作は単に結晶質状態で生じ るので、結晶質−非晶質問相転移にたよるか、あるいは電流増幅場（ｃｕｒｒｅ ｎｔａｍｐｌｉｆｉｃａｔｉｏｎ　ｆｉｅｌｄ）の連続的適用に依存するかどち らか一方である従来の電気的メモリ素子の動作とは非常に異なる。さらに、その 違いは、自由電荷濃度が電場によってとりわけ変わるだけではな（、デバイスの 変調された自由電荷のあらたな濃度が電場除去後一定である事実による。この特 徴は、半導体装置内の自由電荷濃度を変調するための第５番目でかつ基本的に新 しいメカニズムを示すもので、さらに半導体産業に顕著なインパクトを与えるこ とができる新しくかつ単純なスイッチングおよび増幅技術の一範囲を可能とする 。

当業者にとってはかなり明確なことではあるが、フラッシュＥＥＰＲＯＭマーケ ットにアドレスするために、また般用的なメモリとして真剣に考えるために、メ モリ素子が真に不揮発性であることが必須である。このことは、メモリ素子がマ ルチビット記憶能力を有するとクレームされた場合により一層重要である。もし 、設定された抵抗値が消失したか、あるいはある時間にわたって顕著にドリフト するとさらにわかった場合、それに保存された情報は破壊され、ユーザーはメモ リのアーカイバル能力に対する信頼を失い、また技術はすべての信頼性を失う。

時間と共にいかなるドリフトがあっても、たとえそれが小さなものでも寛大に扱 うことはできないし、またそれはこの新しい種類のメモリ素子の開発における焦 点でありつづけるだろう。このことは真実であろう。なぜなら、スイッチング速 度、エネルギ等を改善するために開発され続けている構成も安定性のためにもっ とも効果的にすることが必要とされるからである。

設定した抵抗の安定性に加えて、般用的なメモリに要求される他のより一層重要 な要因は、低スイッチング電流である。これは、ＥＥＰＲＯＭが大規模なアーカ イバル記憶に利用される場合に非常に重要である。このように使用されることに よって、ＥＥＰＲＯＭは現在のコンピュータ装置の機械的ハードドライブ（例え ば磁気的または光学的ハードドライブ）にとって替わるであろう。従来の機械的 ハードドライブをＥＥＰＲＯＭ　ｒハードドライブ」に替えることの主な理由の 一つは、機械的装置の相対的に大きい電力消費を減少させることであろう。ラッ プトツブ型コンピュータの場合、機械的ハードディスクはもっとも電力を消費す る部材の一つてあることから特に関心が持たれる。したがって、この電力供給を 減少させることは特に有益であり、それによって電力セルの一充電あたりのコン ピュータ使用時間は実質的に増大する。しかし、もしＥＥＰＲＯＭを機械的ハー ドドライブに取り替えることが高スイツチング電流を要求する（したがって高電 力を要求する）場合、節電は非必然的であり、あるいはもっとも非実体的なこと である。したがって、般用的なメモリとして考えられるいかなるＥＥＰＲＯＭで も、低スイッチング電流を要求する。

ＥＥＦＲＯＭ般用的メモリがさらに要求することは、それに保存された情報の熱 安定性が高いということである。今日のコンピュータ、特にパーソナルコンピュ ータは、日常的に高温にさらされる。このような高温は、電源または熱を発生す る他の内部構成部品等の内側から生じる熱によって生じる。また、こうした高温 は、例えば暑い気候下でコンピュータを使用したり、あるいはコンピュータが直 接または間接的に熱せられる環境下でコンピュータを保管したりする等の環境要 因によっても生じる。温度上昇がどのような原因によるものであろうとも、現在 のコンピュータメモリ装置、特に「ハード」またはアーカイバルメモリは相対的 に高温下であっても熱的に安定でなければならない。この熱的安定性がなければ 、データの消失が起こるであろうし、既に述べた信頼性の喪失につながる。

現在のメモリ装置はかなり熱的に安定なものではあるが、その現在のメモリ装置 と競争するためにＥＥＰＲＯＭに替えるには、少なくとも現在のメモリ装置のも のに匹敵する熱安定性が要求される。

さらにＥＥＰＲＯＭ般用的メモリがほかにも必要とすることは、書き込みと消去 とのサイクル寿命が長いということである。　ＥＥＰＲＯＭに関して、すべての アーカイバルメモリの場合と同様に、サイクル寿命は消費者の信頼と容認を得る 上で重要な役割を担う。もし、メモリ装置のサイクル寿命があまりにも短い場合 、消費者は貴重なデータを消失する恐れからこの装置の使用を望まないであろう 。もしＥＥＰＲＯＭがコンピュータメインメモリまたはディスプレイメモリにと って替わるものとして、すなわちＤＲＡＭまたはＳＲＡＭにとって替わるものと しである場合、サイクル寿命が長いことが決定的に必要となる。メインおよびデ ィスプレイメモリはコンピュータのデータ記憶の書き込みおよび消去をもっとも 頻繁に行う領域である。コンピュータプログラムがロードされるたびに、コンピ ュータのメインメモリ部分は消去および書換えを行う。コンピュータプログラム の実行中、コンピュータのメインメモリ部分はたえずその消去および書換えを繰 り返す。コンピュータのモニターディスプレイが変わるたびに、ディスプレイメ モリ部分で消去および書換えが繰り返される。

モリと替えられるＥＥＰＲＯＭが相対的に長い書き込み／消去の繰り返し寿命を 持たない場合、これらのメモリを頻繁に取り替える必要がある。このことは、消 費者に余計な出費を強いることとなって消費者の信頼を失う。

発明の要約 スイッチング電流要求が低減し、かつ保存されたデータの熱安定性がより高くく なった、基本的に新たな固体の、直接重ね書き可能で、電子的で、不揮発性で、 高密度で、低コストで、製造容易な単一セルメモリ素子を以下に開示する。この ようなメモリ素子では、エネルギ準位が著しく減少したところで数桁高いスイッ チング速度を示すカルコゲナイドメモリ材料の独得の種類が用いられる。本発明 のメモリ素子およびアレイが作られるこの新規なメモリ材料は、とりわけ、パル ス電圧、電流および持続時間が変化する電気的入力信号によって選択的かつ反復 的に確立された局所原子的および／または局所電子的秩序からなる安定でかつ真 に不揮発性の検出可能な形状を特徴とする。

したがって、本発明のメモリデバイスは、少な（とも２種類の安定した設定が可 能となるように、単一の結晶質状態で異なる局所秩序の原子的および／または電 子的配置の間をスイッチ可能とする。ここに開示されたメモリ素子によって可能 となるスイッチング速度およびスイッチングエネルギの改善の度合いは、ただ自 然に増大するものではなく、むしろ以前可能であると思われたものよりも根本的 な改善がなされる。

ここに記載したメモリ材料に関する理論が現在検討されているが、観察された特 別な電気的スイッチングの挙動をすべて説明する理論はまだ提起されていない。

特に、本発明の半導体材料はピコジュールのエネルギを入力するこによりナノ秒 の時間において数多（の電気的に検出可能な状態間でスイッチされる。本発明の メモリ材料は、真に不揮発性で、半永久的に（書き込みおよび書換えの）サイク ルを繰り返すことが可能であり、一方で周期的な再生信号（ｒｅｆｌｅｓｈ　ｓ ｉｇｎａｌ）なしにメモリセルによって保存された情報の保全性を維持する。本 発明のメモリ材料は、与えられた一組のメモリ素子に保存された情報を変えるた めに他のメモリ素子に保存された情報を消去（強誘電性および他のフラッシュ記 憶装置によって要求されるように）する必要がないように直接重ね書きすること が可能である。

本発明の第１の実施例では、電気的にスイッチ可能で、直接重ね書き可能なマル チビットの単一セルメモリ素子が記載されており、該素子は単一セルメモリを限 定するボリュームのメモリ材料を含む。このメモリ材料は、電気抵抗値のダイナ ミックレンジが大きいことと、上記単一セルにマルチビット記憶能力が与えられ るように選択された電気的入力信号に応答して上記ダイナミックレンジ内の複数 の抵抗値の一つに設定される能力とを特徴とする。離間して配置された一対の接 点は、ダイナミックレンジ内において選択された抵抗値に上記メモリ材料を設定 するために上記電気的入力信号を供給するために設けられたものである。また、 上記材料の事前の抵抗値にかかわらず、上記選択された電気的信号によって、上 記ダイナミックレンジのいかなる抵抗値にもメモリ材料の単一セルを設定するこ とが可能である。

本発明の第２の実施例では、直接重ね書き可能で、マルチ準位、単一セルメモリ 素子からなる電気的に動作するメモリアレイが記載されている。このアレイは、 基板と、該基板上の複数の行と列との間に離間して複数の電気的に活性化された 、直接重ね書き可能で、マルチ準位の、単一セルメモリ素子とを含む。メモリ素 子の各々は、残余の素子から素子を電気的に分離するためにそれに結合したアイ ソレーションデバイスを有する。単一セルメモリ素子の各々は、メモリ材料のポ リニームによって限定される。メモリ材料は、エネルギ変調可能なフェルミ準位 の位置を有するもので、この位置は実質的に光学的バンドエツジな維持する一方 で電気抵抗の幅広い範囲にわたって変化することを特徴とする。材料は、セルに マルチ準位記憶能を付与するために、選択された電気的入力信号に応答するダイ ナミックレンジ内の複数の抵抗値のうちの一つに設定され得ることを特徴とする 。メモリ素子の各々は、離間して配置された一対の接点をさらに有するもので、 該接点によって電気的入力信号が与えられて上記メモリ材料がダイナミックレン ジ内にある選択された抵抗値に設定される。接点は、メモリ素子からの読み取り およびメモリ素子への書き込みを行うための端子として働き、そして上記材料は 設定された信号の終了後上記値に設定されたままであることが可能である。アド レス線は、メモリ材料のボリュームと電気的接点を作るようにして設けられ、そ れによって各個別のメモリ素子の抵抗値を選択的かつ個別的に設定したり、読み 取ったりするための手段が与えられる。

本発明の第３の実施例では、Ｓｅ、Ｔｅ、Ｇｅ、Ｓｂ、ＢＬ、Ｐｂ。

Ｓｎ、　Ａｓ、　Ｓ、　Ｓｔ、　Ｐ、　Ｏおよびこれらの混合物または合金から なる群から選択さる微細品質半導体材料のフェルミ準位の位置を、それらのバン ドエツジに比例して複数の準安定的かつ検出可能な位置のいずれか一つのなかに 変える方法を開示している。材料は、フェルミ準位の位置に相当する実質的に異 なる伝導度の大きなダイナミックレンジとレンジ全体にわたって実質的に一定の 光学的バンドギャップとによって特徴づけられる。この方法は、カルゴゲナイド 合金材料からなるホモジニアスな物体を形成する工程と、ダイナミックレンジ内 に与えられた導電度の値を得るように、選択された位置へフェルミ準位の位置を 変える電気信号を印加する工程と、変えられた選択位置に実質的にあるフェルミ 準位の位置を維持する一方で材料へのエネルギの適用を終了させる工程とを含む 。

本発明の第４の好適な実施例では、微細結晶質半導体材料からなる多元素構成物 の導電率を変調する方法が開示されており、その構成元素は相互に結合してクリ スタリットを限定する格子構造を形成する。上記変調は、組成物を構成する少な （とも一つ元素の原子の存在または不在が一因となる自由電荷濃度を変化させる ことによって達成される。この方法は、組成物内の構成元素の各々の原子を取り 込んだ格子構造によって限定されるクリスタリットのボリュームフラクションが 含まれる微結晶質半導体材料組成物を形成する工程と、材料へ電気信号を印加し て上記組成物を構成する元素の一つが一因となる電荷キャリアを格子構造へ付加 または格子構造から差し引き、それによって上記少な（とも一つの構成元素が一 因となる自由電荷濃度に依存した値へ材料の導電度を変える工程と、（ａ）エネ ルギの印加によって決定された自由電荷の濃度および（ｂ）上記材料へ信号を印 加することを終了させた後の材料の電導塵の新たな値を維持する工程とを含む。

本発明の第５の実施例では、単一セルメモリを形成するメモリ材料のボリューム を含み、電気的に操作でき、直接重ね書きでき、マルチレベルの単一セルのメモ リ素子が、説明されている。メモリ素子は、間隔をあけて配置された１対の接点 （ｃｏｎｔａｃｔｓ）を有し、接点はメモリ材料の間に配置されている。接点は 、記憶された情報を読みとりおよび前記メモリ素子に情報を書き込むための端子 を提供する。メモリ素子はまた、前記メモリ材料のボリュームを選択された抵抗 値にセットするために前記電気的入力信号を供給する手段を含む。メモリ材料の ボリュームは、Ｔｅ、　Ｇｅ、　Ｓｂ、　Ｂｉ、　Ｐｂ、　Ｓｎ。

Ａｓ、　Ｓ、　Ｓｔ、　Ｐ、　Ｏおよびこれらの混合物あるいは合金からなる群 から選択される複数の構成元素から構成され、各構成元素はメモリ材料の全体ボ リュームの全体に亘って存在する。メモリ材料のボリュームは、当該メモリ材料 のボリュームの位置的な組成を変化させる手段を含んでおり、これにより選択さ れた抵抗値からの抵抗値のドリフトを実質的に低減する。このメモリ材料は、電 気抵抗値の大きなダイナミックレンジにより特徴付けられる。また、予めメモリ 材料がセットされていた抵抗値に関係な（、選択された電気的入力信号に応答し て前記ダイナミックレンジ内の複数の抵抗値の内の１つにセットされ得る能力に よって特徴付けられ、これにより前記単一セルがマルチレベルの記憶能力を提供 する。メモリ材料は、人力信号がな（なった後も、ドリフトなく前記選択された 抵抗値にセットされたままになっている。前記メモリ材料のボリュームの位置的 な組成を変化させる上述した手段は、メモリ材料のボリュームを、組成的に傾斜 させるか、層状にするか、および傾斜／層状の組み合わせで形成することによっ て達成され、同様にドリフトによる抵抗値を低減するように、メモリ材料のボリ ュームを他の方法で組成的に変性することによっても達成される。勿論、これは 、バンドギャップを変化させる、格子歪を変化させる、または孤立電子対を含む 電子の原子的もしくは電子的動作を変化させる他の方法による手段を適応させる ことによっても達成できる。

本発明の第６の実施例では、メモリ材料のボリュームを含む、直接重ね書きでき る単一セルのメモリ素子が、説明されている。メモリ素子は、間隔をあけて配置 された１対の接点を有し、接点はメモリ材料の間に配置されている。接点は、メ モリ材料のボリュームに隣接して配置された薄膜シリコン層を含み、これにより 記憶された情報を読みとりおよび前記メモリ素子に情報を書き込むための端子を 提供する。メモリ素子はまた、前記メモリ材料のボリュームを選択された抵抗値 にセットするために前記電気的入力信号を供給する手段を含む。メモリ材料のボ リュームは、Ｓｅ、Ｔｅおよびこれらの混合物あるいは合金のカルコゲンを含む 複数の構成元素から構成される。そしてこれは、少なくとも２つの検出可能な電 気的抵抗値を有すること、および予めメモリ材料がセットされていた抵抗値に関 係なく、選択された電気的入力信号に応答して検出可能な抵抗値の内の１つにセ ットされ得る能力によって特徴付けられる。メモリ材料は、入力信号がなくなっ た後も、ドリフトな（前記選択された抵抗値にセットされたままになっている。

本発明の他の実施例および特長は、他の利益および目的と同様に前に述べられて おり、以下に述べる本発明の詳細な説明から、特に添付された図面と組み合わせ たときに、明らかになるであろう。

図面の簡単な説明 第１図は、本発明の第１の好適な実施例であり、電気的に消去可能で直接重ね書 き可能なマルチレベルメモリ構成を描（集積回路の一部を示す断片的な断面図で あり； 第２図は、本発明の第２の好適な実施例であり、電気的に消去可能で直接重ね書 き可能なマルチレベルメモリ構成を描く集積回路の一部を示す断片的な断面図で あり； 第３図は、第１図および第２図の集積回路の構成の一部を示す概略上面図であり ； 第４図は、第１図および第２図の集積回路の構成のメモリ素子と組み合わせた分 離素子のＸ−Ｙマトリックスアレイの一部を示す概略回路ダイアグラムであり　 ； 第５図は、アドレス／ドライバ／デコーダが機能的に添付された一体化回路チツ ブと電気的な接続状態に置かれた、第１図および第２図に描かれた本発明の一体 型メモリマトリックスを有する単結晶半導体基板を示す概略図であり； 第６図は、本発明の単一メモリセル素子のマルチレベルの記憶能力を示し、素子 抵抗が縦座標にプロットされ、かつ、信号パルス電圧が横座標上にプロットされ たグラフであり； 第７図は、本発明の新規な半導体材料についてのデータを示す表であって、この データは、該材料の非晶質の場合と異なる結晶相の場合における電気的かつ光学 的特性を比較して採集されたものであり；第８図は、本発明のメモリ素子が製造 される元となるＧｅ：Ｓｂ：Ｔｅの三元成分相のダイアグラムであって、これら の元素からなる種々の混合物が急速固化時に偏析（ｓｅｇｒｅｇａｔｅ）するマ ルチ相を示すものであり；第９図は、本発明の改良されたメモリ素子について採 集されたサイクルライフデータを示すグラフであって、特にサイクル履歴に関す る安定化可能な固定抵抗を示し、電気抵抗が縦座標にプロットされ、固定パルス 電圧が横座標にプロットされたものであり；第１０図は、当該系の異方性の構造 を示すようにＧｅ−Ｔｅ二元成分の原子構造と同様に第７図の三つのＧｅ−３ｂ −Ｔｅ元合金の原子構造の層を示す模式図であり　； 第１１ａ図、第１１ｂ図および第１１ｃ図は、それぞれ、三次元グラフであって 、固定パルス電流（ｍＡ）およびパルス立上り時間、パルス立ち下がり時間また はパルス幅（いずれもナノ秒）の一つの関数としてデバイス抵抗（キロオームオ ーダーの）を示すものであり；第１２ａ図および第１２ｂ図は、ぞれぞれ、メモ リ素子の固定抵抗値のドリフトを減少させるために組成的に変成をした場合およ びしなかった場合のグラフであって、電気抵抗が縦座標にプロットされ、（メモ リ素子を固定してからの）経過時間が横座標にプロットされたものであり； 第１３図は、本発明の構造的変成なしに（ＴｅｇｇＧｅ２２Ｓｂｉ２）ｅｏＮｉ ｓｓｅｓという公称の化学組成を有するメモリ材料のボリュームを含むメモリ素 子で採集されたデータを示すグラフであって、特に縦座標にデバイス抵抗がプロ ットされているのに対し横座標には書込／消去のサイクル数がプロットされたも のであり　； 第１４図は、本発明の改良された構造を有しくＴｅ５ａＧｅｚｚＳｂｚ２）ｓｏ Ｎｉｓｓｅｓという公称の化学組成を有するメモリ材料のボリュームを含むメモ リ素子で採集されたデータを示すグラフであって、特に縦座標に素子抵抗がプロ ットされているのに対し横座標には書込／消去のサイクル数がプロットされたも のであり；および 第１５図は、（ＴｅｓａＧｅｔｔＳｂｉｔ）＊ａＮｉｓＳｅｓ　（即ち、変成さ れた材料）という公称の化学組成を有するメモリ材料のボリュームを含むメモリ 素子およびＴｅ５ａＧｅ２□５ｂｚｚ（即ち、榎準材料）という公称の化学組成 を有するメモリ材料のボリュームを含むメモリ素子で採集されたデータを示すグ ラフであって、特に待機時間が縦座標にプロットされているのに対し横座標には 素子温度（または温度の関数）がプロットされたものである。

発明の詳細な説明 広範囲な分類のカルコゲナイド原料から製造された消去可能な電気メモリは、非 晶質状態から結晶質状態ヘスイッチされる材料のような相変化を許容する材料中 のある元素種の移動（ｍｏｖｅｍｅｎｔ）により適応される構造変化を採用する 。例えば、テルルおよびゲルマニウムから形成される電気的に切替可能なカルコ ゲナイド合金、すなわち約８０％〜８５％のテルルと、約１５％のゲルマニウム と、それぞれ約１〜２％という微量な、硫黄および砒素のような特定の他の元素 とからなるようなものの場合、より秩序のあるあるいはより結晶性の状態は、典 型的には、メモリ材料のスイッチ可能な孔（ｐａｒｅｊ内に形成される高導電性 結晶のＴｅフィラメントが形成されることに特徴付けられる。このような従来技 術にかかる材料の典型的な組成は、例えば、Ｔｅ＋＋＋Ｇｅ＋５Ｓ２ＡＳｚある いはＴｅａ　＋Ｇｅ＋　ａｓ２ｓｂ＊であろう。Ｔｅはその結晶状態では高導電 性なので、非常に低抵抗状態が、より秩序のあるあるいは結晶性の状態のＴｅフ ィラメントにより達成され、この抵抗は、あまり秩序のないあるいは非晶質状態 の孔の抵抗より非常に甚だしく低かった。

しかしながら、結晶状態での導電性Ｔｅフィラメントの生成は、非晶質状態の原 子配置（ａｔｏｍｉｃｃｏｎｆｉｇｕｒａｔｉｏｎ）から結晶Ｔｅフィラメント 状態の新しい局部的に濃縮された原子配置へのＴｅ原子のマイグレーションが要 求された。同様に、カルコゲナイドのフィラメント状材料が非晶質状態に戻ると き、結晶性フィラメントとなって析出していたＴｅは、フィラメント中で局部的 に濃縮された形態から非晶質状態の原子配置へ材料内でスイッチされることが要 求される。この原子マイグジーシぢン、拡散あるいは非晶質状態および結晶質状 態間の再配列（ｒｅａｒｒａｎｇｅｍｅｎｔ）は、それぞれ、マイグレーション に一致する十分な長さの保持あるいは休止（ｄｗｅｌｌ）時間を要求し、それに よって比較的高い、必要なスイッチの時間およびエネルギをっ（った。

本発明者らは、ここに、カルコゲナイド半導体材料の新規な種類を基礎とする、 電気的に消去可能で直接重ね書きできる根本的に異なるタイプのメモリに対して 、必要なスイッチ時間および入力されるエネルギの両者の著しい減少を発見した 。さらに、本発明のカルコゲナイド原料は、根本的に新しい物理学を基礎とし、 その作用は完全には理解されていないが、与えられた結晶格子構造における安定 状態のひろいダイナミックレンジ内において、または異なる結晶状態間の何れか において、非常に低エネルギ入力で非常に高速なスイッチングを与える。よって 、この新規に発見された材料群は、改良された電気的メモリ素子に用いることが できる。これらの新規な材料は、その作用において、その中でバンドギャップが 調整されつる半導体材料の狭いバンドギャップ内に、非常に高く、不揮発性で調 整可能な（ｍｏｄｕｌａｔａｂｌｅ）濃度の自由電荷を生成する能力を基礎とし ている。これらの材料は、従来の非晶質および結晶材料とは、クリスタリット（ ｃｒｙｓｔａｌｌｉｔｅ）がより無秩序な状態と見ることができ、スイッチの導 電性に大きく影響する点で異なる。

特に、本発明のメモリ材料は、ピコジュールのエネルギ入力で、ナノ秒時間（最 低限のスイッチ速度および最低限必要なエネルギはまだ確かめられていないが、 この出願時点における実験データは、本発明の電気的メモリが１ナノ秒程度の短 いプログラミングパルスで変調（ｍｏｄｕｌａｔｅｄ）され得る（たとえ楽観視 でなくても）ことを示している）で、抵抗変化が電気的に検知できる状態間をス イッチし得る。このメモリ材料は不揮発性であり、周期的な再生（リフレッシュ ）信号を必要とすることな（、メモリセルによって記憶された情報の完全な状態 を（選択された誤差限界内で）保持するであろう。メモリ用途に具体的に挙げた 上述した他の多くの半導体材料および装置と比較すると、本発明の半導体材料お よび装置は直接重ね書き可能であるので、そこに記憶された情報を変えるために 個別のメモリ素子が消去される（特定の始点にセットされる）必要はない。いか なる異なる抵抗値へもの、著しく速（かつ低エネルギのスイッチは、このスイッ チがスイッチ材料の全体的な原子の再配列の必要がなく生じるという事実のおか げである。我々の現時点での理解では、メモリ材料は微細結晶質相にあることを 示唆することができ、実験的な証拠はまた、微細結晶質半導体材料のクリスタリ ットサイズと低エネルギ信号の適用により迅速に他の安定状態をとるというその 材料の能力との間に多少の一致があることを証明する。

半導体材料の具体的な実施例、とりわけメモリへの使い方に適合させたものが下 記に述べられているが、本発明のメモリ素子は、バンドエツジに関連したフェル ミ準位位置のシフトにより自由電荷濃度が調整可能であるという要求を満たす半 導体材料のいがなるボディからも組み立てられ得る。特に、新規に発見された一 群の半導体材料を電気的メモリに適用した結果、高速で、低エネルギで、直接重 ね書き操作ができる。

メモリ材料は複数の構成元素から形成されており、構成元素のそれぞれはメモリ 材料の全体ボリューム（ｅｎｔｉｒｅ　ｖｏｌｕｍｅ）の全体に亘って存在する 。複数の構成元素は、好ましくは、少な（とも１種のカルコゲン元素を含み、少 なくとも１種の遷移金属元素を含むであろう。「遷移金属」という言葉は、ここ では、元素番号２１〜３０．３９〜４８．５７および７２〜８ｏの元素を含むも のとして使用する。メモリ材料のボリュームを形成する複数の構成元素は、より 好ましくは、Ｔｅ、　Ｓｅ、　Ｇｅ、　Ｓｂ。

Ｂｉ、Ｐｂ、Ｓｎ、Ａｓ、Ｓ、Ｓｉ、Ｐ、０およびこれらの混合物あるいは合金 で構成される群から選ばれる元素を含む。より好ましくは、遷移元素はＣｒ、　 Ｆｅ、　Ｎｉおよびこれらの混合物あるいは合金を含み、カルコゲン元素はＴｅ およびＳｅを含む。最も好ましい遷移金属はＮｉである。このよ“うな多元素系 の具体的な実施例を、Ｎｉおよび／またはＳｅを含有するあるいは含有しないＴ ｅ：Ｇｅ：Ｓｂ系に関して、以下に示す。

当業者によ（知られているように、カルコゲナイド半導体材料は、他の半導体の ように、伝導帯と価電子帯とを分離している禁制エネルギ帯あるいはバンドギャ ップによって特徴付けられる（カルコゲナイド半導体材料のモビリティギャップ を説明している”Ｃｏｈｅｎ、　Ｆｒ１ｔｚｓｃｈｅ、　０ｖｓｈｉｎｓｋｙ　 ｍｏｄｅｌ″参照）、ｌフェルミ準位位置、すなわちその位置でのエネルギレベ ルの存在確率が５０％であるエネルギは、ある程度半導体材料の電気的伝導性を 決定し、さらにそれがバンドギャップ内の実質的に異なる位置に移動すると伝導 度の大きなダイナミックレンジが可能となる。しかしながら、以前に仮説として 取りあげられた理論は、フェルミ準位の位置を変化させるのに必要なエネルギ要 求が非常に低く、これによってメモリ素子が与えられた抵抗値にセットされるこ とを説明することができない。また、その理論は、以下に図示するような結果の タイプ、特に、一方向（高抵抗値からより低抵抗値へ）のみにおける操作を要求 する上述した初期の「開始状態（ｓｔａｒｔｉｎｇ　５ｔａｔｅ）Ｊへ戻ること なく、両方向（逆方向（ｖｉｓａ　ｖｅｒｓａ）は勿論、与えられた電気信号の 入力により低い方の抵抗から高い方の抵抗へも）において中間抵抗値を移動する ことができる顕著な能力についても説明することはできない。これが、我々が本 発明の半導体材料が真に直接重ね書き可能であるという理由である。これが達成 される方法の説明に関係な（、本発明は、単一メモリ素子ではいままで得られな かった価値の高い電気的スイッチ特性の結合（ｃｏｍｂｉｎａｔｉｏｎ）を提供 する。実験結果は、今まで調査されたカルコゲナイド組成物が正孔伝導を使用し 、そしてマルチレベルデータの記憶操作に用いると、入力信号によりフェルミ準 位位置を中央ギャップ（ｍｉｄｇａｐ）位置から価電子帯端まで、さらには価電 子帯内に深（入ったところまで移動することができることを証明していることが 注目されなければならない。事実のところ、ダイナミックレンジは価電子体内に 存在するであろう。

非結晶質（ｎｏｎｃｒｙｓｔａｌｌｉｎｅ）固体を結晶質に対応するもの（ｃｏ ｕｎｔｅｒｐａｒｔｓ）と区別する根本的な規則は、非結晶質相の構成元素が結 合オプションを持っていることである。これは、非結晶質固体の必須条件である 。この結果は、結晶対称が格子を規定し、同様にこの格子が化学結合の選択を制 限するという事実に基づく。非晶質固体が所有する性質の全て；その凝集エネル ギ、その結晶化に対する抵抗、その光学的バンドギャップ、そのモビリティギャ ップ、その電子状態の密度などは、３つの要素；そのショートレンジの結合関係 、変化された位相形状（ｖａｒｉｅｄ　ｔｏｐｏｌｏｇｉｃａｌｃｏｎｆｉｇｕ ｒａｔ、１ｏｎｓ）およびその総合的な相互作用環境（ｔｏｔａｌ　１ｎｔｅｒ ｒａｃｔｉｖｅ　ｅｎｖｉｒｏｎｍｅｎｔ）によって決まる。けれども、非晶質 材料は、種々の局部的な秩序（ｏｒｄｅｒ）および環境を提供する、多（の異な るタイプの元素からなる非平衡配置の非化学量論的合金であり得る。本発明の半 導体材料の大きなボリュームフラクションを形成するクリスタリットは、非常に 小さく、多（の範囲で５００オングストロームというオーダ（実施例の場合であ るが）である。これらのクリスタリットは、構造的に無秩序な材料からなり原子 単層が数層積層された厚さのスキン（ｓｋｉｎ）あるいは表面部（ｓｕｒｆａｃ ｅ　ｒｅｇｉｏｎ）によって包囲されている。したがって、非晶質モデルあるい はショートレンジの局部的秩序によって特徴付けられるモデルは少な（とも、表 面部における分子および原子の相互作用を予言することを試みるのに用いると最 も好ましいであろう。それによって結び付けられないように、そのような説明的 なモデルを次の段落に述べる。

メモリデバイスを構成するのに用いられる特定の半導体合金は、特に「孤立対」 電子（孤立電子対）が存在することに注目されるカルコゲナイド元素を含む。

したがって、利用できる化学結合配置にあるこれらの孤立電子対の効果について 議論する必要がある。

単純に言えば、孤立電子対は、原子の原子価殻内の電子対で典型的には結合に供 されていないものである。このような孤立電子対は構造的および化学的の両方で 重要である。これらは、他の孤立電子対は勿論、近隣の結合配置に供されている 電子対に対して強い反発力をはたらかせることにより、分子形状および結晶格子 に影響を与える。孤立原子対は第２の原子核によって結合部に縛って抑え付けて おくことができないので、これらは低エネルギ電子遷移（ｔｒａｎｓｉｔｉｏｎ ｓ）に影響を与え、寄与することができる。０ｖｓｈｉｎｓｋｙによって最初に 指摘されたときには孤立電子対は１および３の中央結合（ｃｅｎｔｅｒ　ｂｏｎ ｄｉｎｇ）を有することができ；にａｓｔｎｅｒ、　ＡｄｌｅｒおよびＦｒ１ｔ ｓｃｈｅによって証明されたときには、それらは原子価交換対（ｖａｌａｎｃｅ 　ａｌｔｅｒｎａｔｉｏｎ　ｐａｉｒｓ）を有している。

特に、ここで説明するテルル合金は、孤立対状態で作られている価電子帯を有し ている。Ｔｅには４ｐ殻電子が存在するが、Ｔｅ原子はこれらのｐ殻の結合電子 の内の２つが化学的に結合して他の外側の２つの電子（孤立電子対）は結合の目 的に使用されていない。それ故、Ｔｅの系の原子エネルギは実質的に変化しない 。これに関して、最も満たされた分子軌道は孤立電子対が含まれている軌道であ ることに注目してほしい。このことは重要である。というのは、テルルおよびゲ ルマニウム原子の完全な化学量論的結晶においては、それにより結晶が生成され る、格子内のい（らがの内部歪の適用により、価電子帯は広がり、そのとき存在 しているフェルミ準位の位置に向がって移動する。しかしながら、ＴｅＧｅ結晶 は自然に［自己補償（ｓｅｌｆ−ｃｏｍｐｅｎｓａｔｅｄ）Ｊ　、すなわち結晶 がＴｅリッチ組成（５２％Ｔｅおよび４８％Ｇｅ）を優先的にとることを望む。

化学量論的結晶は面心立方である；しかしながら、最小量のエネルギを加えると 、Ｇｅおよび／またはｓｂの空孔の数が増えることにより菱面体格子構造をとり 得る。ＴｅＧｅ合金の格子歪を減少することができる結晶格子構造中の空孔の形 成が材料のエネルギ状態の減少の原因であり、フェルミ準位を価電子帯に向かっ て移動させる。

菱面体格子構造に安定な中間抵抗値が存在することを証明するためだけではある けれども、系は、結晶粒サイズが非常に小さく、表面スキンが非常に重要な役割 を果たしているであろう微細結晶質である。したがって、説明を得る目的で局部 秩序の非晶質モデルをショートレンジ局部秩序モデルの上に本質的に重ねるので なく、原子挙動の真相を完全に予言するのでなければ、上記系は受け入れられる ものである。材料の非晶質性を考える場合、バンドテール（ｂａｎｄ　ｔａｉｌ ）における欠陥状態の密度はバンドエツジ近傍が最も大きく、一方、捕獲された 電荷キャリアのための再結合中心の深さがバンドエツジからさらに遠くに離れて 深くなることに注目して欲しい。これらの深いトラップおよびテール状態の存在 は、フェルミ準位位置とバンドエツジとの間の中間の安定な抵抗値を説明する可 能性を提供するであろう。理論に関係な（、本発明の半導体材料は、金属様（ｍ ｅｔａｌｌｉｃ−１ｉｋｅ）伝導を示す縮退した半導体である。

半導体およびメモリ材料のバルク内に存在するクリスタリットのサイズは比較的 小さく、好ましくは約２０００人より小さく、より好ましくは約５０人〜約５０ ０人の間にあり、最も好ましくは約２００人〜約４００人程度である。さらに、 これらのクリスタリットは、非晶質スキンによって包囲されていると信じられて いる。非晶質スキンは、材料が確実にかつ繰り返し可能にセットできる、検出可 能な抵抗値間の遷移（ｔｒａｎｓｉｔｉｏｎｓ）のためのエネルギ要求を低下す ることのみならず、異なる抵抗（伝導度）として検出できる多くのフェルミ準位 位置の迅速な形成にも貢献するであろう。

本発明の他の態様によると、本発明の微細結晶質材料で構成される２または３端 子の半導体装置のスイッチ特性の調整は、繰り返し可能かつ検出可能な抵抗値が 影響されるように制御されるであろうということが発見された。本発明の材料が 、低エネルギの入力信号で所望の伝導度（フェルミ準位位置で決定される）に迅 速にセットされるためには、上記材料が少なくとも２つの異なるフェルミ準位位 置（フェルミ準位位置は、電気的伝導度が異なることを除けば実質的に一定のバ ンドギャップで特徴付けられる）を伴って安定に（長（存続する準安定に）存在 できることが必要であることが発見された。

上述したように、比較的小さいクリスタリットサイズは、検出可能な抵抗値間を 迅速に遷移するすることに貢献するであろうことも信じられている。ここで、微 細構造は原子レベルに容易に調整され得るので、微細結晶質格子構造は、これら の抵抗値間をより迅速に切り替わることが前提となっている。例えば、迅速なス イッチの原因となる孤立電子対がＧｅまたはｓｂ原子と結合するとき、増加した 電気的伝導度を提供するための電気パルスによって孤立電子対が破壊されてはな らない。

本発明の半導体材料の半導体材料の１つの特性は、単位体積当たりより多くのか つより小さいクリスタリットが生成される傾向があることである。クリスタリッ トサイズは、本発明を具体化する代表的材料の最も広い選択的な範囲は約２００ ０人よりかなり小さく、一般的には従来の材料の特性である約２０００〜５００ ０人の範囲より小さいということが発見された。クリスタリットのサイズは、こ こではクリスタリットの直径、またはクリスタリットが球形な形状でない場合の 直径に相当する［特性次元（ｃｈａｒａｃｔｅｒｉｓｔｉｃ　ｄｉｍｅｎｓｉｏ ｎ）Ｊの直径として定義されている。

本発明の基準に一致するＴｅＧｅＳｂ材料の種類の高抵抗状態の組成物は、一般 的に、従来の電気的に消去可能なメモリ材料に存在する量と比較してＴｅの濃度 が実質的に減少していることによって特徴付けられることが決定された。実質的 に改善された電気的スイッチ実行特性を示すある組成物では、堆積されたままの 材料中のＴｅの平均濃度は、７０％より十分小さく、典型的には約６０％より小 さく、一般的には小さくは約２３％から約５８％まであり、最も好ましくは約４ ８％から５８％までであった。Ｇｅ（７）ｉ１１度は、約５％より大きく、材料 の平均では約８％から約４０の範囲にあり、一般的には５０％より小さい値にと どまっていた。この組成物中の主な構成成分の残りは、ｓｂである。与えられた パーセンテージは、原子パーセンテージであり、構成成分の原子がトータルで１ ００％となる。したがって、この組成物は、ＴｅａＧｅｂＳｂ＋。。−，０，で 示されるであろう。これらの３元Ｔｅ−Ｇｅ−Ｓｂ合金は、特に優れた電気的伝 導性を有する付加的はメモリ材料の開発の出発材料として有益である。

Ｔｅ：Ｇｅ：Ｓｂ系の３元ダイヤグラムを第８図に示す。

Ｔｅ、　Ｇｅおよびｓｂの種々の混合物から溶融物が調製され、この溶融物は迅 速な凝固により多相中に偏析された。これらの迅速に凝固された溶融物の分析は 、ｌＯの異なる相（迅速に凝固された溶融物のうちのどれにも全てが存在しない ）の存在を示した。これらの相は、元素のＧｅ、Ｔｅおよびｓｂ、２元化合物の ＧｅＴｅおよび５ｂｚＴｅ３、ならびに５つの異なる３元相である。全ての３元 相の元素組成は、疑似２元のＧｅＴｅ−３ｂｚＴｅｓ系列上にあり、第８図に示 す３元ダイヤグラムの参照文字Ａ、Ｂ、Ｃ，ＤおよびＥで示される。これらの５ つの３元相中の元素の原子比は、第１表に示される。第８図のさらに詳細な説明 は、以下に示される。

第１表 ＴｅＧｅＳｂ系の観察された３元結晶 指示　Ｇｅの％　ｓｂの％　Ｔｅの％ Ａ　４０　１０　５０ ８　２６　１８　５Ｇ 本発明の新規なメモリ素子は、メモリ材料のボリュームを含み、このメモリ材料 は好ましくは少な（とも１つのカルコゲンを含み、かつ１つ以上の遷移金属を含 み得る。遷移金属を含むメモリ材料は３元Ｔｅ−Ｇｅ−３ｂ系の我々のメモリ材 料の元素的に変性した（ｅｌｅｍｅｎｔａｌｌｙ　ｍｏｄｉｆｉｅｄ）形態であ る。すなわち、元素的に変更したメモリ材料は、Ｔｅ−Ｇｅ−Ｓｂメモリ合金の 変性された形態である。この元素的変性は、基本的なＴｅ−Ｇｅ−３ｂ　３元系 の中に遷移金属を、Ｓｅなとの付加的なカルコゲン元素を伴ってまたは伴わない で、混合することによって達成される。一般的に、元素的に変性されたメモリ材 料は、２つのカテゴリに分類される。

第１はＴｅ、　Ｇｅ、　Ｓｂおよび遷移金属を含み、これらの比は、（ＴｅａＧ ｅｂＳｂ＋ｏｏ−ｆｍ＋ｂｌ　）ｃＴＭ＋ｏａ−０である。ここで、添え字は構 成元素の原子％を示し、トータルで１００となる。ＴＭは１以上の遷移金属であ り、ａおよびｂは基本的な３元Ｔｅ−Ｇｅ−５ｂ系について上述したものであり 、Ｃは約９０から約９９．５％の間にある。遷移金属は好ましくはＣｒ、　Ｆｅ 、　Ｎｉおよびこれらの混合物もしくは合金を含み得る。この系に包含されるメ モリ材料の具体例は、（Ｔｅ６ｓＧｅｚｚＳｂｚ２）ｅ５ＮＬｓ、　（Ｔｅ５ｅ Ｇｅｚ□５ｂｚｚ）９ｏＮｉ＋ｏ。

（Ｔｅ５ａＧｅ２ｚＳｂ２２）ｏｓｃｒｓ、　（Ｔｅ５６Ｇｅ２ｚＳｂｚｉ）ｅ ｏｃｒ＋ｏ＋（Ｔｅ５ｓＧｅｚｚＳｂｚ２）、５Ｆｅ５．　（Ｔｅ５ｅＧｅｚ□ ｂｚｚ）＊ｏＦｅ＋ｏ。

（Ｔｅ５ｓＧｅ、ｚＳｂ２□）９ｏＮｉ５ｃ：ｒｓ＋　（ＴｅｓｓＧｅｚｚＳｂ ｚｔ）ｅｏＮｉ、Ｆｅｓ。

（Ｔｅ５ｓＧｅ２２Ｓｂ２２）９ｏｃｒ５Ｆｅｓなどを含むであろう。

第２はＴｅ、　Ｇｅ、　Ｓｂ、　Ｓｅおよび遷移金属を含み、これらの比は、（ ＴｅａＧｅｂＳｂ＋ｏｏ−＋ａ＋ｂｌ　）ｅＴＭａＳｅ＋ｏｏ−＋ｃ＋ａ＋であ る。ここで、添え字は構成元素の原子％を示し、トータルで１００％となる。Ｔ Ｍは１以上の遷移金属であり、ａおよびｂは基本的な３元Ｔｅ−Ｇｅ−３ｂ系に ついて上述したものであり、Ｃは約８０から約９９％の間にあり、ｄは約０．５ から１０％の間にある。遷移金属は好ましくはＣｒ、　Ｆｅ、　Ｎｉおよびこれ らの混合物もしくは合金を含み得る。この系に包含されるメモリ材料の具体例は 、（Ｔｅｓ　６Ｇｅ２２ｓｂ＋＋　２）９ＯＮ！　＋、Ｓｅｓ、　（Ｔｅ５６Ｇ ｅ２２ｓｂ２２）　ｅｏＮｉ　＋　ｏｓｅ　ｌ　Ｏ＋（Ｔｅｓ　ｅＧｅ２ｚｓｂ ２２）　ｏｏｃｒ　５ｓｅ５．　（ＴｅｓｇＧｅｚ　ｚｓｂ２ｚ）　ａｏｃｒ　 ＋　ｏＳｅ　ｌ　ｏ＋（Ｔｅｓ　５Ｇｅ２２ｓｂ２□）ｉｏＦｅｓｓｅｓ、　（ Ｔｅ５ａＧｅｚ　□５ｂｚｔ）　ａ　ｏＦｅ　ｌ　ｏｓｅ　ｌ　Ｏ＋（Ｔｅ、６ Ｇｅ２□５ｂ２２１ｓｓＮｉｓＣｒｓＳｅｓ。

（Ｔｅ５６Ｇｅ２ｚＳｔ）ｚ。）ａｏＮｉｓＦｅ、ｓｅ＋ｏ＋（ＴｅｓｓＧｅｚ ｚＳｂｚｚ）ａｓｃｒｓＦｅｓｓｅｓなどを含むであろう。

本願発明のメモリ素子は、セットされた抵抗値を実質的に不揮発性に保持する。

しがしながら、もしこのメモリ素子の抵抗値が何らかの環境によって元のセット された値からドリフトされた場合、このドリフトを除去するために、以下に述べ る［組成変性（ｃｏｍｐｏｓｉｔｉｏｎａｌ　ｍｏｄｉｆｉｃａｔｉｏｎ）Ｊが 用いられるであろう。ここで用いる「不揮発性」という言葉は、記録保管寿命期 間（ａｒｃｈＬｖａｌ　ｔｉｍｅ　ｐｅｒｉｏｄｓ）の間セットされた抵抗値が 実質的に一定のままである状態をいう。勿論、ソフトウェア（以下に述べるフィ ードバック系を含む）は、選択された誤差限界を越える「ドリフト」が絶対に生 じないことを保証するために用いることができる。メモリ素子の抵抗値のドリフ トが、もし妨げないままにしていれば、情報のグレースケール記憶を邪魔するの で、ドリフトは最低限にするのが望ましい。

［組成変性Ｊは、ここでは、材料固有の抵抗を増加するためにバンドギャップを 広げる元素の添加を含み、実質的に安定な抵抗値をもたらすために、メモリ材料 のボリュームを組成的に変性するいがなる手段をも含む。組成変性の１つの例は 、厚みに関して同質でない様に傾斜させた組成を含ませることである。例えば、 メモリ材料のボリュームは、第１のＴｅ−Ｇｅ−Ｓｂ合金から第２の組成が異な るＴｅ−Ｇｅ−Ｓｂ合金まで傾斜するであろう。組成傾斜は、セットされた抵抗 値のドリフトを減少するあらゆる形態に採用されるであろう。例えば、組成傾斜 は、第１および第２の合金が同一の合金系であることに限定される必要はない。

また、傾斜は、２つ以上の合金で達成され得る。傾斜は、一様で連続的でも、ま たは一様でなく非連続的でもよい。

抵抗値ドリフトを低減する結果となる傾斜組成の具体例は、表面のＧｅｚＳｂ２ ｅＴｅｓｔから反対側表面のＧｅ２□Ｓｂ２□Ｔｅ５ｓへの一様で連続的な傾斜 を含む。

抵抗ドリフトを低減するために取りつる組成変性の他の態様は、メモリ材料のボ リュームを層状にすることによる。すなわち、メモリ材料のボリュームが、複数 の、分離した、比較的薄い異なる組成の層で形成されるであろう。例えば、メモ リ材料のボリュームは、１つ以上の対の層を含み、そのそれぞれが異なるＴｅ− Ｇｅ−３ｂ合金で形成されているであろう。また、傾斜組成の場合と同様に、抵 抗値ドリフトを実質的に低減する結果となる層の組み合わせであればいかなるも のも採用し得る。層は、同じ程度の厚さでもよいし、異なる厚さでもよいであろ う。層の数はいくつでもよく、同一の合金の複数の層も、隣接しであるいは互い に離れてメモリ材料のボリューム中に存在してもよい。また、いかなる数の異な る合金組成物も用いられるであろう。組成層状化の具体例は、Ｇｅ＋４Ｓｂ２ｗ Ｔｅｓ７およびＧｅ２２Ｓｂ２２Ｔｅｓｅの交互の対の層を含むメモリ材料のボ リュームである。

抵抗変化を減少させる組成的不均一性のさらに他の形態は組成的な傾斜と組成的 な層化との組み合せによって得られる。特に、前述した組成的な傾斜は記憶材料 の安定なボリュームを形成するために上述した組成的な層化のいずれとも組み合 せ得る。例えばこの組み合せを採用したメモリ材料のボリュームは：　（１）　 Ｇｅ２ａＳｂｚｚＴｅｓｓの個別の層とそれに続＜　Ｇｅ＋４Ｓｂｚ＊Ｔｅ５ｔ およびＧｅｔｚＳｔｌａ２Ｔｅｓｓの傾斜した組成を含むメモリ材料のボリュー ムおよび（２）　ＧｅｘＳｂ２ｅＴｅｓｔの個別の層とＧｅ　ｌ　４Ｓｂｚ　ｏ Ｔｅｓ　ｔおよびＧｅ２２ｂ２２Ｔｅｓｅの傾斜した組成を含むメモリ材料のボ リューム、である。

さて第１図を参照すると、ｐ−型にドープされ図示された他の要素の堆積のため のｐ−基板である単結晶シリコン半導体ウェハ１０上に形成された本発明の電気 的に消去可能なメモリー構造の一部の断面図が示されている。ｐ−基板１０にｎ ０チヤネルが形成されており、それはこの分野で公知の方法で拡散ドープされ得 る。これらｎ“チャネル１２は紙面に垂直な方向にチップを横切って延在し電極 の−組み、この場合には個個のメモリ素子をアドレスするためのｘ−ｙ電極格子 のｙの組み、を形成している。

このｎ゛格子構造の上に厚さ約５．０００人のｎ−ドープ結晶エピタキシャル層 １４が形成されている。既知のマスキングおよびドーピング技術を用いてｐ−ド ープアイソレーションチャネル１６がｎ−エピタキシャル層１４に形成されてい る。これらｐ−ドープアイソレーションチャネル１６は第１図に示すようにｐ− 基板１０までずっと下方に延び、そしてまたｎ−エピタキシャル層１４を完全に 囲んで延びてｎ−エピタキシャル層１４の島１８をアイソレートしかつ規定して いる。島１８は第２図の上面図により明瞭に示されておりそこではｐ−アイツレ ジョンチャネルはｎ−エピタキシャル材料の島１８を規定しかつアイソレートす るアイソレーション格子を形成するように示されている。ｐ−ドープアイソレー ションチャネルのかわりに、５ｉＯｚアイソレーシヨン溝を島１８のアイソレー ションのために用いることもできる。かかるＳｉＯ□ｉＯ□レーション溝の形成 技術は当業者によ（しられている。ついで熱的に成長したＳｉＯ□の１１２０が 上述した構造の上に形成されそしてエッチされて島１８上に開口２２を形成する 。次いで第１図に示すように開口２２によって規定される範囲内にｐ゛材料拡散 領域２４が形成される。ｐ−領域とｎエピタキシャル層からなる半導体接合はＳ ｉＯ□層２０層間０２２を通して露出されたｎエピタキシャル層のそれぞれと直 列なｐ−ｎジャンクションダイオード２６を規定する。

次にメモリ素子３０がダイオード２６と個別に直列にオーミックコンタクトする ようにｐ゛領域２４上に堆積される。メモリ素子３０は高耐蝕性金属（例えばモ リブデンなど）の底部の電気的接触層３２を含んでいる。以前に、オポニックＥ Ｅｌ’ＲＯＭにおいて、非晶質カーボンの単一層が拡散障壁層３４および３８と して用いられた；しかしながら、本発明の構造的に変成されたメモリ素子におい てはこれらの非晶質カーボンは変形され或は除かれる。変形された構造は非晶質 カーボンの単一層に代る単一の非晶質シリコン層かまたは非晶質カーボン層とメ モリ材料３６の層との間に配置された薄いシリコン層を含んでいる。耐蝕材料４ ０の薄い上部電気接触層はモリブデンで作られ導電性の拡散障壁層３８は非晶質 カーボン、非晶質シリコンまたは非晶質カーボン／非晶質シリコンの２重構造で ある。接触層３２．３４．３８および４０はメモリ材料３６の層と優れた電気的 接触を形成しまた層３４および３８はモリブデン金属および／またはカルコゲナ イド記憶材料３６のボリュームと接触する選択的な外部接触格子材料の拡散を妨 げる拡散障壁を形成する。層３４および３８の非晶質シリコンは、非晶質カーボ ンと組み合せて用いられるときは比較的薄く、典型的には５０から６００人、特 に１００から４００人の範囲である。層３４および３８として単独に用いられる ときには、非晶質シリコン層はその電気抵抗に依存して約４００と２０００人の 間である。モリブデン層は比較的厚く、約１０００から２０００人の範囲内であ る。

メモリ材料３６は多元半導体材料、例えばここで開示されるカルコゲナイド材料 で作られている。層３６は例えばスパッタリング、蒸着またはＲＦグロー放電な どのプラズマ技術によって増強されてもよい化学気相堆積（ＣＶＤ）によって堆 積され得る。本発明のカルコゲナイドメモリ材料は最も好ましくはＲＦスバ・ツ タリングおよび蒸着で作られる。カルコゲナイド層３６のＲＦスノ＼・ツタリン グおよび蒸着の典型的なパラメータは第２表および第３表にそれぞれ示されてい る。

パラメータ　典型的な範囲 基礎圧力　８　Ｘ　１０−’　−Ｉ　Ｘ　１０−’Ｔｏｒｒスパッタリングガス 　４　−　８ｍＴｏｒｒ（Ａｒｌ圧力 スバクタリンクバワー　４０−６０ｗａｔｔｓ周波数　１３−１４ＭＨｚ 堆積速度　０．５−１人／ｓｅｃ 堆積時間　２０−２５ｍ１ｎ ＩＩ莫厚　７５０　−１２５０人 基板温度　室温−３００℃ 第３表 蒸着堆積パラメータ パラメータ　典型的な範囲 基礎圧力　Ｉ　Ｘ　１０−’　−５Ｘ　１０−’Ｔｏｒｒ蒸着温度　室温−３０ ０℃ 堆積速度　０．５−３．５人／ｓｅｅ 堆積時間　３−２０ｍ１ｎ 膜厚　７５０　−１２５０人 基板温度　室温−３００℃ 第３表に示したパラメータに従って堆積された薄膜の解析によって得られた実験 データはｆｃｃ相に対するフェルミ準位の位置が価電子帯の近（に移動すること を示している（すなわち、ｆｅｅ相は活性化エネルギＯｅＶの半金族として挙動 する）、、「堆積のままの」蒸着膜は非晶質でありＦｃｃ格子構造を得るために 引き続いてアニールされることに注意されたい。これと対照的に六方結晶構造（ それは付加的な電気パルスの入力を通して得られる）に対するフェルミ準位の位 置は実際に価電子帯の中に移動した（すなわち、その位置は「縮退した半導体」 または金属的な挙動を示す）。スパッタリングによって堆積された薄膜と蒸着に よって堆積された薄膜の間に存在するスイッチング動作の差の理由は完全には分 かつてはいない。実験的事実はスパッタされた膜中の酸素の存在に由来する不純 物がフェルミ準位の位置の差の原因であることを示しているようである。しかし ながら、酸素がカソードターゲット材料の中に存在したことは注目に値すること である。その存在は後に分析的に発見された。加熱された基板上に堆積された蒸 着膜が異方的な成長特性を示しく第１０図の記述を見よ）カルコゲナイド元素の 配向層が連続的に堆積することに注目することもまた重要である。このことは電 気的応用に対して有意義であるということが未だ確証されていないとしても、こ のタイプの膜は熱電気への応用（これらの組成物のすでに測定された高い熱電能 、すなわちビスマス系の測定値の４倍、による）、または特定の半導体および超 伝導への応用の展望を持っている。

メモリ材料３６の層は好ましくは約２００人から５０００人の厚さ、より好まし くは約４００人から２５００人、最も好ましくは約２５０人から１２５０人の厚 さに堆積される。半導体材料３６の孔の横方向の寸法または直径は実際上の制限 はないが、１から２マイクロメータより小さいかまたはその程度である。高導電 材料の実際の導電路の直径はマイクロメータより小さく定められてきている。こ うして孔の直径はリソグラフィーの解像度の制限が許すだけ小さく、事実、孔が 小さければ小さいほど電気的なスイッチングに必要なエネルギは小さい。

本発明の好適な実施例において、孔の直径は材料が低抵抗状態にスイッチされる ときに形成される低抵抗路の直径と実質的に一致するように選ばれる。メモリ材 料３６の孔の直径は、したがってメモリ材料３６のボリュームがリソグラフで可 能な大きさに、抵抗のいろいろな状態の間でスイッチされる材料３６のボリュー ムに、限定されるように好ましくは１マイクロメータより小さい。このことはさ らにスイッチング時間および抵抗の検出可能な変化を開始させるのに要求される エネルギを減少させる。ここで使われる「孔の直径」と言う語は第１図に示すよ うにメモリ材料３６および下部ｐ゛層と上部導電体４２とともに形成された接触 領域の下に延在するメモリ材料３６の横方向の断面寸法を意味する。メモリ素子 の孔の領域はメモリ素子の適当な動作のために必要な上部および下部電極と電気 的な接触を除いて熱的にアイソレートおよび／または制御されることがさらに好 ましい。これはさらに孔のスイッチされたボリュームからの熱の移動と抵抗の遷 移のために要求される電気的なエネルギを限定し、制限し、かつ制御する。この ことは第１図の実施例においてメモリ素子３０の横方向の周囲を囲む酸化物層２ ０および３９によって成し遂げられる。従って、エネルギ／電流／電圧を最小に するために、孔は２５０人という小さな直径が採用され得る。

層３２，３４，３６．３８および４０がエッチされ酸化物層３９がその上に形成 されエッチされて図示するように開口がメモリ素子３０上に残される。他の方法 では、メモリ素子は層３２および３４を最初に堆積しエッチしその上に残りの層 ３６．３８および４０を堆積し次いで個別にエッチして選ばれた寸法にする２工 程で作られてもよい。層３２、３４．３６．３８および４０によって形成される 全体構造の上にアルミニウム導電体４２で作られた第２の格子構造が堆積される 、導電体４２は導電体１２と直角の方向に延在し個々のメモリ素子へのｘ　−ｙ 格子接続を完成する。５ｉｓＮ４たはポリアミドなどのプラスチックなどの適当 な封止剤でできた頂部封止層４４が全体の集積構造を覆っている、封止層は性能 の低下および劣化を起こし得る湿気および他の外部要素に対して構造を密封する 。５ｉＪＬ止剤は、例えば、低温プラズマ堆積法を用いて堆積することができる 。ポリアミド材料は公知の方法によってスピン堆積および堆積後にベーキングし て封止層４４を形成することができる。

ＣＭＯ３技術は必要な半導体装置をバルクの単結晶半導体ウェハ内に作るので、 従って、デバイスの単一の層を作るのにのみ使用できるので、通常のＣＭＯ３技 術をこのタイプの３次元の記憶アレイを作るのに使うことはできないと言うこと に注目することは重要である。さらに、（１）　ＣＭＯ３は充分に小さいフット プリントを作って費用上効果的に大きなアレイを作ることはできない、また（２ ）　ＣＭＯＳデバイスは、それ等が単一の面内に存在するので、Ｚ方向に沿って 相互接続することはできない。従って、ＣＭＯＳデバイスは進歩した並列処理コ ンピュータに必要な、複雑な、３次元の相互接続で作ることはできない。一方、 本発明の３次元、薄膜メモリアレイ構造には通常の直列情報処理と並列情報処理 の双方の能力がある。並列処理、従って多次元メモリアレイはパターン認識、分 類または連想学習などの複雑な仕事を迅速に行うことが要求される。並列処理の さらなる使用および記述は、１９９０年１０月５日に出願され本出願の譲受人に 譲渡され、かつその開示が参照として本出願に組み込まれている米国特許出願番 号５９４、３８７に公開されている。第１図の実施例に示す集積構造では：しか しながら、メモリ素子とその分離（アイソレーティング）ダイオードの完全に縦 の集積構造が形成され、こうして基板上でメモリ素子とダイオードの各組み合せ によって占められる面積を最小にしている。このことはチップ内におけるメモリ 素子の密度は本質的にリソグラフィーの解像能力のみによって制限されることを 意味する。

第２図の実施例はダイオード２７がショットキバリアとしてｎ層１４と金属層２ ９、例えば白金シリサイドであってもよい、との間に機能的に配設されているの を除いて第１図と同じである。その他の点については、第２図に示したメモリセ ル／分離素子の構造例は第１図で示したと同じ方法で作られ同じ要素には同じ参 照数字が付けられている。

こうして形成された集積回路は第３図に示すように接続されたｘ−ｙメモリマト リックスであり、その中で各メモリ素子３０は水平Ｘ−線４２と垂直ｙ−線１２ の間でダイオード２６と直列に接続されている。ダイオード２６は各メモリ素子 ３０を電気的に分離するのに役だっている。本発明の電気的に消去可能なメモリ の他の回路構成は、勿論、可能であり実施できる。一つの特に有用な構成は３次 元の、多水率アレイであり、その中でメモリまたは制御素子およびそれ等それぞ れの分離デバイスの複数の面が互いに積層されている。メモリ素子の各面は複数 の行と列として配列され、それによってｘ−ｙアドレシングを可能にしている。

面のこの積層はメモリ蓄積密度の増加に加えて、付加的なＺ次元の接続を可能に する。この配列は真に知的なコンピュータのニューラルネットワークをシミュレ ートするのに特に有用である。

第４図は第１図のメモリセルの実施例の一部の模式的な回路図である。回路は図 示されるようにＸアドレス線とＸアドレス線の間で分離ダイオード２６と電気的 に直列に接続されているメモリ素子３０のそれぞれのｘ−ｙ格子を含んでいる。

アドレス線１２および４２は当業者によく知られた方法で外部のアドレス回路に 接続されている。メモリ素子を分離素子と組み合せたｘ−ｙマトリックスの目的 はメモリ素子のそれぞれがマトリックスの近接したまたは離れたメモリ素子に蓄 積された情報との干渉なしに読み出されかつ書き込まれることを可能にすること である。

第５図に、その上に形成された本発明によるメモリマトリックス５１を有する単 結晶半導体基板５０が図式的に示されている。同じ基板５０上には集積回路コネ クタ５３によってメモリマトリックラス５１に適当に接続されたアドレシングマ トリックス５２が同様に形成されている。アドレシングマトリックス５２はメモ リマトリックス５１に印加されるセツティングおよびリーディングパルスを規定 しかつ制御する信号発生手段を備えている。もちろん、アドレシングマトリック ス５２は固体メモリマトリックス５１と集積され同時に形成されることもできる 。

多（の応用が望まれていると思われている比較的速いスイッチング速度および低 いスイッチングエネルギをもつ従来の半導体メモリは少なくとも１個のトランジ スタと１個のキャパシタが各メモリ素子に対して必要である。かかる集積回路形 態のメモリの形成は集積回路がいかにレイアウトされているかに関係なくある最 小限の基板面積を占有する他の付加的な複雑なものとともに少なくとも３個の接 続を必要とする。本発明の電気的に消去可能なメモリの集積回路構成は各記憶素 子に対して２個の接続のみを必要としそれは相互の垂直の関係で作ることができ る。さらに、各メモリ素子は、分離ダイオードおよび素子に対する接点の対を完 備して、それ自身著しく高いビット密度が可能なように充分に垂直に集積諌止さ れる。実際に、本発明のメモリは、揮発し従って本発明で達成される不揮発性の 利点に欠ける固体ダイナミックランダムアクセスメモリ（ＤＲＡＭｓ）において 到達されるより大きなビット密度を提供し、本発明で到達できるビット密度の増 加は集積回路構成のビット当りに占有されるウェハの面積が小さいためにそれに 応じて製造費用の減少に転化する。このことは本発明のメモリが電気的な性能お よびメモリ蓄積能力の見地からだけでな（価格の面からも広い応用範囲に対して 他の入手可能なメモリを完成しかつ超えることを可能にする。各ビット当り少な （とも１個のトランジスタと１個のキャパシタで形成される従来技術の半導体メ モリとの比較により、本発明の集積回路構成は、第１図に示すように、同じフォ トリソグラフィーの分解能を用いる従来の構成とと比較して１チツプ上に高いビ ット密度で形成することができる。より高いビット密度が与える価格上の利点に 加えて素子が互いに近接して位置しかつり−ドの長さ、容量、および他の関連す るパラメータがさらに最小にされ、それによって性能が強調される。

本発明の新規な半導体材料の利用によって、フェルミ準位の位置の変化および対 応する電気伝導度の変化をもたらすのに必要なエネルギが１桁まで減少される。

さらに、本発明によって必要であると考えられるピコジュールのエネルギでさえ 電気パルスの継続時間を減少することによってさらに低くできることが今や信じ られている。加えて、材料の厚さの減少はメモリ素子を所定の抵抗値にセットす るのに必要なパルスエネルギをさらに減少することができるだろう。

以下の詳細な説明の節は開示された発見の範囲の理解が進むように説明すること を意図したものである。

融液から成長した結晶性ＧｅＴｅは室温で菱面体的に歪んだ（９０°ＮａＣ１（ すなわち面心立方）の代りに８８．２°）構造を持っている。この構造は４００ ℃以上で面心立方構造に変化する。菱面体的な歪みの起源および特にそのような 歪みと高導電性ｐ型ＧｅＴｅのＧｅ空孔の濃度の関係は未だ明らかでない。この 菱面体的に歪んだ結晶状態において、ＧｅＴｅは金属的な伝導度（ｚｌｏ”　− １０’）（ｏｈｍ−ｃｍ）　−’を示す。この薄膜形態において、ＧｅＴｅは非 晶質相で成長されることができそして約２００　”Ｃで、面心立方構造に結晶化 する。膜の微細結晶構造のためにこの準安定な面心立方相は室温で安定である。

しかしながら、４００℃以上のアニール温度で、ｓｂ含有量に依存して面心立方 構造は安定な六方晶または菱面体構造に変化する。

３元Ｇｅ−５ｂ−Ｔｅ系において、ＧｅＴｅ中のＧｅのｓｂへの置換は純粋のＧ ｅＴｅ結晶と同様の性質をもたらす。バルクの形態では安定な室温相は六方晶相 であるが、高温ではそれは面心立方晶相に変化すると信じられている。アニール されたとき、この非晶質状態の膜は約２００℃の温度で最初に面心立方晶相に結 晶化する；しかじより高温のアニーリングでそれは六方晶相に変化する。この構 造の転移は膜の個別の組成に依存するある温度で起きる。非晶質および結晶質の Ｇｅ−３ｂ−Ｔｅの薄膜の電気的な性質は特徴ずけられている。非晶質状態では 、光吸収測定による光学的バンドギャップはＯから３５原子％までｓｂの組成に 鈍感で約０．７ｅＶと測定されている。

材料の電気的な活性化エネルギは非晶質ＧｅＴｅにおける約０．４ｅＶからＧｅ ２ｉＳｂ２２Ｔｅｓａにおける約０．３ｅＶまで僅かに減少する。

アニーリングに際して、非晶質摸は、組成に関係なく、面心立方晶相に結晶化す る。これらの膜の電気伝導度は非晶質相における約１０−３（ｏｌｏ−３（ｏｈ ’から面心立方結晶相における約１　（ｏｈｍ−ｃｍ）−’に増加する。この転 移は約１８０℃で起きる。この面心立方格子に対するフェルミ準位の位置は約０ ．１８ｅＶであり測定された光学的バンドギャップ約０．４ｅＶのほぼ半分であ る。約１８０ら約３００℃の範囲のさらなるアニーリングは材料の電気伝導度お よび光伝達のいずれをも変化させない。■から５０ミクロンの範囲で測定された 赤外吸収は無視できるものであり、それは面心立方構造の中の自由な荷電キャリ アの濃度が比較的低いことを示している。

３５０℃での熱アニーリングは六方結晶格子構造へのさらなる相転移をもたらす 。格子のこの状態では電気伝導度は約１００　（ｏｈｍ−ｃｍ）　−’にさらに 増加し、既知の関係α＝Ａえ２に従う強い自由キャリアの吸収が現われる、ここ でαは吸収係数、えは入射光線の波長、Ａは自由キャリアの数に比例する定数で ある。我々の測定によれば、材料の光学的バンドギャップは面心立方から六方晶 状態への相転移が起きた後で著しくは変化しない。しかし、反射率の強い増加（ ＝２５％）が測定された。

この発明の新規な記憶素子を循環させるために、その最初の使用に先立って材料 に比較的高いレベルのエネルギを印加して材料を最初の結晶状態に転換させる処 理が必要である。この結晶状態のフェルミ準位の位置は、上に報告した面心立方 構造のフェルミ準位の位置と同じ約０．１８ｅＶ程度であり、材料が非晶質から 面心立方結晶格子構造に相変態を起こしていると言う結論を与えている。また、 付加的な、より少ない量のエネルギの印加によりフェルミ準位の位置は低下し、 これは上述した六方結晶格子相へのさらなる結晶相変態が起きたことを示してい る。こうして、本発明の微細結晶質半導体材料のクリスタリットの、異なるフェ ルミ準位の位置の範囲へのおよびそれを通しての、安定な変性がこの材料の結晶 粒の結晶格子構造を変化および循環することによって成し遂げられることが確証 された。

この微細結晶半導体材料によって示された電気抵抗の可逆的な変化は材料の一つ の結晶相内で少なくとも与えられる。この電気抵抗値の約２桁の変化は、バルク 材料について実験室で測定されたように、本発明の電気的メモリ素子の抵抗のダ イナミックレンジの差に密接に対応する。

材料を面心立方状態の様なある結晶質状態から異なる抵抗の状態へ転換させるた めに、より短く、より強いエネルギの電気パルスを採用することが必要である。

たとえば、３０ナノ秒のパルスが微細結晶質カルコゲナイド材料の薄膜の六方格 子構造を面心立方格子構造に変態させることができる。アニーリング前および後 の自由電荷を測定することによって、自由電荷の著しい吸収が起きていないこと が見出された。このことは面心立方構造の１嗅が、ｐ−型の高度に縮退した半導 体材料（なんとなればフェルミ準位が価電子帯に近接しまたは全くその中に移動 している）と考えられる六方晶相の膜と反対に熱的に励起された自由電荷（正孔 ）の低い濃度を有することを示唆している。

本発明の中で述べられている電気伝導度のダイナミックレンジのエンドポイント （フェルミレベルの位置によって決定される）が面心立方と六方格子構造の間の 結晶状態の変化に対応する必要のないことことは注目すべきである。むしろ、よ り重要なことは、材料が決して非晶質状態に逆戻りせず、それゆえ電気抵抗のダ イナミックレンジのエンドポイントが一つまたはより多（の結晶格子構造に由来 することができまた比較的低いエネルギ入力および高速で達成できると言う事実 である。

もしも誰かが自由電荷の濃度と結晶格子の構造とはある程度結び付けられないと 考えるなら、多重の安定な中間相の存在を理解するのに役立つ情報を提供するこ とができる可能なメカニズムがある。外部電界の存在が電荷を移動させそしてそ れによって格子を歪ませることが知られている。二つのレスポンスは独立である 。テルル−アンチモン　マトリクス中の価電子の数を変化させるために、ゲルマ ニウムおよびまたはアンチモン原子が移動させられなければならない。外部電界 の印加の間の歪んだ格子のレスポンスがあるボンドを破壊して付加的なアクセプ タ準位（格子の中の正孔の高い密度）を創りまたは単に結合していない孤立電子 対をその局部的な環境の中で移動させおよびまたは孤立電子対を相互に作用させ てエネルギギャップ中に状態を創りまたは解消することが可能である。どのよう な事象でも、最終結果は材料の以前の非晶質または結晶質状態には独立である。

実験によって、発明者は孔の寸法（直径、厚さ、および体積）、信号パルスの継 続時間、組成物中に存在する酸素のような不純物、クリスタリットの寸法および 信号パルスの波形などの要因が抵抗のダイナミックレンジの大きさ、そのダイナ ミックレンジの絶対的なエンドポイント抵抗、およびデバイスにこれらの抵抗を セットするのに必要な電圧に影響することを示した。例えば、比較的厚いカルコ ゲナイド膜（すなわち、約４０００人）は高いセット電圧（従ってメモリ材料の ボリューム中での高い電流密度）を必要とし、一方比較的薄いカルコゲナイド層 （すなわち約２５０人）はより低いセット電圧（および電流密度）を必要とする 。もちろん、クリスタリットの寸法および、従ってバルクの原子の数に対する表 面の原子の数の比の重要性については前に述べた。

本発明者は材料が実際に六方格子構造の極端な端で動作しそれで非常に低いエネ ルギ入力がフェルミ準位の位置および抵抗値の著しい変化をもたらすのは驚（こ とではないと推察する。さらに、本発明者は面心立方層から六方／菱面体層への 変化はクリスタリットが好ましい組成比であるとして（２元組成物ではＴｅｓ２ Ｇ６４ｇが好ましい）、ゲルマニウムおよび／またはアンチモン原子の僅か２％ だけの移動で説明することができると推察する。各原子の喪失はクリスタリット に余分の正孔を提供するので、立方センチメートル当９１０２′程度の自由電荷 の増加があるだろう、この値はこの狭いバンドギャップ材料における熱的な発生 によってはマスクされ得ない。この自由電荷の増加の型をここでは「自己ドーピ ング」または「自己補償」という。さらにこれらの半導体材料のバンドギャップ はシリコンまたは硫黄または炭素などの他の半導体材料と合金化することによっ て拡げられまたはさらに狭められることができることは注目に値する。さらに、 セット電流の減少もまた組成物をセレンなどの他の半導体材料と合金化すること によって達成される。

図面に戻ると、第６図にはグラフが示されており、この図においては、本発明の 新規な半導体材料から形成されたメモリ素子の抵抗が縦軸上にプロットされてお り、２５ナノ秒のパルス持続期間の印加パルス電圧が横軸上にプロットされてい る。この曲線は、明らかに、とりわけ、前記特別な半導体材料とデバイス構造お よび寸法とにより達成できる抵抗値の広いダイナミックレンジを示している。こ の特殊なデバイスについて図示している電気抵抗のダイナミックレンジは、はぼ −桁オーダーの大きさより大きい。第６図のデータは、約３ボルト未満の入カバ ルスに対して一定の抵抗値であることを示している。３ボルトのインパルスが印 加されると、デバイスの抵抗は、ダイナミックレンジの低抵抗端に該当する約６ 　Ｘ　１０”オームに急激に低下する。４ボルトから９ボルトのより高い電圧パ ルスを印加すると、デバイスの抵抗は、ダイナミックレンジの高抵抗端に該当す る約７　Ｘ　１０’オームにリニアに増加する。この抵抗対電圧のプロットの直 線性と、”開始状態”にリセットすることなしに生じる、このプロットに沿った 両方向への顕著な続行能力とは、注目すべきものである。この広いダイナミック レンジ、プロットの直線性、およびプロットに沿った両方向への移行能力によっ て、本半導体材料は、直接的な重ね書き特性およびマルチレベルの記憶特性によ って特徴づけられるメモリ製品に使用可能であることが分かる。

電気抵抗のダイナミックレンジ内の所望とする抵抗レベルにメモリ素子を設定す るに必要な信号パルス継続期間は、同様に前述のファクターおよび信号電圧の全 てに依存する。典型的な信号パルス継続期間は、約２５０ナノ秒未満であり、好 ましくは約５０ナノ秒未満である。強調されるべきことは、前述の短い２５ナノ 秒のパルス幅が、孔の寸法の形状、および採用した半導体合金の厚みと組成とに 依存することである。確かなことは、前記パルス継続時間を、メモリスイッチの 動作を妨げることなしに、大幅に減少可能なことである。

実のところ、より少ないエネルギ量の入力で、素子のサイクル寿命が単純に増加 可能である。

所与のメモリ素子の抵抗を読み、そして、必要なときに該抵抗を調整するフィー ドバックループを、本発明のメモリシステム内に組み込んでもよい。例えば、最 初に、メモリ素子を所望の抵抗に設定できるが、早暁に該メモリの抵抗をから少 しドリフトすることがある。この場合には、フィードバックループは、所要の電 圧および継続期間のりフレッシェ信号パルスを計算してメモリ素子に送り、これ を予め選択された抵抗値に戻す。また、存在し得る状況として、メモリ素子に送 られた前記設定パルスが該素子を前記所望の抵抗値に設定しない結果となる場合 がある。この場合には、フィードバックループは、さらに信号パルスを素子に、 前記所望の抵抗値レベルが達成されるまで、送り続ける。この一連の設定／調整 サイクルの全継続期間は、約１，０００ナノ秒未満であり、好ましくは約５００ ナノ秒未満である。

前記抵抗対電圧曲線の直線部分を上下に移動する特性は、過度に強調できない。

第６図に矢印で示したように、選択された電圧の信号パルスは、メモリ素子の以 前の設定条件に関係なく、該メモリ素子を所要の抵抗に設定する。前記曲線に沿 った両方向への移動特性は、以前に記憶されたデータに直接重ね書きするために 用いられる。このような直接重ね書き特性は、前記従来技術の相変化およびＭＳ Ｍ（ａ−３ｉ）メモリ材料によっては、得ることができない。中間の抵抗値を両 方向に設定するこの特性は顕著なものである。−千回連続した５ボルトのパルス により、単一の５ボルトパルスに続（８ボルトの一パルスと、あるいは単一の５ ボルトに続（４ボルトの一パルスと同じ抵抗値を達成することができる。したが って、無理のないことであるが、この画期的な材料の顕著な動作特性を説明する ことは大変に難しい。

また、抵抗のこのダイナミックレンジは、広いグレイスケールおよびマルチレベ ルのアナログメモリ記憶用にも有用である。このマルチレベルメモリ記憶は、該 広いダイナミックレンジを多数のサブ−レンジまたはレベル内に分配することに よって実現される。このアナログ記憶特性は、単一のメモリセル内に記憶すべき 二進情報の多重ビツト用にも有用である。このマルチレベル記憶は、二進情報の 多重ビットをアナログ形に見せかけ、このアナログ情報を単一のメモリセルに記 憶させることによって実現される。したがって、抵抗のダイナミックレンジを３ またはそれ以上のアナログレベルに分配することにより、各メモリセルに１およ び１／２あるいはそれ以上の二進情報のビットの記憶容量が与えられる。

第７図は、本発明の半導体材料の新規なりラスに属する典型的なＴｅ−Ｇｅ−３ ｂ組成物から得られた電気的および光学的データを示す表である。このデータは 、スパッタリングによって堆積され、その後、空気中で堆積後の熱アニールに晒 されたサンプルから得られたものである。このデータから分かるように、調製し たままの非晶質相は、約０．７ｅＶのバンドギャップ、約０、３７ｅＶのフェル ミ準位の位置、および約３５％の光反射率を有している。この材料は、該非晶質 相にある場合、狭いバンドギャップの真性半導体として挙動する。しかしながら 、特に興味深いものは、前記非晶質材料が転移できる二つの結晶格子相の電気的 特性および光学特性である。前述と同じ組成物の“調製されたままの”面心立方 晶相は、約０．４ｅＶのバンドギャップ、約０．１８ｅＶのフェルミ準位の位置 、４８％の光反射率を有し、狭いバンドギャップの真性半導体材料として挙動す る。さらに、前述のサンプルの六方晶相は、前記面心立方晶相と同じバンドギャ ップを有するが、熱アニールの状態に依存して約０．０ないし約０．１８ｅＶの 範囲のフェルミ準位の位置の広ダイナミツクレンジを有する。前記六方晶相は、 約４８から約７３％の範囲の光反射率を有し、狭いバンドギャップで、ｐ−形の 、縮退半導体材料として挙動する。このフェルミ準位の位置のレンジと、結果的 に得られた電気的（導電度／抵抗）および光学的（反射率）特性の広ダイナミツ クレンジとは、情報のグレイスケールの電気的および光学的記憶用に有用である 。縮退の挙動、すなわち、フェルミ準位位置の価電子帯端内への移動は、顕著で ある。自由電荷の濃度は、狭いバンドギャップ材料における該挙動を測定するた めに、大変高（なければならなず、前記材料内では、熱電荷の発生は、通常この ような外因件の挙動を抑制する。したがって、このような高い正孔濃度は、本発 明の最も重要な側面の一つである。

本電気的メモリの転移のスイッチングは、従来技術で要するエネルギよりがなり 低いエネルギしか必要としない。我々の現在までの理解に基づ（と、これは驚く に当たらない。全ての従来技術の材料は、非晶質から結晶相への相転移に依存す るのに対し、本材料は、結晶相から結晶相への相転移で動作するとともに、単一 の結晶相内でも動作し、これらの相転移から電気伝導度の向上が得られる。

本発明者の推測するところでは、本材料は実際的に六方晶系の格子構造の両極端 で動作するので、大変低いエネルギーの人力で、フェルミ準位の位置と抵抗値に おいて著しい変化をもたらすことができることは、驚（に当たらない。さらに、 本発明者の推測するところでは、面心立方晶相がら六方晶／菱面体晶相への変化 は、好適な組成比（二元組成物ではＴｅｓｉＧｅ４ｇは好適である）を考えで、 クリスタリットがら２％程度の少ない量のゲルマニウムおよび／またはアンチモ ンの移動によって説明することができる。各原子の損失によって前記クリスタリ ットに余分な正孔が発生するので、−立方センチメータあたりの自由電荷濃度の １０２１オーダの増加が、すなわち該狭いバンドギャップにおける熱発生によっ てマスクされない値の増加が生じるであろう。自由電荷濃度におけるこのタイプ の増加は、ここで、“自己ドーピングまたは“自己補償”と呼称される。さらに 、これらの半導体組成のバンドギャップは、合金化によって拡げられるが、また はより狭められ得る。

該薄膜メモリ材料の酸素濃度が、そのクリスタリットの寸法の制御において重要 な役割を支配する、もしくは担うことが、観察されている。前述のように、一般 的にクリスタリットの寸法、そしてクリスタリットの周囲の原子数に対するクリ スタリットのバルク内の原子数の相対比が、同様に、半導体材料のフェルミ準位 の位置（そして、それ故に外因性の電気伝導度）を制御すると信じられている。

さらに、酸素は、カルコゲナイド組成物の電気導電度を内在的に変化させるため に、該組成物に多くの欠陥状態を与える不純物原子として作用している。この電 気的挙動は、全ての他の従来知られているカルコゲナイドメモリ材料の挙動と大 きく異なっていることが示されている。

前に示したように、第８図は、Ｇｅ−Ｔｅ−５ｂ半導体合金系の三成分系ダイア グラムである。二成分相および三成分相が四角（■）によって示されるとした先 に議論した情報に加えるに、このダイアグラムは他の合金の偏析（ｓｅｇｒｉｇ ａｔｉｏｎ）についての情報も提供する。これら他の合金は三角（ム）、ダイア モンド（◆）および円（・）により示され、それらにおいてその合金が、融液か らの急激な同化によって、偏析する相は、それらの合金から延びる実線または破 線によって示されている。二つのＴｅがリッチな融液の開始組成物は、この三成 分系ダイアグラムに丸記号によって示されている。急激な固化によって、これら の混合物相は、元素Ｔｅと、さらに相Ｂ、ＣおよびＤに偏析する。

ダイアモンド記号で示されている疑似二成分線の右の組成物の融液は、このダイ アグラム上の線によって示されている相内で固化する。状態図内の三角で示され ている他の混合物は、元素Ｇｅおよびｓｂに、そして相Ａに固化する。相Ａは、 相Ａの融液組成と近似の組成の全ての融液の急激な同化において見いだされる。

相Ａの組成と同様の組成の溶融混合物は、急激な固化によってほぼ純粋な相Ａを 形成する。この相は、この特性を示す唯一の相である。本発明の改良されたメモ リ素子に用いるために特に重要な合金は、Ｇｅ１２ＳｂｚｉＴｅｓｓであり、こ れをＧｅｚＳｂｘＴｅａまたは２−２−５と表示する。

この２−２−５合金は、急激な固化によって、相が、第８図の状態図に示されて いる二つの異なった相組成り　（ＧｅｚａＳｂ＋５Ｔｅｓｓ）と、相組成Ｃ（Ｇ ｅ＋ａＳｂｉｓＴｅ！ｇ）とに偏析する。特に重要な他の合金は、Ｇｅ＋４Ｓｂ ｚａＴｅｓｔ　（同様にＧ　ｅ　Ｓ　ｂ　２　Ｔ　ｅ　ａまたは１−２−４と表 示する）であり、これは、ＧｅＴｅ−５ｂｚＴｅ！疑似二成分線上の成分りであ る。これらの２−２−５および１−２−４合金は、前述したように、組成が傾斜 され、層化され、あるいは傾斜／層化された形状のメモリ材料のボリュームを形 成するために重要な合金である。

第９図は、本発明の改良されたメモリ素子について得られたデータを図示したも のであり、特に安定した設定抵抗を示している。このメモリ素子の抵抗は縦軸に プロットされ、設定パルス電圧が横軸にプロットされでいる。このデータを得る ために、メモリ素子を、横軸に示されているように、大カバルス電圧によって、 選択された抵抗に設定した。この人カバルス継続期間は、３ナノ秒の立ち上がり および立ち下がり時間を含む３０ナノ秒であった。前記選択抵抗に設定した後、 該エレメントの実際の抵抗値を１０００回読んだ。読んだ値の十分の−をグラフ にプロットした。第９図の実験データをもたらすために用いたメモリ素子は、組 成傾斜したものであった。この実施例では、メモリ材料のボリュームは、前述の １−２−４および２−２−５Ｇｅ−３ｂ−Ｔｅ合金間で連続かつ均一に傾斜させ た。

第９図を理念に調べると、本発明のメモリ素子は、あるとしても、実験期間内で 極く小さな抵抗値の（誤差の選択された限界の外にある）ドリフトを示すに過ぎ ない設定抵抗値を持っていることが、はっきりと分かる。実質的にドリフトなし に選択された抵抗値に設定するこの能力は、該メモリ素子の抵抗値にがなりのド リフト（すなわち、許容誤差限界の外にある）があると記憶情報の損失につなが るという場合における不可欠な特性を表している。“立ち上がり時間”という用 語は、ここで用いたように、信号開始から信号の強さがピークに達し時点までの 時間間隔を示しており、この間に信号の強さが連続的に増加する。同様に、“立 ち下がり時間”という用語は、ここで用いたように、信号の強さのピークが止ま った時点から最後に信号が不連続となるまでの時間間隔を示しており、この間に 信号の強さが連続的に減少する。

第１Ｏ図は、Ｇｅ−３ｂ−Ｔｅ系の三成分系合金の原子構造と、二成分系合金Ｇ ｅ−Ｔｅの原子構造とを示している。

二つの三成分系合金は、前述の１−２−４組成物（第８図の三成分系ダイアグラ ムの組成物Ｄ）と２−２−５組成物とである。第３の三成分系合金は、ＧｅａＳ ｂ３ｓＴｅｇｅであり、同様にＧｅ５ｂ４Ｔｅｔまたは１−４−７と表示する。

この１−４−７合金は、第８図の三成分系ダイアグラムの組成物Ｅに相当する。

これらの合金の原子構造の表示では、白抜きの円はＧｅ原子を表し、斜線を引い た円はｓｂ原子を表し、点を描いた円はＴｅ原子を表している。第１０図に示さ れているように、各合金の原子配置は、面心立方結晶構造である場合は、配列さ れ、繰り返された原子の層から形成されている。このｆｃｃ配置は３つの異なっ たタイプの層を形成しており、それらは第１０図にＡ、ＢおよびＣと記されてい る。タイプＢとＣの層は３つの原子からなる層であり、タイプへの層は７つの原 子からなる層である。

第１Ｏ図に示されている１−４−７，ｌ−２−４、および２−２−５合金は、本 発明の基本メモリ素子として重要なものであり、本発明の基本的に改良したメモ リ素子に用いるために重要なものである。遷移金属が、　Ｓｅを伴って、存在す る場合、該遷移金属は、Ｔｅ−Ｇｅ−５ｂ母材全体に亘って比較的均一に取り込 まれ、スイッチング電流要求値の低減とデータ保存の熱安定性の向上をもたらす ように、前記母材の電子的／原子的構造を増強する。

電流分析によって、前記構造においてＳｅがＴｅと置換していることが分かるが 、遷移金属の精確な位置が分からない。それは、遷移金属がカルコゲン元素と結 合しているためと思われる。

また、前述したように、Ｇｅ−３ｂ−Ｔｅ合金材料が加熱された基板上に蒸着さ れる場合、該材料は異方性形に堆積される。すなわち、この形態に堆積される場 合、合金材料のクリスタリットは構成原子成分層が基板にほぼ平行に配列される ように配向される。もちろん、この結果、電流は異方的に流れるようになるが、 セットおよびリセットインパルスを抵抗の低い方向に用い、それによってより低 いセットおよびリセット電流、電圧および／またはエネルギを実現するように、 該材料の原子配列の長期に亘る実現性を提供する。

第１１ａ図、第１１ｂ図および第１ｉｅ図は、デバイス抵抗（キロオーム）対人 力設定振幅（ｍＡｌと、パルス立ち上がり時間、パルス立ち下がり時間またはパ ルス幅（０秒）の一つとをそれぞれ示す三次元グラフである。第１１ａ図は、様 々なパルス振幅に対する（前記定義の）パルス立ち上がり時間の関数としてデバ イス抵抗が示されており、３ナノ秒のパルス立ち下がり時間と２７ナノ秒のパル ス幅と、パルス立ち上がり時間を有する場合のものである。第１１ｂ図は、様々 なパルス振幅に対する（前記定義の）パルス立ち下がり時間の関数としてデバイ ス抵抗が示されており、３ナノ秒のパルス立ち上がり時間と３０ナノ秒のパルス 幅を有する場合のものである。第１ｉｅ図は、様々なパルス振幅に対するパルス 幅の関数としてデバイス抵抗が示されており、パルス立ち上がりおよび立ち下が り時間がともに３ナノ秒である場合のものである。

これらの図から分かるように、そして前述のように、（すなわち、抵抗のダイナ ミックレンジの大きさ、絶対絽点抵抗値、抵抗対パルス振幅曲線の勾配などのよ うな）メモリ素子の電子特性は、パルス幅、立ち上がりおよび立ち下がり時間を 調整することによって、固有の電流／電圧要求値に合うように適合させることが できる。注意すべきことは、試験パルス幅のレンジ内で、３０ナノ秒より大きい 全ての幅が、基本的に同じ結果を与えると言うことである。このことが、パルス 立ち上がりおよび立ち下がり時間への低依存性と一緒になって、パルスパラメー タのプログラミングにおける限界の広さを与える。

第１２ａ図および第１２ｂ図は、設定抵抗値を安定化するために成分調整をしな い場合およびした場合のそれぞれにおいてメモリ素子から得たデータをグラフ表 示したものである。これらのグラフにおいて、デバイス抵抗が縦軸にプロットさ れ、メモリ素子を設定してからの時間が横軸にプロットされている。第１２ａ図 には、単結晶Ｇｅ−３ｂ−Ｔｅから形成されたメモリ材料のボリュームから製造 された５つの異なったメモリ素子について得たデータが示されている。これらの メモリ素子は、選択された抵抗へ設定され、様々な時間の後、該素子の抵抗値が 測定された。これらのデータにより、これらのメモリ素子（すなわち、成分の調 整を行わないもの）は、高い抵抗ドリフト値を示すということが明らかである。

第１２ｂ図には、第１のＧｅ−３ｂ−Ｔｅ合金（１−２−４）から第２のＧｅ− ３ｂ−Ｔｅ合金（２−２−５）まで連続的かつ均一に組成傾斜されたメモリ材料 のボリュームから製造された１２の異なったメモリ素子について得たデータが示 されている。さらに詳しくは、１−２−４合金の第１の不連続な層が堆積された 。ｌ−２−４層の上において、その組成は、その厚みの反対面が２−２−５組成 となるように、均一かつ連続的にカルコゲナイド材料の１０００オングストロー ムの総厚に亘って調整された。これは共蒸着または複数のターゲットを同時にス パッタすることにより容易に実現されることに注目されたい。これらのメモリ素 子は、５から１１ボルトのパルスを入力することにより、抵抗値のダイナミック レンジ内の選択された抵抗に設定された。同様に、様々な時間の後、該メモリ素 子の抵抗値が測定された。第１２ｂ図にプロットされているデータから、組成調 整したメモリ材料のボリュームを含むメモリ素子は、組成調整をしないメモリ素 子に比べて経時的に十分に安定した抵抗値を示すことが明らかである。本発明者 は、組成変成が設定抵抗値を安定化するメカニズムを説明することができない。

そのメカニズムは、次に堆積される材料の成長を核形成するか、°゛成長激増的 なプロフィール”を提供するためにテンプレートを与えるのと同じ程度の簡単な ものであると思われ、あるいは該メカニズムは、該メモリ材料の格子構造に歪み を印加するのと同じ程度に複雑なものであるとも思われる。

メカニズムがどうであろうと、本発明は、該メモリ材料の設定抵抗を安定化する 組成変成のこれら形態を実現できるという重要性を持つ。

第１３図は、そのコンタクト層に薄膜シリコン層がない場合の（ＴｅｓｇＧｅ２ ｚＳｂｚ□）ｏｏＮｉｓｓｅｓなる公称化学組成を有するメモリ素子から得たデ ータをグラフ表示したものである。第１３図には、縦軸にプロットされているデ バイス抵抗と、これに対して横軸にプロットされている書き込み／消去サイクル 数とが示されている。該素子は、高抵抗値に設定するためには、３．１ボルトで ２ミリアンペアの電流で４０ナノ秒のパルスを用いてスイッチされ、低抵抗値に 設定するためには、１．９ボルトで１ミリアンペア電流で４００ナノ秒のパルス を用いてスイッチされる。このグラフには、比較的低いが、たった約１０５の書 き込み／消去サイクル寿命の電流のスイッチングパルスを用いた、二つの抵抗の 検出値間のかなり安定なスイッチングが示されている。

第１４図には、メモリ材料のボリュームと非晶質炭素層との間に配置された２０ ０人の薄膜非晶質シリコンコンタクト層を持ツ（ＴｅａｓＧｅｚｚＳｂａｚ）Ｎ ｉｓＳｅｓなる公称化学組成を有するメモリ材料のボリュームを含むメモリ素子 について得たデータがグラフ表示されている。第１４図には、縦軸にプロットさ れているデバイス抵抗と、これに対して横軸にプロットされている書き込み／消 去サイクル数とが示されている。該素子は、高抵抗値に設定するためには、４． ２ボルトで１．５ミリアンペア電流で２５ナノ秒のパルスを用いてスイッチされ 、低抵抗値に設定するためには、２．０ボルトで０．５ミリアンペア電流で４０ ０ナノ秒のパルスを用いてスイッチされる。このグラフには、比較的低いが、少 なくとも約１０’の書き込み／消去サイクル寿命の電流のスイッチングパルスを 用いた、二つの抵抗の検出値間のかなり安定なスイッチングが示されている。

構造変成をした場合のデバイスとしない場合のデバイスの比較により、シリコン コンタクト層を有するデバイスでは多くの物理的／電気的特性が改良されている ことか明らかとなる。そのスイッチング安定性が向上されている。すなわち、デ ータのノイズレベル（すなわち、加えられた入力パルスに対する実際の抵抗と予 測される抵抗との差）が顕著に減少している。スイッチング安定性の向上に加え て、高抵抗値と低抵抗値との間の絶対値もまた向上する。さらに、電流要求量も 、シリコンコンタクト層の付加によって、２５から５０パーセントだけ減少され ている。最後に、構造的に変成された素子のサイクル寿命も少なくとも一桁オー ダの大きさだけ増加している。

第１５図には、（ＴｅａｓＧｅｚｚＳｂａｚ）ｅｏＮｉｓｓｅｓなる公称化学組 成を有するメモリ材料（すなわち、変成された材料）のボリュームを含むメモリ 素子と、Ｔｅ５ｓＧｅｉ□ｓｂ、。

なる公称化学組成を有するメモリ材料（すなわち、標準材料）のボリュームを含 むメモリ素子とについて得たデータがグラフ表示されており、縦軸にプロットさ れている記録保持時間と、これに対して横軸にプロットされているデバイス温度 （またはその関数）とが示されている。データ保持試験は、デバイスを所望の試 験温度に加熱し、その後、このデバイスに電気パルスを印加し、デバイスを高抵 抗状態に切り替えることからなる。その後、デバイスの抵抗は、その温度上昇の 影響を評価するために、多くの時間おいて迅速に読みとられる。典型的には、該 抵抗は、短時間の内に上昇し、次に立ち下がり始める。データのロスに対してこ こで用いられた評価基準は、デバイス抵抗が、電気パルスが印加された後すぐに 測定された値以下の値に落ちる時点の点である。

第１５図を吟味してみると、標準メモリ材料を組み込んだデバイスが約９０℃の 継続的な温度で約１０年間のデータを維持するであろうということがわかるのに 、上記変成されたメモリ材料を組み込んだ本発明のメモリデバイスが約１１０℃ の継続的な温度で約１０年間のデータを維持するであろうということがわかる。

これは、標準メモリ材料に対して増加しており、高温使用時において、より信頼 性の高い変成メモリ材料をメモリ素子に組み込ませるものである。

ここに開示した所有権をもつ材料およびデバイスの慣成の使用を通じて、電気的 に消去可能で、直接上書き可能なメモリ素子が開発された。それは、ＳＲＡＭの 読み書き速度に近付いた速い読み書き速度；　ＥＥＰＲＯＭの不揮発性ランダム アクセス再プログラミング能；およびハードディスクメモリの記憶のメガバイト 当たりの価格に近い価格を提供する。

本発明の材料の自由電荷濃度調整能の結果が半導体デバイスの分野において経済 的な衝撃を与える可能性がある。上記の背景説明の部分において詳述したように 、ここに開示した電荷キャリア調整は、従来技術からの基本的な出発を表す第５ 番目を表している。簡単に述べたように、本発明の材料において、電界を除去し た後でさえ、フェルミ準位位置、電気伝導度および自由電荷濃度は固定されたま まである。このように、それは３つまたは２つの端子のいずれかが用いられ得る 新規クラスの半導体デバイスを作り上げることが可能となり、そのデバイスは、 予め選択された電気抵抗値に予めプログラムされている。いずれかの結果におい て、プログラミングされた電圧および／または電流は驚くほど低く、その応答速 度は驚くほど速い。これは、本発明の半導体材料が固有速度を有し、かつ、１つ またはそれ以上の異なる結晶相内において起こる調整から結果として生ずるエネ ルギ能を有している。

主要記載事項の吟味から明らかにされるべきものとして、我々は一般に孔の直径 に関係したメモリ素子の挙動に、ある傾向をみることができる。我々が二成分モ ードでのデバイスを使用するとき、我々は、我々が孔の直径が１ミクロンからほ とんど開口していないものまでの範囲にあるウェハ全域のデバイスを試験したが 、オフ／オンにおける抵抗率の一般的な増加をみることができる。その孔の直径 が例えば１ミクロンから半ミクロン未満までの範囲内に制限されるならば、我々 のデバイスの挙動を改良する機会がある。電流密度およびエネルギ密度などの容 積因子は我々のデバイスのプログラミングにおいて重要である。というのは、孔 の直径の縮小から得られるデバイス容積の減少は感度および速度の増加をもたら すべきものだからである。

オボニックＥＥＦＲＯＭのプログラミングと協同したスレッシュホールドスイッ チング事象（ｅｖｅｎｔ）がある。

このため、ある者は他のスレッシュホールドスイッチのようにオボニックＥＥＦ ＲＯＭのプログラミング電圧がカルコゲナイド合金膜厚依存性を示すであろうと 期待する。事実、オボニックＥＥＦＲＯＭにおいて、スレッシュホールドスイッ チング電圧はプログラミング事象から読み出し事象を分離し、だめになった読み 出し部分を除去し、およびデータ読み出し中に良好なオペレーショナルマージン を提供するのに寄与する。我々のデバイスは印加された電界が低いときは直線状 の抵抗特性を示す。その後、電界を増加させると抵抗がスレッシュホールド電圧 まで次第に減少してゆく。一度、スレッシュホールド電圧を過ぎると、デバイス は、高い伝導性の“ダイナミックオン”状態への負性抵抗トランジションを表す 。印加された電界が除去されたとき、デバイスは不揮発性プログラム抵抗状態に 戻り、電流／エネルギプロフィールに依存する値をダイナミックオン状態におけ る“メモリ平衡時間”中、経験した。スレッシュホールド電圧がデバイスの抵抗 に依存するが、そのスレッシュホールド電圧時のデバイス電流はすべてのデバイ ス抵抗に対して相対的に一定である。厚さとスレッシュホールド電圧との関係に 近似する関係は、見かけ上回−の厚さを有するデバイスにおける幅広いオペレー ショナルマージンに貢献する１より小さい比例因子を示す。

デバイスの厚みを減らすにつれて、デバイスの絶対抵抗は比例して減少するであ ろう。しかし、同一の厚さでは、コンタクト抵抗はメモリ材料のより小さな抵抗 値に対して優位であることが期待され得る。非晶質カーボン電極を、我々は現今 試験用デバイスのために用いたところ、このコンタクト抵抗の効果は、従来のウ ェハ製造施設において用いられいたパラジウムシリサイドまたはタングステンシ リサイドなどの低伝導シリサイド電極材料より明白に劣っているであろう。上述 したように、カーボンは、元来、相互拡散を防止する能力があるため選択された 。しかしながら、タングステンシリサイドなどのコンタクトの使用では、タング ステンのカルコゲナイドへの拡散は付加的なｐ−軌道を提供するであろうし、そ れによって前述のように電子スイッチの能力を高める（ｅｎｈａｎｃｅ）。

ここに開示した内容が本発明の十分で完全な開示をなす目的のために記述された 詳細な実施例の形態で表されたものであることが理解されるべきである。また、 そのような詳細な説明は、添付された請求の範囲に述べられかつ規定された本発 明の真の範囲を限定するように解釈されるべきではない。

ＲＥＳ／ＳＴＡＮＣＥ（ｋｏｈｍｓ）　°（抵抗（キロオーム） ＲＥＳ／ＳＴＡＮＣＥ（ｋｏｈｍｓ） 抵抗（キロオキム） ＴＩＭＥ（ｓｅｃ） 時間（秒） ＴＩＭＥ（ｓｅｃ） 時間（秒） 九Ｉ「　（ヤ） ／／Ｋ　Ｔ（１７ｅ吟 フロントページの続き （３１）優先権主張番号　７８９，２３４（３２）優先日　１９９１年１１月７ 日（３３）優先権主張国　米国（ＵＳ） （３１）優先権主張番号　８８０，７６３（３２）優先日　１９９２年５月８日 （３３）優先権主張国　米国（ＵＳ） （３１）優先権主張番号　８９８，６３５（３２）優先日　１９９２年６月１５ 日（３３）優先権主張国　米国（ＵＳ） （８１）指定国　ＥＰ（ＡＴ、ＢＥ、ＣＨ，ＤＥ。

ＤＫ、ＥＳ、ＦＲ，ＧＢ、ＧＲ，ＩＥ、ＩＴ、ＬＵ、ＭＣ，ＮＬ、ＳＥ）、ＣＡ 、ＪＰ、ＫＲ，ＲＵ（７２）発明者　イエ、キウィ アメリカ合衆国　４８３０７　ミシガン州　ロチニスター　ハンプトン　サーク ル　４００アパートメント　ナンバー　２０１ （７２）発明者　ストランド、ディヴイッド、エイアメリカ合衆国　４８３２３ 　ミシガン州　ウェスト　ブルームフィールド　ゾーンツリ（７２）発明者　ハ ゲンス、ステイーブン、ジェイ。

アメリカ合衆国　４８０７５　ミシガン州　サラスフイールド　アレクサンドリ ア　タウエイ　２ （７２）発明者　ゴンザレスーへルナンデス、イエズスアメリカ合衆国　４８０ ７３　ミシガン州　ローヤル　オーク　マンスフイールド　５００４アパートメ ント　ナンバー　１０１ （７２）発明者　フリッシェ、ヘルムートアメリカ合衆国　６０６３７　イリノ イ州　シカゴ　バックストーン　サウス　５８０１（７２）発明者　コスティレ フ、セルゲイ、エイ。

アメリカ合衆国　４８３０４　ミシガン州　ブルームフィールド　ヒルズ　レノ ックス（７２）発明者　チャオ、ベンジャミン、ニス。

アメリカ合衆国　４８０８３　ミシガン州　トロイシャーウッド　ドライブ　３ ５１３

Claims (52)

【特許請求の範囲】
1. １．（１）電気抵抗値の大ダイナミックレンジと、（２）マルチビット記憶能力 を有する単一セルを提供するように選択された電気入力信号に応答して前記ダイ ナミックレンジ内の複数の抵抗値の一つに固定される能力によって特徴付けられ た、単一セルメモリ素子を規定するメモリ材料からなるポリュームと、前記電気 入力信号を供給して前記メモリ材料を前記ダイナミックレンジ内の選択された抵 抗値に固定するための立体的に配された一対のコンタクトとを含み、 メモリ材料からなる前記単一セルは前記選択された電気信号によって、前記材料 の先の抵抗値にかかわらず、前記ダイナミックレンジ内のいかなる抵抗値にも固 定可能である、電気的に操作され、直接的に上書き可能で、マルチビット、単一 セルメモリ素子。
2. ２．前記単一セルは、均質のカルコゲナイドメモリ材料からなるモノリシック体 であり、前記メモリ材料からなるポリュームは５００〜５，０００Åの厚さを有 するものである、請求の範囲第１項のメモリ素子。
3. ３．前記抵抗値のダイナミックレンジは、電気抵抗値の別個の検出が可能な少な くとも４つのレベルを提供するものである、請求の範囲第１項のメモリ素子。
4. ４．前記メモリ材料は、Ｓｅ，Ｔｅ，Ｇｅ，Ｓｂおよびそれらの混合物または合 金からなる群より選択されたものである、請求の範囲第１項のメモリ素子。
5. ５．前記メモリ材料は、Ｔｅ，ＧｅおよびＳｂをＴｅａＧｅｂＳｂ１００−（ａ ＋ｂ）の組成比で含み、その下付き文字は原子％であり、全体を１００％とし、 ４０≦ａ≦５８および８≦ｂ≦４０としたものである、請求の範囲第４項のメモ リ素子。
6. ６．前記メモリ材料のポリュームは、直径２ミクロン未満の孔に操作的に配され たものである、請求の範囲第１項のメモリ素子。
7. ７．前記メモリ材料を前記ダイナミックレンジ内の任意の抵抗値に固定する前記 選択された電気信号は、１〜２５ボルトの範囲内であり、かつ、信号持続時間が 約５００ナノ秒未満である少なくとも一つの電気信号パルスである、請求の範囲 第１項のメモリ素子。
8. ８．前記選択された電気信号は複数の電気信号パルスであり、かつ、フィードバ ックループは、追加パルスを伝えて前記メモリ素子が前記選択された抵抗値に固 定されることを保証するものである、請求の範囲第７項のメモリ素子。
9. ９．前記メモリ材料からなるポリュームと前記コンタクトは、薄膜材料からなる マトリックスアレイを規定するよう形成され、前記アレイの各メモリ素子は、薄 膜分離素子によって別個に呼出可能な高密度でマルチビットメモリセルの三次元 的なマルチレベルアレイを規定するように前記アレイの他のメモリ素子からアド レス可能に分離されている、請求の範囲第１項のメモリ素子。
10. １０．基体と、 該基体上の複数の行および列に立体的に配され、別個にアドレス可能で、電気的 に活性化され、直接上書き可能で、マルチレベルな複数の単一セルメモリ素子と 、 各別個のメモリ素子と共同して当該素子を残りの複数のメモリ素子から電気的に 分離する分離素子と、電気的に調整可能なフェルミ準位位置を有し、その準位が 実質的に一定の光学的なバンドギャップを維持するが実質的に異なる電気的な抵 抗の大きなダイナミックレンジ上で調整されるべき能力によって特徴付けられ、 さらにマルチレベル記憶能力を有する前記単一セルメモリ素子を提供するように 選択された電気入力信号に応答して前記ダイナミックレンジ内の複数の抵抗値の 一つに固定されるべき能力によって特徴付けられる、メモリ材料からなるポリュ ームによって規定された各単一セルメモリ素子と、 前記各メモリ素子を構成し、電気入力信号を供給して前記メモリ材料を前記ダイ ナミックレンジ内の選択された抵抗値に固定するための立体的に配され、記憶さ れた情報を読み出すと共に前記メモリ材料に情報を書き込むための端子を提供す る一対のコンタクトと、 メモリ材料からなる前記単一セルは、前記選択された電気信号によって、先の固 定値にかかわらず、前記ダイナミックレンジ内のいかなる抵抗値にも固定可能で あり、前記材料は固定信号が終了された後でさえ、前記抵抗値での固定を維持す る能力を有し、および電気的なコンタクトを、前記メモリ材料のポリュームを有 する前記各メモリ素子の一方の側の上と、前記分離素子を有する前記各メモリ素 子の他方の側の上に形成し、これによって各別個のメモリ素子の抵抗値を選択的 にかつ個別的に固定しかつ読み出す手段を提供するアドレスラインとを含む、電 気的に操作され、直接的に上書き可能で、マルチビット、単一セルメモリ素子の メモリアレイ。
11. １１．前記各単一セルメモリ素子は、Ｓｅ，Ｔｅ，Ｇｅ，Ｓｂ，Ｂｉ，Ｐｂ，Ｓ ｎ，Ａｓ，Ｓ，Ｓｉ，Ｐ，Ｏおよびそれらの混合物または合金からなる群より選 択された均質のカルコゲナイドメモリ材料からなるモノリシック体を含む、請求 の範囲第１０項のメモリアレイ。
12. １２．前記ダイナミックレンジおよび前記マルチレベル能は、一つの単一セルメ モリ素子における２値情報の少なくとも１と１／２ビットの記憶を与える、請求 の範囲第１０項のメモリアレイ。
13. １３．前記メモリ材料は、Ｔｅ，ＧｅおよびＳｂをＴｅａＧｅｂＳｂ１００−（ ａ＋ｂ）の組成比で実質的に含み、その下付き文字は原子％であり、全体を１０ ０％とし、４０≦ａ≦５８および８≦ｂ≦４０としたものである、請求の範囲第 ２５項のメモリアレイ。
14. １４．前記メモリ材料を前記ダイナミックレンジ内のいかなる抵抗値に固定する 前記選択された電気信号は、１〜２５ボルトの範囲内であり、かつ、信号持続時 間が約５００ナノ秒未満である少なくとも一つの電気信号パルスである、請求の 範囲第１０項のメモリアレイ。
15. １５．前記選択された電気信号は複数の電気信号パルスであり、かつ、フィード バックループは追加パルスを伝えて前記メモリ素子が前記選択された抵抗値に固 定されることを保証するものである、請求の範囲第１４項のメモリアレイ。
16. １６．前記分離素子は、薄膜ｐ−ｉ−ｎＳｉ合金ダイオードまたはトランジスタ である、請求の範囲第１９項のメモリアレイ。
17. １７．Ｓｅ，Ｔｅ，Ｇｅ，Ｓｂ，Ｂｉ，Ｐｂ，Ｓｎ，Ａｓ，Ｓ，Ｓｉ，Ｐ，Ｏお よびそれらの混合物または合金からなる群より選択された微細結晶質半導体材料 であって、実質的に異なる電気伝導度の大きなダイナミックレンジとその全レン ジの実質的に一定の光学的バンドギャップとによって特徴付けられる材料におけ るバンドエッジに相対的なフェルミ準位位置を準安定な検出可能な複数の位置の うちの任意の一つの位置に調整する方法であって、カルコゲナイド合金材料から なる均質体を提供し、 前記材料にパルスを照射して該材料のフェルミ準位位置を半導体材料のバンドエ ッジに相対する選択位置に調整し、その結果電気伝導度の大きなダイナミックレ ンジ内の与えられた伝導度の値を得、およびフェルミ準位位置を実質的に調整さ れた位置に維持するが前記メモリ材料に対するプログラム化されたパルスの適用 を終了する各ステップを含むフェルミ準位位置を調整する方法。
18. １８．さらにＴｅ，ＧｅおよびＳｂをＴｅａＧｅｂＳｂ１００−（ａ＋ｂ）の組 成比で実質的に含み、その下付き文字は原子％であり、全体を１００％とし、４ ０≦ａ≦５８および８≦ｂ≦４０としたものである材料からなる前記半導体材料 を形成するステップを含む、請求の範囲第１７項の方法。
19. １９．前記半導体材料のフェルミ準位位置の調整は、該材料の抵抗性および反射 性における観察される変化をもたらすように前記材料の電気的および光学的特性 を調整し、前記材料の電気伝導度の前記レンジが選択されたエネルギの選択され た出力および持続時間を有する少なくとも一つのパルスの入力時における抵抗値 および反射率の値のダイナミックレンジを与えるものである、請求の範囲第１７ 項の方法。
20. ２０．前記エネルギパルスの印加／終了を繰り返して前記レンジ内の同一または 異なる電気伝導度に前記半導体材料を調整するステップをさらに含み、前記材料 は伝導度が先に調整されたものであるが前記レンジ内のいかなる電気伝導度にも 調整される能力によって特徴付けられるものである、請求の範囲第１９項の方法 。
21. ２１．微細結晶質半導体材料からなる多元素組成物の電気伝導度を調整する方法 であって、前記成分元素は、相互結合（ｉｎｔｅｒｃｏｕｐｌｅ）して該材料の 結晶の格子構造を形成すると共に、前記調整は、前記多元素組成物の前記成分元 素の少なくとも一つの原子によって寄与された自由電荷の濃度を変えることによ って達成され、前記方法は、 各成分元素の原子を前記組成物に組込んだ格子構造によって規定された所定量の クリスタリットを含む微細結晶質半導体材料の組成物を提供し、前記組成物にお ける成分元素の一つによって寄与された電荷キャリアを加減するように前記材料 に電気信号を適用し、これによって前記材料の電気伝導度が前記一成分元素によ って寄与された自由電荷の濃度に依存する新規の値に調整され、および 前記適用された信号によって決定された自由電荷の濃度を維持し、前記信号の前 記材料への適用を終了した後でさえ前記材料の電気伝導度の新規な値が一定でと どまる各ステップを含む微細結晶質半導体材料からなる多元素組成物の電気伝導 度を調整する方法。
22. ２２．Ｓｅ，Ｔｅ，Ｇｅ，Ｓｂ，Ｂｉ，Ｐｂ，Ｓｎ，Ａｓ，Ｓ，Ｓｉ，Ｐ，Ｏお よびそれらの混合物または合金からなる群より選択された少なくとも１種の均質 のカルコゲナイド元素を含む組成物からなる半導体材料を形成するステップをさ らに含む、請求の範囲第２１項の方法。
23. ２３．Ｔｅ，ＧｅおよびＳｂをＴｅａＧｅｂＳｂ１００−（ａ＋ｂ）の組成比で 実質的に含み、その下付き文字は原子％であり、全体を１００％含し、４０≦ａ ≦５８および８≦ｂ≦４０とした材料からなる前記半導体材料を形成するステッ プをさらに含む、請求の範囲第２２項の方法。
24. ２４．前記適用された信号を、出力および持続時間の選択された少なくとも一つ の電気パルスという形態で提供するステップをさらに含む、請求の範囲第２１項 の方法。
25. ２５．少なくとも一つの成分元素はカルコゲナイドであり、かつ、自由電荷キャ リアの前記調整は孤立電子対の格子の相互作用を調整することによって達成され る、請求の範囲第２１項の方法。
26. ２６．前記信号の適用／終了を繰り返して前記半導体材料を同一または異なる電 気伝導度に調整するステップをさらに含み、前記材料は電気伝導度が先に調整さ れたものであるがある電気伝導度に調整される能力によって特徴付けられるもの である、請求の範囲第２１項の方法。
27. ２７．立体的に配され、記憶された情報を読み出しかつメモリ素子に情報を書き 込むための端子を提供する一対のコンタクトと、 該コンタクト間に配された単一セルメモリ素子を形成するメモリ材料のポリュー ムとを含み、該メモリ材料のポリュームは、Ｓｅ，Ｔｅ，Ｇｅ，Ｓｂ，Ｂｉ，Ｐ ｂ，Ｓｎ，Ａｓ，Ｓ，Ｓｉ，Ｐ，Ｏおよびそれらの混合物または合金からなる群 より選択された複数の成分元素から形成されており、各元素はメモリ材料のポリ ューム全体を通して存在しており、 さらに入力信号を適用してメモリ材料のポリュームを選択された抵抗値に固定す る手段とを含み、前記メモリ材料のポリュームは、該メモリ材料のボリュームの 位置上の組成を変えて実質的に該材料の抵抗を安定化する手段を含み、該メモリ 材料のポリュームは入力信号の投入が終了した後、ドリフトなしに前記選択され た抵抗値への固定をそのままとするのに適合されている、改良された単一セルメ モリ素子。
28. ２８．前記組成を変える手段は組成的に傾斜したメモリ材料のポリュームを含む 、請求の範囲第２７項の改良されたメモリ素子。
29. ２９．前記組成を変える手段は組成的に層化したメモリ材料のポリュームを含む 、請求の範囲第２７項の改良されたメモリ素子。
30. ３０．前記組成を変える手段は、組成的に傾斜し、かつ、組成的に層化したメモ リ材料のポリュームを含み、請求の範囲第２７項の改良されたメモリ素子。
31. ３１．前記傾斜組成物は、Ｇｅ１４Ｓｂ２９Ｔｅ５７からＧｅ２２Ｓｂ２２Ｔｅ ５６まで傾斜した組成を含む、請求の範囲第２８項の改良されたメモリ素子。
32. ３２．前記層化された組成物は、Ｇｅ１４Ｓｂ２９Ｔｅ５７とＧｅ２２Ｓｂ２２ Ｔｅ５６の別個の層を含む、請求の範囲第２９項の改良されたメモリ素子。
33. ３３．前記傾斜組成物と前記層化された組成物の組み合わせば、Ｇｅ２２Ｓｂ２ ２Ｔｅ５６の一層と、Ｇｅ１４Ｓｂ２９Ｔｅ５７とＧｅ２２Ｓｂ２２Ｔｅ５６の 傾斜された一組成物を含む、請求の範囲第３０項の改良されたメモリ素子。
34. ３４．前記傾斜組成物と前記層化された組成物の組み合わせば、Ｇｅ１４Ｓｂ２ ９Ｔｅ５７の一層と、Ｇｅ１４Ｓｂ２９Ｔｅ５７とＧｅ２２Ｓｂ２２Ｔｅ５６の 傾斜された一組成物を含む、請求の範囲第３０項の改良されたメモリ素子。
35. ３５．前記メモリ材料のポリュームと前記コンタクトとは、薄膜材料のマトリッ クスアレイを画定するように形成されており、該アレイ内の各メモリ素子は、薄 膜分離素子によって同一アレイ内の他のメモリ素子からアドレス的に分離されて いる、請求の範囲第２７項の改良されたメモリ素子。
36. ３６．薄膜メモリ素子と分離素子との組み合わせば、別個にアドレス可能な高密 度メモリセルの三次元マルチレベルアレイを画定する、請求の範囲第３５項の改 良されたメモリ素子。
37. ３７．前記メモリ材料のポリュームは、（１）電気抵抗値の大ダイナミックレン ジと、（２）前記メモリ材料のボリュームが先に固定した抵抗値を有しているが 、マルチレベル記憶能力を有する前記単一セルを提供するように選択された電気 入力信号に応答して前記ダイナミックレンジ内の複数の検出可能な値の一つに固 定される能力とによって特徴付けられている、請求の範囲第２７項の改良された メモリ素子。
38. ３８．前記メモリ材料のポリュームは、大きな寸法が約１，０００Å未満である クリスタリットを含む、請求の範囲第２７項の改良されたメモリ素子。
39. ３９．前記メモリ材料は、その成分元素が存在する実質的に分離した層内に不均 等に配されている、請求の範囲第２７項の改良されたメモリ素子。
40. ４０．前記組成的な手段は、バンドギャップを広げる元素の前記材料のポリュー ムヘの添加を含む、請求の範囲第２７項の改良されたメモリ素子。
41. ４１．前記メモリ材料のポリュームの位置上の組成を変える手段は、共有結合に おける増加を含む、請求の範囲第２７項の改良されたメモリ素子。
42. ４２．前記メモリ材料のポリュームは、孤立電子対を含む少なくとも一つの成分 元素を含み、前記メモリ材料のポリュームの位置上の組成を変える手段は、前記 半導体材料のバンドギャップにおける欠陥状態を創作するか、あるいは排除する ための前記孤立電子対の周辺環境の変成を含む、請求の範囲第２７項の改良され たメモリ素子。
43. ４３．（１）電気的に検出可能な少なくとも二つの抵抗値と、（２）データ記憶 能力を有する単一セルを提供するように選択された電気入力信号に応答して前記 検出可能な値の一つに固定される能力とによって特徴付けられるＳｅ，Ｔｅおよ びそれらの混合物および合金からなるカルコゲンを含む単一セルメモリ素子を画 定するメモリ材料のポリュームと、 前記メモリ材料のポリュームに直接接触するように配されたシリコン材料からな り薄膜状の層を含み、前記メモリ材料に記憶された情報を読み出しかつ前記メモ リ材料に情報を書き込むための端子を提供する、立体的に配された二つのコンタ クトからなり、入力信号を適用して前記メモリ材料を選択された抵抗値に固定す る手段；および メモリ材料からなる前記単一セルは、該材料の抵抗値が先に固定されているが、 前記選択された入力信号によって所望の抵抗値に安定化され、かつ、前記材料が 前記固定信号が終了した後に前記固定された値での固定を維持する能力を有して いる、直接上書き可能な単一セルメモリ素子。
44. ４４．前記立体的に配された二つのコンタクトはそれぞれさらに前記メモリ材料 のポリュームから離れたシリコン材料からなる薄膜状の層の上に配されたカーボ ン材料からなる薄膜状の層を含む、請求の範囲第４３項のメモリ素子。
45. ４５．前記立体的に配された二つのコンタクトはそれぞれ前記カーボン材料から なる薄膜状の層上に配されたモリブデン材料からなる薄膜状の層を付加的に含む 、請求の範囲第４４項のメモリ素子。
46. ４６．前記シリコン材料からなる薄膜状の層は、起源的に非晶質状態であり、か つ、初期の形成／スイッチング中に後発的に前記薄膜状の非晶質シリコン材料の 部分が結晶化したものである、請求の範囲第４３項のメモリ素子。
47. ４７．シリコンおよびカーボン材料からなる前記薄膜状の層は、起源的に非晶質 状態であり、かつ、初期の形成／スイッチング中に後発的に非晶質シリコンおよ びカーボン材料からなる前記薄膜状の層が結晶化したものである、請求の範囲第 ４４項のメモリ素子。
48. ４８．前記メモリ材料のポリュームは、Ｃｒ，Ｆｅ，Ｎｉよびそれらの混合物ま たは合金からなる群より選択された遷移金属を付加的に含む、請求の範囲第４３ 項のメモリ素子。
49. ４９．一元素または多元素が、固定抵抗のドリフトを減少させるように前記メモ リ材料のポリュームの全体を通して組成的に傾斜（ｇｒａｄｉｎｇ）されている 、請求の範囲第４３項のメモリ素子。
50. ５０．前記メモリ材料のポリュームは、約１ミクロン未満の孔内に操作的に配さ れている、請求の範囲第４３項のメモリ素子。
51. ５１．前記メモリ材料を所望の抵抗値に固定した前記選択された電気入力信号は 、約１ボルトと約２ボルトとの間のパルス電圧、約０．５ミリアンペアと約１ミ リアンペアとの間のパルス電流を用い、約１００ナノ秒と５００ナノ秒との間の 持続時間の選択されたパルスのうち少なくとも一つのパルスである、請求の範囲 第４３項のメモリ素子。
52. ５２．前記メモリ材料のポリュームと前記コンタクトとは、薄膜材料のマトリッ クスアレイを画定するように形成されており、該アレイ内の各メモリ素子は、薄 膜分離素子によって同一アレイ内の他のメモリ素子からアドレス的に分離されて いる、請求の範囲第４３項のメモリ素子。