JP6886501B2 - メモリを動作させる方法 - Google Patents

メモリを動作させる方法 Download PDF

Info

Publication number
JP6886501B2
JP6886501B2 JP2019161800A JP2019161800A JP6886501B2 JP 6886501 B2 JP6886501 B2 JP 6886501B2 JP 2019161800 A JP2019161800 A JP 2019161800A JP 2019161800 A JP2019161800 A JP 2019161800A JP 6886501 B2 JP6886501 B2 JP 6886501B2
Authority
JP
Japan
Prior art keywords
memory cell
read
memory
voltage
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019161800A
Other languages
English (en)
Other versions
JP2020074252A (ja
Inventor
トルトレッリ，インノチェンツォ
エイチ． タン，スティーヴン
エイチ． タン，スティーヴン
パパギアニ，クリスティーナ
Original Assignee
マイクロン テクノロジー，インク．
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク．, マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2020074252A publication Critical patent/JP2020074252A/ja
Application granted granted Critical
Publication of JP6886501B2 publication Critical patent/JP6886501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Description

本発明は、メモリおよびその動作を含む装置および方法に関する。
従来のメモリセルは、論理状態を記憶するために用いられるメモリ素子、及びセレクタデバイスを備える。メモリ素子およびセレクタデバイスは、クロスポイントアーキテクチャ（ｃｒｏｓｓ−ｐｏｉｎｔ ａｒｃｈｉｔｅｃｔｕｒｅ）を有するメモリアレイにおいて第１の信号線（例えばワード線）と第２の信号線（例えばビット線）が交差するところに位置していてもよい。いくつかのアーキテクチャでは、セレクタはワード線に接続されてもよく、メモリ素子はビット線に接続されてもよい。セレクタデバイスは、漏れ電流を減少させ、データの読み出しおよび／またはデータの書き込み用に単一のメモリ素子を選択するために用いられる場合がある。しかし、個別のメモリ素子およびセレクタデバイスを用いることで、メモリデバイスの製造中に形成すべき材料および／または層の数が増加し、その結果、構造および製造工程がより複雑になる。さらに、セレクタデバイスを作動させ、メモリ素子への書き込みやメモリ素子の読み出しを行うために、高電圧、及び／または、時間幅の長いパルスを与えることが必要となり、メモリデバイスの消費電力が増加する場合がある。
本開示の一実施形態に係る例示的な装置は、論理状態を記憶するように構成され得るメモリセルと、メモリセルに結合された第１のメモリアクセス線と、メモリセルに結合された第２のメモリアクセス線とを備え得る。ここで、第１のメモリアクセス線および第２のメモリアクセス線は、第１の極性を有する第１の電圧をメモリセルに与えて、第１の論理状態をメモリセルに書き込むように構成され得るものであり、第１のメモリアクセス線および第２のメモリアクセス線は、更に、第２の極性を有する第２の電圧をメモリセルに与えて、第２の論理状態をメモリセルに書き込むように構成され得る。
本開示の一実施形態に係る別の例示的な装置は、読み出し動作に応じて、第１の論理状態にある場合は第１のしきい電圧を、第２の論理状態にある場合は第２のしきい電圧を示すように構成され得るメモリセルであって、メモリ素子およびセレクタデバイスの役割を果たすように構成され得るメモリセルと、メモリセルに結合された第１のメモリアクセス線と、メモリセルに結合された第２のメモリアクセス線とを備え得る。ここで第１のメモリアクセス線および第２のメモリアクセス線は、読み出し動作中に、第１の極性を有する読み出しパルスを与えるように構成され得る。
本開示の一実施形態に係る例示的な方法は、第１の極性を有する読み出しパルスを、第１の論理状態または第２の論理状態の書き込みが行われ得るメモリセルに印加することであって、第１の極性を有する書き込みパルスに応じて第１の論理状態の書き込みが行われ、第２の極性を有する書き込みパルスに応じて第２の論理状態の書き込みが行われ得る、ことと、読み出しパルスに応じて、メモリセルを流れる電流を感知することと、当該メモリセルを流れる電流に基づき、メモリセルが第１の論理状態または第２の論理状態にあることを判定することとを含み得る。
本開示の一実施形態に係る別の例示的な方法は、第１の極性または第２の極性を有する書き込みパルスで、ある論理状態にプログラムされたメモリセルに、第１の極性を有する第１の読み出しパルスを印加することと、第１の読み出しパルスに応じてメモリセルの第１のしきい電圧を感知することと、第１の極性を有する第２の読み出しパルスをメモリセルに印加することと、第２の読み出しパルスに応じてメモリセルの第２のしきい電圧を感知することと、第１のしきい電圧と第２のしきい電圧の差を算出することと、メモリセルの論理状態を判定することであって、当該差が閾値を下回る場合、論理状態は第１の状態であると判定され、当該差が閾値を上回る場合、論理状態は第２の状態であると判定される、こととを含み得る。
本開示の一実施形態に係るメモリアレイの一部分を示す図である。 本開示の一実施形態に係るしきい電圧の電圧プロットである。 本開示の一実施形態に係るしきい電圧および読み出しパルス電圧の電圧プロットである。 本開示の一実施形態に係るしきい電圧および読み出しパルス電圧の電圧プロットである。 本開示の一実施形態に係るしきい電圧および読み出しパルス電圧の電圧プロットである。 本開示の一実施形態に係る書き込みパルス電圧の電圧プロットである。 本開示の一実施形態に係る方法のフローチャートである。 本開示の一実施形態に係る方法のフローチャートである。 本開示の一実施形態に係る読み出しパルス電圧の電圧プロットである。 本開示の一実施形態に係る方法のフローチャートである。 相転移メモリアレイの一部分を示す図である。 本開示の一実施形態に係るしきい電圧の電圧プロットである。 本開示の一実施形態に係るメモリのブロック図である。 本開示の一実施形態に係るメモリアレイの一部分の概略図である。 本開示の一実施形態に係るメモリアレイの一部分の概略図である。
本発明の実施形態を十分に理解できるように、以下に詳しい説明をいくつか行う。しかし、それらの特定の詳しい説明がなくとも本発明の実施形態は実践され得る、ということは、当業者にとって明らかであろう。さらに、本明細書に記載された本発明の特定の実施形態は、例として示されるものであり、本発明の範囲をそれらの特定の実施形態に限定するために用いられるべきではない。その他、本発明を不必要に不明確にすることを回避するために、周知の回路、制御信号、タイミングプロトコル、及びソフトウェアの動作は詳細に示さなかった。
あるしきい電圧特性を示すメモリセルを用いるメモリアレイが実装されてもよい。あるしきい電圧特性を示すとは、メモリセルが特定のしきい電圧を有する場合がある、または、有するようにみえる場合がある、ということを意味する。メモリセルでは、あるしきい電圧特性を示した時に閾値事象（ｔｈｒｅｓｈｏｌｄ ｅｖｅｎｔ）が起こる場合も、起こらない場合もある。メモリセルで示されるしきい電圧は、当該メモリセルに印加される読み出しパルスおよび書き込みパルスの相対的な電圧極性に左右され得る。例えば、メモリセルへの書き込みが行われて、その後、同じ電圧極性で読み出しが行われる場合、メモリセルは、読み出しの際に第１のしきい電圧を示すことがあり得る。メモリセルへの書き込みが行われて、その後、異なる（例えば、反対の）電圧極性で読み出しが行われる場合、メモリセルは、読み出しの際に第２のしきい電圧を示すことがあり得る。メモリセルのしきい電圧特性によって、メモリセルがセレクタデバイスおよびメモリ素子の役割を果たすことが可能となり得る。実施形態によっては、メモリセルは電極同士の間に単一の材料層を含み得る。そのようなメモリセルの構造は、クロスポイントメモリアレイ（ｃｒｏｓｓ−ｐｏｉｎｔ ｍｅｍｏｒｙ ａｒｒａｙ）のための簡略化されたアーキテクチャおよび／または他のメモリアーキテクチャにとって有益である。簡略化されたアーキテクチャで必要とされる層をより少なくすることができ、その結果、製造中の処理工程を減少させることができる。
１ビット以上のデータに対応し得る論理状態をメモリセルに書き込んでもよい。異なる極性の電圧を印加して、メモリセルへの書き込みが行われてもよい。単一の極性の電圧を印加して、メモリセルの読み出しが行われてもよい。読み出しのプロトコルおよび書き込みのプロトコルには、メモリセルの、異なる極性によって生じる異なるしきい電圧を利用してもよい。メモリセルは、読み出しおよび書き込みのために、短い、比較的低電力のパルスを必要とする場合がある。実施形態によっては、メモリセルはカルコゲニド材料を含んでもよい。しかし、カルコゲニド材料は、読み出しおよび／または書き込み中に相転移する場合も、しない場合もある。実施形態によっては、カルコゲニド材料は、相転移材料ではない場合もある。従来の相転移メモリアーキテクチャと比較すると、当該メモリセルの場合、熱擾乱が少なくてすむ場合がある。
図１は、本開示の一実施形態に係るメモリアレイ１００の一部分を示す図である。メモリアレイ１００は、第１のアクセス線１０５および第２のアクセス線１２５を備えていてもよい。参照しやすいように、第１のアクセス線をワード線（ＷＬ）と呼び、第２のアクセス線をビット線（ＢＬ）１２５と呼ぶ場合がある。図１に示されるように、ＷＬ１０５はＢＬ１２５と直角に交わる。図１に示されるように、ＷＬ１０５はページに平行に延在し、ＢＬ１２５はページの中へと延在する。メモリセル１１５は、ＷＬ１０５とＢＬ１２５が交差するところに位置していてもよい。メモリセル１１５は、第１の電極１１０によりＷＬ１０５に結合され、第２の電極１２０によりＢＬ１２５に結合されてもよい。メモリセル１１５は、相転移材料の層を含んでもよい。実施形態によっては、カルコゲニドは相転移材料であってもよい。実施形態によっては、メモリセル１１５は、セレン（Ｓｅ）、ひ素（Ａｓ）、及びゲルマニウム（Ｇｅ）を含み得る三元組成物を含んでもよい。実施形態によっては、メモリセル１１５は、シリコン（Ｓｉ）、Ｓｅ、Ａｓ、及びＧｅを含み得る四元組成物を含んでもよい。他の材料も用いられてもよい。メモリセル１１５は、セレクタデバイスおよびメモリ素子の両方の役割を果たす場合がある。
書き込み動作によって、メモリセル１１５に書き込みを行い、少なくとも２つの異なる論理状態（例えば、「１」、「０」）のうちの１つを記憶させてもよい。実施形態によっては、異なる論理状態は、メモリセル１１５の、異なるしきい電圧（ＶＴＨ）で表されてもよい。例えば、論理状態「１」は第１のＶＴＨにより表され、論理状態「０」は第２のＶＴＨにより表されてもよい。メモリセル１１５が示すしきい電圧は、書き込み動作中はメモリセル１１５に印加される書き込みパルスの極性に基づき、読み出し動作中はメモリセル１１５に印加される読み出しパルスの極性に基づく場合がある。書き込みパルスおよび読み出しパルスは、第１のアクセス線１０５および第２のアクセス線１２５を用いて、メモリセル１１５に印加される場合がある。
実施形態によっては、メモリセル１１５は、ＢＬ１２５とＷＬ１０５との間に２端子デバイスとして構成されてもよい。第１の極性でメモリセル１１５に電圧（例えば書き込みパルス）を印加することによって、第１の論理状態をメモリセル１１５に書き込んでもよい。第２の極性でメモリセル１１５に電圧（例えば書き込みパルス）を印加することによって、第２の論理状態をメモリセル１１５に書き込んでもよい。ここで、第２の極性は第１の極性とは反対である場合がある。２つの端子間に電圧（例えば読み出しパルス）を印加することによって、メモリセル１１５の読み出しが行われる。いくつかの実施形態では、第１の極性でメモリセル１１５に電圧を印加することによって、メモリセル１１５の読み出しが行われる。他の実施形態では、第２の極性でメモリセル１１５に電圧を印加することによって、メモリセル１１５の読み出しが行われる。メモリセル１１５の読み出しは、常に同じ極性で行われてもよい。メモリセル１１５への書き込みが行われた時と同じ電圧極性での電圧でメモリセル１１５の読み出しが行われると、メモリセル１１５は第１のＶＴＨを示し得る。メモリセル１１５への書き込みが行われた時とは反対の電圧極性での電圧でメモリセル１１５の読み出しが行われると、メモリセルは第２のＶＴＨを示し得る。異なるしきい電圧を用いて異なる論理状態を表してもよい。
メモリセル１１５が２端子デバイスである場合、２端子間の電圧の相対的な値によって、メモリセル１１５に印加する電圧の大きさおよび極性が決まる。例えば、３Ｖの電圧をＢＬ１２５に、０ＶをＷＬ１０５に与える場合、６Ｖの電圧をＢＬ１２５に、３ＶをＷＬ１０５に与える場合と同じ電圧の大きさおよび極性となる。実施形態によっては、その他の負ではない電圧（例えば、０Ｖまたはそれ以上）、負電圧、及び／または、正電圧が、メモリアクセス線に与えられる場合がある。本明細書で使用する場合、順方向極性は、ＢＬ１２５がＷＬ１０５より高い電圧で設定されていることを示し、逆方向極性は、ＢＬ１２５がＷＬ１０５より低い電圧で設定されていることを示す。しかし、「順方向」極性および「逆方向」極性の使用は一例であり、本発明の実施形態は、本明細書に記載された、極性の特定の方向の実施形態に限定されない。
図２は、本開示の一実施形態に係るメモリセルの２つの論理状態Ｓｔａｔｅ１、Ｓｔａｔｅ０のしきい電圧ＶＴＨ１、ＶＴＨ０の電圧プロット２００である。メモリセルのしきい電圧は、メモリセルの読み出しの際に認められるしきい電圧である。読み出しのたびに、同じ極性、例えば順方向極性での読み出し電圧を用いて、メモリセルの読み出しが行われてもよい。読み出し電圧と同じ極性でメモリセルへの書き込みが行われた場合には、メモリセルでＶＴＨ１が認められることがある。これは論理状態Ｓｔａｔｅ１に対応し得る。例えば、順方向極性でメモリセルへの書き込みが行われたかもしれず、そして順方向極性で読み出しが行われる。反対に、読み出し電圧とは反対の極性でメモリセルへの書き込みが行われた場合には、メモリセルでＶＴＨ０が認められることがある。例えば、逆方向極性でメモリセルへの書き込みが行われたかもしれず、そして順方向極性で読み出しが行われる。図２に示されるように、実施形態によっては、同じ極性で書き込みおよび読み出しが行われたメモリセルと比較すると、反対の極性で書き込みおよび読み出しが行われたメモリセルについて、異なるしきい電圧が認められる場合がある。
図３Ａから図３Ｃは、本開示の実施形態に係る、読み出しパルスによって読み出しが行われた場合のメモリセルのしきい電圧の電圧プロットである。実施形態によっては、メモリセルは、図１に示されるメモリセル１１５を用いて実装されてもよい。読み出しパルスは、ある期間（例えば、１０ｎｓ〜５０ｎｓ）、メモリセルに印加された電圧であってもよい。第１の電圧をビット線に与え、第２の電圧を対応するワード線に与えることによって、読み出しパルスを印加してもよい。実施形態によっては、読み出しパルスは常に同じ極性で印加されてもよい（例えば、全ての読み出しパルスは順方向極性を示し、全ての読み出しパルスは逆方向極性を示す）。
図３Ａは、本開示の一実施形態に係る、Ｓｔａｔｅ１におけるメモリセルのしきい電圧の電圧プロット３００Ａである。図３Ａは、Ｓｔａｔｅ１におけるメモリセルに印加された２つの読み出しパルスを示す。第１の読み出しパルスＲｅａｄ１がメモリセルに印加され得る。メモリセルへの書き込みは、Ｒｅａｄ１の極性と同じ極性を有する書き込みパルスで行われたかもしれない。Ｒｅａｄ１は、Ｓｔａｔｅ１におけるメモリセルのしきい電圧よりも大きな電圧を有し得る。Ｒｅａｄ１が印加されると、メモリセルは、Ｓｔａｔｅ１に対応するしきい電圧ＶＴＨ１を示す。第２の読み出しパルスＲｅａｄ２がメモリセルに印加され得る。Ｒｅａｄ２はＲｅａｄ１と同じ極性を有する。Ｒｅａｄ２が印加されると、メモリセルは、Ｓｔａｔｅ１に対応するしきい電圧ＶＴＨ１を示す。読み出しパルスが、メモリセルへの書き込みが行われた際の極性と同じ極性を有する場合（例えば、順方向極性での書き込み、順方向極性での読み出し、または、逆方向極性での書き込み、逆方向極性での読み出し）、Ｓｔａｔｅ１におけるメモリセルは、読み出し回数にかかわらず、しきい電圧ＶＴＨ１を示し得る。つまり、読み出しパルスの大きさがしきい電圧ＶＴＨ１を上回る場合であっても、Ｓｔａｔｅ１におけるメモリセルの読み出しが破壊読み出しとならない場合がある。同様に、図３Ａに示されてはいないが、Ｒｅａｄ１の大きさ、及び／またはＲｅａｄ２の大きさがＶＴＨ１よりも高くＶＴＨ０よりも低い場合、メモリセルは読み出しパルスごとにしきい電圧ＶＴＨ１を示す。
図３Ｂは、本開示の一実施形態に係る、Ｓｔａｔｅ０におけるメモリセルのしきい電圧の電圧プロット３００Ｂである。図３Ｂは、Ｓｔａｔｅ０におけるメモリセルに印加された２つの読み出しパルスを示す。第１の読み出しパルスＲｅａｄ１がメモリセルに印加され得る。メモリセルへの書き込みは、Ｒｅａｄ１の極性とは反対の極性を有する書き込みパルスで行われたかもしれない（例えば、逆方向極性での書き込み、順方向極性での読み出し、または、順方向極性での書き込み、逆方向極性での読み出し）。Ｒｅａｄ１は、Ｓｔａｔｅ０におけるメモリセルのしきい電圧よりも大きな電圧を有し得る。Ｒｅａｄ１が印加されると、メモリセルは、Ｓｔａｔｅ０に対応するしきい電圧ＶＴＨ０を示す。読み出しパルスＲｅａｄ１に続いて、第２の読み出しパルスＲｅａｄ２がメモリセルに印加され得る。Ｒｅａｄ２はＲｅａｄ１と同じ極性を有する。Ｒｅａｄ２が印加されると、メモリセルは、Ｓｔａｔｅ１に対応するしきい電圧ＶＴＨ１を示す。
図３Ｂに示されるように、Ｓｔａｔｅ０におけるメモリセルの読み出しが、ＶＴＨ０以上の大きさの電圧を有する反対の極性での読み出しパルス（Ｒｅａｄ１）で行われた場合、メモリセルはＳｔａｔｅ１に書き換えられ得る。メモリセルは、次の読み出し（Ｒｅａｄ２）中はＶＴＨ１を示す。つまり、読み出しパルスが、当該読み出しパルスとは反対の極性で既に書き込みが行われたメモリセルのＶＴＨ０以上の電圧を有する場合、Ｓｔａｔｅ０におけるメモリセルに対して破壊読み出しが起こり得る。第１の読み出しパルスの後、メモリセルは書き換えられて、その後の読み出し動作について、メモリセルの論理状態が元に戻る場合がある。
図３Ｃは、本開示の一実施形態に係る、Ｓｔａｔｅ０におけるメモリセルのしきい電圧の電圧プロット３００Ｃである。図３Ｃは、Ｓｔａｔｅ０におけるメモリセルに印加された２つの読み出しパルスを示す。第１の読み出しパルスＲｅａｄ１がメモリセルに印加され得る。メモリセルへの書き込みは、Ｒｅａｄ１の極性とは反対の極性での書き込みパルスで行われたかもしれない。Ｒｅａｄ１は、Ｓｔａｔｅ０におけるメモリセルのしきい電圧よりも小さな電圧を有し得る。Ｒｅａｄ１が印加されると、メモリセルは、Ｓｔａｔｅ０に対応するしきい電圧ＶＴＨ０を示す。しかし、メモリセルは閾値に至らない。第２の読み出しパルスＲｅａｄ２がメモリセルに印加され得る。Ｒｅａｄ２はＲｅａｄ１と同じ極性を有する。Ｒｅａｄ２が印加されると、メモリセルは、Ｓｔａｔｅ０に対応するしきい電圧ＶＴＨ０を示すが、Ｒｅａｄ１が印加された場合と同様、メモリセルは閾値に至らない。
図３Ｃに示されるように、Ｓｔａｔｅ０におけるメモリセルの読み出しが、ＶＴＨ０未満の大きさの電圧を有する反対の極性での読み出しパルス（Ｒｅａｄ１）で行われた場合、メモリセルはＳｔａｔｅ０を維持し得る。メモリセルは、次の読み出しパルス（例えば、Ｒｅａｄ２）の間は、引き続きＶＴＨ０を示し得る。つまり、読み出しパルスがＶＴＨ０未満の電圧を有する場合、読み出しパルスはメモリセルの論理状態を変更しない場合がある。図３Ｃに示されるように、読み出しパルスＲｅａｄ１およびＲｅａｄ２の大きさは、しきい電圧ＶＴＨ０とＶＴＨ０の間にあるように選択され得る。
図３Ａから図３Ｃに示されるように、読み出しパルスの電圧の大きさ、及びメモリセルの論理状態に少なくともある程度基づき、読み出しパルスはメモリセルの論理状態に影響を与える場合も、与えない場合もある。読み出しパルスの電圧の大きさは、読み出しパルスがメモリセルに与える望ましい効果に基づき選択され得る（例えば、非破壊読み出しについてはＶＴＨ０未満、破壊読み出しについてはＶＴＨ０超）。
図４は、本開示の一実施形態に係る２つの書き込みパルス４０５、４１０の電圧プロット４００である。書き込み動作中に、書き込みパルス４０５、４１０を用いて、図１に示されるメモリセル１１５のようなメモリセルに論理状態を書き込んでもよい。第１の電圧をＢＬに、第２の電圧をＷＬに与えることによって、書き込みパルスを印加してもよい。結果的にメモリセルに印加される電圧は、第１の電圧と第２の電圧の差である。書き込みパルスは、読み出しパルスと同じ時間幅であってもよい。実施形態によっては、時間幅は１０ｎｓ〜５０ｎｓである。実施形態によっては、時間幅は１〜１００ｎｓである。実施形態によっては、時間幅は１ｎｓ〜１μｓである。実施形態によっては、メモリセルへの書き込みは、メモリセルの読み出しと同じ時間がかかる場合がある。図４では方形パルスとして示されているが、他の形の書き込みパルスが実現されてもよい。他の好適な書き込みパルスの形としては、それらに限定はされないが、三角、台形、及び／または、正弦曲線がある。実施形態によっては、書き込みパルスは立ち上がりエッジおよび／または立ち下がりエッジを含み得る。
図３Ａ〜図３Ｃを参照して説明した読み出しパルスとは異なり、書き込みパルスの極性は、第１の極性または第２の極性（例えば、順方向極性または逆方向極性）のどちらかであり得る。書き込みパルス４０５は、第１の極性でメモリセルに電圧ＶＷ１を印加する場合がある（例えば、６Ｖでビット線、０Ｖでワード線に）。書き込みパルス４０５の極性は、読み出しパルスの極性と同じであり得る。このことによって、第１の論理状態（Ｓｔａｔｅ１）がメモリセルに書き込まれる場合がある。図２に示されるように、書き込みパルス４０５がメモリセルにＳｔａｔｅ１を書き込むと、メモリセルは読み出しが行われる際にしきい電圧ＶＴＨ１を示す。
書き込みパルス４１０は、第２の極性でメモリセルに電圧ＶＷ０を印加する場合がある（例えば、−６Ｖでビット線、０Ｖでワード線に、または、０Ｖでビット線、６Ｖでワード線に）。書き込みパルス４１０は、書き込みパルス４０５および（図３Ａ〜図３Ｃに示される読み出しパルスのような）読み出しパルスとは反対の極性を有し得る。書き込みパルス４１０は、第２の論理状態（Ｓｔａｔｅ０）をメモリセルに書き込む場合がある。図２に示されるように、書き込みパルス４１０がメモリセルにＳｔａｔｅ０を書き込むと、メモリセルは読み出しが行われる際にしきい電圧ＶＴＨ０を示す。
実施形態によっては、ＶＷ０およびＶＷ１の電圧の大きさは同じであってもよい。実施形態によっては、ＶＷ０およびＶＷ１の大きさは異なっていてもよい。ＶＷ０およびＶＷ１の大きさは、それぞれＳｔａｔｅ０およびＳｔａｔｅ１のしきい電圧ＶＴＨ０およびＶＴＨ１のうちの大きい方以上であるように選択されてもよい。例えば、｜ＶＷ０｜＝｜ＶＷ１｜＝６Ｖ、ＶＴＨ１＝４．５Ｖ、ＶＴＨ０＝５．５Ｖである。実施形態によっては、書き込みパルスの大きさは、読み出しパルスと同じであってもよい。実施形態によっては、書き込みパルスの大きさは、読み出しパルスよりも大きくてもよい。
図２〜図４に示されるように、読み出し動作中のメモリセルの、認められるしきい電圧は、メモリセルへの書き込みのために印加される電圧の極性、及び、メモリセルの読み出しのために次に印加される電圧の極性に少なくともある程度基づいて、異なるしきい電圧に設定されてもよい。異なるしきい電圧を用いて異なる論理状態に対応させてもよい。実施形態によっては、メモリセルは、閾値切り替えタイプの２端子デバイスの役割を果たす場合がある。つまり、しきい電圧を下回ると、デバイスは「オフ」になり、伝導される電流はわずか、または全くない。しきい電圧を上回ると、デバイスは「オン」になり、ある電流、及び／または、しきい電流を上回る電流が伝導される。特定のパルス極性で読み出しおよび書き込みが行われることで生じる異なるしきい電圧によって、メモリセルがセレクタデバイスおよびメモリ素子の両方の役割を果たすことが可能になる場合がある。このことによって、複雑ではないアーキテクチャを有するメモリアレイを利用することができる。例えば、メモリアレイのメモリセルを製造する際に、追加の電極層でセレクタとメモリ層を別々に分離する必要はなくなり得る。実施形態によっては、メモリアレイはクロスポイントメモリアレイであってもよい。実施形態によっては、メモリアレイは３次元クロスポイントアーキテクチャを有してもよい。
図２〜図４を参照して説明したようなしきい電圧特性を有するメモリセルに、様々な書き込みプロトコルおよび読み出しプロトコルが用いられ得る。
図５は、本開示の一実施形態に係るメモリセルの読み出し方法５００のフローチャートである。実施形態によっては、メモリセルは図１に示されたメモリセル１１５で実装されてもよい。メモリセルは、図２〜図４に示されたしきい電圧特性を示し得る。
電圧ＶＲの読み出しパルスがメモリセルに印加され得る。読み出しパルスは、読み出しパルスが印加されるたびに同じ極性であってもよい。図５では、読み出しパルスは、論理状態Ｓｔａｔｅ１をメモリセルに書き込むのに用いられる書き込みパルスと同じ極性を有し得る。読み出しパルスの電圧ＶＲは、Ｓｔａｔｅ１のしきい電圧ＶＴＨ１とＳｔａｔｅ０のしきい電圧ＶＴＨ０の間にあるように選択されてもよい（例えば、ＶＴＨ１≦ＶＲ＜ＶＴＨ０）。実施形態によっては、ＶＲ＝５Ｖ、ＶＴＨ１＝４．５Ｖ、ＶＴＨ０＝５．５Ｖである。言い換えると、ＶＲは、Ｓｔａｔｅ１におけるメモリセルが閾値に至るのに十分高い電圧であり得るが、Ｓｔａｔｅ０におけるメモリセルが閾値に至るには低すぎることがある。
読み出しが行われたメモリセルに結合されたビット線に接続されたセンス増幅器を用いて、メモリセルを流れる電流を検出してもよい。センス増幅器は、読み出し動作に応じてメモリセルを流れる電流を感知し、メモリセルによって記憶された論理状態を示す出力信号を与えるように構成されてもよい。センス増幅器は、メモリセルを含むメモリに含まれていてもよい。例えば、センス増幅器は、メモリアレイに結合され得る、当該メモリの他の読み出し／書き込み回路、デコード回路、レジスタ回路などと共に含まれていてもよい。
読み出しパルスがＳｔａｔｅ１におけるメモリセルに印加されると、読み出しパルスがメモリセルのしきい電圧を超えるため、メモリセルは電流を伝導する。センス増幅器は、メモリセルを流れる電流ＩＳを検出してもよい。読み出しパルスがＳｔａｔｅ０におけるメモリセルに印加されると、読み出しパルスがメモリセルのしきい電圧を超えないため、メモリセルは電流を伝導しない。センス増幅器は、メモリセルを流れる電流をわずかに検出する、または、全く検出しないかもしれない。メモリセルによって記憶された論理状態を読み取るために、しきい電流ＩＴＨを定めてもよい。しきい電流ＩＴＨは、読み出しパルスに応じてメモリセルが閾値に至らない場合にメモリセルを流れ得る電流より大きく設定され得るが、読み出しパルスに応じてメモリセルが閾値に至った場合にメモリセルを流れる電流以下に設定され得る。つまり、しきい電流ＩＴＨは、ビット線および／またはワード線の漏れ電流よりも高くなければならない。センス増幅器がＩＳ≧ＩＴＨを検出すると、Ｓｔａｔｅ１がメモリセルから読み出される場合がある。センス増幅器がＩＳ＜ＩＴＨを検出すると、Ｓｔａｔｅ０がメモリセルから読み出される場合がある。実施形態によっては、メモリセルによって記憶された論理状態は、読み出しパルスに応じて電流ＩＳがもたらす電圧に基づいていてもよい。例えば、結果として得られる電圧を基準電圧と比較してもよい。ここで、第１の論理状態に対応する、結果として得られる電圧は、基準電圧よりも小さく、第２の論理状態に対応する、結果として得られる電圧は、基準電圧よりも大きい。
メモリセルの読み出し方法５００は、非破壊的であり得る。つまり、メモリセルの読み出しが行われた後、メモリセルの論理状態を書き換える必要がない場合がある。実施形態によっては、記憶された論理状態を維持するために、適切な書き込みパルスを印加することによって、メモリセルの論理状態を定期的にリフレッシュしてもよい。メモリセルをリフレッシュすることによって、読み出し擾乱誤差を減少させる、または、取り除くことができる。実施形態によっては、メモリセルの論理状態のリフレッシュは必要ない場合がある。
図６は、本開示の一実施形態に係るメモリセルの別の読み出し方法６００のフローチャートである。方法６００は、図７に示される傾斜電圧読み出しパルスＲｅａｄ１、Ｒｅａｄ２を用いる場合がある。読み出しパルスは、ＶＲの最大電圧までの上昇電圧レベルを印加し得る。読み出しパルスは同じ極性であってもよい。読み出しパルスは、論理状態Ｓｔａｔｅ１の書き込みを行うために用いられる書き込みパルスと同じ極性を有してもよく、また、論理状態Ｓｔａｔｅ０のメモリセルへの書き込みを行うために用いられる書き込みパルスとは反対の極性を有してもよい。読み出しパルスの最大電圧ＶＲは、Ｓｔａｔｅ１のしきい電圧ＶＴＨ１およびＳｔａｔｅ０のしきい電圧ＶＴＨ０よりも大きくなるように選択されてもよい（ＶＴＨ１＜ＶＴＨ０≦ＶＲ）。例えば、実施形態によっては、ＶＲ＝６Ｖ、ＶＴＨ１＝４．５Ｖ、ＶＴＨ０＝５．５Ｖである。読み出しパルスの最大電圧は、双方の論理状態におけるメモリセルが閾値に至るのに十分な高さの電圧であり得る。
ステップ６０５で、読み出しパルスＲｅａｄ１をメモリセルに印加する。ステップ６１０で、メモリセルの第１のしきい電圧ＶＴＨＦを測定する。ステップ６１５で、読み出しパルスＲｅａｄ２をメモリセルに印加し、ステップ６２０で、第２のしきい電圧ＶＴＨＳを測定する。実施形態によっては、読み出しパルスの印加と同時に、メモリセルのしきい電圧の測定を行ってもよい。例えば、Ｒｅａｄ１パルスが最大電圧ＶＲまで上昇すると、メモリセルが電流を伝導する電圧が判定され、この電圧が第１のしきい電圧ＶＴＨＦを表す。同様に、Ｒｅａｄ２パルスが最大電圧ＶＲまで上昇すると、メモリセルが電流を伝導する電圧が判定され、この電圧が第２のしきい電圧ＶＴＨＳを表す。
ステップ６２５で、ＶＴＨＦとＶＴＨＳの差を判定する。上述したように、メモリセルへの書き込みが、読み出しパルスとは反対の極性を有する書き込みパルスで行われる場合、読み出しの際に、メモリセルはより高いしきい電圧を示す。しかし、読み出しパルスが、メモリセルが閾値に至るのに十分な高さの電圧を有する場合、次の読み出し中に、メモリセルはより低いしきい電圧を示す。このような特性が図３Ｂで示されている。したがって、ＶＴＨＦとＶＴＨＳの差が、ある大きさを上回ると判定される場合（例えば、０．２５Ｖ、０．５Ｖ）、メモリセルは読み出しパルスとは反対の極性を有する書き込みパルスによってプログラムされたことになる（例えば、図２〜図４のＳｔａｔｅ０）。ＶＴＨＦとＶＴＨＳの差がわずかであると判定される場合、メモリセルは読み出しパルスと同じ極性を有する書き込みパルスによってプログラムされたことになる（例えば、図２〜図４のＳｔａｔｅ１）。
実施形態によっては、Ｒｅａｄ１およびＲｅａｄ２は、ＶＲまで上昇しない場合がある。正確にいえば、Ｒｅａｄ１およびＲｅａｄ２は、それぞれのしきい電圧が検出されるまでしか上昇しない場合がある。
メモリセルの読み出し方法６００は、破壊的であり得る。つまり、Ｒｅａｄ１およびＲｅａｄ２の印加によって、メモリセルのしきい電圧が変更され、その結果、メモリセルの論理状態が変更される。結果として、メモリセルの読み出しが行われた後、メモリセルの論理状態の書き換えが必要な場合がある。例えば、Ｓｔａｔｅ０におけるメモリセルは、読み出し動作中にＳｔａｔｅ１に変更される。ステップ６２５の後に、メモリセルの論理状態の書き換えが行われる場合がある。
上昇した電圧パルスのＲｅａｄ１およびＲｅａｄ２を、図７を参照して説明したが、実施形態によっては、Ｒｅａｄ１およびＲｅａｄ２の電圧は、本開示の範囲から逸脱することなく、非線形的に（例えば、指数関数的に）上昇する場合がある。
図６に示されていない代替実施形態では、例えばメモリセルが閾値に至った際にメモリセルが電流を伝導する場合、メモリセルを流れる電流を、読み出しパルスごとに感知してもよい。そして、それらの読み出しパルスの感知された電流の差を算出し、メモリセルの論理状態を判定してもよい。本代替実施形態では、ＶＲは、図５を参照して示し上述した方法５００と同様、異なる論理状態のしきい電圧の間にあり得る。本代替実施形態によって、メモリセルの非破壊読み出しが起こる場合がある。
実施形態によっては、メモリセルへの書き込みは、図４を参照して上述したように、第１の極性または第２の極性のいずれかの、単一の書き込みパルスによって行われてもよい。実施形態によっては、メモリセルの読み出しは、書き込みの前に行われてもよい。図８は、本開示の一実施形態に係る、論理状態のメモリセルへの書き込みが行われる前にメモリセルの読み出しを行う方法８００のフローチャートである。
ステップ８０５で、読み出しパルスをメモリセルに印加し、ステップ８１０で、メモリセルの論理状態を読み取る。実施形態によっては、ステップ８０５および８１０でのメモリセルの読み出しは、図５に示される方法５００を用いて実施されてもよい。現在、メモリセルが、書き込まれる論理状態にある場合、当該方法はステップ８１５ａで終了する。現在、メモリセルが、書き込まれる論理状態とは異なる論理状態にプログラムされている場合、メモリセルの書き込みがステップ８１５ｂで行われる。適切な書き込みパルスを印加し、望ましい論理状態を書き込むことによって、メモリセルの書き込みが行われてもよい。例えば、図４に示される書き込みパルスのうちの１つを用いて、メモリセルをプログラムしてもよい。書き込みパルスの電圧が読み出しパルスの電圧よりも大きい場合（例えば、６Ｖ対５Ｖ）に、書き込みの前にメモリセルを読み出すことで、メモリアレイの動作中に必要とされる高い電圧パルスの回数を減少させることができる。
他の書き込みプロトコルおよび読み出しプロトコル、並びに／または、本明細書で説明したプロトコルへの変更を、本開示の原理から逸脱することなく、用いてもよい。例えば、いくつかの方法においては、電流および／または電圧の感知は、特定の期間に限定される場合がある。当該期間は、読み出しパルスの開始から、読み出しパルスの開始後のある時点までであり得る（例えば、２０ｎｓ）。実施形態によっては、メモリセルの読み出しは順方向極性で行われ、書き込みは順方向極性または逆方向極性のいずれかで行われてもよい。実施形態によっては、メモリセルの読み出しは逆方向極性で行われ、書き込みは順方向極性または逆方向極性のいずれかで行われてもよい。
実施形態によっては、逆方向極性で読み出しが行われた場合、メモリセルのカルコゲニド材料における２つの論理状態のしきい電圧の差は、より大きくなり得る。実施形態によっては、順方向極性で読み出しが行われた場合、メモリセルのカルコゲニド材料における２つの論理状態のしきい電圧の差は、より大きくなり得る。読み出しパルスの極性は、しきい電圧同士の差が最大であるように選択されてもよい。
図９は、従来のメモリアレイ９００の一部分を示す図である。メモリアレイ９００は、ワード線（ＷＬ）９０５およびビット線（ＢＬ）９３５を備えていてもよい。図９に示されるように、ＷＬ９０５はページの平面に平行に延在し、ＢＬ９３５は、ＷＬ９０５と直角に交わり、ページの平面の中へと延在する。セレクタデバイス９１５は、ＷＬ９０５とＢＬ９３５が交差するところに位置していてもよい。セレクタデバイス９１５は、第１の電極９１０によりＷＬ９０５に結合され、そして第２の電極９２０に結合されてもよい。電極９２０は、セレクタデバイス９１５をメモリ素子９２５に結合してもよい。メモリ素子９２５は、第３の電極９３０によりＢＬ９３５に結合されてもよい。メモリ素子９２５は、カルコゲニド材料の層を含んでいてもよい。実施形態によっては、カルコゲニド材料は相転移材料であってもよいが、他の材料が用いられてもよい。実施形態によっては、セレクタデバイス９１５はまた、カルコゲニド材料の層を含んでいてもよい。他の材料もまた、用いられてもよい。
本開示の代替実施形態では、図４〜図８を参照して説明したような、複数の異なる電圧極性でメモリセルの読み出しや書き込みを行うためのプロトコルは、メモリアレイのセレクタデバイスおよびメモリ素子、例えば、図９に示されたセレクタデバイス９１５およびメモリ素子９２５、に適用されてもよい。図１に示されたメモリセル１１５と同様、セレクタデバイスおよびメモリ素子は、図２に示されるような、異なるしきい電圧で表される２つ以上の論理状態に書き込みが行われ得る。異なる書き込み極性および読み出し極性のしきい電圧は、セレクタデバイスおよびメモリ素子全体における相加効果をもたらす場合がある。図１０の電圧プロットにおいて示されるように、セレクタデバイスおよびメモリ素子の異なる論理状態のしきい電圧の差は、メモリセルの異なる論理状態のしきい電圧の差よりも大きいことがあり得る。つまり、｜ＶＴＨ０−ＶＴＨ１｜＜｜ＶＴＨ０＋Ｎ−ＶＴＨ１｜であり、ＶＴＨ０＋Ｎは、セレクタデバイスおよびメモリ素子の相加効果に起因する、異なる論理状態のしきい電圧の大きさのさらなる差を、電圧ＶＴＨ０に加えたものである。このしきい電圧間のより大きな差は、異なる論理状態を検出するための大きなマージンをもたらし得る。図１０では、メモリセル、並びに、セレクタデバイスおよびメモリ素子の両方について、同じしきい電圧ＶＴＨ１を有するＳｔａｔｅ１が示されているが、実施形態によっては、メモリセルのＳｔａｔｅ１のしきい電圧は、セレクタデバイスおよびメモリ素子のＳｔａｔｅ１のしきい電圧とは異なっていてもよい。
図１１は、本開示の一実施形態に係るメモリ１１００を示す。メモリ１１００は、データを記憶するように構成された複数のメモリセルを備えるメモリアレイ１１６０を含む。様々な信号線、ワード線（ＷＬ）、及びビット線（ＢＬ）を用いることで、アレイ内でメモリセルへのアクセスを行うことができる。メモリセルは、相転移メモリセルのような不揮発性メモリセルであってもよく、または、概していかなる種類のメモリセルであってもよい。メモリセルは、１ビットのデータ用の、データを記憶するように構成されたシングルレベルセルであってもよい。メモリセルはまた、２ビット以上のデータ用の、データを記憶するように構成されたマルチレベルセルであってもよい。
コマンド、アドレス情報、及び書き込みデータが、入力／出力（Ｉ／Ｏ）バス１１２８を介して送信された連続するＩ／Ｏの組として、メモリ１１００に与えられてもよい。同様に、読み出しデータが、Ｉ／Ｏバス１１２８を介してメモリ１１００から与えられてもよい。データストローブ信号ＤＱＳが、データストローブバス１１３０を介して送信されてもよい。データのメモリへの伝送またはデータのメモリからの伝送のためのタイミング情報を提供するために、ＤＱＳ信号を用いてもよい。Ｉ／Ｏバス１１２８は、Ｉ／Ｏバス１１２８と、内部データバス１１２２、内部アドレスバス１１２４、及び内部コマンドバス１１２６との間のデータ信号、アドレス情報信号、及び他の信号のルーティングを行うＩ／Ｏ制御回路１１２０に接続される。Ｉ／Ｏ制御回路１１２０によって、アドレス情報がアドレスレジスタ１１２５に与えられて、一時的に格納されてもよい。Ｉ／Ｏ制御回路１１２０は、状態レジスタバス１１３２を介して状態レジスタ１１３４に接続される。状態レジスタ１１３４によって格納された状態ビットは、メモリ１１００に与えられた読み出し状態コマンドに応じて、Ｉ／Ｏ制御回路１１２０によって与えられてもよい。状態ビットは、それぞれの値を有し、メモリおよびその動作の様々な側面の状態条件を示す。
メモリ１１００はまた、外部から（例えば、ＣＥ＃、ＣＬＥ、ＡＬＥ、ＣＬＫ、Ｗ／Ｒ＃、及びＷＰ＃）またはコマンドバス１１２６を介して多数の制御信号を受信してメモリ１１００の動作を制御する制御論理回路１１１０も備える。コマンドレジスタ１１３６は、内部コマンドバス１１２６に接続されて、Ｉ／Ｏ制御回路１１２０によって受信された情報を格納したり、当該情報を制御論理回路１１１０に与えたりする。制御論理回路１１１０は更に、状態レジスタバス１１３２を介して状態レジスタ１１３４にアクセスし、例えば、状態条件が変化するにつれて状態ビットを更新してもよい。制御論理回路１１１０は更に、待機／使用中回路１１３８に接続されて、メモリ１１００が動作する準備ができているのか、使用中なのかを示すために当該メモリによって与えられ得る待機／使用中信号Ｒ／Ｂ＃の値（例えば論理値）を制御する。制御論理回路１１１０は、内部制御信号をメモリ１１００の様々な回路に与えるように構成されてもよい。例えば、メモリアクセスコマンド（例えば、読み出し、書き込み、プログラム）の受信に応じて、制御論理回路１１１０は、様々なメモリアクセス回路のメモリアクセス動作の実行を制御するために、内部制御信号を与えてもよい。様々なメモリアクセス回路は、メモリアクセス動作中に用いられるものであり、概して、ロウデコーダやカラムデコーダのような回路、信号線ドライバ、データレジスタ１１８０およびキャッシュレジスタ１１７０、Ｉ／Ｏ回路などを含んでもよい。
アドレスレジスタ１１２５は、ロウデコーダ１１４０にブロック−ロウアドレス信号を、カラムデコーダ１１５０にカラムアドレス信号を与える。ロウデコーダ１１４０およびカラムデコーダ１１５０は、メモリ動作（例えば、読み出し動作、プログラム動作、及び消去動作）のためのメモリセルブロックの選択に用いられてもよい。ロウデコーダ１１４０および／またはカラムデコーダ１１５０は、メモリアレイ１１６０における１つ以上の信号線にバイアス信号を与えるように構成された１つ以上の信号線ドライバを含んでもよい。
実施形態によっては、メモリアレイ１１６０のメモリセル上での書き込み動作中に、選択されたワード線に第１の電圧（例えば０Ｖ）が与えられてもよく、選択されたビット線に第２の電圧が与えられてもよい。メモリセルは、選択されたワード線とビット線の交差するところに位置していてもよい。第２の電圧は、選択されたワード線およびビット線に対応するアドレスに格納される論理状態に応じて、ワード線に与えられた電圧よりも高い、または、低いことがあり得る（例えば、「１」に対しては−６Ｖ、「０」に対しては＋６Ｖ）。実施形態によっては、書き込み動作中に、選択されたビット線には、常に特定の電圧が与えられてもよく、ワード線には、アドレスに格納される論理状態に応じて、当該ビット線の電圧よりも高い電圧または低い電圧が与えられることがあり得る。
実施形態によっては、メモリセル上での読み出し動作中に、選択されたワード線に第１の電圧（例えば０Ｖ）が与えられてもよく、選択されたビット線に第２の電圧（例えば−５Ｖ、＋５Ｖ）が与えられてもよい。メモリセルは、選択されたワード線とビット線の交差するところに位置していてもよい。第２の電圧は、ワード線に与えられた第１の電圧よりも大きい、または、小さいことがあり得るが、第２の電圧は、書き出し動作ごとに同じ電圧極性をもたらすことがあり得る。メモリセルの論理状態は、選択されたビット線に接続されたセンス増幅器によって読み取られてもよい。メモリセルの読み取られた論理状態は、データレジスタ１１８０に与えられてもよい。
図１２は、本開示の一実施形態に係るメモリセルのアレイ１２００の一部分を示す図である。実施形態によっては、アレイ１２００を用いて、図１１のメモリアレイ１１６０を実装してもよい。図１２に示された実施例では、アレイ１２００は、本明細書でワード線と呼ばれることがある、第１の数の導電線１２３０−０、１２３０−１、・・・、１２３０−Ｎ（例えばアクセス線）と、本明細書でビット線と呼ばれることがある、第２の数の導電線１２２０−０、１２２０−１、・・・、１２２０−Ｍ（例えばアクセス線）とを備えるクロスポイントアレイ（ｃｒｏｓｓ−ｐｏｉｎｔ ａｒｒａｙ）である。メモリセル１２２５は、ワード線１２３０−０、１２３０−１、・・・、１２３０−Ｎと、ビット線１２２０−０、１２２０−１、１２２０−Ｍがそれぞれ交差するところに位置づけられていてもよく、メモリセル１２２５は、例えば、メモリセル１２２５の電極として作用する特定のワード線１２３０−０、１２３０−１、・・・、１２３０−Ｎおよびビット線１２２０−０、１２２０−１、・・・、１２２０−Ｍを備える２端子アーキテクチャにおいて、機能することができる。
メモリセル１２２５は、例えば、いくつかのメモリセルの種類のうち、ＲＲＡＭセル、ＣＢＲＡＭセル、ＰＣＲＡＭセル、及び／または、ＳＴＴ−ＲＡＭセルなどの抵抗可変メモリセルであり得る。メモリセル１２２５は、異なるデータ状態にプログラム可能な材料（例えば、カルコゲニド）であり得る。例えば、メモリセル１２２５への書き込みを行い、例えば印加された書き込み電圧および／または電流パルスに応じて、特定のデータ状態に対応する特定のレベルを記憶させてもよい。実施形態は１つ以上の特定の材料に限定されない。例えば、材料は、ドープされた、またはドープされていない様々な材料でできたカルコゲニドであり得る。記憶素子の製作のために用いられ得る材料の他の例としては、二元金属酸化物材料、巨大磁気抵抗材料、及び／または、様々な抵抗可変高分子材料などがある。
動作中に、選択されたワード線１２３０−０、１２３０−１、・・・、１２３０−Ｎおよびビット線１２２０−０、１２２０−１、１２２０−Ｍを介して、アレイ１２００のメモリセル１２２５に電圧（例えば書き込み電圧）を印加することによって、メモリセル１２２５への書き込みが行われ得る。例えば、選択されたワード線１２３０−０、１２３０−１、・・・、１２３０−Ｎに印加された特定の電圧に応じて、それぞれのメモリセルに対応するビット線１２２０−０、１２２０−１、１２２０−Ｍを流れる電流を感知することによって、メモリセル１２２５のデータ状態を判定するために、感知動作（例えば読み出し動作）を用いることがあり得る。ここで、選択されたワード線１２３０−０、１２３０−１、・・・、１２３０−Ｎには、それぞれのメモリセルが結合されている。
図１３は、メモリセルのアレイ１３００の一部分を示す図である。実施形態によっては、アレイ１３００を用いて、図１１のメモリアレイ１１６０を実装してもよい。図１３に示された実施例では、アレイ１３００は、クロスポイントメモリアレイアーキテクチャ（例えば、３次元（３Ｄ）クロスポイントメモリアレイアーキテクチャ）で構成されている。このマルチデッキ構成（ｍｕｌｔｉ−ｄｅｃｋ）のクロスポイントメモリアレイ１３００は、第１の方向に延在するワード線（例えば、１３３０−０、１３３０−１、・・・、１３３０−Ｎや１３１２−０、１３１２−１、・・・、１３１２−Ｎ）と、第２の方向に延在するビット線（例えば、１３２０−０、１３２０−１、・・・、１３２０−Ｎや１３１４−０、１３１４−１、・・・、１３１４−Ｍ）が互い違いになった（例えば、交互配置された）複数のデッキ同士の間に配置された、多数の連続するメモリセル（例えば、１３０５、１３１５、１３２５）を備える。デッキの数は、例えば、増やすこともできるし、減らすこともできる。１つのメモリセル１３０５、１３２５が、それぞれのビット線（例えば、１３２０−０、１３２０−１、・・・、１３２０−Ｎや１３１４−０、１３１４−１、・・・、１３１４−Ｍ）およびワード線（例えば、１３３０−０、１３３０−１、・・・、１３３０−Ｎや１３１２−０、１３１２−１、・・・、１３１２−Ｎ）と直接電気的に結合され、かつ、電気的に直列の状態になるように、メモリセル１３０５、１３２５の各々はワード線とビット線との間に構成され得る。例えば、アレイ１３００は、個別にアドレス指定可能な（例えば、ランダムにアドレス指定可能な）メモリセルの３次元マトリクスを備え得る。当該アドレス指定可能なメモリセルは、１つ以上の記憶素子と同じ程度に高い粒度で、データ操作（例えば、読み取って書き込む）のためにアクセスすることができる。多くの実施形態では、メモリアレイ１３００に含まれるビット線、ワード線、及び／または、メモリセルの数は、図１３の実施例で示された数よりも多くてもよく、少なくてもよい。
本発明の実施形態に係るメモリは、様々な電子デバイスのうちのいずれかにおいて用いられてもよく、様々な電子デバイスには、コンピューティングシステム、電子記憶システム、カメラ、電話機、無線機器、ディスプレイ、チップセット、セットトップボックス、またはゲーム機が含まれるが、それらに限定はされない。
本発明の特定の実施形態を例示の目的で本明細書に記載したが、本発明の趣旨および範囲から逸脱することなく、様々な変更を行うことができる、ということが、上述の説明から理解されよう。したがって、本発明は添付の請求項以外によって限定されることはない。

Claims (9)

  1. 第１の極性を有する読み出しパルスを、第１の論理状態または第２の論理状態が書き込まれたメモリセルに印加することであって、前記メモリセルは、セレクタデバイス及びメモリ素子の両方の役割を果たすように構成された単一の層を含み、前記第１の極性を有する書き込みパルスに応じて前記第１の論理状態が書き込まれ、第２の極性を有する前記書き込みパルスに応じて前記第２の論理状態が書き込まれ、前記メモリセルは、前記第１の論理状態が書き込まれた場合に第１のしきい電圧を示し、前記メモリセルは、前記第２の論理状態が書き込まれた場合に第２のしきい電圧を示す、ことと、
    前記読み出しパルスに応じて、前記メモリセルを流れる電流を感知することと、
    前記メモリセルを流れる前記電流に基づき、前記メモリセルが前記第１の論理状態または前記第２の論理状態にあることを判定することと、
    を含む方法。
  2. 前記メモリセルを流れる前記電流がしきい電流を下回る場合、前記メモリセルは前記第２の論理状態にあると判定され、前記メモリセルを流れる前記電流が前記しきい電流以上である場合、前記メモリセルは前記第１の論理状態にあると判定される、請求項１に記載の方法。
  3. 前記電流はセンス増幅器で感知される、請求項１に記載の方法。
  4. 前記読み出しパルスの大きさは、前記書き込みパルスの大きさよりも小さい、請求項１に記載の方法。
  5. 前記読み出しパルスおよび前記書き込みパルスの時間幅は、１ナノ秒〜１マイクロ秒の間である、請求項１に記載の方法。
  6. 前記メモリセルの論理状態が所望の論理状態ではないと判定された場合、前記第１の極性または前記第２の極性を有する前記書き込みパルスで、所望の論理状態を前記メモリセルに書き込むことを更に含む、請求項１に記載の方法。
  7. 前記メモリセルに前記読み出しパルスを印加することは、前記第１の論理状態または前記第２の論理状態を破壊する、請求項１に記載の方法。
  8. 前記メモリセルに結合された第１のメモリアクセス線に負電圧を与え、かつ、前記メモリセルに結合された第２のメモリアクセス線に正電圧を与えて、前記第１の極性を有する前記書き込みパルスを与えることを更に含む、請求項１に記載の方法。
  9. 前記メモリセルに結合された第１のメモリアクセス線に第１の負ではない電圧を与え、かつ、前記メモリセルに結合された第２のメモリアクセス線に、前記第１の負ではない電圧よりも大きい第２の負ではない電圧を与えて、前記第１の極性を有する前記書き込みパルスを与えることを更に含む、請求項１に記載の方法。
JP2019161800A 2015-11-04 2019-09-05 メモリを動作させる方法 Active JP6886501B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/932,746 US10134470B2 (en) 2015-11-04 2015-11-04 Apparatuses and methods including memory and operation of same
US14/932,746 2015-11-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018522576A Division JP6585845B2 (ja) 2015-11-04 2016-10-25 メモリおよびその動作を含む装置および方法

Publications (2)

Publication Number Publication Date
JP2020074252A JP2020074252A (ja) 2020-05-14
JP6886501B2 true JP6886501B2 (ja) 2021-06-16

Family

ID=58635163

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018522576A Active JP6585845B2 (ja) 2015-11-04 2016-10-25 メモリおよびその動作を含む装置および方法
JP2019161800A Active JP6886501B2 (ja) 2015-11-04 2019-09-05 メモリを動作させる方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018522576A Active JP6585845B2 (ja) 2015-11-04 2016-10-25 メモリおよびその動作を含む装置および方法

Country Status (8)

Country Link
US (4) US10134470B2 (ja)
EP (1) EP3371810B1 (ja)
JP (2) JP6585845B2 (ja)
KR (3) KR102464272B1 (ja)
CN (1) CN108475519B (ja)
SG (1) SG11201803583TA (ja)
TW (1) TWI649751B (ja)
WO (1) WO2017078988A1 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
US10152262B2 (en) * 2016-05-03 2018-12-11 Micron Technology, Inc. Memory access techniques in memory devices with multiple partitions
US9881972B2 (en) 2016-05-20 2018-01-30 Micron Technology, Inc. Array of memory cells and methods of forming an array of memory cells
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10157670B2 (en) 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
KR20180064084A (ko) * 2016-12-05 2018-06-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10096655B1 (en) 2017-04-07 2018-10-09 Micron Technology, Inc. Three dimensional memory array
US10461128B2 (en) 2017-04-26 2019-10-29 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of elevationally-outer-tier memory cells and elevationally-inner-tier memory cells
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10263039B2 (en) 2017-06-26 2019-04-16 Micron Technology, Inc. Memory cells having resistors and formation of the same
US10510957B2 (en) 2017-07-26 2019-12-17 Micron Technology, Inc. Self-aligned memory decks in cross-point memory arrays
US10573362B2 (en) 2017-08-29 2020-02-25 Micron Technology, Inc. Decode circuitry coupled to a memory array
US10128437B1 (en) 2017-08-31 2018-11-13 Micron Technology, Inc. Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods
US10395738B2 (en) 2017-11-30 2019-08-27 Micron Technology, Inc. Operations on memory cells
US10366747B2 (en) 2017-11-30 2019-07-30 Micron Technology, Inc. Comparing input data to stored data
US10546632B2 (en) 2017-12-14 2020-01-28 Micron Technology, Inc. Multi-level self-selecting memory device
US10381075B2 (en) 2017-12-14 2019-08-13 Micron Technology, Inc. Techniques to access a self-selecting memory device
US10566052B2 (en) * 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US11475951B2 (en) 2017-12-24 2022-10-18 Micron Technology, Inc. Material implication operations in memory
US10424376B2 (en) 2017-12-24 2019-09-24 Micron Technology, Inc. Material implication operations in memory
US10269442B1 (en) 2017-12-28 2019-04-23 Micron Technology, Inc. Drift mitigation with embedded refresh
US10354729B1 (en) 2017-12-28 2019-07-16 Micron Technology, Inc. Polarity-conditioned memory cell write operations
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10607664B2 (en) * 2018-03-22 2020-03-31 Micron Technology, Inc. Sub-threshold voltage leakage current tracking
US10424372B1 (en) * 2018-04-19 2019-09-24 Micron Technology, Inc. Apparatuses and methods for sensing memory cells
US10755781B2 (en) * 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
US10803939B2 (en) * 2018-08-22 2020-10-13 Micron Technology, Inc. Techniques for programming a memory cell
US10777275B2 (en) 2018-09-26 2020-09-15 Intel Corporation Reset refresh techniques for self-selecting memory
US11335402B2 (en) 2018-12-19 2022-05-17 Micron Technology, Inc. Systems and techniques for accessing multiple memory cells concurrently
US11164627B2 (en) 2019-01-25 2021-11-02 Micron Technology, Inc. Polarity-written cell architectures for a memory device
US10985212B2 (en) * 2019-04-16 2021-04-20 Micron Technology, Inc. Multi-component cell architectures for a memory device
US10957741B2 (en) 2019-05-01 2021-03-23 Micron Technology, Inc. Multitier arrangements of integrated devices, and methods of forming sense/access lines
KR20200129453A (ko) 2019-05-08 2020-11-18 에스케이하이닉스 주식회사 전자장치, 메모리 소자, 및 메모리 소자의 동작방법
US11538513B2 (en) 2019-08-16 2022-12-27 Micron Technology, Inc. Memory element for weight update in a neural network
US11114156B2 (en) 2019-10-22 2021-09-07 Micron Technology, Inc. Read spike mitigation in integrated circuit memory
CN114730835A (zh) 2019-11-15 2022-07-08 金俊成 含有硫属化合物的存储器单元的组分、其结构、其制造方法及其操作方法
KR20220095255A (ko) 2019-12-03 2022-07-06 마이크론 테크놀로지, 인크 메모리 셀에 액세스하기 위한 방법 및 시스템
CN114787926A (zh) * 2019-12-03 2022-07-22 美光科技公司 存储器装置及其操作方法
TWI760924B (zh) * 2019-12-03 2022-04-11 美商美光科技公司 用於存取記憶體單元之方法及系統
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array
US11430509B2 (en) 2020-02-21 2022-08-30 Micron Technology, Inc. Varying-polarity read operations for polarity-written memory cells
US11170853B2 (en) 2020-03-04 2021-11-09 Micron Technology, Inc. Modified write voltage for memory devices
US11355554B2 (en) 2020-05-08 2022-06-07 Micron Technology, Inc. Sense lines in three-dimensional memory arrays, and methods of forming the same
US11404120B2 (en) 2020-05-13 2022-08-02 Micron Technology, Inc. Refresh operation of a memory cell
KR20220030125A (ko) 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 메모리 셀 및 메모리 셀의 동작 방법
KR20220041581A (ko) 2020-09-25 2022-04-01 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작 방법
WO2022101655A1 (en) * 2020-11-11 2022-05-19 Micron Technology, Inc. Method and system for accessing memory cells
US11664074B2 (en) 2021-06-02 2023-05-30 Micron Technology, Inc. Programming intermediate state to store data in self-selecting memory cells
US11694747B2 (en) * 2021-06-03 2023-07-04 Micron Technology, Inc. Self-selecting memory cells configured to store more than one bit per memory cell
US11763910B2 (en) 2021-10-20 2023-09-19 Micron Technology, Inc. Multi-command memory accesses

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2514582C2 (de) * 1975-04-03 1977-05-26 Siemens Ag Schaltung zur erzeugung von leseimpulsen
JP3647736B2 (ja) 2000-09-29 2005-05-18 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US6873538B2 (en) 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
KR100634330B1 (ko) 2002-08-14 2006-10-16 인텔 코포레이션 구조적인 위상 변화 메모리 셀의 동작 방법, 집적 회로 및장치
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US6856534B2 (en) 2002-09-30 2005-02-15 Texas Instruments Incorporated Ferroelectric memory with wide operating voltage and multi-bit storage per cell
US7606059B2 (en) 2003-03-18 2009-10-20 Kabushiki Kaisha Toshiba Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array
CN1764982B (zh) * 2003-03-18 2011-03-23 株式会社东芝 相变存储器装置及其制造方法
US7394680B2 (en) * 2003-03-18 2008-07-01 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element with a recording layer electrode served as a cation source in a write or erase mode
CN100394603C (zh) 2003-04-03 2008-06-11 株式会社东芝 相变存储装置
US7499315B2 (en) * 2003-06-11 2009-03-03 Ovonyx, Inc. Programmable matrix array with chalcogenide material
US7180767B2 (en) 2003-06-18 2007-02-20 Macronix International Co., Ltd. Multi-level memory device and methods for programming and reading the same
US20050041467A1 (en) 2003-06-18 2005-02-24 Macronix International Co., Ltd. Chalcogenide memory
JP4424952B2 (ja) * 2003-09-16 2010-03-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
TW200527656A (en) 2004-02-05 2005-08-16 Renesas Tech Corp Semiconductor device
US8527604B2 (en) 2004-02-12 2013-09-03 Unity Works Media Managed rich media system and method
JP4701427B2 (ja) 2004-04-28 2011-06-15 パナソニック株式会社 スイッチング素子およびそれを用いたアレイ型機能素子
EP2204813B1 (en) 2004-05-03 2012-09-19 Unity Semiconductor Corporation Non-volatile programmable memory
US7106625B2 (en) 2004-07-06 2006-09-12 Macronix International Co, Td Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same
CN101702328B (zh) 2004-09-24 2013-03-06 旺宏电子股份有限公司 三维储存器元件及其操作方法
US7324377B2 (en) 2004-10-29 2008-01-29 Macronix International Co., Ltd. Apparatus and method for programming and erasing virtual ground EEPROM without disturbing adjacent cells
GB0424767D0 (en) 2004-11-10 2004-12-08 Koninkl Philips Electronics Nv Method for generating images and optical device
US7200045B2 (en) 2004-12-30 2007-04-03 Macronix International Company, Ltd. Method for programming a charge-trapping nonvolatile memory cell by raised-Vs channel initialed secondary electron injection (CHISEL)
TWI431761B (zh) 2005-02-10 2014-03-21 Renesas Electronics Corp 半導體積體電路裝置
JP4535439B2 (ja) 2005-02-10 2010-09-01 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7280390B2 (en) 2005-04-14 2007-10-09 Ovonyx, Inc. Reading phase change memories without triggering reset cell threshold devices
JP5049483B2 (ja) 2005-04-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
US7426128B2 (en) 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
US7345907B2 (en) 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
KR100729357B1 (ko) 2005-08-25 2007-06-15 삼성전자주식회사 읽기 속도를 향상시킬 수 있는 플래시 메모리 장치
US7289359B2 (en) 2005-09-09 2007-10-30 Macronix International Co., Ltd. Systems and methods for using a single reference cell in a dual bit flash memory
JP2007088626A (ja) 2005-09-20 2007-04-05 Sony Corp テレビジョン装置
WO2007088626A1 (ja) 2006-02-02 2007-08-09 Renesas Technology Corp. 半導体装置
KR20070082473A (ko) * 2006-02-16 2007-08-21 삼성전자주식회사 문턱 전압제어 ｐｒａｍ의 프로그램 방법
US7626859B2 (en) * 2006-02-16 2009-12-01 Samsung Electronics Co., Ltd. Phase-change random access memory and programming method
US7414883B2 (en) * 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
JP2007324544A (ja) 2006-06-05 2007-12-13 Fuji Xerox Co Ltd 積層型半導体パッケージ
US7542338B2 (en) 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
KR101446581B1 (ko) * 2006-07-31 2014-10-06 쌘디스크 3디 엘엘씨 멀티-레벨 수동 소자 메모리 셀 어레이를 판독하는 방법과 장치
KR100874910B1 (ko) 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
US7697316B2 (en) 2006-12-07 2010-04-13 Macronix International Co., Ltd. Multi-level cell resistance random access memory with metal oxides
US7515461B2 (en) 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US7609559B2 (en) 2007-01-12 2009-10-27 Micron Technology, Inc. Word line drivers having a low pass filter circuit in non-volatile memory device
ITRM20070107A1 (it) 2007-02-27 2008-08-28 Micron Technology Inc Sistema di inibizione di autoboost locale con linea di parole schermata
JP5539610B2 (ja) * 2007-03-02 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリのプログラム方法と読み出し方法
US7960224B2 (en) 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
KR101469831B1 (ko) 2007-04-30 2014-12-09 삼성전자주식회사 향상된 읽기 성능을 갖는 멀티-레벨 상변환 메모리 장치 및그것의 읽기 방법
KR101219774B1 (ko) 2007-07-20 2013-01-18 삼성전자주식회사 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
KR20090016199A (ko) * 2007-08-10 2009-02-13 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그 동작방법
KR101374319B1 (ko) 2007-08-24 2014-03-17 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
US9304555B2 (en) 2007-09-12 2016-04-05 Devicefidelity, Inc. Magnetically coupling radio frequency antennas
JP5172269B2 (ja) 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
US8098517B2 (en) 2007-10-31 2012-01-17 Ovonyx, Inc. Method of restoring variable resistance memory device
KR20090045653A (ko) 2007-11-02 2009-05-08 삼성전자주식회사 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이
DE102008003637B4 (de) 2008-01-09 2010-05-12 Qimonda Ag Integrierter Schaltkreis, Verfahren zum Programmieren einer Speicherzellen-Anordnung eines Integrierten Schaltkreises, und Speichermodul
US8077505B2 (en) * 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
CN102057438A (zh) 2008-06-11 2011-05-11 Nxp股份有限公司 相变存储器装置和控制方法
JP5227133B2 (ja) * 2008-10-06 2013-07-03 株式会社日立製作所 半導体記憶装置
US8009455B2 (en) 2009-01-20 2011-08-30 Ovonyx, Inc. Programmable resistance memory
KR101519363B1 (ko) 2009-02-16 2015-05-13 삼성전자 주식회사 저항체를 이용한 멀티 레벨 비휘발성 메모리 장치
JP2010192521A (ja) 2009-02-16 2010-09-02 Fujitsu Ltd 半導体装置の製造方法及びｔｅｇ素子
JP4956598B2 (ja) 2009-02-27 2012-06-20 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
US20100226163A1 (en) * 2009-03-04 2010-09-09 Savransky Semyon D Method of resistive memory programming and associated devices and materials
JP2010244607A (ja) 2009-04-03 2010-10-28 Elpida Memory Inc 半導体記憶装置
US8829646B2 (en) 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
US20100284211A1 (en) 2009-05-05 2010-11-11 Michael Hennessey Multilevel Nonvolatile Memory via Dual Polarity Programming
US8098507B2 (en) 2009-07-13 2012-01-17 Seagate Technology Llc Hierarchical cross-point array of non-volatile memory
US8248836B2 (en) 2009-07-13 2012-08-21 Seagate Technology Llc Non-volatile memory cell stack with dual resistive elements
JP5558090B2 (ja) 2009-12-16 2014-07-23 株式会社東芝 抵抗変化型メモリセルアレイ
US8847186B2 (en) 2009-12-31 2014-09-30 Micron Technology, Inc. Self-selecting PCM device not requiring a dedicated selector transistor
WO2011087038A1 (ja) 2010-01-13 2011-07-21 株式会社日立製作所 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法
KR20110088906A (ko) 2010-01-29 2011-08-04 삼성전자주식회사 가변 저항 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8848421B2 (en) * 2010-03-30 2014-09-30 Panasonic Corporation Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US8828788B2 (en) * 2010-05-11 2014-09-09 Micron Technology, Inc. Forming electrodes for chalcogenide containing devices
KR101623546B1 (ko) 2010-05-28 2016-05-23 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US20110297912A1 (en) 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
TW201212318A (en) 2010-06-18 2012-03-16 Sandisk 3D Llc Memory cell with resistance-switching layers and lateral arrangement
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
US8803214B2 (en) 2010-06-28 2014-08-12 Micron Technology, Inc. Three dimensional memory and methods of forming the same
JP2012064254A (ja) 2010-09-14 2012-03-29 Toshiba Corp 不揮発性半導体記憶装置
US8462580B2 (en) 2010-11-17 2013-06-11 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternatrie polarity
US9227456B2 (en) 2010-12-14 2016-01-05 Sandisk 3D Llc Memories with cylindrical read/write stacks
KR20120073086A (ko) * 2010-12-24 2012-07-04 삼성전자주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US8487293B2 (en) * 2010-12-30 2013-07-16 Micron Technology, Inc. Bipolar switching memory cell with built-in “on ”state rectifying current-voltage characteristics
JP5723253B2 (ja) 2011-01-31 2015-05-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2012174766A (ja) 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子
US8891293B2 (en) 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
WO2012178114A2 (en) 2011-06-24 2012-12-27 Rambus Inc. Resistance memory cell
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
KR101807247B1 (ko) 2011-09-23 2017-12-11 삼성전자주식회사 3차원 반도체 장치의 제조 방법
US8958233B2 (en) 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
US20150002433A1 (en) 2011-11-18 2015-01-01 Sony Ericsson Mobile Communications Ab Method and apparatus for performing a zooming action
JP2013114737A (ja) 2011-11-28 2013-06-10 Internatl Business Mach Corp <Ibm> 相変化メモリ・セルをプログラミングするための方法、コンピュータ・プログラム、および装置、ならびに相変化メモリ・デバイス（相変化メモリ・セルのプログラミング）
JP5915121B2 (ja) 2011-11-30 2016-05-11 凸版印刷株式会社 抵抗変化型不揮発性メモリ
US8614911B2 (en) 2011-12-22 2013-12-24 International Business Machines Corporation Energy-efficient row driver for programming phase change memory
US8854872B2 (en) 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory
KR20130091146A (ko) 2012-02-07 2013-08-16 삼성전자주식회사 비휘발성 메모리 셀 및 이를 포함하는 비휘발성 메모리 장치
KR101929530B1 (ko) * 2012-02-21 2019-03-15 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 구동 방법
GB2502569A (en) 2012-05-31 2013-12-04 Ibm Programming of gated phase-change memory cells
US9183929B2 (en) 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
US8729523B2 (en) 2012-08-31 2014-05-20 Micron Technology, Inc. Three dimensional memory array architecture
US8841649B2 (en) 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
JP2014049745A (ja) 2012-08-31 2014-03-17 Toshiba Corp 半導体記憶装置、及びその製造方法
US9947396B2 (en) * 2012-09-18 2018-04-17 Chuo University Nonvolatile storage device and method of controlling the same
KR101956794B1 (ko) 2012-09-20 2019-03-13 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US8913422B2 (en) 2012-09-28 2014-12-16 Intel Corporation Decreased switching current in spin-transfer torque memory
US9437266B2 (en) 2012-11-13 2016-09-06 Macronix International Co., Ltd. Unipolar programmable metallization cell
JP6251688B2 (ja) 2012-12-26 2017-12-20 ソニーセミコンダクタソリューションズ株式会社 記憶装置およびその製造方法
US9001554B2 (en) * 2013-01-10 2015-04-07 Intermolecular, Inc. Resistive random access memory cell having three or more resistive states
US8964442B2 (en) 2013-01-14 2015-02-24 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US10546998B2 (en) 2013-02-05 2020-01-28 Micron Technology, Inc. Methods of forming memory and methods of forming vertically-stacked structures
US8861258B2 (en) 2013-02-21 2014-10-14 Sandisk 3D Llc Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device
US9118007B2 (en) * 2013-03-14 2015-08-25 Crossbar, Inc. RRAM with dual mode operation
US9047944B2 (en) * 2013-04-24 2015-06-02 Micron Technology, Inc. Resistance variable memory sensing
US9230646B2 (en) 2013-04-25 2016-01-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and control method thereof
KR20140128482A (ko) 2013-04-25 2014-11-06 에스케이하이닉스 주식회사 저항변화 메모리 소자와 이를 위한 쓰기제어 회로, 이를 포함하는 메모리 장치 및 데이터 처리 시스템과 동작 방법
JP6251885B2 (ja) * 2013-04-26 2017-12-27 パナソニックＩｐマネジメント株式会社 抵抗変化型不揮発性記憶装置およびその書き込み方法
US9728584B2 (en) 2013-06-11 2017-08-08 Micron Technology, Inc. Three dimensional memory array with select device
KR102131274B1 (ko) 2013-06-28 2020-07-07 엘지이노텍 주식회사 조명 유닛
US9105468B2 (en) 2013-09-06 2015-08-11 Sandisk 3D Llc Vertical bit line wide band gap TFT decoder
US9312005B2 (en) 2013-09-10 2016-04-12 Micron Technology, Inc. Accessing memory cells in parallel in a cross-point array
KR102184989B1 (ko) 2013-09-11 2020-12-01 삼성전자주식회사 반도체 패키지 및 그 제조방법
US20150070965A1 (en) 2013-09-12 2015-03-12 Sandisk 3D Llc FET LOW CURRENT 3D ReRAM NON-VOLATILE STORAGE
KR102189684B1 (ko) 2013-12-05 2020-12-11 삼성전자주식회사 반도체 메모리 장치의 동작 방법
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
JP6613142B2 (ja) * 2014-01-17 2019-11-27 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置
KR102159258B1 (ko) * 2014-04-04 2020-09-23 삼성전자 주식회사 메모리 장치 및 상기 메모리 장치의 동작 방법
US9275730B2 (en) 2014-04-11 2016-03-01 Micron Technology, Inc. Apparatuses and methods of reading memory cells based on response to a test pulse
US20150311031A1 (en) 2014-04-25 2015-10-29 Ims Nanofabrication Ag Multi-Beam Tool for Cutting Patterns
KR101646365B1 (ko) 2014-10-27 2016-08-08 한양대학교 산학협력단 3차원 크로스바-포인트 수직 다층 구조의 상보적 저항 스위칭 메모리 소자
US9620712B2 (en) 2014-10-31 2017-04-11 Sandisk Technologies Llc Concave word line and convex interlayer dielectric for protecting a read/write layer
US9990990B2 (en) 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
US20160225459A1 (en) 2015-01-30 2016-08-04 Micron Technology, Inc. Apparatuses operable in multiple power modes and methods of operating the same
US9514815B1 (en) 2015-05-13 2016-12-06 Macronix International Co., Ltd. Verify scheme for ReRAM
US9805794B1 (en) 2015-05-19 2017-10-31 Crossbar, Inc. Enhanced erasing of two-terminal memory
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US9799381B1 (en) 2016-09-28 2017-10-24 Intel Corporation Double-polarity memory read
US10157670B2 (en) 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same

Also Published As

Publication number Publication date
KR20200105966A (ko) 2020-09-09
KR20180063356A (ko) 2018-06-11
US11615844B2 (en) 2023-03-28
KR102305388B1 (ko) 2021-09-28
JP2019502224A (ja) 2019-01-24
EP3371810A1 (en) 2018-09-12
WO2017078988A1 (en) 2017-05-11
US11074971B2 (en) 2021-07-27
CN108475519B (zh) 2022-08-16
CN108475519A (zh) 2018-08-31
EP3371810B1 (en) 2023-07-12
US10134470B2 (en) 2018-11-20
US20190325957A1 (en) 2019-10-24
TWI649751B (zh) 2019-02-01
US20220013173A1 (en) 2022-01-13
SG11201803583TA (en) 2018-05-30
JP6585845B2 (ja) 2019-10-02
TW201729199A (zh) 2017-08-16
JP2020074252A (ja) 2020-05-14
KR102464272B1 (ko) 2022-11-07
EP3371810A4 (en) 2019-06-12
US20190027218A1 (en) 2019-01-24
US20170125097A1 (en) 2017-05-04
US10418102B2 (en) 2019-09-17
KR20210118476A (ko) 2021-09-30

Similar Documents

Publication Publication Date Title
JP6886501B2 (ja) メモリを動作させる方法
US11798620B2 (en) Apparatuses including multi-level memory cells and methods of operation of same
US10600481B2 (en) Apparatuses including memory cells and methods of operation of same
JP4189395B2 (ja) 不揮発性半導体記憶装置及び読み出し方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201119

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20201119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210514

R150 Certificate of patent or registration of utility model

Ref document number: 6886501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150