KR101646365B1 - 3차원 크로스바-포인트 수직 다층 구조의 상보적 저항 스위칭 메모리 소자 - Google Patents

3차원 크로스바-포인트 수직 다층 구조의 상보적 저항 스위칭 메모리 소자 Download PDF

Info

Publication number
KR101646365B1
KR101646365B1 KR1020140145928A KR20140145928A KR101646365B1 KR 101646365 B1 KR101646365 B1 KR 101646365B1 KR 1020140145928 A KR1020140145928 A KR 1020140145928A KR 20140145928 A KR20140145928 A KR 20140145928A KR 101646365 B1 KR101646365 B1 KR 101646365B1
Authority
KR
South Korea
Prior art keywords
oxide
switching memory
resistance switching
memory unit
complementary resistance
Prior art date
Application number
KR1020140145928A
Other languages
English (en)
Other versions
KR20160049574A (ko
Inventor
홍진표
이아람
배윤철
백광호
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020140145928A priority Critical patent/KR101646365B1/ko
Priority to US15/521,961 priority patent/US20170330916A1/en
Priority to PCT/KR2015/010719 priority patent/WO2016068515A1/ko
Publication of KR20160049574A publication Critical patent/KR20160049574A/ko
Application granted granted Critical
Publication of KR101646365B1 publication Critical patent/KR101646365B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/18—Memory cell being a nanowire having RADIAL composition
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

3차원 크로스바-포인트 수직 다층 구조의 상보적 저항 스위칭 메모리 소자를 제공한다. 3차원 구조의 상보적 저항 스위칭 메모리 소자는 도전성 필러, 상기 도전성 필러의 외주면을 둘러싸되, 상호 이격하여 위치하는 복수개의 상보적 저항 스위칭 메모리 단위소자들 및 상기 상보적 저항 스위칭 메모리 단위소자의 외주면에 접하되, 상기 도전성 필러와 교차하도록 위치하는 복수개의 워드전극라인들을 포함하고, 상기 상보적 저항 스위칭 메모리 단위소자는, 상기 도전성 필러의 외주면을 둘러싸는 제1 산화물 반도체막, 상기 제1 산화물 반도체막을 둘러싸는 도전막 및 상기 도전막을 둘러싸는 제2 산화물 반도체막을 포함할 수 있다. 따라서, 3층 구조의 CRS(complementary resistive switching) 소자를 단위 소자로 적용하여 선택소자 없이도 효율적인 쓰고 읽기가 가능한 CRS 기반 3차원 크로스바-포인트 수직 구조의 저항변화 메모리 소자를 제공할 수 있다.

Description

3차원 크로스바-포인트 수직 다층 구조의 상보적 저항 스위칭 메모리 소자{3D vertical complementary resistive switching memory device based on multi-layer matrix}
본 발명은 저항변화 메모리 소자에 관한 것으로, 더욱 자세하게는 선택소자가 필요 없는 3차원 크로스바-포인트 수직 다층 구조의 상보적 저항 스위칭 메모리 소자에 관한 것이다.
최근, 디지털 정보통신 및 가전산업의 발달로 인해 기존의 전하 제어를 기반으로 한 소자의 연구는 한계점에 이른 것으로 알려지고 있다. 이러한 한계점을 극복하기 위해 상 변화 및 자기장의 변화 등을 이용한 새로운 메모리 소자에 관한 연구가 진행되고 있다. 연구가 진행되는 새로운 메모리 소자들의 정보저장방식은 물질의 상태변화를 유도하여 물질 자체가 가지는 저항을 변화시키는 원리를 이용한다.
비휘발성 메모리의 대표소자인 플래시 메모리의 경우, 데이터의 프로그램 및 소거 동작을 위해 높은 동작전압이 요구된다. 따라서, 45 nm 이하의 선폭으로 스케일 다운(scale down)시, 인접하는 셀들 사이의 간섭으로 인해 오동작이 발생할 수 있으며, 느린 동작속도 및 과도한 소비전력이 문제가 되고 있다.
다른 비휘발성 메모리인 자성 소자(Magnetic RAM, MRAM)는 복잡한 제조공정 및 다층 구조, 읽기/쓰기 동작의 작은 마진으로 인해 상용화에 일정한 문제가 있다. 따라서, 이들을 대체할 수 있는 차세대 비휘발성 메모리 소자의 개발은 필수적인 연구 분야라 할 수 있다.
저항변화 메모리 소자(Resistive RAM, ReRAM) 소자는 박막에 상/하부 전극이 배치되고, 상/하부 전극 사이에 산화물 박막 재질의 저항변화층이 포함되는 구조를 가진다. 메모리 동작은 저항변화층에 인가되는 전압에 따라 저항변화층의 저항 상태가 변화되는 현상을 이용하여 구현된다.
이러한 저항변화 메모리 소자를 크로스바-포인트 수직 삼차원 구조로 개발 시 필수적으로 누설전류(leakage current)가 발생하며 이를 제어하기 위해서는 다양한 선택소자(selection device)들이 필수적으로 요구되고 있다. 예를 들어, 대한민국 공개특허 제10-2013-0137509호(2013.12.17.)에서는 선택소자를 포함하는 저항 변화 메모리 장치가 개시되어 있다.
하지만, 아직까지 크로스바-포인트 3차원 구조에서 선택소자로 사용할 수 있는 구조 및 소재의 개발이 지연되고 있으며, 선택소자를 실현하는 공정의 어려움 등이 존재하고 있다.
이는 궁극적으로 저항 변화 메모리소자의 3차원 다층구조를 이용한 수직 구조의 적용의 제한을 가져 온다.
본 발명이 해결하고자 하는 과제는 3층 구조의 CRS(complementary resistive switching) 소자를 단위 소자로 적용하여 선택소자 없이도 효율적인 쓰고 읽기가 가능한 CRS 기반 3차원 크로스바-포인트 수직 구조의 저항변화 메모리 소자를 제공함에 있다.
또한, 이러한 CRS 소자를 단위 소자로 적용 시, 인접 단위저항층간 발생될 수 있는 오작동을 방지할 수 있는 3차원 구조의 저항변화 메모리 소자를 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 3차원 구조의 상보적 저항 스위칭 메모리 소자를 제공한다. 상기 3차원 구조의 상보적 저항 스위칭 메모리 소자는 도전성 필러, 상기 도전성 필러의 외주면을 둘러싸되, 상호 이격하여 위치하는 복수개의 상보적 저항 스위칭 메모리 단위소자들 및 상기 상보적 저항 스위칭 메모리 단위소자의 외주면에 접하되, 상기 도전성 필러와 교차하도록 위치하는 복수개의 워드전극라인들을 포함할 수 있다. 이때의 상보적 저항 스위칭 메모리 단위소자는, 상기 도전성 필러의 외주면을 둘러싸는 제1 산화물 반도체막, 상기 제1 산화물 반도체막을 둘러싸는 도전막 및 상기 도전막을 둘러싸는 제2 산화물 반도체막을 포함할 수 있다.
또한, 본 발명은 크로스바-포인트 수직 구조인 것을 특징으로 한다.
또한, 상기 상보적 저항 스위칭 메모리 단위소자는 자체선택 특성을 갖는 것을 특징으로 한다.
또한, 상기 제1 산화물 반도체막 또는 제2 산화물 반도체막은 Ti 산화물, Mg 산화물, Ni 산화물, Zn 산화물, Hf 산화물, Ta 산화물, Al 산화물, W 산화물, Cu 산화물 또는 Ce 산화물을 포함할 수 있다.
또한, 상기 상보적 저항 스위칭 메모리 단위소자들의 인접거리는 10 nm 이상인 것을 특징으로 한다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 3차원 구조의 상보적 저항 스위칭 메모리 소자를 제공한다. 상기 3차원 구조의 상보적 저항 스위칭 메모리 소자는 기판, 상기 기판 상에 상호 이격하여 수직 배치된 복수개의 도전성 필러들, 상기 도전성 필러의 외주면을 둘러싸되, 상하부로 이격하여 위치하는 제1 상보적 저항 스위칭 메모리 단위소자 및 제2 상보적 저항 스위칭 메모리 단위소자, 상기 제1 상보적 저항 스위칭 메모리 단위소자의 외주면에 접하되, 상기 도전성 필러와 교차하도록 위치하는 제1 워드전극라인 및 상기 제2 상보적 저항 스위칭 메모리 단위소자의 외주면에 접하되, 상기 도전성 필러와 교차하도록 위치하는 제2 워드전극라인을 포함할 수 있다.
또한, 상기 제1 상보적 저항 스위칭 메모리 단위소자 또는 상기 제2 상보적 저항 스위칭 메모리 단위소자는, 상기 도전성 필러의 외주면을 둘러싸는 제1 산화물 반도체막, 상기 제1 산화물 반도체막을 둘러싸는 도전막 및 상기 도전막을 둘러싸는 제2 산화물 반도체막을 포함할 수 있다.
또한, 상기 제1 산화물 반도체막 또는 제2 산화물 반도체막은 Ti 산화물, Mg 산화물, Ni 산화물, Zn 산화물, Hf 산화물, Ta 산화물, Al 산화물, W 산화물, Cu 산화물 또는 Ce 산화물을 포함할 수 있다.
본 발명에 따르면, 3층 구조의 CRS(complementary resistive switching) 소자를 단위 소자로 적용하여 선택소자 없이도 효율적인 쓰고 읽기가 가능한 CRS 기반 3차원 크로스바-포인트 수직 구조의 저항변화 메모리 소자를 제공함에 있다.
또한, 하나의 도전성 필러에 이러한 3층 구조의 CRS 소자가 일체형으로 형성되고, 하나의 도전성 필러와 복수개의 워드라인이 교차할 경우, 도전성 필러에 연결된 복수개의 단위소자들이 서로 연결된 형태가 될 것이다. 이 경우, CRS 소자의 도전막을 통하여 기생 전류가 발생될 수 있고, 이러한 기생 전류에 따른 오작동이 발생할 문제가 있다. 따라서, 하나의 도전성 필러에 위치하는 복수개의 단위 소자들을 상호 격리시킴으로써 인접 단위저항층간 발생될 수 있는 오작동을 방지할 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 3차원 구조의 상보적 저항 스위칭 메모리 소자의 구조 모식도이다.
도 2는 도 1의 상보적 저항 스위칭 메모리 소자를 절단선 A-A'로 절단한 구조 모식도이다.
도 3은 3차원 구조의 상보적 저항 스위칭 메모리 소자의 기생 전류 문제를 설명하기 위한 그림이다.
도 4는 3차원 구조의 상보적 저항 스위칭 메모리 소자의 회로 모식도이다.
도 5는 본 발명에 따른 3차원 구조의 상보적 저항 스위칭 메모리 소자의 회로 모식도이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
도 1은 본 발명의 일 실시예에 따른 3차원 구조의 상보적 저항 스위칭 메모리 소자의 구조 모식도이고, 도 2는 도 1의 상보적 저항 스위칭 메모리 소자를 절단선 A-A'로 절단한 구조 모식도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 3차원 구조의 상보적 저항 스위칭 메모리 소자는 도전성 필러(10), 복수개의 상보적 저항 스위칭 메모리 단위소자들(20A, 20B) 및 복수개의 워드전극라인들(30A, 30B)을 포함할 수 있다.
본 발명은 도전성 필러(10)와 복수개의 워드전극라인들(30A, 30B)이 교차하고 이러한 도전성 필러(10)와 워드전극라인들(30A, 30B) 사이에 상보적 저항 스위칭 메모리 단위소자(20A, 20B)가 위치하는 구조로 3차원 크로스바-포인트 수직 다층 구조이다.
또한, 이때의 상보적 저항 스위칭 메모리 단위소자들(20A, 20B)은 자체선택 특성을 가진다. 따라서, 별도의 선택소자가 필요 없다.
종래에 3차원 크로스바-포인트 수직 구조에서 필수적으로 선택소자를 추가로 사용 시 단위 셀이 전체 3차원 수직구조에서 차지하는 단면적이 늘어나기 때문에 고집적화에 걸림돌이 될 수 있었다. 이에 본 발명은 3차원 크로스바-포인트 수직 구조에 상보적 저항 스위칭 메모리 단위소자들을 사용함으로써, 별도의 선택소자가 필요 없게 되는 바, 고집적화가 가능한 이점이 있다.
이하 보다 구체적으로 설명하면,
도전성 필러(10)는 상보적 저항 스위칭 메모리 단위소자의 전극 역할을 한다. 또한 이러한 도전성 필러(10)는 비트라인(bit line, BL) 전극 역할을 할 수 있다.
이러한 도전성 필러(10)는 Pt, Au, Al, Cu, Ti 및 이들의 합금으로 이루어진 군으로부터 선택될 수 있다. 또한, 이러한 도전성 필러는 질화물 전극 물질 또는 산화물 전극 물질을 포함할 수 있다. 질화물 전극 물질로는 TiN 또는 WN이 있으며, 산화물 전극 물질로는 In2O3:Sn (ITO), SnO2:F (FTO), SrTiO3 또는 LaNiO3 이 있다.
한편, 도 1에서는 하나의 도전성 필러만 도시되었으나, 이러한 도전성 필러는 3차원 크로스바-포인트 구조를 형성하기 위하여 복수개의 필러들이 상호 이격하여 배치될 수 있다. 예컨대, 복수개의 도전성 필러들이 매트릭스 형태로 배치될 수 있다. 예를 들어, 기판(미도시) 상에 상호 이격하여 복수개의 도전성 필러들이 수직 배치될 수 있다.
복수개의 상보적 저항 스위칭 메모리 단위소자들(20A, 20B)은 이러한 도전성 필러(10)의 외주면을 둘러싸되, 상호 이격하여 위치한다. 만일, 이러한 도전성 필러(10)가 기판(미도시) 상에 수직 배치될 경우, 복수개의 상보적 저항 스위칭 메모리 단위소자들(20A, 20B) 도전성 필러(10)의 외주면을 둘러싸며 상하부 이격하여 위치할 것이고, 각각의 상보적 저항 스위칭 메모리 단위소자들(20A, 20B)은 상호 격리될 것이다. 따라서, 이때의 상보적 저항 스위칭 메모리 단위소자들(20A, 20B)은 3차원 수직 다층 구조가 될 것이다.
한편, 기판(미도시) 상에 복수개의 도전성 필러들(10)이 상호 이격되어 수직 배치될 경우, 각각의 도전성 필러(10)는 상호 이격된 복수개의 상보적 저항 스위칭 메모리 단위소자들(20A, 20B)에 의해 둘러싸이게 된다.
예를 들어, 하나의 도전성 필러(10)의 외주면을 둘러싸되, 상호 이격된 제1 상보적 저항 스위칭 메모리 단위소자(20A) 및 제2 상보적 저항 스위칭 메모리 단위소자(20B)가 위치할 수 있다.
이때의 제1 상보적 저항 스위칭 메모리 단위소자(20A) 및 제2 상보적 저항 스위칭 메모리 단위소자(20B)는, 상기 도전성 필러(10)의 외주면을 둘러싸는 제1 산화물 반도체막(210), 상기 제1 산화물 반도체막(210)을 둘러싸는 도전막(220) 및 상기 도전막(220)을 둘러싸는 제2 산화물 반도체막(230)을 포함할 수 있다.
이러한 제1 산화물 반도체막(210)은 상기 도전성 필러(10)의 외주면을 둘러싸며 위치한다. 예를 들어, 제1 산화물 반도체막(210)은 Ti 산화물, Mg 산화물, Ni 산화물, Zn 산화물, Hf 산화물, Ta 산화물, Al 산화물, W 산화물, Cu 산화물 또는 Ce 산화물을 포함할 수 있다.
이러한 제1 산화물 반도체막(210)은 도전성 필러(10) 및 워드전극라인(30A, 30B)에 인가되는 바이어스에 따른 산소이온의 확산에 따라 내부에 전도성 필라멘트가 생성 및 소멸되며, 이러한 전도성 필라멘트의 생성 및 소멸에 따라 저항이 변화된다.
이러한 도전막(220)은 상기 제1 산화물 반도체막(210)을 둘러싸며 위치한다. 이러한 도전막(220)은 중간 전극(middle electrode) 역할을 한다.
또한, 이러한 도전막(220)은 다양한 전극 물질을 포함할 수 있다. 예를 들어, 이러한 도전막(220)은 Ta, W, Ti, Cu, Ag, TaN, TiN, WN 또는 Pt를 포함할 수 있다.
제2 산화물 반도체막(230)은 상기 도전막(220)을 둘러싸며 위치한다. 이러한 제2 산화물 반도체막(230)은 Ti 산화물, Mg 산화물, Ni 산화물, Zn 산화물, Hf 산화물, Ta 산화물, Al 산화물, W 산화물, Cu 산화물 또는 Ce 산화물을 포함할 수 있다.
한편, 제2 산화물 반도체막(230)의 물질은 제1 산화물 반도체층막(210)의 물질과 동종물질일 수 있다. 한편, 경우에 따라 제2 산화물 반도체막(220)의 물질은 제1 산화물 반도체막의 물질(230)과 다른 이종물질을 사용할 수도 있을 것이다.
이러한 제2 산화물 반도체막(230)은 도전성 필러(10) 및 워드전극라인(30A, 30B)에 인가되는 바이어스에 따른 산소이온의 확산에 따라 내부에 전도성 필라멘트가 생성 및 소멸되며, 이러한 전도성 필라멘트의 생성 및 소멸에 따라 저항이 변화된다.
한편, 바람직하게, 상보적 저항 스위칭 메모리 단위소자들(20A, 20B)의 인접거리는 10 nm 이상일 수 있다. 만일 하나의 도전성 필러(10)에 위치하는 복수개의 단위소자들이 일체로 연결되어 있을 경우, CRS 소자의 구성인 도전막이 기생전류를 야기시키고, 이러한 도전막을 통하여 전류가 흐르게 되어 오작동을 발생하게 되는 문제가 생길 수 있다. 따라서, 상보적 저항 스위칭 메모리 단위소자들(20A, 20B)의 인접거리를 10 nm 이상으로 유지하여 상호간에 격리시킬 경우, 효과적으로 CRS 소자의 도전막을 통하여 발생되는 기생 전류에 따른 오작동 문제를 방지할 수 있다.
도 3은 3차원 구조의 상보적 저항 스위칭 메모리 소자의 기생 전류 문제를 설명하기 위한 그림이다.
도 3을 참조하면, 하나의 도전형 필러(10)에 상보적 저항 스위칭 메모리 단위소자들이 일체형으로 형성되어 서로 연결된 경우이다. 이때의 일체형으로 형성된 상보적 저항 스위칭 메모리 단위소자들(20)은 상기 도전성 필러(10)의 외주면을 둘러싸는 제1 산화물 반도체막(210), 상기 제1 산화물 반도체막(210)을 둘러싸는 도전막(220) 및 상기 도전막(220)을 둘러싸는 제2 산화물 반도체막(230)을 포함할 수 있다.
또한, 이러한 상보적 저항 스위칭 메모리 소자들(20)의 외주면에 접하되, 상기 도전성 필러(10)와 교차하도록 위치하는 복수개의 워드전극라인들(30A, 30B)이 상호 이격하여 위치한다. 도 3에서는 제1 워드전극라인(30A) 및 제2 워드전극라인(30B)이 상하부로 이격하여 위치한 구조이다.
한편, 이때의 도전성 필러(10)와 워드전극라인(30A, 30B) 사이의 교차하는 영역에 있는 상보적 저항 스위칭 메모리 단위소자들 부분을 단위셀(unit sell)로 정의할 수 있다. 따라서, 도 3의 경우, 하나의 도전성 필러(10)에 접하는 복수개의 단위셀들은 상호 격리되지 않고 연결된 형태가 된다.
이러한 도 3의 구조에서, 도전성 필러(10)에 바이어스 전압(voltage bias)을 인가하여 선택된 단위셀(selected cell)을 통하여 제1 워드전극라인(30A)으로 전류가 흐르는 실선 화살표로 표시된 의도된 경로(Intended current flow)로 전류가 흐르도록 구동하고자 한다. 이때, 복수개의 단위셀들이 일체로 연결되어 있어 CRS 소자의 구성인 도전막이 기생전류를 야기시키고, 점선 화살표로 표시된 의도되지 않은 경로(Undesired sneak path)로 전류가 흐르게 되어 오작동을 발생하게 되는 문제가 생길 수 있다.
따라서, 본 발명은 단위셀들을 격리시킴으로써 도전막에 의해 발생될 수 있는 기생 전류의 문제를 방지할 수 있다.
도 4는 3차원 구조의 상보적 저항 스위칭 메모리 소자의 회로 모식도이다. 도 4에 표시된 SG는 seleting gate를 의미한다.
도 4는 상술한 도 3의 구조와 같이 하나의 도전성 필러(10)에 다층(multi-layer, ML) 구조로 복수개의 단위셀(unit CRS device)이 일체형으로 연결되어 위치하는 경우이다.
따라서, 이러한 경우 도전막(220)이 분리되지 않고 연결되어 있게 되므로, 이러한 도전막(220)을 통하여 기생 전류가 야기되어 오작동을 일으킬 수 있다.
도 5는 본 발명에 따른 3차원 구조의 상보적 저항 스위칭 메모리 소자의 회로 모식도이다. 도 5에 표시된 SG는 seleting gate를 의미한다.
도 5는 상술한 도 1의 구조와 같이 하나의 도전성 필러(10)에 다층(ML) 구조로 복수개의 상보적 저항 스위칭 단위소자들(unit CRS device)이 상호 이격하여 위치하는 경우이다.
따라서, 이러한 경우 도전막(220)이 단위소자 단위로 격리되므로, 도전막(220)을 통하여 발생된 기생 전류에 의한 오작동 문제를 방지할 수 있다.
본 발명에 따르면, 3층 구조의 CRS(complementary resistive switching) 소자를 단위 소자로 적용하여 선택소자 없이도 효율적인 쓰고 읽기가 가능한 CRS 기반 3차원 크로스바-포인트 수직 구조의 저항변화 메모리 소자를 제공함에 있다.
또한, 하나의 도전성 필러에 이러한 3층 구조의 CRS 소자가 일체형으로 형성되고, 하나의 도전성 필러와 복수개의 워드라인이 교차할 경우, 도전성 필러에 연결된 복수개의 단위소자들이 서로 연결된 형태가 될 것이다. 이 경우, CRS 소자의 도전막을 통하여 기생 전류가 발생될 수 있고, 이러한 기생 전류에 따른 오작동이 발생할 문제가 있다. 따라서, 하나의 도전성 필러에 위치하는 복수개의 단위 소자들을 상호 격리시킴으로써 인접 단위저항층간 발생될 수 있는 오작동을 방지할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
10: 도전성 필러
20: 상보적 저항 스위칭 메모리 단위소자들
20A: 제1 상보적 저항 스위칭 메모리 단위소자
20B: 제2 상보적 저항 스위칭 메모리 단위소자
210: 제1 산화물 반도체막 220: 도전막
230: 제2 산화물 반도체막 30A: 제1 워드전극라인
30B: 제2 워드전극라인

Claims (8)

  1. 도전성 필러;
    상기 도전성 필러의 외주면을 둘러싸되, 상호 이격하여 위치하는 복수개의 상보적 저항 스위칭 메모리 단위소자들; 및
    상기 상보적 저항 스위칭 메모리 단위소자들의 외주면에 접하되, 상기 도전성 필러와 교차하도록 위치하는 복수개의 워드전극라인들을 포함하고,
    상기 상보적 저항 스위칭 메모리 단위소자는,
    상기 도전성 필러의 외주면을 둘러싸는 제1 산화물 반도체막;
    상기 제1 산화물 반도체막을 둘러싸는 도전막; 및
    상기 도전막을 둘러싸는 제2 산화물 반도체막을 포함하고,
    상기 상보적 저항 스위칭 메모리 단위소자는 각각 하나의 워드전극라인과 접하는 것을 특징으로 하는 3차원 구조의 상보적 저항 스위칭 메모리 소자.
  2. 제1항에 있어서,
    크로스바-포인트 수직 구조인 것을 특징으로 하는 3차원 구조의 상보적 저항 스위칭 메모리 소자.
  3. 제1항에 있어서,
    상기 상보적 저항 스위칭 메모리 단위소자는 자체선택 특성을 갖는 것을 특징으로 하는 3차원 구조의 상보적 저항 스위칭 메모리 소자.
  4. 제1항에 있어서,
    상기 제1 산화물 반도체막 또는 제2 산화물 반도체막은 Ti 산화물, Mg 산화물, Ni 산화물, Zn 산화물, Hf 산화물, Ta 산화물, Al 산화물, W 산화물, Cu 산화물 또는 Ce 산화물을 포함하는 3차원 구조의 상보적 저항 스위칭 메모리 소자.
  5. 제1항에 있어서,
    상기 상보적 저항 스위칭 메모리 단위소자들의 인접거리는 10 nm 이상인 것을 특징으로 하는 3차원 구조의 상보적 저항 스위칭 메모리 소자.
  6. 기판;
    상기 기판 상에 상호 이격하여 수직 배치된 복수개의 도전성 필러들;
    상기 도전성 필러의 외주면을 둘러싸되, 상하부로 이격하여 위치하는 제1 상보적 저항 스위칭 메모리 단위소자 및 제2 상보적 저항 스위칭 메모리 단위소자;
    상기 제1 상보적 저항 스위칭 메모리 단위소자의 외주면에 접하되, 상기 도전성 필러와 교차하도록 위치하는 제1 워드전극라인; 및
    상기 제2 상보적 저항 스위칭 메모리 단위소자의 외주면에 접하되, 상기 도전성 필러와 교차하도록 위치하는 제2 워드전극라인을 포함하고,
    상기 제1 상보적 저항 스위칭 메모리 단위소자 및 제2 상보적 저항 스위칭 메모리 단위소자는 각각 하나의 워드전극라인과 접하는 것을 특징으로 하는 3차원 구조의 상보적 저항 스위칭 메모리 소자.
  7. 제6항에 있어서,
    상기 제1 상보적 저항 스위칭 메모리 단위소자 또는 상기 제2 상보적 저항 스위칭 메모리 단위소자는,
    상기 도전성 필러의 외주면을 둘러싸는 제1 산화물 반도체막;
    상기 제1 산화물 반도체막을 둘러싸는 도전막; 및
    상기 도전막을 둘러싸는 제2 산화물 반도체막을 포함하는 3차원 구조의 상보적 저항 스위칭 메모리 소자.
  8. 제7항에 있어서,
    상기 제1 산화물 반도체막 또는 제2 산화물 반도체막은 Ti 산화물, Mg 산화물, Ni 산화물, Zn 산화물, Hf 산화물, Ta 산화물, Al 산화물, W 산화물, Cu 산화물 또는 Ce 산화물을 포함하는 3차원 구조의 상보적 저항 스위칭 메모리 소자.
KR1020140145928A 2014-10-27 2014-10-27 3차원 크로스바-포인트 수직 다층 구조의 상보적 저항 스위칭 메모리 소자 KR101646365B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140145928A KR101646365B1 (ko) 2014-10-27 2014-10-27 3차원 크로스바-포인트 수직 다층 구조의 상보적 저항 스위칭 메모리 소자
US15/521,961 US20170330916A1 (en) 2014-10-27 2015-10-12 Complementary resistive switching memory device having three-dimensional crossbar-point vertical multi-layer structure
PCT/KR2015/010719 WO2016068515A1 (ko) 2014-10-27 2015-10-12 3차원 크로스바-포인트 수직 다층 구조의 상보적 저항 스위칭 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140145928A KR101646365B1 (ko) 2014-10-27 2014-10-27 3차원 크로스바-포인트 수직 다층 구조의 상보적 저항 스위칭 메모리 소자

Publications (2)

Publication Number Publication Date
KR20160049574A KR20160049574A (ko) 2016-05-10
KR101646365B1 true KR101646365B1 (ko) 2016-08-08

Family

ID=55857793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140145928A KR101646365B1 (ko) 2014-10-27 2014-10-27 3차원 크로스바-포인트 수직 다층 구조의 상보적 저항 스위칭 메모리 소자

Country Status (3)

Country Link
US (1) US20170330916A1 (ko)
KR (1) KR101646365B1 (ko)
WO (1) WO2016068515A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
KR101926031B1 (ko) 2017-07-25 2018-12-06 한국과학기술연구원 상보적 저항 변화성 충전재 및 그를 포함하는 비휘발성 상보적 저항 변화 메모리
KR101926028B1 (ko) 2017-07-25 2018-12-06 한국과학기술연구원 구형의 상보적 저항 변화성 충전재 및 그를 포함하는 비휘발성 상보적 저항 변화 메모리
US11114158B1 (en) * 2019-01-23 2021-09-07 Tetramem Inc. Reducing column switch resistance errors in RRAM-based crossbar array circuits
TWI691035B (zh) * 2019-03-12 2020-04-11 華邦電子股份有限公司 電阻式隨機存取記憶體結構
JP6985431B2 (ja) * 2020-01-06 2021-12-22 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型記憶装置
JP6908738B1 (ja) 2020-01-06 2021-07-28 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型記憶装置
US11289157B1 (en) * 2020-09-04 2022-03-29 Winbond Electronics Corp. Memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129639A (ja) * 2009-12-16 2011-06-30 Toshiba Corp 抵抗変化型メモリセルアレイ
US20130009122A1 (en) * 2011-07-04 2013-01-10 Samsung Electronics Co., Ltd. Non-volatile memory device having variable resistance element and method of fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090114681A (ko) * 2008-04-30 2009-11-04 주식회사 하이닉스반도체 자기터널접합 소자 및 이를 구비하는 메모리 셀
KR20110123005A (ko) * 2010-05-06 2011-11-14 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 제조 방법
KR101762823B1 (ko) * 2010-10-29 2017-07-31 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 제조 방법
KR101375773B1 (ko) * 2012-07-31 2014-03-18 인텔렉추얼디스커버리 주식회사 선택 소자가 필요없는 수직형 저항 변화 메모리 소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129639A (ja) * 2009-12-16 2011-06-30 Toshiba Corp 抵抗変化型メモリセルアレイ
US20130009122A1 (en) * 2011-07-04 2013-01-10 Samsung Electronics Co., Ltd. Non-volatile memory device having variable resistance element and method of fabricating the same

Also Published As

Publication number Publication date
US20170330916A1 (en) 2017-11-16
WO2016068515A1 (ko) 2016-05-06
KR20160049574A (ko) 2016-05-10

Similar Documents

Publication Publication Date Title
KR101646365B1 (ko) 3차원 크로스바-포인트 수직 다층 구조의 상보적 저항 스위칭 메모리 소자
KR101456766B1 (ko) 저항 메모리 및 저항 메모리를 처리하는 방법
US9437266B2 (en) Unipolar programmable metallization cell
CN102449701B (zh) 具有垂直位线的可重编程非易失性存储器元件的三维阵列
KR20190104642A (ko) 활성 경계 퀼트 아키텍처 메모리
TW201911537A (zh) 在交叉點記憶體陣列中之自我對準記憶體層板
TWI635489B (zh) 電阻性切換記憶體
JP2006510220A (ja) メモリ及びアクセス装置
KR20200032766A (ko) 유전체 배리어를 갖는 자기 선택 메모리 셀
CN102449699A (zh) 具有垂直位线和单侧字线架构的可重编程非易失性存储器元件的三维阵列
US10453896B1 (en) 4F2 resistive non-volatile memory formed in a NAND architecture
KR20190004163A (ko) 가변 저항 메모리 소자 및 그 제조방법
US10026896B2 (en) Multilayered memristors
US9123640B2 (en) Three dimensional resistive memory
TW201928973A (zh) 積體電路及其操作方法
CN113632229B (zh) 缝隙氧化物和通孔形成技术
US20200052040A1 (en) Storage apparatus
KR102022419B1 (ko) 가변 저항 메모리 장치 및 그 동작 방법
US20180211913A1 (en) Cross-point array device including conductive fuse material layer
TWI608483B (zh) 可程式編輯電阻元件記憶體、可程式編輯電阻記憶體操作方法及電子系統
KR102535415B1 (ko) 저항 변화 메모리 장치
TWI733520B (zh) 記憶胞、記憶體裝置以及使用記憶胞的選擇器元件來放大資料的方法
JP2015153974A (ja) 半導体記憶装置
TWI506649B (zh) 記憶體陣列平面選擇
JP5700602B1 (ja) 不揮発性半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 4