JP5049483B2 - 電気素子，メモリ装置，および半導体集積回路 - Google Patents
電気素子，メモリ装置，および半導体集積回路 Download PDFInfo
- Publication number
- JP5049483B2 JP5049483B2 JP2005308627A JP2005308627A JP5049483B2 JP 5049483 B2 JP5049483 B2 JP 5049483B2 JP 2005308627 A JP2005308627 A JP 2005308627A JP 2005308627 A JP2005308627 A JP 2005308627A JP 5049483 B2 JP5049483 B2 JP 5049483B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- memory device
- state change
- pulse voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 230000008859 change Effects 0.000 claims description 187
- 239000000463 material Substances 0.000 claims description 152
- 238000003860 storage Methods 0.000 claims description 47
- 238000005259 measurement Methods 0.000 claims description 29
- 230000007423 decrease Effects 0.000 claims description 26
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 238000002474 experimental method Methods 0.000 description 71
- 238000000034 method Methods 0.000 description 42
- 230000006870 function Effects 0.000 description 37
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 25
- 230000008569 process Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 14
- 239000013078 crystal Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 6
- 229910052596 spinel Inorganic materials 0.000 description 6
- 239000011029 spinel Substances 0.000 description 6
- 229910018279 LaSrMnO Inorganic materials 0.000 description 4
- 229910003321 CoFe Inorganic materials 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 3
- 229910052783 alkali metal Inorganic materials 0.000 description 3
- 150000001340 alkali metals Chemical class 0.000 description 3
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 3
- 150000001342 alkaline earth metals Chemical class 0.000 description 3
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910001120 nichrome Inorganic materials 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- YDZQQRWRVYGNER-UHFFFAOYSA-N iron;titanium;trihydrate Chemical group O.O.O.[Ti].[Fe] YDZQQRWRVYGNER-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002524 electron diffraction data Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
本発明は、与えられるパルス電圧に応じてその抵抗値が変化する状態変化材料を用いた電気素子，メモリ装置，および半導体集積回路に関する。
近年、電子機器におけるデジタル技術の進展に伴い、画像などのデータを保存するために、不揮発性記憶素子の要望が大きくなってきており、さらに記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、長寿命化の要求がますます高まりつつある。こうした要求に対し、与えられる電気的パルスに応じてその抵抗値が変化するペロブスカイト材料（例えば、Pr（１−Ｘ）CaＸMnO３(PCMO)、LaSrMnO３(LSMO)、GdBaCoＸOＹ(GBCO)など）を用いて不揮発性記憶素子を構成する技術が、米国特許第6,204,139号公報（特許文献１）に開示されている。この特許文献１に開示された技術は、これらの材料（以下、可変抵抗材料と記す。）に所定の電気的パルスを与えてその抵抗値を増大もしくは減少させ、その結果変化した抵抗値を異なる数値の記憶に用いることにより、記憶素子として用いるというものである。
また、米国特許第6,673,691号公報（特許文献２）には電気的パルスのパルス幅を変えることにより、可変抵抗材料の抵抗値を変化させる方法が開示されている。さらに、特許文献２には、これらの可変抵抗材料をメモリセルとして用い、メモリセル選択素子としてダイオードを用いた１Ｄ１Ｒ（１ダイオード／１レジスタ）タイプのメモリアレイセルを構成する例が記載されている。この構成は、メモリセル選択素子としてトランジスタを用いる場合に比べ、メモリセルサイズが小さくなる特徴を有している。
ここで、特許文献２に開示された従来の可変抵抗材料を用いたメモリ装置（１Ｄ１Ｒ型不揮発性記憶装置）９００を図２１に示す。この従来例では、基板９０１上にＰ／Ｎ接合のダイオード（Ｎ型Ｓｉ領域９０２，Ｐ型Ｓｉ領域９０３−１，９０３−２）を形成し、ダイオードのＰ型Ｓｉ領域９０３−１上に下部電極９０４−１を形成し、ダイオードのＰ型Ｓｉ領域９０３−２上に下部電極９０４−２を形成し、ダイオードのＮ型Ｓｉ領域９０２上にコンタクトプラグ９０５を形成し、下部電極９０４−１，９０４−２上に可変抵抗材料９０６を形成し、可変変化材料９０６上に上部電極９０７−１，９０７−２を形成している。この従来例の場合、下部電極９０４−１，９０４−２および上部電極９０７−１，９０７−２はともにＰｔを用い、可変抵抗材料９０６としてはP0.7Ca0.3MnO3を用いている。
図２１に示したメモリ装置９００では、上部電極９０７−１と下部電極９０４−１との間に所定のパルス電圧が印加されると、可変抵抗材料９０６のうち上部電極９０７−１と下部電極９０４−１との間に挟まれた領域（可変領域９０６α）の抵抗値が変化する。また、上部電極９０７−２と下部電極９０４−２との間に所定のパルス電圧が印加されると、可変抵抗材料９０６のうち上部電極９０７−２と下部電極９０４−２との間に挟まれた領域（可変領域９０６β）の抵抗値が変化する。つまり、このメモリ装置では、可変領域９０６αおよび可変領域９０６βの各々は、１つのメモリセルとして利用される。
また、図２１に示したメモリ装置９００では、メモリセル選択用のダイオードとして基板９０１上に形成したＰ／Ｎ接合のダイオードを使用している。そのため、上部電極９０７−１（９０７−２）から下部電極９０４−１（９０４−２）へ向かう方向（順方向）には電流は流れるが、下部電極９０４−１（９０４−２）から上部電極９０７−１（９０７−２）へ向かう方向（逆方向）または上部電極９０７−１と上部電極９０７−２との間には電流は流れない。
図２１に示したメモリ装置９００の等価回路を図２２に示す。図２２において、ワード線Ｗ１は上部電極９０７−１に対応し、ワード線Ｗ２は上部電極９０７−２に対応し、ビット線Ｂ１はコンタクトプラグ９０５に対応する。また、メモリセルＭＣ９１１は可変抵抗領域９０６αに対応し、ダイオードＤ９１１はダイオード（Ｎ型Ｓｉ領域９０２，Ｐ型Ｓｉ領域９０３−１）に対応し、メモリセルＭＣ９１２は可変抵抗領域９０６βに対応し、ダイオードＤ９１２はダイオード（Ｎ型Ｓｉ領域９０２，Ｐ型Ｓｉ領域９０３−２）に対応する。
＜動作＞
次に、図２１に示したメモリ装置９００による動作について図２２を参照しつつ説明する。ここでは、メモリセルＭＣ９１１に対する処理について説明する。
次に、図２１に示したメモリ装置９００による動作について図２２を参照しつつ説明する。ここでは、メモリセルＭＣ９１１に対する処理について説明する。
〔セット（記憶）／リセット〕
記憶時では、ワード線Ｗ２およびビット線Ｂ１をグランドに落とし、ワード線Ｗ１に所定の電気的パルスを印加する。これにより、メモリセルＭＣ９１１の抵抗値は、低抵抗状態（リセット）あるいは高抵抗状態（セット）に変化する。例えば、特許文献２によると、電圧値が「＋４Ｖ」でありパルス幅が「１００nsec」であるパルス電圧を印加するとメモリセルＭＣ９１１の抵抗値は高抵抗状態から低抵抗状態に変化し、電圧値が「＋２．５Ｖ」でありパルス幅が「１０μsec」であるパルス電圧を印加するとメモリセル９１１の抵抗値は低抵抗状態から高抵抗状態に変化する。
記憶時では、ワード線Ｗ２およびビット線Ｂ１をグランドに落とし、ワード線Ｗ１に所定の電気的パルスを印加する。これにより、メモリセルＭＣ９１１の抵抗値は、低抵抗状態（リセット）あるいは高抵抗状態（セット）に変化する。例えば、特許文献２によると、電圧値が「＋４Ｖ」でありパルス幅が「１００nsec」であるパルス電圧を印加するとメモリセルＭＣ９１１の抵抗値は高抵抗状態から低抵抗状態に変化し、電圧値が「＋２．５Ｖ」でありパルス幅が「１０μsec」であるパルス電圧を印加するとメモリセル９１１の抵抗値は低抵抗状態から高抵抗状態に変化する。
〔再生〕
再生時では、ワード線Ｗ２およびビット線Ｂ１をグランドに落とし、ワード線Ｗ１に所定の再生電圧（例えば、電圧値が「＋０．５Ｖ」である電圧）を印加する。これにより、メモリセルＭＣ９１１に流れる電流がビット線Ｂ１に流出する。一方、メモリセルＭＣ９１２には電流が流れない。また、メモリセルＭＣ９１２に対してダイオードＤ９１２（図２１では、Ｎ型Ｓｉ領域９０２，Ｐ型Ｓｉ領域９０３−２）が設けられているので、ワード線Ｗ１からワード線Ｗ２へ電流は流れない。よって、メモリセルＭＣ９１１の抵抗値だけを検出することができる。
再生時では、ワード線Ｗ２およびビット線Ｂ１をグランドに落とし、ワード線Ｗ１に所定の再生電圧（例えば、電圧値が「＋０．５Ｖ」である電圧）を印加する。これにより、メモリセルＭＣ９１１に流れる電流がビット線Ｂ１に流出する。一方、メモリセルＭＣ９１２には電流が流れない。また、メモリセルＭＣ９１２に対してダイオードＤ９１２（図２１では、Ｎ型Ｓｉ領域９０２，Ｐ型Ｓｉ領域９０３−２）が設けられているので、ワード線Ｗ１からワード線Ｗ２へ電流は流れない。よって、メモリセルＭＣ９１１の抵抗値だけを検出することができる。
このような手法により、従来のメモリ装置（１Ｄ１Ｒ型不揮発性記憶装置）９００は、各々のメモリセルへの記録／再生を行っている。
さらに、米国特許第6,531,371号公報（特許文献３）には、可変抵抗材料を用いてクロスポイントタイプのメモリ装置を構成することにより、メモリ装置の大容量化を実現している。具体的には、図２３のように、ワード線Ｗ１，Ｗ２とビット線Ｂ１，Ｂ２とが交差する箇所（クロスポイント）の各々にメモリセル９０−１１，９０−１２，９０−２１，９０−２２を設けることによって、クロスポイント型のメモリ装置を実現している。メモリセル９０−１１〜９０−２２は、可変抵抗材料によって形成される。
しかし、図２３のメモリ装置では、情報を読み出したいメモリセル（例えば、可変抵抗材料９０−２１）に隣接するメモリセル（可変抵抗材料９０−１１，９０−１２，９０−２２）の抵抗値が低い場合、図２３のように情報を読み出したいメモリセルだけでなく隣接するメモリセルを介して電流が流れてしまい、情報を読み出したいメモリセルの抵抗状態を判別できない可能性がある。そこで、特表2002-530850号公報（特許文献４）に開示されているように、メモリセルとなる状態変化部とステアリング部と呼ばれるダイオードとを直列に接続することによって構成されるクロスポイント型のメモリ装置も提案されている。
米国特許第6,204,139号公報
米国特許第6,673,691号公報
米国特許第6,531,371号公報
特表2002-530850号公報
2002 IEDM, 論文番号7.5,Dec.2002
しかしながら、ダイオードを用いるタイプ(１Ｄ１Ｒ型不揮発性記憶装置)においては、図２１のように、基板９０１上にＰ／Ｎ接合からなるダイオードを形成しなければならず、さらにメモリセルを構成するために下部電極９０４−１，９０４−２および可変抵抗材料９０６をそのダイオード上に形成する必要がある。このような構成は、製造プロセス上複雑であり、実用化に適していない。また、図２１に示したメモリ装置９００では、ダイオードが形成されているので、上部電極９０７−１（９０７−２）が下部電極９０４−１（９０４−２）に対して「−」になるパルス電圧を与えても可変領域９０６α（９０６β）に所定のパルス電圧が印加されたことにはならない。つまり、図２１に示したメモリ装置９００では、可変領域９０６α（９０６β）の抵抗値を変化させるためには、上部電極９０７−１（９０７−２）が下部電極９０４−１（９０４−２）に対して「＋」になるパルス電圧を印加する必要がある。このように、可変抵抗材料に印加するパルス電圧の極性が制限される。
また、図２１に示したメモリ装置では、メモリセルの抵抗状態を高抵抗状態から低抵抗状態に変化させる（セットする）ためには「１００nsec」の期間を要し、メモリセルの抵抗状態を低抵抗状態から高抵抗状態に変化させる（リセットする）ためには「１０μsec」の期間を要する。このメモリセルへのセット／リセットを素早く実行するためには、印加するパルス電圧のパルス幅を短くする必要がある。
さらに、特許文献４に示されたクロスポイント型のメモリ装置は、製造プロセスが非常に複雑であり、また、多層化して３次元構造にする上でも製造プロセスが複雑である。
この発明による電気素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に接続される状態変化材料とを備えた電気素子であって、前記状態変化材料は、前記第１の電極と前記第２の電極の間の膜厚方向において、電子線回折による測定に基づき、結晶性の良い領域と結晶性の悪い領域を示すように形成されたものであり、且つ、前記第１の電極と前記第２の電極の間において、結晶性の悪い領域から結晶性の良い領域へ向かう方向を順方向とし、結晶性の良い領域から結晶性の悪い領域へ向かう方向を逆方向とするダイオード特性と、前記第１の電極と前記第２の電極との間に印加される所定のパルス電圧に応じて、当該状態変化材料の順方向における抵抗値が増加／減少する可変抵抗特性とを有することを特徴とする。
上記電気素子では、電気素子が「ダイオード特性」を有しているので、別にダイオード素子を用いることなく電流の向きを規定することができる。さらに電気素子が「可変抵抗特性」を有しているので、例えば、１Ｒ１Ｄ型不揮発性記憶素子として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。また、ダイオードが設けられていないので、状態変化材料に印加するパルス電圧の極性が制限されない。よって、状態変化材料に「＋」，「−」の両方の極性のパルス電圧を印加することができる。このようなパルス印加方法（パルス電圧の極性によって抵抗値を変化させる方法）では、従来のパルス印加方法（パルス電圧のパルス幅を調整することによって可変抵抗材料の抵抗値を変化させる方法）と比較すると、印加するパルス電圧のパルス幅が短い。つまり、記憶／リセットに要する時間を短縮することができる。
以上のように、電気素子が「ダイオード特性」を有しているので、別にダイオード素子を用いることなく電流の向きを規定することができる。さらに電気素子が「可変抵抗特性」を有しているので、例えば、１Ｒ１Ｄ型不揮発性記憶素子として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。また、パルス電圧の極性によって抵抗値を変化させる方法では、従来のパルス印加方法（パルス電圧のパルス幅を調整することによって可変抵抗材料の抵抗値を変化させる方法）と比較すると、印加するパルス電圧のパルス幅が短い。つまり、記憶／リセットに要する時間を短縮することができる。
以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
（電気素子の基本構成および基本特性）
まず、本発明の実施形態において用いられる電気素子の基本構成および基本特性について説明する。
まず、本発明の実施形態において用いられる電気素子の基本構成および基本特性について説明する。
電気素子の基本構成を図１に示す。電気素子では、基板４上に下部電極３が形成され、下部電極３上に状態変化材料２が形成され、状態変化材料２上に上部電極１が形成される。電源５は、上部電極１および下部電極３間に所定の電圧を印加する。
本発明の電気素子に用いられる状態変化材料２は、順方向には電流が流れやすいが逆方向には電流が流れにくい特性（ダイオード特性）と、所定のパルス電圧が印加されることによって抵抗値が増加／減少する特性（可変抵抗特性）とを示す。状態変化材料２は、スピネル構造の金属酸化物材料，イルメナイト構造の金属が添加された酸化物強誘電体，ＣＭＲ特性および高温超伝導特性のうち少なくとも１つの特性を有するペロブスカイト構造の材料であり、具体的には、CoFe２O４，CuFe２O４，NiCr２O４，Fe３O４，Cr-SrTiO３，Sr-LiNbO３，Mg-LiNbO３，Pr（１−Ｘ）CaＸMnO３(0<X<0.5)，LaSrMnO３，GdBaCoＸOＹ(0<X<2, 0<Y<7)等である。
次に、上記特性（可変抵抗特性およびダイオード特性）を示す状態変化材料２を実現する方法について説明する。
（実施例１）
上記特性（可変抵抗特性およびダイオード特性）を有する状態変化材料２を実現するために、互いに仕事関数が異なる２つの材料を図１に示した上部電極１および下部電極３として用いて電気素子を構成した。以下に、その理由について説明する。
上記特性（可変抵抗特性およびダイオード特性）を有する状態変化材料２を実現するために、互いに仕事関数が異なる２つの材料を図１に示した上部電極１および下部電極３として用いて電気素子を構成した。以下に、その理由について説明する。
＜実験対象＞
ここでは、次の３種類の電気素子に対して実験を行った。
試料（Ａ）：上部電極１の仕事関数が下部電極３の仕事関数よりも小さい電気素子。
試料（Ｂ）：上部電極１の仕事関数が下部電極３の仕事関数よりも大きい電気素子。
試料（Ｃ）：上部電極１の仕事関数と下部電極３の仕事関数とが等しい電気素子。
ここでは、次の３種類の電気素子に対して実験を行った。
試料（Ａ）：上部電極１の仕事関数が下部電極３の仕事関数よりも小さい電気素子。
試料（Ｂ）：上部電極１の仕事関数が下部電極３の仕事関数よりも大きい電気素子。
試料（Ｃ）：上部電極１の仕事関数と下部電極３の仕事関数とが等しい電気素子。
なお、試料（Ａ）〜試料（Ｃ）を形成した後に、上部電極１が下部電極３に対して「＋」になるパルス電圧（電圧値：＋３Ｖ，パルス幅：１０μsec（マイクロセカンド））を印加することによって、形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値を初期の抵抗値として設定した（この初期化は、特願2003-421374等に記載の方法と同様の方法により行った）。
＜実験内容＞
本実施例では、試料（Ａ）〜試料（Ｃ）の各々に対して次のような実験を行った。
本実施例では、試料（Ａ）〜試料（Ｃ）の各々に対して次のような実験を行った。
〔実験１〕
上部電極１が下部電極３に対して「＋」になるパルス電圧（以下、「パルス電圧（＋極性）」と記す。）と上部電極１が下部電極３に対して「−」になるパルス電圧（以下、「パルス電圧（−極性）」と記す。）とを１回ずつ交互に印加する（図２参照）。ここで、パルス電圧の印加が１回終了する毎に、状態変化材料２の抵抗値を測定するために、上部電極１が下部電極３に対して「＋」になる電圧（以下、「測定電圧（＋極性）」と記す。）を印加する。
上部電極１が下部電極３に対して「＋」になるパルス電圧（以下、「パルス電圧（＋極性）」と記す。）と上部電極１が下部電極３に対して「−」になるパルス電圧（以下、「パルス電圧（−極性）」と記す。）とを１回ずつ交互に印加する（図２参照）。ここで、パルス電圧の印加が１回終了する毎に、状態変化材料２の抵抗値を測定するために、上部電極１が下部電極３に対して「＋」になる電圧（以下、「測定電圧（＋極性）」と記す。）を印加する。
〔実験２〕
「パルス電圧（＋極性）」と「パルス電圧（−極性）」とを１回ずつ交互に印加する（図２参照）。ここで、パルス電圧の印加が１回終了する毎に、状態変化材料２の抵抗値を測定するために、上部電極１が下部電極３に対して「−」になる電圧（以下、「測定電圧（−極性）」と記す。）を印加する。
「パルス電圧（＋極性）」と「パルス電圧（−極性）」とを１回ずつ交互に印加する（図２参照）。ここで、パルス電圧の印加が１回終了する毎に、状態変化材料２の抵抗値を測定するために、上部電極１が下部電極３に対して「−」になる電圧（以下、「測定電圧（−極性）」と記す。）を印加する。
〔実験３〕
「パルス電圧（＋極性）」と「パルス電圧（−極性）」とを１回ずつ交互に印加する（図２参照）。ここで、パルス電圧の印加が１回終了する毎に、状態変化材料２の電流−電圧特性を測定する。
「パルス電圧（＋極性）」と「パルス電圧（−極性）」とを１回ずつ交互に印加する（図２参照）。ここで、パルス電圧の印加が１回終了する毎に、状態変化材料２の電流−電圧特性を測定する。
なお、ここでは、
パルス電圧（＋極性）：電圧値「＋３Ｖ」，パルス幅「５０nsec」
パルス電圧（−極性）：電圧値「−３Ｖ」，パルス幅「５０nsec」
測定電圧（＋極性）：電圧値「＋０．５Ｖ」
測定電圧（−極性）：電圧値「−０．５Ｖ」
とした。
パルス電圧（＋極性）：電圧値「＋３Ｖ」，パルス幅「５０nsec」
パルス電圧（−極性）：電圧値「−３Ｖ」，パルス幅「５０nsec」
測定電圧（＋極性）：電圧値「＋０．５Ｖ」
測定電圧（−極性）：電圧値「−０．５Ｖ」
とした。
＜試料（Ａ）に対する実験＞
まず、試料（Ａ）に対する実験について図３（Ａ），図３（Ｂ），図４（Ａ），図４（Ｂ）を参照しつつ説明する。なお、図３（Ａ），図３（Ｂ）において、縦軸は、測定値Ｒを初期化直後の抵抗値Ｒ０によって規格化した値を示す（図６，図８（Ａ），図８（Ｂ），図９においても同様）。
まず、試料（Ａ）に対する実験について図３（Ａ），図３（Ｂ），図４（Ａ），図４（Ｂ）を参照しつつ説明する。なお、図３（Ａ），図３（Ｂ）において、縦軸は、測定値Ｒを初期化直後の抵抗値Ｒ０によって規格化した値を示す（図６，図８（Ａ），図８（Ｂ），図９においても同様）。
〔用いた材料〕
上部電極１：Ag（膜厚約０．２μｍ，仕事関数４．３eV(=electron volt)）
状態変化材料２：CuFe２O４（膜厚約０．１μｍ）
下部電極３：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
〔実験１の結果〕
試料（Ａ）に対して実験１を行った。その実験結果を図３（Ａ）に示す。測定値は、パルス電圧（＋極性）が印加された後では高抵抗状態（抵抗値が他方の状態に比べて高い状態）から低抵抗状態（抵抗値が他方の状態に比べて低い状態）へと変化し、パルス電圧（−極性）が印加された後では低抵抗状態から高抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少することがわかった。
上部電極１：Ag（膜厚約０．２μｍ，仕事関数４．３eV(=electron volt)）
状態変化材料２：CuFe２O４（膜厚約０．１μｍ）
下部電極３：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
〔実験１の結果〕
試料（Ａ）に対して実験１を行った。その実験結果を図３（Ａ）に示す。測定値は、パルス電圧（＋極性）が印加された後では高抵抗状態（抵抗値が他方の状態に比べて高い状態）から低抵抗状態（抵抗値が他方の状態に比べて低い状態）へと変化し、パルス電圧（−極性）が印加された後では低抵抗状態から高抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少することがわかった。
〔実験２の結果〕
また、試料（Ａ）に対して実験２を行った。その実験結果を図３（Ｂ）に示す。測定値は、パルス電圧（＋極性）を印加した後でも、低抵抗状態には変化せず高抵抗状態であった。このように、印加されるパルス電圧にかかわらず、下部電極３から上部電極１へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）は常に高抵抗状態であることがわかった。
また、試料（Ａ）に対して実験２を行った。その実験結果を図３（Ｂ）に示す。測定値は、パルス電圧（＋極性）を印加した後でも、低抵抗状態には変化せず高抵抗状態であった。このように、印加されるパルス電圧にかかわらず、下部電極３から上部電極１へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）は常に高抵抗状態であることがわかった。
〔実験３の結果〕
また、試料（Ａ）に対して実験３を行った。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性を図４（Ａ）に示す。図４（Ａ）のように、パルス電圧（＋極性）を印加した後では、測定電圧（＋極性）を印加するとその測定電圧（＋極性）の絶対値が大きくなるのに従って流れる電流値は増加し、電流が流れやすいことがわかった。一方、測定電圧（−極性）を印加するとその測定電圧（−極性）の絶対値を大きくしても流れる電流値は増加せず、実験を行った範囲では流れる電流の絶対値は２０μＡ以下であり、電流が流れにくい結果となった。このように、パルス電圧（＋極性）を印加した後では、上部電極１から下部電極３へ向かう方向へは電流（状態変化材料２を流れる電流）が流れやすく、下部電極３から上部電極１へ向かう方向へは電流が流れにくくなることがわかった。
また、試料（Ａ）に対して実験３を行った。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性を図４（Ａ）に示す。図４（Ａ）のように、パルス電圧（＋極性）を印加した後では、測定電圧（＋極性）を印加するとその測定電圧（＋極性）の絶対値が大きくなるのに従って流れる電流値は増加し、電流が流れやすいことがわかった。一方、測定電圧（−極性）を印加するとその測定電圧（−極性）の絶対値を大きくしても流れる電流値は増加せず、実験を行った範囲では流れる電流の絶対値は２０μＡ以下であり、電流が流れにくい結果となった。このように、パルス電圧（＋極性）を印加した後では、上部電極１から下部電極３へ向かう方向へは電流（状態変化材料２を流れる電流）が流れやすく、下部電極３から上部電極１へ向かう方向へは電流が流れにくくなることがわかった。
一方、パルス電圧（−極性）を印加した後に測定された電流−電圧特性を図４（Ｂ）に示す。図４（Ｂ）のように、パルス電圧（−極性）を印加した後では、測定電圧（＋極性）を印加したときでも電流が流れにくくなった。このように、パルス電圧（−極性）を印加した後では、パルス電圧（＋極性）を印加した後と比較すると、上部電極１から下部電極３へ向かう方向へ電流が流れにくくなることがわかった。すなわち、試料（Ａ）は上部電極１から下部電極３へ向かう順方向に電圧を印加すると、流れる電流が指数関数的に増大するが（図４（Ａ）では横軸の右方向）、下部電極３から上部電極１へ向かう逆方向に電圧を印加しても電流がほとんど流れない（図４（Ａ）では横軸の左方向）。換言すると、上部電極１から下部電極３へ向かう順方向において、下部電極３から上部電極１へ向かう逆方向よりも十分に大きな電流が流れるという、一方向にのみ電流が流れる整流作用を有するダイオード特性を示すことがわかった。
〔検証結果〕
以上の実験により、試料（Ａ）は、次のような特性を示すことがわかった。
（１）上部電極１から下部電極３へ向かう方向を順方向とし、下部電極３から上部電極１へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、パルス電圧（＋極性）が印加されると減少し、パルス電圧（−極性）が印加されると増加する。
以上の実験により、試料（Ａ）は、次のような特性を示すことがわかった。
（１）上部電極１から下部電極３へ向かう方向を順方向とし、下部電極３から上部電極１へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、パルス電圧（＋極性）が印加されると減少し、パルス電圧（−極性）が印加されると増加する。
＜試料（Ｂ）に対する実験＞
次に、試料（Ｂ）に対する測定結果について図３（Ａ），図３（Ｂ），図５（Ａ），図５（Ｂ）を参照しつつ説明する。
次に、試料（Ｂ）に対する測定結果について図３（Ａ），図３（Ｂ），図５（Ａ），図５（Ｂ）を参照しつつ説明する。
＜用いた材料＞
上部電極１：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
状態変化材料２：CuFe２O４（膜厚約０．１μｍ）
下部電極３：Ti（膜厚約０．２μｍ，仕事関数４．３eV）
＜実験結果＞
〔実験１の結果〕
試料（Ｂ）に対して実験１を行った。その実験結果は、図３（Ｂ）のようになった。測定値は、パルス電圧（＋極性）を印加した後でもパルス電圧（−極性）を印加した後でも、低抵抗状態に変化せず高抵抗状態であった。このように、印加されるパルス電圧にかかわらず、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）は常に高抵抗状態であることがわかった。
上部電極１：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
状態変化材料２：CuFe２O４（膜厚約０．１μｍ）
下部電極３：Ti（膜厚約０．２μｍ，仕事関数４．３eV）
＜実験結果＞
〔実験１の結果〕
試料（Ｂ）に対して実験１を行った。その実験結果は、図３（Ｂ）のようになった。測定値は、パルス電圧（＋極性）を印加した後でもパルス電圧（−極性）を印加した後でも、低抵抗状態に変化せず高抵抗状態であった。このように、印加されるパルス電圧にかかわらず、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）は常に高抵抗状態であることがわかった。
〔実験２の結果〕
また、試料（Ｂ）に対して実験２を行った。その実験結果は、図３（Ａ）のようになった。測定値は、パルス電圧（＋極性）が印加された後では高抵抗状態（抵抗値が他方の状態に比べて高い状態）から低抵抗状態（抵抗値が他方の状態に比べて低い状態）へと変化し、パルス電圧（−極性）が印加された後では低抵抗状態から高抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、下部電極３から上部電極１へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少することがわかった。
また、試料（Ｂ）に対して実験２を行った。その実験結果は、図３（Ａ）のようになった。測定値は、パルス電圧（＋極性）が印加された後では高抵抗状態（抵抗値が他方の状態に比べて高い状態）から低抵抗状態（抵抗値が他方の状態に比べて低い状態）へと変化し、パルス電圧（−極性）が印加された後では低抵抗状態から高抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、下部電極３から上部電極１へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少することがわかった。
〔実験３の結果〕
また、試料（Ｂ）に対して実験３を行った。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性を図５（Ａ）に示す。図５（Ａ）のように、パルス電圧（＋極性）を印加した後では、測定電圧（＋極性）を印加したときには電流が流れにくく、測定電圧（−極性）を印加したときには電流が流れやすい結果となった。このように、パルス電圧（＋極性）を印加した後では、上部電極１から下部電極３へ向かう方向へは電流（状態変化材料２を流れる電流）が流れにくく、下部電極３から上部電極１へ向かう方向へは電流が流れやすくなることがわかった。
また、試料（Ｂ）に対して実験３を行った。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性を図５（Ａ）に示す。図５（Ａ）のように、パルス電圧（＋極性）を印加した後では、測定電圧（＋極性）を印加したときには電流が流れにくく、測定電圧（−極性）を印加したときには電流が流れやすい結果となった。このように、パルス電圧（＋極性）を印加した後では、上部電極１から下部電極３へ向かう方向へは電流（状態変化材料２を流れる電流）が流れにくく、下部電極３から上部電極１へ向かう方向へは電流が流れやすくなることがわかった。
一方、パルス電圧（−極性）を印加した後に測定された電流−電圧特性を図５（Ｂ）に示す。図５（Ｂ）のように、パルス電圧（−極性）を印加した後では、測定電圧（−極性）を印加したときでも電流が流れにくくなった。このように、パルス電圧（−極性）を印加した後では、パルス電圧（＋極性）を印加した後と比較すると下部電極３から上部電極１へ向かう方向へ電流が流れにくくなることがわかった。
〔検証結果〕
以上の実験により、試料（Ｂ）は、次のような特性を示すことがわかった。
（１）下部電極３から上部電極１へ向かう方向を順方向とし、上部電極１から下部電極３へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、パルス電圧（＋極性）が印加される減少し、パルス電圧（−極性）が印加されると増加する。
以上の実験により、試料（Ｂ）は、次のような特性を示すことがわかった。
（１）下部電極３から上部電極１へ向かう方向を順方向とし、上部電極１から下部電極３へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、パルス電圧（＋極性）が印加される減少し、パルス電圧（−極性）が印加されると増加する。
＜試料（Ｃ）に対する実験＞
次に、試料（Ｃ）に対する実験結果について図６，図７（Ａ），図７（Ｂ）を参照しつつ説明する。
次に、試料（Ｃ）に対する実験結果について図６，図７（Ａ），図７（Ｂ）を参照しつつ説明する。
＜用いた材料＞
上部電極１：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
状態変化材料２：CuFe２O４（膜厚約０．１μｍ）
下部電極３：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
＜実験結果＞
〔実験１の結果〕
試料（Ｃ）に対して実験１を行った。その実験結果は図６のようになった。測定値は、パルス電圧（＋極性）が印加された後では高抵抗状態から低抵抗状態へと変化し、パルス電圧（−極性）が印加された後では低抵抗状態から高抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少した。
上部電極１：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
状態変化材料２：CuFe２O４（膜厚約０．１μｍ）
下部電極３：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
＜実験結果＞
〔実験１の結果〕
試料（Ｃ）に対して実験１を行った。その実験結果は図６のようになった。測定値は、パルス電圧（＋極性）が印加された後では高抵抗状態から低抵抗状態へと変化し、パルス電圧（−極性）が印加された後では低抵抗状態から高抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少した。
〔実験２の結果〕
また、試料（Ｃ）に対して実験２を行った。その実験結果は図６のようになった。このように、印加されるパルス電圧に応じて、下部電極３から上部電極１へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少した。
また、試料（Ｃ）に対して実験２を行った。その実験結果は図６のようになった。このように、印加されるパルス電圧に応じて、下部電極３から上部電極１へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少した。
〔実験３の結果〕
また、試料（Ｃ）に対して実験３を行った。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性を図７（Ａ）に示し、パルス電圧（−極性）を印加した後に測定された電流−電圧特性を図７（Ｂ）に示す。図７（Ａ）と図７（Ｂ）とを比較すると、パルス電圧（＋極性）を印加した後の方がパルス電圧（−極性）を印加した後よりも電流が流れやすい（状態変化材料２の抵抗値が小さい）ことがわかった。
また、試料（Ｃ）に対して実験３を行った。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性を図７（Ａ）に示し、パルス電圧（−極性）を印加した後に測定された電流−電圧特性を図７（Ｂ）に示す。図７（Ａ）と図７（Ｂ）とを比較すると、パルス電圧（＋極性）を印加した後の方がパルス電圧（−極性）を印加した後よりも電流が流れやすい（状態変化材料２の抵抗値が小さい）ことがわかった。
〔検証結果〕
以上の実験により、試料（Ｃ）は、次のような特性を示すことがわかった。
（１）パルス電圧（＋極性）が印加されると抵抗値が減少し、パルス電圧（−極性）が印加されると抵抗値が増加する特性（可変抵抗特性）。
以上の実験により、試料（Ｃ）は、次のような特性を示すことがわかった。
（１）パルス電圧（＋極性）が印加されると抵抗値が減少し、パルス電圧（−極性）が印加されると抵抗値が増加する特性（可変抵抗特性）。
＜まとめ＞
試料（Ａ）では、上部電極１の仕事関数は、下部電極３の仕事関数よりも小さい。一方、試料（Ｂ）では、上部電極１の仕事関数は、下部電極３の仕事関数よりも大きい。試料Ａ〜試料Ｃの実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）仕事関数の小さい電極から仕事関数の大きい電極へ向かう方向を順方向とし、仕事関数の大きい電極から仕事関数の小さい電極へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると減少し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると増加する。
試料（Ａ）では、上部電極１の仕事関数は、下部電極３の仕事関数よりも小さい。一方、試料（Ｂ）では、上部電極１の仕事関数は、下部電極３の仕事関数よりも大きい。試料Ａ〜試料Ｃの実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）仕事関数の小さい電極から仕事関数の大きい電極へ向かう方向を順方向とし、仕事関数の大きい電極から仕事関数の小さい電極へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると減少し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると増加する。
また、試料（Ａ）〜試料（Ｃ）では、上部電極１が下部電極３に対して「＋」になるパルス電圧を各々の試料を形成した後に印加することによって、状態変化材料２の抵抗値を形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値に初期化した。しかし、試料（Ａ）〜（Ｃ）の中には、上部電極１が下部電極３に対して「−」になるパルス電圧（電圧値：−３Ｖ，パルス幅１０μsec）を各々の試料を形成した後に印加することによって、状態変化材料２の抵抗値を形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値に設定したものもあった（このような試料（Ａ）〜試料（Ｃ）を試料（Ａ’），試料（Ｂ’），試料（Ｃ’）とする）。
試料（Ａ）〜試料（Ｃ）と同様の実験（実験１〜実験３）を試料（Ａ’）〜試料（Ｃ’）に対して行った。
＜試料（Ａ’）に対する実験＞
試料（Ａ’）に対する実験について図８（Ａ），図８（Ｂ），図４（Ａ），図４（Ｂ）を参照しつつ説明する。
試料（Ａ’）に対する実験について図８（Ａ），図８（Ｂ），図４（Ａ），図４（Ｂ）を参照しつつ説明する。
〔実験１の結果〕
試料（Ａ’）に対する実験１の結果は、図８（Ａ）のようになった。測定値は、パルス電圧（＋極性）が印加された後では低抵抗状態から高抵抗状態へと変化し、パルス電圧（−極性）が印加された後では高抵抗状態から低抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少することがわかった。
試料（Ａ’）に対する実験１の結果は、図８（Ａ）のようになった。測定値は、パルス電圧（＋極性）が印加された後では低抵抗状態から高抵抗状態へと変化し、パルス電圧（−極性）が印加された後では高抵抗状態から低抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少することがわかった。
〔実験２の結果〕
試料（Ａ’）に対する実験２の結果は、図８（Ｂ）のようになった。測定値は、パルス電圧（−極性）を印加した後でも、低抵抗状態に変化せず高抵抗状態であった。このように、印加されるパルス電圧にかかわらず、下部電極３から上部電極１へ向かう方向に対する抵抗値は常に高抵抗状態であることがわかった。
試料（Ａ’）に対する実験２の結果は、図８（Ｂ）のようになった。測定値は、パルス電圧（−極性）を印加した後でも、低抵抗状態に変化せず高抵抗状態であった。このように、印加されるパルス電圧にかかわらず、下部電極３から上部電極１へ向かう方向に対する抵抗値は常に高抵抗状態であることがわかった。
〔実験３の結果〕
試料（Ａ’）に対する実験３の結果について述べる。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性は図４（Ｂ）のようになった。また、パルス電圧（−極性）を印加した後に測定された電流−電圧特性は図４（Ａ）のようになった。
試料（Ａ’）に対する実験３の結果について述べる。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性は図４（Ｂ）のようになった。また、パルス電圧（−極性）を印加した後に測定された電流−電圧特性は図４（Ａ）のようになった。
＜試料（Ｂ’）に対する実験＞
試料（Ｂ’）に対する実験について図８（Ａ），図８（Ｂ），図５（Ａ），図５（Ｂ）を参照しつつ説明する。
試料（Ｂ’）に対する実験について図８（Ａ），図８（Ｂ），図５（Ａ），図５（Ｂ）を参照しつつ説明する。
〔実験１の結果〕
試料（Ｂ’）に対する実験１の結果は、図８（Ｂ）のようになった。このように、印加されるパルス電圧にかかわらず、上部電極１から下部電極３へ向かう方向に対する抵抗値は、常に高抵抗状態であることがわかった。
試料（Ｂ’）に対する実験１の結果は、図８（Ｂ）のようになった。このように、印加されるパルス電圧にかかわらず、上部電極１から下部電極３へ向かう方向に対する抵抗値は、常に高抵抗状態であることがわかった。
〔実験２の結果〕
試料（Ｂ’）に対する実験２の結果は、図８（Ａ）のようになった。このように、印加されるパルス電圧に応じて、下部電極３から上部電極１へ向かう方向に対する抵抗値が増加／減少することがわかった。
試料（Ｂ’）に対する実験２の結果は、図８（Ａ）のようになった。このように、印加されるパルス電圧に応じて、下部電極３から上部電極１へ向かう方向に対する抵抗値が増加／減少することがわかった。
〔実験３の結果〕
試料（Ｂ’）に対する実験３の結果について述べる。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性は、図５（Ｂ）のようになった。また、パルス電圧（−極性）を印加した後に測定された電流−電圧特性は、図５（Ａ）のようになった。
試料（Ｂ’）に対する実験３の結果について述べる。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性は、図５（Ｂ）のようになった。また、パルス電圧（−極性）を印加した後に測定された電流−電圧特性は、図５（Ａ）のようになった。
＜試料（Ｃ’）に対する実験＞
〔実験１，実験２の結果〕
また、試料（Ｃ’）の実験１，実験２の結果は図９のようになった。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向かう方向に対する抵抗値および下部電極３から上部電極１へ向かう方向に対する抵抗値のどちらも増加／減少することがわかった。
〔実験１，実験２の結果〕
また、試料（Ｃ’）の実験１，実験２の結果は図９のようになった。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向かう方向に対する抵抗値および下部電極３から上部電極１へ向かう方向に対する抵抗値のどちらも増加／減少することがわかった。
〔実験３の結果〕
試料（Ｃ’）の実験３の結果について述べる。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性は、図７（Ｂ）のようになった。また、パルス電圧（−極性）を印加した後に測定された電流−電圧特性は、図７（Ａ）のようになった。
試料（Ｃ’）の実験３の結果について述べる。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性は、図７（Ｂ）のようになった。また、パルス電圧（−極性）を印加した後に測定された電流−電圧特性は、図７（Ａ）のようになった。
＜まとめ＞
つまり、試料（Ａ’）〜試料（Ｃ’）の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）仕事関数の小さい電極から仕事関数の大きい電極へ向かう方向を順方向とし、仕事関数の大きい電極から仕事関数の小さい電極へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると増加し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると減少する。
つまり、試料（Ａ’）〜試料（Ｃ’）の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）仕事関数の小さい電極から仕事関数の大きい電極へ向かう方向を順方向とし、仕事関数の大きい電極から仕事関数の小さい電極へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると増加し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると減少する。
以上の試料（試料（Ａ）〜試料（Ｃ），試料（Ａ’）〜試料（Ｃ’））の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）上部電極１の仕事関数と下部電極２の仕事関数とが互いに異なる場合、一方の電極から他方の電極へ向かう方向（第１の方向）を順方向とし第２の方向（第１の方向に対して逆向き）を逆方向とするダイオード特性。
（２）所定のパルス電圧が印加されると、ダイオード特性の順方向に対する抵抗値が増加／減少する特性（可変抵抗特性）。
（１）上部電極１の仕事関数と下部電極２の仕事関数とが互いに異なる場合、一方の電極から他方の電極へ向かう方向（第１の方向）を順方向とし第２の方向（第１の方向に対して逆向き）を逆方向とするダイオード特性。
（２）所定のパルス電圧が印加されると、ダイオード特性の順方向に対する抵抗値が増加／減少する特性（可変抵抗特性）。
また、抵抗値を変化させるために印加するパルス電圧に関しては、従来のパルス電圧のパルス幅（１μsec以上）よりも本実施例におけるパルス電圧のパルス幅（５０nsec）の方が短いことが確認できた。
以上のような特性を確認することができたので、互いに仕事関数が異なる２つの材料を図１に示した上部電極１および下部電極３として用いて電気素子を構成した。
（実施例２）
また、上記特性（可変抵抗特性およびダイオード特性）を有する状態変化材料を実現するために、結晶性が不均一である状態変化材料２を用いて図１の電気素子を構成した。その理由について説明する。
また、上記特性（可変抵抗特性およびダイオード特性）を有する状態変化材料を実現するために、結晶性が不均一である状態変化材料２を用いて図１の電気素子を構成した。その理由について説明する。
＜状態変化材料２の結晶性＞
〔状態変化材料の形成方法１〕
下部電極３を形成した基板４の温度を状態変化材料２の結晶化温度付近（例えば、CuFe２O４では約600℃付近）まで上げて状態変化材料２を形成した。このように形成された状態変化材料２に対してＸ線回折を行い結晶構造の歪みを調査したところ、その状態変化材料２は、結晶格子面間隔Ｄを示す位置に鋭い分布を有する回折ピーク（強度の大きい回折ピーク）を有していることがわかった。つまり、このように形成された状態変化材料２の結晶性は、基本的に、膜厚方向で均一になることがわかった。
〔状態変化材料の形成方法１〕
下部電極３を形成した基板４の温度を状態変化材料２の結晶化温度付近（例えば、CuFe２O４では約600℃付近）まで上げて状態変化材料２を形成した。このように形成された状態変化材料２に対してＸ線回折を行い結晶構造の歪みを調査したところ、その状態変化材料２は、結晶格子面間隔Ｄを示す位置に鋭い分布を有する回折ピーク（強度の大きい回折ピーク）を有していることがわかった。つまり、このように形成された状態変化材料２の結晶性は、基本的に、膜厚方向で均一になることがわかった。
〔状態変化材料の形成方法２〕
一方、下部電極３を形成した基板４の温度を状態変化材料２の結晶化温度付近まで上げずに状態変化材料２を形成した。このように形成された状態変化材料２に対してＸ線回折を行い結晶構造の歪みを調査したところ、その状態変化材料２は、結晶構造の面間隔がバラツキを有している（強度の小さいブロードな回折ピークを有している）ことがわかった。つまり、このように形成された状態変化材料２には、結晶構造の歪が発生していることがわかった。
一方、下部電極３を形成した基板４の温度を状態変化材料２の結晶化温度付近まで上げずに状態変化材料２を形成した。このように形成された状態変化材料２に対してＸ線回折を行い結晶構造の歪みを調査したところ、その状態変化材料２は、結晶構造の面間隔がバラツキを有している（強度の小さいブロードな回折ピークを有している）ことがわかった。つまり、このように形成された状態変化材料２には、結晶構造の歪が発生していることがわかった。
〔状態変化材料の形成方法３〕
そこで、下部電極３を形成した基板４の温度を600℃位から徐々に低下させながら状態変化材料２を形成し、さらに状態変化材料２上に上部電極１を形成した。このように形成された状態変化材料２に透過電子顕微鏡による電子線回折を行うと、下部電極３近傍の状態変化材料２では結晶性の良い状態を示す電子線回折図形（ある周期での斑点模様）が観測され、上部電極１近傍の状態変化材料２では結晶性の悪い状態（アモルファスに近い状態）を示す電子線回折図形（ハローパターン）が観察された。つまり、下部電極２近傍の状態変化材料２では、結晶格子面間隔がほぼ均一な数値を示しており、結晶構造の歪の少ない結晶性の良い状態となっている。一方、上部電極１近傍の状態変化材料２では、結晶格子面間隔が下部電極３近傍と比較するとバラツキを持った分布を有しており、結晶構造の歪みが多くなった結晶性の悪い状態となっていることがわかった。
そこで、下部電極３を形成した基板４の温度を600℃位から徐々に低下させながら状態変化材料２を形成し、さらに状態変化材料２上に上部電極１を形成した。このように形成された状態変化材料２に透過電子顕微鏡による電子線回折を行うと、下部電極３近傍の状態変化材料２では結晶性の良い状態を示す電子線回折図形（ある周期での斑点模様）が観測され、上部電極１近傍の状態変化材料２では結晶性の悪い状態（アモルファスに近い状態）を示す電子線回折図形（ハローパターン）が観察された。つまり、下部電極２近傍の状態変化材料２では、結晶格子面間隔がほぼ均一な数値を示しており、結晶構造の歪の少ない結晶性の良い状態となっている。一方、上部電極１近傍の状態変化材料２では、結晶格子面間隔が下部電極３近傍と比較するとバラツキを持った分布を有しており、結晶構造の歪みが多くなった結晶性の悪い状態となっていることがわかった。
さらに、この状態変化材料２に対して透過電子顕微鏡による断面ＴＥＭ観察を行って状態変化材料２の結晶粒径を測定した結果、下部電極３近傍の状態変化材料２の結晶粒径は、上部電極１近傍の状態変化材料２の結晶粒径の２倍以上の値を示していた。このように、下部電極３近傍の状態変化材料２の結晶性の方が上部電極１近傍の状態変化材料２の結晶性よりも良いことが確認できた。
以上より、下部電極３を形成した基板４の温度を600℃位から徐々に低下させながら状態変化材料２を形成すれば、下部電極３近傍においては結晶性が良いが上部電極１近傍においては結晶性が悪いといった結晶性が不均一な状態変化材料２（すなわち下部電極３から上部電極１に向かって結晶性の均一性が減少する状態変化材料２）を形成できることがわかった。
＜試料（Ｄ）に対する実験＞
上記〔状態変化材料の形成方法３〕に従って、下部電極３上に状態変化材料２を形成しさらに状態変化材料２上に上部電極１を形成して「試料（Ｄ）」を作成した。
上記〔状態変化材料の形成方法３〕に従って、下部電極３上に状態変化材料２を形成しさらに状態変化材料２上に上部電極１を形成して「試料（Ｄ）」を作成した。
〔試料（Ｄ）〕
上部電極１：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
状態変化材料２：CuFe２O４（膜厚約０．１μｍ）
下部電極３：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
なお、試料（Ｄ）を形成した後、上部電極１が下部電極３に対して「＋」になるパルス電圧（電圧値：＋３Ｖ，パルス幅：１０μsec）を試料（Ｄ）に印加することによって、形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値に初期化した。
上部電極１：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
状態変化材料２：CuFe２O４（膜厚約０．１μｍ）
下部電極３：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
なお、試料（Ｄ）を形成した後、上部電極１が下部電極３に対して「＋」になるパルス電圧（電圧値：＋３Ｖ，パルス幅：１０μsec）を試料（Ｄ）に印加することによって、形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値に初期化した。
〔実験１〜実験３〕
次に、この試料（Ｄ）に対して実施例１と同様の実験（実験１〜実験３）を行ったところ、実施例１の試料（Ａ）と同様の実験結果（図３（Ａ），図３（Ｂ），図４（Ａ），図４（Ｂ））になった。試料（Ｄ）の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）結晶性の悪い領域から結晶性の良い領域へ向かう方向を順方向とし、結晶性の良い領域から結晶性の悪い領域へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると減少し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると増加する。
次に、この試料（Ｄ）に対して実施例１と同様の実験（実験１〜実験３）を行ったところ、実施例１の試料（Ａ）と同様の実験結果（図３（Ａ），図３（Ｂ），図４（Ａ），図４（Ｂ））になった。試料（Ｄ）の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）結晶性の悪い領域から結晶性の良い領域へ向かう方向を順方向とし、結晶性の良い領域から結晶性の悪い領域へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると減少し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると増加する。
また、試料（Ｄ）の中には、形成後に、上部電極１が下部電極３に対して「−」になるパルス電圧（電圧値：−３Ｖ，パルス幅１０μsec）を印加することによって、形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値に初期化したものもあった（このような試料（Ｄ）を試料（Ｄ’）とする）。
試料（Ｄ）と同様の実験（実験１〜実験３）を試料（Ｄ’）に対して行った。
＜試料（Ｄ’）に対する実験＞
試料（Ｄ’）の実験１の結果は図８（Ａ）のようになり、試料（Ｄ’）の実験２の結果は図８（Ｂ）のようになった。さらに、試料（Ｄ’）の実験３の結果（電流−電圧特性）は、パルス電圧（＋極性）を印加した後では図４（Ｂ）のようになりパルス電圧（−極性）を印加した後では図４（Ａ）のようになることが確認できた。試料（Ｄ’）の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）結晶性の悪い領域から結晶性の良い領域へ向かう方向を順方向とし、結晶性の良い領域から結晶性の悪い領域へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると増加し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると減少する。
試料（Ｄ’）の実験１の結果は図８（Ａ）のようになり、試料（Ｄ’）の実験２の結果は図８（Ｂ）のようになった。さらに、試料（Ｄ’）の実験３の結果（電流−電圧特性）は、パルス電圧（＋極性）を印加した後では図４（Ｂ）のようになりパルス電圧（−極性）を印加した後では図４（Ａ）のようになることが確認できた。試料（Ｄ’）の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）結晶性の悪い領域から結晶性の良い領域へ向かう方向を順方向とし、結晶性の良い領域から結晶性の悪い領域へ向かう方向を逆方向とするダイオード特性。
（２）印加されるパルス電圧に応じてその順方向における抵抗値が増減する特性（可変抵抗特性）。詳しくは、その順方向における抵抗値は、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると増加し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると減少する。
以上の試料（試料（Ｄ），試料（Ｄ’））の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）状態変化材料２の結晶性が均一でない場合、一方の電極から他方の電極へ向かう方向（第１の方向）を順方向とし第２の方向（第１の方向に対して逆向き）を逆方向とするダイオード特性。
（２）所定のパルス電圧が印加されると、ダイオード特性の順方向に対する抵抗値が増加／減少する特性（可変抵抗特性）。
（１）状態変化材料２の結晶性が均一でない場合、一方の電極から他方の電極へ向かう方向（第１の方向）を順方向とし第２の方向（第１の方向に対して逆向き）を逆方向とするダイオード特性。
（２）所定のパルス電圧が印加されると、ダイオード特性の順方向に対する抵抗値が増加／減少する特性（可変抵抗特性）。
また、抵抗値を変化させるために印加するパルス電圧に関しては、従来のパルス電圧のパルス幅（１μsec以上）よりも本実施例におけるパルス電圧のパルス幅（５０nsec）の方が短いことが確認できた。
以上のような特性を確認することができたので、結晶性が不均一である状態変化材料２を用いて図１の電気素子を構成した。
また、実施例１，実施例２において、状態変化材料２として、スピネル構造の金属酸化物材料であるCuFe２O４を用いた例を示したが、それ以外のスピネル構造の金属酸化物材料や、イルメナイト構造の金属が添加された酸化物強誘電体、あるいはペロブスカイト構造のＣＭＲ材料、高温超伝導材料でも、同様の特性を確認することができた。具体的に述べると、例えば、CoFe２O４、NiCr２O４，Fe３O４，Cr-SrTiO３，Sr-LiNbO３，Mg-LiNbO３，Pr（１−Ｘ）CaＸMnO３，LaSrMnO３，GdBaCoＸOＹでも同様の特性を確認することができた。
また、上部電極１および下部電極３の材料として別の電極材料を用いても構わない。
（第１の実施形態）
＜回路記号の定義＞
この発明の第１の実施形態による電気素子について説明する。なお、本実施形態で用いられる電気素子の回路記号を図１０のように定義する。図１０に示した電気素子１０２では、端子１０１−２に対して端子１０１−１が「＋」になるパルス電圧を印加すると電気素子１０２の抵抗値は減少し、端子１０１−２に対して端子１０１−１が「−」になるパルス電圧を印加すると電気素子１０２の抵抗値は増加する。また、図１０に示した電気素子１０２は、端子１０１−１から端子１０１−２へ向かう方向を「順方向」とし、端子１０１−２から端子１０１−１へ向かう方向を「逆方向」とするダイオード特性を示す。
＜回路記号の定義＞
この発明の第１の実施形態による電気素子について説明する。なお、本実施形態で用いられる電気素子の回路記号を図１０のように定義する。図１０に示した電気素子１０２では、端子１０１−２に対して端子１０１−１が「＋」になるパルス電圧を印加すると電気素子１０２の抵抗値は減少し、端子１０１−２に対して端子１０１−１が「−」になるパルス電圧を印加すると電気素子１０２の抵抗値は増加する。また、図１０に示した電気素子１０２は、端子１０１−１から端子１０１−２へ向かう方向を「順方向」とし、端子１０１−２から端子１０１−１へ向かう方向を「逆方向」とするダイオード特性を示す。
＜動作＞
次に、図１０に示した電気素子１０２による動作について説明する。ここでは、電気素子１０２は、メモリとして使用され、１ビットデータの処理を行う。なお、電気素子１０２の抵抗値（状態変化材料２の抵抗値）は、高抵抗状態に初期化されているものとする。また、電気素子１０２の抵抗値が「高抵抗状態」であるときを「０」とし、電気素子１０２の抵抗値が「低抵抗状態」であるときを「１」とする。
次に、図１０に示した電気素子１０２による動作について説明する。ここでは、電気素子１０２は、メモリとして使用され、１ビットデータの処理を行う。なお、電気素子１０２の抵抗値（状態変化材料２の抵抗値）は、高抵抗状態に初期化されているものとする。また、電気素子１０２の抵抗値が「高抵抗状態」であるときを「０」とし、電気素子１０２の抵抗値が「低抵抗状態」であるときを「１」とする。
〔記憶〕
電気素子１０２に「１」を示す１ビットデータを書き込む場合、端子１０１−２をグランドに落とし、端子１０１−１に記憶電圧を印加する。記憶電圧は、例えば、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））である。電気素子１０２にはパルス電圧（＋極性）が印加されるので、電気素子１０２の抵抗値（状態変化材料の抵抗値）は、低抵抗状態になる。このように、電気素子１０２は「１」を示す１ビットデータを記憶したことになる。
電気素子１０２に「１」を示す１ビットデータを書き込む場合、端子１０１−２をグランドに落とし、端子１０１−１に記憶電圧を印加する。記憶電圧は、例えば、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））である。電気素子１０２にはパルス電圧（＋極性）が印加されるので、電気素子１０２の抵抗値（状態変化材料の抵抗値）は、低抵抗状態になる。このように、電気素子１０２は「１」を示す１ビットデータを記憶したことになる。
〔リセット〕
電気素子１０２の記憶状態を初期の状態に戻す場合、端子１０１−２をグランドに落とし、端子１０１−１にリセット電圧を印加する。リセット電圧は、例えば、電圧値が「−３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））である。電気素子１０２にはパルス電圧（−極性）が印加されるので、電気素子１０２の抵抗値は、高抵抗状態に戻る。このように、電気素子１０２の記憶状態は初期状態に戻ったことになる。
電気素子１０２の記憶状態を初期の状態に戻す場合、端子１０１−２をグランドに落とし、端子１０１−１にリセット電圧を印加する。リセット電圧は、例えば、電圧値が「−３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））である。電気素子１０２にはパルス電圧（−極性）が印加されるので、電気素子１０２の抵抗値は、高抵抗状態に戻る。このように、電気素子１０２の記憶状態は初期状態に戻ったことになる。
〔再生〕
次に、端子１０１−２をグランドに落とし、端子１０１−１に再生電圧を印加する。再生電圧は、例えば、電圧値が「＋０．５Ｖ」を示す電圧である。電気素子１０２には再生電圧（＝測定電圧（＋極性））が印加されるので、電気素子１０２の抵抗値に応じた電流値を有する電流が端子１０１−１から端子１０１−２へ向かう方向（順方向）に流れる。ここで、電気素子１０２の抵抗値が「高抵抗状態」であるときに流れる電流を「０」とし、電気素子１０２の抵抗値が「低抵抗状態」であるときに流れる電流を「１」とすれば、電気素子１０２から１ビットデータを再生したことになる。
次に、端子１０１−２をグランドに落とし、端子１０１−１に再生電圧を印加する。再生電圧は、例えば、電圧値が「＋０．５Ｖ」を示す電圧である。電気素子１０２には再生電圧（＝測定電圧（＋極性））が印加されるので、電気素子１０２の抵抗値に応じた電流値を有する電流が端子１０１−１から端子１０１−２へ向かう方向（順方向）に流れる。ここで、電気素子１０２の抵抗値が「高抵抗状態」であるときに流れる電流を「０」とし、電気素子１０２の抵抗値が「低抵抗状態」であるときに流れる電流を「１」とすれば、電気素子１０２から１ビットデータを再生したことになる。
このように、電気素子１０２をメモリとして利用することができる。
＜効果＞
以上のように、電気素子が「ダイオード特性」を有しているので、特別にダイオード素子を用いることなく電流の向きを規定することができる。さらに電気素子が「可変抵抗特性」を有しているので、例えば、１Ｒ１Ｄ型不揮発性記憶素子として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。
以上のように、電気素子が「ダイオード特性」を有しているので、特別にダイオード素子を用いることなく電流の向きを規定することができる。さらに電気素子が「可変抵抗特性」を有しているので、例えば、１Ｒ１Ｄ型不揮発性記憶素子として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。
また、ダイオードが設けられていないので、状態変化材料に印加するパルス電圧の極性が制限されない。よって、状態変化材料に「＋」，「−」の両方の極性のパルス電圧を印加することができる。このようなパルス印加方法（パルス電圧の極性によって抵抗値を変化させる方法）では、従来のパルス印加方法（パルス電圧のパルス幅を調整することによって可変抵抗材料の抵抗値を変化させる方法）と比較すると、印加するパルス電圧のパルス幅が短い（本実施形態では、５０nsec）。つまり、記憶／リセットに要する時間を短縮することができる。
また、本実施形態において電気素子１０２の状態変化材料２としては、スピネル構造であるCuFe２O４，CoFe２O４，NiCr２O４，Fe３O４や、イルメナイト構造の金属が添加された酸化物強誘電体、さらには、ペロブスカイト構造のＣＭＲ材料および高温超伝導材料等でも同様な効果を得ることができる。具体的にはCr-SrTiO３，Sr-LiNbO３，Mg-LiNbO３，Pr（１−Ｘ）CaＸMnO３，LaSrMnO３，GdBaCoＸOＹ等でも同様の効果が得られる。
また、ＣＭＯＳプロセスにおいて、高温による破壊等を防ぐために成膜時の温度は４５０℃以下であることが望ましい。ペロブスカイト構造を有する材料を成膜するためには、通常、基板の温度を７００℃以上にする必要がある。一方、スピネル構造を有する材料を成膜するためには基板の温度が約４００℃程度であればよい。したがって、スピネル構造を有する材料を図１の状態変化材料２として用いることによって、成膜時の温度を低くすることができる。このように、スピネル構造を有する材料は、ペロブスカイト構造を有する材料よりも半導体プロセスとの整合性が良好である。
また、一般的に、高温超伝導材料やＣＭＲ材料は、アルカリ金属および／またはアルカリ土類金属を含む酸化物である。このような材料を用いて図１の電気素子を形成する場合、半導体プロセスの洗浄工程においてこの材料に含まれるアルカリ金属および／またはアルカリ土類金属が溶出してしまうので、記憶素子としての特性が劣化する。このような特性劣化を防ぐためには、アルカリ金属およびアルカリ土類金属を含まない材料を状態変化材料２として用いることが好ましい。
また、本実施形態では１ビットデータを高抵抗状態と低抵抗状態の２個の状態として保持することによりメモリとして動作させているが、電気的パルスの幅および振幅を変えることにより、4個もしくはそれ以上の抵抗状態を２ビットもしくは３ビット以上の情報として記憶させる不揮発性記憶素子として動作させることも可能である。
（第２の実施形態）
＜全体構成＞
この発明の第２の実施形態によるメモリ装置２００の全体構成を図１１に示す。この装置２００は、メモリアレイ２０１と、アドレスバッファ２０２と、制御部２０３と、行デコーダ２０４と、ワード線ドライバ２０５と、列デコーダ２０６と、ビット線ドライバ２０７とを備える。
＜全体構成＞
この発明の第２の実施形態によるメモリ装置２００の全体構成を図１１に示す。この装置２００は、メモリアレイ２０１と、アドレスバッファ２０２と、制御部２０３と、行デコーダ２０４と、ワード線ドライバ２０５と、列デコーダ２０６と、ビット線ドライバ２０７とを備える。
メモリアレイ２０１には、ワード線Ｗ１，Ｗ２と、ビット線Ｂ１，Ｂ２と、メモリセルＭＣ２１１〜ＭＣ２２２とが設けられている。メモリセルＭＣ２１１〜ＭＣ２２２の各々は、図１０に示した電気素子１０２である。メモリセルＭＣ２１１の一端はワード線Ｗ１に接続され、メモリセルＭＣ２１１の他端はビット線Ｂ１に接続される（順方向：Ｗ１→Ｂ１）。メモリセルＭＣ２１２の一端はワード線Ｗ２に接続され、メモリセルＭＣ２１２の他端はビット線Ｂ１に接続される（順方向：Ｗ２→Ｂ１）。メモリセルＭＣ２２１の一端はワード線Ｗ１に接続され、メモリセルＭＣ２２１の他端はビット線Ｂ２に接続される（順方向：Ｗ１→Ｂ２）。メモリセルＭＣ２２２の一端はワード線Ｗ２に接続され、メモリセルＭＣ２２２の他端はビット線Ｂ２に接続される（順方向：Ｗ２→Ｂ２）。
アドレスバッファ２０２は、外部からのアドレス信号ＡＤＤＲＥＳＳを入力して、行アドレス信号ＲＯＷを行デコーダ２０４に出力するとともに、列アドレス信号ＣＯＬＵＭＮを列デコーダ２０６に出力する。アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ２１１〜ＭＣ２２２のうち選択されるメモリセルのアドレスを示す。行アドレス信号ＲＯＷは、アドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうち行のアドレスを示す。列アドレスＣＯＬＵＭＮは、アドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうち列のアドレスを示す。
制御部２０３は、外部からのモード選択信号ＭＯＤＥに応じて、記憶モード，リセットモード，および再生モードのうちいずれか１つになる。記憶モードでは、制御部２０３は、外部からの入力データＤｉｎに応じて、「記憶電圧印加」を指示する制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。再生モードでは、制御部２０３は、「再生電圧印加」を指示する制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。さらに、再生モードでは、ビット線ドライバ２０７からの信号ＩＲＥＡＤに応じたビット値を示す出力データＤｏｕｔを外部へ出力する。信号ＩＲＥＡＤは、ビット線Ｂ１，Ｂ２を流れる電流の電流値を示す。また、リセットモードでは、制御部２０３は、メモリセルＭＣ２１１〜ＭＣ２２２の記憶状態を確認し、その記憶状態に応じて、「リセット電圧印加」を指示する制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。
行デコーダ２０４は、アドレスバッファ２０２からの行アドレス信号ＲＯＷに応じて、ワード線Ｗ１，Ｗ２のうちいずれか１つを選択する。
ワード線ドライバ２０５は、制御部２０３から「記憶電圧印加」を指示する制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線に記憶電圧Ｖ１ＷＲＩＴＥを印加する。また、ワード線ドライバ２０５は、制御部２０３から「再生電圧印加」を指示する制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線に再生電圧Ｖ１ＲＥＡＤを印加する。また、ワード線ドライバ２０５は、制御部２０３から「リセット電圧印加」を指示する制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線にリセット電圧Ｖ１ＲＥＳＥＴを印加する。
列デコーダ２０６は、アドレスバッファ２０２からの列アドレス信号ＣＯＬＵＭＮに応じて、ビット線Ｂ１，Ｂ２のうちいずれか１つを選択する。
ビット線ドライバ２０７は、制御部２０３から「記憶電圧印加」を指示する制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されたビット線に記憶電圧Ｖ２ＷＲＩＴＥを印加する。また、ビット線ドライバ２０７は、制御部２０３から「再生電圧印加」を指示する制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されなかったビット線に再生電圧Ｖ２ＲＥＡＤを印加した後、ビット線Ｂ１，Ｂ２を流れる電流の電流値を示す信号ＩＲＥＡＤを制御部２０３に出力する。また、ビット線ドライバ２０７は、制御部２０３から「リセット電圧印加」を指示する制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されたビット線にリセット電圧Ｖ２ＲＥＳＥＴを印加する。
なお、記憶電圧Ｖ１ＷＲＩＴＥは、例えば、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧であり、記憶電圧Ｖ２ＷＲＩＴＥは、例えば、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。ここでは、記憶電圧Ｖ１ＷＲＩＴＥと記憶電圧Ｖ２ＷＲＩＴＥとの電位差は「３Ｖ」である。
また、再生電圧Ｖ１ＲＥＡＤ，Ｖ２ＲＥＡＤは、例えば、電圧値が「＋０．５Ｖ」を示す電圧である。ここでは、再生電圧Ｖ１ＲＥＡＤ，Ｖ２ＲＥＡＤは、互いに等しい電圧である。
また、リセット電圧Ｖ１ＲＥＳＥＴは、例えば、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧であり、リセット電圧Ｖ２ＲＥＳＥＴは、例えば、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。ここでは、リセット電圧Ｖ１ＲＥＳＥＴとリセット電圧Ｖ２ＲＥＳＥＴとの電位差は「３Ｖ」である。
＜動作＞
次に、図１１に示したメモリ装置２００による動作について説明する。この装置２００による動作には、メモリセルに入力データＤｉｎを書き込む記憶モードと、メモリセルに書き込まれた情報をリセットするリセットモードと、メモリセルに書き込まれた情報を出力データＤｏｕｔとして出力（再生）する再生モードとが存在する。なお、メモリセルＭＣ２１１〜ＭＣ２２２は、高抵抗状態に初期化されているものとする。また、アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ２１１のアドレスを示すものとする。
次に、図１１に示したメモリ装置２００による動作について説明する。この装置２００による動作には、メモリセルに入力データＤｉｎを書き込む記憶モードと、メモリセルに書き込まれた情報をリセットするリセットモードと、メモリセルに書き込まれた情報を出力データＤｏｕｔとして出力（再生）する再生モードとが存在する。なお、メモリセルＭＣ２１１〜ＭＣ２２２は、高抵抗状態に初期化されているものとする。また、アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ２１１のアドレスを示すものとする。
〔記憶モード〕
まず、記憶モードにおける動作について説明する。
まず、記憶モードにおける動作について説明する。
制御部２０３は、入力データＤｉｎが「１」を示す場合、「記憶電圧印加」を示す制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。また、制御部２０３は、入力データＤｉｎが「０」を示す場合、制御信号ＣＯＮＴを出力しない。
次に、ビット線ドライバ２０７は、制御部２０３から「記憶電圧印加」を示す制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されたビット線Ｂ１に記憶電圧Ｖ２ＷＲＩＴＥを印加し、他のビット線Ｂ２（選択されなかったビット線）をグランドに落とす。
一方、ワード線ドライバ２０５は、制御部２０３から「記憶電圧印加」を示す制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線Ｗ１に記憶電圧Ｖ１ＷＲＩＴＥを印加し、他のワード線Ｗ２（選択されなかったワード線）をグランドに落とす。
メモリセルＭＣ２１１では、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））が印加されたことになるので、メモリセルＭＣ２１１の抵抗値は低抵抗状態になる。
メモリセルＭＣ２１２では、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））が印加されたことになるが、その電圧値が所定のレベル（ここでは、「−３Ｖ」）に達していないのでメモリセルＭＣ２１２の抵抗状態は変化しない。
メモリセルＭＣ２２１では、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））が印加されたことになるが、その電圧値が所定のレベル（ここでは、「＋３Ｖ」）に達していないのでメモリセルＭＣ２２１の抵抗状態は変化しない。
メモリセルＭＣ２２２では、メモリセルＭＣ２２２の両端の電位差は「０Ｖ」であるので、メモリセルＭＣ２２２の抵抗状態は変化しない。
このように、メモリセルＭＣ２１１の抵抗状態だけが「低抵抗状態」に変化するので、メモリセルＭＣ２１１に「１」を示す１ビットデータが書き込まれたことになる。
次に、メモリセルＭＣ２１１への書き込みが完了すると、アドレスバッファ２０２に新たなアドレス信号ＡＤＤＲＥＳＳが入力されて、上述の記憶モードにおける動作が繰り返される。
〔再生モード〕
次に、再生モードにおける動作について説明する。
次に、再生モードにおける動作について説明する。
制御部２０３は、「再生電圧印加」を指示する制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。
次に、ビット線ドライバ２０７は、制御部２０３から「再生電圧印加」を示す制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されなかったビット線Ｂ２に再生電圧Ｖ２ＲＥＡＤを印加し、他のビット線Ｂ１（選択されたビット線）をグランドに落とす。
一方、ワード線ドライバ２０５は、制御部２０３から「再生電圧印加」を示す制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線Ｗ１に再生電圧Ｖ１ＲＥＡＤを印加し、他のワード線Ｗ２（選択されなかったワード線）をグランドに落とす。
メモリセルＭＣ２１１では、測定電圧（＋極性）が印加されたことになるので、メモリセルＭＣ２１１の抵抗値に応じた電流値を有する電流がメモリセルＭＣ２１１に流れ、その電流がビット線Ｂ１に流出する。
メモリセルＭＣ２１２の両端の電位差は「０Ｖ」であるので、メモリセルＭＣ２１２には電流が流れない。また、メモリセルＭＣ２１２においてビット線Ｂ１からワード線Ｗ２へ向かう方向は「逆方向」であるので、ビット線Ｂ１を流れる電流がワード線Ｗ２に流れ込むことはない。
メモリセルＭＣ２２１の両端の電位差は「０Ｖ」になるので、メモリセルＭＣ２２１には電流が流れない。
メモリセルＭＣ２２２では、測定電圧（−極性）が印加されたことになるので、メモリセルＭＣ２２２には電流が流れない。
次に、ビット線ドライバ２０７は、ビット線Ｂ１，Ｂ２を流れる電流の電流値を測定し、その測定値を示す信号ＩＲＥＡＤを制御部２０３に出力する。次に、制御部２０３は、その信号ＩＲＥＡＤに示された電流値に応じた出力データＤｏｕｔを外部に出力する。例えば、低抵抗状態のときに流れる電流の電流値であるならば、制御部２０３は、「１」を示す出力データＤｏｕｔを出力する。
このように、メモリセルＭＣ２１１にのみ電流が流れ、その電流がビット線Ｂ１に流出するので、メモリセルＭＣ２１１から１ビットデータを読み出したことになる。
次に、メモリセルＭＣ２１１からの読み出しが完了すると、アドレスバッファ２０２に新たなアドレス信号ＡＤＤＲＥＳＳが入力されて、上述の再生モードにおける動作が繰り返される。
〔リセットモード〕
次に、リセットモードにおける動作について説明する。
次に、リセットモードにおける動作について説明する。
まず、制御部２０３は、再生モードにおける処理を行うことによってメモリセルＭＣ２１１の記憶状態を調べる。
次に、制御部２０３は、メモリセルＭＣ２１１が「１」を示すビットデータを記憶していると判断すると（メモリセルＭＣ２１１が低抵抗状態であると判断すると）、「リセット電圧印加」を示す制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。また、制御部２０３は、メモリセルＮＣ２１１が「０」を示すビットデータを記憶している場合（メモリセルＭＣ２１１が高抵抗状態である場合）には、制御信号ＣＯＮＴを出力しない。
次に、ビット線ドライバ２０７は、制御部２０３から「リセット電圧印加」を示す制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されたビット線Ｂ１にリセット電圧Ｖ２ＲＥＳＥＴを印加し、他のビット線Ｂ２（選択されなかったビット線）をグランドに落とす。
一方、ワード線ドライバ２０５は、制御部２０３から「リセット電圧印加」を示す制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線Ｗ１にリセット電圧Ｖ１ＲＥＳＥＴを印加し、他のワード線Ｗ２（選択されなかったワード線）をグランドに落とす。
メモリセルＭＣ２１１では、電圧値が「−３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））が印加されたことになるので、メモリセルＭＣ２１１の抵抗値は高抵抗状態になる。
メモリセルＭＣ２１２では、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））が印加されたことになるが、電圧値が所定のレベル（ここでは、「＋３Ｖ」）に達していないのでメモリセルＭＣ２１２の抵抗状態は変化しない。
メモリセルＭＣ２２１では、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））が印加されたことになるが、電圧値が所定のレベル（ここでは、「−３Ｖ」）に達していないのでメモリセルＭＣ２２１の抵抗状態は変化しない。
メモリセルＭＣ２２２では、メモリセルＭＣ２２２の両端の電位差は「０Ｖ」であるので、メモリセルＭＣ２２２の抵抗状態は変化しない。
このように、メモリセルＭＣ２１１の抵抗状態だけが「高抵抗状態」に変化するので、メモリセルＭＣ２１１に記憶された１ビットデータをリセットしたことになる。
次に、メモリセルＭＣ２１１のリセットが完了すると、アドレスバッファ２０２に新たなアドレス信号ＡＤＤＲＥＳＳが入力されて、上述のリセットモードにおける動作が繰り返される。
＜効果＞
以上のように、電気素子（メモリセル）が「ダイオード特性」を有しているので、あるワード線から別のワード線に電流が流れることはない。このように、ダイオード素子を別に設けることなく、メモリ装置を構成することができるので、製造プロセスを簡単にすることができる。
以上のように、電気素子（メモリセル）が「ダイオード特性」を有しているので、あるワード線から別のワード線に電流が流れることはない。このように、ダイオード素子を別に設けることなく、メモリ装置を構成することができるので、製造プロセスを簡単にすることができる。
また、情報を記憶したい電気素子には所定のパルス電圧が印加されるが、他の電気素子には所定のパルス電圧が印加されない。これにより、情報を記憶したい電気素子の抵抗状態のみを変化させることができる。つまり、任意の電気素子を選択して、その選択した電気素子に情報を記憶することができる。
また、情報を読み出したい電気素子では順方向に電流が流れるが、他の電気素子では順方向に電流が流れない。これにより、情報を読み出したい電気素子に流れる電流のみを読み取ることができる。つまり、任意の電気素子を選択して、その選択した電気素子に記憶された情報を読み出すことができる。
なお、図１１では、メモリセルが４つしか存在しないがこれに限らず、５つ以上のメモリセルをマトリックス状に配置することも可能である。
（第３の実施形態）
＜構成＞
この発明の第３の実施形態による半導体集積回路（Embedded-RAM）３００の構成を図１２に示す。この回路３００は、図１１に示したメモリ装置２００と、論理回路３０１とを備え、１つの半導体チップ上に形成される。図１１に示したメモリ装置２００は、データＲＡＭとして使用される。論理回路３０１は、所定の演算（例えば、音声データ・画像データの符号化／復号化）を行う回路であり、その演算の際に、メモリ装置２００を利用する。論理回路３０１は、メモリ装置２００にアドレス信号ＡＤＤＲＥＳＳおよびモード選択信号ＭＯＤＥを制御して、メモリ装置２００へのデータの書き込み／読み出しを行う。
＜構成＞
この発明の第３の実施形態による半導体集積回路（Embedded-RAM）３００の構成を図１２に示す。この回路３００は、図１１に示したメモリ装置２００と、論理回路３０１とを備え、１つの半導体チップ上に形成される。図１１に示したメモリ装置２００は、データＲＡＭとして使用される。論理回路３０１は、所定の演算（例えば、音声データ・画像データの符号化／復号化）を行う回路であり、その演算の際に、メモリ装置２００を利用する。論理回路３０１は、メモリ装置２００にアドレス信号ＡＤＤＲＥＳＳおよびモード選択信号ＭＯＤＥを制御して、メモリ装置２００へのデータの書き込み／読み出しを行う。
＜動作＞
次に、図１２に示した半導体集積回路（Embedded-RAM）３００による動作について説明する。この回路３００による動作には、メモリ装置２００に所定のデータ（ビットデータ）を書き込む書込処理と、メモリ装置２００に書き込んだデータを読み出す読出処理と、メモリ装置２００に書き込んだデータをリセットするリセット処理とが存在する。
次に、図１２に示した半導体集積回路（Embedded-RAM）３００による動作について説明する。この回路３００による動作には、メモリ装置２００に所定のデータ（ビットデータ）を書き込む書込処理と、メモリ装置２００に書き込んだデータを読み出す読出処理と、メモリ装置２００に書き込んだデータをリセットするリセット処理とが存在する。
〔書込処理〕
まず、書込処理について説明する。
まず、書込処理について説明する。
論理回路３０１は、メモリ装置２００に所定のデータ（例えば、符号化動画像データ等）を書き込むために、「記憶モード」を示すモード選択信号ＭＯＤＥをメモリ回路２００の制御部２０３に出力する。
次に、論理回路３０１は、その所定のデータを書き込むメモリセルを選択するために、アドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
次に、論理回路３０１は、その所定のデータを１ビットずつ１ビットデータＤｉｎとしてメモリ装置２００の制御部２０３に出力する。
次に、メモリ装置２００では、第２の実施形態の記憶モードと同様の動作が行われる。これにより、メモリ装置２００にその所定のデータが１ビットずつ書き込まれる。
〔読出処理〕
次に、読出処理について説明する。
次に、読出処理について説明する。
論理回路３０１は、メモリ装置２００に書き込んだデータを読み出すために、「再生モード」を示すモード選択信号ＭＯＤＥをメモリ回路２００の制御部２０３に出力する。
次に、論理回路３０１は、書き込まれたデータを読み出すメモリセルを選択するために、アドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
次に、メモリ装置２００では、第２の実施形態の再生モードと同様の動作が行われる。これにより、メモリ装置２００に記憶されたデータが１ビットずつ出力データＤｏｕｔとして読み出される。
〔リセット処理〕
次に、リセット処理について説明する。
次に、リセット処理について説明する。
論理回路３０１は、メモリ装置２００に記憶されたデータをリセットするために、「リセットモード」を示すモード選択信号ＭＯＤＥをメモリ回路２００の制御部２０３に出力する。
次に、論理回路３０１は、メモリ装置２００に記憶されたデータをリセットするメモリセルを選択するために、アドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
次に、メモリ装置２００では、第２の実施形態のリセットモードと同様の動作が行われる。これにより、メモリ装置２００に記憶されたデータが１ビットずつリセットされる。
＜効果＞
以上のように、メモリ装置２００に大量の情報を高速に記憶することが可能となる。
以上のように、メモリ装置２００に大量の情報を高速に記憶することが可能となる。
（第４の実施形態）
＜構成＞
この発明の第４の実施形態による半導体集積回路（reconfigurable ＬＳＩ）４００の構成を図１３に示す。この回路４００は、図１１に示したメモリ装置２００と、プロセッサ４０１と、インターフェイス４０２を備え、１つの半導体チップ上に形成される。図１１に示したメモリ装置２００は、プログラムＲＯＭとして使用され、プロセッサ４０１の動作に必要なプログラムを記憶する。プロセッサ４０１は、メモリ装置２００に記憶されたプログラムに従って動作し、メモリ装置２００およびインターフェイス４０２を制御する。インターフェイス４０２は、外部から入力されたプログラムをメモリ装置２００に順次出力する。
＜構成＞
この発明の第４の実施形態による半導体集積回路（reconfigurable ＬＳＩ）４００の構成を図１３に示す。この回路４００は、図１１に示したメモリ装置２００と、プロセッサ４０１と、インターフェイス４０２を備え、１つの半導体チップ上に形成される。図１１に示したメモリ装置２００は、プログラムＲＯＭとして使用され、プロセッサ４０１の動作に必要なプログラムを記憶する。プロセッサ４０１は、メモリ装置２００に記憶されたプログラムに従って動作し、メモリ装置２００およびインターフェイス４０２を制御する。インターフェイス４０２は、外部から入力されたプログラムをメモリ装置２００に順次出力する。
＜動作＞
次に、図１３に示した半導体集積回路（reconfigurable ＬＳＩ）４００による動作について説明する。この回路４００による動作には、記憶されたプログラムに従って動作するプログラム実行処理と、メモリ装置２００に記憶されたプログラムを別の新たなプログラムに書き換えるプログラム書換処理とが存在する。
次に、図１３に示した半導体集積回路（reconfigurable ＬＳＩ）４００による動作について説明する。この回路４００による動作には、記憶されたプログラムに従って動作するプログラム実行処理と、メモリ装置２００に記憶されたプログラムを別の新たなプログラムに書き換えるプログラム書換処理とが存在する。
〔プログラム実行処理〕
まず、プログラム実行処理について説明する。
まず、プログラム実行処理について説明する。
プロセッサ４０１は、メモリ装置２００に記憶されたプログラムを読み出すために、「再生モード」を示すモード選択信号ＭＯＤＥをメモリ回路２００の制御部２０３に出力する。
次に、プロセッサ４０１は、その必要なプログラムが書き込まれたメモリセルを示すアドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
次に、メモリ装置２００では、第２の実施形態の再生モードと同様の動作が行われる。これにより、メモリ装置２００に記憶されたプログラムが出力データＤｏｕｔとして１ビットずつ読み出される。
次に、プロセッサ４０１は、読み出したプログラムに従って、所定の演算を行う。
〔プログラム書換処理〕
次に、プログラム書換処理について説明する。
次に、プログラム書換処理について説明する。
プロセッサ４０１は、メモリ装置２００に記憶されたプログラム（書換対象となるプログラム）を消去するために、「リセットモード」を示すモード選択信号ＭＯＤＥをメモリ装置２００の制御部２０３に出力する。
次に、プロセッサ４０１は、書換対象となるプログラムを記憶するメモリセルの位置を示すアドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
次に、メモリ装置２００では、第２の実施形態のリセットモードと同様の動作が行われる。これにより、メモリセルに記憶されたプログラムが１ビットずつリセットされる。
次に、プロセッサ４０１は、メモリセルのリセットが完了すると、新たなプログラムを書き込むために、「記憶モード」を示すモード選択信号ＭＯＤＥをメモリ装置２００の制御部２０３に出力する。
次に、プロセッサ４０１は、新たなプログラムを記憶すべきメモリセルの位置を示すアドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
次に、プロセッサ４０１は、外部からインターフェイス４０２を介して１ビットずつメモリ装置２００の制御部２０３に出力する。メモリ装置２００では、第２の実施形態の記憶モードと同様の処理が行われる。これにより、新たなプログラムがメモリ装置２００に１ビットずつ記憶される。
このように、メモリ装置２００は書き換え可能な不揮発性メモリであるため、記憶するプログラムの内容を書き換えることが可能である。つまり、プロセッサ５０１において実現される機能を代えることができる。また、複数のプログラムをメモリ装置２００に記憶しておき、読み出すプログラムに応じてプロセッサ４０１で実現される機能を代えることもできる。
＜効果＞
以上のように、１つのＬＳＩで異なる機能を実現することが可能（いわゆるre-configurable）となる。
以上のように、１つのＬＳＩで異なる機能を実現することが可能（いわゆるre-configurable）となる。
（第５の実施形態）
＜構造＞
この発明の第５の実施形態によるメモリ装置５００の構造を図１４に示す。このメモリ装置５００では、基板５０１上に下部電極５０２が形成され、下部電極５０２上に状態変化材料５０３およびコンタクトプラグ５０４が形成され、状態変化材料５０３上に上部電極５０５−１，５０５−２が形成されている。ここでは、下部電極５０２としてPt（仕事関数：５．７eV）を用い、上部電極５０５−１，５０５−２としてAg（仕事関数：４．３eV）を用い、状態変化材料５０３としてCuFe２O４（膜厚：０．１μｍ）を用いている。また、コンタクトプラグ５０４にはAlを用いている。
＜構造＞
この発明の第５の実施形態によるメモリ装置５００の構造を図１４に示す。このメモリ装置５００では、基板５０１上に下部電極５０２が形成され、下部電極５０２上に状態変化材料５０３およびコンタクトプラグ５０４が形成され、状態変化材料５０３上に上部電極５０５−１，５０５−２が形成されている。ここでは、下部電極５０２としてPt（仕事関数：５．７eV）を用い、上部電極５０５−１，５０５−２としてAg（仕事関数：４．３eV）を用い、状態変化材料５０３としてCuFe２O４（膜厚：０．１μｍ）を用いている。また、コンタクトプラグ５０４にはAlを用いている。
＜状態変化材料＞
ここで、図１４に示した上部電極５０５−１と下部電極５０２との間に所定のパルス電圧を印加すると、状態変化材料５０３のうち上部電極の直下に存在する領域（状態変化領域５０３α）の抵抗値が変化する。また、図１４に示した上部電極５０５−２と下部電極５０２との間に所定のパルス電圧を印加すると、状態変化材料５０３のうち上部電極５０５−２の直下に存在する領域（状態変化領域５０３β）の抵抗値が変化する。
ここで、図１４に示した上部電極５０５−１と下部電極５０２との間に所定のパルス電圧を印加すると、状態変化材料５０３のうち上部電極の直下に存在する領域（状態変化領域５０３α）の抵抗値が変化する。また、図１４に示した上部電極５０５−２と下部電極５０２との間に所定のパルス電圧を印加すると、状態変化材料５０３のうち上部電極５０５−２の直下に存在する領域（状態変化領域５０３β）の抵抗値が変化する。
また、図１４に示した上部電極５０５−１と下部電極５０２との間に測定電圧（＋極性）を印加すると、コンタクトプラグ５０４からは、状態変化領域５０３αの抵抗値に応じた電流値を有する電流が流れる。また、図１４に示した上部電極５０５−１と下部電極５０２との間に測定電圧（−極性）を印加しても、電流は流れない。同様に、図１４に示した上部電極５０５−２と下部電極５０２との間に測定電圧（＋極性）を印加すると、コンタクトプラグ５０４からは、状態変化領域５０３βの抵抗値に応じた電流値を有する電流が流れる。また、図１４に示した上部電極５０５−２と下部電極５０２との間に測定電圧（−極性）を印加しても、電流は流れない。
＜等価回路＞
図１４に示したメモリ装置５００の等価回路を図１５に示す。図１５では、ワード線Ｗ１は上部電極５０５−１に対応し、ワード線Ｗ２は上部電極５０５−２に対応し、下部電極５０２およびコンタクトプラグ５０４はビット線Ｂ１に対応する。また、メモリセルＭＣ５１１は状態変化領域５０３αに対応し、メモリセルＭＣ５１２は状態変化領域５０３βに対応する。
図１４に示したメモリ装置５００の等価回路を図１５に示す。図１５では、ワード線Ｗ１は上部電極５０５−１に対応し、ワード線Ｗ２は上部電極５０５−２に対応し、下部電極５０２およびコンタクトプラグ５０４はビット線Ｂ１に対応する。また、メモリセルＭＣ５１１は状態変化領域５０３αに対応し、メモリセルＭＣ５１２は状態変化領域５０３βに対応する。
＜動作＞
次に、図１４に示したメモリ装置５００による動作について、図１５に示した等価回路を用いて説明する。図１４に示したメモリ装置５００よる動作には、メモリセルに１ビットデータを記憶する記憶モードと、メモリセルに記憶された１ビットデータをリセットするリセットモードと、メモリセルに記憶された１ビットデータを再生する再生モードとが存在する。
次に、図１４に示したメモリ装置５００による動作について、図１５に示した等価回路を用いて説明する。図１４に示したメモリ装置５００よる動作には、メモリセルに１ビットデータを記憶する記憶モードと、メモリセルに記憶された１ビットデータをリセットするリセットモードと、メモリセルに記憶された１ビットデータを再生する再生モードとが存在する。
〔記憶モード〕
まず、ビット線Ｂ１（下部電極５０２およびコンタクトプラグ５０４）およびワード線Ｗ２（上部電極５０５−２）をグランドに落とし、ワード線Ｗ１（上部電極５０５−１）に記憶電圧を印加する。記憶電圧は、例えば、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。これにより、メモリセルＭＣ５１１（状態変化領域５０３α）の抵抗状態が「高抵抗状態」から「低抵抗状態」に変化する。
まず、ビット線Ｂ１（下部電極５０２およびコンタクトプラグ５０４）およびワード線Ｗ２（上部電極５０５−２）をグランドに落とし、ワード線Ｗ１（上部電極５０５−１）に記憶電圧を印加する。記憶電圧は、例えば、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。これにより、メモリセルＭＣ５１１（状態変化領域５０３α）の抵抗状態が「高抵抗状態」から「低抵抗状態」に変化する。
〔リセットモード〕
次に、ビット線Ｂ１およびワード線Ｗ２をグランドに落とし、ワード線Ｗ１にリセット電圧を印加する。リセット電圧は、例えば、電圧値が「−３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。これにより、メモリセルＭＣ５１１の抵抗状態が「低抵抗状態」から「高抵抗状態」に変化する。
次に、ビット線Ｂ１およびワード線Ｗ２をグランドに落とし、ワード線Ｗ１にリセット電圧を印加する。リセット電圧は、例えば、電圧値が「−３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。これにより、メモリセルＭＣ５１１の抵抗状態が「低抵抗状態」から「高抵抗状態」に変化する。
〔再生モード〕
次に、ビット線Ｂ１およびワード線Ｗ２をグランドに落とし、ワード線Ｗ１に再生電圧を印加する。再生電圧は、例えば、電圧値が「＋０．５Ｖ」を示す電圧である。これにより、メモリセルＭＣ５１１の抵抗状態に応じた電流がビット線Ｂ１から流出する。一方、メモリセルＭＣ５１２においてビット線Ｂ１からワード線Ｗ２へ向かう方向は「逆方向」であるので、ビット線Ｂ１からワード線Ｗ２（上部電極５０５−１から下部電極５０２を介して上部電極５０５−２）へは電流は流れない。
次に、ビット線Ｂ１およびワード線Ｗ２をグランドに落とし、ワード線Ｗ１に再生電圧を印加する。再生電圧は、例えば、電圧値が「＋０．５Ｖ」を示す電圧である。これにより、メモリセルＭＣ５１１の抵抗状態に応じた電流がビット線Ｂ１から流出する。一方、メモリセルＭＣ５１２においてビット線Ｂ１からワード線Ｗ２へ向かう方向は「逆方向」であるので、ビット線Ｂ１からワード線Ｗ２（上部電極５０５−１から下部電極５０２を介して上部電極５０５−２）へは電流は流れない。
＜効果＞
以上のように、状態変化材料が「ダイオード特性」を有しているので、特別にダイオードを形成することなく電流の向きを規定することができる。さらに状態変化材料が「可変抵抗特性」を有しているので、例えば、１Ｒ１Ｄ型不揮発性記憶装置として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶装置の構成と比較すると、ダイオードを形成する必要がないので、製造プロセスを簡単にすることができる。
以上のように、状態変化材料が「ダイオード特性」を有しているので、特別にダイオードを形成することなく電流の向きを規定することができる。さらに状態変化材料が「可変抵抗特性」を有しているので、例えば、１Ｒ１Ｄ型不揮発性記憶装置として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶装置の構成と比較すると、ダイオードを形成する必要がないので、製造プロセスを簡単にすることができる。
また、ダイオードが形成されていないので、状態変化材料に印加するパルス電圧の極性が制限されない。よって、状態変化材料に「＋」，「−」の両方の極性のパルス電圧を印加することができる。このようなパルス印加方法（パルス電圧の極性によって抵抗値を変化させる方法）では、従来のパルス印加方法（パルス電圧のパルス幅を調整することによって可変抵抗材料の抵抗値を変化させる方法）と比較すると、印加するパルス電圧のパルス幅が短い（本実施形態では、５０nsec）。つまり、記憶／リセットに要する時間を短縮することができる。
なお、本実施形態では、上部電極５０５−１，５０５−２の仕事関数と下部電極５０２の仕事関数とが互いに異なる場合について説明したが、実施例２において説明したように、状態変化材料５０３の結晶性が不均一である場合も同様の効果を得ることができることは言うまでもない。
なお、本実施形態では、下部電極５０２が上部電極５０５−１（５０５−２）に対して「＋」になるパルス電圧を印加すると状態変化領域５０３α（５０３β）の抵抗状態が「低抵抗状態」に変化し、かつ、上部電極５０５−１（５０５−２）から下部電極５０２へ向かう方向を「順方向」とする状態変化材料について説明したが、実施例１，実施例２で説明したように、下部電極５０２が上部電極５０５−１（５０５−２）に対して「−」になるパルス電圧を印加すると状態変化領域５０３α（５０３β）の抵抗状態が「低抵抗状態」に変化し、かつ、上部電極５０５−１（５０５−２）から下部電極５０２へ向かう方向を「逆方向」とする状態変化材料も存在する（例えば、実施例１の「試料（Ａ’）等」）。状態変化材料５０３がこのような特性を示す場合、図１４に示したメモリ装置５００の等価回路は図１６のようになる。また、この場合、記憶モードでは電圧値が「−３Ｖ」でありパルス幅が「５０nsec」である記憶電圧をワード線Ｗ１に印加し、リセットモードでは電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるリセット電圧をワード線Ｗ１に印加し、再生モードでは電圧値が「−０．５Ｖ」を示す再生電圧をワード線Ｗ１に印加すれば、同様の効果を得ることができる。
また、本実施形態では、上部電極が２つ形成されている例について説明したが、上部電極が３つ以上形成されている場合も同様の効果を得ることが可能である。
（第６の実施形態）
＜構造＞
この発明の第６の実施形態によるメモリ装置の構造を図１７に示す。この装置は、ビット線Ｂ１，Ｂ２の上に状態変化体６０−１１，６０−１２，６０−２１，６０−２２が形成され、状態変化体６０−１１〜６０−２２の上にワード線Ｗ１，Ｗ２が形成されている。ビット線Ｂ１，Ｂ２は、互いに平行に延びている。ワード線Ｗ１，Ｗ２は、互いに平行に延びている。ビット線Ｂ１，Ｂ２とワード線Ｗ１，Ｗ２とは互いに交差しており、その交差する位置（クロスポイント）の各々に状態変化体が配置されている。状態変化体６０−１１〜６０−２２の各々は、図１に示した状態変化材料２である。ワード線Ｗ１，Ｗ２の各々は、図１の上部電極１に相当する。ビット線Ｂ１，Ｂ２の各々は図１の下部電極３に相当する。この装置では、状態変化体６０−１１〜６０−２２の各々の抵抗変化を利用して、１ビットまたは多ビットのデータを記憶，再生する。
＜構造＞
この発明の第６の実施形態によるメモリ装置の構造を図１７に示す。この装置は、ビット線Ｂ１，Ｂ２の上に状態変化体６０−１１，６０−１２，６０−２１，６０−２２が形成され、状態変化体６０−１１〜６０−２２の上にワード線Ｗ１，Ｗ２が形成されている。ビット線Ｂ１，Ｂ２は、互いに平行に延びている。ワード線Ｗ１，Ｗ２は、互いに平行に延びている。ビット線Ｂ１，Ｂ２とワード線Ｗ１，Ｗ２とは互いに交差しており、その交差する位置（クロスポイント）の各々に状態変化体が配置されている。状態変化体６０−１１〜６０−２２の各々は、図１に示した状態変化材料２である。ワード線Ｗ１，Ｗ２の各々は、図１の上部電極１に相当する。ビット線Ｂ１，Ｂ２の各々は図１の下部電極３に相当する。この装置では、状態変化体６０−１１〜６０−２２の各々の抵抗変化を利用して、１ビットまたは多ビットのデータを記憶，再生する。
なお、ここでは、ワード線Ｗ１，Ｗ２としてAg（仕事関数：４．３eV）を用い、ビット線Ｂ１，Ｂ２としてPt（仕事関数：５．７eV）を用い、状態変化体６０−１１〜６０−２２としてCuFe２O４を（膜厚０．１μｍ）用いている。
＜動作＞
次に、図１７に示したメモリ装置による動作について、図１８に示した等価回路を用いて説明する。なお、ここでは、状態変化体６０−１１に対して記憶，リセット，再生を実行する例について説明する。また、状態変化体６０−１１〜６０−２２の抵抗状態は「高抵抗状態」に設定されているものとする。なお、第２の実施の形態と同様、記憶電圧Ｖ１ＷＲＩＴＥは、例えば、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧であり、記憶電圧Ｖ２ＷＲＩＴＥは、例えば、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧とする。また、再生電圧Ｖ１ＲＥＡＤ，Ｖ２ＲＥＡＤは、例えば、電圧値が「＋０．５Ｖ」を示す電圧とする。また、リセット電圧Ｖ１ＲＥＳＥＴは、例えば、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧であり、リセット電圧Ｖ２ＲＥＳＥＴは、例えば、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧とする。
次に、図１７に示したメモリ装置による動作について、図１８に示した等価回路を用いて説明する。なお、ここでは、状態変化体６０−１１に対して記憶，リセット，再生を実行する例について説明する。また、状態変化体６０−１１〜６０−２２の抵抗状態は「高抵抗状態」に設定されているものとする。なお、第２の実施の形態と同様、記憶電圧Ｖ１ＷＲＩＴＥは、例えば、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧であり、記憶電圧Ｖ２ＷＲＩＴＥは、例えば、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧とする。また、再生電圧Ｖ１ＲＥＡＤ，Ｖ２ＲＥＡＤは、例えば、電圧値が「＋０．５Ｖ」を示す電圧とする。また、リセット電圧Ｖ１ＲＥＳＥＴは、例えば、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧であり、リセット電圧Ｖ２ＲＥＳＥＴは、例えば、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧とする。
〔記憶〕
まず、処理対象である状態変化体６０−１１に接続されたワード線Ｗ１に記憶電圧Ｖ１ＷＲＩＴＥが印加され、処理対象である状態変化体６０−１１に接続されたビット線Ｂ１に記憶電圧Ｖ２ＷＲＩＴＥが印加される。また、状態変化体６０−１１に接続されていないワード線Ｗ２およびビット線Ｂ２はグランドに落とされる。
まず、処理対象である状態変化体６０−１１に接続されたワード線Ｗ１に記憶電圧Ｖ１ＷＲＩＴＥが印加され、処理対象である状態変化体６０−１１に接続されたビット線Ｂ１に記憶電圧Ｖ２ＷＲＩＴＥが印加される。また、状態変化体６０−１１に接続されていないワード線Ｗ２およびビット線Ｂ２はグランドに落とされる。
このとき、状態変化体６０−１１では、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））が印加されたことになるので、状態変化体６０−１１の抵抗状態は低抵抗状態になる。
また、状態変化体６０−１２，６０−２１，６０−２２の各々では、抵抗変化を生じさせるのに十分なパルス電圧（ここでは、「＋３Ｖ」）が印加されないので、抵抗状態は変化しない。
このように、状態変化体６０−１１の抵抗状態だけが「低抵抗状態」に変化するので、状態変化体６０−１１に「１」を示す１ビットデータが書き込まれたことになる。
〔リセット〕
次に、処理対象である状態変化体６０−１１に接続されたワード線Ｗ１にリセット電圧Ｖ１ＲＥＳＥＴが印加され、処理対象である状態変化体６０−１１に接続されたビット線Ｂ１に記憶電圧Ｖ２ＲＥＳＥＴが印加される。また、状態変化体６０−１１に接続されていないワード線Ｗ２およびビット線Ｂ２はグランドに落とされる。
次に、処理対象である状態変化体６０−１１に接続されたワード線Ｗ１にリセット電圧Ｖ１ＲＥＳＥＴが印加され、処理対象である状態変化体６０−１１に接続されたビット線Ｂ１に記憶電圧Ｖ２ＲＥＳＥＴが印加される。また、状態変化体６０−１１に接続されていないワード線Ｗ２およびビット線Ｂ２はグランドに落とされる。
このとき、状態変化体６０−１１では、電圧値が「−３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））が印加されたことになるので、状態変化体６０−１１の抵抗状態は高抵抗状態になる。
また、状態変化体６０−１２，６０−２１，６０−２２の各々では、抵抗変化を生じさせるのに十分なパルス電圧が印加されないので、抵抗状態は変化しない。
このように、状態変化体６０−１１の抵抗状態だけが「高抵抗状態」に変化するので、状態変化体６０−１１に記憶された１ビットデータをリセットしたことになる。
〔再生モード〕
次に、処理対象である状態変化体６０−１１に接続されたワード線Ｗ１に再生電圧Ｖ１ＲＥＡＤが印加され、処理対象である状態変化体６０−１１が接続されていないビット線Ｂ２に再生電圧Ｖ２ＲＥＡＤが印加される。また、状態変化体６０−１１が接続されていないワード線Ｗ２および状態変化体６０−１１に接続されているビット線Ｂ１をグランドに落とす。
次に、処理対象である状態変化体６０−１１に接続されたワード線Ｗ１に再生電圧Ｖ１ＲＥＡＤが印加され、処理対象である状態変化体６０−１１が接続されていないビット線Ｂ２に再生電圧Ｖ２ＲＥＡＤが印加される。また、状態変化体６０−１１が接続されていないワード線Ｗ２および状態変化体６０−１１に接続されているビット線Ｂ１をグランドに落とす。
このとき、状態変化体６０−１１では、測定電圧（＋極性）が印加されたことになるので、状態変化体６０−１１の抵抗値に応じた電流値を有する電流が状態変化体６０−１１に流れ、その電流がビット線Ｂ１に流出する。
状態変化体６０−１２の両端の電位差は「０Ｖ」であるので、状態変化体６０−１２には電流が流れない。また、状態変化体６０−１２においてビット線Ｂ１からワード線Ｗ２へ向かう方向は「逆方向」であるので、状態変化体６０−１１を経由してビット線Ｂ１を流れる電流がワード線Ｗ２に流れ込むことはない。
状態変化体６０−２１の両端の電位差は「０Ｖ」になるので、状態変化体６０−２１には電流が流れない。
状態変化体６０−２２では、測定電圧（−極性）が印加されたことになるが、ビット線Ｂ２からワード線Ｗ２へ向かう方向は「逆方向」であるので、状態変化体６０−２２には電流が流れない。
このように、状態変化体６０−１１にのみ電流が流れ、その電流がビット線Ｂ１に流出するので、状態変化体６０−１１から１ビットデータを読み出したことになる。
＜効果＞
以上のように、状態変化体がダイオード特性を有しているので、処理対象のセルに隣接するセルの抵抗値が低くてもその隣接セルに余計な電流が流れない。これにより、所望のセルの抵抗値を判別することができる。
以上のように、状態変化体がダイオード特性を有しているので、処理対象のセルに隣接するセルの抵抗値が低くてもその隣接セルに余計な電流が流れない。これにより、所望のセルの抵抗値を判別することができる。
また、本実施形態のメモリ装置は、単層の２次元構造であるが、２次元構造だけに特定するものではなく、３次元構造にすることも可能である。つまり、ビット線Ｂ１，Ｂ２からなる層，状態変化体６０−１１〜６０−２２からなる層，ワード線Ｗ１，Ｗ２からなる層によって１つのメモリ装置が形成されているが、ワード線Ｗ１，Ｗ２からなる層の上に絶縁層を形成すれば、その絶縁層の上に新たなメモリ装置を形成することができる。また、絶縁層を形成しない場合でも、再生電圧、記憶電圧、リセット電圧の印加方法を工夫することによって、ワード線Ｗ１，Ｗ２からなる層の上に新たなメモリ装置を形成することができる。この場合、特表2002-530850号公報に開示されているような３次元構造のメモリ装置と比較すると、本実施形態のメモリ装置は構造が容易であるので製造プロセスが容易である。これにより、メモリ装置の大容量化を実現することができる。
なお、本実施形態では、ワード線Ｗ１，Ｗ２とビット線Ｂ１，Ｂ２とが交差するポイントに状態変化体が個別に形成されているが、図１９のように、各々のクロスポイントに上部電極１，状態変化材料２，下部電極３からなるメモリセルが形成されている場合も同様の効果を得ることができる。この場合、例えば、ワード線Ｗ１，Ｗ２およびビット線Ｂ１，Ｂ２としてCuが用いられ、上部電極１としてAgが用いられ、状態変化材料２としてCuFe２O４下部電極３としてPtが用いられる。
また、図２０のように、ワード線Ｗ１，Ｗ２とビット線Ｂ１，Ｂ２との間に状態変化材料２がベタ膜で形成されていても良い。この場合、各々のクロスポイントに位置する領域（状態変化領域）６０α−１１，６０α−１２，６０α−２１，６０α−２２がメモリセルとして動作する。
以上の説明において、この電気素子の抵抗状態を変化させるためには、印加するパルス電圧が所定の条件を満たせば良い。よって、記憶時／リセット時にその条件を満たすパルス電圧が電気素子に印加されるようにし、再生時にはその条件を満たさない電圧が電気素子に印加されるようにすれば、同様の効果を得ることができる。つまり、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧を印加すると電気素子の抵抗状態が「高抵抗状態」から「低抵抗状態」に変化する例について説明したが、このパルス電圧の電圧値およびパルス幅が他の数値であっても同様の効果を得ることは可能である。
また、実施例の説明において、抵抗変化を規格化した値（Ｒ／Ｒ０）は、必ずしも図中の値と同一の値になるとは限らない。
本発明にかかる電気素子は、低電力、高速書き込み・消去、大容量化が可能である次世代の不揮発性メモリ等として有用である。
１ 上部電極
２ 状態変化材料
３ 下部電極
４ 基板
５ 電源
１０１−１，１０１−２ 端子
１０２ 電気素子
２００，５００ メモリ装置
２０１ メモリアレイ
２０２ アドレスバッファ
２０３ 制御部
２０４ 行デコーダ
２０５ ワード線ドライバ
２０６ 列デコーダ
２０７ ビット線ドライバ
ＭＣ２１１，ＭＣ２１２，ＭＣ２２１，ＭＣ２２２，ＭＣ５１１，ＭＣ５１２ メモリセル
Ｗ１，Ｗ２ ワード線
Ｂ１，Ｂ２ ビット線
３００ 半導体集積回路
３０１ 論理回路
４００ 半導体集積回路
４０１ プロセッサ
４０２ インターフェイス
５０１ 基板
５０２ 下部電極
５０３ 状態変化材料
５０３α，５０３β 状態変化領域
５０４ コンタクトプラグ
５０５−１，５０５−２ 上部電極
６０−１１〜６０−２２ 状態変化体
６０α−１１〜６０α−２２ 状態変化領域
２ 状態変化材料
３ 下部電極
４ 基板
５ 電源
１０１−１，１０１−２ 端子
１０２ 電気素子
２００，５００ メモリ装置
２０１ メモリアレイ
２０２ アドレスバッファ
２０３ 制御部
２０４ 行デコーダ
２０５ ワード線ドライバ
２０６ 列デコーダ
２０７ ビット線ドライバ
ＭＣ２１１，ＭＣ２１２，ＭＣ２２１，ＭＣ２２２，ＭＣ５１１，ＭＣ５１２ メモリセル
Ｗ１，Ｗ２ ワード線
Ｂ１，Ｂ２ ビット線
３００ 半導体集積回路
３０１ 論理回路
４００ 半導体集積回路
４０１ プロセッサ
４０２ インターフェイス
５０１ 基板
５０２ 下部電極
５０３ 状態変化材料
５０３α，５０３β 状態変化領域
５０４ コンタクトプラグ
５０５−１，５０５−２ 上部電極
６０−１１〜６０−２２ 状態変化体
６０α−１１〜６０α−２２ 状態変化領域
Claims (6)
- 第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に接続される状態変化材料とを備えた電気素子であって、
前記状態変化材料は、前記第１の電極と前記第２の電極の間の膜厚方向において、電子線回折による測定に基づき、結晶性の良い領域と結晶性の悪い領域を示すように形成されたものであり、且つ、前記第１の電極と前記第２の電極の間において、結晶性の悪い領域から結晶性の良い領域へ向かう方向を順方向とし、結晶性の良い領域から結晶性の悪い領域へ向かう方向を逆方向とするダイオード特性と、前記第１の電極と前記第２の電極との間に印加される所定のパルス電圧に応じて、当該状態変化材料の順方向における抵抗値が増加／減少する可変抵抗特性とを有することを特徴とする電気素子。 - 前記第１の電極と前記第２の電極との間に所定のパルス電圧を印加して前記ダイオード特性の順方向における抵抗値を変化させることによって、１ビットあるいは多ビットの情報を記憶することを特徴とする請求項１に記載の電気素子。
- 前記第１の電極と前記第２の電極との間に所定の電圧を印加して前記状態変化材料の抵抗値に応じた電流を前記ダイオード特性の順方向に流すことによって、１ビットあるいは多ビットの情報を読み出すことを特徴とする請求項１に記載の電気素子。
- 請求項１に記載の電気素子を複数個備えるメモリ装置であって、
ワード線駆動部から所定の電圧が印加される複数のワード線と、
ビット線駆動部から所定の電圧が印加される複数のビット線とを備え、
前記複数個の電気素子の各々の第１の電極は、前記複数のワード線のうちいずれかに接続され、前記複数個の電気素子の各々の第２の電極は、前記複数のビット線のうちいずれかに接続されることを特徴とするメモリ装置。 - 請求項４に記載のメモリ装置と、
所定の演算を行う論理回路とを備えた半導体集積回路であって、
前記論理回路は、記憶モードおよび再生モードを有し、前記記憶モードのときには、ビットデータを前記メモリ装置に記憶し、前記再生モードのときには、前記メモリ装置に記憶されたビットデータを読み出すことを特徴とする半導体集積回路。 - 請求項４に記載のメモリ装置と、
プログラム実行モードとプログラム書換モードとを有するプロセッサとを備えた半導体集積回路であって、
前記プロセッサは、前記プログラム実行モードでは、前記メモリ装置に記憶されたプログラムに従って動作し、前記プログラム書換モードでは、前記メモリ装置に記憶されたプログラムを外部から入力した別の新たなプログラムに書き換えることを特徴とする半導体集積回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005308627A JP5049483B2 (ja) | 2005-04-22 | 2005-10-24 | 電気素子，メモリ装置，および半導体集積回路 |
| EP09011683A EP2124229A1 (en) | 2005-04-22 | 2006-04-21 | Resistive memory device with diodic characteristic |
| KR1020077017586A KR101317808B1 (ko) | 2005-04-22 | 2006-04-21 | 메모리장치 및 반도체집적회로 |
| EP06745564A EP1873832B1 (en) | 2005-04-22 | 2006-04-21 | Memory device and semiconductor integrated circuit |
| US11/883,653 US7525832B2 (en) | 2005-04-22 | 2006-04-21 | Memory device and semiconductor integrated circuit |
| PCT/JP2006/308433 WO2006115208A1 (ja) | 2005-04-22 | 2006-04-21 | メモリ装置および半導体集積回路 |
| TW095114438A TW200703620A (en) | 2005-04-22 | 2006-04-21 | Electric element, memory device, and semiconductor integrated circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005125686 | 2005-04-22 | ||
| JP2005125686 | 2005-04-22 | ||
| JP2005308627A JP5049483B2 (ja) | 2005-04-22 | 2005-10-24 | 電気素子，メモリ装置，および半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006324625A JP2006324625A (ja) | 2006-11-30 |
| JP5049483B2 true JP5049483B2 (ja) | 2012-10-17 |
Family
ID=37214824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005308627A Expired - Fee Related JP5049483B2 (ja) | 2005-04-22 | 2005-10-24 | 電気素子，メモリ装置，および半導体集積回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7525832B2 (ja) |
| EP (2) | EP1873832B1 (ja) |
| JP (1) | JP5049483B2 (ja) |
| KR (1) | KR101317808B1 (ja) |
| TW (1) | TW200703620A (ja) |
| WO (1) | WO2006115208A1 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101351888B (zh) * | 2006-01-24 | 2010-08-18 | 松下电器产业株式会社 | 电元件、存储装置、和半导体集成电路 |
| KR100738116B1 (ko) * | 2006-07-06 | 2007-07-12 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
| JP4105760B2 (ja) * | 2006-08-25 | 2008-06-25 | 松下電器産業株式会社 | 記憶素子およびメモリ装置並びに半導体集積回路 |
| WO2008075412A1 (ja) * | 2006-12-19 | 2008-06-26 | Fujitsu Limited | 抵抗変化素子及びその製造方法 |
| KR101187374B1 (ko) * | 2006-12-19 | 2012-10-02 | 후지쯔 가부시끼가이샤 | 저항 변화 소자 및 그 제조 방법 |
| JP5007725B2 (ja) * | 2006-12-19 | 2012-08-22 | 富士通株式会社 | 抵抗変化素子の製造方法 |
| US7382647B1 (en) * | 2007-02-27 | 2008-06-03 | International Business Machines Corporation | Rectifying element for a crosspoint based memory array architecture |
| JP5012891B2 (ja) | 2007-03-26 | 2012-08-29 | 株式会社村田製作所 | 抵抗記憶素子 |
| WO2008126366A1 (ja) * | 2007-04-09 | 2008-10-23 | Panasonic Corporation | 抵抗変化型素子、不揮発性スイッチング素子、および抵抗変化型記憶装置 |
| US8487450B2 (en) * | 2007-05-01 | 2013-07-16 | Micron Technology, Inc. | Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems |
| US8987702B2 (en) | 2007-05-01 | 2015-03-24 | Micron Technology, Inc. | Selectively conducting devices, diode constructions, constructions, and diode forming methods |
| EP2063467B1 (en) * | 2007-06-05 | 2011-05-04 | Panasonic Corporation | Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element |
| KR100909537B1 (ko) * | 2007-09-07 | 2009-07-27 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| JP5282384B2 (ja) * | 2007-09-18 | 2013-09-04 | 株式会社村田製作所 | 抵抗記憶素子およびスイッチング回路 |
| JP4545823B2 (ja) * | 2007-10-15 | 2010-09-15 | パナソニック株式会社 | 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
| KR20090055874A (ko) * | 2007-11-29 | 2009-06-03 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| JP5376195B2 (ja) * | 2007-12-04 | 2013-12-25 | 富士通株式会社 | 整流性変化型素子 |
| KR20090095313A (ko) * | 2008-03-05 | 2009-09-09 | 삼성전자주식회사 | 저항성 메모리 소자의 프로그래밍 방법 |
| US7961507B2 (en) | 2008-03-11 | 2011-06-14 | Micron Technology, Inc. | Non-volatile memory with resistive access component |
| US7826248B2 (en) * | 2008-05-20 | 2010-11-02 | Seagate Technology Llc | Write verify method for resistive random access memory |
| US8120951B2 (en) | 2008-05-22 | 2012-02-21 | Micron Technology, Inc. | Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods |
| US8134194B2 (en) * | 2008-05-22 | 2012-03-13 | Micron Technology, Inc. | Memory cells, memory cell constructions, and memory cell programming methods |
| JP4460646B2 (ja) * | 2008-06-03 | 2010-05-12 | パナソニック株式会社 | 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置 |
| JP5549105B2 (ja) * | 2009-04-15 | 2014-07-16 | ソニー株式会社 | 抵抗変化型メモリデバイスおよびその動作方法 |
| US8395925B2 (en) * | 2009-06-08 | 2013-03-12 | Panasonic Corporation | Forming method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device |
| JP2011124462A (ja) * | 2009-12-14 | 2011-06-23 | Fujitsu Ltd | 磁気スイッチング素子 |
| JP5295991B2 (ja) * | 2010-02-15 | 2013-09-18 | 株式会社東芝 | 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の制御方法 |
| JP6062552B2 (ja) | 2014-03-17 | 2017-01-18 | 株式会社東芝 | 不揮発性記憶装置 |
| WO2015199706A1 (en) * | 2014-06-26 | 2015-12-30 | Intel Corporation | Oxide-based three-terminal resistive switching logic devices |
| US9978810B2 (en) | 2015-11-04 | 2018-05-22 | Micron Technology, Inc. | Three-dimensional memory apparatuses and methods of use |
| US10134470B2 (en) * | 2015-11-04 | 2018-11-20 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
| US10446226B2 (en) | 2016-08-08 | 2019-10-15 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
| US10963776B2 (en) * | 2018-08-24 | 2021-03-30 | Namlab Ggmbh | Artificial neuron based on ferroelectric circuit element |
| US11588105B2 (en) | 2021-03-11 | 2023-02-21 | International Business Machines Corporation | Phase-change memory device with reduced programming voltage |
| JP2023124630A (ja) * | 2022-02-25 | 2023-09-06 | ソニーセミコンダクタソリューションズ株式会社 | メモリ装置およびメモリ制御方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204139B1 (en) * | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
| US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| IL143649A0 (en) * | 1999-02-17 | 2002-04-21 | Ibm | Microelectronic device for storing information and method thereof |
| JP2000236100A (ja) * | 1999-02-17 | 2000-08-29 | Sanyo Electric Co Ltd | 半導体素子 |
| US6198655B1 (en) | 1999-12-10 | 2001-03-06 | The Regents Of The University Of California | Electrically addressable volatile non-volatile molecular-based switching devices |
| US6531571B1 (en) * | 2000-09-29 | 2003-03-11 | Chevron Oronite Company Llc | Method for the removal of excess amounts of water-soluble amines from mannich condensation products |
| US6531371B2 (en) | 2001-06-28 | 2003-03-11 | Sharp Laboratories Of America, Inc. | Electrically programmable resistance cross point memory |
| US6759249B2 (en) * | 2002-02-07 | 2004-07-06 | Sharp Laboratories Of America, Inc. | Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory |
| US6870755B2 (en) * | 2002-08-02 | 2005-03-22 | Unity Semiconductor Corporation | Re-writable memory with non-linear memory element |
| US6831856B2 (en) * | 2002-09-23 | 2004-12-14 | Ovonyx, Inc. | Method of data storage using only amorphous phase of electrically programmable phase-change memory element |
| US6870751B2 (en) * | 2002-11-07 | 2005-03-22 | Hewlett-Packard Development Company, L.P. | Low-energy writing in cross-point array memory devices |
| JP4355136B2 (ja) * | 2002-12-05 | 2009-10-28 | シャープ株式会社 | 不揮発性半導体記憶装置及びその読み出し方法 |
| WO2005041303A1 (ja) * | 2003-10-23 | 2005-05-06 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法 |
| JP2005347468A (ja) * | 2004-06-02 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ |
| WO2006013819A1 (ja) * | 2004-08-02 | 2006-02-09 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子とそれを用いた抵抗変化型メモリ |
| US7577022B2 (en) * | 2005-04-22 | 2009-08-18 | Panasonic Corporation | Electric element, memory device, and semiconductor integrated circuit formed using a state-variable material whose resistance value varies according to an applied pulse voltage |
| US20080025069A1 (en) * | 2006-07-31 | 2008-01-31 | Scheuerlein Roy E | Mixed-use memory array with different data states |
-
2005
- 2005-10-24 JP JP2005308627A patent/JP5049483B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-21 TW TW095114438A patent/TW200703620A/zh not_active IP Right Cessation
- 2006-04-21 KR KR1020077017586A patent/KR101317808B1/ko not_active IP Right Cessation
- 2006-04-21 EP EP06745564A patent/EP1873832B1/en not_active Not-in-force
- 2006-04-21 WO PCT/JP2006/308433 patent/WO2006115208A1/ja active Application Filing
- 2006-04-21 EP EP09011683A patent/EP2124229A1/en not_active Ceased
- 2006-04-21 US US11/883,653 patent/US7525832B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2124229A1 (en) | 2009-11-25 |
| TW200703620A (en) | 2007-01-16 |
| JP2006324625A (ja) | 2006-11-30 |
| WO2006115208A1 (ja) | 2006-11-02 |
| EP1873832A4 (en) | 2009-07-01 |
| EP1873832A1 (en) | 2008-01-02 |
| TWI337777B (ja) | 2011-02-21 |
| KR101317808B1 (ko) | 2013-10-15 |
| KR20070120938A (ko) | 2007-12-26 |
| EP1873832B1 (en) | 2013-02-20 |
| US20080212359A1 (en) | 2008-09-04 |
| US7525832B2 (en) | 2009-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5049483B2 (ja) | 電気素子，メモリ装置，および半導体集積回路 | |
| TWI390530B (zh) | 電元件、記憶體裝置及半導體積體電路 | |
| JP5049491B2 (ja) | 電気素子，メモリ装置，および半導体集積回路 | |
| JP4189395B2 (ja) | 不揮発性半導体記憶装置及び読み出し方法 | |
| JP4499740B2 (ja) | 記憶素子、メモリ回路、半導体集積回路 | |
| CN102822901B (zh) | 电阻变化型非易失性元件的写入方法及存储装置 | |
| CN102047422B (zh) | 电阻变化元件的驱动方法以及非易失性存储装置 | |
| WO2013080499A1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
| CN102301425B (zh) | 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置 | |
| JP2014032724A (ja) | 半導体記憶装置 | |
| JP5069339B2 (ja) | 不揮発性可変抵抗素子の抵抗制御方法 | |
| JPWO2007074504A1 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
| JP4832442B2 (ja) | 電気素子およびメモリ装置 | |
| JP4791454B2 (ja) | 電気素子およびメモリ装置 | |
| JP7080178B2 (ja) | 不揮発性記憶装置、及び駆動方法 | |
| JP2007193878A (ja) | メモリ装置，および電気素子の再生電圧極性決定方法 | |
| JP2007109875A (ja) | 記憶素子，メモリ装置，半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120319 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |