KR20070120938A - 메모리장치 및 반도체집적회로 - Google Patents

메모리장치 및 반도체집적회로 Download PDF

Info

Publication number
KR20070120938A
KR20070120938A KR1020077017586A KR20077017586A KR20070120938A KR 20070120938 A KR20070120938 A KR 20070120938A KR 1020077017586 A KR1020077017586 A KR 1020077017586A KR 20077017586 A KR20077017586 A KR 20077017586A KR 20070120938 A KR20070120938 A KR 20070120938A
Authority
KR
South Korea
Prior art keywords
state change
electrode
voltage
memory device
pulse voltage
Prior art date
Application number
KR1020077017586A
Other languages
English (en)
Other versions
KR101317808B1 (ko
Inventor
šœ사쿠 무라오카
고이치 오사노
사토루 미타니
히로시 세키
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20070120938A publication Critical patent/KR20070120938A/ko
Application granted granted Critical
Publication of KR101317808B1 publication Critical patent/KR101317808B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

제 1 전극층은, 서로 평행으로 이어지는 복수의 제 1 전극선(W1, W2)을 포함한다. 상태변화층은, 제 1 전극층 상에 형성되며, 또 다이오드 특성과 가변저항 특성을 나타내는 복수의 상태변화체(60-11, 60-12, 60-21, 60-22)를 포함한다. 제 2 전극층은, 상태변화층 상에 형성되며, 또 서로 평행으로 이어지는 복수의 제 2 전극선(B1, B2)을 포함한다. 복수의 제 1 전극선과 복수의 제 2 전극선과는, 적층방향에서 보았을 때 상태변화층을 개재하고 서로 교차한다. 상태변화체(60-11)는, 제 1 전극선(W1)과 제 2 전극선(B2)이 교차하는 위치에서, 그 제 1 전극선과 제 2 전극선 사이에 형성된다.
기억소자, 가변저항재료, 다이오드 특성, 펄스전압, 크로스포인트형 메모리장치

Description

메모리장치 및 반도체집적회로{MEMORY DEVICE AND SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은, 인가되는 펄스전압에 따라 그 저항값이 변화하는 상태변화재료를 이용한 메모리장치 및 반도체집적회로에 관한 것이다.
근래, 전자기기의 디지털기술 진전에 따라 화상 등의 데이터를 보존하기 위해, 비휘발성 기억소자의 요구가 커지고 또, 기억소자의 대용량화, 기입전력의 저감, 기입/판독 시간의 고속화, 장수명화의 요구가 점점 높아지고 있다. 이러한 요구에 대해, 인가되는 전기적 펄스에 따라 그 저항값이 변화하는 페로브스카이트 재료(예를 들어 Pr(1-X)CaXMnO3(PCMO), LaSrMnO3(LSMO), GdBaCoXOY(GBCO) 등)를 이용하여 비휘발성 기억소자를 구성하는 기술이, 미국특허 제 6,204,139호 공보(특허문헌1)에 개시되었다. 이 특허문헌1에 개시된 기술은, 이들 재료(이하, 가변저항재료로 기술)에 소정의 전기적 펄스를 부여하여 그 저항값을 증대 혹은 감소시키고, 그 결과 변화된 저항값을 다른 값의 기억에 이용함으로써, 기억소자로서 이용한다는 것이다.
또 미국특허 제 6,673,691호 공보(특허문헌2)에는 전기적 펄스의 펄스 폭을 바꿈으로써, 가변저항재료의 저항값을 변화시키는 방법이 개시되었다. 그리고 특허문헌2에는, 이들 가변저항재료를 메모리셀로서 이용하고, 메모리셀 선택소자로서 다이오드를 이용한 1D1R(1다이오드/1레지스터)형 메모리배열을 구성하는 예가 기재되었다. 이 구성은, 메모리셀 선택소자로서 트랜지스터를 이용하는 경우에 비해, 메모리셀 크기가 작아지는 특징을 갖는다.
여기서 특허문헌2에 개시된 종래의 가변저항재료를 이용한 메모리장치(1D1R형 비휘발성 기억장치)(900)를 도 21에 나타낸다. 이 종래예에서는, 기판(901) 상에 P/N접합 다이오드(N형 Si영역(902), P형 Si영역(903-1, 903-2))를 형성하고, 다이오드의 P형 Si영역(903-1) 상에 하부전극(904-1)을 형성하며, 다이오드의 P형 Si영역(903-2) 상에 하부전극(904-2)을 형성하고, 다이오드의 N형 Si영역(902) 상에 콘택트플러그(905)를 형성하며, 하부전극(904-1, 904-2) 상에 가변저항재료(906)를 형성하고, 가변저항재료(906) 상에 상부전극(907-1, 907-2)을 형성한다. 이 종래예의 경우, 하부전극(904-1, 904-2) 및 상부전극(907-1, 907-2)은 모두 Pt을 이용하며, 가변저항재료(906)로는 P0.7Ca0.3MnO3을 이용한다.
도 21에 나타낸 메모리장치(900)에서는, 상부전극(907-1)과 하부전극(904-1) 사이에 소정의 펄스전압이 인가되면, 가변저항재료(906) 중 상부전극(907-1)과 하부전극(904-1) 사이에 개재된 영역(가변영역(906α))의 저항값이 변화한다. 또 상부전극(907-2)과 하부전극(904-2) 사이에 소정의 펄스전압이 인가되면, 가변저항재료(906) 중 상부전극(907-2)과 하부전극(904-2) 사이에 개재된 영역(가변영역(906 β))의 저항값이 변화한다. 즉 이 메모리장치에서, 가변영역(906α) 및 가변영역(906β) 각각은, 하나의 메모리셀로서 이용된다.
또 도 21에 나타낸 메모리장치(900)에서는, 메모리셀 선택용 다이오드로서 기판(901) 상에 형성한 P/N접합 다이오드를 사용한다. 때문에 상부전극(907-1(907-2))에서 하부전극(904-1(904-2))을 향하는 방향(순방향)으로는 전류가 흐르지만, 하부전극(904-1(904-2))에서 상부전극(907-1(907-2))을 향하는 방향(역방향) 또는 상부전극(907-1)과 상부전극(907-2) 사이로는 전류가 흐르지 않는다.
도 21에 나타낸 메모리장치(900)의 등가회로를 도 22에 나타낸다. 도 22에 있어서, 워드선(W1)은 상부전극(907-1)에 대응하며, 워드선(W2)은 상부전극(907-2)에 대응하고, 비트선(B1)은 콘택트플러그(905)에 대응한다. 또 메모리셀(MC911)은 가변저항영역(906α)에 대응하고, 다이오드(D911)는 다이오드(N형 Si영역(902), P형 Si영역(903-1))에 대응하며, 메모리셀(MC912)은 가변저항영역(906β)에 대응하고, 다이오드(D912)는 다이오드(N형 Si영역(902), P형 Si영역(903-2))에 대응한다.
<동작>
다음으로, 도 21에 나타낸 메모리장치(900)에 따른 동작에 대해 도 22를 참조하면서 설명한다. 여기서는 메모리셀(MC911)에 대한 처리에 대해 설명한다.
(세트(기억)/리셋)
기억 시에는, 워드선(W2) 및 비트선(B1)을 접지시키고, 워드선(W1)에 소정의 전기적 펄스를 인가한다. 이로써 메모리셀(MC911)의 저항값은, 저 저항상태(리셋) 혹은 고 저항상태(세트)로 변화한다. 예를 들어 특허문헌2에 의하면, 전압값이 [+4V]이고 펄스 폭이 [100nsec]인 펄스전압을 인가하는 메모리셀(MC911)의 저항값은 고 저항상태에서 저 저항상태로 변화하고, 전압값이[+2.5V]이고 펄스 폭이 [10μsec]인 펄스전압을 인가하는 메모리셀(911)의 저항값은 저 저항상태에서 고 저항상태로 변화한다.
(재생)
재생 시에는, 워드선(W2) 및 비트선(B1)을 접지시키고, 워드선(W1)에 소정의 재생전압(예를 들어 전압값이 [+0.5V]인 전압)을 인가한다. 이로써 메모리셀(MC911)을 흐르는 전류가 비트선(B1)으로 유출된다. 한편 메모리셀(MC912)로는 전류가 흐르지 않는다. 또 메모리셀(MC912)에 대해 다이오드(D912)(도 21에서는 N형 Si영역(902), P형 Si영역(903-2))가 배치되므로, 워드선(W1)에서 워드선(W2)으로 전류는 흐르지 않는다. 따라서 메모리셀(MC911)의 저항값만을 검출할 수 있다.
이와 같은 수법으로, 종래의 메모리장치(1D1R형 비휘발성 기억장치)(900)는, 각각의 메모리셀로의 기록/재생을 실행한다.
또한 미국특허 제 6,531,371호 공보(특허문헌 3)에는, 가변저항재료를 이용하여 크로스포인트형 메모리장치를 구성함으로써, 메모리장치의 대용량화를 실현했다. 구체적으로는 도 23에 나타낸 바와 같이, 워드선(W1, W2)과 비트선(B1, B2)이 교차하는 곳(크로스포인트) 각각에 메모리셀(90-11, 90-12, 90-21, 90-22)을 배치함으로써, 크로스포인트형 메모리장치를 실현한다. 메모리셀(90-11∼90-22)은 가변저항재료로 형성된다.
그러나 도 23의 메모리장치에서는, 정보를 판독하고자 하는 메모리셀(예를 들어 가변저항재료(90-21))에 인접하는 메모리셀(가변저항재료(90-11, 90-12, 90-22))의 저항값이 낮을 경우, 도 23과 같이 정보를 판독하고자 하는 메모리셀만이 아닌 인접하는 메모리셀을 통해 전류가 흘러버려, 정보를 판독하고자 하는 메모리셀의 저항상태를 판별하지 못할 가능성이 있다. 그래서 일특표 2002-530850호 공보(특허문헌4)에 개시된 바와 같이, 메모리셀이 될 상태변화부와 스테어링(steering)부라 불리는 다이오드를 직렬로 접속함으로써 구성되는 크로스포인트형 메모리장치도 제안되었다.
비특허문헌1: 2002IEDM, 논문번호7.5, Dec. 2002
[발명의 개시]
[발명이 해결하고자 하는 과제]
그러나 다이오드를 이용하는 형식(1D1R형 비휘발성 기억장치)에서는, 도 21과 같이 기판(901) 상에 P/N접합으로 이루어지는 다이오드를 형성해야 하며, 또 메모리셀을 구성하기 위해 하부전극(904-1, 904-2) 및 가변저항재료(906)를 그 다이오드 상에 형성할 필요가 있다. 이와 같은 구성은, 제조프로세스 상 복잡하여 실용화에 적합하지 않다. 또, 도 21에 나타낸 메모리장치(900)에서는, 다이오드가 형성되므로, 상부전극(907-1(907-2))이 하부전극(904-1(904-2))에 대해 "-"가 되는 펄스전압을 인가해도 가변영역(906α(906β))으로 소정의 펄스전압이 인가된 결과로는 되지 않는다. 즉, 도 21에 나타낸 메모리장치(900)에서는, 가변영역(906α(906β))의 저항값을 변화시키기 위해, 상부전극(907-1(907-2))이 하부전극(904-1(904-2))에 대해 "+"가 되는 펄스전압을 인가할 필요가 있다. 이와 같이 가변저항재료에 인가할 펄스전압의 극성이 제한된다.
또한 도 21에 나타낸 메모리장치에서, 메모리셀의 저항상태를 고 저항상태에서 저 저항상태로 변화시키기(세트하기) 위해서는 "100nsec"의 기간을 필요로 하며, 메모리셀의 저항상태를 저 저항상태에서 고 저항상태로 변화시키기(리셋하기) 위해서는 "10μsec"의 기간을 필요로 한다. 이 메모리셀로의 세트/리셋을 신속하게 실행하기 위해서는, 인가할 펄스전압의 펄스 폭을 짧게 할 필요가 있다.
그리고 특허문헌4에 개시된 크로스포인트형 메모리장치는, 제조프로세스가 매우 복잡하며, 또 다층화하여 3차원 구조로 하는 데도 제조프로세스가 복잡하다.
[과제를 해결하기 위한 수단]
이 발명의 제 1 국면에 따르면, 메모리장치는 제 1 전극층과, 상태변화층과, 제 2 전극층을 구비한다. 제 1 전극층은 서로 평행으로 이어지는 복수의 제 1 전극선을 포함한다. 상태변화층은, 상기 제 1 전극층 상에 형성되며, 또 다이오드 특성과 가변저항 특성을 나타내는 복수의 상태변화부를 포함한다. 제 2 전극층은, 상기 상태변화층 상에 형성되며, 또 서로 평행으로 이어지는 복수의 제 2 전극선을 포함한다. 상기 복수의 제 1 전극선과 상기 복수의 제 2 전극선은, 적층방향에서 보았을 때 상기 상태변화층을 개재하고 서로 교차한다. 상기 복수의 상태변화부 각각은, 상기 복수의 제 1 전극선 중 어느 하나와 상기 복수의 제 2 전극선 중 어느 하나가 교차하는 위치에서, 그 제 1 전극선과 그 제 2 전극선 사이에 형성된다. 상기 복수의 상태변화부 각각은, 그 제 1 전극선 및 그 제 2 전극선 중 어느 한쪽에서 다른 쪽을 향하는 방향을 순방향으로 하고 다른 쪽을 역방향으로 하는 다이오드 특성을 나타낸다. 상기 복수의 상태변화부 각각은, 그 제 1 전극선과 그 제 2 전극선 사이에 인가되는 소정의 펄스전압에 따라 그 상태변화부의 순방향에서의 저항값이 증가/감소하는 가변저항특성을 나타낸다.
상기 메모리장치에서는, 종래의 1D1R형 비휘발성 기억소자 구성과 비교하면, 다이오드를 배치할 필요가 없으므로 제조프로세스를 간단히 할 수 있다. 또 상태변화부가 "다이오드 특성"을 갖고 있으므로, 처리대상 상태변화부에 인접하는 상태변화부의 저항값이 낮아도, 그 인접하는 상태변화부로는 불필요한 전류가 흐르지 않는다. 이로써 처리대상 상태변화부의 저항값을 정확하게 판별할 수 있다.
바람직하게는 상기 메모리장치가, 상기 복수의 상태변화부에 대응하는 복수의 제 1 전극 및 복수의 제 2 전극을 추가로 구비한다. 상기 복수의 제 1 전극 각각은, 당해 제 1 전극에 대응하는 상태변화부와 당해 상태변화부에 대응하는 제 1 전극선과의 사이에 개재한다. 상기 복수의 제 2 전극 각각은, 당해 제 2 전극에 대응하는 상태변화부와 당해 상태변화부에 대응하는 제 2 전극선과의 사이에 개재한다. 상기 복수의 상태변화부 각각은, 대응하는 제 1 전극 및 제 2 전극 중 어느 한쪽에서 다른 쪽을 향하는 방향을 순방향으로 하고 다른 쪽을 역방향으로 하는 다이오드특성을 나타낸다. 상기 복수의 상태변화부 각각은, 대응하는 제 1 전극과 제 2 전극 사이에 인가되는 소정의 펄스전압에 따라, 당해 상태변화부의 순방향에서의 저항값이 증가/감소하는 가변저항특성을 나타낸다.
이 발명의 제 2 국면에 따르면 메모리장치는, 제 1 전극층과, 상태변화층과, 제 2 전극층을 구비한다. 제 1 전극층은, 서로 평행으로 이어지는 복수의 제 1 전극선을 포함한다. 상태변화층은, 상기 제 1 전극층 상에 형성되며, 또 다이오드 특성과 가변저항 특성을 나타내는 상태변화재료로 이루어진다. 제 2 전극층은, 상기 상태변화층 상에 형성되며, 또 서로 평행으로 이어지는 복수의 제 2 전극선을 포함한다. 상기 복수의 제 1 전극선과 상기 복수의 제 2 전극선은, 적층방향에서 보았을 때 상기 상태변화층을 개재하고 서로 교차한다. 상기 상태변화층에 있어서, 상기 복수의 제 1 전극선 중 어느 하나와 상기 복수의 제 2 전극선 중 어느 하나 사이에 개재하는 가변영역(상태변화부)은, 그 제 1 전극선 및 그 제 2 전극선 중, 어느 한쪽에서 다른 쪽을 향하는 방향을 순방향으로 하고 다른 쪽을 역방향으로 하는 다이오드 특성을 나타낸다. 상기 상태변화부는, 그 제 1 전극선과 그 제 2 전극선 사이에 인가되는 소정의 펄스전압에 따라 그 상태변화부 순방향에서의 저항값이 증가/감소하는 가변저항특성을 나타낸다.
상기 메모리장치에서는, 종래의 1D1R형 비휘발성 기억소자의 구성과 비교하면, 다이오드를 배치할 필요가 없으므로 제조프로세스를 간단히 할 수 있다. 또 상태변화층이 "다이오드 특성"을 갖고 있으므로, 처리대상 상태변화부에 인접하는 상태변화부의 저항값이 낮아도, 그 인접하는 상태변화부로 불필요한 전류가 흐르지 않는다. 이로써 처리대상 상태변화부의 저항값을 정확하게 판별할 수 있다.
바람직하게는, 상기 복수의 제 1 전극선 각각의 일 함수는, 상기 복수의 제 2 전극선 각각의 일 함수와 다르다.
상기 메모리장치에서는, 제 1 전극선의 일 함수와 제 2 전극선의 일 함수가 서로 다를 경우, 상태변화재료는 다이오드 특성 및 가변저항 특성을 나타냄을 알았다. 따라서 제 1 전극선의 일 함수와 제 2 전극선의 일 함수가 서로 다르도록 하면, 상태변화재료가 "다이오드 특성" 및 "가변저항 특성"을 나타내는 상태변화부를 구성할 수 있다.
바람직하게는, 상기 복수의 제 1 전극 각각의 일 함수는, 상기 복수의 제 2 전극 각각의 일 함수와 다르다.
바람직하게는, 상기 복수의 상태변화부 각각에서 상태변화재료의 결정성은 불균일하다.
상기 메모리장치에서는, 상태변화재료의 결정성이 불균일할 경우, 상태변화재료는 다이오드 특성 및 가변저항 특성을 나타냄을 알았다. 따라서 상태변화재료의 결정성을 불균일하게 하면, 상태변화재료가 "다이오드 특성" 및 "가변저항 특성"을 나타내는 상태변화부를 구성할 수 있다.
바람직하게는, 상기 상태변화층에서의 상태변화재료 결정성은 불균일하다.
바람직하게는, 상기 메모리장치는 상기 복수의 제 1 전극선에 소정의 전압을 인가하는 제 1 전극선 구동부와, 상기 복수의 제 2 전극선에 소정의 전압을 인가하는 제 2 전극선 구동부를 추가로 구비한다.
상기 메모리장치에서는, 상태변화부가 "다이오드 특성"을 갖고 있으므로, 어느 제 1 전극선에서 다른 제 1 전극선으로 전류가 흐르는 일이 없다. 이와 같이, 다이오드소자를 별도로 배치하는 일없이 메모리장치를 구성할 수 있다.
바람직하게는, 상기 복수의 상태변화부 중 어느 하나에 정보를 기억시킬 때, 상기 제 1 전극선 구동부는, 상기 복수의 제 1 전극선 중 상기 정보를 기억시키고자 하는 상태변화부에 대응하는 제 1 전극선에 제 1 펄스전압을 인가한다. 상기 제 2 전극선 구동부는, 상기 복수의 제 2 전극선 중 상기 정보를 기억시키고자 하는 상태변화부에 대응하는 제 2 전극선에 제 2 펄스전압을 인가한다.
상기 메모리장치에서는, 정보를 기억시키고자 하는 상태변화부에는 소정의 펄스전압이 인가되나, 다른 상태변화부에는 소정의 펄스전압이 인가되지 않는다. 이로써 정보를 기억시키고자 하는 상태변화부의 저항상태만을 변화시킬 수 있다. 즉, 임의의 상태변화부를 선택하고 그 선택한 상태변화부에 정보를 기억시킬 수 있다.
바람직하게는, 상기 복수의 상태변화부 중 어느 하나에 기억된 정보를 재생할 때, 상기 제 1 전극선 구동부는, 상기 복수의 제 1 전극선 중 상기 정보를 판독하고자 하는 상태변화부에 대응하는 제 1 전극선에 재생전압을 인가한다. 상기 제 2 전극선 구동부는, 상기 복수의 제 2 전극선 중 상기 정보를 판독하고자 하는 상태변화부에 대응하지 않는 제 2 전극선에 상기 재생전압을 인가한다.
상기 메모리장치에서는, 정보를 판독하고자 하는 상태변화부에서 순방향으로 전류가 흐르나, 다른 상태변화부에서는 순방향으로 전류가 흐르지 않는다. 이로써 정보를 판독하고자 하는 상태변화부를 흐르는 전류만을 검출할 수 있다. 즉, 임의의 상태변화부를 선택하고 그 선택한 상태변화부에 기억된 정보를 판독할 수 있다.
이 발명 또 하나의 제 3 국면에 따르면, 반도체집적회로는 상기 메모리장치와, 소정의 연산을 실행하는 논리회로를 구비한다. 상기 논리회로는, 기억모드 및 처리모드를 갖는다. 논리회로는, 상기 기억모드일 때는 비트데이터를 상기 메모리장치에 기억한다. 논리회로는, 상기 처리모드일 때 상기 메모리장치에 기억된 비트데이터를 판독한다.
이 발명 또 하나의 제 4 국면에 따르면, 반도체집적회로는 상기 메모리장치와, 프로그램 실행모드와 프로그램 변경모드를 갖는 프로세서를 구비한다. 상기 프로세서는, 상기 프로그램 실행모드에서는 상기 메모리장치에 기억된 프로그램에 따라 동작한다. 프로세서는, 상기 프로그램 변경모드에서는 상기 메모리장치에 기억된 프로그램을 외부에서 입력된 별도의 새로운 프로그램으로 기입 변환한다.
바람직하게는, 상기 상태변화재료는 스피넬(spinel)구조를 갖는 금속산화물이다.
바람직하게는, 상기 상태변화재료는 금속이 첨가된 산화물강유전체이다.
바람직하게는, 상기 산화물강유전체는 일메나이트(ilmenite)구조를 갖는다.
바람직하게는, 상기 상태변화재료는 페로브스카이트 구조를 갖는 금속산화물이다.
바람직하게는, 상기 금속산화물은, CMR(Colossal Magneto-Resistance: 거대자기저항)특성 혹은 고온 초전도 특성 중 적어도 하나의 특성을 갖는 재료이다.
바람직하게는, 상기 상태변화재료는 알칼리금속 및 알칼리 토류금속을 함유하지 않는다.
[발명의 효과]
이상과 같이, 상태변화부가 "다이오드 특성"을 갖고 있으므로, 별도로 다이오드소자를 이용하는 일없이 전류의 방향을 규정할 수 있다. 또한 상태변화부가 "가변저항특성"을 갖고 있으므로, 예를 들어 1D1R형 비휘발성 기억소자로서 이용할 수 있다. 이와 같이 이용할 경우, 종래의 1D1R형 비휘발성 기억소자 구성과 비교하면, 다이오드를 배치할 필요가 없으므로 제조프로세스를 간단히 할 수 있다. 또 펄스전압의 극성에 따라 저항값을 변화시키는 방법에서는, 종래의 펄스인가 방법(펄스전압의 펄스 폭을 조정함으로써 가변저항재료의 저항값을 변화시키는 방법)과 비교하면, 인가되는 펄스전압의 펄스 폭이 짧다. 즉 기억/리셋에 필요한 시간을 단축할 수 있다.
도 1은 전기소자의 기본구성을 나타내는 도이다.
도 2는 인가되는 펄스전압을 나타낸 파형도이다.
도 3A는 전기소자에 한쪽 극성을 나타내는 측정전압을 인가했을 때의, 극성이 다른 펄스전압에 의한 저항값 변화를 나타내는 도이다. 도 3B는, 전기소자에 다른 쪽 극성을 나타내는 측정전압을 인가했을 때의, 극성이 다른 펄스전압에 의한 저항값의 변화를 나타낸 도이다.
도 4A는 전기소자에 한쪽 극성을 나타내는 펄스전압을 인가한 후의 전류-전압 특성을 나타낸 도이다. 도 4B는 전기소자에 다른 쪽 극성을 나타내는 펄스전압을 인가한 후의 전류-전압 특성을 나타낸 도이다.
도 5A는 전기소자에 한쪽 극성을 나타내는 펄스전압을 인가한 후의 전류-전압 특성을 나타낸 도이다. 도 5B는 전기소자에 다른 쪽 극성을 나타내는 펄스전압 을 인가한 후의 전류-전압 특성을 나타낸 도이다.
도 6은 전기소자에 측정전압을 인가했을 때의, 극성이 다른 펄스전압에 의한 저항값의 변화를 나타낸 도이다.
도 7A는 전기소자에 한쪽 극성을 나타내는 펄스전압을 인가한 후의 전류-전압 특성을 나타낸 도이다. 도 7B는 전기소자에 다른 쪽 극성을 나타내는 펄스전압을 인가한 후의 전류-전압 특성을 나타낸 도이다.
도 8A는 전기소자에 한쪽 극성을 나타내는 측정전압을 인가했을 때의, 극성이 다른 펄스전압에 의한 저항값 변화를 나타내는 도이다. 도 8B는, 전기소자에 다른 쪽 극성을 나타내는 측정전압을 인가했을 때의, 극성이 다른 펄스전압에 의한 저항값의 변화를 나타낸 도이다.
도 9는 전기소자에 펄스전압을 인가했을 때의 저항값 변화를 나타낸 도이다.
도 10은 전기소자의 회로기호를 나타낸 도이다.
도 11은 이 발명의 제 2 실시형태에 의한 메모리장치 전체구성을 나타낸 도이다.
도 12는 이 발명의 제 3 실시형태에 의한 반도체집적회로 전체구성을 나타낸 도이다.
도 13은 이 발명의 제 4 실시형태에 의한 반도체집적회로 전체구성을 나타낸 도이다.
도 14는 이 발명의 제 5 실시형태에 의한 메모리장치의 구조를 나타낸 도이다.
도 15는 도 14에 나타낸 메모리장치의 등가회로를 나타낸 도이다.
도 16은 도 14에 나타낸 메모리장치의 등가회로를 나타낸 도이다.
도 17은 이 발명의 제 6 실시형태에 의한 메모리장치의 구조를 나타낸 도이다.
도 18은 도 17에 나타낸 메모리장치의 등가회로를 나타낸 도이다.
도 19는 이 발명의 제 6 실시형태에 의한 메모리장치의 변형예를 나타낸 도이다.
도 20은 이 발명의 제 6 실시형태에 의한 메모리장치의 변형예를 나타낸 도이다.
도 21은 종래의 메모리장치 구조를 나타낸 도이다.
도 22는 도 21에 나타낸 메모리장치의 등가회로를 나타낸 도이다.
도 23은 종래의 크로스포인트형 메모리장치를 나타낸 도이다.
[부호의 설명]
1, 505-1, 505-2 : 상부전극 2, 503 : 상태변화재료
3, 502 : 하부전극 4, 501 : 기판
5 : 전원 101-1, 101-2 : 단자
102 : 전기소자 200, 500 : 메모리장치
201 : 메모리배열 202 : 어드레스버퍼
203 : 제어부 204 : 행 복호기
205 : 워드선 구동기 206 : 열 복호기
207 : 비트선 구동기
MC211, MC212, MC221, MC222, MC511, MC512 : 메모리셀
W1, W2 : 워드선 B1, B2 : 비트선
300, 400 : 반도체집적회로 301 : 논리회로
401 : 프로세서 402 : 인터페이스
503α, 503β, 60α-11∼60α-22 : 상태변화영역
504 : 콘택트플러그 60-11∼60-22 : 상태변화체
이하, 이 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 여기서 도면 중, 동일 또는 상당부분에는 동일 부호를 부여하고 그 설명을 반복하지 않는다.
(전기소자의 기본구성 및 기본특성)
우선, 본 발명의 실시형태에서 이용되는 전기소자의 기본구성 및 기본특성에 대해 설명한다.
전기소자의 기본구성을 도 1에 나타낸다. 전기소자에는, 기판(4) 상에 하부전극(3)이 형성되며, 하부전극(3) 상에 상태변화재료(2)가 형성되고, 상태변화재료(2) 상에 상부전극(1)이 형성된다. 전원(5)은, 상부전극(1) 및 하부전극(3) 사이에 소정의 전압을 인가한다.
본 발명의 전기소자에 이용되는 상태변화재료(2)는, 순방향으로는 전류가 흐르기 쉬우나 역방향으로는 전류가 흐르기 어려운 특성(다이오드특성)과, 소정의 펄스전압이 인가됨으로써 저항값이 증가/감소하는 특성(가변저항특성)을 나타낸다. 상태변화재료(2)는, 스피넬 구조의 금속산화물 재료, 일메나이트 구조의 금속이 첨가된 산화물 강유전체, CMR특성 및 고온 초전도특성 중 적어도 하나의 특성을 갖는 페로브스카이트 구조의 재료이며, 구체적으로는 CoFe2O4, CuFe2O4, NiCr2O4, Fe3O4, Cr-SrTiO3, Sr-LiNbO3, Mg-LiNbO3, Pr(1-X)CaXMnO3(0<X<0.5), LaSrMnO3, GdBaCoXOY(0<X<2, 0<Y<7) 등이다.
다음으로, 상기 특성(가변저항특성 및 다이오드특성)을 나타내는 상태변화재료(2)를 실현하는 방법에 대해 설명한다.
(실시예1)
상기 특성(가변저항특성 및 다이오드특성)을 갖는 상태변화재료(2)를 실현하기 위해, 서로 일 함수가 다른 2가지 재료를 도 1에 나타낸 상부전극(1) 및 하부전극(3)으로 이용하여 전기소자를 구성한다. 이하, 그 이유에 대해 설명한다.
<실험대상>
여기서는, 다음 3종류의 전기소자에 대해 실험을 실시한다.
시료(A): 상부전극(1) 일 함수가 하부전극(3) 일 함수보다 작은 전기소자.
시료(B): 상부전극(1) 일 함수가 하부전극(3) 일 함수보다 큰 전기소자.
시료(C): 상부전극(1) 일 함수와 하부전극(3) 일 함수가 같은 전기소자.
그리고, 시료(A)∼시료(C)를 형성한 후에, 상부전극(1)과 하부전극(3)에 [+]가 되는 펄스전압(전압값: +3V, 펄스 폭: 10μsec(마이크로 초))을 인가함으로써, 형성 직후의 저항값(약 1㏁)보다 약 한 자리 낮은 저항값을 초기 저항값으로 설정 한다(이 초기화는, 일특원 2003-421374호 등에 기재된 방법과 마찬가지 방법으로 실시한다).
<실험내용>
본 실시예에서는, 시료(A)∼시료(C) 각각에 다음과 같은 실험을 실시한다.
[실험1]
상부전극(1)이 하부전극(3)에 대해 [+]가 되는 펄스전압(이하, "펄스전압(+극성)"이라 기술함)과 상부전극(1)이 하부전극(3)에 대해 [-]가 되는 펄스전압(이하, "펄스전압(-극성)"이라 기술함)을 1회씩 교대로 인가한다(도 2 참조). 여기서 펄스전압의 인가가 1회 종료할 때마다, 상태변화재료(2)의 저항값을 측정하기 위해, 상부전극(1)이 하부전극(3)에 대해 [+]가 되는 전압(이하, "측정전압(+극성)"이라 기술함)을 인가한다.
[실험2]
"펄스전압(+극성)"과 "펄스전압(-극성)"을 1회씩 교대로 인가한다(도 2 참조). 여기서 펄스전압의 인가가 1회 종료할 때마다, 상태변화재료(2)의 저항값을 측정하기 위해, 상부전극(1)이 하부전극(3)에 대해 [-]가 되는 전압(이하, "측정전압(-극성)"이라 기술함)을 인가한다.
[실험3]
"펄스전압(+극성)"과 "펄스전압(-극성)"을 1회씩 교대로 인가한다(도 2 참조). 여기서 펄스전압의 인가가 1회 종료할 때마다, 상태변화재료(2)의 전류-전압 특성을 측정한다.
그리고 여기서는,
펄스전압(+극성): 전압값"+3V", 펄스 폭"50nsec"
펄스전압(-극성): 전압값"-3V", 펄스 폭"50nsec"
측정전압(+극성): 전압값"+0.5V"
측정전압(-극성): 전압값"-0.5V"로 한다.
<<시료(A)에 대한 실험>>
우선, 시료(A)에 대한 실험에 대해 도 3A, 도 3B, 도 4A, 도 4B를 참조하면서 설명한다. 여기서 도 3A, 도 3B에 있어서 세로축은, 초기화 직후의 저항값(R0)으로 측정값(R)을 규격화한 값을 나타낸다(도 6, 도 8A, 도 8B, 도 9에서도 마찬가지).
<사용한 재료>
상부전극(1): Ag(막 두께 약 0.2㎛, 일 함수 4.3eV(=electron volt))
상태변화재료(2): CuFe2O4(막 두께 약 0.1㎛)
하부전극(3): Pt(막 두께 약 0.2㎛, 일 함수 5.7eV)
[실험1의 결과]
시료(A)에 대해 실험1을 실시한다. 이 실험결과를 도 3A에 나타낸다. 측정값은, 펄스전압(+극성)이 인가된 후에는 고 저항상태(저항값이 다른 쪽 상태에 비해 높은 상태)에서 저 저항상태(저항값이 다른 쪽 상태에 비해 낮은 상태)로 변화하고, 펄스전압(-극성)이 인가된 후에는 저 저항상태에서 고 저항상태로 변화한다. 이와 같이, 인가되는 펄스전압에 따라, 상부전극(1)에서 하부전극(3)을 향하는 방향에 대한 저항값(상태변화재료(2)의 저항값)이 증가/감소됨을 알 수 있다.
[실험2의 결과]
또 시료(A)에 대해 실험2를 실시한다. 이 실험결과를 도 3B에 나타낸다. 측정값은, 펄스전압(+극성)을 인가한 후에도, 저 저항상태로는 변화하지 않고 고 저항상태이다. 이와 같이 인가되는 펄스전압과 상관없이, 하부전극(3)에서 상부전극(1)을 향하는 방향에 대한 저항값(상태변화재료(2)의 저항값)은 항상 고저항 상태임을 알 수 있다.
[실험3의 결과]
또한 시료(A)에 대해 실험3을 실시한다. 펄스전압(+극성)을 인가한 후에 측정된 전류-전압 특성을 도 4A에 나타낸다. 도 4A에 나타낸 바와 같이, 펄스전압(+극성)을 인가한 후에는, 측정전압(+극성)을 인가하면 그 측정전압(+극성)의 절대값이 커짐에 따라 흐르는 전류값이 증가하여, 전류가 흐르기 쉽다는 것을 알 수 있다. 한편 측정전압(-극성)을 인가하면 그 측정전압(-극성)의 절대값이 커져도 흐르는 전류값은 증가하지 않으며, 실험을 실시한 범위에서 흐르는 전류의 절대값은 20㎂ 이하이고 전류가 흐르기 어렵다는 결과가 된다. 이와 같이 펄스전압(+극성)을 인가한 후, 상부전극(1)에서 하부전극(3)을 향하는 방향으로는 전류(상태변화재료(2)를 흐르는 전류)가 흐르기 쉬우며, 하부전극(3)에서 상부전극(1)을 향하는 방향으로는 전류가 흐르기 어렵다는 것을 알 수 있다.
한편, 펄스전압(-극성)을 인가한 후에 측정된 전류-전압 특성을 도 4B에 나 타낸다. 도 4B에 나타낸 바와 같이, 펄스전압(-극성)을 인가한 후에는, 측정전압(+극성)을 인가했을 때도 전류가 흐르기 어려워진다. 이와 같이 펄스전압(-극성)을 인가한 후는, 펄스전압(+극성)을 인가한 후와 비교하면, 상부전극(1)에서 하부전극(3)을 향하는 방향으로 전류가 흐르기 어려워짐을 알 수 있다. 즉, 시료(A)는 상부전극(1)에서 하부전극(3)을 향하는 순방향으로 전압을 인가하면, 흐르는 전류가 지수함수적으로 증대하나(도 4A에서는 가로축의 오른쪽 방향), 하부전극(3)에서 상부전극(1)을 향하는 역방향으로 전압을 인가해도 전류는 거의 흐르지 않는다(도 4A에서는 가로축의 왼쪽 방향). 바꾸어 말하면, 상부전극(1)에서 하부전극(3)을 향하는 순방향에 있어서, 하부전극(3)에서 상부전극(1)을 향하는 역방향보다 충분히 큰 전류가 흐른다는, 한 방향으로만 전류가 흐르는 정류작용을 갖는 다이오드 특성을 나타냄을 알 수 있다.
<검증결과>
이상의 실험으로부터, 시료(A)는 다음과 같은 특성을 나타냄을 알 수 있다.
(1) 상부전극(1)에서 하부전극(3)을 향하는 방향을 순방향으로 하고, 하부전극(3)에서 상부전극(1)을 향하는 방향을 역방향으로 하는 다이오드 특성.
(2) 인가되는 펄스전압에 따라 그 순방향의 저항값이 증감하는 특성(가변저항 특성). 상세하게는, 그 순방향에서의 저항값은, 펄스전압(+극성)이 인가되면 감소하고, 펄스전압(-극성)이 인가되면 증가한다.
<<시료(B)에 대한 실험>>
다음으로, 시료(B)에 대한 실험에 대해 도 3A, 도 3B, 도 5A, 도 5B를 참조 하면서 설명한다.
<사용한 재료>
상부전극(1): Pt(막 두께 약 0.2㎛, 일 함수 5.7eV)
상태변화재료(2): CuFe2O4(막 두께 약 0.1㎛)
하부전극(3): Ti(막 두께 약 0.2㎛, 일 함수 4.3eV)
<실험결과>
[실험1의 결과]
시료(B)에 대해 실험1을 실시한다. 이 실험결과는 도 3B와 같이 나타난다. 측정값은, 펄스전압(+극성)을 인가한 후에도 펄스전압(-극성)을 인가한 후에도, 저 저항상태로 변화하지 않고 고 저항상태이다. 이와 같이, 인가되는 펄스전압에 상관없이, 상부전극(1)에서 하부전극(3)을 향하는 방향에 대한 저항값(상태변화재료(2)의 저항값)은 항상 고 저항상태임을 알 수 있다.
[실험2의 결과]
또 시료(B)에 대해 실험2를 실시한다. 이 실험결과는 도 3A와 같이 나타난다. 측정값은, 펄스전압(+극성)이 인가된 후에는 고 저항상태(저항값이 다른 쪽 상태에 비해 높은 상태)에서 저 저항상태(저항값이 다른 쪽 상태에 비해 낮은 상태)로 변화하고, 펄스전압(-극성)이 인가된 후에는 저 저항상태에서 고 저항상태로 변화한다. 이와 같이, 인가되는 펄스전압에 따라, 하부전극(3)에서 상부전극(1)을 향하는 방향에 대한 저항값(상태변화재료(2)의 저항값)이 증가/감소됨을 알 수 있다.
[실험3의 결과]
또한 시료(B)에 대해 실험3을 실시한다. 펄스전압(+극성)을 인가한 후에 측정된 전류-전압 특성을 도 5A에 나타낸다. 도 5A에 나타낸 바와 같이, 펄스전압(+극성)을 인가한 후에, 측정전압(+극성)을 인가했을 때는 전류가 흐르기 어려우며, 측정전압(-극성)을 인가했을 때는 전류가 흐르기 쉬운 결과가 된다. 이와 같이 펄스전압(+극성)을 인가한 후에는, 상부전극(1)에서 하부전극(3)을 향하는 방향으로 전류(상태변화재료(2)를 흐르는 전류)가 흐르기 어려우며, 하부전극(3)에서 상부전극(1)을 향하는 방향으로는 전류가 흐르기 쉬움을 알 수 있다.
한편, 펄스전압(-극성)을 인가한 후에 측정된 전류-전압 특성을 도 5B에 나타낸다. 도 5B에 나타낸 바와 같이, 펄스전압(-극성)을 인가한 후에는, 측정전압(-극성)을 인가했을 때도 전류가 흐르기 어려워진다. 이와 같이 펄스전압(-극성)을 인가한 후는, 펄스전압(+극성)을 인가한 후와 비교하면, 하부전극(3)에서 상부전극(1)을 향하는 방향으로 전류가 흐르기 어려워짐을 알 수 있다.
<검증결과>
이상의 실험으로부터, 시료(B)는 다음과 같은 특성을 나타냄을 알 수 있다.
(1) 하부전극(3)에서 상부전극(1)을 향하는 방향을 순방향으로 하고, 상부전극(1)에서 하부전극(3)을 향하는 방향을 역방향으로 하는 다이오드 특성.
(2) 인가되는 펄스전압에 따라 그 순방향의 저항값이 증감하는 특성(가변저항 특성). 상세하게는, 그 순방향에서의 저항값은, 펄스전압(+극성)이 인가되면 감소하고, 펄스전압(-극성)이 인가되면 증가한다.
<<시료(C)에 대한 실험>>
다음으로, 시료(C)에 대한 실험에 대해 도 6, 도 7A, 도 7B를 참조하면서 설명한다.
<사용한 재료>
상부전극(1): Pt(막 두께 약 0.2㎛, 일 함수 5.7eV)
상태변화재료(2): CuFe2O4(막 두께 약 0.1㎛)
하부전극(3): Pt(막 두께 약 0.2㎛, 일 함수 5.7eV)
<실험결과>
[실험1의 결과]
시료(C)에 대해 실험1을 실시한다. 이 실험결과는 도 6과 같이 나타난다. 측정값은, 펄스전압(+극성)이 인가된 후에는 고 저항상태에서 저 저항상태로 변화하고, 펄스전압(-극성)이 인가된 후에는 저 저항상태에서 고 저항상태로 변화한다. 이와 같이, 인가되는 펄스전압에 따라, 상부전극(1)에서 하부전극(3)을 향하는 방향에 대한 저항값(상태변화재료(2)의 저항값)이 증가/감소된다.
[실험2의 결과]
또 시료(C)에 대해 실험2를 실시한다. 이 실험결과는 도 6과 같이 나타난다. 이와 같이, 인가되는 펄스전압에 따라, 하부전극(3)에서 상부전극(1)을 향하는 방향에 대한 저항값(상태변화재료(2)의 저항값)이 증가/감소된다.
[실험3의 결과]
또한 시료(C)에 대해 실험3을 실시한다. 펄스전압(+극성)을 인가한 후에 측정된 전류-전압 특성을 도 7A에 나타내고, 펄스전압(-극성)을 인가한 후에 측정된 전류-전압 특성을 도 7B에 나타낸다. 도 7A와 도 7B를 비교하면, 펄스전압(+극성)을 인가한 후 쪽이 펄스전압(-극성)을 인가한 후보다 전류가 흐르기 쉬움(상태변화재료(2)의 저항값이 작음)을 알 수 있다.
<검증결과>
이상의 실험으로써, 시료(C)는 다음과 같은 특성을 나타냄을 알았다.
(1) 펄스전압(+극성)이 인가되면 저항값이 감소하고, 펄스전압(-극성)이 인가되면 저항값이 증가하는 특성(가변저항 특성).
<정리>
시료(A)에서 상부전극(1) 일 함수는, 하부전극(3) 일 함수보다 작다. 한편 시료(B)에서 상부전극(1) 일 함수는, 하부전극(3) 일 함수보다 크다. 시료(A)∼시료(C)의 실험결과로부터, 상태변화재료(2)는, 다음과 같은 특성을 나타냄을 알았다.
(1) 일 함수가 작은 전극에서 일 함수가 큰 전극을 향하는 방향을 순방향으로 하고, 일 함수가 큰 전극에서 일 함수가 작은 전극을 향하는 방향을 역방향으로 하는 다이오드 특성.
(2) 인가되는 펄스전압에 따라 그 순방향에서의 저항값이 증감하는 특성(가변저항 특성). 상세하게는, 그 순방향에서의 저항값은, 하부전극(3)에 대해 상부전극(1)이 "+"가 되는 펄스전압이 인가되면 감소하고, 하부전극(3)에 대해 상부전 극(1)이 "-"가 되는 펄스전압이 인가되면 증가한다.
또 시료(A)∼시료(C)에서는, 상부전극(1)이 하부전극(3)에 대해 "+"가 되는 펄스전압을 각각의 시료 형성 후에 인가함으로써, 상태변화재료(2)의 저항값을 형성 직후의 저항값(약 1㏁)보다 약 한 자리 낮은 저항값으로 초기화한다. 그러나 시료(A)∼시료(C) 중에는, 상부전극(1)이 하부전극(3)에 대해 "-"가 되는 펄스전압(전압값: -3V, 펄스 폭 10μsec)을 각각의 시료를 형성한 후에 인가함으로써, 상태변화재료(2)의 저항값을 형성 직후의 저항값(약 1㏁)보다 약 한 자리 낮은 저항값으로 설정한 것도 있다(이와 같은 시료(A)∼시료(C)를 시료(A'), 시료(B'), 시료(C')로 함).
시료(A)∼시료(C)와 마찬가지 실험(실험1∼실험3)을 시료(A')∼시료(C')에 실시했다.
<<시료(A')에 대한 실험>>
시료(A')에 대한 실험에 대해 도 8A, 도 8B, 도 4A, 도 4B를 참조하면서 설명한다.
[실험1의 결과]
시료(A')에 대해 실험1의 결과는 도 8A와 같이 나타난다. 측정값은, 펄스전압(+극성)이 인가된 후에는 저 저항상태에서 고 저항상태로 변화하고, 펄스전압(-극성)이 인가된 후에는 고 저항상태에서 저 저항상태로 변화한다. 이와 같이, 인가되는 펄스전압에 따라, 상부전극(1)에서 하부전극(3)을 향하는 방향에 대한 저항값(상태변화재료(2)의 저항값)이 증가/감소됨을 알 수 있다.
[실험2의 결과]
시료(A')에 대해 실험2의 결과는 도 8B와 같이 나타난다. 측정값은, 펄스전압(+극성)을 인가한 후에도 저 저항상태로 변화하지 않고 고 저항상태이다. 이와 같이, 인가되는 펄스전압에 상관없이, 하부전극(3)에서 상부전극(1)을 향하는 방향에 대한 저항값은 항상 고 저항상태임을 알 수 있다.
[실험3의 결과]
시료(A')에 대해 실험3의 결과에 대해 서술한다. 펄스전압(+극성)을 인가한 후에 측정된 전류-전압 특성은 도 4B와 같이 된다. 또 펄스전압(-극성)을 인가한 후에 측정된 전류-전압 특성은 도 4A와 같이 된다.
<<시료(B')에 대한 실험>>
시료(B')에 대한 실험에 대해 도 8A, 도 8B, 도 5A, 도 5B를 참조하면서 설명한다.
[실험1의 결과]
시료(B')에 대해 실험1의 결과는 도 8B와 같이 나타난다. 이와 같이, 인가되는 펄스전압에 상관없이, 상부전극(1)에서 하부전극(3)을 향하는 방향에 대한 저항값은 항상 고 저항상태임을 알 수 있다.
[실험2의 결과]
시료(B')에 대해 실험2의 결과는 도 8A와 같이 나타난다. 이와 같이, 인가되는 펄스전압에 따라, 하부전극(3)에서 상부전극(1)을 향하는 방향에 대한 저항값이 증가/감소됨을 알 수 있다.
[실험3의 결과]
시료(B')에 대해 실험3의 결과에 대해 서술한다. 펄스전압(+극성)을 인가한 후에 측정된 전류-전압 특성은 도 5B와 같이 된다. 또 펄스전압(-극성)을 인가한 후에 측정된 전류-전압 특성은 도 5A와 같이 된다.
<<시료(C')에 대한 실험>>
[실험1, 실험2의 결과]
또 시료(C')의 실험1, 실험2의 결과는 도 9와 같이 나타난다. 이와 같이, 인가되는 펄스전압에 따라, 상부전극(1)에서 하부전극(3)을 향하는 방향에 대한 저항값 및 하부전극(3)에서 상부전극(1)을 향하는 방향에 대한 저항값 모두 증가/감소됨을 알 수 있다.
[실험3의 결과]
시료(C')에 대해 실험3의 결과에 대해 서술한다. 펄스전압(+극성)을 인가한 후에 측정된 전류-전압 특성은 도 7B와 같이 된다. 또 펄스전압(-극성)을 인가한 후에 측정된 전류-전압 특성은 도 7A와 같이 된다.
<정리>
즉, 시료(A')∼시료(C')의 실험결과로부터, 상태변화재료(2)는 다음과 같은 특성을 나타냄을 알 수 있다.
(1) 일 함수가 작은 전극에서 일 함수가 큰 전극으로 향하는 방향을 순방향으로 하고, 일 함수가 큰 전극에서 일 함수가 작은 전극으로 향하는 방향을 역방향으로 하는 다이오드 특성.
(2) 인가되는 펄스전압에 따라 그 순방향에서의 저항값이 증감하는 특성(가변저항 특성). 상세하게는, 그 순방향에서의 저항값은, 하부전극(3)에 대해 상부전극(1)이 "+"가 되는 펄스전압이 인가되면 증가하고, 하부전극(3)에 대해 상부전극(1)이 "-"가 되는 펄스전압이 인가되면 감소된다.
이상의 시료(시료(A)∼시료(C), 시료(A')∼시료(C'))의 실험결과로부터 상태변화재료(2)는 다음과 같은 특성을 나타냄을 알았다.
(1) 상부전극(1) 일 함수와 하부전극(3) 일 함수가 서로 다를 경우, 한쪽 전극에서 다른 쪽 전극을 향하는 방향(제 1 방향)을 순방향으로 하고, 제 2 방향(제 1 방향과 역방향)을 역방향으로 하는 다이오드 특성.
(2) 소정의 펄스전압이 인가되면, 다이오드 특성의 순방향에 대한 저항값이 증가/감소하는 특성(가변저항 특성).
또 저항값을 변화시키기 위해 인가하는 펄스전압에 관해서는, 종래 펄스전압의 펄스 폭(1μsec 이상)보다 본 실시예 펄스전압의 펄스 폭(50nsec)이 짧다는 것을 확인할 수 있다.
이상과 같은 특성을 확인할 수 있으므로, 서로 일 함수가 다른 2가지 재료를 도 1에 나타낸 상부전극(1) 및 하부전극(3)으로서 이용하여 전기소자를 구성한다.
(실시예2)
또 상기 특성(가변저항 특성 및 다이오드 특성)을 갖는 상태변화재료를 실현하기 위해, 결정성이 불균일한 상태변화재료(2)를 이용하여 도 1의 전기소자를 구성한다. 그 이유에 대해 설명한다.
<상태변화재료(2)의 결정성>
[상태변화재료의 형성방법 1]
하부전극(3)을 형성한 기판(4)의 온도를 상태변화재료(2)의 결정화 온도 부근(예를 들어 CuFe2O4에서는 약 600℃ 부근)까지 올려 상태변화재료(2)를 형성한다. 이와 같이 형성된 상태변화재료(2)에 대해 X선 회절을 실시하여 결정구조 왜곡을 조사한 바, 그 상태변화재료(2)는, 결정격자면 간격(D)을 나타내는 위치에 날카로운 분포를 갖는 회절피크(강도가 큰 회절피크)를 갖고 있음을 알았다. 즉, 이와 같이 형성된 상태변화재료(2)의 결정성은, 기본적으로 막 두께 방향에서 균일해짐을 알았다.
[상태변화재료의 형성방법 2]
한편, 하부전극(3)을 형성한 기판(4) 온도를 상태변화재료(2)의 결정화 온도 부근까지 올리지 않고 상태변화재료(2)를 형성한다. 이와 같이 형성된 상태변화재료(2)에 대해 X선 회절을 실시하여 결정구조 왜곡을 조사한 바, 그 상태변화재료(2)는, 결정구조의 면 간격이 편차를 갖고 있음(강도가 작고 완만한 회절피크를 갖고 있음)을 알았다. 즉, 이와 같이 형성된 상태변화재료(2)에는, 결정구조의 왜곡이 발생함을 알았다.
[상태변화재료의 형성방법 3]
여기에, 하부전극(3)을 형성한 기판(4)의 온도를 약 600℃ 정도에서 서서히 저하시키면서 상태변화재료(2)를 형성하고, 또 상태변화재료(2) 상에 상부전극(1) 을 형성한다. 이와 같이 형성된 상태변화재료(2)에 투과전자현미경에 의한 전자선 회절을 실시하면, 하부전극(3) 근방의 상태변화재료(2)에서는 결정성이 좋은 상태를 나타내는 전자선 회절도형(어느 주기 상에서의 반점모양)이 관측되며, 상부전극(1) 근방의 상태변화재료(2)에서는 결정성이 나쁜 상태(비정질에 가까운 상태)를 나타내는 전자선 회절도형(halo pattern)이 관찰된다. 즉 하부전극(2) 근방의 상태변화재료(2)에서는, 결정격자면 간격이 거의 균일한 수치를 나타내어 결정구조의 왜곡이 적은, 결정성 좋은 상태가 된다. 한편 상부전극(1) 근방의 상태변화재료(2)에서는, 결정격자면 간격이 하부전극(3) 근방과 비교하여 편차를 가진 분포를 갖고 있어 결정구조의 왜곡이 많아진, 결정성 나쁜 상태가 됨을 알았다.
또한 이 상태변화재료(2)에 대해 투과전자현미경에 의한 TEM관찰을 실시하여 상태변화재료(2)의 결정입자 지름을 측정한 결과, 하부전극(3) 근방 상태변화재료(2)의 결정입자 지름은, 상부전극(1) 근방의 상태변화재료(2) 결정입자 지름의 2배 이상의 값을 나타낸다. 이와 같이, 하부전극(3) 근방 상태변화재료(2)의 결정성이 상부전극(1) 근방 상태변화재료(2)의 결정성보다 좋음을 확인할 수 있다.
이상으로써, 하부전극(3)을 형성한 기판(4) 온도를 600℃ 정도에서 서서히 저하시키면서 상태변화재료(2)를 형성하면, 하부전극(3) 근방에서는 결정성이 좋으나 상부전극(1) 근방에서는 결정성이 나쁜 식의, 결정성이 불균일한 상태변화재료(2)(즉 하부전극(3)에서 상부전극(1)을 향해 결정성의 균일성이 감소하는 상태변화재료(2))를 형성할 수 있음을 알 수 있다.
<<시료(D)에 대한 실험>>
상기 [상태변화재료의 형성방법 3]에 따라, 하부전극(3) 상에 상태변화재료(2)를 형성하고 다시 상태변화재료(2) 상에 상부전극(1)을 형성하여 "시료(D)"를 작성한다.
[시료(D)]
상부전극(1): Pt(막 두께 약 0.2㎛, 일 함수 5.7eV)
상태변화재료(2): CuFe2O4(막 두께 약 0.1㎛)
하부전극(3): Pt(막 두께 약 0.2㎛, 일 함수 5.7eV)
그리고 시료(D)를 형성한 후, 상부전극(1)이 하부전극(3)에 대해 "+"가 되는 펄스전압(전압값: +3V, 펄스 폭: 10μsec)을 시료(D)에 인가함으로써, 형성 직후의 저항값(약 1㏁)보다 약 한 자리 낮은 저항값으로 초기화한다.
[실험1∼실험3]
다음으로, 이 시료(D)에 대해 실시예1과 마찬가지 실험(실험1∼실험3)을 실시한 바, 실시예1의 시료(A)와 마찬가지 실험결과(도 3A, 도 3B, 도 4A, 도 4B)가 되었다. 시료(D)의 실험결과로부터 상태변화재료(2)는 다음과 같은 특성을 나타냄을 알 수 있다.
(1) 결정성 나쁜 영역에서 결정성 좋은 영역을 향하는 방향을 순방향으로 하고, 결정성 좋은 영역에서 결정성 나쁜 영역을 향하는 방향을 역방향으로 하는 다이오드 특성.
(2) 인가되는 펄스전압에 따라 그 순방향에서의 저항값이 증감하는 특성(가 변저항 특성). 상세하게는, 그 순방향에서의 저항값은, 하부전극(3)에 대해 상부전극(1)이 "+"가 되는 펄스전압이 인가되면 감소되고, 하부전극(3)에 대해 상부전극(1)이 "-"가 되는 펄스전압이 인가되면 증가한다.
또 시료(D) 중에는, 상부전극(1)이 하부전극(3)에 대해 "-"가 되는 펄스전압(전압값: -3V, 펄스 폭 10μsec)을, 형성 후에 인가함으로써, 형성 직후의 저항값(약 1㏁)보다 약 한 자리 낮은 저항값으로 초기화한 것도 있다(이와 같은 시료(D)를 시료(D')로 함).
시료(D)와 마찬가지 실험(실험1∼실험3)을 시료(D')에 실시했다.
<<시료(D')에 대한 실험>>
시료(D')의 실험1 결과는 도 8A와 같이 되고, 시료(D')의 실험2 결과는 도 8B와 같이 된다. 또한 시료(D')의 실험3 결과(전류-전압 특성)는, 펄스전압(+극성)을 인가한 후에는 도 4B와 같이 되고, 펄스전압(-극성)을 인가한 후에는 도 4A와 같이 됨을 확인할 수 있다. 시료(D')의 실험결과로부터 상태변화재료(2)는 다음과 같은 특성을 나타냄을 알았다.
(1) 결정성 나쁜 영역에서 결정성 좋은 영역을 향하는 방향을 순방향으로 하고, 결정성 좋은 영역에서 결정성 나쁜 영역을 향하는 방향을 역방향으로 하는 다이오드 특성.
(2) 인가되는 펄스전압에 따라 그 순방향에서의 저항값이 증감하는 특성(가변저항 특성). 상세하게는, 그 순방향에서의 저항값은, 하부전극(3)에 대해 상부전극(1)이 "+"가 되는 펄스전압이 인가되면 증가하고, 하부전극(3)에 대해 상부전 극(1)이 "-"가 되는 펄스전압이 인가되면 감소된다.
이상의 시료(시료(D), 시료(D')) 실험결과로부터 상태변화재료(2)는 다음과 같은 특성을 나타냄을 알았다.
(1) 상태변화재료(2)의 결정성이 균일하지 않을 경우, 한쪽 전극에서 다른 쪽 전극을 향하는 방향(제 1 방향)을 순방향으로 하고 제 2 방향(제 1 방향과 역방향)을 역방향으로 하는 다이오드 특성.
(2) 소정의 펄스전압이 인가되면, 다이오드 특성의 순방향에 대한 저항값이 증가/감소하는 특성(가변저항 특성).
또 저항값을 변화시키기 위해 인가하는 펄스전압에 관해서는, 종래 펄스전압의 펄스 폭(1μsec 이상)보다 본 실시예에서의 펄스전압 펄스 폭(50nsec)이 짧음을 확인할 수 있다.
이상과 같은 특성을 확인할 수 있으므로, 결정성이 불균일한 상태변화재료(2)를 이용하여 도 1의 전기소자를 구성한다.
또 실시예1, 실시예2에 있어서, 상태변화재료(2)로서, 스피넬 구조의 금속산화물 재료인 CuFe2O4를 이용한 예를 나타냈으나, 그 이외의 스피넬 구조 금속산화물 재료나, 일메나이트 구조의 금속이 첨가된 산화물 강유전체, 혹은 페로브스카이트 구조의 CMR재료, 고온 초전도 재료라도, 마찬가지 특성을 확인할 수 있다. 구체적으로는, 예를 들어 CoFe2O4, NiCr2O4, Fe3O4, Cr-SrTiO3, Sr-LiNbO3, Mg-LiNbO3, Pr(1-X)CaXMnO3, LaSrMnO3, GdBaCoXOY라도 마찬가지 특성을 확인할 수 있다.
또한 상부전극(1) 및 하부전극(3)의 재료로 별도의 전극재료를 이용해도 상관없다.
[제 1 실시형태]
<회로기호의 정의>
이 발명의 제 1 실시형태에 의한 전기소자에 대해 설명한다. 여기서 본 실시형태에 이용되는 전기소자의 회로기호를 도 10과 같이 정의한다. 도 10에 나타낸 전기소자(102)에서는, 단자(101-2)에 대해 단자(101-1)가 "+"가 되는 펄스전압을 인가하면 전기소자(102)의 저항값은 감소되고, 단자(101-2)에 대해 단자(101-1)가 "-"가 되는 펄스전압을 인가하면 전기소자(102)의 저항값은 증가한다. 또 도 10에 나타낸 전기소자(102)는, 단자(101-1)에서 단자(101-2)를 향하는 방향을 "순방향"으로 하고, 단자(101-2)에서 단자(101-1)을 향하는 방향을 "역방향"으로 하는 다이오드 특성을 나타낸다.
<동작>
다음으로, 도 10에 나타낸 전기소자(102)에 의한 동작에 대해 설명한다. 여기서는 전기소자(102)가 메모리로서 사용되며, 1비트데이터의 처리를 실행한다. 그리고 전기소자(102)의 저항값(상태변화재료(2)의 저항값)은, 고 저항상태로 초기화된 것으로 한다. 또 전기소자(102)의 저항값이 "고 저항상태"일 때를 "0"으로 하고, 전기소자(102)의 저항값이 "저 저항상태"일 때를 "1"로 한다.
-기억-
전기소자(102)에 "1"을 나타내는 1비트데이터를 기입할 경우, 단자(101-2) 를 접지시키고, 단자(101-1)에 기억전압을 인가한다. 기억전압은 예를 들어 전압값이 "+3V"이고 펄스 폭이 "50nsec"인 펄스전압(펄스전압(+극성))이다. 전기소자(102)로는 펄스전압(+극성)이 인가되므로, 전기소자(102)의 저항값(상태변화재료의 저항값)은 저 저항상태로 된다. 이와 같이 전기소자(102)는 "1"을 나타내는 1비트데이터를 기억하게 된다.
-리셋-
전기소자(102)의 기억상태를 초기상태로 복귀시킬 경우, 단자(101-2)를 접지시키고, 단자(101-1)에 리셋전압을 인가한다. 리셋전압은, 예를 들어 전압값이 "-3V"이고 펄스 폭이 "50nsec"인 펄스전압(펄스전압(-극성))이다. 전기소자(102)로는 펄스전압(-극성)이 인가되므로, 전기소자(102)의 저항값은 고 저항상태로 복귀한다. 이와 같이 전기소자(102)의 기억상태는 초기상태로 돌아오게 된다.
-재생-
다음으로 단자(101-2)를 접지시키고, 단자(101-1)에 재생전압을 인가한다. 재생전압은, 예를 들어 전압값이 "+0.5V"를 나타내는 전압이다. 전기소자(102)로는 재생전압(=측정전압(+극성))이 인가되므로, 전기소자(102)의 저항값에 따른 전류값을 갖는 전류가 단자(101-1)에서 단자(101-2)를 향하는 방향(순방향)으로 흐른다. 여기서 전기소자(102)의 저항값이 "고 저항상태"일 때 흐르는 전류를 "0"으로 하고, 전기소자(102)의 저항값이 "저 저항상태"일 때 흐르는 전류를 "1"로 하면, 전기소자(102)로부터 1비트데이터를 재생하게 된다.
이와 같이 전기소자(102)를 메모리로서 이용할 수 있다.
<효과>
이상과 같이 전기소자가 "다이오드 특성"을 갖고 있으므로, 특별히 다이오드소자를 사용하는 일없이 전류의 방향을 규정할 수 있다. 또한 전기소자가 "가변저항 특성"을 갖고 있으므로, 예를 들어 1D1R형 비휘발성 기억소자로서 이용할 수 있다. 이와 같이 이용할 경우, 종래의 1D1R형 비휘발성 기억소자의 구성과 비교하면, 다이오드를 배치할 필요가 없으므로 제조프로세스를 간단히 할 수 있다.
또 다이오드가 배치되지 않으므로, 상태변화재료에 인가되는 펄스전압의 극성이 제한되지 않는다. 따라서 상태변화재료에 "+", "-" 양쪽 극성의 펄스전압을 인가할 수 있다. 이와 같은 펄스인가방법(펄스전압의 극성에 따라 저항값을 변화시키는 방법)은, 종래의 펄스인가방법(펄스전압의 펄스 폭을 조정함으로써 가변저항재료의 저항값을 변화시키는 방법)과 비교하면, 인가되는 펄스전압의 펄스 폭이 짧다(본 실시형태에서는 50nsec). 즉 기억/리셋에 요구되는 시간을 단축할 수 있다.
또 본 실시형태에 있어서 전기소자(102)의 상태변화재료(2)로는, 스피넬 구조인 CuFe2O4, CoFe2O4, NiCr2O4, Fe3O4나, 일메나이트 구조의 금속이 첨가된 산화물 강유전체, 혹은 페로브스카이트 구조의 CMR재료 및 고온 초전도 재료 등이라도 마찬가지 효과를 얻을 수 있다. 구체적으로는, Cr-SrTiO3, Sr-LiNbO3, Mg-LiNbO3, Pr(1-X)CaXMnO3, LaSrMnO3, GdBaCoXOY 등이라도 마찬가지 효과를 얻을 수 있다.
또한 CMOS프로세스에 있어서, 고온에 의한 파괴 등을 막기 위해 성막 시 온도는 450℃ 이하인 것이 바람직하다. 페로브스카이트 구조를 갖는 재료를 성막시키 기 위해서는 통상, 기판의 온도를 700℃ 이상으로 할 필요가 있다. 한편 스피넬구조를 갖는 재료를 성막시키기 위해서는 기판 온도가 약 400℃ 정도이면 된다. 따라서 스피넬구조를 갖는 재료를 도 1의 상태변화재료(2)로서 이용함으로써, 성막 시의 온도를 낮게 할 수 있다. 이와 같이 스피넬구조를 갖는 재료는, 페로브스카이트 구조를 갖는 재료보다 반도체프로세스의 정합성이 양호하다.
또 일반적으로, 고온 초전도재료나 CMR재료는, 알칼리금속 및/또는 알칼리 토류금속을 함유하는 산화물이다. 이와 같은 재료를 이용하여 도 1의 전기소자를 형성할 경우, 반도체프로세스의 세정공정에서 이 재료에 함유된 알칼리금속 및/또는 알칼리 토류금속이 용출되어버리므로, 기억소자로서의 특성이 열화된다. 이와 같은 특성열화를 방지하기 위해서는, 알칼리금속 및 알칼리 토류금속을 함유하지 않는 재료를 상태변화재료(2)로서 이용하는 것이 바람직하다.
그리고 본 실시형태에서는 1비트데이터를 고 저항상태와 저 저항상태의 2가지 상태로 하여 유지함으로써 메모리로서 동작시켰으나, 전기적 펄스 폭 및 진폭을 바꿈으로써, 4가지 혹은 그 이상의 저항상태를 2비트 혹은 3비트 이상의 정보로서 기억시키는 비휘발성 기억소자로서 동작시키는 것도 가능하다.
[제 2 실시형태]
<전체구성>
이 발명의 제 2 실시형태에 의한 메모리장치(200)의 전체구성을 도 11에 나타낸다. 이 메모리장치(200)는, 메모리배열(201)과, 어드레스버퍼(202), 제어부(203), 행 복호기(204), 워드선 구동기(205), 열 복호기(206), 및 비트선 구동 기(207)를 구비한다.
메모리배열(201)에는, 워드선(W1, W2)과, 비트선(B1, B2), 및 메모리셀(MC211∼MC222)이 배치된다. 메모리셀(MC211∼MC222) 각각은, 도 10에 나타낸 전기소자(102)이다. 메모리셀(MC211)의 한끝은 워드선(W1)에 접속되고, 메모리셀(MC211)의 다른 끝은 비트선(B1)에 접속된다(순방향: W1→B1). 메모리셀(MC212)의 한끝은 워드선(W2)에 접속되고, 메모리셀(MC212)의 다른 끝은 비트선(B1)에 접속된다(순방향: W2→B1). 메모리셀(MC221)의 한끝은 워드선(W1)에 접속되고, 메모리셀(MC221)의 다른 끝은 비트선(B2)에 접속된다(순방향: W1→B2). 메모리셀(MC222)의 한끝은 워드선(W2)에 접속되고, 메모리셀(MC222)의 다른 끝은 비트선(B2)에 접속된다(순방향: W2→B2).
어드레스버퍼(202)는, 외부로부터의 어드레스신호(ADDRESS)를 입력받아, 행 어드레스신호(ROW)를 행 복호기(204)로 출력함과 더불어, 열 어드레스신호(COLUMN)를 열 복호기(206)로 출력한다. 어드레스신호(ADDRESS)는, 메모리셀(MC211∼MC222) 중 선택될 메모리셀의 어드레스를 나타낸다. 행 어드레스신호(ROW)는, 어드레스신호(ADDRESS)에 나타난 어드레스 중, 행 어드레스를 나타낸다. 열 어드레스신호(COLUMN)는, 어드레스신호(ADDRESS)에 나타난 어드레스 중, 열 어드레스를 나타낸다.
제어부(203)는, 외부로부터의 모드선택신호(MODE)에 대응하여, 기억모드, 리셋모드, 및 재생모드 중 어느 하나가 된다. 기억모드에서 제어부(203)는, 외부로부터의 입력데이터(Din)에 대응하여, "기억전압 인가"를 지시하는 제어신호(CONT)를 워드선 구동기(205) 및 비트선 구동기(207)로 출력한다. 재생모드에서 제어부(203)는, "재생전압 인가"를 지시하는 제어신호(CONT)를 워드선 구동기(205) 및 비트선 구동기(207)로 출력한다. 또한 재생모드에서는, 비트선 구동기(207)로부터의 신호(IREAD)에 대응한 비트값을 나타내는 출력데이터(Dout)를 외부로 출력한다. 신호(IREAD)는, 비트선(B1, B2)을 흐르는 전류의 전류값을 나타낸다. 또 리셋모드에서 제어부(203)는, 메모리셀(MC211∼MC222)의 기억상태를 확인하고, 그 기억상태에 따라 "리셋전압 인가"를 지시하는 제어신호(CONT)를 워드선 구동기(205) 및 비트선 구동기(207)로 출력한다.
행 복호기(204)는, 어드레스버퍼(202)로부터의 행 어드레스신호(ROW)에 따라, 워드선(W1, W2) 중 어느 하나를 선택한다.
워드선 구동기(205)는, 제어부(203)로부터 "기억전압 인가"를 지시하는 제어신호(CONT)를 수취하면, 행 복호기(204)에 의해 선택된 워드선에 기억전압(V1WRITE)을 인가한다. 또 워드선 구동기(205)는, 제어부(203)로부터 "재생전압 인가"를 지시하는 제어신호(CONT)를 수취하면, 행 복호기(204)에 의해 선택된 워드선에 재생전압(V1READ)을 인가한다. 또 워드선 구동기(205)는 제어부(203)로부터 "리셋전압 인가"를 지시하는 제어신호(CONT)를 수취하면, 행 복호기(204)에 의해 선택된 워드선에 리셋전압(V1RESET)을 인가한다.
열 복호기(206)는, 어드레스버퍼(202)로부터의 열 어드레스신호(COLUMN)에 따라, 비트선(B1, B2) 중 어느 하나를 선택한다.
비트선 구동기(207)는, 제어부(203)로부터 "기억전압 인가"를 지시하는 제어신호(CONT)를 수취하면, 열 복호기(206)에 의해 선택된 비트선에 기억전압(V2WRITE)을 인가한다. 또 비트선 구동기(207)는, 제어부(203)로부터 "재생전압 인가"를 지시하는 제어신호(CONT)를 수취하면, 열 복호기(206)에 의해 선택되지 않은 비트선에 재생전압(V2READ)을 인가한 후, 비트선(B1, B2)을 흐르는 전류의 전류값을 나타내는 신호(IREAD)를 제어부(203)로 출력한다. 또 비트선 구동기(207)는, 제어부(203)로부터 "리셋전압 인가"를 지시하는 제어신호(CONT)를 수취하면, 열 복호기(206)에 의해 선택된 비트선에 리셋전압(V2RESET)을 인가한다.
여기서, 기억전압(V1WRITE)은 예를 들어, 전압값이 "+1.5V"이고 펄스 폭이 "50nsec"인 펄스전압이며, 기억전압(V2WRITE)은 예를 들어, 전압값이 "-1.5V"이고 펄스 폭이 "50nsec"인 펄스전압이다. 여기서는 기억전압(V1WRITE)과 기억전압(V2WRITE)의 전위차가 "3V"이다.
또 재생전압(V1READ, V2READ)은 예를 들어, 전압값이 "+0.5V"를 나타내는 전압이다. 여기서 재생전압(V1READ, V2READ)은 서로 같은 전압이다.
또한 리셋전압(V1RESET)은 예를 들어, 전압값이 "-1.5V"이고 펄스 폭이 "50nsec"인 펄스전압이고, 리셋전압(V2RESET)은 예를 들어, 전압값이 "+1.5V"이고 펄 스 폭이 "50nsec"인 펄스전압이다. 여기서 리셋전압(V1RESET)과 리셋전압(V2RESET)의 전위차는 "3V"이다.
<동작>
다음에, 도 11에 나타낸 메모리장치(200)에 의한 동작에 대해 설명한다. 이 메모리장치(200)에 의한 동작에는, 메모리셀에 입력데이터(Din)를 기록하는 기억모드와, 메모리셀에 기록된 정보를 리셋하는 리셋모드와, 메모리셀에 기록된 정보를 출력데이터(Dout)로서 출력(재생)하는 재생모드가 존재한다. 여기서 메모리셀(MC211∼MC222)은, 고 저항상태로 초기화된 것으로 한다. 또 어드레스신호(ADDRESS)는, 메모리셀(MC211)의 어드레스를 나타내는 것으로 한다.
-기억모드-
우선, 기억모드에서의 동작에 대해 설명한다.
제어부(203)는 입력데이터(Din)가 "1"을 나타낼 경우, "기억전압 인가"를 나타내는 제어신호(CONT)를 워드선 구동기(205) 및 비트선 구동기(207)로 출력한다. 또 제어부(203)는 입력데이터(Din)가 "0"을 나타낼 경우, 제어신호(CONT)를 출력하지 않는다.
다음으로, 비트선 구동기(207)는, 제어부(203)로부터 "기억전압 인가"를 나타내는 제어신호(CONT)를 수취하면, 열 복호기(206)에 의해 선택된 비트선(B1)에 기억전압(V2WRITE)을 인가하고, 다른 비트선(B2)(선택되지 않은 비트선)을 접지시킨다.
한편 워드선 구동기(205)는, 제어부(203)로부터 "기억전압 인가"를 나타내는 제어신호(CONT)를 수취하면, 행 복호기(204)에 의해 선택된 워드선(W1)에 기억전압(V1WRITE)을 인가하고, 다른 워드선(W2)(선택되지 않은 워드선)을 접지시킨다.
메모리셀(MC211)에서는, 전압값이 "+3V"이고 펄스 폭이 "50nsec"인 펄스전압(펄스전압(+극성))이 인가된 것으로 되므로, 메모리셀(MC211)의 저항값은 저 저항상태가 된다.
메모리셀(MC212)에서는, 전압값이 "-1.5V"이고 펄스 폭이 "50nsec"인 펄스전압(펄스전압(-극성))이 인가된 것으로 되나, 그 전압값이 소정 레벨(여기서는 "-3V")에 달하지 않으므로 메모리셀(MC212)의 저항상태는 변하지 않는다.
메모리셀(MC221)에서는, 전압값이 "+1.5V"이고 펄스 폭이 "50nsec"인 펄스전압(펄스전압(+극성))이 인가된 것으로 되나, 그 전압값이 소정 레벨(여기서는 "+3V")에 달하지 않으므로 메모리셀(MC221)의 저항상태는 변하지 않는다.
메모리셀(MC222)에서는, 메모리셀(MC222)의 양끝 전위차가 "0V"이므로, 메모리셀(MC222)의 저항상태는 변하지 않는다.
이와 같이, 메모리셀(MC211)의 저항상태만이 저 저항상태로 변화하므로, 메모리셀(MC211)에 "1"을 나타내는 1비트데이터가 기록된 것이 된다.
다음에, 메모리셀(MC211)로의 기록이 완료되면, 어드레스버퍼(202)에 새로운 어드레스신호(ADDRESS)가 입력되어, 전술한 기억모드에서의 동작이 반복된다.
-재생모드-
다음으로, 재생모드에서의 동작에 대해 설명한다.
제어부(203)는, "재생전압 인가"를 지시하는 제어신호(CONT)를 워드선 구동기(205) 및 비트선 구동기(207)로 출력한다.
다음에 비트선 구동기(207)는, 제어부(203)로부터 "재생전압 인가"를 나타내는 제어신호(CONT)를 수취하면, 열 복호기(206)에 의해 선택되지 않은 비트선(B2)에 재생전압(V2READ)을 인가하고, 다른 비트선(B1)(선택된 비트선)을 접지시킨다.
한편 워드선 구동기(205)는, 제어부(203)로부터 "재생전압 인가"를 나타내는 제어신호(CONT)를 수취하면, 행 복호기(204)에 의해 선택된 워드선(W1)에 재생전압(V1READ)을 인가하고, 다른 워드선(W2)(선택되지 않은 워드선)을 접지시킨다.
메모리셀(MC211)에서는, 측정전압(+극성)이 인가된 것으로 되므로, 메모리셀(MC211)의 저항값에 대응한 전류값을 갖는 전류가 메모리셀(MC211)로 흐르며, 그 전류가 비트선(B1)으로 유출된다.
메모리셀(MC212)의 양끝 전위차는 "0V"이므로, 메모리셀(MC212)로는 전류가 흐르지 않는다. 또 메모리셀(MC212)에서 비트선(B1)으로부터 워드선(W2)을 향하는 방향은 "역방향"이므로, 비트선(B1)을 흐르는 전류가 워드선(W2)으로 흘러드는 일은 없다.
메모리셀(MC221)의 양끝 전위차는 "0V"가 되므로, 메모리셀(MC221)로는 전류가 흐르지 않는다.
메모리셀(MC222)에서는, 측정전압(-극성)이 인가되게 되므로, 메모리 셀(MC222)로는 전류가 흐르지 않는다.
다음, 비트선 구동기(207)는, 비트선(B1, B2)을 흐르는 전류의 전류값을 측정하고, 그 측정값을 나타내는 신호(IREAD)를 제어부(203)로 출력한다. 그 다음, 제어부(203)는, 그 신호(IREAD)에 나타난 전류값에 대응한 출력데이터(Dout)를 외부로 출력한다. 예를 들어 저 저항상태일 때 흐르는 전류의 전류값이라면, 제어부(203)는 "1"을 나타내는 출력데이터(Dout)를 출력한다.
이와 같이 메모리셀(MC211)로만 전류가 흐르며, 그 전류가 비트선(B1)으로 유출되므로, 메모리셀(MC211)로부터 1비트데이터를 판독한 것이 된다.
다음으로, 메모리셀(MC211)로부터의 판독이 완료되면, 어드레스버퍼(202)로 새로운 어드레스신호(ADDRESS)가 입력되고, 전술한 재생모드에서의 동작이 반복된다.
-리셋모드-
다음에 리셋모드의 동작에 대해 설명한다.
우선 제어부(203)는, 재생모드에서의 처리를 실행함으로써 메모리셀(MC211)의 기억상태를 조사한다.
다음으로 제어부(203)는, 메모리셀(MC211)이 "1"을 나타내는 비트데이터를 기억한 것으로 판단하면(메모리셀(211)이 저 저항상태인 것으로 판단하면), "리셋전압 인가"를 나타내는 제어신호(CONT)를 워드선 구동기(205) 및 비트선 구동기(207)로 출력한다. 또 제어부(203)는, 메모리셀(MC211)이 "0"을 나타내는 비트데 이터를 기억한 경우(메모리셀(211)이 고 저항상태인 경우)에는, 제어신호(CONT)를 출력하지 않는다.
다음에, 비트선 구동기(207)는, 제어부(203)로부터 "리셋전압 인가"를 나타내는 제어신호(CONT)를 수취하면, 열 복호기(206)에 의해 선택된 비트선(B1)에 리셋전압(V2RESET)을 인가하고, 다른 비트선(B2)(선택되지 않은 비트선)을 접지시킨다.
한편 워드선 구동기(205)는, 제어부(203)로부터 "리셋전압 인가"를 나타내는 제어신호(CONT)를 수취하면, 행 복호기(204)에 의해 선택된 워드선(W1)에 리셋전압(V1RESET)을 인가하고, 다른 워드선(W2)(선택되지 않은 워드선)을 접지시킨다.
메모리셀(MC211)에서는, 전압값이 "-3V"이고 펄스 폭이 "50nsec"인 펄스전압(펄스전압(-극성))이 인가된 것으로 되므로, 메모리셀(MC211)의 저항값은 고 저항상태가 된다.
메모리셀(MC212)에서는, 전압값이 "+1.5V"이고 펄스 폭이 "50nsec"인 펄스전압(펄스전압(+극성))이 인가된 것으로 되나, 전압값이 소정 레벨(여기서는 "+3V")에 달하지 않으므로 메모리셀(MC212)의 저항상태는 변하지 않는다.
메모리셀(MC221)에서는, 전압값이 "-1.5V"이고 펄스 폭이 "50nsec"인 펄스전압(펄스전압(-극성))이 인가된 것으로 되나, 전압값이 소정 레벨(여기서는 "-3V")에 달하지 않으므로 메모리셀(MC221)의 저항상태는 변하지 않는다.
메모리셀(MC222)에서는, 메모리셀(MC222)의 양끝 전위차가 "0V"이므로, 메모리셀(MC222)의 저항상태는 변하지 않는다.
이와 같이, 메모리셀(MC211)의 저항상태만이 "고 저항상태"로 변화하므로, 메모리셀(MC211)에 기록된 1비트데이터를 리셋한 것이 된다.
다음에, 메모리셀(MC211)의 리셋이 완료되면, 어드레스버퍼(202)에 새로운 어드레스신호(ADDRESS)가 입력되어, 전술한 리셋모드에서의 동작이 반복된다.
<효과>
이상과 같이, 전기소자(메모리셀)가 "다이오드 특성"을 갖고 있으므로, 어느 워드선에서 다른 워드선으로 전류가 흐르는 일이 없다. 이와 같이, 다이오드소자를 별도로 배치할 필요 없이 메모리장치를 구성할 수 있으므로, 제조프로세스를 간단하게 할 수 있다.
또 정보를 기억시키고자 하는 전기소자에는 소정의 펄스전압이 인가되나, 다른 전기소자에는 소정의 펄스전압이 인가되지 않는다. 이로써 정보를 기억시키고자 하는 전기소자의 저항상태만을 변화시킬 수 있다. 즉 임의의 전기소자를 선택하고, 그 선택한 전기소자에 정보를 기억시킬 수 있다.
또 정보를 판독하고자 하는 전기소자에서는 순방향으로 전류가 흐르나, 다른 전기소자에서는 순방향으로 전류가 흐르지 않는다. 이로써 정보를 판독하고자 하는 전기소자를 흐르는 전류만을 취해 낼 수 있다. 즉 임의의 전기소자를 선택하고, 그 선택한 전기소자에 기억된 정보를 판독할 수 있다.
여기서 도 11에서는, 메모리셀이 4개만 존재하나, 이에 한정됨 없이 5개 이상의 메모리셀을 매트릭스형으로 배치하는 것도 가능하다.
[제 3 실시형태]
<구성>
이 발명의 제 3 실시형태에 의한 반도체집적회로(Embedded-RAM)(300)의 구성을 도 12에 나타낸다. 이 회로(300)는, 도 11에 나타낸 메모리장치(200)와, 논리회로(301)를 구비하며, 1개의 반도체칩 상에 형성된다. 도 11에 나타낸 메모리장치(200)는, 데이터RAM으로서 사용된다. 논리회로(301)는, 소정의 연산(예를 들어, 음성데이터·화상데이터의 부호화/복호)을 행하는 회로이며, 그 연산 시에 메모리장치(200)를 이용한다. 논리회로(301)는, 어드레스신호(ADDRESS) 및 모드선택신호(MODE)를 제어하여, 메모리장치(200)로의 데이터 기입/판독을 실행한다.
<동작>
다음으로 도 12에 나타낸 반도체집적회로(Embedded-RAM)(300)에 의한 동작에 대해 설명한다. 이 회로(300)에 의한 동작에는, 메모리장치(200)에 소정의 데이터(비트데이터)를 기입하는 기록처리와, 메모리장치(200)에 기록된 데이터를 판독하는 판독처리와, 메모리장치(200)에 기입된 데이터를 리셋하는 리셋처리가 존재한다.
-기록처리-
우선 기록처리에 대해 설명한다.
논리회로(301)는, 메모리장치(200)에 소정의 데이터(예를 들어, 부호화 동영상데이터 등)를 기록하기 위해, "기억모드"를 나타내는 모드선택신호(MODE)를 메모리장치(200)의 제어부(203)로 출력한다.
다음으로 논리회로(301)는, 이 소정의 데이터를 기록하는 메모리셀을 선택하 기 위해, 어드레스신호(ADDRESS)를 메모리장치(200)의 어드레스버퍼(202)로 순차 출력한다. 이로써 메모리장치(200)에서는, 어드레스신호(ADDRESS)에 대응한 메모리셀이 순차 선택된다.
다음에 논리회로(301)는, 그 소정의 데이터를 1비트씩 1비트데이터(Din)로서 메모리장치(200)의 제어부(203)로 출력한다.
다음, 메모리장치(200)에서는, 제 2 실시형태의 기억모드와 마찬가지 동작이 이루어진다. 이로써 메모리장치(200)에 그 소정 데이터가 1비트씩 기록된다.
-판독처리-
다음으로 판독처리에 대해 설명한다.
논리회로(301)는, 메모리장치(200)에 기록된 데이터를 판독하기 위해, "재생모드"를 나타내는 모드선택신호(MODE)를 메모리장치(200)의 제어부(203)로 출력한다.
다음으로 논리회로(301)는, 이 기록된 데이터를 판독하는 메모리셀을 선택하기 위해, 어드레스신호(ADDRESS)를 메모리장치(200)의 어드레스버퍼(202)로 순차 출력한다. 이로써 메모리장치(200)에서는, 어드레스신호(ADDRESS)에 대응한 메모리셀이 순차 선택된다.
다음에, 메모리장치(200)에서는, 제 2 실시형태의 재생모드와 마찬가지 동작이 이루어진다. 이로써 메모리장치(200)에 기록된 데이터가 1비트씩 출력데이터(Dout)로서 판독된다.
-리셋처리-
다음, 리셋처리에 대해 설명한다.
논리회로(301)는 메모리장치(200)에 기억된 데이터를 리셋하기 위해, "리셋모드"를 나타내는 모드선택신호(MODE)를 메모리장치(200)의 제어부(203)로 출력한다.
다음으로 논리회로(301)는, 메모리장치(200)에 기억된 데이터를 리셋하는 메모리셀을 선택하기 위해, 어드레스신호(ADDRESS)를 메모리장치(200)의 어드레스버퍼(202)로 순차 출력한다. 이로써 메모리장치(200)에서는, 어드레스신호(ADDRESS)에 대응한 메모리셀이 순차 선택된다.
다음에, 메모리장치(200)에서는, 제 2 실시형태의 리셋모드와 마찬가지 동작이 이루어진다. 이로써 메모리장치(200)에 기억된 데이터가 1비트씩 리셋된다.
<효과>
이상과 같이 메모리장치(200)에 대량의 정보를 고속으로 기억시키기가 가능해진다.
[제 4 실시형태]
<구성>
이 발명의 제 4 실시형태에 의한 반도체집적회로(reconfigurable LSI)(400)의 구성을 도 13에 나타낸다. 이 회로(400)는 도 11에 나타낸 메모리장치(200)와, 프로세서(401)와, 인터페이스(402)를 구비하며, 1개의 반도체칩 상에 형성된다. 도 11에 나타낸 메모리장치(200)는 프로그램ROM으로서 사용되며, 프로세서(401)의 동작에 필요한 프로그램을 기억한다. 프로세서(401)는, 메모리장치(200)에 기억된 프 로그램에 따라 동작하며, 메모리장치(200) 및 인터페이스(402)를 제어한다. 인터페이스(402)는, 외부로부터 입력된 프로그램을 메모리장치(200)로 순차 출력한다.
<동작>
다음으로 도 13에 나타낸 반도체집적회로(reconfigurable LSI)(400)에 의한 동작에 대해 설명한다. 이 회로(400)에 의한 동작에는, 기억된 프로그램에 따라 동작하는 프로그램 실행처리와, 메모리장치(200)에 기억된 프로그램을 별도의 새로운 프로그램으로 변경하는 프로그램 변경처리가 존재한다.
-프로그램 실행처리-
우선 프로그램 실행처리에 대해 설명한다.
프로세서(401)는, 메모리장치(200)에 기억된 프로그램을 판독하기 위해, "재생모드"를 나타내는 모드선택신호(MODE)를 메모리회로(200)의 제어부(203)로 출력한다.
다음으로 프로세서(401)는, 그 필요한 프로그램이 기록된 메모리셀을 나타내는 어드레스신호(ADDRESS)를 메모리장치(200)의 어드레스버퍼(202)로 순차 출력한다. 이로써 메모리장치(200)에서는, 어드레스신호(ADDRESS)에 대응한 메모리셀이 순차 선택된다.
다음에, 메모리장치(200)에서는 제 2 실시형태의 재생모드와 마찬가지 동작이 이루어진다. 이로써, 메모리장치(200)에 기억된 프로그램이 출력데이터(Dout)로서 1비트씩 판독된다.
다음, 프로세서(401)는, 판독된 프로그램에 따라 소정의 연산을 실행한다.
-프로그램 변경처리-
다음으로 프로그램 변경처리에 대해 설명한다.
프로세서(401)는, 메모리장치(200)에 기억된 프로그램(변경 대상이 될 프로그램)을 소거하기 위해, "리셋모드"를 나타내는 모드선택신호(MODE)를 메모리장치(200)의 제어부(203)로 출력한다.
다음에 프로세서(401)는, 변경 대상이 될 프로그램이 기억된 메모리셀의 위치를 나타내는 어드레스신호(ADDRESS)를 메모리장치(200)의 어드레스버퍼(202)로 순차 출력한다. 이로써 메모리장치(200)에서는, 어드레스신호(ADDRESS)에 대응하는 메모리셀이 순차 선택된다.
다음 메모리장치(200)에서는, 제 2 실시형태의 리셋모드와 마찬가지의 동작이 이루어진다. 이로써 메모리셀에 기억된 프로그램이 1비트씩 리셋된다.
다음으로 프로세서(401)는, 메모리셀의 리셋이 완료되면 새로운 프로그램을 기입하기 위해, "기억모드"를 나타내는 모드선택신호(MODE)를 메모리장치(200)의 제어부(203)로 출력한다.
이어서 프로세서(401)는, 새로운 프로그램을 기억시킬 메모리셀의 위치를 나타내는 어드레스신호(ADDRESS)를 메모리장치(200)의 어드레스버퍼(202)로 순차 출력한다. 이로써 메모리장치(200)에서는, 어드레스신호(ADDRESS)에 대응하는 메모리셀이 순차 선택된다.
그 다음 프로세서(401)는, 외부로부터 인터페이스(402)를 통해 1비트씩 메모리장치(200)의 제어부(203)로 출력한다. 메모리장치(200)에서는, 제 2 실시형태의 기억모드와 마찬가지의 동작이 이루어진다. 이로써 메모리장치(200)에 새로운 프로그램이 1비트씩 기억된다.
이와 같이, 메모리장치(200)는 기입변경이 가능한 비휘발성 메모리이므로, 기억시킬 프로그램 내용의 변경이 가능하다. 즉 프로세서(401)에서 실현되는 기능을 대신할 수 있다. 또 복수의 프로그램을 메모리장치(200)에 기억시켜두고, 판독프로그램에 따라 프로세서(401)에서 실현되는 기능을 대신할 수도 있다.
<효과>
이상과 같이, 1개의 LSI에서 서로 다른 기능의 실현이 가능해진다(이른바 re-configurable).
[제 5 실시형태]
<구조>
이 발명의 제 5 실시형태에 의한 메모리장치(500)의 구조를 도 14에 나타낸다. 이 메모리장치(500)에는, 기판(501) 상에 하부전극(502)이 형성되며, 하부전극(502) 상에 상태변화재료(503) 및 콘택트플러그(504)가 형성되고, 상태변화재료(503) 상에 상부전극(505-1, 505-2)이 형성된다. 여기서는 하부전극(502)으로서 Pt(일 함수: 5.7eV)을 사용하며, 상부전극(505-1, 505-2)으로 Ag(일 함수: 4.3eV)을 사용하고, 상태변화재료(503)로 CuFe2O4(막 두께: 0.1㎛)를 이용한다. 또 콘택트플러그(504)에는 Al을 사용한다.
<상태변화재료>
여기서 도 14에 나타낸 상부전극(505-1)과 하부전극(502) 사이에 소정의 펄스전압을 인가하면, 상태변화재료(503) 중 상부전극(505-1) 바로 아래 존재하는 영역(상태변화영역(503α))의 저항값이 변화한다. 또 도 14에 나타낸 상부전극(505-2)과 하부전극(502) 사이에 소정의 펄스전압을 인가하면, 상태변화재료(503) 중 상부전극(505-2) 바로 아래 존재하는 영역(상태변화영역(503β))의 저항값이 변화한다.
또한 도 14에 나타낸 상부전극(505-1)과 하부전극(502) 사이에 측정전압(+극성)을 인가하면, 콘택트플러그(504)로부터는 상태변화영역(503α)의 저항값에 따른 전류값을 갖는 전류가 흐른다. 또 도 14에 나타낸 상부전극(505-1)과 하부전극(502) 사이에 측정전압(-극성)을 인가해도 전류는 흐르지 않는다. 마찬가지로, 도 14에 나타낸 상부전극(505-2)과 하부전극(502) 사이에 측정전압(+극성)을 인가하면, 콘택트플러그(504)로부터는 상태변화영역(503β)의 저항값에 따른 전류값을 갖는 전류가 흐른다. 또 도 14에 나타낸 상부전극(505-2)과 하부전극(502) 사이에 측정전압(-극성)을 인가해도 전류는 흐르지 않는다.
<등가회로>
도 14에 나타낸 메모리장치(500)의 등가회로를 도 15에 나타낸다. 도 15에서, 워드선(W1)은 상부전극(505-1)에 대응하고, 워드선(W2)은 상부전극(505-2)에 대응하며, 하부전극(502) 및 콘택트플러그(504)는 비트선(B1)에 대응한다. 또 메모리셀(MC511)은 상태변화영역(503α)에 대응하며, 메모리셀(MC512)은 상태변화영역(503β)에 대응한다.
<동작>
다음으로, 도 14에 나타낸 메모리장치(500)에 의한 동작에 대해, 도 15에 나타낸 등가회로를 이용하여 설명한다. 도 14에 나타낸 메모리장치(500)에 의한 동작에는, 메모리셀에 1비트데이터를 기억시키는 기억모드와, 메모리셀에 기억된 1비트데이터를 리셋하는 리셋모드와, 메모리셀에 기억된 1비트데이터를 재생하는 재생모드가 존재한다.
-기억모드-
우선, 비트선(B1)(하부전극(502), 콘택트플러그(504)) 및 워드선(W2)(상부전극(505-2))을 접지시키고, 워드선(W1)(상부전극(505-1))에 기억전압을 인가한다. 기억전압은, 예를 들어 전압값이 "+3V"이고 펄스 폭이 "50nsec"인 펄스전압이다. 이로써 메모리셀(MC511)(상태변화영역(503α))의 저항상태가 "고 저항상태"에서 "저 저항상태"로 변화한다.
-리셋모드-
다음으로, 비트선(B1) 및 워드선(W2)을 접지시키고, 워드선(W1)에 리셋전압을 인가한다. 리셋전압은, 예를 들어 전압값이 "-3V"이고 펄스 폭이 "50nsec"인 펄스전압이다. 이로써 메모리셀(MC511)의 저항상태가 "저 저항상태"에서 "고 저항상태"로 변화한다.
-재생모드-
다음에, 비트선(B1) 및 워드선(W2)을 접지시키고, 워드선(W1)에 재생전압을 인가한다. 재생전압은, 예를 들어 전압값이 "+0.5V"를 나타내는 전압이다. 이로써 메모리셀(MC511)의 저항상태에 따른 전류가 비트선(B1)으로부터 유출된다. 한편, 메모리셀(MC512)에서 비트선(B1)으로부터 워드선(W2)을 향하는 방향은 "역방향"이므로, 비트선(B1)에서 워드선(W2)(상부전극(505-1)에서 하부전극(502)을 통해 상부전극(505-2))으로는 전류가 흐르지 않는다.
<효과>
이상과 같이, 상태변화재료가 "다이오드특성"을 갖고 있으므로, 특별하게 다이오드를 형성하는 일없이 전류의 방향을 규정할 수 있다. 또한 상태변화재료가 "가변저항 특성"을 갖고 있으므로, 예를 들어 1D1R형 비휘발성 기억장치로서 이용할 수 있다. 이와 같이 이용할 경우, 종래의 1D1R형 비휘발성 기억장치의 구성과 비교하면, 다이오드를 형성할 필요가 없으므로 제조프로세스를 간단히 할 수 있다.
또 다이오드가 형성되지 않으므로, 상태변화재료에 인가하는 펄스전압의 극성이 제한되지 않는다. 따라서 상태변화재료에 "+", "-" 양쪽 극성의 펄스전압을 인가할 수 있다. 이와 같은 펄스인가방법(펄스전압의 극성에 따라 저항값을 변화시키는 방법)에서는, 종래의 펄스인가방법(펄스전압의 펄스 폭을 조정함으로써 가변저항재료의 저항값을 변화시키는 방법)과 비교하면, 인가하는 펄스전압의 펄스 폭이 짧다(본 실시형태에서는 50nsec). 즉 기억/리셋에 필요한 시간을 단축할 수 있다.
여기서 본 실시형태에서는, 상부전극(505-1, 505-2)의 일 함수와 하부전극(502)의 일 함수가 서로 다른 경우에 대해 설명했으나, 실시예2에서 설명한 바오 같이, 상태변화재료(503)의 결정성이 불균일한 경우도 마찬가지 효과를 얻을 수 있 음은 물론이다.
그리고 본 실시형태에서는, 하부전극(502)이 상부전극(505-1(505-2))에 대해 "+"가 되는 펄스전압을 인가하면 상태변화영역(503α(503β))의 저항상태가 "저 저항상태"로 변화하며, 또 상부전극(505-1(505-2))에서 하부전극(502)을 향하는 방향을 "순방향"으로 하는 상태변화재료에 대해 설명했으나, 실시예1, 실시예2에서 설명한 바와 같이, 하부전극(502)이 상부전극(505-1(505-2))에 대해 "-"가 되는 펄스전압을 인가하면 상태변화영역(503α(503β))의 저항상태가 "저 저항상태"로 변화하며, 또 상부전극(505-1(505-2))에서 하부전극(502)을 향하는 방향을 "역방향"으로 하는 상태변화재료도 존재한다(예를 들어 실시예1의 "시료(A')"등). 상태변화재료(503)가 이와 같은 특성을 나타내는 경우, 도 14에 나타낸 메모리장치(500)의 등가회로는 도 16과 같이 된다. 또 이 경우, 기억모드에서는 전압값이 "-3V"이고 펄스 폭이 "50nsec"인 기억전압을 워드선(W1)에 인가하고, 리셋모드에서는 전압값이 "+3V"이고 펄스 폭이 "50nsec"인 리셋전압을 워드선(W1)에 인가하며, 재생모드에서는 전압값이 "-0.5V"를 나타내는 재생전압을 워드선(W1)에 인가하면, 마찬가지 효과를 얻을 수 있다.
또한 본 실시형태에서는, 상부전극이 2개 형성된 예에 대해 설명했으나, 상부전극이 3개 이상 형성된 경우도 마찬가지 효과를 얻을 수 있다.
[제 6 실시형태]
<구조>
이 발명의 제 6 실시형태에 의한 메모리장치의 구조를 도 17에 나타낸다. 이 장치는, 비트선(B1, B2) 상에 상태변화체(60-11, 60-12, 60-21, 60-22)가 형성되며, 상태변화체(60-11∼60-22) 상에 워드선(W1, W2)이 형성된다. 비트선(B1, B2)은 서로 평행으로 이어진다. 워드선(W1, W2)은 서로 평행으로 이어진다. 비트선(B1, B2)과 워드선(W1, W2)은 서로 교차하며, 그 교차하는 위치(cross point) 각각에 상태변화체가 배치된다. 상태변화체(60-11∼60-22) 각각은, 도 1에 나타낸 상태변화재료(2)이다. 워드선(W1, W2)의 각각은, 도 1의 상부전극(1)에 상당한다. 비트선(B1, B2)의 각각은, 도 1의 하부전극(3)에 상당한다. 이 장치에서는, 상태변화체(60-11∼60-22) 각각의 저항변화를 이용하여, 1비트, 또는 다비트의 데이터를 기억, 재생한다.
그리고 여기서는, 워드선(W1, W2)으로서 Ag(일 함수: 4.3eV)을 이용하며, 비트선(B1, B2)으로서 Pt(일 함수: 5.7eV)을 이용하고, 상태변화체(60-11∼60-22)로서 CuFe2O4(막 두께 0.1㎛)를 이용한다.
<동작>
다음으로, 도 17에 나타낸 메모리장치에 의한 동작에 대해, 도 18에 나타낸 등가회로를 이용하여 설명한다. 그리고 여기서는 상태변화체(60-11)에 대해 기억, 리셋, 재생을 실행하는 예에 대해 설명한다. 또 상태변화체(60-11∼60-22)의 저항상태는 "고 저항상태"로 설정된 것으로 한다. 여기서 제 2 실시형태와 마찬가지로, 기억전압(V1WRITE)은, 예를 들어 전압값이 "+1.5V"이고 펄스 폭이 "50nsec"인 펄스전압이며, 기억전압(V2WRITE)은, 예를 들어 전압값이 "-1.5V"이고 펄스 폭이 "50nsec" 인 펄스전압인 것으로 한다. 또 재생전압(V1READ, V2READ)은, 예를 들어 전압값이 "+0.5V"를 나타내는 전압인 것으로 한다. 또 리셋전압(V1RESET)은, 예를 들어 전압값이 "-1.5V"이고 펄스 폭이 "50nsec"인 펄스전압이고, 리셋전압(V2RESET)은, 예를 들어 전압값이 "+1.5V"이고 펄스 폭이 "50nsec"인 펄스전압인 것으로 한다.
-기억-
우선, 처리대상인 상태변화체(60-11)에 접속된 워드선(W1)에 기억전압(V1WRITE)이 인가되고, 처리대상인 상태변화체(60-11)에 접속된 비트선(B1)에 기억전압(V2WRITE)이 인가된다. 또 상태변화체(60-11)에 접속되지 않은 워드선(W2) 및 비트선(B2)은 접지된다.
이 때, 상태변화체(60-11)에서는, 전압값이 "+3V"이고 펄스 폭이 "50nsec"인 펄스전압(펄스전압(+극성))이 인가된 것으로 되므로, 상태변화체(60-11)의 저항상태는 저 저항상태로 된다.
또, 상태변화체(60-12, 60-21, 60-22) 각각에서는, 저항변화를 발생시키기에 충분한 펄스전압(여기서는 "+3V")이 인가되지 않으므로, 저항상태는 변화하지 않는다.
이와 같이 상태변화체(60-11)의 저항상태만이 "저 저항상태"로 변화하므로, 상태변화체(60-11)에 "1"을 나타내는 1비트데이터가 기록되게 된다.
-리셋-
다음으로, 처리대상인 상태변화체(60-11)에 접속된 워드선(W1)에 리셋전압(V1RESET)이 인가되고, 처리대상인 상태변화체(60-11)에 접속된 비트선(B1)에 리셋전압(V2RESET)이 인가된다. 또 상태변화체(60-11)에 접속되지 않은 워드선(W2) 및 비트선(B2)은 접지된다.
이 때, 상태변화체(60-11)에서는, 전압값이 "-3V"이고 펄스 폭이 "50nsec"인 펄스전압(펄스전압(-극성))이 인가된 것으로 되므로, 상태변화체(60-11)의 저항상태는 고 저항상태로 된다.
또, 상태변화체(60-12, 60-21, 60-22) 각각에서는, 저항변화를 발생시키기에 충분한 펄스전압이 인가되지 않으므로, 저항상태는 변화하지 않는다.
이와 같이 상태변화체(60-11)의 저항상태만이 "고 저항상태"로 변화하므로, 상태변화체(60-11)에 기억된 1비트데이터를 리셋하게 된다.
-재생모드-
다음에, 처리대상인 상태변화체(60-11)에 접속된 워드선(W1)에 재생전압(V1READ)이 인가되고, 처리대상인 상태변화체(60-11)가 접속되지 않은 비트선(B2)에 재생전압(V2READ)이 인가된다. 또 상태변화체(60-11)에 접속되지 않은 워드선(W2) 및 상태변화체(60-11)에 접속된 비트선(B1)은 접지된다.
이 때, 상태변화체(60-11)에는, 측정전압(+극성)이 인가된 것으로 되므로, 상태변화체(60-11)의 저항값에 따른 전류값을 갖는 전류가 상태변화체(60-11)로 흐르고, 그 전류가 비트선(B1)으로 유출된다.
상태변화체(60-12) 양 끝단의 전위차는 "0V"이므로, 상태변화체(60-12)로는 전류가 흐르지 않는다. 또 상태변화체(60-12)에서 비트선(B1)으로부터 워드선(W2)을 향하는 방향은 "역방향"이므로, 상태변화체(60-11)를 경유하여 비트선(B1)을 흐르는 전류가 워드선(W2)으로 흘러드는 일은 없다.
상태변화체(60-21) 양 끝단의 전위차는 "0V"가 되므로, 상태변화체(60-21)로는 전류가 흐르지 않는다.
상태변화체(60-22)에서는, 측정전압(-극성)이 인가된 것이 되므로, 상태변화체(60-22)로는 전류가 흐르지 않는다.
이와 같이 상태변화체(60-11)로만 전류가 흐르고, 이 전류가 비트선(B1)으로 유출되므로, 상태변화체(60-11)로부터 1비트데이터를 판독하게 된다.
<효과>
이상과 같이, 상태변화체가 다이오드 특성을 갖고 있으므로, 처리대상 셀에 인접하는 셀의 저항값이 낮아도 그 인접 셀로 불필요한 전류가 흐르지 않는다. 이로써 원하는 셀의 저항값을 판별할 수 있다.
또 본 실시형태의 메모리장치는 단층의 2차원 구조이나, 2차원 구조로만 특정되는 것이 아닌, 3차원 구조로 하는 것도 가능하다. 즉, 비트선(B1, B2)으로 이루어지는 층, 상태변화체(60-11∼60-22)로 이루어지는 층, 워드선(W1, W2)으로 이루어지는 층에 의해 1개의 메모리장치가 형성되나, 워드선(W1, W2)으로 이루어지는 층 위에 절연층을 형성하면, 그 절연층 상에 새로운 메모리장치를 형성할 수 있다. 또 절연층을 형성하지 않는 경우라도, 재생전압, 기억전압, 리셋전압의 인가방법을 조정함으로써, 워드선(W1, W2)으로 이루어지는 층 상에 새로운 메모리장치를 형성할 수 있다. 이 경우 일특표 2002-530850호 공보에 개시된 바와 같은 3차원 구조의 메모리장치와 비교하면, 본 실시형태의 메모리장치는 구조가 용이하므로 제조프로세스가 용이하다. 이로써 메모리장치의 대용량화를 실현할 수 있다.
그리고 본 실시형태에서는, 워드선(W1, W2)과 비트선(B1, B2)이 교차하는 포인트에 상태변화체가 개별로 형성되나, 도 19와 같이 각각의 교차점에 상부전극(1), 상태변화재료(2), 하부전극(3)으로 구성되는 메모리셀이 형성된 경우도 마찬가지 효과를 얻을 수 있다. 이 경우, 예를 들어 워드선(W1, W2) 및 비트선(B1, B2)으로서 Cu가 이용되며, 상부전극(1)으로서 Ag이 이용되고, 상태변화재료(2)로서 CuFe2O4, 하부전극(3)으로서 Pt이 이용된다.
또 도 20과 같이, 워드선(W1, W2)과 비트선(B1, B2) 사이에 상태변화재료(2)가 막 형태로서 형성되어도 된다. 이 경우, 각각의 교차점에 위치하는 영역(상태변화영역)(60α-11, 60α-12, 60α-21, 60α-22)이 메모리셀로서 동작한다.
또한 본 실시형태의 메모리장치는, 물론 도 11, 도 12, 도 13에 나타낸 메모리배열로 사용하는 것도 가능하다.
이상의 설명에 있어서, 이 전기소자의 저항상태를 변화시키기 위해서는, 인가하는 펄스전압이 소정의 조건을 만족시키면 된다. 따라서 기억 시/리셋 시에 그 조건을 만족시키는 펄스전압이 전기소자에 인가되도록 하고, 재생 시에는 그 조건을 만족시키지 않는 전압이 전기소자에 인가되도록 하면, 마찬가지 효과를 얻을 수 있다. 즉, 전압값이 "+3V"이고 펄스 폭이 "50nsec"인 펄스전압을 인가하면 전기소자의 저항상태가 "고 저항상태"에서 "저 저항상태"로 변화하는 예에 대해 설명했으나, 이 펄스전압의 전압값 및 펄스 폭이 다른 값이라도 마찬가지 효과를 얻기가 가능하다.
또 실시예의 설명에 있어서, 저항변화를 규격화한 값(R/R0)이, 반드시 도면 중의 값과 동일한 값으로 한정되는 것은 아니다.
본 발명에 관한 메모리장치는, 저전력, 고속기입/소거, 대용량화가 가능한 차세대 비휘발성 메모리 등으로서 유용하다.

Claims (18)

  1. 서로 평행으로 이어지는 복수의 제 1 전극선을 포함하는 제 1 전극층과,
    상기 제 1 전극층 상에 형성되며, 또 다이오드 특성과 가변저항 특성을 나타내는 상태변화재료로 이루어지는 상태변화부를 포함하는 상태변화층과,
    상기 상태변화층 상에 형성되며, 또 서로 평행으로 이어지는 복수의 제 2 전극선을 포함하는 제 2 전극층을 구비하고,
    상기 복수의 제 1 전극선과 상기 복수의 제 2 전극선은, 적층방향에서 보았을 때 상기 상태변화층을 개재하고 서로 교차하며,
    상기 복수의 상태변화부 각각은, 상기 적층방향에서 보았을 때 상기 복수의 제 1 전극선 중 어느 하나와 상기 복수의 제 2 전극선 중 어느 하나가 교차하는 위치에서 당해 제 1 전극선과 당해 제 2 전극선 사이에 형성되고, 또 당해 제 1 전극선 및 당해 제 2 전극선 중 어느 한쪽에서 다른 쪽을 향하는 방향을 순방향으로 하며 다른 쪽을 역방향으로 하는 다이오드 특성을 나타냄과 더불어, 당해 제 1 전극선과 당해 제 2 전극선 사이에 인가되는 소정의 펄스전압에 따라 당해 상태변화부의 순방향에서의 저항값이 증가/감소하는 가변저항특성을 나타내는 것을 특징으로 하는 메모리장치.
  2. 청구항 1에 있어서,
    상기 복수의 상태변화부에 대응하는 복수의 제 1 전극 및 복수의 제 2 전극 을 추가로 구비하며,
    상기 복수의 제 1 전극 각각은, 당해 제 1 전극에 대응하는 상태변화부와 당해 상태변화부에 대응하는 제 1 전극선과의 사이에 개재하고,
    상기 복수의 제 2 전극 각각은, 당해 제 2 전극에 대응하는 상태변화부와 당해 상태변화부에 대응하는 제 2 전극선과의 사이에 개재하며,
    상기 복수의 상태변화부 각각은, 대응하는 제 1 전극 및 제 2 전극 중 어느 한쪽에서 다른 쪽을 향하는 방향을 순방향으로 하고 다른 쪽을 역방향으로 하는 다이오드특성을 나타냄과 더불어, 당해 제 1 전극과 당해 제 2 전극 사이에 인가되는 소정의 펄스전압에 따라 당해 상태변화부의 순방향에서의 저항값이 증가/감소하는 가변저항특성을 나타내는 것을 특징으로 하는 메모리장치.
  3. 서로 평행으로 이어지는 복수의 제 1 전극선을 포함하는 제 1 전극층과,
    상기 제 1 전극층 상에 형성되며, 또 다이오드 특성과 가변저항 특성을 나타내는 상태변화재료로 이루어지는 상태변화층과,
    상기 상태변화층 상에 형성되며, 또 서로 평행으로 이어지는 복수의 제 2 전극선을 포함하는 제 2 전극층을 구비하고,
    상기 복수의 제 1 전극선과 상기 복수의 제 2 전극선은, 적층방향에서 보았을 때 상기 상태변화층을 개재하고 서로 교차하며,
    상기 상태변화층에 있어서, 상기 복수의 제 1 전극선 중 어느 하나와 상기 복수의 제 2 전극선 중 어느 하나와의 사이에 개재하는 가변영역인 상태변화부는, 당해 제 1 전극선 및 당해 제 2 전극선 중 어느 한쪽에서 다른 쪽을 향하는 방향을 순방향으로 하고 다른 쪽을 역방향으로 하는 다이오드 특성을 나타냄과 더불어, 당해 제 1 전극선과 당해 제 2 전극선 사이에 인가되는 소정의 펄스전압에 따라 당해 상태변화부 순방향에서의 저항값이 증가/감소하는 가변저항특성을 나타내는 것을 특징으로 하는 메모리장치.
  4. 청구항 1 또는 3에 있어서,
    상기 복수의 제 1 전극선 각각의 일 함수는, 상기 복수의 제 2 전극선 각각의 일 함수와 다른 것을 특징으로 하는 메모리장치.
  5. 청구항 2에 있어서,
    상기 복수의 제 1 전극 각각의 일 함수는, 상기 복수의 제 2 전극 각각의 일 함수와 다른 것을 특징으로 하는 메모리장치.
  6. 청구항 1 또는 2에 있어서,
    상기 복수의 상태변화부 각각에서의 상태변화재료 결정성은, 불균일한 것을 특징으로 하는 메모리장치.
  7. 청구항 3에 있어서,
    상기 상태변화층에서의 상태변화재료 결정성은, 불균일한 것을 특징으로 하 는 메모리장치.
  8. 청구항 1, 2, 3 중 어느 한 항에 있어서,
    상기 복수의 제 1 전극선에 소정의 전압을 인가하는 제 1 전극선 구동부와,
    상기 복수의 제 2 전극선에 소정의 전압을 인가하는 제 2 전극선 구동부를 추가로 구비하는 것을 특징으로 하는 메모리장치.
  9. 청구항 8에 있어서,
    상기 복수의 상태변화부 중 어느 하나에 정보를 기억시킬 때,
    상기 제 1 전극선 구동부는, 상기 복수의 제 1 전극선 중 상기 정보를 기억시키고자 하는 상태변화부에 대응하는 제 1 전극선에 제 1 펄스전압을 인가하고,
    상기 제 2 전극선 구동부는, 상기 복수의 제 2 전극선 중 상기 정보를 기억시키고자 하는 상태변화부에 대응하는 제 2 전극선에 제 2 펄스전압을 인가하는 것을 특징으로 하는 메모리장치.
  10. 청구항 8에 있어서,
    상기 복수의 상태변화부 중 어느 하나에 기억된 정보를 재생할 때,
    상기 제 1 전극선 구동부는, 상기 복수의 제 1 전극선 중 상기 정보를 판독하고자 하는 상태변화부에 대응하는 제 1 전극선에 재생전압을 인가하고,
    상기 제 2 전극선 구동부는, 상기 복수의 제 2 전극선 중 상기 정보를 판독 하고자 하는 상태변화부에 대응하지 않는 제 2 전극선에 상기 재생전압을 인가하는 것을 특징으로 하는 메모리장치.
  11. 청구항 8에 기재한 메모리장치와,
    소정의 연산을 실행하는 논리회로를 구비하며,
    상기 논리회로는, 기억모드 및 처리모드를 갖고, 상기 기억모드일 때는 비트데이터를 상기 메모리장치에 기억하며, 상기 처리모드일 때는 상기 메모리장치에 기억된 비트데이터를 판독하는 것을 특징으로 하는 반도체집적회로.
  12. 청구항 8에 기재한 메모리장치와,
    프로그램 실행모드와 프로그램 변경모드를 갖는 프로세서를 구비하며,
    상기 프로세서는, 상기 프로그램 실행모드에서는 상기 메모리장치에 기억된 프로그램에 따라 동작하고, 상기 프로그램 변경모드에서는 상기 메모리장치에 기억된 프로그램을 외부에서 입력된 별도의 새로운 프로그램으로 기입 변환하는 것을 특징으로 하는 반도체집적회로.
  13. 청구항 1, 2, 3 중 어느 한 항에 있어서,
    상기 상태변화재료는, 스피넬(spinel)구조를 갖는 금속산화물인 것을 특징으로 하는 메모리장치.
  14. 청구항 1, 2, 3 중 어느 한 항에 있어서,
    상기 상태변화재료는, 금속이 첨가된 산화물강유전체인 것을 특징으로 하는 메모리장치.
  15. 청구항 14에 있어서,
    상기 산화물강유전체는, 일메나이트(ilmenite)구조를 갖는 것을 특징으로 하는 메모리장치.
  16. 청구항 1, 2, 3 중 어느 한 항에 있어서,
    상기 상태변화재료는, 페로브스카이트 구조를 갖는 금속산화물인 것을 특징으로 하는 메모리장치.
  17. 청구항 16에 있어서,
    상기 금속산화물은, CMR(Colossal Magneto-Resistance)특성 혹은 고온 초전도 특성 중 적어도 하나의 특성을 갖는 재료인 것을 특징으로 하는 메모리장치.
  18. 청구항 1, 2, 3 중 어느 한 항에 있어서,
    상기 상태변화재료는, 알칼리금속 및 알칼리 토류금속을 함유하지 않는 것을 특징으로 하는 메모리장치.
KR1020077017586A 2005-04-22 2006-04-21 메모리장치 및 반도체집적회로 KR101317808B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00125686 2005-04-22
JP2005125686 2005-04-22
JPJP-P-2005-00308627 2005-10-24
JP2005308627A JP5049483B2 (ja) 2005-04-22 2005-10-24 電気素子，メモリ装置，および半導体集積回路
PCT/JP2006/308433 WO2006115208A1 (ja) 2005-04-22 2006-04-21 メモリ装置および半導体集積回路

Publications (2)

Publication Number Publication Date
KR20070120938A true KR20070120938A (ko) 2007-12-26
KR101317808B1 KR101317808B1 (ko) 2013-10-15

Family

ID=37214824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077017586A KR101317808B1 (ko) 2005-04-22 2006-04-21 메모리장치 및 반도체집적회로

Country Status (6)

Country Link
US (1) US7525832B2 (ko)
EP (2) EP2124229A1 (ko)
JP (1) JP5049483B2 (ko)
KR (1) KR101317808B1 (ko)
TW (1) TW200703620A (ko)
WO (1) WO2006115208A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086325A1 (ja) * 2006-01-24 2007-08-02 Matsushita Electric Industrial Co., Ltd. 電気素子，メモリ装置，および半導体集積回路
KR100738116B1 (ko) * 2006-07-06 2007-07-12 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
WO2008023637A1 (fr) * 2006-08-25 2008-02-28 Panasonic Corporation Élément de stockage, dispositif mémoire et circuit intégré à semi-conducteur
EP2099070B1 (en) * 2006-12-19 2012-09-26 Fujitsu Limited Process for producing resistance change device
JP5062180B2 (ja) * 2006-12-19 2012-10-31 富士通株式会社 抵抗変化素子及びその製造方法
WO2008075412A1 (ja) * 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
JP5012891B2 (ja) 2007-03-26 2012-08-29 株式会社村田製作所 抵抗記憶素子
CN101542729B (zh) * 2007-04-09 2012-05-02 松下电器产业株式会社 电阻变化型元件、不挥发性切换元件和电阻变化型存储装置
US8987702B2 (en) 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
US8487450B2 (en) * 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
KR101083166B1 (ko) 2007-06-05 2011-11-11 파나소닉 주식회사 비휘발성 기억 소자 및 그 제조 방법, 및 그 비휘발성 기억소자를 이용한 비휘발성 반도체 장치
KR100909537B1 (ko) * 2007-09-07 2009-07-27 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP5282384B2 (ja) * 2007-09-18 2013-09-04 株式会社村田製作所 抵抗記憶素子およびスイッチング回路
KR101060793B1 (ko) * 2007-10-15 2011-08-30 파나소닉 주식회사 비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치
KR20090055874A (ko) 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP5376195B2 (ja) * 2007-12-04 2013-12-25 富士通株式会社 整流性変化型素子
KR20090095313A (ko) * 2008-03-05 2009-09-09 삼성전자주식회사 저항성 메모리 소자의 프로그래밍 방법
US7961507B2 (en) * 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US7826248B2 (en) 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
US8120951B2 (en) * 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
US8134194B2 (en) 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
WO2009147790A1 (ja) * 2008-06-03 2009-12-10 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
JP5549105B2 (ja) * 2009-04-15 2014-07-16 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
CN102077296B (zh) * 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的成形方法及电阻变化型非易失性存储装置
JP2011124462A (ja) * 2009-12-14 2011-06-23 Fujitsu Ltd 磁気スイッチング素子
JP5295991B2 (ja) * 2010-02-15 2013-09-18 株式会社東芝 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の制御方法
WO2015141625A1 (ja) * 2014-03-17 2015-09-24 株式会社 東芝 不揮発性記憶装置
CN106575703B (zh) * 2014-06-26 2019-12-17 英特尔公司 基于氧化物的三端子电阻式开关逻辑器件
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
US10134470B2 (en) * 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US10446226B2 (en) * 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10963776B2 (en) * 2018-08-24 2021-03-30 Namlab Ggmbh Artificial neuron based on ferroelectric circuit element
US11588105B2 (en) 2021-03-11 2023-02-21 International Business Machines Corporation Phase-change memory device with reduced programming voltage
JP2023124630A (ja) * 2022-02-25 2023-09-06 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ制御方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6815744B1 (en) * 1999-02-17 2004-11-09 International Business Machines Corporation Microelectronic device for storing information with switchable ohmic resistance
JP2000236100A (ja) * 1999-02-17 2000-08-29 Sanyo Electric Co Ltd 半導体素子
US6198655B1 (en) * 1999-12-10 2001-03-06 The Regents Of The University Of California Electrically addressable volatile non-volatile molecular-based switching devices
US6531571B1 (en) * 2000-09-29 2003-03-11 Chevron Oronite Company Llc Method for the removal of excess amounts of water-soluble amines from mannich condensation products
US6531371B2 (en) 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6759249B2 (en) 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US6870755B2 (en) 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US6831856B2 (en) * 2002-09-23 2004-12-14 Ovonyx, Inc. Method of data storage using only amorphous phase of electrically programmable phase-change memory element
US6870751B2 (en) * 2002-11-07 2005-03-22 Hewlett-Packard Development Company, L.P. Low-energy writing in cross-point array memory devices
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
JPWO2005041303A1 (ja) * 2003-10-23 2007-04-26 松下電器産業株式会社 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
JP2005347468A (ja) * 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 不揮発性メモリ
WO2006013819A1 (ja) * 2004-08-02 2006-02-09 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とそれを用いた抵抗変化型メモリ
US7577022B2 (en) * 2005-04-22 2009-08-18 Panasonic Corporation Electric element, memory device, and semiconductor integrated circuit formed using a state-variable material whose resistance value varies according to an applied pulse voltage
US20080025069A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Mixed-use memory array with different data states

Also Published As

Publication number Publication date
EP1873832A4 (en) 2009-07-01
JP5049483B2 (ja) 2012-10-17
KR101317808B1 (ko) 2013-10-15
US20080212359A1 (en) 2008-09-04
US7525832B2 (en) 2009-04-28
EP1873832B1 (en) 2013-02-20
WO2006115208A1 (ja) 2006-11-02
TWI337777B (ko) 2011-02-21
EP2124229A1 (en) 2009-11-25
JP2006324625A (ja) 2006-11-30
EP1873832A1 (en) 2008-01-02
TW200703620A (en) 2007-01-16

Similar Documents

Publication Publication Date Title
KR101317808B1 (ko) 메모리장치 및 반도체집적회로
CN100568506C (zh) 存储装置及半导体集成电路
KR101333448B1 (ko) 전기소자, 메모리장치, 및 반도체집적회로
US7411811B2 (en) Semiconductor storage device
US7714311B2 (en) Memory device, memory circuit and semiconductor integrated circuit having variable resistance
US7848161B2 (en) Semiconductor memory device
JP6110944B2 (ja) 単極メモリデバイス
CN1938781B (zh) 具有可变电阻的薄膜存储器件
US8120944B2 (en) Control circuit for forming process on nonvolatile variable resistive element and control method for forming process
US7964869B2 (en) Memory element, memory apparatus, and semiconductor integrated circuit
CN1505042A (zh) 非易失性半导体存储装置
CN101569011A (zh) 电阻变化型元件、电阻变化型存储装置和电阻变化型装置
US8451647B2 (en) Resistance control method for nonvolatile variable resistive element
CN101351888B (zh) 电元件、存储装置、和半导体集成电路
JP7080178B2 (ja) 不揮発性記憶装置、及び駆動方法
CN101160660A (zh) 电元件、存储装置和半导体集成电路
JP2007193878A (ja) メモリ装置，および電気素子の再生電圧極性決定方法
JP2007109875A (ja) 記憶素子，メモリ装置，半導体集積回路

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20070730

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110222

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120725

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20130123

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130715

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131007

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131008

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170717