JP5062180B2 - 抵抗変化素子及びその製造方法 - Google Patents

抵抗変化素子及びその製造方法 Download PDF

Info

Publication number
JP5062180B2
JP5062180B2 JP2008550007A JP2008550007A JP5062180B2 JP 5062180 B2 JP5062180 B2 JP 5062180B2 JP 2008550007 A JP2008550007 A JP 2008550007A JP 2008550007 A JP2008550007 A JP 2008550007A JP 5062180 B2 JP5062180 B2 JP 5062180B2
Authority
JP
Japan
Prior art keywords
film
transition metal
resistance change
metal oxide
change element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008550007A
Other languages
English (en)
Other versions
JPWO2008075413A1 (ja
Inventor
英之 能代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2008075413A1 publication Critical patent/JPWO2008075413A1/ja
Application granted granted Critical
Publication of JP5062180B2 publication Critical patent/JP5062180B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Description

本発明は、抵抗値の変化を利用してデータを記憶する抵抗変化素子及びその製造方法に関する。
近年、コンピュータに代表される情報機器には、より一層の小型化、省電力化及び高機能化が要求されている。これに伴い、高集積化が可能であり、動作速度が速く、かつ電力を供給しなくてもデータが消失しない不揮発性半導体メモリが要求されている。この種の要求に答えることができる次世代の不揮発性半導体メモリの一つとして、抵抗変化素子を備えた抵抗変化メモリ（Resistive Random Access Memory：以下、「ＲｅＲＡＭ」という）が開発されている（例えば、非特許文献１，２）。
ＲｅＲＡＭでは、抵抗変化素子の抵抗値の変化を利用してデータを記憶する。抵抗変化素子は、図１に示すように、Ｐｔ（白金）からなる一対の電極１１ａ，１１ｂ間にＮｉＯ膜（ニッケル酸化膜）１２又はその他の遷移金属酸化膜を挟んで構成されている。このように構成された抵抗変化素子に所定の電圧を印加する処理（electroforming：以下、「フォーミング」という）を実施すると、電流及び電圧を制御することによって抵抗値を変化させることができるようになる。
図２は、横軸に電圧をとり、縦軸に電流をとって、抵抗変化素子の状態変化を示す図である。この図２に示すように、抵抗変化素子は、その内部を流れる電流と印加される電圧とに応じて、高抵抗状態と低抵抗状態との間を遷移する。高抵抗状態のときは、図中ａで示すように、印加電圧が高くなるのに伴って内部を流れる電流が増加するが、電圧と電流との関係を示す曲線の傾きは比較的小さい。しかし、印加電圧が特定の電圧（図２中にｂで示す）以上になると、抵抗値が急激に減少する（図中ｃで示す）。これにより、電流が急激に増加するが、ＲｅＲＡＭでは電流の急激な増加を防止するリミッタ回路を設けて、抵抗変化素子に大電流が流れることを防止している。
低抵抗状態では、図中ｄに示すように、電圧と電流との関係を示す曲線の傾きは大きくなる。そして、抵抗変化素子を流れる電流がある特定の値（図中ｅで示す）になると、抵抗変化素子は高抵抗状態に遷移し（図中ｆに示す）、電流は急激に減少する。
このように、抵抗変化素子は、高抵抗状態のときにある特定の電圧以上の電圧を印加すると低抵抗状態に遷移し、低抵抗状態のときにある特定の電流以上の電流を流すと高抵抗状態に遷移する。低抵抗状態のときの抵抗値は数ｋΩ程度、高抵抗状態のときの抵抗値は数１０ｋΩ〜１ＭΩ程度である。なお、一般的に、高抵抗状態から低抵抗状態への変化をセットといい、低抵抗状態から高抵抗状態の変化をリセットという。
抵抗変化素子を構成するＮｉＯ膜は酸化物であるので、その両端を挟む電極は酸化されやすい状態にある。このため、抵抗変化素子の電極には酸化されにくい金属、具体的にはＰｔ又はＩｒ（イリジウム）等の貴金属が使用されている。特許文献１には、一対の電極間に、ＮｉＯ、ＴｉＯ2、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ3、ＣｏＯ又はＮｂ2Ｏ5のいずれかの遷移金属酸化物からなる膜を挟んだ構造の抵抗変化素子を有する不揮発性メモリが記載されている。
本願発明者等は、従来のＲｅＲＡＭには以下に示す問題点があると考える。すなわち、従来の抵抗変化素子では、図２に示すように、低抵抗状態から高抵抗状態に遷移させるために数ｍＡ〜１０ｍＡ以上の電流を流す必要がある。要求されるメモリの容量にもよるが、１セル当りに流れる電流を１ｍＡ以下にしないと半導体記憶装置（ＩＣ）の消費電力が大きくなりすぎて、実用化が困難であるといわれている。
特開２００６−１４０４８９号公報 K. Kinoshita et al. "Bias polarity dependent data retention of resistive random access memory consisting of binary transition metal oxide" APPLIED PHYSICS LETTER 89, 103509(2006) S. Seo et al. "Reproducible resistance switching in polycrystalline NiO films" APPLIED PHYSICS LETTER Vol. 85, No, 23, 6 December 2004
本発明の目的は、１セル当りに流れる電流量を従来よりも低減できる抵抗変化素子及びその製造方法を提供することにある。
本発明の一観点によれば、抵抗値の変化を利用してデータを記憶する抵抗変化素子において、貴金属又は貴金属酸化物からなる接地側電極及び正極側電極と、前記接地側電極に接して形成された遷移金属膜と、前記遷移金属膜と前記正極側電極との間に形成された遷移金属酸化膜とにより構成されていて、前記遷移金属酸化膜中の遷移金属と、前記遷移金属膜を構成する遷移金属とが同一種である抵抗変化素子が提供される。
また、本発明の他の観点によれば、半導体基板の上方に貴金属又は貴金属酸化物からなる第１の貴金属膜を形成する工程と、前記第１の貴金属膜の上に遷移金属膜を形成する工程と、前記遷移金属膜の上にスパッタ法により遷移金属酸化膜を形成する工程と、前記遷移金属酸化膜の上に貴金属又は貴金属酸化物からなる第２の貴金属膜を形成する工程とを有し、前記遷移金属酸化膜中の遷移金属と、前記遷移金属膜を構成する遷移金属とを同一種とする抵抗変化素子の製造方法が提供される。
本願発明者等は、ＲｅＲＡＭの駆動電流を削減すべく種々実験研究を行った。その結果、抵抗変化素子の接地側（負極側）電極と遷移金属酸化膜（ＮｉＯ膜）との間にＮｉ（ニッケル）膜を形成すると、ＲｅＲＡＭの駆動電流を低減できることが判明した。抵抗変化素子の接地側電極と遷移金属酸化膜との間にＮｉ膜を形成すると駆動電流が減少する理由は明らかではないが、Ｎｉ膜がない場合は貴金属電極から遷移金属酸化膜への元素の拡散や遷移金属酸化膜から貴金属電極への酸素の拡散が発生して駆動電圧が高くかつ駆動電流が大きくなり、接地側電極と遷移金属酸化膜との間にＮｉ膜を形成した場合はそのような現象が発生しないためと考えられる。
接地側電極と遷移金属酸化膜との間に形成する膜をＮｉ以外の遷移金属、例えばＴｉ（チタン）、Ｃｏ（コバルト）又はＴａ（タンタル）により形成してもよい。但し、その場合は遷移金属酸化膜を、遷移金属膜を構成する金属の酸化膜、例えばＴｉＯ2膜、ＣｏＯ膜又はＴａ2Ｏ5膜により形成することが好ましい。
図１は、従来の抵抗変化素子を示す断面図である。 図２は、抵抗変化素子の状態変化の例を示す図である。 図３は、本発明の実施形態に係る抵抗変化素子を示す断面図である。 図４は、実施例の抵抗変化素子の特性を示す図である。 図５は、比較例の抵抗変化素子の特性を示す図である。 図６（ａ），（ｂ）はいずれも抵抗変化素子とはならない構造の例を示す断面図である。 図７は、遷移金属膜（Ｎｉ膜）及び遷移金属酸化膜（ＮｉＯｘ膜）の厚さと特性との関係を調べた結果を示す図である。 図８（ａ）はＮｉＯｘ膜、Ｐｔ膜及びＴｉ膜の積層体の表面状態を示す顕微鏡写真であり、図８（ｂ）はＮｉＯｘ膜、Ｎｉ膜、Ｐｔ膜及びＴｉ膜の積層体の表面状態を示す顕微鏡写真である。 図９は、本発明の実施形態に係るＲｅＲＡＭの一例を示す断面図である。 図１０は、実施形態に係るＲｅＲＡＭの製造方法を示す断面図（その１）である。 図１１は、実施形態に係るＲｅＲＡＭの製造方法を示す断面図（その２）である。 図１２は、実施形態に係るＲｅＲＡＭの製造方法を示す断面図（その３）である。
以下、本発明の実施形態について、添付の図面を参照して説明する。
図３は、本発明の実施形態に係るＲｅＲＡＭの抵抗変化素子を示す断面図である。この図３に示すように、本実施形態のＲｅＲＡＭの抵抗変化素子は、Ｐｔ（白金）からなる下部電極（接地側電極）２１ａと、Ｎｉ（ニッケル）からなる遷移金属膜２２と、ＮｉＯｘ（ニッケル酸化膜）からなる遷移金属酸化膜２３と、Ｐｔからなる上部電極（正極側電極）２１ｂとを下からこの順に積層して構成されている。なお、ＮｉＯｘ中のｘは任意の正数であるが、良好な特性を得るために、０＜ｘ＜２とすることが好ましい。
下部電極２１ａ及び上部電極２１ｂはＰｔ以外の貴金属、例えばＰｄ（パラジウム）、Ｒｕ（ルテニウム）若しくはＩｒ（イリジウム）等、又はそれらの酸化物により形成してもよい。また、遷移金属膜２２はＮｉ以外の遷移金属、例えばＴｉ（チタン）、Ｃｏ（コバルト）又はＴａ（タンタル）により形成してもよい。但し、その場合は、遷移金属酸化膜２３を、遷移金属膜２２を構成する遷移金属の酸化膜、例えばＴｉＯ2膜、ＣｏＯ膜又はＴａ2Ｏ5膜により形成することが好ましい。
図４は、横軸に電圧をとり、縦軸に電流をとって、図３に示す本実施形態の抵抗変化素子（以下、実施例という）の特性を示す図である。また、図５は、図１に示す構造の抵抗変化素子（以下、比較例という）の特性を示す図である。
図４からわかるように、下部電極（Ｐｔ電極）と遷移金属酸化膜（ＮｉＯｘ膜）との間に遷移金属膜（Ｎｉ膜）を形成した実施例の抵抗変化素子では、セット電圧が約１．２Ｖと低く、リセット電流も約１ｍＡと少ない。一方、図５からわかるように、下部電極（Ｐｔ電極）と遷移金属酸化膜（ＮｉＯｘ膜）との間に遷移金属膜がない比較例の抵抗変化素子では、セット電圧が約２Ｖであり、リセット電流が約２０ｍＡと大きい。
なお、図６（ａ）に示すように遷移金属膜２２を遷移金属酸化膜２３と上部電極２１ｂとの間に形成したり、図６（ｂ）に示すように下部電極２１ａ及び上部電極２１ｂと遷移金属酸化膜２３との間にそれぞれ遷移金属膜２２を形成することが考えられる。しかしながら、本願発明者の実験では、図６（ａ），（ｂ）に示す構造では抵抗変化特性を示さないことが判明している。
次に、本願発明者等は、図３に示す構造において、遷移金属膜（Ｎｉ膜）２２及び遷移金属酸化膜（ＮｉＯｘ膜）２３の厚さがそれぞれ異なる多数の抵抗変化素子を形成し、それらの特性を調べた。その結果を図７に示す。この図７に示すように、遷移金属膜（Ｎｉ膜）の厚さが５〜２０ｎｍであり、かつ遷移金属酸化膜（ＮｉＯｘ膜）の厚さが５〜６５ｎｍ（図中破線で囲んだ範囲）のときのみ良好な抵抗変化特性を示し、それ以外のときは良好な抵抗変化特性を示さない。すなわち、遷移金属酸化膜の厚さが５ｎｍ未満の場合は抵抗値が低くなりすぎて、高抵抗状態のときに必要な抵抗値が得られない。また、遷移金属酸化膜の厚さが６５ｎｍを超えると抵抗値が高くなりすぎて、低抵抗状態のときに必要な抵抗値が得られない。更に、遷移金属膜の厚さが５ｎｍ未満の場合は、リセット電流を削減する効果を十分に得ることができない。
遷移金属膜（Ｎｉ膜）の厚さが２０ｎｍを超えると十分な特性が得られない理由は明確ではないものの、ＰｔとＮｉとの反応が進み、その結果ＮｉＯｘ膜の表面の凹凸が大きくなるためと考えられる。図８（ａ）はＮｉＯｘ膜、Ｐｔ膜及びＴｉ膜の積層体の表面状態を示す顕微鏡写真であり、図８（ｂ）はＮｉＯｘ膜、Ｎｉ膜、Ｐｔ膜及びＴｉ膜の積層体の表面状態を示す顕微鏡写真である。これらの図８（ａ），（ｂ）から、ＮｉＯｘ膜とＰｔ膜との間にＮｉ膜を厚く形成した場合は、ＮｉＯｘ膜の表面の凹凸が大きくなることがわかる。このため、ＮｉＯｘ膜とＰｔ膜との間の抵抗が安定しないものと考えられる。
（ＲｅＲＡＭ）
図９は、上述した抵抗変化素子を用いたＲｅＲＡＭの一例を示す断面図である。ここでは、本発明をスタック型ＲｅＲＡＭに適用した例を示している。また、ここでは、メモリセルがｎ型トランジスタにより構成されているものとする。
半導体基板５０は、素子分離膜５１により複数の素子領域に分離されている。メモリセル領域では、図９に示すように、半導体基板５０にｐ型不純物を導入して形成されたｐウェル５２が設けられており、このｐウェル５２の上にはゲート絶縁膜５３を介して２本のゲート電極５４が形成されている。これらのゲート電極５４は相互に平行に配置されている。また、これらのゲート電極５４の両側には、ｐウェル５２の表面に不純物を高濃度に導入して形成された高濃度不純物領域５８ａ，５８ｂが配置され、ゲート電極５４とともにトランジスタＴを構成している。なお、高濃度不純物領域５８ａはゲート電極５４と素子分離膜５１との間に配置された不純物領域（ドレイン）であり、高濃度不純物領域５８ｂは２つのゲート電極５４の間に配置された不純物領域（ソース）である。この図９に示すように、本実施形態では、高濃度不純物領域５８ｂを２つのトランジスタ（選択トランジスタ）Ｔに共通の不純物領域としている。
これらのトランジスタＴは、半導体基板５０上に形成された第１の層間絶縁膜６１に覆われている。この第１の層間絶縁膜６１には、その上面から高濃度不純物領域５８ａ，５８ｂに到達するコンタクトホール内にＷ（タングステン）を充填して形成されたＷプラグ６２ａ，６２ｂが設けられている。Ｗプラグ６２ａは高濃度不純物領域５８ａに接続しており、Ｗプラグ６２ｂは高濃度不純物領域５８ｂに接続している。
第１の層間絶縁膜６１の上にはパッド６３ａ及び配線６３ｂが形成されている。パッド６３ａはＷプラグ６２ａの上に配置され、Ｗプラグ６２ａと電気的に接続している。また、配線６３ｂはＷプラグ６２ｂの上を通り、Ｗプラグ６２ｂを介して高濃度不純物領域５８ｂに電気的に接続している。
第１の層間絶縁膜６１の上には第２の層間絶縁膜６５が形成されており、パッド６３ａ及び配線６３ｂはこの第２の層間絶縁膜６５に覆われている。この第２の層間絶縁膜６５には、その上面からパッド６３ａに到達するコンタクトホール内にＷを充填して形成されたＷプラグ６６が設けられている。
第２の層間絶縁膜６５の上には、Ｐｔからなる下部電極６７ａと、Ｎｉからなる遷移金属膜６８ａと、ＮｉＯｘからなる遷移金属酸化膜６９ａと、Ｐｔからなる上部電極７０ａとを積層して形成された抵抗変化素子７１が設けられている。この抵抗変化素子７１はＷプラグ６６の上に配置されており、下部電極６７ａはＷプラグ６６、パッド６３ａ及びＷプラグ６２ａを介して高濃度不純物領域５８ａに電気的に接続している。なお、本実施形態では層間絶縁膜６５（及びＷプラグ６６）の上に下部電極６７ａを直接形成しているが、層間絶縁膜６５（及びＷプラグ６６）と下部電極６７ａとの間にＴｉ（チタン）又はＴｉＮ（窒化チタン）膜を形成してもよい。これにより、層間絶縁膜６５と下部電極６７ａとの密着性が向上するとともに、Ｗプラグ６６と下部電極６７ａとの電気的接続性も向上する。
第２の層間絶縁膜６５の上には第３の層間絶縁膜７２が形成されており、抵抗変化素子７１はこの第３の層間絶縁膜７２により覆われている。第３の層間絶縁膜７２には、その上面から抵抗変化素子７１の上部電極７０ａに到達するコンタクトホール内にＷを充填して形成されたＷプラグ７３が設けられている。
第３の層間絶縁膜７２の上には配線７４が形成されている。この配線７４は、Ｗプラグ７３を介して抵抗変化素子７１の上部電極７０ａに電気的に接続されている。
このように構成されたＲｅＲＡＭにおいて、配線７４はビットライン、各トランジスタＴのゲート電極５４はワードライン、配線６３ｂは接地ラインとなる。そして、抵抗変化素子７１をセットするときにはトランジスタＴをオン状態にして下部電極６７ａを接地電位とし、配線７４（ビットライン）を介して抵抗変化素子７１に所定の電圧を印加する。また、抵抗変化素子７１をリセットするときには、トランジスタＴをオン状態にして下部電極６７ａを接地電位とし、配線（ビットライン）７４を介して抵抗変化素子７１に所定の電流を流す。更に、抵抗変化素子７１の状態を検出するときには、トランジスタＴをオン状態にして配線（ビットライン）７４と配線６３ｂ（接地ライン）との間の抵抗を調べる。
本実施形態のＲｅＲＡＭは、抵抗変化素子７１がＰｔからなる下部電極６７ａと、Ｎｉからなる遷移金属膜６８ａと、ＮｉＯｘからなる遷移金属酸化膜６９ａと、Ｐｔからなる上部電極７０ａとにより構成されているので、駆動電圧が低く、駆動電流が小さいという効果を奏する。これにより、ＲｅＲＡＭの高集積化が可能になり、情報機器のより一層の小型化、省電力化及び高機能化の要求に対応することができる。
（ＲｅＲＡＭの製造方法）
図１０〜図１２は、上述したＲｅＲＡＭの製造方法を工程順に示す断面図である。通常、半導体基板上にはメモリセルと同時に駆動回路（書き込み回路及び読み出し回路等）を構成するｎ型トランジスタ及びｐ型トランジスタを形成しているが、ここではそれらの図示は省略している。
まず、図１０（ａ）に示す構造を形成するまでの工程を説明する。図１０（ａ）に示すように、半導体基板（シリコン基板）５０の所定の領域に、公知のＳＴＩ（Shallow Trench Isolation）法又はＬＯＣＯＳ（Local Oxidation of Silicon）法により素子分離膜５１を形成し、これらの素子分離膜５１により半導体基板５０の表面を複数の素子領域に分離する。
次に、半導体基板５０のｎ型トランジスタ形成領域（メモリセル領域及び駆動回路のｎ型トランジスタ形成領域：以下、同じ）にホウ素（Ｂ）等のｐ型不純物を導入して、ｐウェル５２を形成する。また、半導体基板５０のｐ型トランジスタ形成領域（駆動回路のｐ型トランジスタ形成領域：以下、同じ）にリン（Ｐ）等のｎ型不純物を導入して、ｎウェル（図示せず）を形成する。
次に、ｐウェル５２及びｎウェル（図示せず）の表面を熱酸化させて、ゲート絶縁膜５３を形成する。その後、ＣＶＤ（Chemical Vapor Deposition ）法により、半導体基板５０の上側全面にポリシリコン膜を形成し、このポリシリコン膜をフォトリソグラフィ法及びエッチング法によりパターニングして、ゲート電極５４を形成する。このとき、図１０（ａ）に示すように、メモリセル領域では、１つのｐウェル５２の上にワードラインとなる２本のゲート電極５４が相互に平行に配置される。
次に、ゲート電極５４をマスクとし、ｎ型トランジスタ形成領域のｐウェル５２にリン（Ｐ）等のｎ型不純物を低濃度にイオン注入して、ｎ型低濃度不純物領域５６を形成する。これと同様に、ゲート電極５４をマスクとし、ｐ型トランジスタ形成領域のｎウェル（図示せず）にホウ素（Ｂ）等のｐ型不純物を低濃度にイオン注入して、ｐ型低濃度不純物領域（図示せず）を形成する。
次に、ゲート電極５４の両側にサイドウォール５７を形成する。このサイドウォール５７は、ＣＶＤ法により半導体基板５０の上側全面にＳｉＯ2又はＳｉＮ等からなる絶縁膜を形成した後、その絶縁膜をエッチバックしてゲート電極５４の両側のみに残すことにより形成される。
その後、ゲート電極５４及びサイドウォール５７をマスクとしてｎ型トランジスタ形成領域のｐウェル５２にｎ型不純物を高濃度にイオン注入し、ｎ型高濃度不純物領域５８ａ，５８ｂを形成する。これと同様に、ｐ型トランジスタ形成領域のゲート電極及びサイドウォールをマスクとしてｎウェル（図示せず）にｐ型不純物を高濃度にイオン注入して、ｐ型高濃度不純物領域（図示せず）を形成する。このようにして、各トランジスタ形成領域に、ＬＤＤ（Lightly Doped Drain)構造のソース／ドレインを有するトランジスタＴが形成される。
次に、図１０（ｂ）に示す構造を形成するまでの工程について説明する。上述の工程によりトランジスタＴを形成した後、ＣＶＤ法により、半導体基板５０の上側全面に、第１の層間絶縁膜６１として例えばＳｉＯ2膜を形成し、この層間絶縁膜６１によりトランジスタＴを覆う。その後、第１の層間絶縁膜６１の表面をＣＭＰ（Chemical Mechanical Polishing ：化学的機械研磨）法により研磨して平坦化する。
次に、フォトリソグラフィ法及びエッチング法を使用して、第１の層間絶縁膜６１の上面からｎ型トランジスタ形成領域のｎ型高濃度不純物領域５８ａ，５８ｂに到達するコンタクトホールを形成する。そして、スパッタ法により、半導体基板５０の上側全面にバリアメタルとしてＴｉＮ膜（図示せず）を形成した後、スパッタ法又はＣＶＤ法によりＴｉＮ膜の上にＷ膜を形成するとともに、コンタクトホール内にＷを充填する。その後、第１の層間絶縁膜６１が露出するまでＷ膜及びＴｉＮ膜をＣＭＰ法により研磨する。このようにして、コンタクトホール内にＷが充填されてなるＷプラグ６２ａ，６２ｂが形成される。ここで、Ｗプラグ６２ａは高濃度不純物領域５８ａに接続したプラグであり、Ｗプラグ６２ｂは高濃度不純物領域５８ｂに接続したプラグである。
次に、図１０（ｃ）に示す構造を形成するまでの工程について説明する。上述の工程によりＷプラグ６２ａ，６２ｂを形成した後、スパッタ法により第１の層間絶縁膜６１及びＷプラグ６２ａ，６２ｂの上にアルミニウム又は銅等の金属により構成される導電膜を形成する。そして、この導電膜をフォトリソグラフィ法及びエッチング法によりパターニングして、パッド６３ａ及び配線６３ｂを形成する。パッド６３ａはＷプラグ６２ａの上に形成され、Ｗプラグ６２ａと電気的に接続される。また、配線６３ｂはＷプラグ６３ｂの上を通り、Ｗプラグ６３ｂと電気的に接続される。
次に、図１０（ｄ）に示す構造を形成するまでの工程について説明する。上述の工程によりパッド６３ａ及び配線６３ｂを形成した後、ＣＶＤ法により半導体基板５０の上側全面にＳｉＯ2からなる第２の層間絶縁膜６５を形成する。そして、この第２の層間絶縁膜６５をＣＭＰ法により研磨して表面を平坦化した後、フォトリソグラフィ法及びエッチング法を使用して、第２の層間絶縁膜６５の上面からパッド６３ａに到達するコンタクトホールを形成する。その後、スパッタ法により、半導体基板５０の上側全面にバリアメタルとしてＴｉＮ膜（図示せず）を形成した後、スパッタ法又はＣＶＤ法によりＴｉＮ膜の上にＷ膜を形成するとともに、コンタクトホール内にＷを充填する。次いで、第２の層間絶縁膜６５が露出するまでＷ膜及びＴｉＮ膜をＣＭＰ法により研磨する。このようにして、コンタクトホール内にＷが充填されてなるＷプラグ６６が形成される。
次に、図１１（ａ）及び図１１（ｂ）に示す構造を形成するまでの工程について説明する。上述の工程によりＷプラグ６６を形成した後、第２の層間絶縁膜６５及びＷプラグ６６の上に、スパッタ法によりＴｉ又はＴｉＮ膜（図示せず）を例えば２０ｎｍの厚さに形成する。このＴｉ又はＴｉＮ膜は必須ではないが、前述したように層間絶縁膜６５と下部電極６７ａとの密着性、及びＷプラグ６６と下部電極６７ａとの間の電気的接続性を向上させるのに役立つ。
その後、スパッタ法により、図１１（ａ）に示すように第２の層間絶縁膜６５及びＷプラグ６６の上に下部電極となるＰｔ膜６７、遷移金属膜となるＮｉ膜６８、遷移金属酸化膜となるＮｉＯｘ膜６９及び上部電極となるＰｔ膜７０を順次形成する。この場合、Ｐｔ膜６７，７０の厚さは例えば５０〜１００ｎｍとする。また、前述したように、Ｎｉ膜６８の厚さは５〜２０ｎｍとし、ＮｉＯｘ膜６９の厚さは５〜６５ｎｍとする。
次に、Ｐｔ膜７０の上に、ＴｉＮからなる反射防止膜（図示せず）を例えば５０ｎｍの厚さに形成する。なお、反射防止膜は次のフォトリソグラフィ工程で光の反射を防止するために形成するものである。この反射防止膜は必要に応じて形成すればよく、本発明において必須ではない。
次に、Ｐｔ膜７０の上（反射防止膜の上）に所定の形状のレジスト膜（図示せず）を形成し、このレジスト膜をマスクとしてＰｔ膜７０、ＮｉＯｘ膜６９、Ｎｉ膜６８及びＰｔ膜６７をエッチングする。これにより、図１１（ｂ）に示すように、Ｐｔからなる下部電極６７ａ、Ｎｉからなる遷移金属膜６８ａ、ＮｉＯｘからなる遷移金属酸化膜６９ａ及びＰｔからなる上部電極７０ａが積層した構造の抵抗変化素子７１が形成される。
次に、図１１（ｃ）及び図１２に示す構造を形成するまでの工程について説明する。上述の工程で抵抗変化素子７１を形成した後、ＣＶＤ法により、図１１（ｃ）に示すように、半導体基板５０の上側全面にＳｉＯ2からなる第３の層間絶縁膜７２を形成する。そして、フォトリソグラフィ法及びエッチング法を使用して第３の層間絶縁膜７２の上面から抵抗変化素子７１の上部電極７０ａに到達するコンタクトホールを形成する。その後、半導体基板５０の上側全面にバリアメタルとしてＴｉＮ膜（図示せず）を形成した後、スパッタ法又はＣＶＤ法によりバリアメタルの上にＷ膜を形成するとともに、コンタクトホール内にＷを充填する。その後、第３の層間絶縁膜７２が露出するまでＷ膜及びＴｉＮ膜をＣＭＰ法により研磨する。このようにして、抵抗変化素子７１の上部電極７０ａに電気的に接続したＷプラグ７３が形成される。
次に、スパッタ法により、第３の層間絶縁膜７２及びＷプラグ７３の上に例えばＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉの積層構造の導電膜（図示せず）を形成する。そして、フォトリソグラフィ法及びエッチング法を使用して導電膜をパターニングして、図１２に示すように、配線（ビットライン）７４を形成する。このようにして、本実施形態に係るＲｅＲＡＭが完成する。
なお、上記の実施形態では本発明をスタック型ＲｅＲＡＭに適用した例について説明したが、本発明をプレーナ型ＲｅＲＡＭに適用してもよい。

Claims (4)

  1. 抵抗値の変化を利用してデータを記憶する抵抗変化素子において、
    貴金属又は貴金属酸化物からなる接地側電極及び正極側電極と、
    前記接地側電極に接して形成された遷移金属膜と、
    前記遷移金属膜と前記正極側電極との間に形成された遷移金属酸化膜と
    により構成されていて、
    前記遷移金属酸化膜中の遷移金属と、前記遷移金属膜を構成する遷移金属とが同一種であることを特徴とする抵抗変化素子。
  2. 前記遷移金属膜がＮｉからなり、前記遷移金属酸化膜がＮｉＯｘ（但し、ｘは任意の正数）からなることを特徴とする請求項１に記載の抵抗変化素子。
  3. 前記遷移金属膜の厚さが５ｎｍ以上、２０ｎｍ以下であり、かつ前記遷移金属酸化膜の厚さが５ｎｍ以上、６５ｎｍ以下であることを特徴とする請求項１に記載の抵抗変化素子。
  4. 半導体基板の上方に貴金属又は貴金属酸化物からなる第１の貴金属膜を形成する工程と、
    前記第１の貴金属膜の上に遷移金属膜を形成する工程と、
    前記遷移金属膜の上にスパッタ法により遷移金属酸化膜を形成する工程と、
    前記遷移金属酸化膜の上に貴金属又は貴金属酸化物からなる第２の貴金属膜を形成する工程と
    を有し、
    前記遷移金属酸化膜中の遷移金属と、前記遷移金属膜を構成する遷移金属とを同一種とすることを特徴とする抵抗変化素子の製造方法。
JP2008550007A 2006-12-19 2006-12-19 抵抗変化素子及びその製造方法 Expired - Fee Related JP5062180B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/325297 WO2008075413A1 (ja) 2006-12-19 2006-12-19 抵抗変化素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008075413A1 JPWO2008075413A1 (ja) 2010-04-02
JP5062180B2 true JP5062180B2 (ja) 2012-10-31

Family

ID=39536052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008550007A Expired - Fee Related JP5062180B2 (ja) 2006-12-19 2006-12-19 抵抗変化素子及びその製造方法

Country Status (5)

Country Link
US (1) US8106377B2 (ja)
EP (1) EP2099071B1 (ja)
JP (1) JP5062180B2 (ja)
KR (1) KR101187374B1 (ja)
WO (1) WO2008075413A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101176422B1 (ko) 2009-06-23 2012-08-30 광주과학기술원 비휘발성 저항 변화 메모리 소자
WO2012044276A1 (en) 2010-09-27 2012-04-05 Hewlett-Packard Development Company, L.P. Device structure for long endurance memristors
US20120104346A1 (en) * 2010-10-29 2012-05-03 Wei Yi Semiconductor device for providing heat management
US8791445B2 (en) 2012-03-01 2014-07-29 Intermolecular, Inc. Interfacial oxide used as switching layer in a nonvolatile resistive memory element
TWI484490B (zh) * 2012-11-14 2015-05-11 Univ Nat Chiao Tung 電阻式記憶體裝置及其操作方法
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9425308B2 (en) * 2013-12-31 2016-08-23 Delta Electronics, Inc. Power semiconductor device and method for fabricating the same
WO2015134035A1 (en) 2014-03-07 2015-09-11 Hewlett-Packard Development Company, L.P. Memristor devices with a thermally-insulating cladding
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US10381561B2 (en) 2018-01-10 2019-08-13 Internatoinal Business Machines Corporation Dedicated contacts for controlled electroforming of memory cells in resistive random-access memory array

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175457A (ja) * 2003-12-08 2005-06-30 Sharp Corp Ｒｒａｍメモリセル電極
JP2005203389A (ja) * 2004-01-13 2005-07-28 Sharp Corp 不揮発性半導体記憶装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242469B2 (en) 2003-05-27 2007-07-10 Opto Trace Technologies, Inc. Applications of Raman scattering probes
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
DE10342026A1 (de) 2003-09-11 2005-04-28 Infineon Technologies Ag Speicherzelle mit Ionenleitungsspeichermechanismus und Verfahren zu deren Herstellung
US7402456B2 (en) * 2004-04-23 2008-07-22 Sharp Laboratories Of America, Inc. PCMO thin film with memory resistance properties
KR100657911B1 (ko) 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
JP5049483B2 (ja) 2005-04-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
WO2006114904A1 (en) * 2005-04-22 2006-11-02 Matsushita Electric Industrial Co., Ltd. Non volatile memory cell and semiconductor memory device
JP4575837B2 (ja) * 2005-05-19 2010-11-04 シャープ株式会社 不揮発性記憶素子及びその製造方法
US20070048990A1 (en) * 2005-08-30 2007-03-01 Sharp Laboratories Of America, Inc. Method of buffer layer formation for RRAM thin film deposition
US20100090192A1 (en) * 2006-08-31 2010-04-15 Nxp, B.V. Method for controlled formation of the resistive switching material in a resistive switching device and device obtained thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175457A (ja) * 2003-12-08 2005-06-30 Sharp Corp Ｒｒａｍメモリセル電極
JP2005203389A (ja) * 2004-01-13 2005-07-28 Sharp Corp 不揮発性半導体記憶装置の製造方法

Also Published As

Publication number Publication date
EP2099071A1 (en) 2009-09-09
EP2099071A4 (en) 2011-01-19
KR20090090345A (ko) 2009-08-25
US8106377B2 (en) 2012-01-31
KR101187374B1 (ko) 2012-10-02
US20100252796A1 (en) 2010-10-07
WO2008075413A1 (ja) 2008-06-26
JPWO2008075413A1 (ja) 2010-04-02
EP2099071B1 (en) 2012-08-22

Similar Documents

Publication Publication Date Title
JP5062180B2 (ja) 抵抗変化素子及びその製造方法
KR101188198B1 (ko) 저항 변화 소자 및 그 제조 방법
US8102003B2 (en) Resistance memory element, method of manufacturing resistance memory element and semiconductor memory device
US8258493B2 (en) Nonvolatile semiconductor memory apparatus and manufacturing method thereof
JP6180700B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US9123889B2 (en) Resistance change nonvolatile memory device, semiconductor device, and method of manufacturing resistance change nonvolatile memory device
US8471235B2 (en) Nonvolatile memory element having a resistance variable layer and manufacturing method thereof
JP5039857B2 (ja) 記憶装置およびその製造方法
JP5007725B2 (ja) 抵抗変化素子の製造方法
JPWO2008126166A1 (ja) 不揮発性半導体記憶装置及びその読み出し方法
JP2008294103A (ja) 抵抗変化メモリ及びその製造方法
JP5352966B2 (ja) 抵抗変化メモリ装置の製造方法
JP5062181B2 (ja) 抵抗変化素子及びその製造方法
CN113629098B (zh) 电阻式存储器装置
US20230284540A1 (en) Resistive memory device with ultra-thin barrier layer and methods of forming the same
US20230157187A1 (en) Resistive memory device with enhanced local electric field and methods of forming the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees