CN101622729A - 用于制造电阻转换器件的方法和由此获得的器件 - Google Patents

用于制造电阻转换器件的方法和由此获得的器件 Download PDF

Info

Publication number
CN101622729A
CN101622729A CN200780031861A CN200780031861A CN101622729A CN 101622729 A CN101622729 A CN 101622729A CN 200780031861 A CN200780031861 A CN 200780031861A CN 200780031861 A CN200780031861 A CN 200780031861A CN 101622729 A CN101622729 A CN 101622729A
Authority
CN
China
Prior art keywords
metal
bottom electrode
dielectric layer
groove
transition material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200780031861A
Other languages
English (en)
Inventor
卢多维克·古克斯
德克·武泰斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN101622729A publication Critical patent/CN101622729A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

为了改进电阻转换存储器的可量测性，披露了一种交叉点电阻转换结构，其中插塞本身用于存储电阻转换材料，并且顶部电极层例如使用机械化学抛光(CMP)或仅通过机械抛光而与所述插塞自动对齐。

Description

用于制造电阻转换器件的方法和由此获得的器件
本申请要求2006年8月31日提交的美国临时专利申请第60/841358号的优先权。
技术领域
本发明涉及这样的器件：其中响应于施加给所述器件的电压而能够可逆地改变所述器件的电导率。特别是本发明涉及包括有机金属材料来作为电阻转换材料的存储器件。
背景技术
数据存储器市场的演进指示对于从几十亿字节到几千亿字节甚或几万亿字节的不断变大的容量的需要。在众多因素中，这种演进是由新数据消耗应用程序(例如多媒体和游戏)驱动的。例如，使用场效应晶体管的阈值电压的移位来指示位状态的闪存技术迄今已经能够满足这种尺度的要求，同时保持合理的每单位比特的成本。然而，预期的是由于基础物理的限制，闪存技术将面对超越45nm工艺节点的严重尺度问题。
电阻转换存储器构成了替换候选物，因为它们的物理转换机构可以不随着尺度而降级。这些类型的存储器包括能够在较高或较低的导电状态下对其进行可逆编程的电阻元件。可使用例如过渡金属氧化物、有机半导体或有机金属半导体之类的各种材料来制造这种电阻元件。
电阻转换存储器正在使用如在动态RAM中使用的从1T/1C(一个晶体管/一个电容器)概念获得结构来集成。包括电阻转换材料的电阻元件被堆叠在例如MOS晶体管、双极晶体管或二极管之类的半导体器件顶部，并通过位线来访问。电阻元件被放置在金属线之间或晶体管的触点和典型地在集成电路的线后端(BEOL)部分内的第一金属层面之间。
Baek等人在“Multilayer Cross-point Binary Oxide ResistiveMemory(0xRRAM)for Post-NAND Storage Application”(IEDM 2005)中披露了一种存储器阵列，其中金属/转换电阻材料/金属(MRM)电阻器被集成在接触插头和线后端部分中的第一金属层面之间的交叉点结构中。在该集成方案中，底部电极接触(BEC)层是接触插头的一部分，而过渡金属氧化物(TMO)和顶部电极接触(TEC)层的叠层是在所述两层沉积之后进行摹制的。因此电阻元件的面积是由顶部电极的面积定义的。另外，根据Baek获得的电阻元件需要插入至少用于形成顶部电极的附加处理步骤。
Chen等人在“Non-Volatile Resistive Switching for AdvancedMemory Applications”(IEDM 2005，Washington DC 2005年12月5-7日)中也披露了一种存储器阵列，其在电阻器元件中使用CuxO作为电阻转换材料。氧化铜从铜插座的顶部向前生长。与Baek等人的情况相同，需要在形成氧化铜和顶部电极接触(TE)层之后对它们的叠层图案进行摹制。因为蚀刻可能会损坏电阻器元件的有效面积，所以MRM元件和铜插座之间的重叠部分是必需。该重叠部分将限制这一构想的尺度潜能。
R.Muller等人在“Organic CuTCNQ non-volatile memories forintegration in the CMOS backend-of-line：preparation fromgas/solid reaction and downscaling to an area of 0.25um2”(ESSDERC会议的会报，法国格勒诺布尔，第216页)中披露了一种通过在减小压力下借助TCNQ蒸汽侵蚀Cu基底来制造CuTCNQ薄膜的方法。由Muller等人建立的处理流程包括在氧化物层上首次形成铜岛。这些铜岛将被用作底部电极和用作CuTCNQ生长的开始材料。然后在这些铜岛压点的暴露表面上形成CuTCNQ薄膜。最后，通过在所述铜图案上沉积铝层来形成顶部电极。该方法可适用于形成十字条存储器阵列，其中所述铜底部电极和铝顶部电极被形成为在垂直方向走向的平行线。顶部电极和底部电极之间的每次重叠都构成一个存储元件。因此，可将电压施加在两个电极之间的CuTCNQ薄膜上。虽然可使Muller等人给出的处理流程与CMOS后端生产线处理相适宜，但并没有披露集成的处理流程，也没有披露任何用于选择单独存储元件的装置。
因此，需要一种用于形成这样的电阻元件的方法，该电阻元件包括电阻转换层，尤其包括有机或有机金属半导体，该方法不会遇到现有技术的缺点。
需要一种用于形成这样的电阻元件的方法，该电阻元件包括作为电阻转换层的有机或有机金属半导体，该方法将便于在CMOS相宜处理流程中集成电阻转换材料。
需要一种用于形成这样的电阻元件的方法，该电阻元件包括电阻转换层，尤其包括有机或有机金属半导体，该方法将允许进一步缩小电阻阵列。
还需要一种用于形成这样的电阻元件的方法，该电阻元件包括电阻转换层，尤其包括有机或有机金属半导体，所述方法允许所述电阻阵列集成有用于选择单独电阻元件的装置和用于操作所述电阻阵列的外围电子电路。
发明内容
本发明可被形式化如下：
在本发明的一个实施例中，披露了一种用于制造电阻转换器件的方法，所述器件包括底部电极、顶部电极和与所述底部电极和顶部电极接触的电阻转换材料层，所述方法包括：提供包括所述底部电极的衬底；在所述衬底上提供包括暴露所述底部电极的开口的介电层；和在所述开口中形成所述电阻层。
包括开口的介电层可通过如下步骤来提供：沉积所述介电层；在所述介电层中形成一个沟槽；和在所述沟槽中形成一个暴露所述底部电极的开口。
可通过用所述电阻转换材料至少部分地填充所述开口，然后在所述被至少部分地填充的开孔中形成所述顶部电极来形成所述电阻层和顶部电极。
在本发明的另一个实施例中，披露了一种用于制造电阻转换器件的方法，所述器件包括底部电极、顶部电极和与所述底部电极和顶部电极接触的电阻转换材料层，所述方法包括：提供包括所述底部电极的衬底；在所述衬底上提供包括暴露了所述底部电极的开口的介电层；在所述开口中形成所述电阻层；形成包括暴露了所述电阻层的沟槽的介电层；以及在所述沟槽中形成所述顶部电极。所述电阻转换材料被沉积以便至少部分地填充暴露了所述底部电极的开口。
在本发明的另一个实施例中，披露了一种用于在衬底上制造电阻转换器件的方法，所述器件包括底部电极、顶部电极和与所述底部电极和顶部电极接触的电阻转换材料层，所述衬底包括提供所述底部电极图案的第一金属图案，所述方法还包括在所述衬底上形成一个介电层，在所述介电层中形成一个开口使得所述开口暴露所述底部电极，并在所述暴露的底部电极上形成所述电阻层。然后在所述电阻层上形成顶部电极，由此形成第二金属图案。
在本发明的另一个实施例中，披露了一种用于在衬底上制造电阻转换器件的方法，所述器件包括底部电极、顶部电极和与所述底部电极和顶部电极接触的电阻转换材料层，所述衬底包括第一金属图案，并且所述底部电极被提供在接触所述第一金属图案的导孔中，所述方法还包括：在所述衬底上形成一个介电层；在所述介电层中形成一个用于接收第二金属图案的沟槽，所述沟槽暴露所述底部电极；在所述暴露的底部电极上形成所述电阻层；和形成所述第二金属图案，由此提供顶部电极。
在任何一个所述实施例中，形成顶部电极的步骤包括在所述衬底上形成金属层，和除去开口中多余的金属。分别用于形成顶部和底部电极的材料可以相同也可以不同。
在另一个实施例中，披露了一种电阻转换器件，其包括：底部电极、顶部电极和与所述底部电极和顶部电极接触的电阻转换材料层，所述顶部电极和电阻层被包含在一个在介电层中形成的开口中。
在另一个实施例中，披露了一种电阻转换器件，其包括：底部电极、顶部电极和与所述底部电极和顶部电极接触的电阻转换材料层，所述底部电极形成在第一金属图案中，所述顶部电极形成在第二金属图案中；所述介电层将所述第一金属图案和第二金属图案分离开，并且所述介电层包括用于在所述第一金属图案和第二金属图案之间提供连接的开口；并且所述电阻层被包含在所述开口中。
根据任何一个实施例所述的电阻转换材料可以是包含电子施主和电子受主的电荷转移复合物。优选的是，所述电阻转换材料是具有pi电子系统的有机化合物。优选的是，所述有机化合物是由TCNQ或由TCNQ的衍生物提供的。所述电子施主可由底部电极的金属提供。优选的是，所述底部电极的金属是从在半导体工艺中使用的金属中选出的。在一个实施例中，所述底部电极的金属是从包括Cu、Ag或K的组中选择的。
根据任何一个实施例所述的电阻转换材料是二元金属氧化物(binary metal oxide)。优选地，所述底部电极包括铜，而二元金属氧化物是亚铜金属氧化物。
根据任何一个实施例所述的电阻转换器件可以是非易失存储器件。
附图说明
图1表示根据一个实施例的电阻元件的剖面图和电子符号。
图2a-图2e表示用于制造根据图1所示实施例的器件的示意处理流程。
图3a-图3e表示用于制造根据一个实施例的电阻转换存储器件的示意处理流程。
图4a-图4e表示用于制造根据一个实施例的电阻转换存储器件的示意处理流程。
图5a-图5e为示意地表示用于制造根据各种实施例的电阻元件的处理流程的流程图。
图6a-图6e表示用于制造根据一个优选实施例的器件的示意处理流程；
图7表示根据本发明各个实施例的器件的可量测性图；
图8表示根据本发明实施例的包括用作选择元件的MOS晶体管的电阻转换存储器件。
图9表示根据图8所示本发明实施例的器件的阵列。
具体实施方式
将关于典型实施例并参照某些附图来说明本发明，但本发明并不限于这些示例。所述附图仅仅是示意的并且是非限制的。在附图中，为了示意的目的，一些元件的尺寸可能被夸大并且不是按比例绘制的。因此，所述尺寸和相对尺寸不一定与本发明实践的实际减小相对应。此处所披露的实施例和附图趋于被看作是示意的而非限制的。
另外，说明书和权利要求书中的第一、第二、第三等用语用于区别相似的元件，并且不一定用于说明连续的或按时间顺序排列的顺序。所述术语在适当的环境下可互换，本发明的实施例可按照此处所述或示出之外的其他顺序进行操作。
此外，说明书和权利要求书中的术语顶部、底部、上面、下面等是用于说明的目的，并且不一定用于说明相对位置。所述术语在适当的环境下可互换，本发明的实施例可按照此处所述或示出之外的其他顺序进行操作。例如在一个元件“下面”和“上面”表示位于该元件的相对侧。
权利要求中使用的术语“包括”不应被解释为局限于此后所列举的装置；它并不排除其它元件或步骤。需要将其解释为指定了所涉及的特征、整体、步骤或部件的存在情况，但并不排除存在或添加一个或多个其它特征、整体、步骤或部件，或它们的组合。因此，“一个设备包括装置A和B”表达的范围不应限制于只由部件A和B构成的设备。这意味着关于本发明，所述设备最适合相关的部件是A和B。相同的元件使用相同的数字表示。
图1表示包括根据一个实施例的包括电阻元件的器件1的示意剖面图。在衬底2上提供包括多个介电层3、4、5的叠层，其中金属图案6、8被嵌入在不同的层面上。这些金属图案6、8被中间介电层4彼此隔离开。在该中间介电层4中形成一个开口或导孔，以便在金属图案6、8或其位于所述介电层叠层不同层面处的部分之间建立电连接7。这种结构已知为金属镶嵌(damascene)互连结构，因为如通过图2的处理流程所示出的，在这些介电层3、4、5中，形成有沟槽，这些沟槽然后将被填充导电材料。然后使用这些沟槽来形成金属图案或通电能力(electrical throughput)，也将这些沟槽称为导孔。
根据层间连接7和金属图案6、8是否被单独地或组合地形成，各自的互连结构被表示为单个金属镶嵌或双重金属镶嵌。
衬底2可以是能够在其上形成金属镶嵌叠层的任何衬底。这种衬底的例子包括玻璃或石英衬底、陶瓷衬底、半导体衬底(例如硅衬底)、硅绝缘衬底(SOI)、锗衬底或锗绝缘衬底(GOI)。优选地，该衬底2为包括有源元件12(例如二极管和/或如场效应晶体管或双极晶体管之类的晶体管)的半导体衬底。图1中所示的互连结构随后被用于建立单独有源元件之间和有源元件与集成器件的焊盘之间的电连接。
为了制造电阻元件，需要底部电极、与底部电极接触的电阻转换材料层和与电阻转换材料接触的顶部电极。操作中，通过分别对底部电极10和顶部电极11施加电压而将压降施加在电阻转换材料层9上。电流通过所述电阻层而从一个电极10、11流至另一个电极11、10。根据该实施例，电阻转换材料层9在两个金属图案6、8或其部分之间建立电连接7。在介电层4中形成的沟槽被在一端接触金属图案6而在相对端接触金属图案8的电阻转换材料9填充。电阻转换材料9被限制于在中间介电层4中形成的沟槽中，并被夹在包含金属图案6、8的介电层3、5之间。两个金属图案6、8的部分被分别用作电阻元件的底部电极10和顶部电极11。两个电极都至少与包括电阻转换材料9的电连接7对齐。根据在介电层3和5中形成的沟槽的尺寸，底部电极10和/或顶部电极11本质上与电连接7重叠。这种情形在图1中示出。
图2a-图2e借助于示意剖面示出了制造图1所示器件1的处理流程。
提供衬底2。衬底2可以是能够在其上形成这种叠层的任何衬底。这种衬底的例子包括玻璃或石英衬底、陶瓷衬底、半导体衬底(例如，硅衬底)、硅绝缘衬底(SOI)、锗衬底或锗绝缘衬底(GOI)。优选地，该衬底2是包括有源元件(例如二极管和/或如场效应晶体管或双极晶体管之类的晶体管)的半导体衬底。如果衬底2包含有源元件，则这些有源元件可用于以电阻元件阵列的形式来选择单独的电阻元件。典型的是，有源元件(例如，二极管或晶体管)可被操作地连接至电阻元件，以使得在操作中时只有所选择的电阻元件被寻址。然后所述选择的电阻元件就被操作，例如被编程、擦除或读取。如果衬底2包含有源元件，那么就在衬底上面形成一个介电层以将有源元件与将在所述衬底上形成的互连结构隔离开。该介电层已知为金属前介电层(PMD)。
在该衬底2上，如图2a所示呈现一个第一介电层3。典型地，该介电层3包含互连结构的第一层面6，在所述情况中该介电层3已知为金属间介电层(IMD)。介电层3的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物、氮化硅)。它们可通过沉积(例如，化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。
在该介电层3中，如图2b所示形成第一金属图案6。于此根据将要形成的金属图案6的图案和尺寸来在介电层3中蚀刻沟槽。在摹制的介电层3上面沉积第一金属层。典型的是沉积金属层的叠层以至少填充在介电层3中形成的沟槽。金属图案6的材料可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN，所述金属在半导体技术的现有状态下就是可获得的。
被填充的沟槽中的过多金属例如通过抛光或回蚀来除去。典型地，对衬底2进行抛光以便除去在沟槽外面的任何金属。可以使用化学抛光(CP)或化学机械抛光(CMP)。由此形成的金属图案6提供了电阻元件的底部或第一电极10。
在第一金属图案6的上面是如图2c所示形成的第二介电层。该第二介电层使在随后层面处出现的金属图案6、8隔开，在所述情况下该介电层已知为金属间介电层(IMD)。在该介电层中，根据将要形成的第二金属图案8的图案和尺寸形成空腔13。在随后层面处出现的金属图案6、8之间将要形成电连接7时，相应的空腔13被延伸至12以暴露将要接触的金属图案的部分10。可使延伸部分12与沟槽13对齐，在所述情况下沟槽12的直径的量值与沟槽13的宽度w的量值基本相同。可将沟槽12形成在沟槽13内或沟槽13的周界内，在所述情况下，沟槽12的直径d小于沟槽13的宽度w。典型的是沉积介电层4、5的叠层。沟槽13将至少与开口12对齐，在该情况中w≥d，或者沟槽13将与开口12重叠，在该情况下w＞d。在每个介电层4、5中，形成各个沟槽12、13。与底部电极10相邻的介电层4中的沟槽12将构成一个用于限制后面形成的电阻转换材料的容器。在层4上面的层5中的沟槽13将用金属填充以形成第二金属图案8。
为了教示本发明的目的，在图2d所示的实施例中使沟槽13的宽度w大于沟槽12的直径d。典型的是，使沟槽12与沟槽13对齐，并且沟槽13的宽度w基本上等于沟槽12的直径d，使得沟槽13不会或者只会略微地重叠沟槽12。介电层4、5的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物)、氮化硅。它们可通过沉积(例如化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。
在与底部电极10相邻的沟槽12中，如图2d所示选择性地形成电阻转换材料9。电阻转换材料9将至少部分地填充该沟槽12。电阻转换材料9被限制于沟槽12以使得电阻转换材料层9不会超越沟槽12。电阻转换材料层9的厚度因此将等于或小于沟槽12的高度，其中所述高度对应于第二介电层4的厚度t。可使用各种类型的电阻转换材料来形成电阻转换层9。
电阻转换层9可包括电荷转移复合物，其包含电子施主和电子受主。电子受主是由具有pi电子系统的有机化合物形成的。优选的是，所述有机化合物是通过TCNQ或通过TCNQ的衍生物提供的。电子施主是由金属提供的。优选的是，该金属是Cu、Ag或K。电子转换层9的材料可以从有机材料和有机金属半导体的组中选择：轮烷(rotaxanes)和索烃、聚亚苯基乙烯(polyphenyleneethylenes)、CuDDQ和AgDDQ(其中DDQ代表2，3-二氯-5，6-氰基-p-苯醌(2，3-dichloro-5，6-dicyano-p-benzoquinone))、CuTCNE和AgTCNE(其中TCNE代表四氰基乙烯(tetracyanoethylene))、CuTNAP和AgTNAP(其中TNAP代表四氰基萘醌二甲烷(tetracyanonaphtoquinodimethane))、以及AgTCNQ和CuTCNQ(其中TCNQ代表7，7，8，8-四氰基对醌二甲烷(7，7，8，8-tetracyano-p-quinodimethane))。
用于生长有机半导体的方法在现有技术中是已知的。例如在TCNQ的情况下，生长方法例如披露于：
-R.S.Potember等人在Applied Physics Letter 34(6)(1979年3月)中发表的“Electrical switching and memory phenolmenain CuTCNQ thin films”，具体的为通过金属铜和溶解在氰化甲烷中的TCNQ之间的反应来形成CuTCNQ；
-US6815733，具体的说通过在Al2O3层上热共淀积Cu和TCNQ来生长CuTCNQ；
-R.Muller等人在ESSDERC会议的会报(法国格勒诺布尔，第216页)中发表的“Organic CuTCNQ non-volatile memories forintegration in the CMOS backend-of-line：preparation fromgas/solid reaction and downscaling to an area of 0.25um2”，具体的说通过在减小压力下借助TCNQ蒸汽侵蚀Cu基底来生长CuTCNQ；
-Z Fian等人在IEEE Transaction on Nanotechnology(卷4，第2期：238-2005年3月14日)发表的“Silver-tetracyanoquinodimethane(Ag-TCNQ)Nanostructuresand Nanodevice”，具体的说通过Ag和溶解在氰化甲烷中的TCNQ之间的反应或通过在蒸气环境中进行Ag和TCNQ的合成来生长AgTCNQ。
可选择地，可在底部电极10的暴露金属上热生长双稳态电阻转换二元金属氧化物9。如果使用铜来形成底部电极10，则所述二元氧化物可以是一价铜氧化物CuxOy。该二元金属氧化物可以是过渡金属氧化物，例如氧化钛。根据暴露的金属，可以生长氧化物，例如氧化铝、氧化钽、氧化钛、或氧化镍。
可选择的，可使用其它电阻转换材料来形成电阻转换层9。这种其它电阻转换材料的例子是硫属化物金属。硫属化物是通过元素周期表的VI组元素(例如，硫化物、硒和碲)制得的半导体玻璃。S.R.Ovshinsky和H.Fritzsche在IEEE Trans.On Elec.Dev.，(ED-20卷，第2期，1973年2月，第91-105页)中发表的“AmorphousSemiconductors for Switching，Memory，and ImagingApplications”中，其在这里通过整体参考而被并入本文。尤其是，该参考文献的段III.A和III.B披露了根据两个硫属化物材料体系的转换属性在它们之间的鉴别：
(i)在所谓的“稳定”玻璃中的阈值切换，其显示出负微分电阻和双稳态性能，从而需要最小的“保持电压”来维持高导电性状态。典型的材料是三维交联的硫属化物合金玻璃。
(ii)在“结构可逆薄膜”中的存储器转换，其可形成晶态导电路径。一种典型的组合物是与Ge-Te二元共晶体接近的Te81Ge15X4，其中X是族V或VI中的元素，例如Sb。后者的材料在玻璃状态下也显示出指示高导电性的阈值转换，而其后是使高导电性状态稳定的非结晶相到结晶相的过渡。
如果使用底部电极10的金属作为开始材料来形成电阻转换层，那么必须要考虑将要形成的电阻转换材料来选择底部电极10的材料。如果由例如金属(例如铜)和有机化合物(例如TCNQ)的共淀积来形成电阻转换层，则底部电极10的金属和有机金属化合物9中的金属可以不同。
第二金属层被沉积在摹制的介电层4、5上面以至少填充在介电层5中形成的沟槽13。如果沟槽12没有完全填充电阻转换材料9，那么该金属层还将填充沟槽12的剩余部分。典型地，沉积金属层的叠层。沉积的材料可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN。
被填充的沟槽13中的过多金属例如通过抛光或回蚀来除去。典型地对衬底2进行抛光以便除去在沟槽外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。由此形成的金属图案8提供了电阻元件的顶部或第二电极11，如图2e所示。
图2a-图2e表示用于制造根据本发明实施例的电阻元件的处理模块，所述电阻元件包括底部电极10、电阻转换层9和顶部电极11。该处理模块适于用来制造互联结构的金属镶嵌处理；尤其是在半导体处理的后端生产线(back-en-of-line)部分中制造的互连结构的金属镶嵌处理。电阻转换层9和顶部电极11是在双金属镶嵌互连模块的导孔12和沟槽13中形成的，由此电阻转换层9至少部分地填充导孔12。通过形成用于接收电阻转换层和顶部电极的开口，图2a-图2e所示实施例尤其提供有这样的优点：并不需要摹制电阻转换层9。随着电阻转换层在接收导孔12中的生长，可选择地也可以在沟槽13中部分地生长，该层9的几何形状将由导孔12和沟槽13的几何形状定义。后者可使用公知且验证的处理步骤(例如电介质沉积和摹制)来进行。顶部电极11通过完成沟槽13的填充而被向后形成。在不影响受顶部电极11保护的电阻转换层9的情况下使用抛光而能够除去多余的金属。该处理模块的优点是它独立于处理流程中的其它处理模块，并且因此能够在各种时刻将其插入到所述处理流程中。可使用相同的材料来形成底部电极(10)和顶部电极(11)。通过使用来自CMOS后端生产线的可用处理模块来制造底部电极10和顶部电极11，在制造根据本发明任一实施例的电阻转换器件时，本发明可极大地降低工艺复杂度。可通过底部电极的金属来提供电子施主。
图3a-图3e借助于示意剖面图示出了用于制造图1所示器件1的处理流程。
提供衬底2。衬底2可以是能够在其上形成这种金属镶嵌叠层的任何衬底。这种衬底的例子包括玻璃或石英衬底、陶瓷衬底、半导体衬底(例如，硅衬底)、硅绝缘衬底(SOI)、锗衬底或锗绝缘衬底(GOI)。优选的是，该衬底2是包括有源元件(例如二极管和/或如场效应晶体管或双极晶体管之类的晶体管)的半导体衬底。如果衬底2包含有源元件12，则这些有源元件可用于以电阻元件阵列的形式来选择单独的电阻元件。典型的是，有源元件(例如，二极管或晶体管)可被操作地连接至电阻元件，使得在操作中时只有所选择的电阻元件被寻址。然后所选择的电阻元件就被操作，例如被编程、擦除或读取。如果衬底2包含有源元件，那么就在衬底上面形成一个介电层，并将有源元件与将在所述衬底上形成的互连结构隔离开。该介电层已知为金属前介电层(PMD)。在该衬底2上，如图3a所示呈现第一介电层3。典型的是，该介电层3包含互连结构的第一层面6，在所述情况中该介电层3已知为金属间电介质(IMD)。介电层3的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物、氮化硅)。它们可通过沉积(例如，化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。
在该介电层3中，如图3b所示形成第一金属图案6。于此根据将要形成的金属图案6的图案和尺寸来在介电层3中蚀刻沟槽。在摹制的介电层3上面沉积第一金属层。典型的沉积金属层的叠层以至少填充在介电层3中形成的沟槽。金属图案6的材料可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN。
被填充的沟槽中的过多金属例如通过抛光或回蚀来除去。典型地对衬底2进行抛光以便除去在沟槽外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。由此形成的金属图案6提供了电阻元件的底部或第一电极10。
在提供包括底部电极10的衬底之后，使用单一的金属镶嵌互连处理模块来形成电阻转换层9。在第一金属图案6的上面，如图3c所示形成第二介电层4。该第二介电层4典型地包括多个介电层。该第二介电层4使在随后层面处出现的金属图案6、8隔开，在所述情况下该介电层已知为金属间介电层(IMD)。介电层4的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物、氮化硅)。它们可通过沉积(例如，化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。在该第二介电层4中，形成导孔来暴露底部电极10。与底部电极10相邻的介电层4中的沟槽12将构成用于限制后面形成的电阻转换材料的容器。
在与底部电极10相邻的沟槽12中，如图3c所示选择性地形成电阻转换材料9。电阻转换材料9将至少部分地填充该沟槽12。电阻转换材料9被限制于沟槽12使得电阻转换材料9不会超越沟槽12。电阻转换材料9的厚度因此将等于或小于沟槽12的高度，其中所述高度对应于第二介电层4的厚度t。
可使用各种类型的电阻转换材料来形成电阻转换层9。
电阻转换层9包括电荷转移复合物，其包含电子施主和电子受主。电子受主是由具有p电子系统的有机化合物形成的。优选的是，所述有机化合物是通过TCNQ或通过TCNQ的衍生物提供的。电子施主是由金属提供的。优选的是，该金属是Cu、Ag或K。电阻转换层9的材料可以从有机材料和有机金属半导体的组中选择：轮烷(rotaxanes)和索烃、聚亚苯基乙烯(polyphenyleneethylenes)、CuDDQ和AgDDQ(其中DDQ代表2，3-二氯-5，6-氰基-p-苯醌(2，3-dichloro-5，6-dicyano-p-benzoquinone))、CuTCNE和AgTCNE(其中TCNE代表四氰基乙烯(tetracyanoethylene))、CuTNAP和AgTNAP(其中TNAP代表四氰基萘醌二甲烷(tetracyanonaphtoquinodimethane))、以及AgTCNQ和CuTCNQ(其中TCNQ代表7，7，8，8-四氰基对醌二甲烷(7，7，8，8-tetracyano-p-quinodimethane))。
用于生长有机半导体的方法在现有技术中是已知的。例如在TCNQ的情况下，生长方法例如披露于：
-R.S.Potember等人在Applied Physics Letter 34(6)(1979年3月)中发表的“Electrical switching and memory phenolmenain CuTCNQ thin films”，具体的为通过金属铜和溶解在氰化甲烷中的TCNQ之间的反应来形成CuTCNQ。
-US6815733，具体的说通过在Al2O3层上热共淀积Cu和TCNQ来生长CuTCNQ。
-R.Muller等人在ESSDERC会议的会报(法国格勒诺布尔，第216页)中披露的“Organic CuTCNQ non-volatile memories forintegration in the CMOS backend-of-line：preparation fromgas/solid reaction and downscaling to an area of 0.25um2”，具体的说通过在减小压力下借助TCNQ蒸汽侵蚀Cu基底来生长CuTCNQ。
-Z Fian等人在IEEE Transaction on Nanotechnology(卷4，第2期：238-2005年3月14日)发表的“Silver-tetracyanoquinodimethane(Ag-TCNQ)Nanostructuresand Nanodevice”，具体的说通过Ag和溶解在氰化甲烷中的TCNQ之间的反应或通过在蒸汽环境中进行Ag和TCNQ的合成来生长AgTCNQ。
可选择的是，可在底部电极10的暴露金属上热生长双稳态电阻转换二元金属氧化物9，优选的为过渡金属二元氧化物。如果使用铜来形成底部电极10，则所述二元氧化物可以是一价铜氧化物CuxOy。根据暴露的金属，可以生长氧化物，例如氧化铝、氧化钽、氧化钛、或氧化镍。
可选择地，可使用其它电阻转换材料来形成电阻转换层9。这种其它电阻转换材料的例子是硫属化物金属。
如果使用底部电极10的金属作为开始材料来形成电阻转换层，那么必须要考虑将要形成的电阻转换材料来选择底部电极10的材料。如果由例如金属(例如铜)和有机化合物(例如TCNQ)的共淀积来形成电阻转换层，则底部电极10的金属和有机金属化合物9中的金属可以是不同的。
在第二介电层4上面，如图3d所示，形成第三介电层5。第三介电层5将出现在相同层面处的金属图案8的元件隔离开。典型地，沉积介电层5的叠层。介电层5的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物、氮化硅)。它们可通过沉积(例如，化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。在该介电层5中，根据将要形成的第二金属图案8的图案和尺寸来形成空腔13。可使沟槽13与沟槽12对齐，在这种情况下，沟槽12的直径d的量值与沟槽13的宽度w的量值基本相同。为了教示本发明的目的，在图3d所示的实施例中使沟槽13的宽度w大于沟槽12的直径d。典型的是，使沟槽12与沟槽13对齐，并且沟槽13的宽度w基本上等于沟槽12的直径d使得沟槽13不会或者只会略微的重叠沟槽12。
将用金属来填充与层4重叠的层5中的沟槽13以形成第二金属图案8。金属图案8的材料可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN。被填充的沟槽13中的过多金属例如通过抛光或回蚀来除去。典型地对衬底2进行抛光以便除去在沟槽外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。由此形成的金属图案8提供了电阻元件的顶部或第二电极11，如图3e所示。
图3a-图3e表示用于制造根据本发明实施例的电阻元件的处理模块，所述电阻元件包括底部电极10、电阻转换层9和顶部电极11。该处理模块适于用来制造互联结构的金属镶嵌处理；尤其是在半导体处理的后端生产线部分中制造的互连结构的金属镶嵌处理。电阻转换层9是在一单个金属镶嵌互连模块的导孔12中形成的，由此电阻转换层9至少部分地填充导孔12。该处理模块的优点是它独立于处理流程中的其它处理模块，并且因此能够在各种时刻将其插入到所述处理流程中。
图4a-图4e借助于示意剖面图示出了用于制造图1所示器件1的处理流程。
提供衬底2。衬底2可以是能够在其上形成这种金属镶嵌叠层的任何衬底。这种衬底的例子包括玻璃或石英衬底、陶瓷衬底、半导体衬底(例如，硅衬底)、硅绝缘衬底(SOI)、锗衬底或锗绝缘衬底(GOI)。优选地，该衬底2是包括有源元件(例如二极管和/或如场效应晶体管或双极晶体管之类的晶体管)的半导体衬底。如果衬底2包含有源元件12，则这些有源元件可用于以电阻元件阵列的形式来选择单独的电阻元件。典型的是，有源元件(例如，二极管或晶体管)可被操作地连接至电阻元件使得在操作中时只有所选择的电阻元件被寻址。然后所选择的电阻元件就被操作，例如被编程、擦除或读取。如果衬底2包含有源元件，那么就在衬底上面形成一个介电层，并将有源元件与将在所述衬底上形成的互连结构隔离开。该介电层已知为金属前介电层(PMD)。
在该衬底2上，如图4a所示存在一第一介电层3。典型的是，该介电层3包含互连结构的第一层面6，在所述情况中该介电层3已知为金属间电介质(IMD)。介电层3的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物、氮化硅)。它们可通过沉积(例如，化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。
在该介电层3中，如图4b所示形成第一金属图案6。于此根据将要形成的金属图案6的图案和尺寸来在介电层3中蚀刻沟槽。在摹制的介电层3上面沉积第一金属层。典型的沉积金属层的叠层以至少填充在介电层3中形成的沟槽。金属图案6的材料可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN。
被填充的沟槽中的过多金属例如通过抛光或回蚀来除去。典型地对衬底2进行抛光以便除去在沟槽外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。金属图案6提供了与底部电极9的连接。
在提供包括金属图案6的衬底之后，使用单一的金属镶嵌互连处理模块来形成导孔12。在第一金属图案6的上面，如图4c所示形成第二介电层4。典型地，该第二介电层4包括多个介电层。该第二介电层4使在随后层面处出现的金属图案6、8隔开，在所述情况下该介电层已知为金属间介电层(IMD)。介电层4的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物、氮化硅)。它们可通过沉积(例如，化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。在该第二介电层4中，形成导孔12以暴露底部电极10。
层4中的导孔12将用金属填充以形成朝向金属图案6的电连接。用于填充导孔12的金属可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN。填充沟槽12中的过多金属例如通过抛光或回蚀来除去。典型地对衬底2进行抛光以便除去在沟槽外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。由此形成的导孔图案12就提供了电阻元件的底部或第一电极10，如图4c所示。
在第二金属图案4的上面，如图4d所示形成第三介电层5。该第三介电层5使在相同层面上出现的金属图案8的元件分离开。典型的是，沉积介电层5的叠层。介电层5的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物、氮化硅)。它们可通过沉积(例如，化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。在该介电层5中，根据将要形成的第二金属图案8的图案和尺寸来形成沟槽13。可使沟槽13与沟槽12对齐，在所述情况下，沟槽12的直径d的量值与沟槽13的宽度w的量值基本相同。为了教示本发明的目的，在图4d所示的实施例中，使沟槽13的宽度w大于沟槽12的直径d。典型的是，使沟槽12与沟槽13对齐，并且沟槽13的宽度w基本上等于沟槽12的直径d使得沟槽13不会或者只会略微重叠沟槽12。
在沟槽13中，如图4d所示选择性地在填充导孔12的材料上形成电阻转换材料9。电阻转换材料9将仅仅部分地填充该沟槽13。电阻转换材料9的厚度因此小于沟槽13的高度，其中所述高度对应于第三介电层5的厚度h。可在底部电极10的暴露金属上热生长双稳态电阻转换二元金属氧化物9，优选的为过渡金属二元氧化物。如果使用铜来填充导孔12，则所述二元氧化物可以是一价铜氧化物CuxOy。根据暴露的金属，可以生长氧化物，例如氧化铝、氧化钽、氧化钛、或氧化镍。
电阻转换层9包括含有电子施主和电子受主的电荷转移复合物。用于生长有机半导体的方法在现有技术中是已知的。
在层4上面的层5中的沟槽13将进一步用金属填充以形成第二金属图案8。金属图案8的材料可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN。被填充的沟槽13中的过多金属例如通过抛光或回蚀来除去。典型地对衬底2进行抛光以便除去在沟槽外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。由此形成的金属图案8提供了电阻元件的顶部或第二电极11，如图4e所示。
图4a-图4e表示用于制造根据本发明实施例的电阻元件的处理模块，所述电阻元件包括底部电极10、电阻转换层9和顶部电极11。该处理模块适于用来制造互联结构的金属镶嵌处理；尤其是在半导体处理的后端生产线部分中制造的互连结构的金属镶嵌处理。电阻转换层9是在单个金属镶嵌互连模块的沟槽13中形成的，由此电阻转换层9只会部分地填充沟槽13。该处理模块的优点是它独立于处理流程中的其它处理模块，并且因此能够在各种时刻将其插入到所述处理流程中。
图5a-图5e表示用于制造根据本发明选择实施例的电阻元件的流程图。
图5a的流程图表示用于制造电阻元件的处理模块。该流程图包括如下步骤：S1-在衬底2上形成第一电极10；S2-在第一电极10上面形成介电层4，所述介电层4包括用于接收电阻转换材料9的沟槽12，所述沟槽12暴露第一电极10；S3-用电阻转换材料9至少部分地填充沟槽12，由此接触第一电极10；和S4形成用于接触电阻转换材料9的第二电极11。
图5b所示的流程图包括如下步骤：S0-提供包括有源元件的衬底2，所述有源元件将与用于对其寻址的电阻元件可操作地连接；S1-形成第一电极10，所述第一电极与一个有源元件电接触；S2-在第一电极10上面形成介电层4，所述介电层4包括用于接收电阻转换材料9的沟槽12，所述沟槽12暴露第一电极10；S3-用电阻转换材料9至少部分地填充沟槽12，由此接触第一电极10；和S4形成用于接触电阻转换材料9的第二电极11。
图5c所示的流程图包括如下步骤：S0-提供包括有源元件的衬底2，所述有源元件将与用于对其寻址的电阻元件可操作地连接；S1-形成第一电极10，所述第一电极与一个有源元件电接触；S2-在第一电极10上面形成介电层4，所述介电层4包括用于接收电阻转换材料9的沟槽12，所述沟槽12暴露第一电极10；S3-用电阻转换材料9至少部分地填充沟槽12，由此接触第一电极10；和S4形成用于接触电阻转换材料9的第二电极11并形成用于寻址电阻元件的互连结构。
图5d所示的流程图包括如下步骤：S1-在衬底上形成第一电极10；S2-在第一电极10上面形成介电层4，所述介电层4包括用于接收电阻转换材料9的沟槽12，所述沟槽12暴露第一电极10；S3-用电阻转换材料9至少部分地填充沟槽12，由此接触第一电极10；S4-形成用于接触电阻转换材料9的第二电极11；和S5形成有源元件，其将与用于寻址电阻元件的第二电极可操作地连接。
图5e所示的流程图包括如下步骤：S1-在衬底上形成第一电极10；S2-在第一电极10上面形成介电层4，所述介电层4包括用于接收电阻转换材料9的沟槽12，所述沟槽12暴露第一电极10；S3-用电阻转换材料9至少部分地填充沟槽12，由此接触第一电极10；S4-形成用于接触电阻转换材料9的第二电极11；和S5形成有源元件，其将与用于寻址电阻元件的第二电极可操作地连接；以及S6形成与这些有源元件建立电连接的互连结构。
图6a-图6e表示本发明的一个优选实施例。
如图6a所示，提供衬底2。对该衬底2进行处理以形成CMOS(互补金属氧化物硅)器件和触点。在该衬底上，在第一介电层3中形成第一金属图案6。第一介电层3是二氧化硅层和碳化硅层的叠层。用照相平版印刷术对该介电层3进行摹制以形成暴露所述触点(图6a中未示)的沟槽。所述沟槽的图案与将要形成的第一金属图案6的图案对应。然后在摹制的介电层3上沉积铜，这典型的是通过如下步骤完成的：首先溅射一个铜的薄层，然后进行电化学镀覆(ECP)铜直到所述沟槽和摹制的介电层都由铜覆盖。该铜层被平坦化(planarized)，从而暴露被填充的沟槽之间的摹制介电层3的表面，由此产生第一金属图案6。铜层的平坦化典型的是使用化学机械抛光(CMP)来实现的。
然后，如图6b所示，在包含第一金属图案6的摹制介电层3上沉积第二介电层4、5。典型的是，第二介电层4、5是碳化硅层4a、5a和二氧化硅层4b、5b的叠层。
如图6c所示，使用碳化硅层4a、5a作为蚀刻阻止层来分两步摹制所述第二介电层。现有技术中已知有各种方案可适用于形成用于在相继层面上的金属图案6、8之间建立电连接的沟槽12和用于形成另一层面的金属图案8的沟槽13。在Stanley Wolf发表的“SiliconProcessing for the VLSI ERA”(卷4，2004年，第674-679页)中，所述文献通过参考而被并入本文，其解释了双金属镶嵌互连技术。一种方案是在第一摹制步骤中，在层5b中形成一个沟槽，由此停止在层5a上。该沟槽的直径d等于沟槽12的直径。在第二摹制步骤中，在层5b中形成具有宽度w的另一个沟槽13。沟槽13的图案与将要形成的第二金属图案8的图案相应。当蚀刻这些沟槽13时，暴露层4b被进一步蚀刻，由此在该层4b中形成沟槽12。例如由于在厚度或组成成分方面4b和5b的差别导致的蚀刻时间的不同将通过使用层5a作为保护层4b的未暴露部分的蚀刻阻止层来处理。
在沟槽12内，形成电阻转换层9，如图6d所示。例如，从暴露第一电极10的沟槽12的底部生长CuTCNQ。可通过第一电极10的暴露金属铜表面与TCNQ在气相中的侵蚀反应来诱发该生长处理，于是在沟槽12中以受控的方式产生CuTCNQ线，由此至少部分地填充沟槽12。所述CuTCNQ线被限制于沟槽12中，使得电阻转换层9不会超越沟槽12。因此，电阻转换层9的厚度对应于或小于沟槽12的高度，所述高度等于第二介电层4的厚度t。
如图6e所示，顶部电极触点11被形成为第二金属图案8的一部分。典型地通过首先溅射铜的薄层，然后电化学镀覆(ECP)铜直到所述沟槽和摹制的介电层被铜覆盖，由此在摹制的介电层5上沉积铜。该铜层被平坦化，以此暴露填充沟槽13之间的摹制介电层5的表面，从而产生第二金属图案8。铜层的平坦化典型的是使用化学机械抛光(CMP)来实现的。
也可使用其它金属(例如铝)来形成电极11，因为所述结构典型的是Al/CuTCNQ/Cu。
根据本发明实施例制造的电阻元件的优点是其可量测性。图7表示出了该优点。左侧的电阻元件是通过电阻转换层9的多条线形成的，线的数量取决于沟槽12的直径d。在图7左侧所示的实施例中，生长4条纳米线。通过减小沟槽12的直径d，在沟槽12中生长的纳米线的数量将降低，直到只会生长出一个纳米线，如图7右侧上的电阻元件所示。那么沟槽12的最小直径d将对应于纳米线的最小直径。可用于量测根据本发明实施例的电阻元件的另一个几何参数是电阻转换层9的厚度。该厚度由在其中形成沟槽12的介电层4的厚度确定。通过减小该介电层的厚度，对于沟槽12的给定直径能够减小电阻元件的整体阻抗。因此介电层4的厚度可用来确定电阻元件的电阻范围，所述电阻范围例如对于操作电压、信号读出等具有影响。
根据本发明实施例的单个电阻元件或电阻元件阵列就能够被形成。
图8表示使用根据电阻转换材料被限制于沟槽中的实施例的金属镶嵌处理形成的电阻转换存储器件1。存储器件1可通过与存储器件1串联的晶体管12选择。所述晶体管被形成在衬底2中。
图9表示以图8所示结构形式示出的根据本发明任何一个实施例的这种存储器件1的阵列的示例。所述存储器阵列被构造为交叉点结构。第一金属图案6的金属线与第二金属图案8的金属线垂直。因为这些金属图案6、8是在不同层面上形成的，所以相应的金属线将彼此交叉。对于每个交叉点，一个电阻元件10-9-11与所述两个金属图案之间的选择元件12连接。图9中所示的阵列结构允许选择单个的电阻元件。上面实施例的教导可用于形成这种交叉点阵列。

Claims (24)

1.一种用于制造电阻转换器件的方法，所述器件包括底部电极、顶部电极和与所述底部电极和顶部电极接触的电阻转换材料层，其中所述方法包括：
提供包括所述底部电极的衬底；
在所述衬底上提供包括一个暴露了所述底部电极的开口的介电层；和
在所述开口中形成电阻转换材料层。
2.根据权利要求1所述的方法，其中提供介电层的步骤包括：
沉积所述介电层；
在所述介电层中形成一个沟槽；和
在所述沟槽中形成一个暴露所述底部电极的开口。
3.根据权利要求1所述的方法，其中形成电阻转换材料层的步骤包括用所述电阻转换材料层至少部分地填充所述开口，还包括：
在被至少部分地填充的开口中形成所述顶部电极。
4.根据权利要求1所述的方法，其中提供介电层和形成电阻转换材料层的步骤包括：
形成具有一个暴露了所述底部电极的开口的第一介电层；和
在所述开口中形成所述电阻层；
还包括：
形成包括一个暴露了所述电阻层的沟槽的第二介电层；和
在所述沟槽中形成所述顶部电极。
5.根据权利要求4所述的方法，其中形成电阻转换材料层的步骤包括用电阻转换材料部分地填充所述开口。
6.根据权利要求1所述的方法，其中所述衬底包括第一金属图案，并且所述底部电极被提供在所述第一金属图案中。
7.根据权利要求1所述的方法，其中所述衬底包括第一金属图案，并且所述底部电极被提供在一个与所述第一金属图案接触的导孔中，
所述步骤还包括：
在第二金属图案中形成所述顶部电极。
8.根据权利要求1所述的方法，其中所述电阻转换材料是包含电子施主和电子受主的电荷转移复合物。
9.根据权利要求8所述的方法，其中所述电阻转换材料是具有pi电子系统的有机化合物。
10.根据权利要求9所述的方法，其中所述有机化合物是由TCNQ提供的或由TCNQ的衍生物提供的。
11.根据权利要求10所述的方法，其中所述电子施主是由底部电极的金属提供的，所述金属是从包括Cu、Ag或K的组中选择的。
12.根据权利要求1所述的方法，其中所述电阻转换材料是二元金属氧化物。
13.根据权利要求12所述的方法，其中所述底部电极包括铜，而二元金属氧化物是亚铜金属氧化物。
14.根据权利要求1所述的方法，还包括形成所述顶部电极的步骤，其中形成所述顶部电极的步骤包括在所述衬底上形成一个金属层，并除去所述开口中的多余金属。
15.根据权利要求1所述的方法，其中所述电阻转换器件是非易失存储器件。
16.一种电阻转换器件，包括：
底部电极；
顶部电极；和
与所述底部电极和顶部电极接触的电阻转换材料层；
其中所述顶部电极和电阻转换材料层被包含在一个形成于介电层中的开口中。
17.根据权利要求16所述的器件，其中：
所述底部电极以第一金属图案形成；
所述顶部电极以第二金属图案形成；
所述介电层至少包括第一层和第二层，所述第一层将所述第一金属图案和第二金属图案分离开，并且所述第一层具有用于在所述第一金属图案和第二金属图案之间提供连接的开口；并且
所述电阻转换材料层被包含在第一开口中。
18.根据权利要求16所述的器件，其中所述电阻转换材料是包含电子施主和电子受主的电荷转移复合物。
19.根据权利要求18所述的器件，其中所述电阻转换材料是具有pi电子系统的有机化合物。
20.根据权利要求19所述的器件，其中所述有机化合物是由TCNQ提供的或由TCNQ的衍生物提供的。
21.根据权利要求20所述的器件，其中所述电子施主是由底部电极的金属提供的，所述金属是从包括Cu、Ag或K的组中选择的。
22.根据权利要求16所述的器件，其中所述电阻转换材料是二元金属氧化物。
23.根据权利要求22所述的方法，其中所述底部电极包括铜，而二元金属氧化物是亚铜金属氧化物。
24.根据权利要求16所述的器件，其中所述底部电极和顶部电极是由相同的材料形成的。
CN200780031861A 2006-08-31 2007-08-31 用于制造电阻转换器件的方法和由此获得的器件 Pending CN101622729A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US84135806P 2006-08-31 2006-08-31
US60/841,358 2006-08-31

Publications (1)

Publication Number Publication Date
CN101622729A true CN101622729A (zh) 2010-01-06

Family

ID=39136334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780031861A Pending CN101622729A (zh) 2006-08-31 2007-08-31 用于制造电阻转换器件的方法和由此获得的器件

Country Status (5)

Country Link
US (1) US20100090192A1 (zh)
EP (1) EP2062306A2 (zh)
JP (1) JP2010503194A (zh)
CN (1) CN101622729A (zh)
WO (1) WO2008026081A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957963A (zh) * 2016-06-29 2016-09-21 北京印刷学院 一种基于pet薄膜的模拟型纳米线阵列忆阻器及制备方法
CN106206419A (zh) * 2015-06-01 2016-12-07 株式会社日立国际电气 半导体器件的制造方法、衬底处理系统及衬底处理装置
CN111769196A (zh) * 2020-07-17 2020-10-13 厦门半导体工业技术研发有限公司 阻变存储器、阻变元件及其制备方法

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101187374B1 (ko) * 2006-12-19 2012-10-02 후지쯔 가부시끼가이샤 저항 변화 소자 및 그 제조 방법
EP2151827B1 (en) * 2008-08-07 2012-02-01 Sony Corporation Electronic device for a reconfigurable logic circuit
EP2202816B1 (en) 2008-12-24 2012-06-20 Imec Method for manufacturing a resistive switching memory device
JP2011054830A (ja) * 2009-09-03 2011-03-17 Elpida Memory Inc 相変化メモリ装置及び相変化メモリ装置の製造方法
US20110156012A1 (en) * 2009-11-12 2011-06-30 Sony Corporation Double layer hardmask for organic devices
TW201123357A (en) * 2009-11-12 2011-07-01 Sony Corp Electronic hybrid device
US8828788B2 (en) * 2010-05-11 2014-09-09 Micron Technology, Inc. Forming electrodes for chalcogenide containing devices
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8841196B1 (en) 2010-09-29 2014-09-23 Crossbar, Inc. Selective deposition of silver for non-volatile memory device fabrication
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8187945B2 (en) 2010-10-27 2012-05-29 Crossbar, Inc. Method for obtaining smooth, continuous silver film
US8258020B2 (en) 2010-11-04 2012-09-04 Crossbar Inc. Interconnects for stacked non-volatile memory device and method
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US20120309188A1 (en) * 2011-05-31 2012-12-06 Crossbar, Inc. Method to improve adhesion for a silver filled oxide via for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8946667B1 (en) 2012-04-13 2015-02-03 Crossbar, Inc. Barrier structure for a silver based RRAM and method
US8658476B1 (en) * 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9070859B1 (en) 2012-05-25 2015-06-30 Crossbar, Inc. Low temperature deposition method for polycrystalline silicon material for a non-volatile memory device
JP5779138B2 (ja) 2012-06-07 2015-09-16 株式会社東芝 分子メモリ
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US8796102B1 (en) 2012-08-29 2014-08-05 Crossbar, Inc. Device structure for a RRAM and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US9093635B2 (en) 2013-03-14 2015-07-28 Crossbar, Inc. Controlling on-state current for two-terminal memory
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US10381561B2 (en) 2018-01-10 2019-08-13 Internatoinal Business Machines Corporation Dedicated contacts for controlled electroforming of memory cells in resistive random-access memory array
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
CN100514695C (zh) * 2002-03-15 2009-07-15 阿克松技术公司 微电子可编程构件
JP2003283004A (ja) * 2002-03-26 2003-10-03 Rohm Co Ltd スイッチング素子およびその製造方法
JP2005032855A (ja) * 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
DE10355561A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Halbleiteranordnung mit nichtflüchtigen Speichern
DE102005001902B4 (de) * 2005-01-14 2009-07-02 Qimonda Ag Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einer Speicherzelle
US20060170022A1 (en) * 2005-01-31 2006-08-03 Klaus Ufert Silicon molecular hybrid storage cell

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206419A (zh) * 2015-06-01 2016-12-07 株式会社日立国际电气 半导体器件的制造方法、衬底处理系统及衬底处理装置
CN106206419B (zh) * 2015-06-01 2019-06-07 株式会社国际电气 半导体器件的制造方法、衬底处理系统及衬底处理装置
CN105957963A (zh) * 2016-06-29 2016-09-21 北京印刷学院 一种基于pet薄膜的模拟型纳米线阵列忆阻器及制备方法
CN105957963B (zh) * 2016-06-29 2018-09-21 北京印刷学院 一种基于pet薄膜的模拟型纳米线阵列忆阻器及制备方法
CN111769196A (zh) * 2020-07-17 2020-10-13 厦门半导体工业技术研发有限公司 阻变存储器、阻变元件及其制备方法
CN111769196B (zh) * 2020-07-17 2023-11-21 厦门半导体工业技术研发有限公司 阻变存储器、阻变元件及其制备方法

Also Published As

Publication number Publication date
EP2062306A2 (en) 2009-05-27
US20100090192A1 (en) 2010-04-15
WO2008026081A3 (en) 2008-08-28
WO2008026081A2 (en) 2008-03-06
JP2010503194A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
CN101622729A (zh) 用于制造电阻转换器件的方法和由此获得的器件
CN101622728B (zh) 用于在电阻转换器件中受控地形成电阻转换材料的方法和由此获得的器件
US7394088B2 (en) Thermally contained/insulated phase change memory device and method (combined)
US8173987B2 (en) Integrated circuit 3D phase change memory array and manufacturing method
CN100563040C (zh) 相变化存储单元及其制造方法
CN102918647B (zh) 非易失性存储装置及其制造方法
CN101083298B (zh) 具有缩减活性面积及接触面积的电阻式随机存取存储单元
TW201801300A (zh) 積體電路及其製造方法
CN100543966C (zh) 用以制造存储元件的方法
TW201803168A (zh) 具有高耐久性之相變化記憶體的積體電路及其製造方法
TW200834912A (en) Memory cell device with coplanar electrode surface and method
US8178379B2 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US7732888B2 (en) Integrated circuit, method for manufacturing an integrated circuit, memory cell array, memory module, and device
US11437571B2 (en) Integration of selector on confined phase change memory
US20090146131A1 (en) Integrated Circuit, and Method for Manufacturing an Integrated Circuit
US20080253165A1 (en) Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
US7599211B2 (en) Integrated circuit, resistivity changing memory device, memory module and method of fabricating an integrated circuit
CN113130533B (zh) 半导体器件及其形成方法
US20070267669A1 (en) Phase-changeable memory device and method of manufacturing the same
EP2153477B1 (en) Non-volatile memory device
CN112086556A (zh) 存储器单元及其形成方法
US20090225580A1 (en) Integrated Circuit, Memory Module, and Method of Manufacturing an Integrated Circuit
CN116685151A (zh) 存储器器件以及形成存储器结构的方法
CN116584171A (zh) 存储器装置阵列中的均匀电压降

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100106