CN111769196B - 阻变存储器、阻变元件及其制备方法 - Google Patents
阻变存储器、阻变元件及其制备方法 Download PDFInfo
- Publication number
- CN111769196B CN111769196B CN202010692570.7A CN202010692570A CN111769196B CN 111769196 B CN111769196 B CN 111769196B CN 202010692570 A CN202010692570 A CN 202010692570A CN 111769196 B CN111769196 B CN 111769196B
- Authority
- CN
- China
- Prior art keywords
- resistive
- layer
- resistance change
- bottom electrode
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 230000008859 change Effects 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 238000000227 grinding Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 6
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000004590 computer program Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种阻变元件的制备方法，包括以下步骤：对衬底层进行刻蚀以形成多个过孔，并在所述衬底层上沉积第一金属层，以及对所述第一金属层进行表面磨平，以在每个过孔内形成底电极；在磨平后的衬底层上沉积阻变层，并对所述阻变层进行刻蚀以使每个底电极对应的位置保留阻变块；在保留所述阻变块的衬底层上沉积电介质层，并对所述电介质层进行刻蚀以使每个阻变块对应的位置打开通道；在每个通道沉积第二金属层，以形成顶电极。本发明的制备方法能够使导电丝成形地聚集在阻变元件的有效区域，分布均匀且统一，大大提高阻变元件的性能。本发明还公开了一种阻变元件以及具有其的阻变存储器。
Description
技术领域
本发明涉及存储技术领域，特别涉及一种阻变元件的制备方法、一种阻变元件以及一种具有该阻变元件的阻变存储器。
背景技术
相关技术中，阻变元件由底电极、阻变层和顶电极构成，阻变层位于顶电极和底电极之间，一般通过对阻变元件外加电压，能够在阻变层中形成导电丝，从而通过导电丝的形成和断裂来实现低阻态和高阻态。
然而，现有的阻变元件通常采用电浆刻蚀的工艺制备而成，这就导致阻变元件的阻变层容易出现电浆损伤，而阻变层电浆损伤容易造成元件和元件间阻值分布大，由于导电丝成形位置将随阻值变化而变化，从而造成阻变层中所形成的导电丝位置随机且大小差异较大，严重影响阻变元件的有效区域，进而造成高阻态和低阻态无法判断的情况，影响阻变存储器的使用效果。
发明内容
本发明旨在至少从一定程度上解决上述技术中的技术问题之一。为此，本发明的一个目的在于提出一种阻变元件的制备方法，能够使导电丝成形地聚集在阻变元件的有效区域，分布均匀且统一，大大提高阻变元件的性能，并且刻蚀工艺简单可靠。
本发明的第二个目的在于提出一种阻变元件。
本发明的第三个目的在于提出一种阻变存储器。
为达到上述目的，本发明第一方面实施例提出的一种阻变元件的制备方法，包括以下步骤：S1，对衬底层进行刻蚀以形成多个过孔，并在所述衬底层上沉积第一金属层，以及对所述第一金属层进行表面磨平，以在每个过孔内形成底电极；S2，在磨平后的衬底层上沉积阻变层，并对所述阻变层进行刻蚀以使每个底电极对应的位置保留阻变块；S3，在保留所述阻变块的衬底层上沉积电介质层，并对所述电介质层进行刻蚀以使每个阻变块对应的位置打开通道；S4，在每个通道沉积第二金属层，以形成顶电极。
根据本发明实施例的阻变元件的制备方法，首先采用刻蚀工艺对衬底层进行过孔加工以在衬底层上形成多个过孔，并在带有过孔的衬底层上沉积第一金属层，以及对第一金属层进行表面磨平，以在每个过孔内形成底电极，然后在磨平后的衬底层上沉积阻变层，并对阻变层进行刻蚀以使每个底电极对应的位置保留阻变块，接着在保留阻变块的衬底层上沉积电介质层，并对电介质层进行刻蚀以使每个阻变块对应的位置打开通道，最后在每个通道沉积第二金属层来形成顶电极，从而多次采用沉积工艺，能够减少蚀刻材料复杂程度，并且基于上述先后的工艺时序能够使导电丝成形地聚集在阻变元件的有效区域例如顶/底电极处，分布均匀且统一，大大提高阻变元件的性能，此外，刻蚀工艺简单可靠。
另外，根据本发明上述实施例提出的阻变元件的制备方法还可以具有如下附加的技术特征：
可选地，根据本发明的一个实施例，所述阻变块完全覆盖对应的过孔，以使所述阻变块的宽度大于所述底电极的宽度。
可选地，根据本发明的一个实施例，每个通道的直径小于所述阻变块的宽度，以使所述顶电极的宽度小于所述阻变块的宽度。
可选地，根据本发明的一个实施例，所述顶电极位于所述阻变块的正中间上侧，所述底电极位于所述阻变块的正中间下侧。
可选地，根据本发明的一个实施例，所述衬底层为氧化物介电层，所述第一金属层和所述第二金属层分别为钛、钽、氮化钛或氮化钽中的一种或多种。
可选地，根据本发明的一个实施例，所述阻变层为过渡金属氧化物。
可选地，根据本发明的一个实施例，采用CMP工艺对所述第一金属层进行表面磨平。
为达到上述目的，本发明第二方面实施例提出了一种阻变元件，采用上述的制备方法制成。
根据本发明实施例的阻变元件，导电丝能够成形地聚集在有效区域例如顶/底电极处，分布均匀且统一，大大提高了阻变性能，并且通过顶底电极结构的改变，能够使得电浆损伤区域失效，无需再进行氧化处理。
另外，根据本发明上述实施例提出的阻变元件还可以具有如下附加的技术特征：
可选地，在本发明的一个实施例中，所述顶电极的宽度和所述底电极的宽度均小于所述阻变块的宽度。
此外，本发明实施例还提出了一种阻变存储器，其包括多个上述的阻变元件，多个所述阻变元件呈阵列排布。
本发明实施例的阻变存储器，每个阻变元件的导电丝能够成形地聚集在有效区域例如顶/底电极处，分布均匀且统一，大大提高了阻变性能，从而提高了使用效果。
附图说明
图1为根据本发明实施例的阻变元件的制备方法的流程图；
图2A-图2H为根据本发明一个实施例的阻变元件的制备过程示意图；
图3为根据本发明一个实施例的阻变元件的结构示意图；
图4为传统的阻变元件的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
本发明实施例的阻变元件的制备方法，首先采用刻蚀工艺对衬底层进行过孔加工以在衬底层上形成多个过孔，并在带有过孔的衬底层上沉积第一金属层，以及对第一金属层进行表面磨平，以在每个过孔内形成底电极，然后在磨平后的衬底层上沉积阻变层，并对阻变层进行刻蚀以使每个底电极对应的位置保留阻变块，接着在保留阻变块的衬底层上沉积电介质层，并对电介质层进行刻蚀以使每个阻变块对应的位置打开通道，最后在每个通道沉积第二金属层来形成顶电极，从而制得的阻变元件中，顶电极的宽度和底电极的宽度均小于阻变块的宽度，使得导电丝能够成形地聚集在阻变元件的有效区域例如顶/底电极处，分布均匀且统一，大大提高阻变元件的性能。
为了更好的理解上述技术方案，下面将参照附图更详细地描述本发明的示例性实施例。虽然附图中显示了本发明的示例性实施例，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
下面就参照附图来描述本发明实施例的阻变元件的制备方法、阻变元件以及阻变存储器。
图1为根据本发明实施例的阻变元件的制备方法的流程图。如图1所示，该阻变元件的制备方法包括以下步骤：
S1，对衬底层进行刻蚀以形成多个过孔，并在衬底层上沉积第一金属层，以及对第一金属层进行表面磨平，以在每个过孔内形成底电极。
可选地，作为一个实施例，如图2A所示，首先可利用蚀刻工艺对衬底层进行VIA加工，从而在衬底层上形成多个过孔。
其中，衬底层可以为氧化物介电层，例如二氧化硅。
然后，如图2B所示，在带有过孔的衬底层表面沉积第一金属层，其中，第一金属层可以为钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)中的一种或多种，当然也可以是其它可作为阻变元件的底电极的金属材料，这里不做具体限定。
其中，沉积工艺可以为物理气相沉积工艺。
最后，如图2C所示，在第一金属层表面进行磨平工艺，从而在每个过孔内形成底电极。
其中，作为一个实施例，可采用CMP工艺对所述第一金属层进行表面磨平。
S2，在磨平后的衬底层上沉积阻变层，并对阻变层进行刻蚀以使每个底电极对应的位置保留阻变块。
具体地，如图2D所示，先在衬底层表面沉积阻变层，例如采用物理气相沉积工艺进行阻变层沉积；然后采用刻蚀工艺对阻变层进行刻蚀，从而在每个底电极上方形成阻变块，阻变块完全覆盖对应的过孔，以使所述阻变块的宽度大于所述底电极的宽度，具体如图2E所示。
可选地，作为一个实施例，阻变层可以为过渡金属氧化物，例如可以是二元过渡金属氧化物或者三元过渡金属氧化物。具体地，在本发明的一些实施例中，可以是氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)或氧化钽(TaOx)。
S3，在保留阻变块的衬底层上沉积电介质层，并对电介质层进行刻蚀以使每个阻变块对应的位置打开通道。
具体地，如图2F所示，先可采用物理气相沉积工艺完成电介质在衬底层上的沉积，电介质层完全覆盖衬底层上的阻变块；然后采用刻蚀工艺对电介质层进行刻蚀，以打开通道，即在每个阻变块的相应位置打开通道，并且通道的直径小于阻变块的宽度，具体如图2G所示。
S4，在每个通道沉积第二金属层，以形成顶电极。
具体地，如图2H所示，可采用物理气相沉积工艺在每个通道实现顶电极金属层的沉积，使得顶电极的宽度小于阻变块的宽度。
其中，作为一个实施例，第二金属层也可以为钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)中的一种或多种。同样地，第二金属层当然也可以是其它可作为阻变元件的底电极的金属材料，这里不做具体限定。
在本发明的实施例中，采用沉积工艺来制成顶电极，能够避免等离子对顶电极轰击，并且在每个通道沉积金属层来形成顶电极，可以大大减少顶电极氧化物的沉积。
并且，在整个制备过程中，先后采用刻蚀工艺和沉积工艺进行交叉，能够简化刻蚀工艺，减少刻蚀材料复杂程度，并且有利于聚拢导电丝成形过程，使得导电丝成形聚集在顶/底电极处，分布均匀且统一，大大提高了阻变性能。此外，还能够使得电浆损伤区域失效，无需再进行氧化处理，工艺简洁可靠。
在本发明的一个实施例中，如图2H所示，所述顶电极位于所述阻变块的正中间上侧，所述底电极位于所述阻变块的正中间下侧，可以有效避开电浆损伤区域，并且底电极和顶电极的体积相对较小，便于导电丝聚集在阻变元件的有效区域，因此利用顶电极和底电极结构的改变，聚拢阻变元件有效区域，使得电浆损伤区域失效，提升阻变元件的阻变性能。
根据本发明实施例的阻变元件的制备方法，首先采用刻蚀工艺对衬底层进行过孔加工以在衬底层上形成多个过孔，并在带有过孔的衬底层上沉积第一金属层，以及对第一金属层进行表面磨平，以在每个过孔内形成底电极，然后在磨平后的衬底层上沉积阻变层，并对阻变层进行刻蚀以使每个底电极对应的位置保留阻变块，接着在保留阻变块的衬底层上沉积电介质层，并对电介质层进行刻蚀以使每个阻变块对应的位置打开通道，最后在每个通道沉积第二金属层来形成顶电极，从而多次采用沉积工艺，能够减少蚀刻材料复杂程度，并且基于上述先后的工艺时序能够使导电丝成形地聚集在阻变元件的有效区域例如顶/底电极处，分布均匀且统一，大大提高阻变元件的性能，此外，刻蚀工艺简单可靠。
如图3所示，本发明的一个实施例的阻变元件，采用上述的制备方法制成。
可选地，顶电极的宽度和底电极的宽度均小于阻变块的宽度，使得导电丝成形统一，聚拢在阻变元件的有效区域。
具体地，从图3所示的阻变元件与图4所示的阻变元件对比可知，图4所示的传统平面式阻变元件采用整体刻蚀制成，蚀刻工艺面临轮廓的挑战，尤其是电浆刻蚀本质上会带来对材料的损伤，从而导致传统平面式阻变元件阻变功能层容易受到电浆损伤，而阻变层电浆损伤又容易造成元件和元件间阻值分布大、阻变层电浆损伤区域需要进行氧化处理，进而导电丝成形位置将随阻值变化而变化，造成阻变层中所形成的导电丝位置随机且大小差异较大，严重影响阻变元件的有效区域。如图3所示，本发明实施例的导电丝成形统一，聚拢在阻变元件的有效区域，即导电丝成形聚集在顶/底电极处，基于阻变区域与顶/底电极的宽度对比可知，导电丝成形统一性能够提高50％，并且利用顶电极和底电极结构的改变，能够使得电浆损伤区域失效，简化整个加工流程，聚拢导电丝成形过程，大大提高了阻变元件的阻变性能。
根据本发明实施例的阻变元件，导电丝能够成形地聚集在有效区域例如顶/底电极处，分布均匀且统一，大大提高了阻变性能，并且通过顶底电极结构的改变，能够使得电浆损伤区域失效，无需再进行氧化处理。
此外，本发明实施例还提出了一种阻变存储器，其包括多个上述的阻变元件，多个所述阻变元件呈阵列排布。
本发明实施例的阻变存储器，每个阻变元件的导电丝能够成形地聚集在有效区域例如顶/底电极处，分布均匀且统一，大大提高了阻变性能，从而提高了使用效果。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
应当注意的是，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不应理解为必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (7)
1.一种阻变元件的制备方法，其特征在于，包括以下步骤：
S1，对衬底层进行刻蚀以形成多个过孔，并在所述衬底层上沉积第一金属层，以及对所述第一金属层进行表面磨平，以在每个过孔内形成底电极；
S2，在磨平后的衬底层上沉积阻变层，并对所述阻变层进行刻蚀以使每个底电极对应的位置保留阻变块；
S3，在保留所述阻变块的衬底层上沉积电介质层，并对所述电介质层进行刻蚀以使每个阻变块对应的位置打开通道；
S4，在每个通道沉积第二金属层，以形成顶电极；
其中，所述阻变块完全覆盖对应的过孔，以使所述阻变块的宽度大于所述底电极的宽度；
每个通道的直径小于所述阻变块的宽度，以使所述顶电极的宽度小于所述阻变块的宽度。
2.如权利要求1所述的阻变元件的制备方法，其特征在于，所述顶电极位于所述阻变块的正中间上侧，所述底电极位于所述阻变块的正中间下侧。
3.如权利要求1-2中任一项所述的阻变元件的制备方法，其特征在于，所述衬底层为氧化物介电层，所述第一金属层和所述第二金属层分别为钛、钽、氮化钛或氮化钽中的一种或多种。
4.如权利要求1-2中任一项所述的阻变元件的制备方法，其特征在于，所述阻变层为过渡金属氧化物。
5.如权利要求1-2中任一项所述的阻变元件的制备方法，其特征在于，采用CMP工艺对所述第一金属层进行表面磨平。
6.一种阻变元件，其特征在于，采用如权利要求1-5中任一项所述的制备方法制成。
7.一种阻变存储器，其特征在于，包括多个如权利要求6所述的阻变元件，多个所述阻变元件呈阵列排布。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010692570.7A CN111769196B (zh) | 2020-07-17 | 2020-07-17 | 阻变存储器、阻变元件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010692570.7A CN111769196B (zh) | 2020-07-17 | 2020-07-17 | 阻变存储器、阻变元件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111769196A CN111769196A (zh) | 2020-10-13 |
| CN111769196B true CN111769196B (zh) | 2023-11-21 |
Family
ID=72728403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010692570.7A Active CN111769196B (zh) | 2020-07-17 | 2020-07-17 | 阻变存储器、阻变元件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111769196B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380947B (zh) * | 2021-05-21 | 2023-12-19 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
| CN114220914A (zh) * | 2021-11-22 | 2022-03-22 | 厦门半导体工业技术研发有限公司 | 一种线性阻变元件及制备方法 |
| CN116649018A (zh) * | 2021-12-21 | 2023-08-25 | 华为技术有限公司 | 阻变存储器及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101622729A (zh) * | 2006-08-31 | 2010-01-06 | 校际微电子中心 | 用于制造电阻转换器件的方法和由此获得的器件 |
| CN103715353A (zh) * | 2012-09-28 | 2014-04-09 | 台湾积体电路制造股份有限公司 | 可变电阻存储结构及其形成方法 |
| CN108963070A (zh) * | 2017-05-18 | 2018-12-07 | 中国科学院微电子研究所 | 一种阻变存储器及其制作方法 |
| CN109390466A (zh) * | 2017-08-02 | 2019-02-26 | 台湾积体电路制造股份有限公司 | 电阻式随机存取存储器（rram）单元及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10319908B2 (en) * | 2014-05-01 | 2019-06-11 | Crossbar, Inc. | Integrative resistive memory in backend metal layers |
-
2020
- 2020-07-17 CN CN202010692570.7A patent/CN111769196B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101622729A (zh) * | 2006-08-31 | 2010-01-06 | 校际微电子中心 | 用于制造电阻转换器件的方法和由此获得的器件 |
| CN103715353A (zh) * | 2012-09-28 | 2014-04-09 | 台湾积体电路制造股份有限公司 | 可变电阻存储结构及其形成方法 |
| CN108963070A (zh) * | 2017-05-18 | 2018-12-07 | 中国科学院微电子研究所 | 一种阻变存储器及其制作方法 |
| CN109390466A (zh) * | 2017-08-02 | 2019-02-26 | 台湾积体电路制造股份有限公司 | 电阻式随机存取存储器（rram）单元及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111769196A (zh) | 2020-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111769196B (zh) | 阻变存储器、阻变元件及其制备方法 | |
| TWI374561B (en) | Resistive memory device and method of fabricating the same | |
| CN104347631B (zh) | 使用组合间隔件的rram结构和工艺 | |
| US20120235112A1 (en) | Resistive switching memory and method for manufacturing the same | |
| US8916847B2 (en) | Variable resistance memory device and method for fabricating the same | |
| WO2007116749A1 (ja) | 不揮発性記憶素子及びその製造方法 | |
| US8987695B2 (en) | Variable resistance memory device and method for fabricating the same | |
| CN106206937A (zh) | 具有金属保护层的可变电阻式存储器及其制造方法 | |
| US8345463B2 (en) | Resistive memory device and method for fabricating the same | |
| CN111584711B (zh) | 一种rram器件及形成rram器件的方法 | |
| US9490427B2 (en) | Resistive random access memory cell structure | |
| CN112018234B (zh) | 半导体器件和半导体器件的制造方法 | |
| EP2997597A1 (en) | Nanochannel array of nanowires for resistive memory devices | |
| US20130320284A1 (en) | Field focusing features in a reram cell | |
| US11653583B2 (en) | Resistive random access memories and method for fabricating the same | |
| US10636967B2 (en) | Method for manufacturing electrode and resistive random access memory | |
| US9577189B2 (en) | Method for forming RRAM cell including V-shaped structure | |
| US20230144512A1 (en) | Resistive switching memory, resistive switching element and manufacturing method for the same | |
| US9153781B2 (en) | Method for manufacturing resistive random access storage unit | |
| CN110176471A (zh) | 交叉点阵列器件及其制造方法 | |
| CN111640863B (zh) | 一种半导体集成电路器件及其制造方法 | |
| US20140021432A1 (en) | Variable resistance memory device and method for fabricating the same | |
| CN108134008B (zh) | 电阻转换存储器元件及其制造方法 | |
| TW201322375A (zh) | 具有改良切換特性之電阻式隨機存取記憶體器件 | |
| WO2016111699A1 (en) | Sidewall spacers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |