TW201322375A - 具有改良切換特性之電阻式隨機存取記憶體器件 - Google Patents
具有改良切換特性之電阻式隨機存取記憶體器件 Download PDFInfo
- Publication number
- TW201322375A TW201322375A TW101130886A TW101130886A TW201322375A TW 201322375 A TW201322375 A TW 201322375A TW 101130886 A TW101130886 A TW 101130886A TW 101130886 A TW101130886 A TW 101130886A TW 201322375 A TW201322375 A TW 201322375A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- random access
- access memory
- memory device
- resistive random
- Prior art date
Links
- 239000003792 electrolyte Substances 0.000 claims abstract description 92
- 230000002093 peripheral effect Effects 0.000 claims abstract description 28
- 150000002500 ions Chemical class 0.000 claims description 76
- 125000006850 spacer group Chemical group 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 42
- 239000004020 conductor Substances 0.000 claims description 37
- 239000012212 insulator Substances 0.000 claims description 37
- 239000002001 electrolyte material Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 8
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 8
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 229910052946 acanthite Inorganic materials 0.000 claims description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims description 4
- XUARKZBEFFVFRG-UHFFFAOYSA-N silver sulfide Chemical compound [S-2].[Ag+].[Ag+] XUARKZBEFFVFRG-UHFFFAOYSA-N 0.000 claims description 4
- 229940056910 silver sulfide Drugs 0.000 claims description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 claims description 4
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 3
- 239000005751 Copper oxide Substances 0.000 claims description 3
- 229910000431 copper oxide Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- ZEGFMFQPWDMMEP-UHFFFAOYSA-N strontium;sulfide Chemical compound [S-2].[Sr+2] ZEGFMFQPWDMMEP-UHFFFAOYSA-N 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 5
- BCTHFFLRHBNYHU-UHFFFAOYSA-N strontium;selenium(2-) Chemical compound [Se-2].[Sr+2] BCTHFFLRHBNYHU-UHFFFAOYSA-N 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- 238000010586 diagram Methods 0.000 description 20
- 230000005684 electric field Effects 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 230000004907 flux Effects 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 229910000990 Ni alloy Inorganic materials 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- HZEWFHLRYVTOIW-UHFFFAOYSA-N [Ti].[Ni] Chemical compound [Ti].[Ni] HZEWFHLRYVTOIW-UHFFFAOYSA-N 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 239000007784 solid electrolyte Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- FBGGJHZVZAAUKJ-UHFFFAOYSA-N bismuth selenide Chemical compound [Se-2].[Se-2].[Se-2].[Bi+3].[Bi+3] FBGGJHZVZAAUKJ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- OPSQCCUNFWHTPJ-UHFFFAOYSA-N lanthanum(3+);selenium(2-) Chemical compound [Se-2].[Se-2].[Se-2].[La+3].[La+3] OPSQCCUNFWHTPJ-UHFFFAOYSA-N 0.000 description 1
- YTYSNXOWNOTGMY-UHFFFAOYSA-N lanthanum(3+);trisulfide Chemical compound [S-2].[S-2].[S-2].[La+3].[La+3] YTYSNXOWNOTGMY-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本發明揭示一種電阻式隨機存取記憶體器件，其包含：一第一電極；一第二電極；一電解質層，其位於該第一電極與該第二電極之間。該第一電極具有在平行於該電解質層之一平面中被一周邊區圍繞之一中心區，且該第一電極包含一突出部，該突出部在該中心區中比在該周邊區中更大程度地延伸至該電解質層中以使得該電解質層在該中心區中比在該周邊區中薄。
Description
電阻式隨機存取記憶體(RRAM)器件係基於電阻式隨機存取記憶體器件之電阻(亦即，電阻式隨機存取記憶體器件之電極之間的電阻)儲存資料之記憶體器件。舉例而言，處於一低電阻狀態(稱作一「設定」狀態)中之一電阻式隨機存取記憶體器件可對應於一邏輯「1」且處於一高電阻狀態(稱作一「重設」狀態)中之一電阻式隨機存取記憶體器件可對應於一邏輯「0」。現存電阻式隨機存取記憶體器件具有若干個問題。一個問題在於相比於自一重設狀態切換至一設定狀態，現存電阻式隨機存取記憶體器件自該設定狀態切換至該重設狀態需要更多時間及/或更多電流。舉例而言，對於一既定電流，將一電阻式隨機存取記憶體器件自設定狀態切換至重設狀態所需要之時間大於將電阻式隨機存取記憶體器件自重設狀態切換至設定狀態所需要之時間。電阻式隨機存取記憶體器件之此切換特性至少部分地係由該電阻式隨機存取記憶體器件中導電細絲之形成方式造成。另一問題在於現存電阻式隨機存取記憶體器件在重設狀態中具有一大型電阻值分佈。針對一電阻式隨機存取記憶體器件之重設狀態之此電阻值分佈至少部分地係由存在於電阻式隨機存取記憶體器件之一先前設定狀態中之導電細絲之數目及大小造成。此大型電阻值分佈需要在設定狀態與重設狀態之間增加雜訊餘裕。因此，將非常期望提供沒有上文所提及之問題之一電阻式隨機存取
記憶體器件。
在某些實施方案中，一電阻式隨機存取記憶體器件包含：一第一電極；一第二電極；一電解質層，其位於該第一電極與該第二電極之間。該第一電極包含一突出部，該突出部以在一中心區中比在圍繞該中心區之一周邊區中更大程度地朝向該第二電極延伸至該電解質層中以使得該電解質層在該中心區中比在該周邊區中薄。
在某些實施例中，一種製造電阻式隨機存取記憶體器件之方法包括：提供一基板；形成在該基板上沿一第一方向排列之伸長第一電極；在該等第一電極上方沈積一絕緣體層；在該絕緣體層中與該等第一電極對準地形成一第一腔陣列；將電解質材料沈積至該等第一腔中；回蝕該電解質材料；將間隔件材料沈積至該等第一腔中；且蝕刻該間隔件材料及該電解質材料以界定第二腔，相比於圍繞該中心部分之一周邊部分中之電解質材料，該等第二腔中之每一者進一步延伸至一中心部分中之該電解質材料中。該方法進一步包括製作沿正交於該第一方向之一第二方向排列之伸長第二電極，該等第二電極填充該等第二腔。
以下說明包括體現說明性實施例之系統、方法及技術之實例。出於闡釋之目的，在以下說明中，陳述了大量具體細節以便提供對各項實施例之一理解。然而，將顯而易見，可在沒有此等具體細節之情形下實踐所揭示之標的物
之實施例。
亦將理解，儘管本文中使用措辭第一、第二等來闡述各種元件，但此等元件不應受限於此等措辭。此等措辭僅用來區分各元件。舉例而言，可將一第一節點稱作一第二節點，且類似地，可將一第二節點稱作一第一節點，此並不背離該等實施例之範疇。該第一節點及該第二節點均係節點，但其並非相同節點。
本文實施例之說明書中所使用之用辭僅出於闡述特定實施例之目的，而非意欲限制該等實施例。如在該等實施例之說明及隨附申請專利範圍中所使用，單數形式「一(a)」、「一(an)」及「該(the)」亦意欲包括複數形式，除非上下文另有明確指示。亦將理解，本文中所使用之措辭「及/或」指代且囊括相關聯列舉項目中之一或多者之任一或所有可能組合。將進一步理解，當本說明書中使用措辭「包含(comprise)」及/或「包含(comprising)」時，其係載明存在所述特徵、整數、步驟、操作、元件及/或組件但並不排除存在或添加其他特徵、整數、步驟、操作、元件、組件及/或其群組中之一或多者。
某些實施例提供一電阻式隨機存取記憶體器件，其具有其中電阻式隨機存取記憶體器件中之電解質之厚度薄於一周邊區中之電解質之厚度之一中心區。在此等實施例中，當電阻式隨機存取記憶體器件處於重設狀態中時，該電阻式隨機存取記憶體器件具有一較小型電阻值(亦即，電阻
式隨機存取記憶體器件之電極之間的電阻)分佈。此外，電阻式隨機存取記憶體器件自設定狀態切換至重設狀態需要較少時間。下文更詳細地闡述此等實施例。
圖1係圖解說明一習用電阻式隨機存取記憶體器件(此可組成一電阻式隨機存取記憶體單元或電阻式隨機存取記憶體記憶體單元之部分)之一圖式。電阻式隨機存取記憶體器件包括一惰性電極102、一離子源電極106及惰性電極102與離子源電極106之間的一電解質104。在此說明書中，使用措辭「惰性」來指代「化學惰性」且使用措辭「導體」來指代一導電體。如圖1中所圖解說明，惰性電極102及離子源電極106係實質上彼此平行之實質上平坦之表面。在某些實施例中，惰性電極102係一惰性導體之一層或一非惰性導體之一層，其具有將該非惰性導體與電解質分離之一惰性材料覆蓋物。一惰性導體之實例係鉑、鎳、鎢、鈦、鈦-鎳合金及氮化鈦。一非惰性導體之實例係銅、鎳、鎢、鈦、鈦-鎳合金及氮化鈦。在某些實施例中，離子源電極106係由一離子源材料構成。一離子源材料之實例包括銅、銀、金或其合金。在某些實施例中，電解質104係一固態電解質。一固態電解質之實例係硒化鍺、硫化鍺、硫化銀、二氧化矽、氧化鉿、氧化銅及氧化鎢。用於惰性電極102、離子源電極106及電解質104之上文所提及之材料可分別用於下文所闡述之惰性電極、離子源電極及電解質中之任一者。
將一電阻式隨機存取記憶體器件自一設定狀態切換至一
重設狀態(稱作「重設」電阻式隨機存取記憶體器件)之過程及將一電阻式隨機存取記憶體器件自重設狀態切換至設定狀態(稱作「設定」電阻式隨機存取記憶體器件)之過程係基於離子注入及運送至電阻式隨機存取記憶體器件之離子源電極及自電阻式隨機存取記憶體器件之離子源電極注入及運送離子。該等離子造成與電阻式隨機存取記憶體器件之電解質中之可移動載子之一氧化還原反應。下文參考圖2A至圖2D更詳細地闡述此等過程。
圖2A係圖解說明圖1中所圖解說明之習用電阻式隨機存取記憶體器件之一設定操作之一圖式。為設定一電阻式隨機存取記憶體器件，參考惰性電極102將一正「設定」電壓施加至離子源電極206。該設定電壓跨越電解質104形成一電場。該電場致使離子202(例如，圖2A中之設定離子通量)自離子源電極106移動穿過電解質104至惰性電極102。在此過程期間，藉由惰性電極所供應之電子減小離子202以形成自惰性電極102朝向離子源電極106延伸之導電細絲。此過程繼續直至至少一個細絲橋接該等電極之間的空隙以在惰性電極102與離子源電極106之間形成一導電路徑為止。當至少一個細絲連接電阻式隨機存取記憶體器件之電極時，電阻式隨機存取記憶體器件處於設定狀態中。該細絲在電阻式隨機存取記憶體器件之惰性電極102與離子源電極106之間提供一低電阻導電路徑。圖2B圖解說明在惰性電極102與離子源電極106之間形成一導電路徑之一細絲212。如圖2B中所圖解說明，設定操作在電解質104中形
成具有變化長度之額外細絲，但該等額外細絲沒有足夠長度連接電極102與106。細絲212(亦即，在惰性電極102與離子源電極106之間形成一導電路徑之第一細絲)稱作「初級細絲」且額外細絲稱作「次級細絲」。
圖2C圖解說明圖1中所圖解說明之習用電阻式隨機存取記憶體器件之一重設操作。為了重設一電阻式隨機存取記憶體器件，參考惰性電極102將一負「重設」電壓施加至離子源電極206。該重設電壓形成一電場，該電場致使細絲溶解成朝向離子源電極106運送之可移動離子。如圖2C中所圖解說明，將離子202(例如，圖2C中之重設離子通量)(例如，自電解質104中之細絲212及次級細絲)向回運送至離子源電極。重設操作受正電荷(例如，電洞)之可用性限制以氧化金屬表面且形成可移動穿過電解質之離子。當初級細絲藉由重設操作而與惰性電極102斷開時，該等正電荷傳導穿過高電阻電解質104且剩餘細絲之氧化顯著變慢。因此，可將重設過程視為自限制的，且電阻式隨機存取記憶體器件在重設操作停止之後的最終電阻值取決於緊在前之設定操作所形成之細絲之數目及該等細絲之各別長度(穿過電解質至次級細絲之路徑之導電性取決於該等各別長度)。
當電阻式隨機存取記憶體器件處於設定狀態中時電阻式隨機存取記憶體器件之電極之間的電阻獨立於該等電極之面積，此乃因電阻式隨機存取記憶體器件之該等電極之間的電阻係由在電阻式隨機存取記憶體器件之該等電極之間
提供一導電路徑之初級細絲之導電性質判定。相反，當電阻式隨機存取記憶體器件處於重設狀態中時電阻式隨機存取記憶體器件之電阻取決於該等電極之面積及電極表面之形態(例如，跨越該等電極之表面之導電細絲之數目及長度)。處於重設狀態中之惰性電極102之表面之形態又取決於由緊在前之設定操作引起之惰性電極之表面之形態。
在圖2C中所圖解說明之實例中，細絲212定位於電阻式隨機存取記憶體器件之中心。因此，在此實例中重設離子通量關於細絲212實質上放射狀地對稱，且自初級細絲之整個表面移除材料。若一初級細絲替代性地形成於電阻式隨機存取記憶體器件之邊緣處或其附近，則重設離子通量關於該初級細絲放射狀地對稱。舉例而言，圖2D圖解說明一電阻式隨機存取記憶體器件中之一重設操作，在該電阻式隨機存取記憶體器件中一初級細絲232在緊之前之設定操作期間形成於電極102、106之周邊處。在此實例中，初級細絲232藉由重設操作溶解之速率實質上小於圖2C中所展示之實例中之速率，此乃因自初級細絲232之表面之僅一部分移除了材料。因此，重設圖2D中所圖解說明之電阻式隨機存取記憶體器件所需要之時間實質上長於具有圖2C中所圖解說明之一中心定位之初級細絲212之電阻式隨機存取記憶體器件之時間。在具有諸多電阻式隨機存取記憶體單元之一記憶體器件中(例如，在具有包括各別電阻式隨機存取記憶體器件之一個二維或三維電阻式隨機存取記憶體單元陣列之一積體電路記憶體器件中)，各別電阻式
隨機存取記憶體器件中之初級細絲關於位置隨機分佈，且因此諸多該等電阻式隨機存取記憶體器件中之初級細絲因此將位於該器件之邊緣附近。另外，由邊緣污染造成之導電性及存在於電阻式隨機存取記憶體器件之邊緣處之較高拐角場亦將促進電阻式隨機存取記憶體器件之邊緣處之細絲形成。
現在參考圖3A，其係圖解說明根據某些實施例之一電阻式隨機存取記憶體器件之一實例之一圖式。此等實施例解決上文所提及之問題。圖3A中所圖解說明之電阻式隨機存取記憶體器件類似於圖1及圖2中所圖解說明之電阻式隨機存取記憶體器件。因此，僅詳細論述差異。在圖3A中所圖解說明之實例中，電阻式隨機存取記憶體器件包括一惰性電極302、一離子源電極306及位於惰性電極302與離子源電極306之間的一電解質304。惰性電極302具有突出至電解質304中之一突出部308。因此，電解質304在中心區310中比在圍繞該中心區之一周邊區312中薄。視情況，中心區310自電阻式隨機存取記憶體器件之幾何中心偏移。使用措辭「中心」來指代被一周邊區圍繞之一區。此外，在某些實施方案中，沿正交於該圖式之平面及電解質304之主表面之一方向，該中心區之大小可不同於該中心區在該圖式之平面中之大小。惰性電極302具有面向離子源電極306之一經成型表面309。經成型表面309經成型以使得該經成型表面在中心區310中比在圍繞中心區310之周邊區312中更靠近離子源電極302，且電解質層304在中心區310
中比在周邊區312中薄。
在圖3B中所展示之另一實例中，突出部308跨越惰性電極302之整個寬度延伸以使得電解質304之厚度在與惰性電極302之中心有一定距離之情形下逐漸增加。惰性電極302具有面向離子源電極306之一經成型表面309。經成型表面309經成型以使得該經成型表面在中心區310中比在圍繞中心區310之周邊區312中更靠近離子源電極302，且電解質層304在中心區310中比在周邊區312中薄。
參考圖3A及圖3B，當將一設定電壓施加於惰性電極302與離子源電極306之間時，該設定電壓產生一電場，該電場由於電解質304之減小厚度而在中心區310中比在周邊區312中強。因此，細絲之生長速率在中心區310中實質上較高。在其中突出部308係凸面之所展示實例中，該電場在突出部308之中心處最強(處於電阻式隨機存取記憶體器件內之一最大值)且隨著與突出部308之中心之距離增加而減少。更一般而言，該電場強度在電極302與306之間的距離係最小值時之(若干)位置處於最大值，且小於電極302與306之間的距離大於該最小值之位置處之最大值。對於圖1及圖2A至圖2D中所圖解說明之習用電阻式隨機存取記憶體器件，電極102、106係平坦的且其間之電場強度實質上均勻。因此，隨機判定在電阻式隨機存取記憶體器件處於設定狀態中時該初級細絲之位置及次級細絲之大小及位置之分佈。對於圖3A及圖3B中所圖解說明之電阻式隨機存取記憶體器件實例，周邊區312中之電解質304中之電場在
強度上低於電解質304之中心區310中之電場。因此，細絲生長速率在周邊區312中比在中心區310中低。因此，相比於周邊區312中，初級細絲將實質上更有可能生長於中心區310中。此外，初級細絲在細絲生長方面優於次級細絲以使得次級細絲之導電性減小且藉由重設狀態產生之高電阻之分佈具有一較小型值範圍。由於電阻值範圍在電阻式隨機存取記憶體器件處於重設狀態時較小，因此在一電阻式隨機存取記憶體器件群集中(例如，在一單個積體電路電阻式隨機存取記憶體記憶體器件內在一寫入或抹除操作期間被同時重設之一組電阻式隨機存取記憶體器件中)針對重設狀態產生一期望目標電阻值所需要之時間亦減少。
在圖3A及圖3B中所展示之實例中，將突出部308圖解說明為凸面的。在某些實例中，突出部308面向離子源電極306之表面之至少一部分係平坦的或實質上平坦的。在某些實例中，突出部308係一長方體或正方體。在其他實例中，突出部308係圓柱體。
現在將參考圖4A至圖4D闡述圖3A中所展示之實例之操作。圖3B中所展示之實例之操作類似且將不單獨對其進行闡述。圖4A係圖解說明根據某些實施例圖3A中所圖解說明之電阻型隨機存取記憶體器件之一設定操作之一圖式。類似於上文關於圖2A所闡述之設定操作，當參考離子源電極306將一正設定電壓施加至惰性電極302時，所得電場致使離子402(例如，圖4A中之設定離子通量)自離子源電極306流動穿過電解質304至惰性電極302。在此過程期間，
藉由惰性電極供應至形成自惰性電極302朝向離子源電極306延伸之導電細絲之金屬的電子來減小離子402。該離子通量在電場最強處最強，以使得導電細絲往往生長於電極302、306之間的距離小之處。再次，導電細絲繼續生長直至至少一個細絲橋接該等電極之間的空隙以在惰性電極302與離子源電極306之間形成一導電路徑為止。圖4B係圖解說明在惰性電極302與離子源電極306之間形成一導電路徑之一細絲412(亦稱作一初級細絲)之一圖式。由於中心區310中之電解質薄於周邊區312中之電解質，因此中心區310中之電場在中心區310中比在周邊區312中強。因此，細絲412更有可能形成於中心區310中。此外，初級細絲之生長以次級細絲之生長為代價而發生以使得次級細絲較短且穿過電解質304至次級細絲之路徑之導電性減小。在某些實例中，初級細絲形成於惰性電極302與離子源電極306之間的距離係一最小值之處。
類似於上文關於圖2C所闡述之重設操作，當參考惰性電極302將一負重設電壓施加至離子源電極306時，該重設電壓形成一電場，該電場致使細絲溶解成朝向離子源電極306運送之可移動離子。圖4C圖解說明根據某些實施例圖3A中所圖解說明之電阻式隨機存取記憶體器件之一重設操作。如圖4C中所圖解說明，該電場將離子402(例如，圖4C中之重設離子通量)(例如，自電解質304中之細絲412及其他細絲)向回驅動至離子源電極306。由於細絲412更有可能位於中心區310中，因此重設離子通量關於細絲412實質
上放射狀地對稱。此外，即使細絲412實質上形成於周邊區312與中心區310之間的邊界附近，重設離子通量仍比不具有突出部308且在電阻式隨機存取記憶體器件之電極302、306之周邊處或附近具有一初級細絲之一電阻式隨機存取記憶體器件中之情形關於細絲412更放射狀地對稱(如圖4D中所圖解說明)。
關於圖5A至圖5L及圖6詳細闡述製造一電阻式隨機存取記憶體器件(諸如上文關於圖3A、圖3B及圖4A至圖4D所闡述之電阻式隨機存取記憶體器件)之一方法。圖5A至圖5L係圖解性地圖解說明製造根據某些實施例之一電阻式隨機存取記憶體器件之方法之圖式。圖6係表示用於製造根據某些實施例之一電阻式隨機存取記憶體器件之一方法600之一流程圖。
在一半導體基板上製作一第一電極。操作602及604圖解說明在該半導體基板上製作該第一電極之一實例性過程。在一基板502上沈積(602)一第一電極層504(圖5A)。舉例而言，使用一濺鍍過程來沈積第一電極層504。在某些實施例中，基板502係一半導體基板。當該第一電極係一惰性電極時，第一電極層504係一惰性導體(例如，鉑、鎳、鎢、鈦、鈦-鎳合金或氮化鈦)之一層或具有一惰性導體之一覆蓋物之一非惰性導體之一層。當該第一電極係一離子源電極時，第一電極層504係一離子源導體(諸如銅、銀、金或其一合金)之一層。然後將一光阻劑層506沈積至第一
電極層504上(圖5B)。在一實例中，藉由將光阻劑材料旋塗至該第一電極層上來沈積該光阻劑層。
然後圖案化(604)第一電極層504以界定第一電極505。視情況，藉由透過具有一期望圖案之一遮罩將光阻劑506曝光至紫外光、溶解(或沖刷掉)經曝光之光阻劑層506以在光阻劑層506中產生具有期望圖案之一遮罩、蝕刻藉由光阻劑層506中之該遮罩曝光之第一電極層504之部分且移除剩餘光阻劑層506來圖案化第一電極層504，如圖5C及圖5D中所圖解說明。在此說明書中使用措辭「圖案化」來指代沈積光阻劑、透過一遮罩曝光該光阻劑、蝕刻及移除該光阻劑之上文所提及之過程。
然後在第一電極505及基板502上沈積(606)一電解質層508(圖5E)。舉例而言，使用一濺鍍過程來沈積電解質層508。該電解質層係諸如硒化鍺、硫化鍺、硫化銀、二氧化矽、氧化鉿、氧化銅或氧化鎢之一固態電解質之一層。然後在電解質層508上沈積(608)一絕緣體層510(圖5F)。該絕緣體層係諸如氮化矽(Si3N4)之一絕緣體之一層。
然後穿過絕緣體層510至電解質層508蝕刻(610)導通孔511。每一導通孔位於一對應第一電極505上方之該絕緣體層之一區中(圖5I)。在所展示之實例中，在絕緣體層510上沈積一光阻劑層512(圖5G)，透過具有一期望圖案之一遮罩將該光阻劑層曝光至紫外光以曝光光阻劑層512，將經曝光之光阻劑層512溶解或沖刷掉以在光阻劑層512中產生一遮罩(圖5H)。然後，蝕刻穿過藉由光阻劑層512中之遮
罩曝光之絕緣體層510之部分以曝露電解質層508之部分。然後移除剩餘光阻劑層512以留下經蝕刻之絕緣體層510，導通孔511穿過絕緣體層510延伸至電解質層508(圖5I)。
在某些實施例中，將間隔件材料沈積(612)至導通孔511中(圖5J)。該間隔件材料在導通孔511中之每一者之壁上形成一各別環形間隔件514。在平行於基板502之主表面之一平面中，環形間隔件514可係圓形、正方形、長方形、多邊形或另一適合形狀。.在某些實施例中，使用一保形沈積過程至導通孔511中沈積間隔件材料。該沈積過程可另外造成間隔件材料沈積於絕緣體層510之頂部上。在此情形中，可視情況使用一平坦化過程(例如，化學-機械拋光)來移除沈積於絕緣體層510之頂部上之間隔件材料。在某些實施例中，該間隔件材料係氮化矽。在某些實施例中，該間隔件材料關於電解質層508具有蝕刻選擇性，這能夠在最低限度蝕刻間隔件材料之情形下蝕刻電解質層508(例如，當稍後將一腔蝕刻至電解質層508中時，間隔件514之厚度減小小於百分之十)，如下文關於圖5L將闡述。
在形成間隔件514之後，穿過導通孔511蝕刻(614)電解質層508以界定部分延伸至電解質層508中之腔515。在某些實施方案中，使用一各向異性蝕刻來蝕刻電解質層508。用以蝕刻電解質層之蝕刻劑取決於所使用之電解質。典型蝕刻劑包括氯離子、氟離子及氧離子之組合。相比於在每一導通孔之由一周邊區圍繞之一中心區中，腔515延伸至每一導通孔之該周邊區中之電解質層中達一較
小程度。因此，經蝕刻之電解質層508在每一導通孔之周邊區中比在每一導通孔之中心區中薄(圖5K)。如圖5K中所圖解說明，導通孔511及腔515在平行於電解質層508之主表面之一平面中實質上與第一電極505對準。
沈積(616)一第二電極層，且將其圖案化以形成第二電極518。舉例而言，使用一濺鍍過程來沈積該第二電極層。每一第二電極之一部分填充電極層508中之一各別腔515以形成一各別突出部516(圖5L)。當第二電極518係一惰性電極時，第二電極層係一惰性導體(諸如，鉑、鎳、鎢、鈦、鈦-鎳合金或氮化鈦)之一層，或具有一非惰性導體之一較厚覆蓋層之一惰性導體之一薄層。當第二電極518係一離子源電極時，第二電極層504係一離子源材料(諸如銅、銀、金或其一合金)之一層。在某些實施例中，在沈積該第二電極層之前移除間隔件514。圖5L亦圖解說明一電阻式隨機存取記憶體器件520，其包括第二電極518、電解質層508及第一電極505。突出部516對應於圖3中之中心區310。電阻式隨機存取記憶體器件520之第二電極518不與突出部516所界定之區外部之電解質層508接觸，此乃因間隔件514佔據突出部516外部之電解質層508之區。因此，當在電阻式隨機存取記憶體器件520之第一電極505與第二電極518之間施加一設定電壓時，細絲更有可能形成於電阻式隨機存取記憶體器件520之中心區(亦即，突出部516下方)中，此乃因相比於電阻式隨機存取記憶體器件520之電解質層中之其他位置，此中心區中存在
一較高電場。如上所述，即使一初級細絲曾形成於突出部516與間隔件514之接面處，重設離子通量仍將關於該初級細絲實質上放射狀地對稱。
在某些實施例中，第一電極505係離子源電極且第二電極518係惰性電極。
在某些實施例中，第一電極505係惰性電極且第二電極518係離子源電極。在此等實施例中，在蝕刻(614)電解質層508之後移除間隔件514以形成腔515。可使用若干種技術移除間隔件514。在其中間隔件514係氮化矽(Si3N4)且絕緣體510係SiO2之一實例中，使用對絕緣體510具有一高蝕刻選擇性之一蝕刻劑來蝕刻間隔件514。在其中絕緣體及間隔件514兩者均係氮化矽(Si3N4)之另一實例中，使用一定時蝕刻來移除間隔件514之厚度而不蝕刻絕緣體510。當將第二電極層沈積(616)至導通孔511中以形成電阻式隨機存取記憶體器件(522處展示其一實例性電阻式隨機存取記憶體器件)之第二電極518時，除了填充腔515之外，每一電阻式隨機存取記憶體器件之第二電極518填充導通孔511所界定之空間(圖5M)。在圖3中所圖解說明之電阻式隨機存取記憶體器件之情形下，電阻式隨機存取記憶體器件522之第二電極518具有一中心區、圍繞該中心區之一周邊區。
注意，雖然參考圖6所闡述之過程涉及製造一單個電阻式隨機存取記憶體器件，但該過程通常用以如圖5A至圖5M中所圖解說明同時製造多個電阻式隨機存取記憶體器
件。儘管圖5A至圖5M繪示小數目個實例性電阻式隨機存取記憶體器件之一維陣列之形成，但上文參考圖6所闡述之過程通常用以同時產生大數目個電阻式隨機存取記憶體器件之二維陣列。
藉由上文所闡述之方法所產生之電阻式隨機存取記憶體器件共用一共同電解質層508。某些實施例提供製造自對準且不共用一共同電解質之電阻式隨機存取記憶體器件之一方法。關於圖7A至圖7K及圖8A至圖8B詳細闡述此等實施例。圖7A至圖7K係圖解性地圖解說明製造根據某些實施例之電阻式隨機存取記憶體器件之一方法之一實例之圖式。圖8A至圖8B含有表示用於製造根據某些實施例之電阻式隨機存取記憶體器件之該方法之實例之一流程圖。
在一半導體基板上製作沿一第一方向排列之伸長第一電極。操作802至804圖解說明在該半導體基板上製作沿該第一方向排列之伸長第一電極之一過程之一實例。在半導體基板702上沈積(802)一第一電極層。然後圖案化(806)(以類似於上文參考圖5C及圖5D所闡述之一方式)該第一電極層以在該半導體基板上界定沿一第一方向703排列之伸長第一電極704(圖7A)。第一電極704沿正交於該第一方向之一第二方向係伸長的。在一實例中，在該電極層之頂部上沈積(804)一硬遮罩層。在某些實施例中，該硬遮罩包括一個氮化矽層。然後以類似於上文所闡述之一方式圖案化該硬遮罩，且然後使用該硬遮罩來圖案化該第一電極層以界定伸長第一電極704。硬遮罩706之伸長部分保留於伸長第
一電極704之頂部上之適當位置。
接下來，在一絕緣體層708中與伸長第一電極704對準地形成(808)一第一腔陣列(圖7F)。在一實例中，藉由執行接下來參考圖7B至圖7E所闡述之操作來形成第一腔。在伸長第一電極704與硬遮罩706之對應伸長部分之間沈積(810)絕緣體層708(圖7B)。在某些實施例中，絕緣體層708係一種氧化物(例如，二氧化矽)之一層。在某些實施例中，在伸長第一電極704之間沈積(810)絕緣體層708之後，平坦化絕緣體層708。舉例而言，使用一化學-機械拋光(CMP)過程來平坦化絕緣體層708。
接下來，選擇性地蝕刻(812)伸長硬遮罩部分以在該硬遮罩中界定第三腔(圖7D)。在一實例中，使用一反應離子蝕刻(RIE)選擇性地蝕刻(812)該硬遮罩。在一實例中，藉由執行接下來參考圖7C及圖7D所闡述之操作來形成第三腔。在硬遮罩部分706及絕緣體層708之頂部上沈積(814)一光阻劑層。然後圖案化(816)該光阻劑層以形成沿正交於第一方向703之一第二方向705排列之伸長光阻劑部分710(圖7C)。該等光阻劑部分沿該第一方向各自係伸長的。然後蝕刻(818)硬遮罩部分706以在硬遮罩部分706中界定第三腔。該等第三腔排列成一個二維陣列。707處展示實例性第三腔。然後剝除(820)光阻劑部分710(圖7D)。
在操作812之後，沈積(822)一絕緣體層以填充第三腔(圖7E)。在某些實施例中，平坦化(824)該絕緣體層。再次，視情況使用一CMP過程平坦化該絕緣體層。然後選擇性地
蝕刻(826)該硬遮罩之剩餘部分以形成第一腔陣列(圖7F)，709處展示第一腔中之實例性腔。該等第一腔排列成一個二維陣列。
返回至圖8，沈積(828)電解質材料712以填充第一腔709(圖7G)。在某些實施例中，在將電解質材料沈積(828)於絕緣體層上方且至第一腔中之後，平坦化(830)電解質材料712。應注意，電解質材料712在此時形成電解質材料之島狀物之一陣列，其彼此不同且彼此不連接。
然後回蝕(832)電解質材料712(圖7H)。片語「回蝕」係指代蝕刻掉電解質材料712之厚度(沿正交於基板702之主表面之一方向之維度)之一經界定分量之過程。將間隔件材料714沈積(834)至第一腔中(圖7I)。在某些實施例中，間隔件材料包含氮化矽。在某些實施例中，至絕緣體層708、電解質材料712及第一腔上保形沈積間隔件材料。此形成沈積於第一腔709之壁上之間隔件材料之間隔件714。另外在絕緣體層708及電解質材料712之表面上沈積間隔件材料。然後蝕刻(836)間隔件材料及電解質材料712以界定第二腔715至電解質材料712中(圖7J)。在某些實施例中，使用一各向異性蝕刻來界定該等第二腔。注意，此蝕刻過程產生延伸至電解質材料712中且在平行於電解質材料712之主表面之一平面中在第一腔內實質上定位於中心之第二腔715。甚至在第二腔715在第一腔709內實質上不定位於中心時，其在平行於該電解質材料之主表面之平面中各自自各別第一腔之周邊嵌入。
然後形成沿正交於第一方向703之第二方向705排列之伸長第二電極。操作838及840提供製作沿正交於該第一方向之第二方向排列之伸長第二電極之一過程之一實例。在絕緣體層708上方沈積(838)一第二電極層以填充該等第二腔且形成延伸至電解質層712中之腔715中之突出部716。然後圖案化(840)該第二電極層以界定沿正交於第一方向之第二方向排列之伸長第二電極718(圖7K)。第二電極718中之每一者沿該第一方向係伸長的，該第一方向正交於第一電極704沿其係伸長之方向。電解質材料712之每一部分定位於伸長第一電極704中之一各別第一電極與伸長第二電極718中之一各別第二電極之間。
在某些實施例中，其中界定伸長第一電極704之該第一電極層係一惰性導體之一層，且其中界定伸長第二電極718之第二電極層係一離子源材料層。如上文所論述，該離子源材料之實例包括銅、銀、金及其一合金。惰性導體之實例包括諸如鉑、鎳、鎢、鈦、鈦-鎳合金或氮化鈦之惰性導體，或一非惰性導體之一厚層，其在該非惰性導體與電解質層之間具有一惰性導體之一薄層。如上文關於圖5M所論述，在此等實施例中，在蝕刻間隔件材料及電解質材料之後移除間隔件714以界定第二腔至該電解質材料中。
在某些其他實施例中，其中界定伸長第一電極704之該第一電極層係一離子源材料層，且其中界定伸長第二電極718之第二電極層係一惰性導體之一層。如上文所論述，
該離子源材料之實例包括銅、銀、金或其一合金。一惰性導體之實例包括諸如鉑、鎳、鎢、鈦、鈦-鎳合金或氮化鈦之一惰性導體，或一非惰性導體之一層，其在該非惰性導體層與電解質層之間具有一惰性導體之一層。
出於闡釋之目的，已參考特定實施例闡述了前文說明。然而，以上說明性論述並非意欲具有窮盡性或將該等實施例限制於所揭示之具體形式。鑒於以上教示，諸多修改形式及變化形式係可能的。本文所選擇及闡述之實施例旨在對該等實施例之原理及其實際應用進行最佳闡釋，從而使熟習此項技術之其他技術人員能夠最佳地利用具有適用於所涵蓋特定用途之各種修改形式之各種實施例。
在所有該等圖式中，類似參考編號指代對應部分。
102‧‧‧惰性電極/電極
104‧‧‧電解質
106‧‧‧離子源電極/電極
202‧‧‧離子
212‧‧‧細絲/初級細絲
232‧‧‧初級細絲
302‧‧‧惰性電極/電極
304‧‧‧電解質
306‧‧‧離子源電極/電極
308‧‧‧突出部
309‧‧‧經成型表面
310‧‧‧中心區
312‧‧‧周邊區
402‧‧‧離子
412‧‧‧細絲
502‧‧‧基板
504‧‧‧第一電極層
505‧‧‧第一電極
506‧‧‧光阻劑層
508‧‧‧電解質層
510‧‧‧絕緣體層
511‧‧‧導通孔
512‧‧‧光阻劑層
514‧‧‧各別環形間隔件/間隔件
515‧‧‧腔
516‧‧‧各別突出部
518‧‧‧第二電極
520‧‧‧電阻式隨機存取記憶體器件
522‧‧‧電阻式隨機存取記憶體器件
702‧‧‧半導體基板
703‧‧‧第一方向
704‧‧‧伸長第一電極
705‧‧‧第二方向
706‧‧‧硬遮罩部分
707‧‧‧第三腔
708‧‧‧絕緣體層
710‧‧‧伸長光阻劑部分
712‧‧‧電解質材料
714‧‧‧間隔件材料
715‧‧‧第二腔
718‧‧‧伸長第二電極
圖1係圖解說明一習用電阻型隨機存取記憶體器件之一圖式。
圖2A係圖解說明一習用電阻型隨機存取記憶體器件之一設定操作之一圖式。
圖2B係圖解說明在一習用電阻型隨機存取記憶體器件之一設定操作期間形成一細絲之一圖式。
圖2C係圖解說明一習用電阻型隨機存取記憶體器件之一重設操作之一圖式。
圖2D係圖解說明一習用電阻型隨機存取記憶體器件之一重設操作之另一圖式。
圖3A係圖解說明根據某些實施例之一電阻型隨機存取記
憶體器件之一實例之一圖式。
圖3B係圖解說明根據某些實施例之一電阻型隨機存取記憶體器件之另一實例之一圖式。
圖4A係圖解說明根據某些實施例之一電阻型隨機存取記憶體器件之一設定操作之一圖式。
圖4B係圖解說明在根據某些實施例之一電阻型隨機存取記憶體器件之一設定操作期間形成一細絲之一圖式。
圖4C係圖解說明根據某些實施例之一電阻型隨機存取記憶體器件之一重設操作之一圖式。
圖4D係圖解說明根據某些實施例之一電阻型隨機存取記憶體器件之一重設操作之另一圖式。
圖5A至圖5M係圖解說明製造根據某些實施例之一電阻型隨機存取記憶體器件之一方法之圖式。
圖6係表示用於製造根據某些實施例之一電阻型隨機存取記憶體器件之一方法之一流程圖。
圖7A至圖7K係圖解說明製造根據某些實施例之一電阻型隨機存取記憶體器件之一過程之圖式。
圖8A至圖8B含有表示用於製造根據某些實施例之一電阻型隨機存取記憶體器件之一方法之一流程圖。
302‧‧‧惰性電極
304‧‧‧電解質
306‧‧‧離子源電極
308‧‧‧突出部
309‧‧‧經成型表面
310‧‧‧中心區
312‧‧‧周邊區
Claims (27)
- 一種電阻式隨機存取記憶體器件，其包含：一第一電極；一第二電極；及一電解質層，其介於該第一電極與該第二電極之間；其中該第一電極包含一突出部，該突出部在一中心區中比在圍繞該中心區之一周邊區中更大程度地朝向該第二電極延伸至該電解質層中以使得該電解質層在該中心區中比在該周邊區中薄。
- 如請求項1之電阻式隨機存取記憶體器件，其中該第一電極之該突出部係藉由該第一電極延伸至在該電解質層中於該中心區中所界定之一腔中而形成。
- 如請求項1之電阻式隨機存取記憶體器件，其中該第一電極包含惰性材料，且其中該第二電極包含離子源材料。
- 如請求項1之電阻式隨機存取記憶體器件，其中該第一電極包含離子源材料，且其中該第二電極包含惰性材料。
- 如請求項1至4中任一項之電阻式隨機存取記憶體器件，其中該第一電極及該第二電極中之一者包含以下各項中之一者：一惰性導體；及一非惰性導體，其中一惰性導體介於該非惰性導體與該電解質層之間。
- 如請求項1至4中任一項之電阻式隨機存取記憶體器件，其中選自由該第一電極及該第二電極組成之群組之一者係由選自由銅、銀、金及其合金組成之群組之一材料構成。
- 如請求項1至4中任一項之電阻式隨機存取記憶體器件，其中該電解質層包含選自由以下各項組成之群組之一電解質材料：硒化鍺；硫化鍺；硫化銀；二氧化矽；氧化鉿；氧化銅；及氧化鎢。
- 如請求項1至4中任一項之電阻式隨機存取記憶體器件，其包括該電解質層上方之一絕緣材料層，該第一電極穿過該絕緣材料層延伸至該電解質層中。
- 如請求項8之電阻式隨機存取記憶體器件，其中該第一電極位於延伸穿過該絕緣材料層之一導通孔中。
- 如請求項8之電阻式隨機存取記憶體器件，其中該絕緣材料包含二氧化矽。
- 如請求項8之電阻式隨機存取記憶體器件，其另外包含介於該第一電極與該絕緣材料之間的一間隔件。
- 如請求項11之電阻式隨機存取記憶體器件，其中該間隔 件包含氮化矽。
- 如請求項11之電阻式隨機存取記憶體器件，其中該間隔件包含關於該電解質層具有蝕刻選擇性之一間隔件材料。
- 如請求項11之電阻式隨機存取記憶體器件，其中該間隔件係一環形間隔件。
- 一種製造一電阻式隨機存取記憶體器件之方法，其包含：在一半導體基板上形成一第一電極；在該第一電極上沈積一電解質層；在該電解質層上沈積一絕緣體層；穿過該絕緣體層與該第一電極對準地蝕刻一導通孔至該電解質層；穿過該導通孔蝕刻該電解質層以界定一腔，該腔在該導通孔之一中心區中比在圍繞該中心區之該導通孔之一周邊區中更大程度地部分延伸至該電解質層中以使得該電解質層在該中心區中比在該周邊區中薄；及沈積一第二電極層以形成一第二電極，該第二電極之至少一部分填充該電解質層中之該腔以形成一突出部至該電解質層中。
- 如請求項15之方法，其進一步包含：在穿過該導通孔蝕刻該電解質層之前，在該導通孔中形成一間隔件。
- 如請求項16之方法，其中該間隔件包含氮化矽。
- 如請求項16至17中任一項之方法，其中該間隔件包含關 於該電解質層具有蝕刻選擇性之間隔件材料。
- 如請求項15至17中任一項之方法，其中該第一電極包含一惰性導體，且其中該第二電極包含離子源材料。
- 如請求項15至17中任一項之方法，其中該第一電極包含離子源材料，且其中該第二電極包含一惰性導體。
- 如請求項15至17中任一項之方法，其中該第一電極及該第二電極中之一者係由選自由以下各項組成之群組之一材料構成：一惰性導體；及一非惰性導體，其中一惰性導體介於該非惰性導體與該電解質層之間。
- 如請求項15至17中任一項之方法，其中該第一電極及該第二電極中之一者係由選自由銅、銀、金及其一合金組成之群組之一導體構成。
- 如請求項15至17中任一項之方法，其中該電解質層係選自由以下各項組成之群組之一材料層：硒化鍺；硫化鍺；硫化銀；二氧化矽；氧化鉿；氧化銅；及氧化鎢。
- 一種製造電阻式隨機存取記憶體器件之方法，其包含： 提供基板；在該基板上形成沿一第一方向排列之伸長第一電極；在該等第一電極上方沈積一絕緣體層；在該絕緣體層中與該等第一電極對準地形成一第一腔陣列；將電解質材料沈積至該等第一腔中；回蝕該電解質材料；將間隔件材料沈積至該等第一腔中；蝕刻該間隔件材料及該電解質材料以界定第二腔，該等第二腔中之每一者在一中心部分中比在圍繞該中心部分之一周邊部分中進一步延伸至該電解質材料中；製作沿正交於該第一方向之一第二方向排列之伸長第二電極，該等第二電極填充該等第二腔。
- 如請求項24之方法，其中形成該等伸長第二電極包含：將一第二電極層沈積於該絕緣體層上方且至該等第二腔中；及圖案化該第二電極層以界定沿正交於該第一方向之該第二方向排列之該等伸長第二電極。
- 如請求項24至25中任一項之方法，其中形成該等伸長第一電極包含：在該基板上沈積一第一電極層；及圖案化該第一電極層以在該基板上界定沿該第一方向排列之該等伸長第一電極。
- 一種電阻式隨機存取記憶體器件，其包含： 一第一電極；一第二電極；及一電解質層，其介於該第一電極與該第二電極之間；其中該第一電極具有面向該第二電極之一表面，該表面經成型以使得在一中心區中，該表面比在圍繞該中心區之一周邊區中更靠近該第二電極，且該電解質層在該中心區中比在該周邊區中薄。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161527089P | 2011-08-24 | 2011-08-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201322375A true TW201322375A (zh) | 2013-06-01 |
Family
ID=47747028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101130886A TW201322375A (zh) | 2011-08-24 | 2012-08-24 | 具有改良切換特性之電阻式隨機存取記憶體器件 |
Country Status (2)
| Country | Link |
|---|---|
| TW (1) | TW201322375A (zh) |
| WO (1) | WO2013028376A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11665898B2 (en) | 2020-08-25 | 2023-05-30 | Kioxia Corporation | Semiconductor device and photomask |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116847662A (zh) | 2016-11-14 | 2023-10-03 | 合肥睿科微电子有限公司 | 存储装置 |
| TWI713029B (zh) | 2019-11-25 | 2020-12-11 | 華邦電子股份有限公司 | 電阻式記憶體裝置及其製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682939B1 (ko) * | 2005-03-16 | 2007-02-15 | 삼성전자주식회사 | 입체 구조의 고체전해질을 이용한 반도체 메모리 장치 및그 제조방법 |
| US7521705B2 (en) * | 2005-08-15 | 2009-04-21 | Micron Technology, Inc. | Reproducible resistance variable insulating memory devices having a shaped bottom electrode |
| KR20080048757A (ko) * | 2006-11-29 | 2008-06-03 | 삼성전자주식회사 | 저항성 메모리 소자 및 그 제조방법 |
| JP2009146943A (ja) * | 2007-12-11 | 2009-07-02 | Fujitsu Ltd | 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法 |
| US8269204B2 (en) * | 2009-07-02 | 2012-09-18 | Actel Corporation | Back to back resistive random access memory cells |
-
2012
- 2012-08-10 WO PCT/US2012/050363 patent/WO2013028376A2/en active Application Filing
- 2012-08-24 TW TW101130886A patent/TW201322375A/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11665898B2 (en) | 2020-08-25 | 2023-05-30 | Kioxia Corporation | Semiconductor device and photomask |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013028376A3 (en) | 2013-07-11 |
| WO2013028376A2 (en) | 2013-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10749108B2 (en) | Logic compatible RRAM structure and process | |
| US8089060B2 (en) | Non-volatile memory cell and fabrication method thereof | |
| EP2973771B1 (en) | Sidewall-type memory cell | |
| US20180287057A1 (en) | Resistive Memory Cell With Sloped Bottom Electrode | |
| KR101052875B1 (ko) | 저항성 램 소자의 제조방법 | |
| US9865814B2 (en) | Resistive memory cell having a single bottom electrode and two top electrodes | |
| US20170133435A1 (en) | Method for forming pcm and rram 3-d memory cells | |
| US9412942B2 (en) | Resistive memory cell with bottom electrode having a sloped side wall | |
| US9553257B1 (en) | Linear MRAM device with a self-aligned bottom contact | |
| WO2014158754A1 (en) | Resistive memory cell with reduced bottom electrode | |
| TWI675499B (zh) | 半導體結構及形成半導體結構的方法 | |
| WO2016086179A1 (en) | Resistive memory cell having a spacer region for reduced conductive path area / enhanced electric field | |
| TW201322375A (zh) | 具有改良切換特性之電阻式隨機存取記憶體器件 | |
| CN113380947A (zh) | 一种半导体集成电路器件及其制造方法 | |
| US9537086B1 (en) | Linear magnetoresistive random access memory device with a self-aligned contact above MRAM nanowire | |
| TWI521674B (zh) | 電阻式記憶元件及其製造方法 | |
| WO2020154123A1 (en) | Resistive random access memory with preformed filaments | |
| CN109585645B (zh) | Mtj器件、其制作方法与mram | |
| US12127486B2 (en) | Resistive random access memory with preformed filaments | |
| CN106960848B (zh) | 分离栅快闪存储单元互连的制作方法 | |
| TW202209721A (zh) | 記憶體結構及其製造方法 | |
| TW202010094A (zh) | 記憶裝置 | |
| CN114914358A (zh) | 半导体存储器器件 | |
| KR20110125053A (ko) | 반도체 소자의 제조 방법 | |
| KR20140145529A (ko) | 가변 임피던스 메모리 엘리먼트를 위한 접촉 구조 및 방법 |