JP2011054830A - 相変化メモリ装置及び相変化メモリ装置の製造方法 - Google Patents
相変化メモリ装置及び相変化メモリ装置の製造方法 Download PDFInfo
- Publication number
- JP2011054830A JP2011054830A JP2009203735A JP2009203735A JP2011054830A JP 2011054830 A JP2011054830 A JP 2011054830A JP 2009203735 A JP2009203735 A JP 2009203735A JP 2009203735 A JP2009203735 A JP 2009203735A JP 2011054830 A JP2011054830 A JP 2011054830A
- Authority
- JP
- Japan
- Prior art keywords
- heater electrode
- phase change
- insulating film
- interlayer insulating
- recording layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 85
- 239000011229 interlayer Substances 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000008859 change Effects 0.000 claims description 129
- 238000005530 etching Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 11
- 239000011669 selenium Substances 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052711 selenium Inorganic materials 0.000 claims description 3
- 229910052714 tellurium Inorganic materials 0.000 claims description 3
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 31
- 230000008569 process Effects 0.000 description 20
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 13
- 239000010936 titanium Substances 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- AKUCEXGLFUSJCD-UHFFFAOYSA-N indium(3+);selenium(2-) Chemical compound [Se-2].[Se-2].[Se-2].[In+3].[In+3] AKUCEXGLFUSJCD-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000012782 phase change material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 2
- 229910005537 GaSeTe Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910006913 SnSb Inorganic materials 0.000 description 2
- CYKMNKXPYXUVPR-UHFFFAOYSA-N [C].[Ti] Chemical compound [C].[Ti] CYKMNKXPYXUVPR-UHFFFAOYSA-N 0.000 description 2
- DXZIFGZIQQRESB-UHFFFAOYSA-N [C].[Ti].[Si] Chemical compound [C].[Ti].[Si] DXZIFGZIQQRESB-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- HWLDNSXPUQTBOD-UHFFFAOYSA-N platinum-iridium alloy Chemical compound [Ir].[Pt] HWLDNSXPUQTBOD-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- DDJAGKOCVFYQOV-UHFFFAOYSA-N tellanylideneantimony Chemical compound [Te]=[Sb] DDJAGKOCVFYQOV-UHFFFAOYSA-N 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】相変化記録層とヒータ電極の接触面積の小さい相変化メモリ装置（ＰＲＡＭ）を提供する。
【解決手段】相変化メモリ装置の製造方法は、半導体基板１上に層間絶縁膜１１を形成すると共に、前記層間絶縁膜１２，１３にヒータ電極１７を埋め込み、前記ヒータ電極１７上にハードマスク２３を形成してから、前記層間絶縁膜の一部１３をエッチングして前記ヒータ電極１７の上部側面を露出させ、次いで、前記ヒータ電極１７を等方性エッチングして先細り形状に加工し、次いで、前記ヒータ電極１７上に、相変化記録層２０と上部電極２１を積層する方法。
【選択図】図２
【解決手段】相変化メモリ装置の製造方法は、半導体基板１上に層間絶縁膜１１を形成すると共に、前記層間絶縁膜１２，１３にヒータ電極１７を埋め込み、前記ヒータ電極１７上にハードマスク２３を形成してから、前記層間絶縁膜の一部１３をエッチングして前記ヒータ電極１７の上部側面を露出させ、次いで、前記ヒータ電極１７を等方性エッチングして先細り形状に加工し、次いで、前記ヒータ電極１７上に、相変化記録層２０と上部電極２１を積層する方法。
【選択図】図２
Description
本発明は相変化メモリ装置及び相変化メモリ装置の製造方法に関する。
近年、ＤＲＡＭに代わる半導体メモリとして、相変化記録層を用いて記録を行う相変化メモリ装置（ＰＲＡＭ）が注目されている。相変化メモリ装置（ＰＲＡＭ）は、相変化材料を用いて記録を行う半導体メモリである。その機能はたとえば、相変化記録層の下部に配置したヒータ電極に電流を流し、ヒータ電極と相変化記録層の接触界面におこる発熱を利用して、相変化記録層を構成する相変化材料を結晶状態から非結晶状態、または、非結晶状態から結晶状態に相変化させるものとなっている。そして、相変化材料が結晶状態にある場合と非結晶状態にある場合とで電気抵抗値が異なることを利用することで、相変化メモリ装置をメモリとして機能させる。
ここで例えば、従来の相変化メモリ装置１００の一例について、図1を用いて説明する。図１は従来の相変化メモリ装置１００の概略断面図である。
従来の相変化メモリ装置１００は、ＭＯＳトランジスタ１３０と、記憶素子部１３１と、グランド配線１０５と、から概略構成されている。
従来の相変化メモリ装置１００は、ＭＯＳトランジスタ１３０と、記憶素子部１３１と、グランド配線１０５と、から概略構成されている。
ＭＯＳトランジスタ１３０はさらに、第一の拡散層１０２と、第二の拡散層１０３と、ゲート電極１０６から構成されている。
第一の拡散層１０２及び第二の拡散層１０３は半導体基板１０１表面に形成され、第一の拡散層１０２は後述するヒータ電極１１７に、第二の拡散層１０３は第二のコンタクトプラグ１０４を介して後述するグランド配線１０５に、それぞれ接続されている。また、ゲート電極１０６は、第一の拡散層１０２と第二の拡散層１０３の間に配置され、図示しないワード線に接続されている。また、ＭＯＳトランジスタ１３０は、第一の層間絶縁膜１１１に周囲を覆われた構成となっている。
第一の拡散層１０２及び第二の拡散層１０３は半導体基板１０１表面に形成され、第一の拡散層１０２は後述するヒータ電極１１７に、第二の拡散層１０３は第二のコンタクトプラグ１０４を介して後述するグランド配線１０５に、それぞれ接続されている。また、ゲート電極１０６は、第一の拡散層１０２と第二の拡散層１０３の間に配置され、図示しないワード線に接続されている。また、ＭＯＳトランジスタ１３０は、第一の層間絶縁膜１１１に周囲を覆われた構成となっている。
記憶素子部１３１はさらに、第一のコンタクトプラグ１１０と、ヒータ電極１１７と、相変化記録層１２０と、上部電極１２１から構成されている。
第一のコンタクトプラグ１１０は第一の拡散層１０２上に設けられ、その周囲を窒化チタン膜１１５とチタン膜１１６で覆われている。また、第一のコンタクトプラグ１１０の上にはヒータ電極１１７が接続されている。
第一のコンタクトプラグ１１０は第一の拡散層１０２上に設けられ、その周囲を窒化チタン膜１１５とチタン膜１１６で覆われている。また、第一のコンタクトプラグ１１０の上にはヒータ電極１１７が接続されている。
ヒータ電極１１７はタングステン（Ｗ)等からなり、その周囲は、窒化ケイ素（ＳｉＮ）等からなる第三のサイドウォール１１８で覆われ、さらにその周囲は第二の層間絶縁膜１１２で覆われている。また、ヒータ電極１１７及び第二の層間絶縁膜１１２上には相変化記録層１２０、上部電極１２１がこの順で形成されている。また、上部電極１２１は図示しないビット線に接続されており、これにより、後述するグランド配線１０５と電気的に接続する構成となる。
第二の拡散層１０３上には第二のコンタクトプラグ１０４が形成されており、第二のコンタクトプラグ１０４の上にはグランド配線１０５が形成され、その周囲は第一の層間絶縁膜１１１で覆われている。
ＭＯＳトランジスタ１３０をオンにして、上部電極１２１とグランド配線１０５間に電流を流すことにより、ヒータ電極１１７は発熱する。その熱が相変化記録層１２０に伝熱することにより相変化記録層１２０は変化し、直列の電気抵抗が変化する。このとき、相変化が起こる領域を相変化領域１２０ａとして示す。
相変化記録層１２０に対して、電流による加熱を効率よく行うためには、できる限り相変化記録層１２０に対する発熱領域（加熱スポット）を縮小させることが有効であるとされている。加熱スポットを縮小することにより、電流パスを集中することができるためである。
相変化記録層１２０に対して、電流による加熱を効率よく行うためには、できる限り相変化記録層１２０に対する発熱領域（加熱スポット）を縮小させることが有効であるとされている。加熱スポットを縮小することにより、電流パスを集中することができるためである。
そこで、加熱スポットを縮小するための方法としては、ヒータ電極１１７の直径を小さくする方法が知られている。たとえば、ヒータ電極１１７と第一のコンタクトプラグ１１０の間に、第一のコンタクトプラグ１１０よりも直径が小さいバックアッププラグを挟むことで、ヒータ電極１１７の直径を小さくする方法が知られている。また、高抵抗の素材からなるヒート電極１１７を用いる方法も行われている（特許文献１）。
また、電極の表面を層間絶縁膜で覆い、電極の一部のみが相変化記録層１２０と接する構成としたものが知られている（特許文献２）。
また、熱の発生によるヒータ電極１１７及びその周囲の酸化を防ぐために、サイドウォールを、耐酸化性を有する絶縁膜で形成する方法も知られている（特許文献３）。
また、電極の表面を層間絶縁膜で覆い、電極の一部のみが相変化記録層１２０と接する構成としたものが知られている（特許文献２）。
また、熱の発生によるヒータ電極１１７及びその周囲の酸化を防ぐために、サイドウォールを、耐酸化性を有する絶縁膜で形成する方法も知られている（特許文献３）。
このように、ＰＲＡＭ（相変化メモリ装置１００）の更なる大容量化を図るためには、ヒータ電極１１７と相変化記録層１２０との接触面積を小さくする方法が有効である。できる限り相変化記録層１２０に対する発熱領域（加熱スポット）を縮小化することで、ヒータ電極１１７と相変化記録層１２０の接触部分に電流パスが集中し、より小さな電力で相変化記録層１２０の加熱（相変化）を行うことができるためである。
しかし、従来の方法では、ヒータ電極１１７と相変化記録層１２０との接触面積を小さくすることには限界があった。ヒータ電極１１７は、第二の層間絶縁膜１１２に第一の開口部１２２を形成し、その内側に第三のサイドウォール１１８を形成し、さらに第三のサイドウォール１１８の内側にヒータ電極部を充填することで形成される。しかし、第一の開口部１２２の側面を、第一のコンタクトプラグ１１０の上面に対して完全に垂直に形成することは困難であり、上に行くに従って先広がりの形状となってしまう。そのため、第一の開口部１２２の上端部の直径は、基端部の直径よりも大きく形成される。
また、第三のサイドウォール１１８は、第一の開口部１２２の基端部を塞がないような厚さで形成する必要がある。第三のサイドウォール１１８の形成により、第一の開口基端部１２２ｂが形成されるが、マイクロローディング効果の影響や、抜け不良などの生産性の悪化を防ぐため、第一の開口基端部１２２ｂは最低限の大きさの直径が必要である。
同様に、第三のサイドウォール１１８の形成により、第一の開口上端部１２２ａが形成され、その開口面積が、ヒータ電極１１７と相変化記録層１２０との接触面積となる。しかし、第一の開口上端部１２２ａは第一の開口基端部１２２ｂよりも直径が大きくなるため、所望のサイズまで縮小する事が困難となる
同様に、第三のサイドウォール１１８の形成により、第一の開口上端部１２２ａが形成され、その開口面積が、ヒータ電極１１７と相変化記録層１２０との接触面積となる。しかし、第一の開口上端部１２２ａは第一の開口基端部１２２ｂよりも直径が大きくなるため、所望のサイズまで縮小する事が困難となる
このように従来技術では、ヒータ電極１１７の上端部の直径を、ある程度の大きさ以下に縮小して形成することが困難であった。そのため、ヒータ電極１１７に電流を流しても、電流の流れが拡散してしまい、相変化記録層１２０での電流密度が十分に上がらない。そのため、ヒータ電極１１７の加熱効率が十分ではなく、所望の加熱温度に到達させるためには、大きな電流を流す必要があった。また、ヒータ電極１１７上端部と相変化記録層１２０が広い面積で接することで、相変化領域１２０ａも大きく広がってしまう。そのため、相変化記録層１２０内の広い領域が相変化領域１２０ａとなってしまい、相変化に要する熱量が増大し、ヒータ電極１１７や第三のサイドウォールに不良が生じやすくなる。また、大きな電流が必要となるため、消費電流の低減の面でも問題があった。
相変化メモリ装置の製造方法は、半導体基板上に層間絶縁膜を形成すると共に、前記層間絶縁膜にヒータ電極を埋め込み、前記ヒータ電極上にハードマスクを形成してから、前記層間絶縁膜の一部をエッチングして前記ヒータ電極の上部側面を露出させ、次いで、前記ヒータ電極を等方性エッチングして先細り形状に加工し、次いで、前記ヒータ電極上に、相変化記録層と上部電極を積層することを特徴とする
本発明により、ヒータ電極の上端部を先細り状に形成することができる。そのため、ヒータ電極と相変化記録層との接触面積を小さくすることができ、相変化領域１２０ａを縮小することが可能となる。これにより、少ない電流量を少ない箇所に集中することができるため、相変化記録層に対する加熱（相変化）を効率良く行うことが可能となる。また、ヒータ電極を等方性エッチングにより先細り形状に加工するため、複数のヒータ電極を高い精度で同じ径で形成することができる。これらにより、相変化記録層の相変化を確実に行うことができるため、高い精度の相変化メモリ装置を得ることができる。
また、電気の消費量が抑えられるため、熱量の発生も抑えることができる。また、ヒータ電極の側面を層間絶縁膜で覆うため、ヒータ電極の熱が拡散することを防ぎ、相変化記録層を効率的に加熱することができる。そのため、ヒータ電極やサイドウォールに不良が生じにくく、耐久性のある相変化メモリ装置を得ることができる。
これらにより、相変化メモリ装置の高集積化（大容量化）と共に、省電力化と耐久性の向上を実現することができる。
これらにより、相変化メモリ装置の高集積化（大容量化）と共に、省電力化と耐久性の向上を実現することができる。
以下、本発明の実施形態である相変化メモリ装置５０について、図２を参照して説明する。図２は本発明の実施形態に係る相変化メモリ装置５０の断面構造を示す断面図である。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
本実施形態の相変化メモリ装置５０を備えた相変化メモリ装置は、スイッチング素子としてのＭＯＳトランジスタ３０と、記憶素子部３１と、グランド配線５と、から概略構成されている。以下、それぞれについて詳細を説明する。
＜ＭＯＳトランジスタ３０＞
ＭＯＳトランジスタ３０はさらに、第一の拡散層２と、第二の拡散層３と、ゲート電極６から構成され、また、それらの上面は第一の層間絶縁膜１１に覆われている。
ＭＯＳトランジスタ３０はさらに、第一の拡散層２と、第二の拡散層３と、ゲート電極６から構成され、また、それらの上面は第一の層間絶縁膜１１に覆われている。
（第一の拡散層２及び第二の拡散層３）
シリコンからなる半導体基板１の上面には、不純物を拡散させた第一の拡散層２及び第二の拡散層３が形成されている。これにより、第一の拡散層２及び第二の拡散層３はそれぞれ、ＭＯＳトランジスタ３０のソース領域あるいはドレイン領域として機能する。
シリコンからなる半導体基板１の上面には、不純物を拡散させた第一の拡散層２及び第二の拡散層３が形成されている。これにより、第一の拡散層２及び第二の拡散層３はそれぞれ、ＭＯＳトランジスタ３０のソース領域あるいはドレイン領域として機能する。
（ゲート電極６）
ゲート電極６は、不純物を含有させた多結晶シリコン膜や金属膜の多層膜からなり、半導体基板１の上面の、第一の拡散層２及び第二の拡散層３の間に配置されている。また、ゲート電極６は図示しないワード線に接続されており、電流が流れる構成となっているが、図２ではその記載を省略する。
ゲート電極６は、不純物を含有させた多結晶シリコン膜や金属膜の多層膜からなり、半導体基板１の上面の、第一の拡散層２及び第二の拡散層３の間に配置されている。また、ゲート電極６は図示しないワード線に接続されており、電流が流れる構成となっているが、図２ではその記載を省略する。
＜記憶素子部３１＞
記憶素子部３１はさらに、第一のコンタクトプラグ１０と、ヒータ電極１７と、相変化記録層２０と、上部電極２１から構成され、また、第一のコンタクトプラグ１０の側面は第一の層間絶縁膜１１に、ヒータ電極１７の周囲は第二の層間絶縁膜１２及び第四の層間絶縁膜１４に覆われている。
記憶素子部３１はさらに、第一のコンタクトプラグ１０と、ヒータ電極１７と、相変化記録層２０と、上部電極２１から構成され、また、第一のコンタクトプラグ１０の側面は第一の層間絶縁膜１１に、ヒータ電極１７の周囲は第二の層間絶縁膜１２及び第四の層間絶縁膜１４に覆われている。
（第一のコンタクトプラグ１０）
第一のコンタクトプラグ１０は、たとえば、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）の積層膜からなるバリア膜（ＴｉＮ／Ｔｉ）上にタングステン（Ｗ）等が積層して形成されている。また、第一のコンタクトプラグ１０はその側面と底部が窒化チタン膜１５及びチタン膜１６で覆われ、また、底部で第一の拡散層２に接続する構成となっている。また、第一のコンタクトプラグ１０の周囲には、チタン膜１６の側面と半導体基板１の上面を覆うように第一の層間絶縁膜１１が形成されている。
第一のコンタクトプラグ１０は、たとえば、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）の積層膜からなるバリア膜（ＴｉＮ／Ｔｉ）上にタングステン（Ｗ）等が積層して形成されている。また、第一のコンタクトプラグ１０はその側面と底部が窒化チタン膜１５及びチタン膜１６で覆われ、また、底部で第一の拡散層２に接続する構成となっている。また、第一のコンタクトプラグ１０の周囲には、チタン膜１６の側面と半導体基板１の上面を覆うように第一の層間絶縁膜１１が形成されている。
（ヒータ電極１７）
ヒータ電極１７は、たとえば、窒化チタン（ＴｉＮ）、タングステン（Ｗ）等からなり、その基端部１７ｃは、第一のコンタクトプラグ１０の上面を覆うように形成されている。
また、ヒータ電極１７は、第一のヒータ電極１７ａと第二のヒータ電極１７ｂがこの順で縦積みされた構成となっている。
ヒータ電極１７は、たとえば、窒化チタン（ＴｉＮ）、タングステン（Ｗ）等からなり、その基端部１７ｃは、第一のコンタクトプラグ１０の上面を覆うように形成されている。
また、ヒータ電極１７は、第一のヒータ電極１７ａと第二のヒータ電極１７ｂがこの順で縦積みされた構成となっている。
第一のヒータ電極１７ａは第一のコンタクトプラグ１０上に設けられ、また、基端部１７ｃが第一のコンタクトプラグ１０の上面を覆う構成となっている。また、第一のヒータ電極１７ａは柱状であり、その直径は側面部１７ｆから第一の上端部１７ｄに向かって細くなっている。これにより第一の上端部１７ｄの直径は、第一のコンタクトプラグ１０の直径よりも小さく形成されている。
このとき、第一のヒータ電極１７ａの基端部１７ｃは、少なくとも第一のコンタクトプラグ１０の上端部の全面を覆う構成であればよく、窒化チタン膜１５及びチタン膜１６の上端部に重なっていてもかまわない。また、第一のヒータ電極１７ａの第一の上端部１７ｄの中心位置は、第一のコンタクトプラグ１０の上端部の中心位置とほぼ一致するように形成されている。また、第一のヒータ電極１７ａの周囲には、第一のヒータ電極１７ａの側面と半導体基板１の上面を覆うように、第二の層間絶縁膜１２及び第四の層間絶縁膜１４が形成されている。
第二のヒータ電極１７ｂは略棒状であり、第一のヒータ電極１７ａの第一の上端部１７ｄと接合する構成となっている。これにより、ヒータ電極１７は先細り状の構成となる。
また、第二のヒータ電極１７ｂの周囲には、第二のヒータ電極１７ｂの側面と第二の層間絶縁膜１２の上面を覆うように、第四の層間絶縁膜１４が形成されている。また、第二のヒータ電極１７ｂの第二の上端部１７ｅは、第四の層間絶縁膜１４から露出し、後述する相変化記録層２０と接続する構成となっている。
また、第二のヒータ電極１７ｂの周囲には、第二のヒータ電極１７ｂの側面と第二の層間絶縁膜１２の上面を覆うように、第四の層間絶縁膜１４が形成されている。また、第二のヒータ電極１７ｂの第二の上端部１７ｅは、第四の層間絶縁膜１４から露出し、後述する相変化記録層２０と接続する構成となっている。
（相変化記録層２０）
相変化記録層２０は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）、ガリウム（Ｇａ）、インジュム（Ｉｎ）のうち少なくともいずれか２つ以上を含む材料から構成される。たとえば、アンチモン化ガリウム(ＧａＳｂ)、アンチモン化インジュム(ＩｎＳｂ)、セレン化インジュム(ＩｎＳｅ)、テルル化アンチモン(Ｓｂ２Ｔｅ３)、テルル化ゲルマニウム(ＧｅＴｅ)、Ｇｅ２Ｓｂ２Ｔｅ５、ＩｎＳｂＴｅ、ＧａＳｅＴｅ、ＳｎＳｂ２Ｔｅ４、ＩｎＳｂＧｅ等からなり、第二のヒータ電極１７ｂの第二の上端部１７ｅと接続する構成となっている。
相変化記録層２０は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）、ガリウム（Ｇａ）、インジュム（Ｉｎ）のうち少なくともいずれか２つ以上を含む材料から構成される。たとえば、アンチモン化ガリウム(ＧａＳｂ)、アンチモン化インジュム(ＩｎＳｂ)、セレン化インジュム(ＩｎＳｅ)、テルル化アンチモン(Ｓｂ２Ｔｅ３)、テルル化ゲルマニウム(ＧｅＴｅ)、Ｇｅ２Ｓｂ２Ｔｅ５、ＩｎＳｂＴｅ、ＧａＳｅＴｅ、ＳｎＳｂ２Ｔｅ４、ＩｎＳｂＧｅ等からなり、第二のヒータ電極１７ｂの第二の上端部１７ｅと接続する構成となっている。
（上部電極２１）
上部電極２１は、タングステン(Ｗ)やアルミニウム(Ａｌ)などの導体膜からなり、相変化記録層２０を覆うように形成されている。
また、上部電極２１は図示しないビット線に接続されており、上部電極４に電圧を印加することにより、上部電極４、相変化記録層２０、ヒータ電極１７、第一のコンタクトプラグ１０を順に電流が通り、ＭＯＳトランジスタ３０を介して後述するグランド配線５へ流れる構成となっている。これにより、ヒータ電極１７に電流が流れて発熱し、第二の上端部１７ｅと接する部分の相変化記録層２０が相変化する。この相変化記録層２０内の、相変化が起こる領域を相変化記録領域２０ａとして示す。
上部電極２１は、タングステン(Ｗ)やアルミニウム(Ａｌ)などの導体膜からなり、相変化記録層２０を覆うように形成されている。
また、上部電極２１は図示しないビット線に接続されており、上部電極４に電圧を印加することにより、上部電極４、相変化記録層２０、ヒータ電極１７、第一のコンタクトプラグ１０を順に電流が通り、ＭＯＳトランジスタ３０を介して後述するグランド配線５へ流れる構成となっている。これにより、ヒータ電極１７に電流が流れて発熱し、第二の上端部１７ｅと接する部分の相変化記録層２０が相変化する。この相変化記録層２０内の、相変化が起こる領域を相変化記録領域２０ａとして示す。
ヒータ電極１７はタングステン（Ｗ)等からなり、その周囲を、窒化ケイ素（ＳｉＮ）からなる第三のサイドウォールで覆われ、かつ、その周囲は第二の層間絶縁膜で覆われている。また、ヒータ電極１７及び第二の層間絶縁膜上には相変化記録層２０、上部電極２１がこの順で形成されている。また、上部電極２１は図示しないビット線に接続されており、後述するグランド配線５と電気的に接続する構成となっている。
＜グランド配線５＞
第二の拡散層３上には第二のコンタクトプラグ４が形成されており、さらに、第二のコンタクトプラグ４の上にはグランド配線５が形成され、その周囲は第一の層間絶縁膜１１で覆われている。これにより、グランド配線５は、第二のコンタクトプラグ４を介して第二の拡散層３と接続する構成となっている。
第二の拡散層３上には第二のコンタクトプラグ４が形成されており、さらに、第二のコンタクトプラグ４の上にはグランド配線５が形成され、その周囲は第一の層間絶縁膜１１で覆われている。これにより、グランド配線５は、第二のコンタクトプラグ４を介して第二の拡散層３と接続する構成となっている。
本発明の実施形態の相変化メモリ装置５０は、ヒータ電極１７の上端部（第二の上端部１７ｅ）が先細り状に形成されるため、ヒータ電極１７と相変化記録層２０との接触面積を小さくすることができる。そのため、相変化領域２０ａを小さい領域に抑えることが可能となり、相変化記録層２０に対する加熱（相変化）を効率良く行うことが可能となる。また、相変化記録層２０の相変化を確実に行うことができるため、小型で高い精度の相変化メモリ装置５０を得ることができる。また、相変化領域２０ａを小さい領域に抑えることができるため、電気の消費量を抑えることができる。そのため電流の制御が容易となり、省電力化を図ることができる。
また、ヒータ電極１７の側面を第四の層間絶縁膜１４で覆うため、ヒータ電極１７の熱が拡散することを防ぎ、相変化記録層２０を効率的に加熱することができる。そのため、ヒータ電極やサイドウォールに不良が生じにくく、耐久性のある相変化メモリ装置５０を得ることができる。また、ヒータ電極１７の周囲にサイドウォールが形成されないため、記憶素子部３１の構造を簡素化することができる。
また、ヒータ電極１７の発熱及び熱拡散が抑えられるため、ヒータ電極１７及びその周辺に不良が生じにくく、相変化メモリ装置５０の耐久性を高めることができる。これらの特長により、相変化メモリ装置５０の高集積化（大容量化）、省電力化、耐久性の向上を図ることが可能となる。
また、ヒータ電極１７の発熱及び熱拡散が抑えられるため、ヒータ電極１７及びその周辺に不良が生じにくく、相変化メモリ装置５０の耐久性を高めることができる。これらの特長により、相変化メモリ装置５０の高集積化（大容量化）、省電力化、耐久性の向上を図ることが可能となる。
以下、本発明の実施形態である相変化メモリ装置５０の製造方法について図を参照して説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
本実施形態の相変化メモリ装置５０を備えた相変化メモリ装置の製造方法は、ＭＯＳトランジスタ３０及びグランド配線５形成工程と、第一のコンタクトプラグ１０形成工程と、第二の層間絶縁膜１２形成工程と、第一の開口部２２形成工程と、第一のヒータ電極部２７ａ形成工程と、第三の層間絶縁膜１３形成工程と、第二のヒータ電極部２７ｂ及びモニターパターン２７ｃ形成工程と、ハードマスク２３形成工程と、第三の層間絶縁膜１３除去工程と、ヒータ電極１７形成工程と、第四の層間絶縁膜１４形成工程と、相変化記録層２０及び上部電極２１形成工程と、から概略構成されている。以下、それぞれについて詳細を説明する。
（ＭＯＳトランジスタ３０及びグランド配線５形成工程）
まず、図３に示すように、ＭＯＳトランジスタ３０及びグランド配線５を形成する。
まず、シリコンからなる半導体基板１の一面に、たとえば、リン等のＮ型不純物を含有させた多結晶シリコン膜、タングステン、窒化タングステンまたはタングステンシリサイド等の金属膜からなるゲート電極６を形成する。
まず、図３に示すように、ＭＯＳトランジスタ３０及びグランド配線５を形成する。
まず、シリコンからなる半導体基板１の一面に、たとえば、リン等のＮ型不純物を含有させた多結晶シリコン膜、タングステン、窒化タングステンまたはタングステンシリサイド等の金属膜からなるゲート電極６を形成する。
次いで、ゲート電極６で覆われていない半導体基板１の一面に、たとえばイオン注入法を用いて、第一の拡散層２及び第二の拡散層３を形成する。これにより、第一の拡散層２及び第二の拡散層３はそれぞれ、ＭＯＳトランジスタ３０のソース領域あるいはドレイン領域として機能する。
次いで、第二の拡散層３上に、第二のコンタクトプラグ４及びグランド配線５を形成する。そして、ＭＯＳトランジスタ３０及びグランド配線５を形成した後、半導体基板１の上面を覆うように第一の層間絶縁膜１１を形成する。このとき、第一の層間絶縁膜１１の厚さは、ＭＯＳトランジスタ３０とグランド配線５が露出しないような厚さとする。
次いで、第二の拡散層３上に、第二のコンタクトプラグ４及びグランド配線５を形成する。そして、ＭＯＳトランジスタ３０及びグランド配線５を形成した後、半導体基板１の上面を覆うように第一の層間絶縁膜１１を形成する。このとき、第一の層間絶縁膜１１の厚さは、ＭＯＳトランジスタ３０とグランド配線５が露出しないような厚さとする。
（第一のコンタクトプラグ１０形成工程）
次いで、第一のコンタクトプラグ１０を形成する。まず、第一の拡散層２表面を露出させるように、第一の層間絶縁膜１１を貫通する第一の開口部１０ａを形成する。次に、第一の開口部１０ａの内壁及び、第一の拡散層２の露出した部分を覆うように、チタン膜１６及び窒化チタン膜１５をこの順で形成する。
次いで、第一の開口部１０ａ内の窒化チタン膜１５の内側を充填するように、たとえば、ＴｉＮ／Ｔｉ等のバリア膜、タングステン（Ｗ）膜等の導電膜を堆積した後、ＣＭＰ（Chemical Mechanical Polishing）法を用いて第一の層間絶縁膜１１が露出するまで表面研磨を行う。以上により、第一のコンタクトプラグ１０が形成される。
次いで、第一のコンタクトプラグ１０を形成する。まず、第一の拡散層２表面を露出させるように、第一の層間絶縁膜１１を貫通する第一の開口部１０ａを形成する。次に、第一の開口部１０ａの内壁及び、第一の拡散層２の露出した部分を覆うように、チタン膜１６及び窒化チタン膜１５をこの順で形成する。
次いで、第一の開口部１０ａ内の窒化チタン膜１５の内側を充填するように、たとえば、ＴｉＮ／Ｔｉ等のバリア膜、タングステン（Ｗ）膜等の導電膜を堆積した後、ＣＭＰ（Chemical Mechanical Polishing）法を用いて第一の層間絶縁膜１１が露出するまで表面研磨を行う。以上により、第一のコンタクトプラグ１０が形成される。
（第二の層間絶縁膜１２形成工程）
次いで、図３に示すように、酸化シリコン等からなる第二の層間絶縁膜１２を、第一の層間絶縁膜１１を覆うように、たとえば６０ｎｍの厚さで形成する。
次いで、図３に示すように、酸化シリコン等からなる第二の層間絶縁膜１２を、第一の層間絶縁膜１１を覆うように、たとえば６０ｎｍの厚さで形成する。
（開口部（第一の開口部２２）形成工程）
次いで、図４に示すように、開口部（第一の開口部２２）を形成する。
まず、第一のコンタクトプラグ１０の上端を露出させるように第二の層間絶縁膜１２を貫通する第一の開口部２２を形成する。このとき、第一の開口部２２の基端部１７ｃは、第一のコンタクトプラグ１０の上面を全て露出し、かつ、チタン膜１６の上端よりも外側に重ならないように形成することが望ましい。
次いで、図４に示すように、開口部（第一の開口部２２）を形成する。
まず、第一のコンタクトプラグ１０の上端を露出させるように第二の層間絶縁膜１２を貫通する第一の開口部２２を形成する。このとき、第一の開口部２２の基端部１７ｃは、第一のコンタクトプラグ１０の上面を全て露出し、かつ、チタン膜１６の上端よりも外側に重ならないように形成することが望ましい。
（第一のヒータ電極部２７ａ形成工程）
次いで、図５に示すように、第一のヒータ電極部２７ａを形成する。
まず、第一の開口部２２を充填し、かつ、第二の層間絶縁膜１２上を覆うように、たとえば、ＴｉＮ（チタンナイトライド）、ＴｉＳｉＮ(チタンシリコンナイトライド)、ＴｉＡｌＮ（チタンアルミニュームナイトライド）、Ｃ（カーボン）、ＣＮ（カーボンナイトライド）、ＭｏＮ（モリブデンナイトライド）、ＴａＮ（タンタルナイトライド）、ＰｔＩｒ（イリジューム白金）、ＴｉＣＮ（チタンカーボンナイトライド）、ＴｉＳｉＣ（チタンシリコンカーボン）のなどの高抵抗材料からなる導電膜を形成する。
次いで、図５に示すように、第一のヒータ電極部２７ａを形成する。
まず、第一の開口部２２を充填し、かつ、第二の層間絶縁膜１２上を覆うように、たとえば、ＴｉＮ（チタンナイトライド）、ＴｉＳｉＮ(チタンシリコンナイトライド)、ＴｉＡｌＮ（チタンアルミニュームナイトライド）、Ｃ（カーボン）、ＣＮ（カーボンナイトライド）、ＭｏＮ（モリブデンナイトライド）、ＴａＮ（タンタルナイトライド）、ＰｔＩｒ（イリジューム白金）、ＴｉＣＮ（チタンカーボンナイトライド）、ＴｉＳｉＣ（チタンシリコンカーボン）のなどの高抵抗材料からなる導電膜を形成する。
次いで、ＣＭＰ（Chemical Mechanical Polishing）法を用いて第二の層間絶縁膜１２が露出するまで表面研磨を行う。これにより、第一のヒータ電極部２７ａが形成される。このとき、第一のヒータ電極部２７ａの上端部の直径は、第一のヒータ電極部２７ａの基端部１７ｃの直径よりも大きく形成される。この第一のヒータ電極部２７ａが形成された状態を図６に示す。
（第三の層間絶縁膜１３形成工程）
次いで、図７に示すように、たとえば、酸化シリコン等からなる第三の層間絶縁膜１３を、第二の層間絶縁膜１２を覆うように形成する。このとき、第三の層間絶縁膜１３の厚みは、後述する工程において形成する第二のヒータ電極部２７ｂの半径（ｒＸ）から第二の上端部１７ｅの半径（ｒＹ）を引いた厚さ（ｒＸ−ｒＹ）、つまり、後述する第二のヒータ電極部２７のエッチング工程においての、所望するエッチング厚さと同じ厚さで形成する。ここではたとえば４０ｎｍの厚さとする。
また、このとき、第三の層間絶縁膜１３は、第二の層間絶縁膜１２よりも薄く形成することが望ましい。後述するヒータ電極１７形成工程において、第一のヒータ電極１７ａの側壁が完全にエッチングされることを防ぐためである。
次いで、図７に示すように、たとえば、酸化シリコン等からなる第三の層間絶縁膜１３を、第二の層間絶縁膜１２を覆うように形成する。このとき、第三の層間絶縁膜１３の厚みは、後述する工程において形成する第二のヒータ電極部２７ｂの半径（ｒＸ）から第二の上端部１７ｅの半径（ｒＹ）を引いた厚さ（ｒＸ−ｒＹ）、つまり、後述する第二のヒータ電極部２７のエッチング工程においての、所望するエッチング厚さと同じ厚さで形成する。ここではたとえば４０ｎｍの厚さとする。
また、このとき、第三の層間絶縁膜１３は、第二の層間絶縁膜１２よりも薄く形成することが望ましい。後述するヒータ電極１７形成工程において、第一のヒータ電極１７ａの側壁が完全にエッチングされることを防ぐためである。
（第二のヒータ電極部２７ｂ及びモニターパターン２７ｃ形成工程）
次いで、第二のヒータ電極部２７ｂ及びモニターパターン２７ｃを形成する。
まず、図８に示すように、第一のヒータ電極部２７ａを露出させるように、第三の層間絶縁膜１３を貫通する第二の開口部１３ａを形成する。このとき、第二の開口部１３ａは、第一のヒータ電極部２７ａの上面を全て露出するように形成することが望ましい。後述するヒータ電極１７形成工程において、第一のヒータ電極部２７ａ及び第二のヒータ電極部２７ｂの等方性エッチングの終点検知を正確に行うためである。また、第二の開口部１３ａの中心位置は、第一のコンタクトプラグ１０の中心位置とほぼ一致させるようにする。後述するヒータ電極１７形成工程において、第二のヒータ電極１７ｂの中心位置が、第一のコンタクトプラグ１０の中心位置からずれて、接続が不安定になることを防ぐためである。
次いで、第二のヒータ電極部２７ｂ及びモニターパターン２７ｃを形成する。
まず、図８に示すように、第一のヒータ電極部２７ａを露出させるように、第三の層間絶縁膜１３を貫通する第二の開口部１３ａを形成する。このとき、第二の開口部１３ａは、第一のヒータ電極部２７ａの上面を全て露出するように形成することが望ましい。後述するヒータ電極１７形成工程において、第一のヒータ電極部２７ａ及び第二のヒータ電極部２７ｂの等方性エッチングの終点検知を正確に行うためである。また、第二の開口部１３ａの中心位置は、第一のコンタクトプラグ１０の中心位置とほぼ一致させるようにする。後述するヒータ電極１７形成工程において、第二のヒータ電極１７ｂの中心位置が、第一のコンタクトプラグ１０の中心位置からずれて、接続が不安定になることを防ぐためである。
また、第二の開口部１３ａの形成と同時に、第三の層間絶縁膜１３を貫通する第三の開口部１３ｂを、第二の開口部１３ａから離間して形成する。このとき、第三の開口部１３ｂの半径は、第三の開口部１３ｂの深さ（ｒＸ−ｒＹ）よりも大きくなるように形成する。後述するヒータ電極１７形成工程において、第一のヒータ電極部２７ａ及び第二のヒータ電極部２７ｂのプラズマエッチングの終点検知を正確に行うためである。
次いで、図９に示すように、第二の開口部１３ａ及び第三の開口部１３ｂを充填し、かつ、第三の層間絶縁膜１３上を覆うように、たとえば、ＴｉＮ（チタンナイトライド）、ＴｉＳｉＮ(チタンシリコンナイトライド)、ＴｉＡｌＮ（チタンアルミニュームナイトライド）、Ｃ（カーボン）、ＣＮ（カーボンナイトライド）、ＭｏＮ（モリブデンナイトライド）、ＴａＮ（タンタルナイトライド）、ＰｔＩｒ（イリジューム白金）、ＴｉＣＮ（チタンカーボンナイトライド）、ＴｉＳｉＣ（チタンシリコンカーボン）などの高抵抗材料からなる導電膜を形成する。
次いで、図１０に示すように、ＣＭＰ（Chemical Mechanical Polishing）法を用いて第三の層間絶縁膜１３が露出するまで表面研磨を行う。これにより、半径ｒＸ、厚さｒＸ−ｒＹの第二のヒータ電極部２７ｂ、及び、半径ｒＸ−ｒＹ以上、厚さｒＸ−ｒＹのモニターパターン２７ｃが形成される。このモニターパターン２７ｃは、後述するヒータ電極１７形成工程において、第一のヒータ電極部２７ａ及び第二のヒータ電極部２７ｂのプラズマエッチングの終点検知に用いる。
（ハードマスク２３形成工程）
次に、図１１に示すように、フォトリソグラフィ法を用いて、第二のヒータ電極部２７ｂ上に、ヒータ電極１７形成用のハードマスク２３を形成する。このとき、ハードマスク２３は、第二のヒータ電極部２７ｂの上面を全て覆うように形成することが望ましい。後述するヒータ電極１７形成工程において、モニターパターン２７ｃによる等方性エッチングの終点検知を正確に行うためである。
次に、図１１に示すように、フォトリソグラフィ法を用いて、第二のヒータ電極部２７ｂ上に、ヒータ電極１７形成用のハードマスク２３を形成する。このとき、ハードマスク２３は、第二のヒータ電極部２７ｂの上面を全て覆うように形成することが望ましい。後述するヒータ電極１７形成工程において、モニターパターン２７ｃによる等方性エッチングの終点検知を正確に行うためである。
（第三の層間絶縁膜１３除去工程）
次に、図１２に示すように、第三の層間絶縁膜１３を、たとえばドライエッチング法により除去する。これにより、第二のヒータ電極部２７ｂの側面と、モニターパターン２７ｃとが露出される。
次に、図１２に示すように、第三の層間絶縁膜１３を、たとえばドライエッチング法により除去する。これにより、第二のヒータ電極部２７ｂの側面と、モニターパターン２７ｃとが露出される。
（ヒータ電極１７形成工程）
次に、ヒータ電極１７を形成する。
まず、図１３に示すように第二のヒータ電極部２７ｂと、モニターパターン２７ｃに対して、等方性エッチング（高選択性等方性エッチング）を行う。このとき、モニターパターン２７ｃは側面及び上面からエッチングを受ける。モニターパターン２７ｃの半径は、厚さより大きい値のため、厚さ分（ｒＸ−ｒＹ）のエッチングを受けることで、モニターパターン２７ｃは完全に除去される。
次に、ヒータ電極１７を形成する。
まず、図１３に示すように第二のヒータ電極部２７ｂと、モニターパターン２７ｃに対して、等方性エッチング（高選択性等方性エッチング）を行う。このとき、モニターパターン２７ｃは側面及び上面からエッチングを受ける。モニターパターン２７ｃの半径は、厚さより大きい値のため、厚さ分（ｒＸ−ｒＹ）のエッチングを受けることで、モニターパターン２７ｃは完全に除去される。
このとき、第二のヒータ電極部２７ｂの上端部はハードマスク２３で覆われているため、第二のヒータ電極部２７ｂは側面からのみエッチングされる。また、第二のヒータ電極部２７ｂがエッチングされることにより、第一のヒータ電極部２７ａの上端部も外側から徐々に露出され、エッチングを受ける。これにより、第一のヒータ電極部２７ａは上端部１７ｄに向かって細くなる形状となり、また、第二のヒータ電極部２７ｂは略棒状となる。これにより、第一のヒータ電極１７ａ及び第二のヒータ電極１７ｂからなるヒータ電極１７が形成される。
このとき、モニターパターン２７ｃが完全にエッチングされた時点をエッチングの終了時点とすることにより、第二のヒータ電極部２７ｂの側面を、モニターパターン２７ｃの厚み分（ｒＸ−ｒＹ）だけエッチングすることができる。これにより、上端部（第二の上端部１７ｅ）の半径がｒＹの、ヒータ電極１７を形成することができる。
このとき、たとえば、第二のヒータ電極部２７ｂの半径を５０nm、所望する第二の上端部１７ｅの半径を１０nmとしたい場合、第二の層間絶縁膜１２を６０nm、第三の層間絶縁膜１３を４０nmで形成すればよい。これにより、第一のヒータ電極部２７ａは６０nmの厚さ、モニターパターン２７ｃは４０nmの厚さで形成される。
このとき、第二の層間絶縁膜１２の厚さは、第二の上端部１７ｅの半径の大きさに影響を与えないが、第二のヒータ電極部２７ｂの半径よりも厚く形成することが望ましい。第二のヒータ電極部２７ｂの側面をエッチングする際に、第一のヒータ電極部２７ａも上端部からエッチングを受け、側面部１７ｆまで側面を除去されるためである。
このとき、第二の層間絶縁膜１２の厚さは、第二の上端部１７ｅの半径の大きさに影響を与えないが、第二のヒータ電極部２７ｂの半径よりも厚く形成することが望ましい。第二のヒータ電極部２７ｂの側面をエッチングする際に、第一のヒータ電極部２７ａも上端部からエッチングを受け、側面部１７ｆまで側面を除去されるためである。
そして、モニターパターン２７ｃが完全にエッチングされた時点をエッチングの終了時点とすることにより、第二のヒータ電極部２７ｂは外側から４０nm除去されたところでエッチングが終了する。これにより、上端部（第二の上端部１７ｅ）の半径１０nmの、ヒータ電極１７を形成することができる。
このように、第二のヒータ電極部２７ｂの半径（ｒＸ）に応じた厚さ（ｒＸ−ｒＹ）で、モニターパターン２７ｃを形成することにより、第二の上端部１７ｅの半径（ｒＹ）を所望する大きさで形成することができる。
また、モニターパターン２７ｃによる終点検知と、エッチング時間の測定との組み合わせにより、第二の上端部１７ｅの半径（ｒＹ）の大きさを調節しても構わない。
また、モニターパターン２７ｃによる終点検知と、エッチング時間の測定との組み合わせにより、第二の上端部１７ｅの半径（ｒＹ）の大きさを調節しても構わない。
（第四の層間絶縁膜１４形成工程）
まず、図１４に示すように、ハードマスク２３を除去し、第二の上端部１７ｅを露出させる。
次いで、たとえば酸化シリコン等からなる第四の層間絶縁膜１４で、第一の開口部２２を充填し、かつ、第三の層間絶縁膜１３上を覆うように形成する。次いで、ＣＭＰ法を用いて、ヒータ電極１７の上端部（第二の上端部１７ｅ）が露出するまで表面研磨を行う。
まず、図１４に示すように、ハードマスク２３を除去し、第二の上端部１７ｅを露出させる。
次いで、たとえば酸化シリコン等からなる第四の層間絶縁膜１４で、第一の開口部２２を充填し、かつ、第三の層間絶縁膜１３上を覆うように形成する。次いで、ＣＭＰ法を用いて、ヒータ電極１７の上端部（第二の上端部１７ｅ）が露出するまで表面研磨を行う。
（相変化記録層２０及び上部電極２１形成工程）
次いで、図２に示すように第四の層間絶縁膜１４上を覆うように、相変化記録層２０を形成する。相変化記録層２０の材料は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）、ガリウム（Ｇａ）、インジュム（Ｉｎ）のうち少なくともいずれか２つ以上を含む材料等を用いることが好ましい。たとえば、アンチモン化ガリウム(ＧａＳｂ)、アンチモン化インジュム(ＩｎＳｂ)、セレン化インジュム(ＩｎＳｅ)、テルル化アンチモン(Ｓｂ２Ｔｅ３)、テルル化ゲルマニウム(ＧｅＴｅ)、Ｇｅ２Ｓｂ２Ｔｅ５、ＩｎＳｂＴｅ、ＧａＳｅＴｅ、ＳｎＳｂ２Ｔｅ４、ＩｎＳｂＧｅ等を用いることができる。これらの材料を用いることにより、安定して相変化をさせることができるとともに、その状態を保持することが可能となる。
次いで、図２に示すように第四の層間絶縁膜１４上を覆うように、相変化記録層２０を形成する。相変化記録層２０の材料は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）、ガリウム（Ｇａ）、インジュム（Ｉｎ）のうち少なくともいずれか２つ以上を含む材料等を用いることが好ましい。たとえば、アンチモン化ガリウム(ＧａＳｂ)、アンチモン化インジュム(ＩｎＳｂ)、セレン化インジュム(ＩｎＳｅ)、テルル化アンチモン(Ｓｂ２Ｔｅ３)、テルル化ゲルマニウム(ＧｅＴｅ)、Ｇｅ２Ｓｂ２Ｔｅ５、ＩｎＳｂＴｅ、ＧａＳｅＴｅ、ＳｎＳｂ２Ｔｅ４、ＩｎＳｂＧｅ等を用いることができる。これらの材料を用いることにより、安定して相変化をさせることができるとともに、その状態を保持することが可能となる。
次いで、相変化記録層２０上に、たとえばタングステン(Ｗ)やアルミニウム(Ａｌ)などの導体膜からなる上部電極１１を形成する。
以上の工程により、図２に示される相変化メモリ装置５０を作成する。
以上の工程により、図２に示される相変化メモリ装置５０を作成する。
本発明の実施形態の相変化メモリ装置の製造方法は、所望する第二のヒータ電極部２７ｂの半径（ｒＸ）に応じて第二のヒータ電極部２７ｂの半径（ｒＸ）に応じた厚さ（ｒＸ−ｒＹ）で、モニターパターン２７ｃを形成することにより、第二の上端部１７ｅの半径（ｒＹ）を所望する大きさで形成することが可能となる。そのため、相変化記録層２０とヒータ電極１７の上端部（第二の上端部１７ｅ）との接触面積を、容易に調整することができる。
また、ヒータ電極１７をエッチングにより形成するため、複数のヒータ電極１７の上部（第二のヒータ電極部２７ｂ）を、高い精度で同じ直径に形成することができる。そのため、相変化記録層２０への加熱を各ヒータ電極１７で均等に行うことが可能となる。
また、ヒータ電極１７の基端部で第一のコンタクトプラグ１０の上面全体を覆うことができるため、電流ロスの低減を実現することができる。これらにより、高い精度の相変化メモリ装置５０を形成することができる。
また、ヒータ電極１７の基端部で第一のコンタクトプラグ１０の上面全体を覆うことができるため、電流ロスの低減を実現することができる。これらにより、高い精度の相変化メモリ装置５０を形成することができる。
また、等方性エッチングによりヒータ電極１７を形成する方法であるため、ヒータ電極１７の周囲にサイドウォール（第三のサイドウォール１１８）が不要である。そのため、ヒータ電極部を段積みする必要がなく、ヒータ電極１７の高さを抑えることができる。そのため、相変化メモリ装置５０の縮小が可能となり、小型で大容量の相変化メモリ装置５０を製造することができる。
また、相変化記録層２０とヒータ電極１７の上端部（第二の上端部１７ｅ）との接触面積を小さくすることが可能となるため、少ない電力で、高密度の電力を相変化記録領域２０ａに加えることができる。その結果、相変化記録層２０に対する加熱（相変化）を効率良く行うことができ、相変化記録層２０から変化記録領域２０ａへの相変化を少ない電流で確実に行うことが可能となる。
また、電流が抑えられるため、熱の発生も抑えられる。そのため、熱による不良が生じにくく、耐久性のある相変化メモリ装置５０を得ることができる。以上により、本発明では、相変化メモリ装置５０の高集積化（大容量化）、省電力化、耐久性の向上を図ることが可能となる。
また、電流が抑えられるため、熱の発生も抑えられる。そのため、熱による不良が生じにくく、耐久性のある相変化メモリ装置５０を得ることができる。以上により、本発明では、相変化メモリ装置５０の高集積化（大容量化）、省電力化、耐久性の向上を図ることが可能となる。
本発明は、相変化メモリ５０（ＰＲＡＭ）に関するものであり、大容量、低電力のメモリを必要とする半導体産業において利用可能性がある。
１…半導体基板、１０…第一のコンタクトプラグ、１１…第一の層間絶縁膜、１２…第二の層間絶縁膜、１３…第三の層間絶縁膜、１３ａ…第一のコンタクトホール、１３ｂ…第二のコンタクトホール、１７…ヒータ電極、１７ａ…第一のヒータ電極、１７ｂ…第二のヒータ電極、２０…相変化記録層、２１…上部電極、２２…第二の開口部、２７ａ…第一のヒータ電極部、２７ｂ…第二のヒータ電極部、２７ｃ…モニターパターン、３１…記憶素子部、５０…相変化メモリ装置
Claims (6)
- 半導体基板上に形成された第一のコンタクトプラグと、
前記第一のコンタクトプラグの上面を基端部が覆い、上端部が先細り状であるヒータ電極と、
前記第一のコンタクトプラグ及び前記ヒータ電極の側面を覆うように形成された層間絶縁膜と、
前記層間絶縁膜を覆い、前記ヒータ電極の上端部に接する相変化記録層と、
前記相変化記録層上に形成された上部電極と、を具備してなることを特徴とする相変化メモリ装置。 - 前記前記ヒータ電極の側面を前記層間絶縁膜で覆うことを特徴とする請求項１に記載の相変化メモリ装置。
- 前記相変化記録層がゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）、ガリウム（Ｇａ）、インジュム（Ｉｎ）のうち少なくともいずれか２つ以上を含む材料から構成されることを特徴とする請求項１に記載の相変化メモリ装置。
- 半導体基板上に層間絶縁膜を形成すると共に、前記層間絶縁膜にヒータ電極を埋め込み、前記ヒータ電極上にハードマスクを形成してから、前記層間絶縁膜の一部をエッチングして前記ヒータ電極の上部側面を露出させ、次いで、前記ヒータ電極を等方性エッチングして先細り形状に加工し、次いで、前記ヒータ電極上に、相変化記録層と上部電極を積層することを特徴とする相変化メモリ装置の製造方法。
- 前記半導体基板上の第一のコンタクトプラグ及び前記第一のコンタクトプラグを埋める第一の層間絶縁膜を覆うように、第二の層間絶縁膜を形成する工程と、
前記第一のコンタクトプラグを露出させるように前記第二の層間絶縁膜に第一の開口部を形成する工程と、
前記第一の開口部の内部に第一のヒータ電極部を形成する工程と、
前記第一のヒータ電極部及び前記第二の層間絶縁膜を覆うように、第三の層間絶縁膜を形成する工程と、
前記第一のヒータ電極部を露出させるように前記第三の層間絶縁膜に第二の開口部を形成する工程と、
前記第二の開口部の内部に第二のヒータ電極部を形成する工程と、
前記第二のヒータ電極部を覆うハードマスクを形成してから、前記第三の層間絶縁膜を除去して前記第一のヒータ電極部の側面を露出させ、次いで、前記第一のヒータ電極部及び前記第二のヒータ電極部に等方性エッチングを行って前記ヒータ電極を形成する工程と、を具備してなることを特徴とする請求項４に記載の相変化メモリ装置の製造方法。 - 前記第二の開口部と同時に第三の開口部を形成する工程と、
前記第二のヒータ電極部と同時に、前記第二のヒータ電極部と同じ材料からなるモニターパターンを前記第三の開口部の内部に形成する工程と、
前記第二のヒータ電極部に等方性エッチングを行う工程において、前記モニターパターンが消失した時点で等方性エッチングを停止することを特徴とする請求項４に記載の相変化メモリ装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009203735A JP2011054830A (ja) | 2009-09-03 | 2009-09-03 | 相変化メモリ装置及び相変化メモリ装置の製造方法 |
| US12/862,831 US20110053335A1 (en) | 2009-09-03 | 2010-08-25 | Phase-change memory device and method of manufacturing phase-change memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009203735A JP2011054830A (ja) | 2009-09-03 | 2009-09-03 | 相変化メモリ装置及び相変化メモリ装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011054830A true JP2011054830A (ja) | 2011-03-17 |
Family
ID=43625521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009203735A Pending JP2011054830A (ja) | 2009-09-03 | 2009-09-03 | 相変化メモリ装置及び相変化メモリ装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110053335A1 (ja) |
| JP (1) | JP2011054830A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9520556B2 (en) | 2014-08-21 | 2016-12-13 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013187335A (ja) * | 2012-03-07 | 2013-09-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2016178898A1 (en) | 2015-05-01 | 2016-11-10 | Commscope Technologies Llc | Coaxial cable connector interface for preventing mating with incorrect connector |
| US11043634B2 (en) * | 2019-04-09 | 2021-06-22 | International Business Machines Corporation | Confining filament at pillar center for memory devices |
| US11038106B1 (en) | 2019-11-22 | 2021-06-15 | International Business Machines Corporation | Phase change memory cell with a metal layer |
| US11910731B2 (en) | 2021-02-10 | 2024-02-20 | International Business Machines Corporation | Embedded heater in a phase change memory material |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666039A (en) * | 1979-11-01 | 1981-06-04 | Mitsubishi Electric Corp | Etching method |
| KR100648143B1 (ko) * | 2004-11-03 | 2006-11-24 | 한국과학기술연구원 | 전류 인가 자기 저항 소자 |
| JP2010503194A (ja) * | 2006-08-31 | 2010-01-28 | アイメック | 抵抗スイッチングデバイスの製造方法および該方法で得られるデバイス |
| US20080090324A1 (en) * | 2006-10-12 | 2008-04-17 | Lee Jong-Won S | Forming sublithographic heaters for phase change memories |
| TW200913249A (en) * | 2007-09-04 | 2009-03-16 | Ind Tech Res Inst | Phase-change memory and fabrication method thereof |
| US7879643B2 (en) * | 2008-01-18 | 2011-02-01 | Macronix International Co., Ltd. | Memory cell with memory element contacting an inverted T-shaped bottom electrode |
| KR20090081848A (ko) * | 2008-01-25 | 2009-07-29 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 형성 방법 |
-
2009
- 2009-09-03 JP JP2009203735A patent/JP2011054830A/ja active Pending
-
2010
- 2010-08-25 US US12/862,831 patent/US20110053335A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9520556B2 (en) | 2014-08-21 | 2016-12-13 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9893281B2 (en) | 2014-08-21 | 2018-02-13 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110053335A1 (en) | 2011-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7521706B2 (en) | Phase change memory devices with contact surface area to a phase changeable material defined by a sidewall of an electrode hole and methods of forming the same | |
| US7067837B2 (en) | Phase-change memory devices | |
| US7408181B2 (en) | Phase-change memory device and method of manufacturing the same | |
| TWI376032B (en) | Phase change memory device and fabrications thereof | |
| US20180294407A1 (en) | Sidewall-Type Memory Cell | |
| US11043537B2 (en) | Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same | |
| JP4437299B2 (ja) | 半導体装置及びその製造方法 | |
| US20080210923A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8884260B2 (en) | Phase change memory element | |
| KR102192895B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2009212202A (ja) | 相変化メモリ装置およびその製造方法 | |
| US9018610B2 (en) | Resistive memory device and method of manufacturing the same | |
| US8853044B2 (en) | Phase-change random access memory device and method of manufacturing the same | |
| JP2011054830A (ja) | 相変化メモリ装置及び相変化メモリ装置の製造方法 | |
| US20130099188A1 (en) | Phase-change memory device having multi-level cell and a method of manufacturing the same | |
| US20110089394A1 (en) | Semiconductor device | |
| US20150207068A1 (en) | Resistive memory device and fabrication method thereof | |
| US7678642B2 (en) | Method for manufacturing phase change memory device using a patterning process | |
| US20080135825A1 (en) | Phase-change memory device and method of fabricating the same | |
| TWI559517B (zh) | 側壁二極體驅動裝置及使用此種裝置的記憶體 | |
| KR100795906B1 (ko) | 상변화 기억장치 및 그 제조방법 | |
| KR101058495B1 (ko) | 다이오드형 상변화 메모리 장치의 제조 방법 | |
| KR100795908B1 (ko) | 발열 구조체를 구비하는 반도체 장치 및 그 형성 방법 | |
| JP2011216768A (ja) | 半導体装置およびその製造方法 | |
| KR101178835B1 (ko) | 상변환 기억 소자의 제조방법 |