JP4437299B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4437299B2
JP4437299B2 JP2006228736A JP2006228736A JP4437299B2 JP 4437299 B2 JP4437299 B2 JP 4437299B2 JP 2006228736 A JP2006228736 A JP 2006228736A JP 2006228736 A JP2006228736 A JP 2006228736A JP 4437299 B2 JP4437299 B2 JP 4437299B2
Authority
JP
Japan
Prior art keywords
phase change
insulating film
film
heater electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006228736A
Other languages
English (en)
Other versions
JP2008053495A (ja
Inventor
夏樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006228736A priority Critical patent/JP4437299B2/ja
Priority to US11/845,120 priority patent/US7829878B2/en
Publication of JP2008053495A publication Critical patent/JP2008053495A/ja
Application granted granted Critical
Publication of JP4437299B2 publication Critical patent/JP4437299B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Description

本発明は半導体装置及びその製造方法に関し、特に相変化材料を用いた不揮発性メモリを備えた半導体装置及びその製造方法に関する。
半導体装置に使用される半導体メモリとして、電源をオフすると記憶情報が失われる揮発性メモリと、電源をオフしても記憶情報が保持される不揮発性メモリとがある。例えば、揮発性メモリはDRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)であり、不揮発性メモリはEEPROM(Electrically Erasable Programmable Read Only Memory)やフラッシュメモリである。最近の携帯情報端末装置は、小型化と省電力化のために電源をオフしても記憶情報が保持されるフラッシュメモリが多く使用されている。
しかし最近は、さらなる小型化と省電力化のために、相変化材料を用いた相変化メモリが注目されている。相変化メモリは、相変化材料の2つの異なる結晶状態を記憶情報とする不揮発性メモリである。相変化材料を高抵抗値の非晶質状態、又は低抵抗値の結晶状態とすることで“1”、又は“0”の記憶情報としている。このような相変化材料としては、カルコゲナイド材料が使用されている。
相変化メモリの書換え動作は、相変化材料に十分なジュール熱を供給し一旦溶融させ、これを急冷することで高抵抗である非晶質状態(Reset状態)とする。また、これよりもやや少ないジュール熱を供給し、徐冷することで低抵抗である結晶状態(Set状態)とする。供給する熱量及び冷却速度は、相変化材料に印加されるパルスの電流値及び長さ(印加時間)により制御される。このように相変化材料を異なる結晶状態とし、その抵抗値を変えることでメモリとしての書換え動作が行われる。相変化メモリの読み出し動作は、相変化材料の非晶質状態、又は結晶状態により流れる電流値が異なることを利用して行われる。
従来の相変化メモリセルの部分断面図を図1に示す。下部電極6を覆う層間絶縁膜5にコンタクトホールを開口し、コンタクトホール内にヒータ電極1を形成する。ヒータ電極1及び層間絶縁膜5の上面の位置を同じ高さになるように平坦化し、その上面に相変化膜2と上部電極3を形成する。層間絶縁膜5は、例えばシリコン酸化膜(SiO2)である。ヒータ電極1の1つの端は下部電極6に接続され、その他端は相変化膜2に接続される。相変化膜2は上部電極3に接続される。
この下部電極6と上部電極3との間に電圧を印加したときのジュール熱により、ヒータ電極1が発熱し、相変化膜2の結晶状態を変化させる。相変化膜2の結晶状態を変化させることで、相変化膜2の電気抵抗が変化する。このとき、相変化膜2の結晶状態が変化する領域を相変化領域4として示している。相変化膜2の結晶状態を変えるためには約600℃以上の温度が必要である。このように、ヒータ電極1と相変化膜2との接触面を中心とした領域の相変化膜2が相変化領域4となる。またヒータ電極1は適切な抵抗値を有する材料、例えばチタンシリコン窒化物、タンタル窒化物等により形成される。
しかし従来例の相変化メモリにおいては、ヒータ電極1の上面に相変化膜2が平坦に存在することから相変化領域4が横方向にも拡がり、かつ熱が上部側(図の矢印方向)に拡散する。このように相変化領域が拡がり、熱が拡散してしまうために、ヒータ電極の発熱を小さな相変化領域のみに集中させることができず、発熱効率が悪いという問題がある。そのため相変化領域は小さく、かつ小さな電流で効率よく発熱できるヒータ電極と相変化膜とを備えた相変化メモリセルを開発することが相変化メモリの重要課題となっている。
これらの相変化メモリに関する先行文献として、下記特許文献がある。特許文献1(特開2005−244235号公報)では、層間絶縁膜中のコンタクトホール内にスペーサとヒータ電極を形成し、ヒータ電極と平坦な相変化膜とを接触させている。特許文献2(特表2006−510219号公報)では、ヒータ電極上の層間絶縁膜にコンタクトホールを開口し、コンタクトホール内にスペーサと相変化膜を形成している。特許文献3(特表2006−510218号公報)では、層間絶縁膜中のコンタクトホール内に導体とヒータ電極とを形成し、ヒータ電極と平坦な相変化膜とを接触させている。
特開2005−244235号公報 特表2006−510219号公報 特表2006−510218号公報
上記したように相変化メモリにおいては、小さな相変化領域を、小さな電流で効率よく発熱できるヒータ電極と相変化膜の構造を得ることが重要課題となっている。本発明の目的は、これらの課題に鑑み、小さな電流で効率よく書換え出来る相変化メモリを備えた半導体装置を提供することにある。本発明の他の目的は、量産しやすく、かつ安定動作可能な相変化メモリを備えた半導体装置の製造方法を提供することにある。
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
本発明の半導体装置は、下部電極を覆うように半導体基板上に形成された層間絶縁膜と、前記下部電極を露出させるように層間絶縁膜に開口されたコンタクトホールの側壁に形成されたサイドウォール絶縁膜と、前記サイドウォール絶縁膜の内側のコンタクトホールに形成されたヒータ電極と、前記ヒータ電極の上面に接するように形成された相変化膜と、前記相変化膜の上面に接するように形成された上部電極と、を備え、前記ヒータ電極は、その底面において前記下部電極に接続され、その上面の位置は前記サイドウォール絶縁膜の上面の位置よりも低いことを特徴とする。
本発明の半導体装置の前記ヒータ電極の上面の位置は、前記サイドウォール絶縁膜の上面の位置より前記相変化膜の膜厚分以上低いことを特徴とする。
本発明の半導体装置においては、前記ヒータ電極の上面に接するように形成された相変化膜の上面位置の一部分は、前記サイドウォール絶縁膜の上面の位置より低いことを特徴とする。
本発明の半導体装置の相変化する相変化領域は、前記サイドウォール絶縁膜の上面の位置より低い領域の相変化膜に形成されることを特徴とする。
本発明の半導体装置の前記サイドウォール絶縁膜の上面の位置は、前記層間絶縁膜の上面の位置より低いことを特徴とする。
本発明の半導体装置の前記ヒータ電極はシリンダ形状であり、そのシリンダ内部に絶縁膜を有することを特徴とする。
本発明の半導体装置の前記絶縁膜の上面の位置は、前記ヒータ電極の上面の位置より高く、前記サイドウォール絶縁膜の上面の位置より低いことを特徴とする。
本発明の半導体装置の製造方法は、半導体基板上に形成された下部電極を覆うように層間絶縁膜を成膜する工程と、前記下部電極を露出させるように層間絶縁膜に開口されたコンタクトホールの側壁にサイドウォール絶縁膜を形成する工程と、前記サイドウォール絶縁膜の内側のコンタクトホールにヒータ電極膜を形成し、さらに前記ヒータ電極膜をエッチングしヒータ電極を形成する工程と、前記ヒータ電極の上面に接するように相変化膜を形成する工程と、前記相変化膜の上面に上部電極を形成する工程と、を備え、前記ヒータ電極は、その底面において前記下部電極に接続され、その上面の位置は前記サイドウォール絶縁膜の上面の位置よりも低く形成されることを特徴とする。
本発明の半導体装置の製造方法の前記ヒータ電極を形成する工程において、前記ヒータ電極の上面の位置を前記サイドウォール絶縁膜の上面の位置よりも前記相変化膜の膜厚分以上低く形成することを特徴とする。
本発明の半導体装置の製造方法の前記サイドウォール絶縁膜を形成する工程において、前記サイドウォール絶縁膜の上面の位置を前記層間絶縁膜の上面の位置より低く形成することを特徴とする。
本発明の半導体装置の製造方法の前記ヒータ電極を形成する工程において、前記ヒータ電極膜を形成した後にさらに絶縁膜を形成し、前記絶縁膜と前記ヒータ電極膜とをエッチングすること特徴とする。
本発明の半導体装置の製造方法においては、前記絶縁膜の上面の位置として、前記ヒータ電極の上面の位置より高く、前記サイドウォール絶縁膜の上面の位置より低くなるようにエッチングすることを特徴とする。
本発明の相変化メモリは、下部電極と導通するように開口されたコンタクトホールに、サイドウォール絶縁膜を形成し、さらにサイドウォール絶縁膜の内側にヒータ電極を形成する。ヒータ電極の上面位置は、サイドウォール絶縁膜の上面位置より相変化膜の膜厚分以上低くする。ヒータ電極の上面位置を低くし、ヒータ電極と相変化膜との接触面、及び相変化領域をサイドウォール絶縁膜で囲まれた領域内とする。これらの高温となる領域をサイドウォール絶縁膜で囲うことで、相変化領域は小さく、熱拡散を防止し、発熱効率が向上できる。そのため小さな書換え電流で、効率よく書換え動作が実施できる相変化メモリを備えた半導体装置が得られる。
本発明の半導体装置及びその製造方法について、以下に図を参照して詳細に説明する。
実施例1の半導体装置及びその製造方法について、図3から図8を参照して説明する。図3には相変化メモリセルの部分断面図を示す。図4から図8には製造工程における相変化メモリセルの部分断面図を示す。
図3は実施例1の相変化メモリセルのヒータ電極関係の部分断面図である。このメモリセルの製造方法を図4から図8を参照して説明する。図4に示すように下部電極6を覆う層間絶縁膜5に、下部電極6を露出するようにコンタクトホール8を開口する。例えば、層間絶縁膜5はシリコン酸化膜(SiO2)であり、コンタクトホール8の直径は120nmとする。次にサイドウォール絶縁膜となる窒化膜9を厚さ30nm堆積する(図5)。
次にこの窒化膜9をエッチバックすることにより、サイドウォール窒化膜7を形成する(図6)。層間絶縁膜5と接する側のサイドウォール窒化膜7の上面の位置は、層間絶縁膜5の上面の位置と同じ高さでもよいし、上面の位置より少し低くしてもよい。しかし、コンタクトホールの内側のサイドウォール窒化膜7のコーナー形状はテーパー角を有したなだらかな形状が好ましい。このなだらかな形状とするためエッチバック量を多目に行い、サイドウォール窒化膜7の上面の位置を層間絶縁膜5の上面の位置より少し低くすることが好ましい。
次にヒータ電極となるヒータ電極膜11として、例えばTiN(チタンナイトライド)やTiSiN(チタンシリコンナイトライド)またはこれらの積層膜を堆積する(図7)。次にヒータ電極膜11をエッチバックし、ヒータ電極1を形成する。このとき、エッチバックによりヒータ電極膜11をコンタクトホール内部までエッチバックしてヒータ電極1を形成する(図8)。ヒータ電極1の上面の位置が、サイドウォール窒化膜7の上面の位置よりも低くなるようにする。この後に成膜される相変化膜の膜厚分以上低くなるようにする。このようにヒータ電極1はコンタクトホール内のサイドウォール窒化膜7に囲まれた領域に形成する。コンタクトホール8にサイドウォール窒化膜7を形成することで、ヒータ電極1の直径を小さくし、ヒータ電極に流れる電流密度を大きくすることができる。
次に相変化膜2と上部電極3を順に堆積して、図3に示す本実施例のメモリセル構造を得る。ヒータ電極1の上面の位置は、サイドウォール窒化膜7の上面の位置よりも、相変化膜の膜厚分(例えば20nm)以上低くなるようにしている。そのためコンタクトホール内にシリンダ状に堆積される相変化膜2の底部分における上面の位置(図においてAで示す)は、サイドウォール窒化膜7の上面位置よりも低くなる。この結果、相変化膜2に形成される相変化領域4が、サイドウォール窒化膜7に囲まれた領域内に形成されるようにする。すなわち相変化メモリにおいて高温となるヒータ電極1と相変化領域4はサイドウォール窒化膜7に囲まれることになる。
相変化膜2は例えば膜厚20nmとし、材料としては、ゲルマニウム(Ge)、アンチモン(Sb)、テルル(Te)、セレン(Se)、ガリウム(Ga)、インジュム(In)のうち少なくともいずれか2つ以上を含む材料を用いることができる。例えば、アンチモン化ガリウム(GaSb)、アンチモン化インジュム(InSb)、セレン化インジュム(InSe),テルル化アンチモン(Sb2Te3)、テルル化ゲルマニウム(GeTe)、Ge2Sb2Te5、InSbTe、GaSeTe、SnSb2Te4、InSbGe等である。また上部電極3はタングステン(W)やアルミニウム(Al)などの導体膜にて形成する。
本実施例の相変化メモリにおいては、コンタクトホール8にサイドウォール窒化膜7を形成することで、ヒータ電極1の直径を小さくする。さらにヒータ電極1の上面位置は、サイドウォール窒化膜7の上面の位置よりも相変化膜の膜厚分以上低くする。そのため上部電極3と下部電極6の間に電流を流してヒータ電極1を発熱させると、相変化領域4はサイドウォール窒化膜7に囲まれた領域に形成される。すなわち、発熱により高温となる領域がコンタクトホール8内で、且つサイドウォール窒化膜7に囲われた場所に存在するので、熱の拡散を抑制し、発熱効率が向上する。このために、少ない書換え電流で相変化を起こすことが可能となる。従来例においては、ヒータ電極だけサイドウォール絶縁膜で囲まれた領域内にあり、相変化膜がサイドウォール絶縁膜で囲まれた領域外にあると、電流密度が下がり、熱も拡散してしまい効率が悪くなるという問題がある。しかし本発明の構成においては、これらの問題を防止することができる。
実施例2の半導体装置及びその製造方法について、図4から図6、及び図9から図12を参照して説明する。図9にはメモリセルの部分断面図を示す。図4から図6、及び図10から図12には製造工程におけるメモリセルの部分断面図を示す。実施例2の相変化メモリセルはヒータ電極をシリンダ状に形成し、ヒータ電極と相変化膜との接触面をリング形状とした実施例である。
図9には実施例2の相変化メモリセルのヒータ電極関係の部分断面図を示す。このメモリセルの製造方法を図4から図6、及び図10から図12を参照して説明する。下部電極6を覆う層間絶縁膜5にコンタクトホール8を開口し(図4)、窒化膜9を堆積し(図5)、窒化膜9をエッチバックしてサイドウォール窒化膜7を形成する(図6)。このサイドウォール窒化膜7の形成までは、第1の実施例と同様であり、詳細な説明は省略する。
この後、図10に示すようにヒータ電極膜12を、例えばTiN(チタンナイトライド)やTiSiN(チタンシリコンナイトライド)またはこれらの積層膜として堆積する。しかし、このヒータ電極膜12の膜厚が実施例1とは異なり、コンタクトホールの全部が埋まらない膜厚とする。実施例1では、ヒータ電極膜11でコンタクト内部を完全に埋め込む構造であるが、実施例2では埋め込まない膜厚とする。例えばヒータ電極膜11の膜厚は、10nm程度である。次にコンタクトホール内に埋め込み絶縁膜13を堆積する。これによりコンタクトホール内部は全て埋め込まれる。
次に図12に示すように、絶縁膜13とヒータ電極膜12をエッチバックして、コンタクトホール内部だけに残し、ヒータ絶縁膜14とヒータ電極10を形成する。この時ヒータ絶縁膜14とヒータ電極10の上面の位置が、サイドウォール窒化膜7の上面の位置よりも低くなるようにする。ヒータ絶縁膜14とヒータ電極10の上面の位置は、サイドウォール窒化膜7の上面の位置よりも、この後に成膜される相変化膜の膜厚分以上低くなるようにする。
ヒータ絶縁膜14とヒータ電極10の上面の位置は同じ高さでもよく、ヒータ絶縁膜14の上面の位置をヒータ電極10の上面の位置より高くしてもよい。この場合にはヒータ電極10の上面の位置をサイドウォール窒化膜7の上面の位置よりも、この後に成膜される相変化膜の膜厚分以上低くなるようにする。このようにヒータ電極10が低くなることでコンタクトホール内部にさらに凹部ができることになる。この凹部には後述する相変化膜が埋め込まれる。凹部内でヒータ電極10と相変化膜2との接触面が形成されることで、電流や熱がより集中できることから、ヒータ絶縁膜14の上面の位置をヒータ電極10の上面の位置より高くすることがより好ましい。
次に相変化材料2と上部電極3を順に堆積して、図9に示す本発明の実施例2のメモリセル構造を得る。相変化膜2は層間絶縁膜5の上面と、コンタクトホール内にシリンダ状に堆積される。このとき、コンタクトホール内にシリンダ状に堆積される相変化膜2の底部の上面の位置(図9においてAで示す)は、サイドウォール窒化膜7の上面位置よりも低くする。すなわち相変化膜2に形成される相変化領域4が、サイドウォール窒化膜7に囲まれた領域内に形成されるようにする。
ヒータ電極10がリング形状となっている為、相変化膜との接触面が少なく、この接触面での電流密度が高くなり、効率よく発熱できる。さらにヒータ電極10の上面の位置がヒータ絶縁膜14の上面の位置よりも低い場合には、ヒータ電極10の凹部は相変化膜2により充填される。相変化膜2が凹部に形成されることから、熱の拡散が少なく、さらに効率よく発熱できる。
この相変化メモリにおいて、上部電極3と下部電極6の間に電流を流してヒータ電極10を発熱させると、相変化領域4はコンタクトホール内に、リング形状に形成されることになる。すなわち、高温となる領域がコンタクトホール内で、且つサイドウォール窒化膜7に囲われた場所に存在するので、熱の拡散が抑制され、発熱効率が向上する。さらにヒータ電極10の上面の位置がヒータ絶縁膜14の上面の位置よりも低い場合には、相変化領域4は凹部に形成された相変化膜2を中心として形成される。このためさらに熱の拡散が抑制され、発熱効率が向上する。そのため少ない書換え電流で相変化を起こすことが可能となる。
本発明の相変化メモリは、下部電極と導通するように開口されたコンタクトホールに、サイドウォール絶縁膜を形成し、さらにサイドウォール絶縁膜の内側にヒータ電極を形成する。ヒータ電極の上面の位置は、サイドウォール絶縁膜の上面の位置より相変化膜の膜厚分以上低くする。ヒータ電極の上面の位置を低くし、ヒータ電極と相変化膜との接触面、及び相変化領域等の高温となる領域をサイドウォール絶縁膜で囲まれた領域内とする。この構成とすることで、熱拡散を防止し、発熱効率が向上できる。そのため小さな書換え電流で、効率よく書換え動作が実施できる相変化メモリを備えた半導体装置が得られる。
以上、実施形態に基づき本発明を具体的に説明したが、本発明は上述の実施形態に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。
従来例における相変化メモリセルの部分断面図である。 従来例における相変化メモリセルの熱拡散を示す説明図である。 実施例1における相変化メモリセルの部分断面図である。 実施例1の製造工程における相変化メモリセルの部分断面図である。 実施例1の製造工程における相変化メモリセルの部分断面図である。 実施例1の製造工程における相変化メモリセルの部分断面図である。 実施例1の製造工程における相変化メモリセルの部分断面図である。 実施例1の製造工程における相変化メモリセルの部分断面図である。 実施例2における相変化メモリセルの部分断面図である。 実施例2の製造工程における相変化メモリセルの部分断面図である。 実施例2の製造工程における相変化メモリセルの部分断面図である。 実施例2の製造工程における相変化メモリセルの部分断面図である。
符号の説明
1、10 ヒータ電極
2 相変化膜
3 上部電極
4 相変化領域
5 層間絶縁膜
6 下部電極
7 サイドウォール窒化膜
8 コンタクトホール
9 窒化膜
11、12 ヒータ電極膜
13 絶縁膜
14 ヒータ絶縁膜

Claims (14)

  1. 半導体基板上に形成された絶縁膜と、該絶縁膜に開口され、下部電極を露出させたコンタクトホールと、該コンタクトホールの内壁に形成されたサイドウォール絶縁膜とを有し、該サイドウォール絶縁膜で囲まれた領域内に設けられ、前記下部電極に接触したヒータ電極、相変化領域を含みヒータ電極に接する相変化膜、及び、該相変化膜に前記コンタクトホール内で接する部分を備えた上部電極を有し、前記相変化領域が前記サイドウォール絶縁膜により囲まれた前記コンタクトホール内の領域に形成されるように、構成されたことを特徴とする半導体装置。
  2. 前記ヒータ電極の上面の位置は、前記サイドウォール絶縁膜の上面の位置より前記相変化膜の膜厚分以上低いことを特徴とする請求項1に記載の半導体装置。
  3. 前記ヒータ電極の上面に接するように形成された相変化膜の上面位置の一部分は、前記サイドウォール絶縁膜の上面の位置より低いことを特徴とする請求項1に記載の半導体装置。
  4. 相変化する相変化領域は、前記サイドウォール絶縁膜の上面の位置より低い領域の相変化膜に形成されることを特徴とする請求項1に記載の半導体装置。
  5. 前記サイドウォール絶縁膜の上面の位置は、前記層間絶縁膜の上面の位置より低いことを特徴とする請求項1に記載の半導体装置。
  6. 前記ヒータ電極はシリンダ形状であり、そのシリンダ内部に絶縁膜を有することを特徴とする請求項1に記載の半導体装置。
  7. 前記絶縁膜の上面の位置は、前記ヒータ電極の上面の位置より高く、前記サイドウォール絶縁膜の上面の位置より低いことを特徴とする請求項6に記載の半導体装置。
  8. 半導体基板上に形成された下部電極を覆うように層間絶縁膜を成膜する工程と、前記下部電極を露出させるように層間絶縁膜に開口されたコンタクトホールの側壁にサイドウォール絶縁膜を形成する工程と、前記サイドウォール絶縁膜の内側のコンタクトホールにヒータ電極膜を形成し、さらに前記ヒータ電極膜をエッチングしヒータ電極を形成する工程と、前記ヒータ電極の上面に接するように相変化膜を形成する工程と、前記相変化膜の上面に上部電極を形成する工程と、を備え、前記相変化領域が前記サイドウォール絶縁膜により囲まれた前記コンタクトホール内の領域に形成されるように、前記ヒータ電極の上面の位置及び前記上部電極と前記相変化膜の接触位置が選択されることを特徴とする半導体装置の製造方法。
  9. 前記ヒータ電極を形成する工程において、前記ヒータ電極の上面の位置を前記サイドウォール絶縁膜の上面の位置よりも前記相変化膜の膜厚分以上低く形成することを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記サイドウォール絶縁膜を形成する工程において、前記サイドウォール絶縁膜の上面の位置を前記層間絶縁膜の上面の位置より低く形成することを特徴とする請求項8に記載の半導体装置の製造方法。
  11. 前記ヒータ電極を形成する工程において、前記ヒータ電極膜を形成した後にさらに絶縁膜を形成し、前記絶縁膜と前記ヒータ電極膜とをエッチングすること特徴とする請求項8に記載の半導体装置の製造方法。
  12. 前記絶縁膜の上面の位置として、前記ヒータ電極の上面の位置より高く、前記サイドウォール絶縁膜の上面の位置より低くなるようにエッチングすることを特徴とする請求項11に記載の半導体装置の製造方法。
  13. 請求項1において、前記上部電極は前記相変化膜との接触面において前記下部電極方向に凸形状を有することを特徴とする半導体装置。
  14. 請求項13において、前記上部電極は、前記コンタクトホール内に設けられた先端部を有し、当該先端部は前記凸形状を有していることを特徴とする半導体装置。
JP2006228736A 2006-08-25 2006-08-25 半導体装置及びその製造方法 Active JP4437299B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006228736A JP4437299B2 (ja) 2006-08-25 2006-08-25 半導体装置及びその製造方法
US11/845,120 US7829878B2 (en) 2006-08-25 2007-08-27 Semiconductor device and manufacture method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006228736A JP4437299B2 (ja) 2006-08-25 2006-08-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008053495A JP2008053495A (ja) 2008-03-06
JP4437299B2 true JP4437299B2 (ja) 2010-03-24

Family

ID=39112511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006228736A Active JP4437299B2 (ja) 2006-08-25 2006-08-25 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7829878B2 (ja)
JP (1) JP4437299B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646006B2 (en) * 2006-03-30 2010-01-12 International Business Machines Corporation Three-terminal cascade switch for controlling static power consumption in integrated circuits
US8232175B2 (en) * 2006-09-14 2012-07-31 Spansion Llc Damascene metal-insulator-metal (MIM) device with improved scaleability
JP2009176819A (ja) * 2008-01-22 2009-08-06 Elpida Memory Inc 半導体装置及びその製造方法
US7888665B2 (en) * 2008-08-21 2011-02-15 Qimonda Ag Integrated circuit including memory cell having cup-shaped electrode interface
US20100051896A1 (en) * 2008-09-02 2010-03-04 Samsung Electronics Co., Ltd. Variable resistance memory device using a channel-shaped variable resistance pattern
KR20100082604A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 가변저항 메모리 장치 및 그의 형성 방법
US8470635B2 (en) * 2009-11-30 2013-06-25 Micron Technology, Inc. Keyhole-free sloped heater for phase change memory
KR101617381B1 (ko) 2009-12-21 2016-05-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
US8017433B2 (en) * 2010-02-09 2011-09-13 International Business Machines Corporation Post deposition method for regrowth of crystalline phase change material
JP2013232480A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体装置およびその製造方法
CN103151458B (zh) * 2013-03-22 2015-04-29 厦门博佳琴电子科技有限公司 一种嵌入式相变化存储器阵列及制造方法
US9099637B2 (en) * 2013-03-28 2015-08-04 Intellectual Discovery Co., Ltd. Phase change memory and method of fabricating the phase change memory
CN104518084B (zh) * 2013-09-29 2017-11-03 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027805A (ja) 1996-07-10 1998-01-27 Sony Corp 半導体装置の製造方法
KR100481866B1 (ko) 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
US7049623B2 (en) 2002-12-13 2006-05-23 Ovonyx, Inc. Vertical elevated pore phase change memory
US6869883B2 (en) 2002-12-13 2005-03-22 Ovonyx, Inc. Forming phase change memories
KR100979710B1 (ko) 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
KR100733147B1 (ko) 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
TW200620473A (en) 2004-09-08 2006-06-16 Renesas Tech Corp Nonvolatile memory device
US7348590B2 (en) * 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation

Also Published As

Publication number Publication date
US7829878B2 (en) 2010-11-09
JP2008053495A (ja) 2008-03-06
US20080048168A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
JP4437299B2 (ja) 半導体装置及びその製造方法
JP4267013B2 (ja) 半導体装置の製造方法
US7553692B2 (en) Phase-change memory device and method of manufacturing the same
JP4560818B2 (ja) 半導体装置及びその製造方法
JP2008053494A (ja) 半導体装置及びその製造方法
CN100587994C (zh) 存储单元及其制造方法
US7791057B2 (en) Memory cell having a buried phase change region and method for fabricating the same
US8809828B2 (en) Small footprint phase change memory cell
US7868312B2 (en) Semiconductor memory device and manufacturing method thereof
JP2007019305A (ja) 半導体記憶装置
JP4437300B2 (ja) 半導体装置
JP2008288565A (ja) 相変化メモリ素子
US20080173861A1 (en) Phase change memory devices, methods of manufacturing and methods of operating the same
JP5634002B2 (ja) 相変化型不揮発性メモリ及び半導体装置
KR100687755B1 (ko) 절연체 나노 도트를 포함하는 상변화 메모리 소자 및 그제조 방법
US7061005B2 (en) Phase-change random access memory device and method for manufacturing the same
JP2008103541A (ja) 相変化メモリおよびその製造方法
US20080186762A1 (en) Phase-change memory element
JP5557421B2 (ja) 相変化型不揮発メモリ、その製造方法および半導体装置
KR20080050098A (ko) 상변환 기억 소자의 제조방법
JP2011054830A (ja) 相変化メモリ装置及び相変化メモリ装置の製造方法
JP2009099854A (ja) 縦型相変化メモリ装置の製造方法
KR100728984B1 (ko) 상변환 기억 소자 및 그의 제조방법
JP2006120751A (ja) 半導体装置
KR20090070285A (ko) 상변화 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4437299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250