JP2009176819A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009176819A JP2009176819A JP2008011532A JP2008011532A JP2009176819A JP 2009176819 A JP2009176819 A JP 2009176819A JP 2008011532 A JP2008011532 A JP 2008011532A JP 2008011532 A JP2008011532 A JP 2008011532A JP 2009176819 A JP2009176819 A JP 2009176819A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- semiconductor device
- film
- recess
- barrier film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】少なくとも1層の層間膜3を共有し、少なくとも第1のコンタクト4と該第1のコンタクトよりも高い第2のコンタクト6が近接して配置された半導体装置において、前記第1のコンタクト4の上面が該第1のコンタクトの形成される層間膜3に対しリセス構造を成し、該リセス内に前記第1のコンタクトの上面からリセス側壁にかけてシリコン窒化膜サイドウォール9を有することを特徴とする。
【選択図】図1
Description
(A)少なくとも1層の層間膜を共有し、少なくとも第1のコンタクトと該第1のコンタクトよりも高い第2のコンタクトが近接して配置された半導体装置において、前記第1のコンタクトの上面が該第1のコンタクトの形成される層間膜に対しリセス構造を成し、該リセス内に前記第1のコンタクトの上面からリセス側壁にかけてシリコン窒化膜サイドウォールを有することを特徴とする半導体装置に関する。
(A1)前記半導体装置は、メモリセル用トランジスタと容量素子とを含み、該容量素子をビット線よりも上層に設けたメモリセルを有する半導体装置であって、前記第1のコンタクトがビット線に接続されるビットコンタクトであり、前記第2のコンタクトが容量素子に接続される容量コンタクトであることを特徴とする。
(A2)前記第1のコンタクトに埋め込まれるプラグがバリア膜とプラグ金属部の少なくとも二層構造からなり、前記リセスが、該バリア膜部分でプラグ金属部の上面と同じかプラグ金属部の上面よりも深く形成されていることを特徴とする。
(A3)前記リセスの前記第1のコンタクト上面までの深さが30〜60nmであることを特徴とする。
(A4)前記バリア膜部分に形成されたリセスは、30nm以上、前記第1のコンタクトを形成する前記層間膜に形成されたコンタクトホールの深さの1/2以下の深さであることを特徴とする。
(A5)前記バリア膜がTiN/Tiからなる積層膜であり、前記プラグ金属部がタングステンからなる。
(A6)前記シリコン窒化膜サイドウォールの前記第1のコンタクト上面から前記リセス側壁までの距離が20nm以上、前記第1のコンタクト上部径の1/4以下の範囲であることを特徴とする。
(A7)また、前記バリア膜部分でプラグ金属部よりも深く形成されたリセスは前記第1のコンタクトを形成する前記層間膜に形成されたコンタクトホールの深さの1/2以下の深さであることを特徴とする。
(B) 少なくとも1層の層間膜を共有し、少なくとも第1のコンタクトと該第1のコンタクトよりも高い第2のコンタクトが近接して配置された半導体装置の製造方法であって、
前記第1のコンタクトの上面をエッチバックして、該第1のコンタクトの形成される層間膜に対しリセス構造を形成する工程、
該リセス内にシリコン窒化膜を成膜し、エッチバックして、前記第1のコンタクトの上面からリセス側壁にかけてサイドウォールを形成する工程
とを有することを特徴とする半導体装置の製造方法に関するものである。
(B1)前記第1のコンタクトを形成する前記層間膜に形成されたコンタクトホールにバリア膜及びプラグ金属を成膜した後、前記層間膜を露出するように平坦化する工程、
前記プラグ金属膜を選択的にエッチバックする工程、
前記バリア膜を選択的にエッチバックする工程
とにより前記リセスを形成する、或いは、
(B2)前記第1のコンタクトを形成する前記層間膜に形成されたコンタクトホールにバリア膜及びプラグ金属を成膜する工程、
前記プラグ金属膜を選択的にエッチバックする工程、
前記バリア膜を選択的にエッチバックする工程
とにより前記リセスを形成することを特徴とする製造方法に関する。
第1の実施例では、ビットコンタクトホール形成後にTiN/Tiバリア膜及びWを埋め込み、その後CMPで研磨する事で、ビットコンタクトを形成する。その後、ドライエッチングでエッチバックを行い、ビットコンタクト上面を下に下げるリセス構造となす。この際、Wプラグ外側のTiN/Tiバリア膜を選択的にエッチングし、Wプラグの上面よりも更に下方までエッチングしておく。その後、全面にシリコン窒化膜を成膜し、エッチバックして、ビットコンタクトの上面からリセス側壁にかけてシリコン窒化膜サイドウォールを形成する。
まず、ビットコンタクトを形成する為に層間膜(シリコン酸化膜)3のエッチングを行い、下地のセルコンタクト(不図示)上までコンタクトホール4aを開口する(図2)。
Wプラグの形成方法において先の実施例ではCMPを用いてプラグ形成を行ったが、CMP法に依らず、ドライエッチングにてWのエッチバックを行う方法について説明する。
2、3、5 層間膜
4 ビットコンタクト
4a ビットコンタクトホール
6 容量コンタクト
6a 容量コンタクトホール
7 タングステン膜
8 バリア膜(窒化チタン/チタン)
9 シリコン窒化膜
Claims (18)
- 少なくとも1層の層間膜を共有し、少なくとも第1のコンタクトと該第1のコンタクトよりも高い第2のコンタクトが近接して配置された半導体装置において、前記第1のコンタクトの上面が該第1のコンタクトの形成される層間膜に対しリセス構造を成し、該リセス内に前記第1のコンタクトの上面からリセス側壁にかけてシリコン窒化膜サイドウォールを有することを特徴とする半導体装置。
- 前記半導体装置は、メモリセル用トランジスタと容量素子とを含み、該容量素子をビット線よりも上層に設けたメモリセルを有する半導体装置であって、前記第1のコンタクトがビット線に接続されるビットコンタクトであり、前記第2のコンタクトが容量素子に接続される容量コンタクトであることを特徴とする請求項1に記載の半導体装置。
- 前記第1のコンタクトに埋め込まれるプラグがバリア膜とプラグ金属部の少なくとも二層構造からなり、前記リセスが、該バリア膜部分でプラグ金属部の上面と同じかプラグ金属部の上面よりも深く形成されていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記リセスの前記第1のコンタクト上面までの深さが30〜60nmであることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 前記バリア膜部分に形成されたリセスは、30nm以上、前記第1のコンタクトを形成する前記層間膜に形成されたコンタクトホールの深さの1/2以下の深さであることを特徴とする請求項3に記載の半導体装置。
- 前記バリア膜がTiN/Tiからなる積層膜であり、前記プラグ金属部がタングステンからなる請求項3又は5に記載の半導体装置。
- 前記シリコン窒化膜サイドウォールの前記第1のコンタクト上面から前記リセス側壁までの距離が20nm以上、前記第1のコンタクト上部径の1/4以下の範囲であることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
- 前記リセスの形成された第1のコンタクトの上部径が下部径よりも大きいことを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。
- 少なくとも1層の層間膜を共有し、少なくとも第1のコンタクトと該第1のコンタクトよりも高い第2のコンタクトが近接して配置された半導体装置の製造方法であって、
前記第1のコンタクトの上面をエッチバックして、該第1のコンタクトの形成される層間膜に対しリセス構造を形成する工程、
該リセス内にシリコン窒化膜を成膜し、エッチバックして、前記第1のコンタクトの上面からリセス側壁にかけてサイドウォールを形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 前記半導体装置は、メモリセル用トランジスタと容量素子とを含み、該容量素子をビット線よりも上層に設けたメモリセルを有する半導体装置であって、前記第1のコンタクトがビット線に接続されるビットコンタクトであり、前記第2のコンタクトが容量素子に接続される容量コンタクトであることを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記第1のコンタクトに埋め込まれるプラグがバリア膜とプラグ金属部の少なくとも二層構造からなり、前記リセスを、該バリア膜部分でプラグ金属部の上面と同じかプラグ金属部の上面よりも深く形成することを特徴とする請求項9又は10に記載の半導体装置の製造方法。
- 前記リセスの第1のコンタクト上面までの深さが30〜60nmであることを特徴とする請求項9乃至11のいずれか1項に記載の半導体装置の製造方法。
- 前記バリア膜部分に形成されたリセスは、30nm以上、前記第1のコンタクトを形成する前記層間膜に形成されたコンタクトホールの深さの1/2以下の深さであることを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記バリア膜がTiN/Tiからなる積層膜であり、前記プラグ金属部がタングステンからなる請求項11又は13に記載の半導体装置の製造方法。
- 前記リセスを、
前記第1のコンタクトを形成する前記層間膜に形成されたコンタクトホールにバリア膜及びプラグ金属を成膜した後、前記層間膜を露出するように平坦化する工程、
前記プラグ金属膜を選択的にエッチバックする工程、
前記バリア膜を選択的にエッチバックする工程
とにより形成することを特徴とする請求項11,13又は14に記載の半導体装置の製造方法。 - 前記リセスを、
前記第1のコンタクトを形成する前記層間膜に形成されたコンタクトホールにバリア膜及びプラグ金属を成膜する工程、
前記プラグ金属膜を選択的にエッチバックする工程、
前記バリア膜を選択的にエッチバックする工程
とにより形成することを特徴とする請求項11,13又は14に記載の半導体装置の製造方法。 - 前記シリコン窒化膜サイドウォールの前記第1のコンタクト上面から前記リセス側壁までの距離が20nm以上コンタクト上部径の1/4以下の範囲であることを特徴とする請求項9乃至16のいずれか1項に記載の半導体装置の製造方法。
- 前記第1のコンタクトの上部径が下部径よりも大きいことを特徴とする請求項9乃至17のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008011532A JP2009176819A (ja) | 2008-01-22 | 2008-01-22 | 半導体装置及びその製造方法 |
US12/356,844 US8053360B2 (en) | 2008-01-22 | 2009-01-21 | Semiconductor device and method of manufacturing the same |
US13/244,369 US8928143B2 (en) | 2008-01-22 | 2011-09-24 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008011532A JP2009176819A (ja) | 2008-01-22 | 2008-01-22 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009176819A true JP2009176819A (ja) | 2009-08-06 |
Family
ID=40875772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008011532A Pending JP2009176819A (ja) | 2008-01-22 | 2008-01-22 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8053360B2 (ja) |
JP (1) | JP2009176819A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013165224A (ja) * | 2012-02-13 | 2013-08-22 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161173A (ja) * | 2009-01-07 | 2010-07-22 | Renesas Electronics Corp | 半導体記憶装置 |
US8470635B2 (en) | 2009-11-30 | 2013-06-25 | Micron Technology, Inc. | Keyhole-free sloped heater for phase change memory |
JP2015211108A (ja) * | 2014-04-25 | 2015-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20170162444A1 (en) * | 2015-12-02 | 2017-06-08 | International Business Machines Corporation | Contact resistance reduction for advanced technology nodes |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283536A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 半導体装置のコンタクトホール埋め込み方法 |
JPH08236626A (ja) * | 1994-12-29 | 1996-09-13 | Sgs Thomson Microelectron Inc | 半導体接続構成体及び方法 |
JP2000299437A (ja) * | 1999-04-14 | 2000-10-24 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2000340743A (ja) * | 1999-05-31 | 2000-12-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2001284353A (ja) * | 2000-03-30 | 2001-10-12 | Sharp Corp | 半導体装置の製造方法 |
JP2002523899A (ja) * | 1998-08-25 | 2002-07-30 | マイクロン・テクノロジー・インコーポレーテッド | 特異化された多数のプラグのアラインメント許容度を改善する方法及び構造 |
JP2002231906A (ja) * | 2001-01-31 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2002313955A (ja) * | 2001-04-09 | 2002-10-25 | Samsung Electronics Co Ltd | 半導体素子のメタルコンタクト形成方法 |
JP2003007854A (ja) * | 2001-06-22 | 2003-01-10 | Nec Corp | 半導体記憶装置及びその製造方法 |
JP2004023098A (ja) * | 2002-06-19 | 2004-01-22 | Samsung Electronics Co Ltd | 半導体素子の製造方法 |
JP2005039189A (ja) * | 2003-06-30 | 2005-02-10 | Nec Electronics Corp | 半導体装置とその製造方法 |
JP2005072176A (ja) * | 2003-08-22 | 2005-03-17 | Nec Electronics Corp | 半導体装置とその製造方法 |
US20070224758A1 (en) * | 2006-03-23 | 2007-09-27 | Jeong-Ju Park | Semiconductor memory device and related fabrication method |
JP2009027171A (ja) * | 2007-07-23 | 2009-02-05 | Samsung Electronics Co Ltd | 半導体メモリ素子及びその形成方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5807786A (en) * | 1997-07-30 | 1998-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a barrier layer to protect programmable antifuse structure from damage during fabrication sequence |
KR100285700B1 (ko) * | 1998-07-10 | 2001-04-02 | 윤종용 | 반도체장치의콘택형성방법및그구조 |
US6187672B1 (en) * | 1998-09-22 | 2001-02-13 | Conexant Systems, Inc. | Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing |
US6787906B1 (en) * | 2000-10-30 | 2004-09-07 | Samsung Electronics Co., Ltd. | Bit line pad and borderless contact on bit line stud with localized etch stop layer formed in an undermined region |
KR100449949B1 (ko) * | 2002-04-26 | 2004-09-30 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 캐패시터 제조방법 |
US6794304B1 (en) * | 2003-07-31 | 2004-09-21 | Lsi Logic Corporation | Method and apparatus for reducing microtrenching for borderless vias created in a dual damascene process |
US6884715B1 (en) * | 2004-06-04 | 2005-04-26 | International Business Machines Corporation | Method for forming a self-aligned contact with a silicide or damascene conductor and the structure formed thereby |
US7118966B2 (en) * | 2004-08-23 | 2006-10-10 | Micron Technology, Inc. | Methods of forming conductive lines |
KR100653714B1 (ko) * | 2005-04-12 | 2006-12-05 | 삼성전자주식회사 | 반도체소자의 제조방법 및 그에 의해 제조된 반도체소자 |
US20070202677A1 (en) * | 2006-02-27 | 2007-08-30 | Micron Technology, Inc. | Contact formation |
US7800228B2 (en) * | 2006-05-17 | 2010-09-21 | International Business Machines Corporation | Reliable via contact interconnect structure |
KR100750943B1 (ko) * | 2006-07-03 | 2007-08-22 | 삼성전자주식회사 | 반도체 장치의 배선 구조물 및 그 형성 방법 |
JP4437299B2 (ja) * | 2006-08-25 | 2010-03-24 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
KR100832104B1 (ko) * | 2006-09-07 | 2008-05-27 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 형성 방법 |
KR20080062538A (ko) * | 2006-12-29 | 2008-07-03 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
KR20090012834A (ko) * | 2007-07-31 | 2009-02-04 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR101368803B1 (ko) * | 2007-10-02 | 2014-02-28 | 삼성전자주식회사 | 반도체 기억 장치 및 그 형성 방법 |
KR101248943B1 (ko) * | 2007-10-23 | 2013-03-29 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
KR20100001700A (ko) * | 2008-06-27 | 2010-01-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR101315880B1 (ko) * | 2008-07-23 | 2013-10-08 | 삼성전자주식회사 | 금속 배선 구조물 및 그 제조 방법 |
-
2008
- 2008-01-22 JP JP2008011532A patent/JP2009176819A/ja active Pending
-
2009
- 2009-01-21 US US12/356,844 patent/US8053360B2/en not_active Expired - Fee Related
-
2011
- 2011-09-24 US US13/244,369 patent/US8928143B2/en not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283536A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 半導体装置のコンタクトホール埋め込み方法 |
JPH08236626A (ja) * | 1994-12-29 | 1996-09-13 | Sgs Thomson Microelectron Inc | 半導体接続構成体及び方法 |
JP2002523899A (ja) * | 1998-08-25 | 2002-07-30 | マイクロン・テクノロジー・インコーポレーテッド | 特異化された多数のプラグのアラインメント許容度を改善する方法及び構造 |
JP2000299437A (ja) * | 1999-04-14 | 2000-10-24 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2000340743A (ja) * | 1999-05-31 | 2000-12-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2001284353A (ja) * | 2000-03-30 | 2001-10-12 | Sharp Corp | 半導体装置の製造方法 |
JP2002231906A (ja) * | 2001-01-31 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2002313955A (ja) * | 2001-04-09 | 2002-10-25 | Samsung Electronics Co Ltd | 半導体素子のメタルコンタクト形成方法 |
JP2003007854A (ja) * | 2001-06-22 | 2003-01-10 | Nec Corp | 半導体記憶装置及びその製造方法 |
JP2004023098A (ja) * | 2002-06-19 | 2004-01-22 | Samsung Electronics Co Ltd | 半導体素子の製造方法 |
JP2005039189A (ja) * | 2003-06-30 | 2005-02-10 | Nec Electronics Corp | 半導体装置とその製造方法 |
JP2005072176A (ja) * | 2003-08-22 | 2005-03-17 | Nec Electronics Corp | 半導体装置とその製造方法 |
US20070224758A1 (en) * | 2006-03-23 | 2007-09-27 | Jeong-Ju Park | Semiconductor memory device and related fabrication method |
JP2009027171A (ja) * | 2007-07-23 | 2009-02-05 | Samsung Electronics Co Ltd | 半導体メモリ素子及びその形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013165224A (ja) * | 2012-02-13 | 2013-08-22 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8928143B2 (en) | 2015-01-06 |
US20090184353A1 (en) | 2009-07-23 |
US20120012910A1 (en) | 2012-01-19 |
US8053360B2 (en) | 2011-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7745868B2 (en) | Semiconductor device and method of forming the same | |
JP4658486B2 (ja) | 半導体装置とその製造方法 | |
JP2002009149A (ja) | 半導体装置およびその製造方法 | |
US8928143B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100450686B1 (ko) | 자기정렬 콘택플러그를 구비한 반도체 소자 및 그 제조방법 | |
US8158485B2 (en) | Integrated circuit device having openings in a layered structure | |
US11056355B2 (en) | Semiconductor device and method of fabricating the same | |
US6991978B2 (en) | World line structure with single-sided partially recessed gate structure | |
US10438957B2 (en) | Memory structure and manufacturing method thereof | |
JP5107499B2 (ja) | 半導体装置 | |
JP5613388B2 (ja) | 半導体装置の製造方法 | |
US20210398983A1 (en) | Dram and manufacturing method therefore | |
JP2011096780A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4959979B2 (ja) | 半導体記憶装置の製造方法 | |
JP2006148052A (ja) | 半導体素子の格納電極形成方法 | |
WO2014115790A1 (ja) | 半導体装置及びその製造方法 | |
KR100953022B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
KR20060075251A (ko) | 리세스된 스토리지노드콘택플러그를 갖는반도체메모리장치의 제조 방법 | |
JP2006191097A (ja) | 半導体メモリ装置及びその製造方法 | |
KR100689676B1 (ko) | 반도체메모리장치의 제조 방법 | |
JP2011077539A (ja) | 半導体装置とその製造方法 | |
KR20080008074A (ko) | 반도체 메모리 소자 및 그 형성방법 | |
KR20050064587A (ko) | 반도체 소자 제조 방법 | |
KR20070095566A (ko) | 다마신 공정을 이용한 반도체 소자의 제조방법 | |
US20100273325A1 (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101015 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140410 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140421 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140424 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140521 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140722 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141007 |