KR100450686B1 - 자기정렬 콘택플러그를 구비한 반도체 소자 및 그 제조방법 - Google Patents
자기정렬 콘택플러그를 구비한 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100450686B1 KR100450686B1 KR10-2002-0079114A KR20020079114A KR100450686B1 KR 100450686 B1 KR100450686 B1 KR 100450686B1 KR 20020079114 A KR20020079114 A KR 20020079114A KR 100450686 B1 KR100450686 B1 KR 100450686B1
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- film
- interlayer insulating
- layer
- capping
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims description 42
- 239000010410 layer Substances 0.000 claims abstract description 143
- 125000006850 spacer group Chemical group 0.000 claims abstract description 116
- 239000011229 interlayer Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000003860 storage Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 27
- 239000007789 gas Substances 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 150000002500 ions Chemical group 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
자기정렬 콘택플러그를 구비한 반도체 소자 및 그 제조방법에 대해 개시한다. 본 발명에 따른 반도체 소자는, 반도체 기판 위 절연막 상에 도전막 및 캡핑막이 차례로 적층되어 형성된 도전막 패턴들을 가진다. 제1 층간절연막이 도전막 패턴들 사이를 매립하면서 캡핑막 상단보다는 낮고 도전막 상단보다는 높은 두께로 형성되어 있다. 제1 층간절연막 위에서는 제1 스페이서가 캡핑막 외측면을 감싸고 있으며, 제1 층간절연막, 캡핑막 및 제1 스페이서는 상면이 평탄한 제2 층간절연막으로 덮여있다. 캡핑막에 자기정렬된 콘택플러그가 구비되는데, 이것은 도전막 패턴들 사이에서 제2 층간절연막, 제1 층간절연막 및 절연막을 관통하여 반도체 기판과 전기적으로 접속되고, 그 외벽이 제2 스페이서로 둘러싸여 있다.
Description
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 인접하여 나란하게 형성되는 비트라인과 같은 도전막을 가지고 또한 그 도전막 사이로 콘택플러그가 통과되어야 하는 반도체 소자 및 그 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따라 좁은 면적에 다수의 소자 및 배선을 형성하기 위해 많은 노력이 이루어지고 있다. 이러한 노력의 하나로 DRAM 소자에서의 커패시터를 COB(Capacitor Over Bitline) 구조로 형성하는 예를 들 수 있다. 여기서는 기판에 MOS 트랜지스터를 형성하고, 소오스에 데이터 신호를 주는 비트라인 위에 드레인과 연결되는 커패시터를 형성한다. 따라서, 기판에 커패시터를 형성하는 것에 비해 평면 소요 면적을 줄일 수 있다.
이러한 구성을 위해서는 다른 층간에 형성된 소자와 소자, 소자와 배선을 연결하는 수직적 도전로로서 다수의 콘택(비아나 플러그)이 필요하다. 그리고 콘택은 다른 도전로를 이루는 비트라인이나 기타 수평 배선을 피하여 형성되어야 한다. 따라서, 좁은 면적에 콘택을 형성하면서 아래에 이미 형성되어 있는 도전막을 피해가기 위해서, 그 도전막을 식각선택비가 다른 절연막 재질로 둘러싸고 자기정렬 방법으로 콘택홀을 형성하는 경우가 많다. 이러한 방법으로 형성된 콘택홀에 도전체를 메꾸어 만든 콘택플러그를 여기서는 자기정렬 콘택플러그(self aligned contact : SAC)라고 하겠다.
도 1 내지 도 3은 종래의 반도체 소자에서 비트라인 주변 구성을 나타내기 위해 비트라인에 수직하게 자른 단면도들이다.
우선 도 1을 참조하면, 두개의 비트라인(20)이 나란히 형성되어 있다. 이들 비트라인(20) 사이로 아래층 콘택패드나 드레인 영역(미도시)과 상부 스토리지 노드(미도시)를 전기적으로 연결하기 위한 스토리지 노드 콘택플러그(60)가 SAC 타입으로 형성된다. 노광 공정의 한계 등으로 인하여 스토리지 노드 콘택플러그(60)의 입구 부분 너비는 비트라인(20) 사이의 거리보다 크거나 거의 동일한 크기로 형성된다. 따라서, 비트라인(20) 보호장치인 별도의 캡핑막(30)이나 스페이서(40)가 없다면 콘택홀(H)을 형성하는 동안 비트라인(20)이 훼손될 수 있고, 콘택홀(H)을 채워 스토리지 노드 콘택플러그(60)를 이루는 도전체와 비트라인(20)이 단락되어 결국 반도체 소자가 기능 이상을 초래하게 된다(short fail).
도 1에 나타낸 종래의 예는 이러한 문제를 방지하기 위하여 비트라인(20) 주변을 실리콘 질화막 재질의 캡핑막(30)과 스페이서(40)로 둘러싸고 있다. 콘택홀(H)이 형성되는 층간절연막(10, 50)은 실리콘 산화막으로 되어 있으므로, 콘택홀(H) 형성을 위한 층간절연막(10, 50) 식각시 비트라인(20)을 둘러싸고 있는 실리콘 질화막과 식각선택비 차이를 가질 수 있다. 따라서, 비트라인(20) 사이로 콘택홀(H)을 형성할 때에 노광 공정에 의해 노출된 부분 가운데의 캡핑막(30)과 스페이서(40)는 대부분이 남게 되고 스페이서(40) 사이의 좁은 틈에 존재하던 층간절연막(10, 50)은 완전히 제거되어 콘택홀(H)이 형성된다.
그러나, 비트라인(20)과 스토리지 노드 콘택플러그(60)가 단락되는 것을 방지하기 위하여 두꺼운 스페이서(40)를 사용하기 때문에, 비트라인(20)의 측벽에 스페이서(40)를 형성한 상태에서 층간절연막(50)으로 비트라인(20) 사이를 매립하는 데 한계가 있다. 즉, 비트라인(20) 사이의 간격이 좁은 상태에서 실리콘 산화막을 증착하기 때문에, 비트라인(20) 사이가 실리콘 산화막으로 양호하게 매립되지 않아, 층간절연막(50) 내부에 보이드(void)가 형성되거나, 표면에 씸(seam)이 발생할 수 있다. 이러한 보이드나 씸은 후속 공정을 진행할 때 포토 공정의 불량 등을 유발하거나, 콘택홀을 형성할 때에 낫 오픈(not-open) 현상을 유발한다. 그리고, 두꺼운 스페이서(40)를 사용함에 따라 콘택의 오픈 면적이 작아져서 저항성 불량에 취약하다는 문제가 있다.
도 2는 이중으로 스페이서(42, 44)를 적용하는 경우를 나타낸 것이다. 이 때, 디자인 룰이 엄격해지면 첫 번째 스페이서(42)를 매우 얇게 형성해야 하므로 층간절연막(10, 50)을 식각하여 콘택홀(H)을 형성할 때에 첫 번째 스페이서(42)가 비트라인(20) 상단까지 리세스된다. 따라서, 콘택홀(H) 내벽에 두 번째 스페이서(44)를 형성하더라도 스토리지 노드 콘택플러그(60)와 비트라인(20)의 단락에 취약하다. 이러한 단락을 방지하고자 두 번째 스페이서(44)의 두께를 증가시키면 콘택의 오픈 면적이 작아져서 콘택 저항 감소가 어려워진다.
한편 도 3에서와 같이 비트라인(20) 측벽에 스페이서를 형성하지 않은 상태에서 콘택홀(H)을 형성한 다음, 그 내벽에 스페이서(46)를 형성하는 방법도 제안되었다. 그러나 콘택홀(H) 형성시 비트라인(20)이 훼손되지 않도록 버티어 줄 스페이서가 없기 때문에, 후속적으로 스페이서(46)를 형성하더라도 콘택홀(H)과 비트라인(20) 사이의 오정렬이 심할 경우에는 스토리지 노드 콘택플러그(60)와 비트라인(20) 사이의 단락을 방지하기 어려운 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 인접하여 나란하게 형성되는 비트라인과 같은 도전막을 가지고 또한 그 도전막 사이로 자기정렬 콘택플러그가 통과되는 반도체 소자에서 도전막과 자기정렬 콘택플러그 사이에 단락 염려가 적은 구조의 반도체 소자를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 인접하여 나란히 형성되는 비트라인과 같은 도전막에 단락될 염려없이 그 도전막 사이로 자기정렬 콘택플러그를 형성할 수 있는 반도체 소자 제조방법을 제공하는 것이다.
도 1 내지 도 3은 종래의 반도체 소자에서 비트라인 주변 구성을 나타내기 위해 비트라인에 수직하게 자른 단면도들이다.
도 4는 본 발명의 제1 실시예에 의한 자기정렬 콘택플러그를 구비한 반도체 소자를 도시한 단면도이다.
도 5는 본 발명의 제2 실시예에 의한 자기정렬 콘택플러그를 구비한 반도체 소자를 도시한 단면도이다.
도 6 내지 도 12는 도 4에 도시한 반도체 소자의 제조방법을 순차적으로 설명하기 위한 단면도들이다.
도 13 내지 도 16은 도 5에 도시한 반도체 소자의 제조방법을 순차적으로 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
120...도전막 130...캡핑막
135, 137...제1 층간절연막 140, 142...제1 스페이서
145...제2 층간절연막 155...제2 스페이서
160...콘택플러그
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 반도체 소자는, 반도체 기판 위 절연막 상에 도전막 및 캡핑막이 차례로 적층되어 형성된 도전막 패턴들을 가진다. 제1 층간절연막이 상기 도전막 패턴들 사이를 매립하면서 상기 캡핑막 상단보다는 낮고 상기 도전막 상단보다는 높은 두께로 형성되어 있다. 즉, 상기 캡핑막 중간 부분까지 상기 제1 층간절연막으로 매립되어 있다. 상기 제1 층간절연막 위에는 제1 스페이서가 상기 캡핑막 외측면을 감싸고 있으며, 상기 제1 층간절연막, 캡핑막 및 제1 스페이서는 상면이 평탄한 제2 층간절연막으로 덮여 있다. 따라서, 제1 스페이서는 상기 제1 층간절연막과 제2 층간절연막 사이에 위치하면서 상기 캡핑막의 상단에서부터 중간 부분까지를 보호하고 있다. 상기 도전막 패턴들사이에는 상기 제2 층간절연막, 제1 층간절연막 및 절연막을 관통하여 상기 반도체 기판과 전기적으로 접속되는 콘택플러그가 구비되는데, 이것은 그 외벽이 제2 스페이서로 둘러싸여 있으면서 상기 캡핑막에 자기정렬된 것이다.
본 발명에 있어서, 상기 절연막, 제1 층간절연막 및 제2 층간절연막은 실리콘 산화막으로 이루어지고, 상기 캡핑막, 제1 스페이서 및 제2 스페이서는 실리콘 질화막으로 이루어진 것이 바람직하다. 상기 도전막의 폭이 약 90nm이고 상기 제2 스페이서를 포함한 상기 콘택플러그의 상면 너비가 약 120nm인 경우, 상기 제2 스페이서의 폭은 약 300Å으로 할 수 있고, 상기 제1 스페이서의 높이는 약 500Å, 상기 제1 스페이서의 폭은 200 내지 300Å로 하는 것이 바람직하다.
실시예에서, 상기 도전막은 비트라인(bitline)이고, 상기 콘택플러그는 스토리지 전극과 상기 반도체 기판에 접속된 셀패드, 또는 스토리지 전극과 상기 반도체 기판을 직접 접속시키는 스토리지 노드 콘택플러그이다. 특히, 상기 제1 층간절연막의 상면이 편평해서 그 상면에 접하는 상기 제1 스페이서 하단도 편평하거나, 상기 도전막 패턴 사이에서의 상기 제1 층간절연막의 상면 프로파일이 V자형이어서 그 상면에 접하는 상기 제1 스페이서 하단이 기울어진 것일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 제조방법은 다음과 같은 과정을 통해 이루어진다. 먼저 반도체 기판 위 절연막 상에, 도전막 및 캡핑막을 차례로 적층하고 패터닝하여 라인/스페이스(line & space) 형태의 도전막 패턴들을 형성한다. 그런 다음, 제1 층간절연막을 증착하여 상기 도전막 패턴들 사이를 매립한 후, 상기 캡핑막의 손실없이 상기 제1 층간절연막을습식 식각함으로써 상기 캡핑막의 양측벽 일부를 노출시킨다. 상기 노출된 캡핑막의 양측벽에 제1 스페이서를 형성한 다음, 그 위에 제2 층간절연막을 형성하고 나서 그 상면을 평탄화시킨다. 상기 도전막 패턴들 사이의 상기 제2 층간절연막, 제1 층간절연막 및 절연막을 차례로 건식 식각하여 상기 캡핑막에 자기정렬된 콘택홀을 형성한 다음, 그 내벽에 제2 스페이서를 형성한다. 상기 제2 스페이서가 형성된 콘택홀 안에 도전체를 매립함으로써 상기 반도체 기판과 전기적으로 접속된 콘택플러그가 형성된다.
상기 캡핑막의 양측벽 일부를 노출시킬 때에는, 상기 도전막의 상부가 노출되지 않도록 상기 제1 층간절연막을 습식 식각하는 것이 좋다. 그리고, 상기 제1 스페이서의 폭과 높이는 상기 콘택홀을 형성하는 동안에 상기 제1 스페이서가 식각되어 모두 제거될 수 있는 정도로 형성하는 것이 바람직하다.
상기 제1 층간절연막을 증착하여 상기 도전막 패턴들 사이를 매립하는 단계는, 상기 제1 층간절연막을 증착하여 상기 도전막 패턴들 사이를 완전히 매립한 다음, 상기 캡핑막을 평탄화종료점으로 하여 상기 제1 층간절연막을 평탄화시키는 방식으로 수행할 수 있다. 대신에, 상기 제1 층간절연막을 HDP-CVD(High Density Plasma-Chemical Vapor Deposition)로 증착하여 상기 도전막 패턴 사이에서의 상기 제1 층간절연막의 프로파일이 V자형이 되도록 형성하는 방식으로 수행하여도 된다. 이럴 경우, 상기 제1 층간절연막을 평탄화시키는 공정을 생략할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 다음에 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예를 설명하는 도면에 있어서, 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판 상에 접하여 존재할 수도 있고, 그 사이에 제3의 층이 개재되어질 수도 있다.
도 4는 본 발명의 제1 실시예에 의한 자기정렬 콘택플러그를 구비한 반도체 소자를 도시한 단면도이다.
도 4를 참조하면, 반도체 기판(100) 위 절연막(110) 상에, 도전막(120) 및 캡핑막(130)이 차례로 적층된 후, 라인/스페이스 형태로 패터닝되어 형성된 도전막 패턴들이 있다. 예컨대 도전막(120)은 비트라인이며, 도프트 폴리실리콘 또는 도프트 폴리실리콘과 텅스텐 실리사이드의 이중막 혹은 텅스텐 재질로 되어 있을 수 있다. 텅스텐 재질의 경우에는 그 아래에 배리어 메탈(barrier metal)을 도포하기도 한다. 그리고, 제1 층간절연막(135)이 도전막 패턴들 사이를 매립하면서 캡핑막(130) 상단보다는 낮고 도전막(120) 상단보다는 높은 두께로 형성되어 있다. 예컨대 캡핑막(130)의 중간 높이까지 제1 층간절연막(135)이 형성되어 있다. 제1 층간절연막(135) 위에는 캡핑막(130) 외측면을 감싸는 제1 스페이서(140)가 위치한다. 제1 층간절연막(135)의 상면이 편평하므로 그 상면에 접하는 제1 스페이서(140) 하단도 편평하다.
제1 층간절연막(135), 캡핑막(130) 및 제1 스페이서(140)는 제2 층간절연막(145)으로 덮여 있는데, 제2 층간절연막(145)의 상면은 평탄하다. 그리고, 캡핑막(130)에 자기정렬된 콘택플러그(160), 곧 상부의 스토리지 전극(미도시)과 반도체 기판(100)에 접촉된 셀패드(102)를 접속시키는 스토리지 노드 콘택플러그가 구비되어 있다. 이것은 도전막 패턴들 사이에서 제2 층간절연막(145), 제1 층간절연막(135) 및 절연막(110)을 관통하여 셀패드(102)를 통해 반도체 기판(100)과 전기적으로 접속된다. 셀패드(102)가 생략된 경우에는 직접 반도체 기판(100)에 접하여 형성된다. 특히, 콘택플러그(160)의 외벽은 제2 스페이서(155)로 둘러싸여 있어서 콘택플러그(160)와 도전막(120)이 전기적으로 절연된다. 바람직한 경우에 제2 스페이서(155)가 도전막(120)에 접하게 되어 충분한 콘택면적이 확보된다.
절연막(110), 제1 층간절연막(135) 및 제2 층간절연막(145)은 실리콘 산화막으로 이루어지고, 캡핑막(130), 제1 스페이서(140) 및 제2 스페이서(155)는 실리콘 질화막으로 이루어진 것이 바람직하다. 그러나, 캡핑막(130), 제1 스페이서(140) 및 제2 스페이서(155)는 실리콘 산화질화막으로 이루어질 수도 있다.
도전막(120)의 폭이 약 90nm이고 제2 스페이서(155)를 포함한 콘택플러그(160)의 상면 너비가 약 120nm인 경우, 제2 스페이서(155)의 폭은 300Å 정도로 비교적 두꺼워도 된다. 제1 스페이서(140)의 높이와 폭은 각각 약 500Å, 200 내지 300Å로 하는 것이 바람직하다. 이 때에 절연막(110)의 두께는 약 1500Å, 도전막(120)의 두께는 약 600Å, 캡핑막(130)의 두께는 약 2000Å 정도일 수있다. 제2 층간절연막(145)의 두께는 2000Å 정도가 적당하다.
도 4에서 볼 수 있는 가장 큰 특징은, 제2 스페이서(155)의 보조 스페이서라고 볼 수 있는 제1 스페이서(140) 하단이 캡핑막(130) 중간 높이에 위치하도록 구성한 점이다. 이렇게 함으로써, 콘택플러그(160)를 형성할 콘택홀 식각시 캡핑막(130)의 리세스를 최소화할 수 있어, 콘택플러그(160)와 도전막(120)이 단락되는 것을 방지할 수 있다. 또한, 제1 스페이서(140)를 캡핑막(130) 외측벽에만 남겨두고 콘택플러그(160) 쪽은 없앤 구조이므로 도전막(120) 사이가 완전히 열려서 저항성 불량이 방지된다. 충분한 오픈 면적이 확보되기 때문에 제2 스페이서(155)를 비교적 두껍게 형성하더라도 콘택 저항이 증가될 염려가 없다. 따라서, 두꺼운 제2 스페이서(155)를 형성하여 콘택플러그(160)와 도전막(120)의 단락 염려를 줄일 수 있으면서도 원하는 수준으로 낮은 콘택 저항을 유지할 수 있다.
도 5는 본 발명의 제2 실시예에 의한 자기정렬 콘택플러그를 구비한 반도체 소자를 도시한 단면도로서, 도전막 패턴 사이에서의 제1 층간절연막(137)의 상면 프로파일이 V자형이어서 그 상면에 접하는 제1 스페이서(142) 하단이 기울어진 점이 상술한 제1 실시예와 다르다. 그 밖의 부분은 동일하므로 중복되는 설명은 피하기로 한다.
이제, 본 발명의 자기정렬 콘택플러그를 구비한 반도체 소자의 제조방법에 대하여 상세히 설명한다.
도 6 내지 도 12는 도 4에 도시한 것과 같은 본 발명의 제1 실시예에 의한자기정렬 콘택플러그를 구비한 반도체 소자의 제조방법을 순차적으로 나타낸 보인 단면도들이다.
먼저 도 6을 참조하면, 반도체 기판(100) 위에 절연막을 증착하고 그 안에 셀패드(102)를 형성하여 드레인 영역(미도시)과 같은 불순물 영역에 접촉시킨다. 다음, 그 위에 약 1500Å 두께로 절연막(110)을 형성하고 나서, 도전물질을 증착하여 도전막(120)을 형성한다. 도전물질의 예로는 도프트 폴리실리콘, 도프트 폴리실리콘과 텅스텐 실리사이드의 이중 구조 혹은 텅스텐과 같은 금속을 들 수 있다. 텅스텐을 증착하기 전에는 Ti/TiN으로 된 배리어 메탈을 도포하기도 한다. 도전막(120) 위에는, 후속되는 식각 공정에서 도전막(120)을 보호할 수 있는 물질, 예를 들어 PECVD(Plasma Enhanced CVD) 또는 LPCVD(Low Pressure CVD) 방법으로 실리콘 질화막을 증착하여 캡핑막(130)을 형성한다. 실리콘 질화막은 500℃ 내지 850℃의 온도에서 SiH4와 NH3의 반응을 이용하여 증착할 수 있다. 실리콘 질화막 대신에 실리콘 산화질화막으로 형성하여도 되며, 이들은 실리콘 산화막과 식각선택비가 다른 막이다.
다음, 포토리소그라피 공정을 이용하여 캡핑막(130)과 도전막(120)을 라인/스페이스 형태로 차례로 이방성 식각함으로써, 도전막과 캡핑막이 적층, 패터닝되어 이루어진 도전막 패턴을 형성한다. 여기서는 도전막(120)이 비트라인인 경우를 예로 든다. 도전막(120)의 폭과 두께를 각각 90nm와 600Å 정도로 하는 경우, 캡핑막(130)의 두께는 약 2000Å 정도가 적당하다. 그 결과물의 전면에, CVD 방법을이용하여 실리콘 산화막을 증착하는데, 도전막 패턴들 사이를 완전히 매립하는 정도 두께로 증착하여 제1 층간절연막(135)을 형성한다. 이 때, 도전막 패턴의 측면에 스페이서가 형성되지 않은 상태에서 실리콘 산화막을 증착하기 때문에 보이드가 발생하지 않고 매립이 용이하게 이루어진다. 제1 층간절연막(135)은 CVD 이외에 PECVD 혹은 PETEOS 방법으로도 형성할 수 있는데, PECVD의 경우에는 SiH4와 O2(혹은 N2O)의 반응을 이용하는 것이고, PETEOS의 경우에는 TEOS(Tetra Ethyl Ortho Silicate)[Si(OC2H5)4]와 O2(혹은 O3)의 반응을 이용한다.
다음에, 도 7에서와 같이 화학적 기계적 연마(Chemical Mechanical Polishing : CMP) 공정을 이용하여 제1 층간절연막(135) 상면을 평탄화시켜 캡핑막(130)을 노출시킨다. 제1 층간절연막(135)은 실리콘 산화막으로 이루어지고 캡핑막(130)은 실리콘 질화막 혹은 실리콘 산화질화막으로 이루어지므로 그들의 연마 속도가 다른 점을 이용하여 캡핑막(130)을 CMP 스토퍼, 즉 평탄화종료점으로써 사용할 수 있다. 평탄화시키는 방법은 CMP 이외에 에치백이 사용될 수도 있으며, 제1 층간절연막(135)의 유동성이 좋은 경우에는 리플로우에 의해 평탄화시킬 수도 있다.
도 8을 참조하면, 실리콘 산화막 식각액을 적용하여 캡핑막(130)의 손실없이 캡핑막(130) 중간 부분까지 제1 층간절연막(135)을 습식 식각한다. 습식 식각의 성질상 등방성 식각이 된다. 실리콘 질화막에 대한 선택비가 우수한 조건, 예를 들어 불산(HF) 용액을 사용하면 도시된 바와 같이 제1 층간절연막(135)을캡핑막(130) 상단보다는 낮고 도전막(120) 상단보다는 높게, 즉 캡핑막(130)의 중간 높이 정도까지 평탄한 프로파일을 유지하면서 식각할 수 있다. 예컨대 식각하는 깊이는, 캡핑막(130) 상면으로부터 약 500Å 정도가 되게 할 수 있다. 이로써, 캡핑막(130)의 양측벽 일부가 노출되고, 도전막(120)의 상부는 노출되지 않는다. 불산 용액 대신에 암모니아(NH4OH), 과산화수소(H2O2), 및 탈이온수의 혼합 용액을 사용하여 식각하여도 된다.
도 9를 참조하면, 도 8의 결과물 상에 스페이서용 절연막, 예를 들어 PECVD 또는 LPCVD 방법을 사용하여 실리콘 질화막 혹은 실리콘 산화질화막을 소정 두께 증착한다. 다음에, 상기 절연막을 이방성 플라즈마 식각함으로써 노출된 캡핑막(130)의 양측벽에 제1 스페이서(140)를 형성한다. 절연막에 대한 이방성 식각은 제1 층간절연막(135)의 표면이 드러날 때까지 진행하는데, 캡핑막(130)도 실리콘 질화막 혹은 실리콘 산화질화막으로 이루어져 있기 때문에 캡핑막(130)의 일부가 식각될 수도 있으나 무방하다. 제1 스페이서(140)는 후속의 콘택홀 형성 공정시 도전막(120) 및 캡핑막(130)을 보호할 수 있는 숄더(shoulder) 역할을 하며, 제1 스페이서(140)의 폭은 후속 콘택홀 식각시 완전히 소모되어 없어질 두께로 형성하는 것이 바람직하다. 예컨대, 콘택홀의 상면 너비가 약 120nm인 경우, 제1 스페이서(140)의 폭은 200 내지 300Å으로 형성한다. 평탄화 공정을 진행하여 편평해진 제1 층간절연막(135)을 습식 식각한 위에 제1 스페이서(140)를 형성하므로, 제1 스페이서(140) 하단도 편평하게 형성된다.
도 10을 참조하면, 제1 스페이서(140)가 형성된 결과물의 전면에 실리콘 산화막을 재차 증착하여 제2 층간절연막(145)을 형성한다. 다음에, 제2 층간절연막(145)에 대해 CMP 공정을 실시하여 그 표면을 평탄화시켜서 후속되는 콘택홀 형성 공정을 용이하게 한다. 이어서, 평탄화된 제2 층간절연막(145) 상에, 포토 공정을 실시하여 콘택홀이 형성될 영역을 노출시키는 개구부를 정의하도록 포토레지스트 패턴(150)을 형성한다. 개구부는 도전막(120) 사이의 거리보다 큰 너비로 정의되며, 예컨대 약 120nm 정도로 형성된다.
도 11을 참조하면, 포토레지스트 패턴(150)을 식각 마스크로 사용하여 제2 층간절연막(145), 제1 층간절연막(135) 및 절연막(110)을 차례로 이방성 식각함으로써, 도전막 패턴들 사이의 셀패드(102)를 노출시키는 콘택홀(H)을 형성한다. 사용되는 식각 가스로는 C4H8/C3H8, C3F6, C2F4, C2HF5등에 CH3F, C2H2, CH2F2등과 Ar, He, Xe, Ne 등을 첨가한 가스를 예로 들 수 있다. 제2 층간절연막(145)을 식각하게 되는 식각 초기에는 캡핑막(130)과 제1 스페이서(140)도 식각 마스크로 사용되어, 이들에 자기정렬되는 방식으로 콘택홀(H)이 형성되기 시작한다. 특히 제1 스페이서(140)는 캡핑막(130)의 리세스를 최소화할 수 있게 그 측면에서 버티어준다. 제1 층간절연막(135)을 식각하게 되는 식각 중기에 이르면 제1 스페이서(140)가 서서히 소모되어 폭과 높이가 감소되기 시작하지만 캡핑막(130)의 측면을 여전히 보호해주고 있기 때문에 캡핑막(130)과 제1 스페이서(140)에 자기정렬적으로 식각이 이루어진다. 셀패드(102)를 노출시키게 되는 식각 최종 단계에 이를 정도가 되면제1 스페이서(140)가 완전히 제거되어, 콘택홀(H)은 캡핑막(130)에 자기정렬적으로 형성되며 도전막 패턴 사이가 완전히 열리게 된다. 이처럼 제1 스페이서(140)의 용도는 식각 초기에는 캡핑막(130)의 리세스를 막아주는 것이고, 식각 최종 단계에서는 완전히 제거되어 충분한 오픈 면적을 확보하게 하는 것이다. 바람직한 경우에는 도전막(120)의 측면이 노출될 정도로 폭이 매우 확장된 콘택홀(H)이 형성되는데, 캡핑막(130)의 리세스가 최소화되므로 도전막(120)의 훼손도 최소화되며, 충분한 오픈 면적이 확보됨에 따라 저항성 불량이 방지된다. 식각하는 동안에 발생된 폴리머성 찌꺼기는 O2, CO2, CO와 같은 가스를 사용하여 제거하며, 콘택홀(H) 완성 후 스트립으로 포토레지스트 패턴(150)을 제거한다.
도 12를 참조하면, 두 번째 스페이서용 절연막으로서 실리콘 질화막 혹은 실리콘 산화질화막을 증착한 다음, 이방성 플라즈마 식각으로 식각하여 콘택홀(H)의 내벽에 제2 스페이서(155)를 형성한다. 이 제2 스페이서(155)가 콘택홀(H)에 후속적으로 매립되는 도전체와 도전막(120)을 절연하게 된다. 제1 스페이서(140)가 완전히 제거되어 콘택홀(H)의 오픈 면적이 충분하게 확보되므로 제2 스페이서(155)의 폭은 300Å 정도로 비교적 두껍게 하여도 된다. 다음에, 콘택홀(H) 안에 도전체를 매립하여 셀패드(102)를 통해 반도체 기판(110)과 전기적으로 접속되는 콘택플러그(160)를 형성한다. 예컨대 콘택홀(H) 안에 도프트 폴리실리콘을 증착한 다음, 그 상면을 에치백 또는 CMP 등의 방법으로 평탄화하여, 제2 층간절연막(145) 상의 폴리실리콘을 제거하여 제2 층간절연막(145)의 상면을 노출시킴으로써, 각각분리된 콘택플러그(160)들을 형성한다.
따라서, 본 발명에서와 같이 캡핑막(130)의 중간 높이에 위치하는 제1 스페이서(140)를 형성한 다음 콘택홀(H)을 형성하게 되면, 식각 초기에는 제1 스페이서(140)가 버티어 캡핑막(130)의 리세스를 최소화시키는 역할을 하고, 식각 후기에는 제1 스페이서(140)가 제거됨으로써 충분한 오픈 면적을 확보하게 한다. 따라서, 본 발명에 따르면, 자기정렬 콘택플러그와 도전막간에 단락될 염려가 적고, 접촉 저항을 낮게 만들 수 있다. 또한, 처음 실리콘 산화막을 증착하여 도전막 패턴들 사이를 매립할 때에, 도전막 패턴의 측벽에 스페이서가 형성되지 않은 상태에서 실리콘 산화막을 증착하기 때문에 보이드가 발생하지 않고 매립을 용이하게 할 수 있다.
도 13 내지 도 16은 본 발명의 제2 실시예에 의한 자기정렬 콘택플러그를 구비한 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 13을 참조하면, 반도체 기판(100) 위에 절연막을 증착하여 그 안에 셀패드(102)를 형성한 다음, 그 위에 약 1500Å 두께로 절연막(110)을 형성하고 나서, 도전물질을 증착하여 도전막(120)을 형성한다. 도전막(120) 위에는 실리콘 질화막 혹은 실리콘 산화질화막으로 된 캡핑막(130)을 형성한다. 다음, 포토리소그라피 공정을 이용하여 캡핑막(130)과 도전막(120)을 라인/스페이스 형태로 차례로 이방성 식각함으로써, 도전막과 캡핑막이 적층, 패터닝되어 이루어진 도전막 패턴을 형성한다.
그 결과물의 전면에, HDP-CVD(High Density Plasma-Chemical VaporDeposition) 방법을 이용하여 실리콘 산화막을 증착하여 제1 층간절연막(137)을 형성한다. 이 때, 도전막 패턴의 측면에 스페이서가 형성되지 않은 상태에서 실리콘 산화막을 증착하기 때문에 보이드가 발생하지 않고 매립이 용이하게 이루어진다. 그리고, HDP-CVD의 증착 특성상, 도전막 패턴 위에는 증착량이 많은 반면 도전막 패턴들 사이에는 골이 지게 매립된다. 즉, 도전막 패턴 사이에서의 제1 층간절연막(137)의 프로파일이 V자형이 된다.
잘 알려진 것과 같이 HDP-CVD공정은, CVD와 스퍼터링 방식에 의한 식각 방법이 결합된 기술로써, 물질막을 증착하기 위한 증착가스만이 챔버 내로 공급되는 것이 아니라, 증착되는 물질막을 스퍼터링 방식으로 식각할 수 있는 스퍼터링 가스도 챔버 내로 공급된다. 따라서, 실리콘 산화막을 증착하고자 할 때에는 SiH4와 O2를 증착가스로써 챔버 내에 공급하고, 불활성 가스(예컨대, Ar 가스)도 스퍼터링 가스로써 챔버 내로 공급한다. 공급된 증착가스와 스퍼터링 가스의 일부는 고주파 전력에 의하여 챔버 내에 유발된 플라즈마에 의하여 이온화된다.
그리고, 반도체 기판이 로딩된 챔버 내의 웨이퍼척(예컨대, 정전척)에는 바이어스된 고주파 전력이 인가되기 때문에, 이온화된 증착가스 및 스퍼터링 가스는 반도체 기판의 표면으로 가속된다. 가속된 증착가스 이온은 실리콘 산화막을 형성하고, 가속된 스퍼터링 가스 이온은 증착된 실리콘 산화막을 스퍼터링한다.
실리콘 산화막은 증착과 동시에 스퍼터링되지만, 증착되는 속도가 스퍼터링되는 속도보다는 크기 때문에 도전막 패턴들 사이가 매립된다. 그런데, 실리콘 산화막이 스퍼터링 가스 이온(예컨대, Ar+)에 의하여 식각되는 속도는, 도전막 패턴들 사이의 입구의 코너부분이 다른 부분보다 3배 내지 4배 정도 빠르다. 따라서, 실리콘 산화막을 형성하면 그 상면 프로파일이 V 자형을 가지게 된다. 적절한 프로파일은 플라즈마를 발생시키기 위한 소스파워, 반도체 기판이 로딩되는 웨이퍼척에 인가하는 바이어스 고주파 전력, 공급되는 증착가스의 유량 및 스퍼터링 가스의 유량을 조절하면 변경될 수 있다. 예를 들어, HDP-CVD 공정이 수행되는 장치에서 플라즈마를 발생시키는 소스파워는 3000 W 내지 5000 W사이, 웨이퍼척에 인가되는 바이어스 파워는 800 W 내지 1000W 사이, 실리콘 소스가스(예컨대, SiH4)의 유량은 30 sccm 내지 150 sccm 사이, 산소 소스가스(예컨대, O2)의 유량은 60 sccm 내지 200 sccm 사이, 스퍼터링 가스(예컨대, Ar)의 유량은 20 sccm 내지 400 sccm 사이로 조절하는 경우에 도 13과 같은 V자형 프로파일이 얻어진다.
도 14를 참조하면, 실리콘 산화막 식각액을 적용하여 캡핑막(130)의 손실없이 그 중간 부분까지 제1 층간절연막(137)을 습식 식각한다. 습식 식각은 등방성이므로 제1 층간절연막(137)의 높이가 캡핑막(130)의 중간 부분까지 낮아지지만 V자형 프로파일은 유지된다. 식각하는 깊이는, 예컨대 캡핑막(130) 양측벽이 약 500Å 정도 노출될 수 있도록 한다.
도 15를 참조하면, 도 14의 결과물 상에 스페이서용 절연막, 예를 들어 LPCVD 방법을 사용하여 실리콘 질화막 혹은 실리콘 산화질화막을 소정 두께 증착한다. 다음에, 상기 절연막을 이방성 플라즈마 식각하여 노출된 캡핑막(130)의 양측벽에 제1 스페이서(142)를 형성한다. 도전막 패턴 사이에서의 제1 층간절연막(137)의 프로파일이 V자형이므로, 제1 스페이서(142) 하단이 소정 경사각을 가지게 형성된 모양이 된다.
제2 실시예에서 설명하지 않는 사항은 상기 제1 실시예를 참조하면 된다. 이후의 단계는 상기 제1 실시예에서와 동일하며, 결과적으로 도 16에서와 같이 도전막 패턴들 사이에서 제2 층간절연막(145), 제1 층간절연막(137) 및 절연막(110)을 식각하여 만든 콘택홀(H) 내벽에 제2 스페이서(155)가 형성된 후, 콘택홀(H) 안에 도전체가 채워져 반도체 기판(100)과 전기적으로 접속되는 콘택플러그(160)가 된다.
이상, 본 발명을 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
상술한 바와 같이 본 발명에 따라 캡핑막의 상단에서부터 중간 높이를 보호할 수 있도록 제1 스페이서를 형성한 다음 콘택홀을 형성하게 되면, 식각 초기에는 제1 스페이서가 버티어 캡핑막의 리세스를 최소화시키는 역할을 하고, 식각 후기에는 제1 스페이서가 제거되어 충분한 오픈 면적이 확보된다. 따라서 본 발명에 따르면, 콘택플러그와 도전막간에 단락될 염려가 적고, 접촉 저항을 낮게 만들 수 있어 소자의 동작 특성을 향상시킬 수 있다. 또한, 처음 실리콘 산화막을 증착하여 도전막 패턴들 사이를 매립할 때에, 도전막 패턴의 측벽에 스페이서가 형성되지 않은 상태에서 실리콘 산화막을 증착하기 때문에 보이드가 발생하지 않고 매립을 용이하게 할 수 있다.
Claims (17)
- 반도체 기판 위 절연막 상에, 도전막 및 캡핑막이 차례로 적층되어 형성된 도전막 패턴들;상기 도전막 패턴들 사이를 매립하되, 상기 캡핑막 상단보다는 낮고 상기 도전막 상단보다는 높은 두께로 형성된 제1 층간절연막;상기 제1 층간절연막 위에서 상기 캡핑막 외측면을 감싸는 제1 스페이서;상기 제1 층간절연막, 캡핑막 및 제1 스페이서를 덮으면서 상면이 평탄한 제2 층간절연막; 및상기 도전막 패턴들 사이에서 상기 제2 층간절연막, 제1 층간절연막 및 절연막을 관통하여 상기 반도체 기판과 전기적으로 접속되고, 그 외벽이 제2 스페이서로 둘러싸여 있으며, 상기 캡핑막에 자기정렬된 콘택플러그를 구비하는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,상기 절연막, 제1 층간절연막 및 제2 층간절연막은 실리콘 산화막으로 이루어지고, 상기 캡핑막, 제1 스페이서 및 제2 스페이서는 실리콘 질화막으로 이루어진 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,상기 도전막의 폭은 약 90nm이고 상기 제2 스페이서를 포함한 상기 콘택플러그의 상면 너비는 약 120nm이며, 상기 제2 스페이서의 폭은 약 300Å, 상기 제1 스페이서의 높이는 약 500Å, 상기 제1 스페이서의 폭은 200 내지 300Å인 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,상기 도전막은 비트라인(bitline)이고, 상기 콘택플러그는 스토리지 전극과 상기 반도체 기판에 접속된 셀패드, 또는 스토리지 전극과 상기 반도체 기판을 접속시키는 스토리지 노드 콘택플러그인 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,상기 제1 층간절연막의 상면이 편평해서 그 상면에 접하는 상기 제1 스페이서 하단도 편평한 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,상기 도전막 패턴 사이에서의 상기 제1 층간절연막의 상면 프로파일이 V자형이어서, 그 상면에 접하는 상기 제1 스페이서 하단이 기울어진 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,상기 제2 스페이서가 상기 도전막에 접하여 있는 것을 특징으로 하는 반도체 소자.
- (a) 반도체 기판 위 절연막 상에, 도전막 및 캡핑막을 차례로 적층하고 패터닝하여 라인/스페이스 형태의 도전막 패턴들을 형성하는 단계;(b) 제1 층간절연막을 증착하여 상기 도전막 패턴들 사이를 매립하는 단계;(c) 상기 캡핑막의 손실없이 상기 제1 층간절연막을 습식 식각하여 상기 캡핑막의 양측벽 일부를 노출시키는 단계;(d) 상기 노출된 캡핑막의 양측벽에 제1 스페이서를 형성하는 단계;(e) 상기 제1 스페이서가 형성된 결과물 상에 제2 층간절연막을 형성하고 그 상면을 평탄화시키는 단계;(f) 상기 도전막 패턴들 사이의 상기 제2 층간절연막, 제1 층간절연막 및 절연막을 건식 식각하여 상기 캡핑막에 자기정렬된 콘택홀을 형성하는 단계;(g) 상기 콘택홀의 내벽에 제2 스페이서를 형성하는 단계; 및(h) 상기 제2 스페이서가 형성된 콘택홀 안에 도전체를 매립하여 상기 반도체 기판과 전기적으로 접속된 콘택플러그를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서, 상기 (c) 단계에서,상기 도전막의 상부가 노출되지 않도록 상기 제1 층간절연막을 습식 식각하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서,상기 절연막, 제1 층간절연막 및 제2 층간절연막은 실리콘 산화막으로 형성하고, 상기 캡핑막, 제1 스페이서 및 제2 스페이서는 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서,상기 제1 스페이서의 폭과 높이는 상기 (f) 단계 동안에 식각되어 제거될 수 있는 정도로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서,상기 도전막의 폭은 약 90nm이고 상기 제2 스페이서를 포함한 상기 콘택플러그의 상면 너비는 약 120nm이며, 상기 제2 스페이서의 폭은 약 300Å, 상기 제1 스페이서의 높이는 약 500Å, 상기 제1 스페이서의 폭은 200 내지 300Å로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서, 상기 (f) 단계에서,상기 도전막 패턴들 사이의 상기 제1 스페이서를 완전히 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서, 상기 (f) 단계에서,상기 콘택홀이 상기 도전막 측벽을 노출시키도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서,상기 제1 스페이서와 제2 스페이서는 절연막 증착과 이방성 플라즈마 식각으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서, 상기 (b) 단계는,상기 제1 층간절연막을 증착하여 상기 도전막 패턴들 사이를 완전히 매립하는 단계; 및상기 캡핑막을 평탄화종료점으로 하여 상기 제1 층간절연막을 평탄화시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서, 상기 (b) 단계는,상기 제1 층간절연막을 HDP-CVD(High Density Plasma-Chemical Vapor Deposition)로 증착하여 상기 도전막 패턴 사이에서의 상기 제1 층간절연막의 프로파일이 V자형이 되도록 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0079114A KR100450686B1 (ko) | 2002-12-12 | 2002-12-12 | 자기정렬 콘택플러그를 구비한 반도체 소자 및 그 제조방법 |
| US10/625,027 US6875690B2 (en) | 2002-12-12 | 2003-07-22 | Semiconductor device having self-aligned contact plug and method for fabricating the same |
| US11/058,670 US7256143B2 (en) | 2002-12-12 | 2005-02-15 | Semiconductor device having self-aligned contact plug and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0079114A KR100450686B1 (ko) | 2002-12-12 | 2002-12-12 | 자기정렬 콘택플러그를 구비한 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040051221A KR20040051221A (ko) | 2004-06-18 |
| KR100450686B1 true KR100450686B1 (ko) | 2004-10-01 |
Family
ID=32588777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0079114A KR100450686B1 (ko) | 2002-12-12 | 2002-12-12 | 자기정렬 콘택플러그를 구비한 반도체 소자 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6875690B2 (ko) |
| KR (1) | KR100450686B1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7056828B2 (en) * | 2003-03-31 | 2006-06-06 | Samsung Electronics Co., Ltd | Sidewall spacer structure for self-aligned contact and method for forming the same |
| KR20050017142A (ko) * | 2003-08-08 | 2005-02-22 | 삼성전자주식회사 | 린스 용액 및 이를 이용한 반도체 소자 세정 방법 |
| KR100589490B1 (ko) * | 2003-12-30 | 2006-06-14 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR100560803B1 (ko) * | 2004-02-04 | 2006-03-13 | 삼성전자주식회사 | 캐패시터를 갖는 반도체 소자 및 그 제조방법 |
| US20050186796A1 (en) * | 2004-02-24 | 2005-08-25 | Sis Microelectronics Corporation | Method for gap filling between metal-metal lines |
| KR100667653B1 (ko) * | 2005-07-11 | 2007-01-12 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR100721592B1 (ko) * | 2006-01-06 | 2007-05-23 | 주식회사 하이닉스반도체 | 반도체소자의 스토리지노드콘택 형성 방법 |
| US8564041B2 (en) | 2006-10-20 | 2013-10-22 | Advanced Micro Devices, Inc. | Contacts for semiconductor devices |
| KR100895374B1 (ko) * | 2007-10-31 | 2009-04-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US9484462B2 (en) * | 2009-09-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure of fin field effect transistor |
| KR101140093B1 (ko) * | 2010-04-26 | 2012-04-30 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그의 형성 방법 |
| KR20140130594A (ko) * | 2013-05-01 | 2014-11-11 | 삼성전자주식회사 | 콘택 플러그를 포함하는 반도체 소자 및 그 제조 방법 |
| US10056265B2 (en) * | 2016-03-18 | 2018-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Directed self-assembly process with size-restricted guiding patterns |
| KR20180088187A (ko) * | 2017-01-26 | 2018-08-03 | 삼성전자주식회사 | 저항 구조체를 갖는 반도체 소자 |
| CN113078115B (zh) * | 2021-03-26 | 2022-06-24 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08167700A (ja) * | 1994-12-09 | 1996-06-25 | Lg Semicon Co Ltd | 半導体装置の製造方法 |
| JPH08236473A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | 半導体装置の製造方法 |
| US6060346A (en) * | 1996-12-27 | 2000-05-09 | Lg Semicon Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR20000027444A (ko) * | 1998-10-28 | 2000-05-15 | 윤종용 | 반도체 메모리 장치의 콘택홀 형성방법 |
| KR20020046487A (ko) * | 2000-12-14 | 2002-06-21 | 박종섭 | 이중 스페이서를 이용한 라인형태의 스토리지노드 콘택홀형성방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3239940B2 (ja) * | 1997-09-10 | 2001-12-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR100343291B1 (ko) * | 1999-11-05 | 2002-07-15 | 윤종용 | 반도체 장치의 커패시터 형성 방법 |
| US6534813B1 (en) * | 1999-12-08 | 2003-03-18 | Samsung Electronics Co., Ltd. | Semiconductor device having a self-aligned contact structure and methods of forming the same |
| KR100356136B1 (ko) * | 1999-12-23 | 2002-10-19 | 동부전자 주식회사 | 반도체 장치 제조 방법 |
| KR100434505B1 (ko) * | 2002-06-19 | 2004-06-05 | 삼성전자주식회사 | 다마신 배선을 이용한 반도체 소자의 제조방법 |
| KR100457038B1 (ko) * | 2002-09-24 | 2004-11-10 | 삼성전자주식회사 | 반도체 장치에서 셀프 얼라인 콘택 형성 방법 및 이를이용한 반도체 장치의 제조 방법. |
| US7056828B2 (en) * | 2003-03-31 | 2006-06-06 | Samsung Electronics Co., Ltd | Sidewall spacer structure for self-aligned contact and method for forming the same |
-
2002
- 2002-12-12 KR KR10-2002-0079114A patent/KR100450686B1/ko active IP Right Grant
-
2003
- 2003-07-22 US US10/625,027 patent/US6875690B2/en not_active Expired - Lifetime
-
2005
- 2005-02-15 US US11/058,670 patent/US7256143B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08167700A (ja) * | 1994-12-09 | 1996-06-25 | Lg Semicon Co Ltd | 半導体装置の製造方法 |
| JPH08236473A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | 半導体装置の製造方法 |
| US6060346A (en) * | 1996-12-27 | 2000-05-09 | Lg Semicon Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR20000027444A (ko) * | 1998-10-28 | 2000-05-15 | 윤종용 | 반도체 메모리 장치의 콘택홀 형성방법 |
| KR20020046487A (ko) * | 2000-12-14 | 2002-06-21 | 박종섭 | 이중 스페이서를 이용한 라인형태의 스토리지노드 콘택홀형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6875690B2 (en) | 2005-04-05 |
| KR20040051221A (ko) | 2004-06-18 |
| US7256143B2 (en) | 2007-08-14 |
| US20050158948A1 (en) | 2005-07-21 |
| US20040119170A1 (en) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100431656B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100450671B1 (ko) | 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법 | |
| KR100382729B1 (ko) | 반도체 소자의 금속 컨택 구조체 및 그 형성방법 | |
| US7256143B2 (en) | Semiconductor device having self-aligned contact plug and method for fabricating the same | |
| EP0840371B1 (en) | Method for manufacturing a semiconductor memory device | |
| KR100726145B1 (ko) | 반도체소자 제조방법 | |
| US20020024093A1 (en) | Semiconductor device with self-aligned contact structure employing dual spacers and method of manufacturing the same | |
| US20060284277A1 (en) | Semiconductor device including bit line formed using damascene technique and method of fabricating the same | |
| US6703314B2 (en) | Method for fabricating semiconductor device | |
| KR100505450B1 (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| KR100507862B1 (ko) | 반도체소자 제조 방법 | |
| KR20000010390A (ko) | 반도체 장치의 콘택 패드 및 그의 형성 방법 | |
| US7084057B2 (en) | Bit line contact structure and fabrication method thereof | |
| KR100382730B1 (ko) | 반도체 소자의 금속 컨택 구조체 및 그 형성방법 | |
| US7109080B2 (en) | Method of forming capacitor over bitline contact | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| KR100600288B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20060113264A (ko) | 반도체장치의 제조 방법 | |
| KR20040038049A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100745058B1 (ko) | 반도체 소자의 셀프 얼라인 콘택홀 형성방법 | |
| KR100310823B1 (ko) | 반도체장치의콘택홀형성방법 | |
| US20070010089A1 (en) | Method of forming bit line of semiconductor device | |
| KR100431815B1 (ko) | 반도체소자의 제조방법 | |
| KR20040003960A (ko) | 반도체 장치의 형성방법 | |
| KR20050122715A (ko) | 반도체 소자의 도전패턴 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190830 Year of fee payment: 16 |