JP2003283004A - スイッチング素子およびその製造方法 - Google Patents

スイッチング素子およびその製造方法

Info

Publication number
JP2003283004A
JP2003283004A JP2002086400A JP2002086400A JP2003283004A JP 2003283004 A JP2003283004 A JP 2003283004A JP 2002086400 A JP2002086400 A JP 2002086400A JP 2002086400 A JP2002086400 A JP 2002086400A JP 2003283004 A JP2003283004 A JP 2003283004A
Authority
JP
Japan
Prior art keywords
layer
switching
switching element
electrode layer
element according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002086400A
Other languages
English (en)
Inventor
Haruo Tanaka
治夫 田中
Chihaya Adachi
千波矢 安達
Takahito Oyamada
崇人 小山田
Hiroyuki Sasabe
博之 雀部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2002086400A priority Critical patent/JP2003283004A/ja
Priority to US10/392,278 priority patent/US6815733B2/en
Publication of JP2003283004A publication Critical patent/JP2003283004A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/611—Charge transfer complexes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Physical Vapour Deposition (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 従来よりも薄く構成することが可能であっ
て、再現性のあるスイッチング特性を示し得るスイッチ
ング素子、および、その製造方法を提供すること。 【解決手段】 第１電極層１１および第２電極層１２
と、両極層間に設けられているスイッチング層１３と、
第１電極層１１およびスイッチング層１３の間にてスイ
ッチング層１３に接している絶縁層１４とを備え、スイ
ッチング層１３は、第１および第２電極層１１，１２の
間において第１閾値以上の電圧が第１バイアス方向に印
加されることによって高抵抗状態から低抵抗状態へと変
化し、当該変化の後に印加電圧が第１閾値未満に低下す
る場合に低抵抗状態を維持可能であって、且つ、第１バ
イアス方向とは反対の第２バイアス方向に第２閾値以上
の電圧が印加されることによって低抵抗状態から高抵抗
状態へと変化し、当該変化の後に印加電圧が第２閾値未
満に低下する場合に高抵抗状態を維持可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、印加電圧の変化に
よるオン・オフ制御に用いることが可能なスイッチング
素子に関する。
【０００２】
【従来の技術】印加電圧の変化によって電気伝導率の急
激な変化を生じ得る物質の一つとして、７,７,８,８−
テトラシアノキノンジメタン（以下、「ＴＣＮＱ」と略
記する）の銅錯体、すなわちＣｕ−ＴＣＮＱが知られて
いる。Ｃｕ−ＴＣＮＱは、電子供与体（電子ドナー）で
ある銅と、電子受容体（電子アクセプタ）であるＴＣＮ
Ｑとからなる電荷移動錯体であって、結晶として単離す
ることができる。Ｃｕ−ＴＣＮＱに対して直流電圧を印
加し、印加電圧を低電圧側から高電圧側へと掃引する
と、所定の閾値電圧において電流値の急激な上昇が観測
される場合がある。すなわち、Ｃｕ−ＴＣＮＱは、所定
の閾値電圧にて高抵抗状態から低抵抗状態へと変化する
場合がある。Ｃｕ−ＴＣＮＱのこのようなスイッチング
特性は、例えば、“Electrical switching and memory
phenomena in Cu-TCNQ thin films"（R. S. Potember e
t al., Applied Physics Letter 34(6) p405-407, 15 M
arch 1979）に記載されている。
【０００３】Ｃｕ−ＴＣＮＱなどのスイッチング性電荷
移動錯体については、多様な電子デバイスへの応用が期
待されている。高密度化が進む電子デバイスへの応用を
図るためには、そのようなスイッチング性電荷移動錯体
について、薄膜形成可能であることが強く望まれる。
【０００４】従来、例えばＣｕ−ＴＣＮＱは、上記論文
にも記載されているように、いわゆる溶液拡散法によっ
て薄膜形成されてきた。溶液拡散法においては、例え
ば、アセトンとアセトニトリルを１：１の体積比で混合
した溶媒を用意し、これをＴＣＮＱで飽和した後、そこ
へＣｕ基板を浸漬する。すると、Ｃｕ基板の表面におい
てＣｕからＴＣＮＱへの電荷移動が生じてＣｕ−ＴＣＮ
Ｑ錯体が生成し、これが成長することによって、Ｃｕ基
板上にＣｕ−ＴＣＮＱが膜状に形成される。当該Ｃｕ−
ＴＣＮＱ膜は、複数の結晶体からなる多結晶膜である。
【０００５】このようにして成膜されたＣｕ−ＴＣＮＱ
の上にＡｌを薄膜形成することにより、上部電極として
の当該Ａｌ膜と、下部電極としてのＣｕ基板と、これら
に挟まれたＣｕ−ＴＣＮＱ膜とからなる素子が構成され
る。この素子の電極間に印加する電圧を掃引すると、所
定の閾値電圧にてＣｕ−ＴＣＮＱ膜が高抵抗状態から低
抵抗状態に変化することが知られている。また、低抵抗
状態にあるＣｕ−ＴＣＮＱ膜に対して所定の閾値以上の
逆バイアス電圧を印加すると、Ｃｕ−ＴＣＮＱ膜は高抵
抗状態に復帰することも知られている。上記論文に記載
されているように、このスイッチング現象においては、
ＣｕがカチオンラジカルであるとともにＴＣＮＱがアニ
オンラジカルであるときに高抵抗の状態をとり、Ｃｕが
中性原子であってＴＣＮＱが中性分子であるときに低抵
抗の状態をとると考えられている。しかしながら、スイ
ッチング機構は未だ解明されていない。
【０００６】
【発明が解決しようとする課題】溶液拡散法により形成
されるＣｕ−ＴＣＮＱ膜は、比較的大きな結晶が凝集し
ている多結晶膜であるため、膜質の均一性が低い。この
ような膜質不均一性に起因して、当該Ｃｕ−ＴＣＮＱ膜
を組み込んだ例えば上述のような素子では、そのスイッ
チング特性について再現性が得られない。上述のよう
に、溶液拡散法により形成されるＣｕ−ＴＣＮＱ膜は、
印加電圧の変化に従って高抵抗状態から低抵抗状態を経
て高抵抗状態に復帰可能であるが、このようなスイッチ
ング特性を一旦発現したＣｕ−ＴＣＮＱ膜に対して印加
電圧を再び掃引しても、スイッチング現象は繰り返され
ない。すなわち、従来のＣｕ−ＴＣＮＱは、スイッチン
グ特性を一度発現すると、そのスイッチング機能を消失
してしまうのである。また、溶液拡散法により形成され
るＣｕ−ＴＣＮＱ膜は、安定性にも問題を有し、これに
ついても膜質不均一性に起因すると考えられる。このよ
うに、スイッチング機能において再現性および安定性に
問題を抱えるため、溶液拡散法により形成される従来の
Ｃｕ−ＴＣＮＱ膜は、電子デバイスに組み込むためのス
イッチング素子として未だ実用化されていない。
【０００７】また、溶液拡散法によると、堆積成長する
膜について膜厚を制御するのが困難である。具体的に
は、例えばＣｕ−ＴＣＮＱを成膜する場合、ＴＣＮＱ飽
和溶媒に浸漬されているＣｕ基板を、所定の時間経過後
に当該溶媒から引き上げることによって、Ｃｕ基板の表
面でのＣｕ−ＴＣＮＱの成長を停止し、膜厚を制御して
いる。このような制御方法では、膜厚制御の精密性に欠
ける。加えて、溶液拡散法では、例えばＣｕ−ＴＣＮＱ
膜は、比較的大きな結晶の多結晶膜として形成され、そ
の結果、マイクロメートルのオーダーの膜厚で形成され
てしまう。多様な電子デバイスへの実用化を図るという
観点からは、Ｃｕ−ＴＣＮＱの更なる薄膜化が必要とさ
れる。
【０００８】本発明は、このような事情のもとで考え出
されたものであって、上述の従来の問題を解消または軽
減することを課題とし、電子デバイスにおいて適切に実
用可能な程度に薄く構成することが可能であって、再現
性のあるスイッチング特性を示し得るスイッチング素
子、および、その製造方法を提供することを目的とす
る。
【０００９】
【発明の開示】本発明の第１の側面によるとスイッチン
グ素子が提供される。このスイッチング素子は、第１電
極層および第２電極層と、電子ドナーおよび電子アクセ
プタからなる電荷移動錯体を含んで第１電極層および第
２電極層の間に設けられているスイッチング層と、第１
電極層およびスイッチング層の間にてスイッチング層に
接している絶縁層とを備える。スイッチング層は、第１
電極層および第２電極層の間において第１閾値以上の電
圧が第１バイアス方向に印加されることによって高抵抗
状態から低抵抗状態へと変化し、当該変化の後に印加電
圧が第１閾値未満に低下する場合に低抵抗状態を維持可
能であって、且つ、第１バイアス方向とは反対の第２バ
イアス方向に第２閾値以上の電圧が印加されることによ
って低抵抗状態から高抵抗状態へと変化し、当該変化の
後に印加電圧が第２閾値未満に低下する場合に高抵抗状
態を維持可能である。
【００１０】このような構成のスイッチング素子は、電
子デバイスにおいて適切に実用可能な程度にまで薄く構
成することが可能である。具体的には、本発明に係るス
イッチング素子は、真空蒸着法やスパッタリング法など
の薄膜形成技術を利用して製造することができる。本発
明におけるスイッチング層は、特に真空蒸着法によって
良好に形成することができ、従来の溶液拡散法によるＣ
ｕ−ＴＣＮＱ膜よりも極めて薄く形成することが可能で
ある。したがって、素子全体においても、溶液拡散法を
利用してスイッチング層が形成されている従来の素子よ
りも、薄く構成することが可能なのである。
【００１１】また、本発明に係るスイッチング素子は、
再現性のあるスイッチング特性を示し得る。本発明者ら
は、スイッチング特性を示す電荷移動錯体を含むスイッ
チング層と一方の電極層との間に、当該スイッチング層
と面接触する絶縁層を介在させることによって、当該ス
イッチング層のスイッチング特性について再現性を付与
することに成功した。したがって、そのようなスイッチ
ング層と絶縁層との積層構造を一対の電極で挟んでなる
本発明のスイッチング素子は、再現性のあるスイッチン
グ特性を示し得るのである。
【００１２】以上のように、本発明に係るスイッチング
素子は、電子デバイスにおいて適切に実用可能な程度に
薄く構成することができるとともに、再現性のあるスイ
ッチング特性を示し得る。したがって、本発明のスイッ
チング素子は、良好なスイッチング素子として、多様な
電子デバイスにおいて利用することが可能である。
【００１３】好ましくは、本発明に係るスイッチング素
子は、更に、スイッチング層および第２電極層の間に追
加絶縁層を有する。
【００１４】好ましい実施の形態においては、第１バイ
アス方向は、第１電極層から第２電極層にかけて電圧が
降下する方向である。この場合、第２バイアス方向は、
第２電極層から第１電極層にかけて電圧が降下する方向
である。他の好ましい実施の形態においては、第１バイ
アス方向は、第２電極層から第１電極層にかけて電圧が
降下する方向である。この場合、第２バイアス方向は、
第１電極層から第２電極層にかけて電圧が降下する方向
である。
【００１５】好ましくは、電子アクセプタは、π電子系
を有する有機化合物である。より好ましくは、電子アク
セプタは、ＴＣＮＱまたはＴＣＮＱ誘導体である。一
方、電子ドナーは、好ましくは金属である。そのような
金属としては、例えば、Ｃｕ、ＡｇおよびＫが挙げられ
る。
【００１６】スイッチング層における電子ドナーおよび
電子アクセプタの存在比は、１：２〜３：２であるのが
好ましい。また、そのような電子ドナーおよび電子アク
セプタからなる電荷移動錯体を含んでなるスイッチング
層は、アモルファス組織を有するのが好ましい。また、
本発明におけるスイッチング層については、例えば真空
蒸着法により形成する場合には、電子ドナー材料および
電子アクセプタ材料を所定の層表面に対して共蒸着させ
ることによって所望の組成が達成される。
【００１７】好ましくは、絶縁層は酸化物を含む。その
ような酸化物としては、例えばＡｌ 2Ｏ3またはＳｉＯ2
が挙げられる。好ましくは、第２電極層は、スイッチン
グ層に接しており、Ａｌ、もしくは、Ｍｇおよび／また
はＡｇを含んでいる。
【００１８】本発明の第２の側面によるとスイッチング
素子の製造方法が提供される。この製造方法は、第１バ
イアス方向に第１閾値以上の電圧が印加されることによ
って高抵抗状態から低抵抗状態へと変化し、当該変化の
後に印加電圧が第１閾値未満に低下する場合に低抵抗状
態を維持可能であって、且つ、第１バイアス方向とは反
対の第２バイアス方向に第２閾値以上の電圧が印加され
ることによって低抵抗状態から高抵抗状態へと変化し、
当該変化の後に印加電圧が第２閾値未満に低下する場合
に高抵抗状態を維持可能であるスイッチング層を有する
スイッチング素子を製造するための方法であって、基材
の上に第１電極層を形成するための第１電極層形成工程
と、第１電極層の上に絶縁層を形成するための絶縁層形
成工程と、電子ドナー材料とともに電子アクセプタ材料
を絶縁層の上に堆積させることによってスイッチング層
を形成するためのスイッチング層形成工程と、第２電極
層を形成するための第２電極層形成工程とを含んでい
る。
【００１９】このような方法により、本発明の第１の側
面に係るスイッチング素子を製造することができる。し
たがって、本発明の第２の側面によっても、製造された
スイッチング素子において、第１の側面に関して上述し
たのと同様の効果が奏される。
【００２０】好ましくは、本発明に係るスイッチング素
子製造方法は、更に、スイッチング層形成工程の後に、
スイッチング層の上に追加絶縁層を形成する工程を含
む。スイッチング層上に追加絶縁層が形成される場合、
第２電極層は、当該追加絶縁層上に形成されることとな
る。
【００２１】好ましくは、第１電極層形成工程では、真
空蒸着法またはスパッタリング法により第１電極材料を
基材の上に堆積させ、これに続く絶縁層形成工程では、
第１電極層形成工程にて堆積された電極材料が大気下に
さらされる。このような手法と共に又はこのような手法
に代えて、絶縁層形成工程では、第１電極層形成工程に
て形成された第１電極層の表面に対してＵＶオゾン処理
が施される。これらの手法によると、第１電極層および
これに連続する絶縁層を適切に形成することができる。
【００２２】好ましくは、スイッチング層形成工程にお
いて、電子ドナー材料および電子アクセプタ材料を絶縁
層の上へ堆積させるためには、真空蒸着法が採用され
る。スイッチング層形成工程における電子ドナー材料の
蒸着速度と電子アクセプタの蒸着速度との比について
は、０．３：１．９〜０．７：１．５の範囲であるのが
好ましい。このような蒸着比率によると、絶縁層上にお
いて良好なスイッチング層を形成することができる。
【００２３】好ましくは、第２電極層形成工程では、真
空蒸着法またはスパッタリング法により、第２電極材料
をスイッチング層または追加絶縁層の上に堆積させ、当
該第２電極層形成工程の後に、更に、真空下に当該素子
を放置する待機工程を行う。この待機工程を行うことに
より、製造された素子の表面が不当に酸化されるのを適
切に回避することができる。
【００２４】好ましくは、第２電極層形成工程または待
機工程の後に、更に、第１電極層および第２電極層の間
において電圧を印加するためのエージング工程を行う。
エージング工程によって、素子のスイッチング特性を良
好に発現することができる。
【００２５】
【発明の実施の形態】図１は、本発明の第１の実施形態
に係るスイッチング素子１０の模式図である。スイッチ
ング素子１０は、第１電極層１１と、第２電極層１２
と、スイッチング層１３と、絶縁層１４とからなる積層
構造を有し、基板４０の上に構成されている。
【００２６】第１電極層１１は、例えば、Ｃｕ、Ａｌ、
ＩＴＯ（Indium Tin Oxide）などの金属または酸化物半
導体により構成されており、１〜１０００ｎｍの厚さを
有する。第２電極層１２は、例えば、Ａｌ、Ｍｇ、Ａ
ｇ、Ｍｇ−Ａｇ合金などにより構成されており、１〜１
０００ｎｍの厚さを有する。スイッチング層１３は、電
子ドナーおよび電子アクセプタからなる電荷移動錯体を
含んでなり、例えば１〜１０００ｎｍの厚さを有する。
スイッチング層１３を構成するための電荷移動錯体とし
ては、例えば、π電子系を有するＴＣＮＱやＴＣＮＱ誘
導体のＣｕ錯体、Ａｇ錯体、またはＫ錯体などが挙げら
れる。絶縁層１４は、例えば、Ａｌ2Ｏ3、ＳｉＯ2、Ｓ
ｉＯなどの絶縁体により構成されており、０．１〜１０
０ｎｍの厚さを有する。スイッチング素子１０を積層形
成するうえでの基材となる基板４０としては、例えばガ
ラス基板や石英基板などを用いることができる。このよ
うな構成において、例えば第１電極層１１および第２電
極層１２の各々に対してワイヤ４１を接続すると、一対
のワイヤ４１を介して、第１電極層１１および第２電極
層１２の間に所定のバイアスで電圧を印加することがで
きる。
【００２７】図２は、スイッチング素子１０の製造方法
のフローチャートである。スイッチング素子１０の製造
においては、まず、第１電極層形成工程Ｓ１にて、基板
４０の上に第１電極層１１を形成する。具体的には、必
要に応じて所定のマスクを介して、電子線蒸着や抵抗加
熱蒸着などの真空蒸着またはスパッタリングなどによ
り、基板４０に対して、第１電極層用の上述の材料を成
膜する。
【００２８】次に、絶縁層形成工程Ｓ２において、第１
電極層１１の上に絶縁層１４を形成する。具体的には、
必要に応じて所定のマスクを介して、Ａｌ2Ｏ3、ＳｉＯ
2、ＳｉＯなどの絶縁材料の真空蒸着やスパッタリング
などにより、第１電極層１１上に絶縁層１４を成膜す
る。本発明では、このような手法に代えて、前工程で形
成された第１電極層１１の表面を酸化させることによっ
て絶縁層１４を形成してもよい。酸化手法としては、第
１電極層１１を大気下にさらしたり、例えばＵＶオゾン
クリーナーを用いて第１電極層１１の表面に対してＵＶ
オゾン処理を施すことが挙げられる。ここでＵＶオゾン
処理とは、紫外線照射により発生する酸素ラジカルない
しオゾンによって、部材表面を酸化させることをいう。
これら酸化手法は、第１電極層１１の構成材料に応じて
適宜選択される。
【００２９】次に、スイッチング層形成工程Ｓ３におい
て、絶縁層１４の上にスイッチング層１３を形成する。
具体的には、真空蒸着やスパッタリングなどにより、電
子ドナー材料とともに電子アクセプタ材料を、必要に応
じて所定のマスクを介して絶縁層１４上に堆積させる。
電子ドナー材料としては、Ｃｕ，ＡｇまたはＫを用いる
ことができる。また、電子アクセプタ材料としては、Ｔ
ＣＮＱまたはその誘導体などを用いることができる。
【００３０】次に、第２電極層形成工程Ｓ４において、
スイッチング層１３の上に第２電極層１２を形成する。
具体的には、第２電極層用の上述の材料の真空蒸着やス
パッタリングなどにより、必要に応じて所定のマスクを
介して、スイッチング層１３上に第２電極層１２を成膜
する。真空蒸着やスパッタリングにより所定の真空度下
において第２電極層１２を形成した場合、スイッチング
素子１０は、装置のチャンバから取り出す前に、チャン
バ内の真空下において１０分以上待機させておくのが望
ましい。このような待機工程を経ることによって、製造
されたスイッチング素子１０の表面が不当に酸化される
のを抑制することができる。
【００３１】このようにして製造されるスイッチング素
子１０における第１電極層１１および第２電極層１２の
間に電圧を印加し、当該印加電圧を掃引すると、所定の
閾値電圧において電気伝導率は急激に変化する。図３
は、本発明に係るスイッチング素子のスイッチング特性
を模式的に表すＪ−Ｖ特性曲線である。図３（ａ）のヒ
ステリシス曲線は、逆バイアスから正バイアスへと印加
電圧を掃引すると（矢印１から矢印５）正バイアスにお
ける第１の閾値電圧にて電気伝導率が急激に低下し（矢
印４）、且つ、正バイアスから逆バイアスへと印加電圧
を掃引すると（矢印６から矢印10）逆バイアスにおける
第２の閾値電圧にて電気伝導率が急激に上昇する（矢印
９）場合を表す。一方、図３（ｂ）のヒステリシス曲線
は、逆バイアスから正バイアスへと印加電圧を掃引する
と（矢印１から矢印５）正バイアスにおける第１の閾値
電圧にて電気伝導率が急激に上昇し（矢印４）、且つ、
正バイアスから逆バイアスへと印加電圧を掃引すると
（矢印５から矢印10）逆バイアスにおける第２の閾値電
圧にて電気伝導率が急激に低下する（矢印９）場合を表
す。ここで正バイアスとは、スイッチング素子１０にお
いては、第２電極層１２に対して第１電極層１１が高電
位にある電位状態をいい、逆バイアスとは、その反対を
いうものとする。
【００３２】スイッチング素子１０によると、図３
（ａ）または図３（ｂ）のようなヒステリシス曲線で表
されるスイッチング特性が、印加電圧を掃引するごとに
再現される。スイッチング層１３、これに面接触する絶
縁層１４などの構成材料を適宜選択することによって、
図３（ａ）および図３（ｂ）のいずれかのスイッチング
特性が発現される。このようなスイッチング素子１０
は、高抵抗状態および低抵抗状態の２つの状態を利用し
て再現性よくオン・オフ制御することができ、多様な電
子デバイスにおいて応用可能である。例えば、有機ＥＬ
ディスプレイや液晶ディスプレイなどにおけるスイッチ
ング素子として応用可能である。
【００３３】図４は、本発明の第２の実施形態に係るス
イッチング素子２０の模式図である。スイッチング素子
２０は、第１電極層２１と、第２電極層２２と、スイッ
チング層２３と、絶縁層２４とからなる積層構造を有
し、基板４０の上に構成されている。第１電極層２１
は、下層２１ａおよび上層２１ｂからなる２層構造を有
する。
【００３４】２層構造の第１電極層２１は、その設計に
ついて、第１の実施形態における第１電極層１１よりも
自由度が高い。例えば、電気伝導率の高い材料により、
上層２１ｂよりも分厚い下層２１ａを第１電極層２１の
主要部として設けるとともに、絶縁層２４の形成に適し
た材料、すなわち、酸化されることによって絶縁層２４
を適切に形成可能な材料により、薄い上層２１ｂを設け
ることができる。下層２１ａは、例えば、ＣｕやＩＴＯ
などにより構成されており、１〜１０００ｎｍの厚さを
有する。上層２１ｂは、例えば、Ａｌなどにより構成さ
れており、１〜１０００ｎｍの厚さを有する。第２電極
層２２、スイッチング層２３、および絶縁層２４の構成
材料および膜厚については、第１の実施形態に係るスイ
ッチング素子１０に関して上述したのと同様である。
【００３５】図５は、スイッチング素子２０の製造方法
のフローチャートである。スイッチング素子２０の製造
においては、まず、第１電極下層形成工程Ｓ１’におい
て、基板４０の上に下層２１ａを形成する。具体的に
は、必要に応じて所定のマスクを介して、電子線蒸着や
抵抗加熱蒸着などの真空蒸着またはスパッタリングなど
により、基板４０に対して、下層用の上述の材料を成膜
する。
【００３６】次に、第１電極上層形成工程Ｓ２’におい
て、下層２１ａの上に上層２１ｂを形成する。具体的に
は、真空蒸着やスパッタリングにより、必要に応じて所
定のマスクを介して、下層２１ａの上に例えばＡｌを成
膜する。
【００３７】次に、絶縁層形成工程Ｓ３’において、上
層２１ｂの上表面を酸化することによって、絶縁層２４
を形成する。酸化手法については、第１の実施形態に関
して上述したのと同様である。
【００３８】次に、第１の実施形態に関して上述したの
と同様に、スイッチング層形成工程Ｓ４’において絶縁
層２４の上にスイッチング層２３を形成し、続いて、第
２電極層形成工程Ｓ５’においてスイッチング層２３の
上に第２電極層２２を形成する。
【００３９】第１および第２の実施形態においては、図
１および図４に示すように、第２電極層１２，２２はス
イッチング層１３，２３に対して直接積層されている。
本発明ではこのような構成に代えて、スイッチング層１
３，２３と第２電極層１２，２２との間に更に絶縁層を
設けてもよい。このような構成を採用する場合、当該絶
縁層は、必要に応じて所定のマスクを介して、絶縁材料
の真空蒸着やスパッタリングにより、スイッチング層１
３，２３上に成膜される。第１電極層１１，２１とスイ
ッチング層１３，２３の間の絶縁層１４，２４に加え
て、第２電極層１２，２２とスイッチング層１３，２３
の間に更にこのような絶縁層を設けることによって、ス
イッチング特性について、図３（ａ）の態様から図３
（ｂ）の態様へと変えることができる場合がある。
【００４０】
【実施例】次に、本発明の実施例について、比較例とと
もに説明する。まず、実施例および比較例に係る電荷移
動錯体薄膜の膜構造解析について記述する。
【００４１】＜膜構造解析用サンプルの作製方法＞本発
明に係るスイッチング素子におけるスイッチング層は、
薄膜状の電荷移動錯体により構成されており、この電荷
移動錯体薄膜の構造解析に供するための薄膜サンプル
は、次のように作製される。まず、予め洗浄した基板
を、真空蒸着機（商品名：有機ＥＬ研究用蒸着装置Ｅ１
００、ＡＬＳテクノロジー社製）専用の銅基板に取りつ
けた後、当該蒸着機のチャンバ内の基板ホルダにセット
する。チャンバ内の電極には、５ｍｍのＣｕ線（Nilaco
製）を２本載置したタングステンボートと、約１ｇのＴ
ＣＮＱ（東京化成工業製）を入れたステンレスボートと
を取り付ける。次に、チャンバ内を減圧し、チャンバ内
の真空度が３×１０-3Ｐａ以下に到達した後、Ｃｕおよ
びＴＣＮＱを蒸発させて基板に共蒸着させる。このと
き、蒸着時間を調節することによって膜厚を制御する。
蒸着終了後、基板を真空下で１０分間放置してからチャ
ンバ内を大気下に戻し、基板を取り出す。
【００４２】このような方法によって、以下の各測定に
応じて選択した基板上において、ＣｕおよびＴＣＮＱの
蒸着比率が１：２、１：１、３：２、２：１または４：
１であるＣｕ−ＴＣＮＱ薄膜を個別に形成した。また、
当該選択した基板上にＴＣＮＱのみを成膜したサンプル
も用意した。図６には、薄膜サンプルにおけるＣｕおよ
びＴＣＮＱの存在比、これに対応するＣｕ含量（mol
％）、そのようなサンプルを作製するためのＣｕおよび
ＴＣＮＱの蒸着速度を示す。
【００４３】＜ＵＶ／ＶＩＳ測定＞本測定にあたりサン
プル１〜６を用意した。各サンプルは、ＣｕおよびＴＣ
ＮＱを所定の蒸着比率で石英基板（２０×２０×１ｍ
ｍ、松浪硝子工業社製）上に蒸着させたものであって、
５０ｎｍの膜厚を有する。ＣｕおよびＴＣＮＱの蒸着比
率について、サンプル１は０：１、サンプル２は１：
２、サンプル３は１：１、サンプル４は３：２、サンプ
ル５は２：１、サンプル６は４：１である。各サンプル
について、吸光度測定器（ＵＶ−３１００、島津製）を
用いて、紫外可視吸収スペクトルを測定した。図７は、
その測定結果を表す。
【００４４】図７に表れているように、サンプル２〜５
については、６００〜１２００ｎｍの領域に吸収が観測
された。この吸収はＣｕからＴＣＮＱへの電荷移動（Ｃ
Ｔ）に起因する吸収であることが、知られている。これ
に対し、サンプル１，６についてはそのような吸収は観
測されなかった。これらより、ＣｕおよびＴＣＮＱの蒸
着比率を制御することによって、電荷移動錯体であるＣ
ｕ−ＴＣＮＱを薄膜状に形成できるとことが理解できよ
う。
【００４５】＜ＵＶ／ＶＩＳ角度依存性＞上述のサンプ
ル１〜６について、吸光度測定器（ＵＶ−３１００、島
津製）を用いて紫外可視領域における吸光度の角度依存
性を調べた。具体的には、入射角が０°、１５°または
３０°となるように測定器の光軸に対して薄膜サンプル
の表面を配設可能なサンプルホルダを作製し、このホル
ダを使用して、吸光度の角度依存性を調べた。サンプル
１〜６と同様に、リファレンスとして、石英基板上にお
いてアモルファス状に薄膜形成されているＴＰＤについ
ても角度依存性を調べた。図８は、その測定結果を表
す。
【００４６】図８に表れているように、サンプル３〜５
において、入射角の増加に伴い吸光度の減少が観測され
た。サンプル１，２，６およびリファレンスについて
は、入射角の変化にかかわらず吸光度は一定であった。
これらより、ＣｕとＴＣＮＱの存在比が１：１（サンプ
ル３）、３：２（サンプル４）、２：１（サンプル５）
であるときには、薄膜に含まれるＴＣＮＱの大部分は基
板に対して平行に配列していると考えられる。
【００４７】＜ＦＴ−ＩＲ測定＞本測定にあたりサンプ
ル７〜１２を用意した。各サンプルは、ＣｕおよびＴＣ
ＮＱを所定の蒸着比率でＮａＣｌ基板（３０×３０×５
ｍｍ、日本分光社製）上に蒸着させたものであって、５
０ｎｍの膜厚を有する。ＣｕおよびＴＣＮＱの蒸着比率
について、サンプル７は０：１、サンプル８は１：２、
サンプル９は１：１、サンプル１０は３：２、サンプル
１１は２：１、サンプル１２は４：１である。各サンプ
ルについて、フーリエ変換赤外分光計（商品名：ＦＴＩ
Ｒ−８７００、島津製）を用いて、赤外吸収スペクトル
を測定した。図９〜１１は、その測定結果を表す。
【００４８】図９に表れているように、サンプル７（Ｔ
ＣＮＱのみからなる薄膜）において２２２６ｃｍ-1に観
測される吸収は、相対的にＣｕ含量の小さなサンプル８
〜１０では、２１９７ｃｍ-1および２１６８ｃｍ-1へと
低波数側にシフトしている。また、相対的にＣｕ含量の
大きなサンプル１１，１２では、２１９７ｃｍ-1および
２１２９ｃｍ-1へと低波数側にシフトしている。一部に
おいてシフトの程度が相違するのは、薄膜内のＣｕ含量
の増加に伴ってＣｕとＴＣＮＱの相互作用が大きくな
り、その結果、ＣｕからＴＣＮＱへの電荷移動量が増大
しているためであると考えられる。このようなＣｕとの
相互作用は、図１０および図１１に表れているように、
ＴＣＮＱにおけるＣ＝Ｃの伸縮振動、ＣＨの変角振動、
および芳香環の振動にも影響を与えており、ＴＣＮＱの
分子構造に歪みを生じさせていることが理解できよう。
【００４９】＜偏光特性＞偏光特性を測定するにあたり
サンプル１３〜１８を用意した。各サンプルは、Ｃｕお
よびＴＣＮＱを所定の蒸着比率でガラス基板（２０×２
０×１ｍｍ、松浪硝子工業製）上に蒸着させたものであ
って、５０ｎｍの膜厚を有する。ＣｕおよびＴＣＮＱの
蒸着比率について、サンプル１３は０：１、サンプル１
４は１：２、サンプル１５は１：１、サンプル１６は
３：２、サンプル１７は２：１、サンプル１８は４：１
である。各サンプルについて、偏光顕微鏡（商品名：Ｅ
４００、ニコン製）を用いて、基板に平行な面について
偏光特性を測定した。その結果、サンプル１３〜１８の
全てにおいて、基板に対する平行な面について偏光性は
観測されなかった。したがって、Ｃｕ含量にかかわら
ず、ＴＣＮＱは、ガラス基板表面に平行な面において、
相互にランダムな配向をとっていることが判った。
【００５０】＜ＳＥＭによる表面分析＞本分析にあたり
サンプル１９〜２４を用意した。各サンプルは、Ｃｕお
よびＴＣＮＱを所定の蒸着比率で基板上に蒸着させたも
のであって、１００ｎｍの膜厚を有する。基板として
は、真空蒸着によってガラス基板（１０×１０×１ｍ
ｍ、松浪硝子工業製）上に３００ｎｍのＩＴＯ層が形成
され、更に真空蒸着によって当該ＩＴＯ層上に２０ｎｍ
のＡｌ層が形成されたものを用いた。このような基板の
Ａｌ層上にＣｕ−ＴＣＮＱ薄膜またはＴＣＮＱ薄膜を成
膜することによって、各サンプルを作製した。Ｃｕおよ
びＴＣＮＱの蒸着比率について、サンプル１９は０：
１、サンプル２０は１：２、サンプル２１は１：１、サ
ンプル２２は３：２、サンプル２３は２：１、サンプル
２４は４：１である。各サンプルの薄膜表面、および、
薄膜形成前の基板におけるＡｌ層表面について、走査型
電子顕微鏡（商品名：Ｓ−３５００、日立製）を用いて
観察した。薄膜の表面観察は、真空下かつ加速電圧２５
ｋＶにて、５μｍオーダーまで行った。
【００５１】その結果、サンプル１９では、〜５０ｎｍ
サイズの微結晶からなる組織が観測された。サンプル２
０では、〜２μｍサイズの微結晶からなる組織が観測さ
れた。サンプル２１では、アモルファス状の表面上に〜
２μｍサイズの微結晶が点在していた。サンプル２２〜
２４では、アモルファス状の組織が観測された。また、
薄膜形成前の基板におけるＡｌ層表面には、アモルファ
ス状の組織が形成されていた。
【００５２】＜ＡＦＭによる表面分析＞サンプル１９〜
２４の薄膜表面、および、薄膜形成前の基板におけるＡ
ｌ層表面について、原子間力顕微鏡（商品名：ＪＳＴＭ
−４２００、ＪＥＯＬ製）を用いて、観察した。薄膜の
表面観察は５００ｎｍオーダーまで行った。
【００５３】その結果、サンプル１９では、〜５０ｎｍ
サイズの微結晶からなる組織が観測された。サンプル２
０では、〜５０ｎｍサイズの微結晶が集合してなる〜１
５０ｎｍサイズの微結晶体からなる組織が観測された。
サンプル２１では、〜２０ｎｍサイズの微結晶からなる
アモルファス状の表面上に〜５０ｎｍサイズの微結晶が
点在していた。サンプル２２〜２４では、アモルファス
状の組織が観測された。また、薄膜形成前の基板におけ
るＡｌ層表面には、アモルファス状の組織が形成されて
いた。
【００５４】＜膜構造の評価＞以上のように、ＵＶ／Ｖ
ＩＳ測定からは、ＣｕおよびＴＣＮＱの蒸着比率を制御
することによって、電荷移動錯体であるＣｕ−ＴＣＮＱ
を薄膜状に形成し得るとことが判った。ＵＶ／ＶＩＳ角
度依存性の測定からは、ＣｕとＴＣＮＱの存在比が１：
１、３：２、２：１であるときには、薄膜に含まれるＴ
ＣＮＱの大部分は基板に対して平行に配列していると推
定される。ＦＴ−ＩＲ測定からは、Ｃｕとの相互作用に
よってＴＣＮＱの構造が歪むこと、および、その程度が
Ｃｕ含量に依存することが判った。偏光特性の測定から
は、Ｃｕ含量にかかわらず、ＴＣＮＱは、ガラス基板表
面に平行な面において、相互にランダムな配向をとって
いることが判った。ＳＥＭ観察およびＡＦＭ観察から
は、Ｃｕの含量が５０％以上において、薄膜がアモルフ
ァス組織を有して形成されることが判った。
【００５５】
【実施例１】＜スイッチング素子の作製＞ガラス基板
（１０×１０×１ｍｍ、松浪硝子工業製）上にＩＴＯ層
（３００ｎｍ）が予め形成されている基板を、真空蒸着
機（商品名：有機ＥＬ研究用蒸着装置Ｅ１００、ＡＬＳ
テクノロジー社製）専用の銅基板に取りつけた後、当該
蒸着機のチャンバ内の基板ホルダにセットした。チャン
バ内の電極には、約１ｇのＡｌ（Nilaco製）を入れたタ
ングステンスパイラルボートを取り付けた。次に、チャ
ンバ内を減圧し、チャンバ内の真空度が３〜４×１０-3
Ｐａの範囲にて、Ａｌを蒸発させて基板に蒸着させた。
蒸着速度は１〜１．５Å／secとし、膜厚２０ｎｍまで
蒸着させた。次に、チャンバ内を大気下に戻し、ＵＶオ
ゾンクリーナー（日本レーザー電子（株）製）を用い
て、ＩＴＯ／Ａｌ基板のＡｌ表面に対して酸化処理を施
した。この酸化処理において、酸素処理を１分間、ＵＶ
処理を１２．５分間、窒素処理を１分間とした。これに
よって、Ａｌ膜表面に、絶縁膜であるＡｌ2Ｏ3薄膜が
０．５〜１０ｎｍ程度の厚さで形成された。
【００５６】次に、上述のようにしてＩＴＯ／Ａｌ／Ａ
ｌ2Ｏ3構造が形成された基板をチャンバ内にセットし、
チャンバ内の電極には、５ｍｍのＣｕ線（Nilaco製）を
２本載置したタングステンボートと、約１ｇのＴＣＮＱ
（東京化成工業製）を入れたステンレスボートとを取り
付けた。その後、チャンバ内を減圧し、チャンバ内の真
空度が３×１０-3Ｐａ以下に到達した後、ＣｕおよびＴ
ＣＮＱを蒸発させて基板のＡｌ2Ｏ3膜上に共蒸着させ
た。このとき、ＣｕおよびＴＣＮＱの蒸着比を１：１と
し、膜厚１００ｎｍとなるまでＣｕ−ＴＣＮＱを成長さ
せた。蒸着終了後、基板を真空下で１０分間放置してか
らチャンバ内を大気下に戻し、基板を取り出した。
【００５７】次に、直径１ｍｍの開口部を有するマスク
をＣｕ−ＴＣＮＱ薄膜上に貼りつけた後、蒸着機のチャ
ンバ内の基板ホルダに当該基板をセットし、チャンバ内
の電極には、約１ｇのＡｌ（Nilaco製）を入れたタング
ステンスパイラルボートを取り付けた。次に、チャンバ
内を減圧し、チャンバ内の真空度が３〜４×１０-3Ｐａ
の範囲にて、Ａｌを蒸発させて基板に蒸着させた。蒸着
速度は１〜１．５Å／secとし、膜厚１００ｎｍまで蒸
着させた。蒸着終了後、基板を真空下で１０分間放置し
てからチャンバ内を大気下に戻し、基板を取り出した。
このようにして、ガラス基板上に、ＩＴＯ（３００ｎ
ｍ）／Ａｌ（２０ｎｍ）／Ａｌ2Ｏ3（０．５〜１０ｎ
ｍ）／Ｃｕ−ＴＣＮＱ（１００ｎｍ）／Ａｌ（１００ｎ
ｍ）の積層構造を有するスイッチング素子が作製され
た。本実施例においては、ＩＴＯ層（３００ｎｍ）は第
１電極層の下層に相当し、次のＡｌ層（２０ｎｍ）は第
１電極層の上層に、Ａｌ2Ｏ3層（０．５〜１０ｎｍ）は
絶縁層に、Ｃｕ−ＴＣＮＱ層（１００ｎｍ）はスイッチ
ング層に、Ａｌ層（１００ｎｍ）は第２電極層に相当す
る。本実施例の素子構造は図１２に掲げる。
【００５８】＜Ｊ−Ｖ測定＞上述のようにして作製され
たスイッチング素子について、ＳＰＡ（Semiconductor
Parameter Analyzer ＨＰ４１５５Ｃ、アジレント製)
を用いて、電流−電圧(Ｊ−Ｖ)測定を行った。図１３
は、本測定におけるシステムの概略図である。図１３で
は、スイッチング素子３０は、その平面視形態が模式的
に表されている。図１３に示すように、一方のプローブ
電極４１ａ(商品名：マイクロプローブ、alessi製)に対
して銀ペースト４２により０．１ｍｍの金線４３（Nila
co製）を固定し、当該金線４３をスイッチング素子にお
ける直径１ｍｍの第２電極層３２（本実施例ではＡｌ
層）に接触させた。他方のプローブ電極４１ｂは、第１
電極層３１（本実施例ではＩＴＯ層）に接触させた。
【００５９】このような構成において、実際の測定の前
に、スイッチング素子に対してエージング操作を行っ
た。エージング操作では、第１電極層および第２電極層
の間に電圧を印加し、逆バイアス電圧から正バイアス電
圧にかけて、続いて正バイアス電圧から逆バイアス電圧
にかけて、印加電圧が対称的に変化するような往復掃引
を繰り返し行った。具体的には、まず、掃引電圧域−１
〜＋１にて、素子が安定するまで往復掃引を繰り返し、
その後、掃引電圧域を正バイアスおよび逆バイアスにお
いて１Ｖづつ上昇させて、−８〜＋８までの各掃引電圧
域において、素子が安定するまで往復掃引を繰り返し
た。このようなエージング操作を行うことにより、１０
Ｖ前後の電圧の印加によって素子を流れる電流の密度が
１．４×１０ 4ｍＡ／ｃｍ2以上に達して素子が破壊され
るのを適切に抑制することができる。
【００６０】上述のエージング操作の後、本実施例のス
イッチング素子について、Ｊ−Ｖ測定を行った。具体的
には、素子の電極層間に印加される電圧を、逆バイアス
電圧（図１４において負の印加電圧）から正バイアス電
圧（図１４において正の印加電圧）にかけて掃引し（矢
印１から矢印５）、続いて、正バイアス電圧から逆バイ
アス電圧にかけて掃引し（矢印６から矢印10）、この間
に素子に流れる電流の密度を測定した。すると、図１４
に示すＪ−Ｖ特性曲線が得られた。図１４に示すスイッ
チング特性は、１００サイクル以上の再現性があった。
逆バイアス電圧印加時に電流が流れる方向は、正バイア
ス電圧印加時に電流が流れる方向とは逆方向であるが、
図１４では、いずれの電流についても、その電流密度の
絶対値で表されている。
【００６１】
【実施例２，３】ＣｕおよびＴＣＮＱの蒸着比率を１：
１に代えて１：２（実施例２）または３：２（実施例
３）とした以外は、実施例１と同様にしてスイッチング
素子を作製した。実施例２，３の素子構造は図１２に掲
げる。これらスイッチング素子について、実施例１と同
様にして、エージング操作の後にＪ−Ｖ測定を行ったと
ころ、実施例１と同様のスイッチング特性を示すＪ−Ｖ
特性曲線が得られた。これらのスイッチング特性は、１
００サイクル以上の再現性があった。
【００６２】
【比較例１】ＣｕおよびＴＣＮＱの蒸着比率を１：１に
代えて０：１とした以外は、実施例１と同様にして素子
を作製した。本比較例の素子構造は図１２に掲げる。本
比較例の素子について、実施例１と同様にして、エージ
ング操作の後にＪ−Ｖ測定を行ったところ、スイッチン
グ特性は観測されなかった。本比較例の素子について得
られたＪ−Ｖ特性曲線を図１５に示す。
【００６３】
【比較例２，３】ＣｕおよびＴＣＮＱの蒸着比率を１：
１に代えて２：１（比較例２）または４：１（比較例
３）とした以外は、実施例１と同様にして素子を作製し
た。これら比較例の素子構造は図１２に掲げる。これら
の素子について、実施例１と同様にして、エージング操
作の後にＪ−Ｖ測定を行ったところ、スイッチング特性
は観測されなかった。
【００６４】
【実施例４〜６】真空蒸着により成膜されるスイッチン
グ層としてのＣｕ−ＴＣＮＱ薄膜の膜厚を１００ｎｍに
代えて５０ｎｍ（実施例４）、２００ｎｍ（実施例
５）、または３００ｎｍ（実施例６）とした以外は、実
施例１と同様にしてスイッチング素子を作製した。実施
例４〜６の素子構造は図１２に掲げる。これらスイッチ
ング素子について、実施例１と同様にしてエージング操
作の後にＪ−Ｖ測定を行ったところ、実施例１と同様の
Ｊ−Ｖ特性曲線が得られ、スイッチング特性が観測され
た。これらのスイッチング特性は、１００サイクル以上
の再現性があった。
【００６５】
【実施例７，８】第２電極層として、膜厚１００ｎｍの
Ａｌ層に代えて、膜厚１００ｎｍのＡｇ層（実施例
７）、または、膜厚１００ｎｍのＭｇＡｇ（１０：１）
共蒸着層とその上の膜厚１０ｎｍのＡｇ層とからなる複
合第２電極層（実施例８）を形成した以外は、実施例１
と同様にしてスイッチング素子を作製した。実施例７，
８の素子構造は図１２に掲げる。これらスイッチング素
子について、実施例１と同様にしてエージング操作の後
にＪ−Ｖ測定を行ったところ、スイッチング特性が観測
された。各スイッチング素子について得られたＪ−Ｖ特
性曲線を図１６に示す。
【００６６】
【実施例９】ガラス（松浪硝子工業製）基板上にＩＴＯ
層（３００ｎｍ）が予め形成されている基板（１０×１
０ｍｍ）を用意し、スパッタリング装置（商品名：ＶＵ
ＬＨ１００、ＵＬＶＡＣ社製）によるＡｌ2Ｏ3のスパッ
タリングにより、当該基板のＩＴＯ層上に膜厚５ｎｍの
Ａｌ2Ｏ3層を形成した。このとき、チャンバ内の真空度
は１．０×１０-5Torrとし、堆積速度は０．７Å／sec
とし、Ａｒガス雰囲気下にて成膜した。
【００６７】次に、上述のようにしてＩＴＯ／Ａｌ2Ｏ3
構造が形成された基板を、真空蒸着機（商品名：有機Ｅ
Ｌ研究用蒸着装置Ｅ１００、ＡＬＳテクノロジー社製）
専用の銅基板に取りつけた後、当該蒸着機のチャンバ内
の基板ホルダにセットした。チャンバ内の電極には、５
ｍｍのＣｕ線（Nilaco製）を２本載置したタングステン
ボートと、約１ｇのＴＣＮＱ（東京化成工業製）を入れ
たステンレスボートとを取り付けた。その後、実施例１
と同様にして、膜厚１００ｎｍのＣｕ−ＴＣＮＱ層を形
成し、チャンバから基板を取り出した。Ｃｕ−ＴＣＮＱ
層形成の後、実施例１と同様にして、膜厚１００ｎｍの
Ａｌ層を形成し、チャンバから取り出した。このように
して、ガラス基板上に、ＩＴＯ（３００ｎｍ）／Ａｌ2
Ｏ3（５ｎｍ）／Ｃｕ−ＴＣＮＱ（１００ｎｍ）／Ａｌ
（１００ｎｍ）の積層構造を有するスイッチング素子が
作製された。本実施例においては、ＩＴＯ層（３００ｎ
ｍ）は第１電極層に相当し、Ａｌ2Ｏ3層（５ｎｍ）は絶
縁層に、Ｃｕ−ＴＣＮＱ層（１００ｎｍ）はスイッチン
グ層に、Ａｌ層（１００ｎｍ）は第２電極層に相当す
る。本実施例の素子構造は図１２に掲げる。
【００６８】本実施例のスイッチング素子について、実
施例１と同様にして、エージング操作の後にＪ−Ｖ測定
を行ったところ、スイッチング特性が観測された。この
測定によって得られたＪ−Ｖ特性曲線を図１７に示す。
このスイッチング特性は、１００サイクル以上の再現性
があった。
【００６９】
【実施例１０】スパッタリングにより形成されるＡｌ2
Ｏ3層の膜厚を５ｎｍに代えて７．５ｎｍとした以外
は、実施例９と同様にして、スイッチング素子を作製し
た。本実施例の素子構造は図１２に掲げる。そして、本
実施例のスイッチング素子について、実施例１と同様に
して、エージング操作の後にＪ−Ｖ測定を行ったとこ
ろ、スイッチング特性が観測された。この測定によって
得られたＪ−Ｖ特性曲線を図１７に示す。このスイッチ
ング特性は、１００サイクル以上の再現性があった。
【００７０】
【実施例１１，１２】絶縁層の形成に際して、膜厚５ｎ
ｍのＡｌ2Ｏ3層に代えて、ＳｉＯ2のスパッタリングに
より膜厚５ｎｍのＳｉＯ2層（実施例１１）、または、
膜厚１０ｎｍのＳｉＯ2層（実施例１２）を形成した以
外は、実施例９と同様にして、スイッチング素子を作製
した。実施例１１，１２の素子構造は図１２に掲げる。
そして、これらのスイッチング素子について、実施例１
と同様にしてエージング操作の後にＪ−Ｖ測定を行った
ところ、スイッチング特性が観測された。これらの実施
例について得られたＪ−Ｖ特性曲線を図１８に示す。
【００７１】
【比較例４】スパッタリングにより絶縁層としてのＡｌ
2Ｏ3層を形成しない以外は、実施例９と同様にして、素
子を作製した。本比較例の素子構造は図１２に掲げる。
そして、本比較例の素子について、実施例１と同様にし
てエージング操作の後にＪ−Ｖ測定を行ったところ、ス
イッチング特性は観測されなかった。
【００７２】
【比較例５】＜素子の作製＞ガラス（松浪硝子工業製）
基板上にＩＴＯ層（３００ｎｍ）が予め形成されている
基板（１０×１０ｍｍ）を、スパッタリング装置（商品
名：ＶＵＬＨ１００、ＵＬＶＡＣ社製）のチャンバ内の
基板ホルダにセットした。次に、チャンバ内を減圧し、
チャンバ内の真空度が１．０×１０-5Torrに達した後
に、Ａｒガスを１５ｍｌ／ｍｉｎの流速で送流した。す
ると、真空度は７．０×１０-3Torrに変化した。真空度
が約７．０×１０-3Torrで安定した後、蒸着速度１１Å
／secで４分３０秒間、Ｃｕを成膜した。当該Ｃｕ膜の
膜厚は３００ｎｍであった。成膜後、真空下で１０分間
放置してからチャンバ内を大気下に戻し、基板を取り出
した。アセトンとアセトニトリルを１：１で混合した溶
液をＴＣＮＱで飽和することによってＣｕ−ＴＣＮＱ析
出用の溶液を調製し、この溶液に、上述のようにしてＣ
ｕ層（３００ｎｍ）が形成された基板を３０分間浸漬し
た。すると、Ｃｕ層上にＣｕ−ＴＣＮＱ錯体が析出し
た。このときＣｕ−ＴＣＮＱの膜厚は制御できなかっ
た。次に、昇華精製装置を用いて、真空下にて室温で、
Ｃｕ−ＴＣＮＱ膜を６時間乾燥させた。
【００７３】次に、上述のように乾燥した基板を、真空
蒸着機（商品名：有機ＥＬ研究用蒸着装置Ｅ１００、Ａ
ＬＳテクノロジー社製）専用の銅基板に取りつけた後、
当該蒸着機のチャンバ内の基板ホルダにセットした。チ
ャンバ内の電極には、約１ｇのＡｌ（Nilaco製）を入れ
たタングステンスパイラルボートを取り付けた。次に、
チャンバ内を減圧し、チャンバ内の真空度が４×１０-3
Ｐａに達した後、Ａｌを蒸発させて基板に蒸着させた。
蒸着速度は０．５〜１．５Å／secとし、膜厚３０ｎｍ
まで蒸着させた。蒸着終了後、基板を真空下で１０分間
放置してからチャンバ内を大気下に戻し、基板を取り出
した。このようにして、ガラス基板上に、ＩＴＯ（３０
０ｎｍ）／Ｃｕ（３００ｎｍ）／Ｃｕ−ＴＣＮＱ／Ａｌ
（３０ｎｍ）の積層構造を有する素子が作製された。本
比較例の素子構造を図１２に掲げるとともに、素子構造
の模式図を図１９に示す。
【００７４】＜Ｊ−Ｖ測定＞本比較例の素子について、
実施例１と略同様にして、エージング操作の後にＪ−Ｖ
測定を行った。印加電圧±２Ｖ付近でスイッチング現象
が観測され、スイッチング波形を有するヒステリシス波
形は１回観測された。しかし、その後印加電圧の往復掃
引を繰り返しても、スイッチング現象は観測されなかっ
た。
【００７５】＜膜構造の分析＞本比較例のように溶液拡
散法により形成されるＣｕ−ＴＣＮＱ膜について、ＵＶ
／ＶＩＳ測定およびＳＥＭ測定を行い、膜構造を分析し
た。ＵＶ／ＶＩＳ測定にあたっては、マグネトロンスパ
ッタリングにより石英基板上に膜厚３００ｎｍのＣｕを
成膜し、当該基板を上述のＣｕ−ＴＣＮＱ析出用溶液に
１時間ほど浸漬することによってＣｕ膜上にＣｕ−ＴＣ
ＮＱ膜を形成したサンプルを用意した。このサンプルに
ついて紫外可視吸収スペクトルを測定したところ、Ｃｕ
からＴＣＮＱへの電荷移動に基づく６００〜１２００ｎ
ｍの吸収が観測された。
【００７６】ＳＥＭ測定にあたっては、スパッタリング
によりガラス基板上に膜厚３００ｎｍのＣｕを成膜した
基板を５枚用意し、当該基板を上述のＣｕ−ＴＣＮＱ析
出用溶液に５分（サンプル２５），１０分（サンプル２
６），２０分（サンプル２７），２５分（サンプル２
８）、または３０分（サンプル２９）浸漬した。各々に
おいて、Ｃｕ膜上にＣｕ−ＴＣＮＱ膜が形成された。各
サンプルの薄膜表面について、走査型電子顕微鏡（商品
名：Ｓ−３５００、日立製）を用いて、観察した。薄膜
の表面観察は、真空下かつ加速電圧２５ｋＶにて、５μ
ｍオーダーまで行った。その結果、サンプル２５，２６
では、〜１０μｍの結晶サイズにおいて浸漬時間の増加
に伴い結晶サイズが大きくなくなる傾向にあった。ま
た、これらの結晶はＣｕ膜上においてランダムな方向を
向いていた。サンプル２７では、〜２μｍ程度の微結晶
が形成されていた。また、結晶の長軸方向は基板に対し
て平行な配置をとり、層状の凝集体を形成していた。サ
ンプル２８，２９では、サンプル２７で観測された結晶
組織の上に、長軸方向が基板に対して略垂直となって結
晶が凝集していた。このように、溶液拡散法によりＣｕ
−ＴＣＮＱ膜を形成すると、浸漬時間の増加に伴い、Ｃ
ｕ膜上に結晶体の多様な層が形成されていくことが判っ
た。しかし、均一な界面は形成されていなかった。すな
わち、図１９に示すように、本比較例におけるＣｕ―Ｔ
ＣＮＱ膜は多結晶膜であった。
【００７７】
【評価】実施例１〜１２のスイッチング素子は、良好な
スイッチング特性を有する。例えば実施例１のスイッチ
ング素子においては、図１４に示すように、約±１０Ｖ
の印加電圧にて抵抗状態が急激に変化した。具体的に
は、実施例１のスイッチング素子に対して逆バイアスか
ら正バイアスへと印加電圧を掃引すると（矢印１から矢
印５）、約＋１０Ｖ（正バイアスにおける第１の閾値電
圧）にて電気伝導率が急激に低下し（矢印４）、その
後、正バイアスから逆バイアスへと印加電圧を掃引する
と（矢印６から矢印10）、約−１０Ｖ（逆バイアスにお
ける第２の閾値電圧）にて電気伝導率が急激に上昇し
た。すなわち、実施例１の素子は、約＋１０Ｖにて高抵
抗状態から低抵抗状態に変化し、約−１０Ｖにて、低抵
抗状態から高抵抗状態へ復帰した。実施例１のスイッチ
ング素子は、このようなスイッチング特性を１００回以
上の繰り返すことが可能であり、例えば印加電圧５Ｖで
の高抵抗状態および低抵抗状態の電流密度差は、２桁以
上である。したがって、実施例１のスイッチング素子
は、多様な電子デバイスにおいて良好なスイッチング素
子として機能することができる。実施例２〜７，９〜１
２のスイッチング素子も、実施例１と同方向のスイッチ
ング特性を有する。
【００７８】これに対して、実施例８のスイッチング素
子は、実施例１とは逆方向のスイッチング特性を有す
る。具体的には、図１６に示すように、実施例８のスイ
ッチング素子に対して逆バイアスから正バイアスへと印
加電圧を掃引すると（矢印１から矢印５）、約＋２Ｖ
（正バイアスにおける第１の閾値電圧）にて電気伝導率
が急激に上昇し（矢印４）、その後、正バイアスから逆
バイアスへと印加電圧を掃引すると（矢印６から矢印1
0）、約−１．５Ｖ（逆バイアスにおける第２の閾値電
圧）にて電気伝導率が急激に低下した。すなわち、実施
例８の素子は、約＋２Ｖにて低抵抗状態から高抵抗状態
に変化し、約−１．５Ｖにて、高抵抗状態から低抵抗状
態へ復帰した。
【００７９】実施例１および実施例４〜６のスイッチン
グ素子は、スイッチング層の膜厚のみが互いに相違する
が、いずれの素子においても略同様のスイッチング特性
が発現された。また、スイッチング層に接する絶縁層が
設けられていない比較例４では、スイッチング特性は発
現しなかった。これらの事実により、本発明に係るスイ
ッチング現象は、膜厚には依存せず、スイッチング層−
絶縁層間の界面現象であると考えられる。
【００８０】以上に述べた実施例１〜１２および比較例
１〜５の素子の特性、ならびに電荷移動錯体薄膜サンプ
ルについての膜構造解析に基づき、本発明者らは、Ｃｕ
およびＴＣＮＱからなるスイッチング素子におけるスイ
ッチングメカニズムについて、以下のように考えてい
る。
【００８１】スイッチング層において、Ｃｕは、成膜時
の堆積方向にカラムを形成しており、ＴＣＮＱはＣｕカ
ラムを取り囲んでいる。ＵＶ／ＶＩＳ角度依存性測定か
ら推定されるように、高抵抗状態のスイッチング層を構
成するＴＣＮＱの大部分は、基板表面に対して平行に配
向している。しかし、スイッチング層と絶縁層との界面
付近に存在するＴＣＮＱは、高抵抗状態においても、絶
縁層表面からの影響を受けて、図２０（ａ）に示すよう
に絶縁層ないし基板に対して起立する配向、垂直な配向
をとる。ＴＣＮＱが起立していることによって、当該起
立領域におけるＣｕカラムを構成するＣｕ原子間の距離
は延びている（ｄ1）。すなわち、絶縁層付近のＣｕ原
子間の距離（ｄ1）は、絶縁層から離れた領域に存在す
るＣｕ原子間の距離よりも長い。その分だけ、電子がＣ
ｕカラムを通過しにくくなる。すなわち、スイッチング
層が高抵抗状態をとる。このような状態において、所定
のバイアス方向で閾値以上の電圧を印加すると、絶縁層
付近で起立していたＴＣＮＱが、図２０（ｂ）に示すよ
うに、絶縁層表面ないし基板表面に対して水平な配向を
とる。すると、配向の変化が生じた領域におけるＣｕカ
ラムを構成するＣｕの原子間距離は短くなる（ｄ2）。
すなわち、絶縁層付近のＣｕ原子間の距離（ｄ2）は、
絶縁層から離れた領域に存在するＣｕ原子間の距離と同
一となる。その分だけ、電子がＣｕカラムを通過し易く
なる。すなわち、スイッチング層が低抵抗状態をとる。
スイッチング層と絶縁層との界面におけるＴＣＮＱの配
向の変化に基づくこのようなＣｕ原子間距離の変化によ
り、スイッチング現象が生じると考えている。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るスイッチング素
子の模式図である。
【図２】図１に示すスイッチング素子の製造方法のフロ
ーチャートである。
【図３】本発明に係るスイッチング素子のスイッチング
特性を模式的に表すＪ−Ｖ特性曲線である。
【図４】本発明の第２の実施形態に係るスイッチング素
子の模式図である。
【図５】図４に示すスイッチング素子の製造方法のフロ
ーチャートである。
【図６】Ｃｕ−ＴＣＮＱ薄膜におけるＣｕとＴＣＮＱの
存在比、それに対応するＣｕ含量、および、そのような
Ｃｕ−ＴＣＮＱ薄膜を形成する際のＣｕとＴＣＮＱの蒸
着速度を示す表である。
【図７】サンプル１〜６の紫外可視吸収スペクトルを表
す。
【図８】サンプル１〜６について、吸光度の角度依存性
を表す。
【図９】サンプル７〜１２の赤外吸収スペクトルを表
す。
【図１０】サンプル７〜１２の他の波数領域における赤
外吸収スペクトルを表す。
【図１１】サンプル７〜１２の他の波数領域における赤
外吸収スペクトルを表す。
【図１２】実施例１〜１２および比較例１〜５の素子構
造を示す。
【図１３】Ｊ−Ｖ測定におけるシステム概略図である。
【図１４】実施例１におけるＪ−Ｖ特性曲線を表す。
【図１５】比較例１におけるＪ−Ｖ特性曲線を表す。
【図１６】実施例７および実施例８におけるＪ−Ｖ特性
曲線を表す。
【図１７】実施例９および実施例１０におけるＪ−Ｖ特
性曲線を表す。
【図１８】実施例１１および実施例１２におけるＪ−Ｖ
特性曲線を表す。
【図１９】比較例５に係る素子の模式図である。
【図２０】本発明におけるスイッチングメカニズムの説
明図である。
【符号の説明】
１０，２０ スイッチング素子 １１，２１ 第１電極層 ２１ａ 下層 ２１ｂ 上層 １２，２２ 第２電極層 １３，２３ スイッチング層 １４，２４ 絶縁層
フロントページの続き (72)発明者 小山田 崇人 北海道札幌市清田区清田６条１丁目８番18 号 (72)発明者 雀部 博之 北海道千歳市末広８−９−３−106

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 第１電極層および第２電極層と、 電子ドナーおよび電子アクセプタからなる電荷移動錯体
    を含んで、前記第１電極層および前記第２電極層の間に
    設けられているスイッチング層と、 前記第１電極層および前記スイッチング層の間にて前記
    スイッチング層に接している絶縁層と、を備え、 前記スイッチング層は、前記第１電極層および前記第２
    電極層の間において第１閾値以上の電圧が第１バイアス
    方向に印加されることによって高抵抗状態から低抵抗状
    態へと変化し、当該変化の後に印加電圧が前記第１閾値
    未満に低下する場合に低抵抗状態を維持可能であって、
    且つ、前記第１バイアス方向とは反対の第２バイアス方
    向に第２閾値以上の電圧が印加されることによって低抵
    抗状態から高抵抗状態へと変化し、当該変化の後に印加
    電圧が前記第２閾値未満に低下する場合に高抵抗状態を
    維持可能であることを特徴とする、スイッチング素子。
  2. 【請求項２】 更に、前記スイッチング層および前記第
    ２電極層の間に追加絶縁層を有する、請求項１に記載の
    スイッチング素子。
  3. 【請求項３】 前記第１バイアス方向は、前記第１電極
    層から前記第２電極層にかけて電圧が降下する方向であ
    る、請求項１または２に記載のスイッチング素子。
  4. 【請求項４】 前記第１バイアス方向は、前記第２電極
    層から前記第１電極層にかけて電圧が降下する方向であ
    る、請求項１または２に記載のスイッチング素子。
  5. 【請求項５】 前記電子アクセプタは、π電子系を有す
    る有機化合物である、請求項１から４のいずれか１つに
    記載のスイッチング素子。
  6. 【請求項６】 前記電子アクセプタは、ＴＣＮＱまたは
    ＴＣＮＱ誘導体である、請求項５に記載のスイッチング
    素子。
  7. 【請求項７】 前記電子ドナーは金属である、請求項１
    から６のいずれか１つに記載のスイッチング素子。
  8. 【請求項８】 前記金属は、Ｃｕ、ＡｇおよびＫからな
    る群より選択される、請求項７に記載のスイッチング素
    子。
  9. 【請求項９】 前記スイッチング層における前記電子ド
    ナーおよび前記電子アクセプタの存在比は、１：２〜
    ３：２である、請求項１から８のいずれか１つに記載の
    スイッチング素子。
  10. 【請求項１０】 前記スイッチング層はアモルファス組
    織を有する、請求項１から９のいずれか１つに記載のス
    イッチング素子。
  11. 【請求項１１】 前記絶縁層および／または前記追加絶
    縁層は酸化物を含む、請求項１から１０のいずれか１つ
    に記載のスイッチング素子。
  12. 【請求項１２】 前記酸化物はＡｌ2Ｏ3またはＳｉＯ2
    である、請求項１１に記載のスイッチング素子。
  13. 【請求項１３】 前記第２電極層は、前記スイッチング
    層に接しており、Ａｌ、もしくは、Ｍｇおよび／または
    Ａｇを含む、請求項１から１２のいずれか１つに記載の
    スイッチング素子。
  14. 【請求項１４】 第１バイアス方向に第１閾値以上の電
    圧が印加されることによって高抵抗状態から低抵抗状態
    へと変化し、当該変化の後に印加電圧が前記第１閾値未
    満に低下する場合に低抵抗状態を維持可能であって、且
    つ、前記第１バイアス方向とは反対の第２バイアス方向
    に第２閾値以上の電圧が印加されることによって低抵抗
    状態から高抵抗状態へと変化し、当該変化の後に印加電
    圧が前記第２閾値未満に低下する場合に高抵抗状態を維
    持可能であるスイッチング層を有するスイッチング素子
    を製造するための方法であって、 基材の上に第１電極層を形成するための第１電極層形成
    工程と、 前記第１電極層の上に絶縁層を形成するための絶縁層形
    成工程と、 電子ドナー材料とともに電子アクセプタ材料を前記絶縁
    層の上に堆積させることによってスイッチング層を形成
    するためのスイッチング層形成工程と、 第２電極層を形成するための第２電極層形成工程と、を
    含むことを特徴とする、スイッチング素子製造方法。
  15. 【請求項１５】 更に、前記スイッチング層形成工程の
    後に、前記スイッチング層の上に追加絶縁層を形成する
    工程を含む、請求項１４に記載のスイッチング素子製造
    方法。
  16. 【請求項１６】 前記第１電極層形成工程では、真空蒸
    着法またはスパッタリング法により第１電極材料を前記
    基材の上に堆積させ、前記絶縁層形成工程では、前記第
    １電極層形成工程にて堆積された電極材料が大気下にさ
    らされる、請求項１４または１５に記載のスイッチング
    素子製造方法。
  17. 【請求項１７】 前記絶縁層形成工程では、前記第１電
    極層形成工程にて形成された第１電極層の表面に対して
    ＵＶオゾン処理が施される、請求項１４から１６のいず
    れか１つに記載のスイッチング素子製造方法。
  18. 【請求項１８】 前記スイッチング層形成工程では、真
    空蒸着法により、前記電子ドナー材料および前記電子ア
    クセプタ材料を前記絶縁層の上へ堆積させる、請求項１
    ４から１７のいずれか１つに記載のスイッチング素子製
    造方法。
  19. 【請求項１９】 前記スイッチング層形成工程における
    前記電子ドナー材料の蒸着速度と前記電子アクセプタの
    蒸着速度との比は、０．３：１．９〜０．７：１．５で
    ある、請求項１４から１８のいずれか１つに記載のスイ
    ッチング素子製造方法。
  20. 【請求項２０】 前記第２電極層形成工程では、真空蒸
    着法またはスパッタリング法により、第２電極材料を前
    記スイッチング層または前記追加絶縁層の上に堆積さ
    せ、当該第２電極層形成工程の後に、更に、真空下に当
    該素子を放置する待機工程を含む、請求項１４から１９
    のいずれか１つに記載のスイッチング素子製造方法。
  21. 【請求項２１】 更に、前記第１電極層および前記第２
    電極層の間において電圧を印加するためのエージング工
    程を含む、請求項１４から２０のいずれか１つに記載の
    スイッチング素子製造方法。
JP2002086400A 2002-03-26 2002-03-26 スイッチング素子およびその製造方法 Withdrawn JP2003283004A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002086400A JP2003283004A (ja) 2002-03-26 2002-03-26 スイッチング素子およびその製造方法
US10/392,278 US6815733B2 (en) 2002-03-26 2003-03-19 Switching element and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002086400A JP2003283004A (ja) 2002-03-26 2002-03-26 スイッチング素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003283004A true JP2003283004A (ja) 2003-10-03

Family

ID=29233015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002086400A Withdrawn JP2003283004A (ja) 2002-03-26 2002-03-26 スイッチング素子およびその製造方法

Country Status (2)

Country Link
US (1) US6815733B2 (ja)
JP (1) JP2003283004A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005053049A1 (ja) * 2003-11-28 2005-06-09 Fuji Electric Holdings Co., Ltd. スイッチング素子
WO2005053027A1 (de) * 2003-11-28 2005-06-09 Infineon Technologies Ag Halbleiteranordnung mit nichtflüchtigen speichern
JP2006012947A (ja) * 2004-06-23 2006-01-12 Sony Corp 機能性分子装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119342A (ja) * 2002-09-30 2004-04-15 Pioneer Electronic Corp 有機ｅｌ積層型有機スイッチング素子及び有機ｅｌディスプレイ
DE102004037151A1 (de) * 2004-07-30 2006-03-23 Infineon Technologies Ag Verfahren zur Bildung von Speicherschichten
EP2062307B1 (en) * 2006-08-31 2015-08-19 Imec Method for controlled formation of the resistive switching material in a resistive switching device and devices obtained thereof
WO2008026081A2 (en) * 2006-08-31 2008-03-06 Interuniversitair Microelektronica Centrum (Imec) Method for manufacturing a resistive switching device and devices obtained thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652894A (en) * 1980-03-14 1987-03-24 The Johns Hopkins University Electrical organic thin film switching device switching between detectably different oxidation states
JPH0766989B2 (ja) 1987-05-14 1995-07-19 松下電器産業株式会社 機能素子
US5009958A (en) 1987-03-06 1991-04-23 Matsushita Electric Industrial Co., Ltd. Functional devices comprising a charge transfer complex layer
US5185208A (en) 1987-03-06 1993-02-09 Matsushita Electric Industrial Co., Ltd. Functional devices comprising a charge transfer complex layer
US5272359A (en) 1988-04-07 1993-12-21 California Institute Of Technology Reversible non-volatile switch based on a TCNQ charge transfer complex
US7067850B2 (en) * 2001-10-16 2006-06-27 Midwest Research Institute Stacked switchable element and diode combination

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005053049A1 (ja) * 2003-11-28 2005-06-09 Fuji Electric Holdings Co., Ltd. スイッチング素子
WO2005053027A1 (de) * 2003-11-28 2005-06-09 Infineon Technologies Ag Halbleiteranordnung mit nichtflüchtigen speichern
GB2423869A (en) * 2003-11-28 2006-09-06 Fuji Electric Holdings Co Switching element
JPWO2005053049A1 (ja) * 2003-11-28 2007-06-21 富士電機ホールディングス株式会社 スイッチング素子
GB2423869B (en) * 2003-11-28 2007-06-27 Fuji Electric Holdings Co Switching element
US7623213B2 (en) 2003-11-28 2009-11-24 Fuji Electric Holdings Co., Ltd. Switching device
JP4618131B2 (ja) * 2003-11-28 2011-01-26 富士電機ホールディングス株式会社 スイッチング素子
JP2006012947A (ja) * 2004-06-23 2006-01-12 Sony Corp 機能性分子装置

Also Published As

Publication number Publication date
US20040108514A1 (en) 2004-06-10
US6815733B2 (en) 2004-11-09

Similar Documents

Publication Publication Date Title
US6207472B1 (en) Low temperature thin film transistor fabrication
JPH0658966B2 (ja) 半導体素子
US8381587B2 (en) Gas sensor, gas measuring system using the gas sensor, and gas detection module for the gas sensor
US20050026427A1 (en) Custom electrodes for molecular memory and logic devices
JPH02308226A (ja) 液晶表示装置
Kukli et al. Properties of (Nb1− xTax) 2O5 solid solutions and (Nb1− xTax) 2O5-ZrO2 nanolaminates grown by Atomic Layer Epitaxy
JP2003283004A (ja) スイッチング素子およびその製造方法
Hah et al. Impact of oxygen concentration at the HfO x/Ti interface on the behavior of HfO x filamentary memristors
Hudec et al. High-permittivity metal-insulator-metal capacitors with TiO2 rutile dielectric and RuO2 bottom electrode
Zhitenev et al. Molecular nano-junctions formed with different metallic electrodes
KR100678771B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법
JPS58123772A (ja) 半導体素子
Gao et al. Ionized cluster beam deposition of, Ag-TCNQ thin films and electrical switching phenomena
KR101721162B1 (ko) 수소 이온 확산을 이용한 저항변화메모리 및 그 제조방법
CN113964221B (zh) 一种电子突触器件及其制作方法
KR102582684B1 (ko) 저항변화소자 및 이의 제조방법
JPH09196879A (ja) 水素感知用酸化スズ薄膜センサおよびその製造方法
KR100627633B1 (ko) 원자층 침착법을 이용한 비휘발성 ｒｒａｍ 소자용 니켈산화물 박막의 제조 방법
WO2005060005A1 (ja) スイッチング素子
Omura Potential of Silicon Oxide Films for Low-Cost and High-Performance Resistive Switching Devices
JP2005332977A (ja) スイッチング素子
KR100798696B1 (ko) 은이 포화된 Ｇｅ-Ｔｅ 박막으로 이루어진 고체 전해질을갖는 ＰＭＣＭ 소자 및 그의 제조 방법
Tans et al. Electronic transport in monolayers of phthalocyanine polymers
Kalugasalam et al. DIELECTRIC AND AC CONDUCTION STUDIES OF LEAD PHTHALOCYANINE THIN FILM.
JP2022014560A (ja) トンネル接合、トンネル接合素子およびトンネル接合の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040604

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070404