JP6613142B2 - スイッチ素子および記憶装置 - Google Patents

スイッチ素子および記憶装置 Download PDF

Info

Publication number
JP6613142B2
JP6613142B2 JP2015557792A JP2015557792A JP6613142B2 JP 6613142 B2 JP6613142 B2 JP 6613142B2 JP 2015557792 A JP2015557792 A JP 2015557792A JP 2015557792 A JP2015557792 A JP 2015557792A JP 6613142 B2 JP6613142 B2 JP 6613142B2
Authority
JP
Japan
Prior art keywords
layer
switch
electrode
atomic
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015557792A
Other languages
English (en)
Other versions
JPWO2015107945A1 (ja
Inventor
和博 大場
宏彰 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2015107945A1 publication Critical patent/JPWO2015107945A1/ja
Application granted granted Critical
Publication of JP6613142B2 publication Critical patent/JP6613142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

本開示は、電極間にカルコゲナイド層を有するスイッチ素子および記憶装置に関する。
近年、ＲｅＲＡＭ（Resistance Random Access Memory)やＰＲＡＭ（Phase-Change Random Access Memory）等の抵抗変化型メモリに代表されるデータストレージ用の不揮発性メモリの大容量化が求められている。しかしながら、現行のアクセストランジスタを用いた抵抗変化型メモリでは単位セルあたりのフロア面積が大きくなる。このため、例えば、ＮＡＮＤ型等のフラッシュメモリと比較して同じ設計ルールを用いて微細化しても大容量化が困難であった。これに対して、交差する配線間の交点（クロスポイント）にメモリ素子を配置する、所謂クロスポイントアレイ構造を用いた場合には、単位セルあたりのフロア面積が小さくなり、大容量化を実現することが可能となる。
クロスポイント型のメモリセルにはメモリ素子のほかにセル選択用の選択素子（スイッチ素子）が配設されている。スイッチ素子としては、例えば、ＰＮダイオードやアバランシェダイオードあるいは金属酸化物を用いて構成されたスイッチ素子（例えば、非特許文献１，２参照）や、Ｍｏｔｔ遷移によってある閾値電圧でスイッチして急激に電流が増大するスイッチ素子（例えば、非特許文献３，４参照）が挙げられる。しかしながら、スイッチする閾値電圧が不十分であると共に、非選択時のリーク電流が大きいためクロスポイント型のメモリセルにおいて、メモリ素子（特に、書き込み閾値電圧の大きな抵抗変化型メモリ素子）と組み合わせて用いるスイッチ素子としては十分な特性を有しているとはいえなかった。
上記金属酸化物を用いたスイッチ素子のほかには、例えば、カルコゲナイド材料を用いたスイッチ素子（オボニック閾値スイッチ（ＯＴＳ；Ovonic Threshold Switch）素子 例えば、特許文献１，２参照）が挙げられる。このＯＴＳ素子は、スイッチング閾値電圧以上で急激に電流が増大する特性を有するため、選択（オン）状態で比較的大きな電流密度を得ることができる。また、カルコゲナイド材料によって構成された層（ＯＴＳ層）は、その微細構造がアモルファスであるため、物理気相成長（ＰＶＤ；Physical Vapor deposition）法や化学気相成長（ＣＶＤ；Chemical Vapor Deposition）法等の室温条件で形成することができるため、プロセス親和性が高いという長所を有する。
特開２００６−８６５２６号公報 特開２０１０−１５７３１６号公報
Ｊｉｕｎ−Ｊｉａ Ｈｕａｎｇ他，2011 IEEE IEDM11-733〜736 Ｗｏｏｔａｅ Ｌｅｅ他，2012 IEEE VLSI Technology symposiump.37〜38 Ｍｙｕｎｇｗｏｏ Ｓｏｎ他，IEEE ELECTRON DEVICE LETTERS, VOL. 32, NO. 11, NOVEMBER 2011 Ｓｅｏｎｇｈｙｕｎ Ｋｉｍ他、2012 VLSI p.155〜156
しかしながら、ＯＴＳ素子をクロスポイント型のメモリセルに用いる場合には、半選択（オフ）状態におけるリーク電流を低減し、より大きな抵抗変化比（オン／オフ比）を得る必要がある。また、抵抗変化型のメモリ素子のうちでよりデータ保持特性の良好なものは比較的大きな書き込み電圧を必要とする。このため、大容量メモリを実現するためにこのようなメモリ素子を用いる場合には、上記ＯＴＳ素子のスイッチング閾値電圧は十分に高いとはいえなかった。但し、上記ＯＴＳ素子はＯＴＳ層の膜厚を大きくすることでスイッチング閾値電圧を大きくすることができるが、その場合には微細化に対して不利になるという問題があった。
従って、大きな抵抗変化比およびスイッチング閾値電圧を有すると共に、非選択時におけるリーク電流が小さなスイッチ素子およびこれを備えた記憶装置を提供することが望ましい。
本技術の一実施形態のスイッチ素子は、第１電極と、第１電極に対向配置された第２電極と、第１電極と第２電極との間に設けられると共に、テルル（Ｔｅ），セレン（Ｓｅ）および硫黄（Ｓ）から選ばれる少なくとも１種のカルコゲン元素、ホウ素（Ｂ）からなる第１元素、ならびに、酸素（Ｏ）および窒素（Ｎ）の少なくとも一方からなる第２元素のうち、少なくともカルコゲン元素および第１元素を含むスイッチ層とを備えたものである。
本技術の他の実施形態のスイッチ素子は、第１電極と、第１電極に対向配置された第２電極と、第１電極と第２電極との間に設けられると共に、テルル（Ｔｅ），セレン（Ｓｅ）および硫黄（Ｓ）から選ばれる少なくとも１種のカルコゲン元素と、マグネシウム（Ｍｇ），カルシウム（Ｃａ）およびストロンチウム（Ｓｒ）から選ばれる少なくとも１種とを含むスイッチ層とを備えたものである。
本技術の他の実施形態のスイッチ素子は、第１電極と、第１電極に対向配置された第２電極と、第１電極と第２電極との間に設けられ、ＣＴｅＮ，ＣＴｅＯおよびＣＴｅＯＮのうちのいずれかの組成を有すると共に、組成比（原子％）が（ＣｖＴｅｘ）ＯｙＮｚ（３０≦ｖ≦６０，４０≦ｘ≦７０，０≦ｙ≦１５および０≦ｚ≦２０または０≦ｙ＋ｚ≦２０）を満たしているスイッチ層とを備えたものである。
本技術の一実施形態の記憶装置は、複数の記憶素子および複数の上記一実施形態のスイッチ素子を備えたものである。
本技術の一実施形態のスイッチ素子では、第１電極と第２電極との間にＴｅ，ＳｅおよびＳから選ばれる少なくとも１種のカルコゲン元素、Ｂからなる第１元素、ならびにＯおよびＴの少なくとも一方からなる第２元素のうち、少なくともカルコゲン元素および第１元素を含むスイッチ層を設けるようにした。本技術の他の実施形態のスイッチ素子では、第１電極と第２電極との間にＴｅ，ＳｅおよびＳから選ばれる少なくとも１種のカルコゲン元素と、Ｍｇ，ＣａおよびＳｒから選ばれる少なくとも１種とを含むスイッチ層を設けるようにした。本技術の他の実施形態のスイッチ素子では、第１電極と第２電極との間にＣＴｅＮ，ＣＴｅＯおよびＣＴｅＯＮのうちのいずれかの組成を有すると共に、組成比（原子％）が（ＣｖＴｅｘ）ＯｙＮｚ（３０≦ｖ≦６０，４０≦ｘ≦７０，０≦ｙ≦１５および０≦ｚ≦２０または０≦ｙ＋ｚ≦２０）を満たしているスイッチ層を設けるようにした。これにより、上記一実施形態のおよび他の実施形態のスイッチ素子および記憶装置では、非選択時におけるリーク電流が低減される共に、オン状態において流れる電流が大きくなる。
本技術の一実施形態のおよび他の実施形態のスイッチ素子および記憶装置によれば、第１電極と第２電極との間に設けられたスイッチ層がＴｅ，ＳｅおよびＳから選ばれる少なくとも１種のカルコゲン元素のほかに、一実施形態のスイッチ素子では、少なくともＳｉ，Ｂ，Ｃから選ばれる少なくとも１種を、他の実施形態のスイッチ素子では、Ｍｇ，Ｃａ，Ｓｒ，ＡｌおよびＧａから選ばれる少なくとも１種をそれぞれ含むようにした。また、他の実施形態のスイッチ素子では、スイッチ層がＣＴｅＮ，ＣＴｅＯおよびＣＴｅＯＮのうちのいずれかの組成を有すると共に、組成比（原子％）が（ＣｖＴｅｘ）ＯｙＮｚ（３０≦ｖ≦６０，４０≦ｘ≦７０，０≦ｙ≦１５および０≦ｚ≦２０または０≦ｙ＋ｚ≦２０）を満たしているようにした。これにより、非選択時（オフ状態）におけるリーク電流が低減されると共に、オン状態において流れる電流が大きくなる。よって、抵抗変化比（オン／オフ比）が大きく、且つスイッチング閾値電圧の値を大きくすることが可能となる。即ち、微細化された大容量の記憶装置を提供することが可能となる。なお、一実施形態のスイッチ素子では、上記元素のほかにＯおよびＮの少なくとも一方を含んでいてもよい。また、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本開示の一実施形態に係るスイッチ素子の構成を表す断面図である。 本開示の他の実施形態に係るスイッチ素子の構成を表す断面図である。 本開示の他の実施形態に係るスイッチ素子の構成の一例を表す断面図である。 図３に示したスイッチ素子の構成の他の例を表す断面図である。 図３に示したスイッチ素子の構成の他の例を表す断面図である。 本開示の他の実施形態に係るスイッチ素子の構成を表す断面図である。 図１に示したスイッチ素子を用いたメモリセルアレイの斜視図である。 図７に示したメモリセルの構成の一例を表す断面図である。 図７に示したメモリセルの構成の他の例を表す断面図である。 図７に示したメモリセルの構成の他の例を表す断面図である。 図７に示したメモリセル（スイッチ素子）におけるＩＶ特性を表す図である。 図７に示したメモリセル（記憶素子）におけるＩＶ特性を表す図である。 図７に示したメモリセルにおけるＩＶ特性を表す図である。 図７に示したメモリセルにおけるＩＶ特性を表す図である。 実験１−１におけるＩＶ特性図である。 実験２−２におけるＢの組成比とスイッチング閾値電圧との特性図である。 実験２−２におけるＢの組成比とリーク電流との特性図である。 実験２−２における窒素流量比とスイッチング閾値電圧との特性図である。 実験２−２における窒素流量比とリーク電流との特性図である。 実験２−２における酸素の流量比とスイッチング閾値電圧との特性図である。 実験２−３におけるＢの組成比とスイッチング閾値電圧とのとの特性図である。 実験２−３におけるＣの組成比とスイッチング閾値電圧との特性図である。 実験２−３における各条件のスイッチング閾値電圧の特性図である。 実験２−３におけるＯの添加、未添加におけるスイッチング閾値電圧の特性図である。 実験２−４におけるＳｉの組成比とスイッチング閾値電圧との関係を表す特性図である。 実験２−４における窒素流量比とスイッチング閾値電圧との関係を表す特性図である。 実験２−４における酸素流量比とスイッチング閾値電圧との関係を表す特性図である。 実験２−５におけるＣの組成比とスイッチング閾値電圧との関係を表す特性図である。 実験２−５における窒素流量比とスイッチング閾値電圧との関係を表す特性図である。 実験２−５におけるＴｅの組成比とリーク電流との関係を表す特性図である。 実験２−５における酸素流量比とスイッチング閾値電圧との関係を表す特性図である。 実験２−６におけるＣの組成比とスイッチング閾値電圧との関係を表す特性図である。 実験２−６における窒素流量比とスイッチング閾値電圧との関係を表す特性図である。 実験２−６における酸素流量比とスイッチング閾値電圧との関係を表す特性図である。 実験２−７におけるＳｉの組成比とスイッチング閾値電圧との関係を表す特性図である。 実験２−７における窒素流量比とスイッチング閾値電圧との関係を表す特性図である。 実験２−７における酸素流量比とスイッチング閾値電圧との関係を表す特性図である。
以下、本開示の実施の形態について、以下の順に図面を参照しつつ説明する。
１．第１の実施の形態（スイッチ層に半金属の軽元素を添加した例）
２．第２の実施の形態（スイッチ層にアルカリ土類金属等を添加した例）
３．第３の実施の形態（高抵抗層を追加した例）
４．変形例（スイッチ層にアルカリ土類金属元素およびＢ（またはＣ）を添加し、さらに高抵抗層を追加した例）
５．記憶装置
６．実施例
＜１．第１の実施の形態＞
図１は、本開示の第１の実施の形態に係るスイッチ素子１の断面構成を表したものである、スイッチ素子１は、例えば、図７に示した、所謂クロスポイントアレイ構造を有するメモリセルアレイにおいて複数配設されたうちの任意の記憶素子（記憶素子６Ｙ；図７）を選択的に動作させるためのものである。スイッチ素子１（スイッチ素子６Ｘ；図７）は、記憶素子６Ｙ（具体的には記憶層７０）に直列に接続されており、下部電極１０（第１電極），スイッチ層３０および上部電極２０（第２電極）をこの順に有するものである。なお、このスイッチ素子１は、所定の電圧印加時に相変化（非晶質相（アモルファス相）−結相）を伴うことなく抵抗状態が変化するものである。
下部電極１０は、半導体プロセスに用いられる配線材料、例えば、タングステン（Ｗ），窒化タングステン（ＷＮ），窒化チタン（ＴｉＮ），炭素（Ｃ），銅（Ｃｕ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），タンタル（Ｔａ）、窒化タンタル（ＴａＮ）およびシリサイド等により構成されている。下部電極１０がＣｕ等の電界でイオン伝導が生じる可能性のある材料により構成されている場合にはＣｕ等よりなる下部電極１０の表面を、Ｗ，ＷＮ，ＴｉＮ，ＴａＮ等のイオン伝導や熱拡散しにくいバリア性の材料で被覆するようにしてもよい。
スイッチ層３０は、周期律表第１６族の元素、具体的には、硫黄（Ｓ），セレン（Ｓｅ）およびテルル（Ｔｅ）等のカルコゲン元素を少なくとも１種以上含んで構成されたものである。ＯＴＳ現象を有するスイッチ素子では、スイッチングのための電圧バイアスを印加してもスイッチ層はアモルファス構造を維持して相変化しないことが必要であり、アモルファス構造が安定であるほど、安定してＯＴＳ現象を生じさせることができる。本実施の形態では、スイッチ層３０は、上記カルコゲン元素のほかに、半金属の軽元素（第１元素）、具体的には、ホウ素（Ｂ），炭素（Ｃ）およびケイ素（Ｓｉ）のうちの少なくとも１種を含むカルコゲナイドによって構成されている。表１は、各元素の原子半径の一覧である。比較的原子半径の大きな元素に比較的原子半径の小さな元素を添加すると、構成元素の原子半径の差が大きくなるため結晶構造をとりにくくなり、アモルファス構造が安定化しやすくなる。よって、本実施の形態におけるスイッチ層３０のように、原子半径の比較的大きなＴｅ等のカルコゲン元素を含むカルコゲナイド中に比較的原子半径の小さなＢ等の半金属の軽元素を添加すると、カルコゲナイド中には原子半径の異なる複数の元素が存在することとなり、アモルファス構造が安定化する。
Figure 0006613142
Ｂは、半金属のなかでも特に単体でも導電性が低く、カルコゲナイド中に添加することによりスイッチ層３０の抵抗値を上昇させることができる。また、Ｂはカルコゲン元素と比較して原子半径が小さいため、スイッチ層３０のアモルファス構造を安定化することができ、オボニック閾値スイッチ（ＯＴＳ）現象を安定して発現させることが可能となる。
Ｃは、グラファイト等で見られるｓｐ２軌道をとる構造以外では、Ｂと同様にカルコゲナイドを高抵抗化することができる。また、Ｃはカルコゲン元素と比較してイオン半径が小さいため、Ｂと同様に、アモルファス構造を安定化することができる。
また、上記軽元素を複数種類組み合わせて用いることによって、スイッチ層３０の高抵抗化によるリーク電流の低減およびアモルファス構造の安定化によるＯＴＳ現象の安定化に加えて、絶縁耐圧を増加させることができる。これにより、スイッチング閾値電圧が増大する。
更に、スイッチ層３０は、窒素（Ｎ）および酸素（Ｏ）のどちらか一方あるいは両方を含んでいてもよい。ＮおよびＯは、Ｂ，ＣあるいはＳｉと結合してスイッチ層を高抵抗化することができる。例えば、表２に示したように、ＢとＮとが結合したa-ＢＮのバンドギャップはアモルファス状態でも５．０５ｅＶであり、Ｏと結合した場合のＢ2Ｏ3では８．４５ｅＶである。このように、ＮやＯを含有することによってスイッチ層３０の抵抗値をさらに上昇させ、リーク電流を低減することが可能となる。また、軽元素とＮあるいはＯとの結合（例えば、Ｓｉ−Ｎ，Ｓｉ−Ｏ，Ｂ−Ｎ，Ｂ−Ｏ）はカルコゲナイド中に分散することによってアモルファス構造の安定化に寄与する。
Figure 0006613142
なお、スイッチ層３０は、上記カルコゲン元素、Ｓｉ，Ｂ，Ｃの軽元素およびＮやＯのほかに、カルコゲナイドの抵抗値や絶縁性を高くするために、上記以外のバンドギャップの高い化合物を形成する元素を含んでいてもよい。このような元素としては、カルコゲン元素との組み合わせでＩＩ−ＶＩ族化合物半導体で知られる、マグネシウム（Ｍｇ），亜鉛（Ｚｎ），カルシウム（Ｃａ）およびストロンチウム（Ｓｒ）等のアルカリ土類金属元素、あるいは、アルミニウム（Ａｌ），ガリウム（Ｇａ）等の周期律表第１３族元素およびイットリウム（Ｙ）およびランタノイド等の希土類元素が挙げられる。これらは、表２に示したように、窒素や酸素を含有するカルコゲナイド中でバンドギャップが比較的大きい化合物を形成することが推定され、カルコゲナイドスイッチ層の電圧を印加していないオフ状態での絶縁性を向上させることができる。特に、公知のＧｅ，Ｓｂ，Ａｓ等を含んだカルコゲナイドのバンドギャップは２ｅＶよりも低いことが多く、表２や下記表３に示したように、好ましくは２．２ｅＶ以上のバンドギャップを有する化合物をスイッチ層に分散させることで、リーク電流を低減することができる。
Figure 0006613142
これにより、微視的構造において、スイッチ層３０内にカルコゲン元素とこれら元素とが結合した高抵抗な化合物が形成され、リーク電流をさらに低減させることができる。また、これら元素は、ＮやＯと結合して窒化物あるいは酸化物を形成する。これら元素の窒化物および酸化物はバンドギャップが比較的大きく、カルコゲナイドよりも高い抵抗を示す。このため、スイッチ層３０内にこれら窒化物および酸化物が微視的に分散することにより、スイッチ層３０はさらに高抵抗化され、ＯＴＳ現象を維持したままリーク電流が低減される。即ち、本実施の形態のスイッチ層３０は、電圧印加時のオン状態におけるカルコゲン元素に起因するＯＴＳ現象を維持しつつ、高いオン電流を維持したままオフ電流を下げることが可能となる。よって、オン／オフ比（抵抗比）を大きくすることができる。
更にスイッチ層３０は、上記元素のほかに添加元素を含んでいてもよく、例えば、クロム（Ｃｒ），バナジウム（Ｖ）およびニオブ（Ｎｂ）が挙げられる。これにより、スイッチ素子１のオボニック閾値スイッチ（ＯＴＳ）動作のばらつきや繰り返し耐久特性が向上する。更にまた、アモルファス構造の安定化等のために、本発明の効果を損なわない範囲でこれら以外の元素（例えば、ゲルマニウム（Ｇｅ），ヒ素（Ａｓ）およびアンチモン（Ｓｂ）等）を含んでいてもかまわない。
なお、スイッチ層３０は、その構成材料の非選択時におけるリーク特性にもよるが、薄すぎるとリーク電流を低減することが難しく、さらにはＯＴＳ現象を生じにくくなる。また、厚すぎると微細化プロセスにおいて問題が生じる。素子サイズを微細化することでスイッチング閾値電圧を上昇させることができ、リーク電流を低減することが可能となるが、微細化されたスイッチ素子（微細素子）では、膜厚を大きくしすぎると、アスペクト比（平面方向の大きさ：縦方向（積層方向）の大きさ）が大きくなり、微細加工が困難になる傾向がある。以上のことから、スイッチ層３０の膜厚は、例えば、５ｎｍ以上１００ｎｍ以下であることが好ましい。
上部電極２０は、下部電極１０と同様に公知の半導体配線材料を用いることができるが、ポストアニールを経てもスイッチ層３０と反応しない安定な材料が好ましい。
本実施の形態のスイッチ素子１は、上記のように、アモルファス相と結晶相との相変化を伴うことなく、ある電圧以上の電圧を印加することによって低抵抗化するが、印加電圧をある電圧より下げると高抵抗状態に戻るものである。このある電圧をスイッチング閾値電圧という。即ち、スイッチ素子１は、図示しない電源回路（パルス印加手段）から下部電極１０および上部電極２０を介した電圧パルスあるいは電流パルスの印加によって、スイッチ層３０の相変化を生じないものである。また、スイッチ素子１は電圧印加によるイオンの移動によって形成される伝導パスが印加電圧消去後にも維持される等のメモリ動作をしないものである。更に、本実施の形態のスイッチ素子１は、上記のように複数のメモリ素子が配設されたメモリセルアレイにおいて任意のメモリ素子を選択的に動作させる選択素子として用いられるものである。
前述したように、データストレージ用の不揮発性メモリ（記憶装置）は大容量化が求められており、これはクロスポイントアレイ構造をとることによって実現することができる。クロスポイントアレイ型の記憶装置（メモリセルアレイ）は交差する配線間の各クロスポイントにメモリ素子とスイッチ素子とからなるメモリセルが配設されている。このメモリ素子には、例えば、後述する記憶素子５のような抵抗変化型のメモリ素子を用いることによって更なる大容量化と信頼性の向上を図ることができる。但し、抵抗変化型のメモリ素子のうち、例えば、データ保持特性等の信頼性に優れる抵抗変化型メモリ素子は、一般的に書き込み閾値電圧が高く（例えば、１Ｖ以上）、あるいは微細化が進むことによって書き込み閾値電圧がより大きくなる場合がある。このため、上記のような信頼性に優れるメモリ素子と組み合わせて用いるスイッチ素子には大きなスイッチング閾値電圧を有することが求められていた。
また、例えば、数ｋＢｉｔ以上のメモリセルアレイを動作させるには、前述したようにスイッチ素子の非選択時（オフ）時のリーク電流を低減する必要がある。リーク電流が大きい場合には、誤書き込み等の不具合が生じるためである。更に、微細化された記憶装置では、メモリ素子を動作させるために必要な電流を得るために、オン状態での高い電流密度が必要である。以上のことから、スイッチ素子には大きな選択比（高いオン電流と低いリーク電流）が必要であった。
一般的なスイッチ素子としては、前述したＰＮダイオードやアバランシェダイオードあるいは金属酸化物を用いて構成されたスイッチ素子が挙げられる。
ＰＮダイオードは、シリコン基板からシリコンをエピタキシャル成長させたり、ポリシリコンでＰＮジャンクションを形成し、あるいはこれを再結晶化することによって作製される。このＰＮダイオードは比較的大きなオン／オフ比を有する。但し、エピタキシャル成長によって形成する場合には、シリコン基板上から成長させるため多層化できなかった。また、ポリシリコンのレーザアニール等による再結晶化によってＰＮジャンクションを形成する場合には、意図しない層への不要な熱ダメージ等の問題により多層化が難しいという問題があった。更に、ＰＮダイオードは基本的には単方向ダイオードであるため、ＲｅＲＡＭ，ＭＲＡＭおよびＳＴＴＲＡＭ（Spin Transfer Torque RAM）等の双方向電圧で駆動するメモリ素子を動作させることができなかった。アバランシェダイオードは、双方向動作が可能なものがあるものの、オフ状態におけるリーク電流とオン／オフ比との兼ね合いから、抵抗変化型メモリ素子等と組み合わせて用いるスイッチ素子としては十分な特性を有しているとはいえなかった。
金属酸化物を用いて構成されたスイッチ素子は、スイッチング閾値電圧の大きさが十分ではなかった。また、金属酸化物によるスイッチ素子は高電圧を印加した場合に絶縁破壊を起こしやすく、書き込み閾値電圧の大きな抵抗変化型のメモリ素子を動作させることは困難であった。更に、一般的に高電圧での動作が可能なスイッチ素子は選択（オン）状態および半選択（オフ）状態のオン／オフ比を十分に確保することができなかった。このため、メモリ素子を動作させることができたとしても書き込み／読み出しマージンが小さいため、微細化によって多くのメモリセルが配設されたメモリセルアレイを正常に動作させることが困難であった。
オン／オフ比を有するスイッチ素子としては、カルコゲナイド材料を用いたＯＴＳ素子が挙げられる。このＯＴＳ素子は、一般的に対向配置された電極間に設けられたＯＴＳ層が、例えば、ＧｅＴｅ，ＧｅＳｂＴｅ，ＧｅＳｉＡｓＴｅ，ＧｅＳｅ，ＧｅＳｂＳｅ，ＧｅＳｉＡｓＳｅ，ＧｅＳ，ＧｅＳｂＳまたはＧｅＳｉＡｓＳ等のカルコゲナイドによって構成されている。これらカルコゲナイドによって構成されているスイッチ素子は、ある閾値電圧以上で急激に電流が増大する特性（オボニック閾値スイッチ）を有するため、ＰＮダイオード等の他のスイッチ素子と比較してもオン状態で比較的大きな電流密度が得られる。しかしながら、スイッチング閾値電圧は十分に高いとはいえず、書き込み閾値電圧の大きな抵抗変化型のメモリ素子とＯＴＳ素子とを組み合わせた場合には、ＯＴＳ素子がメモリ素子よりも先にスイッチしてしまう。このため、読み出しや書き込みの電圧マージンが狭くなるという問題があった。また、非選択時（オフ）状態におけるリーク電流が大きく、誤作動（誤書き込みや誤消去）を起こしやすいという問題があった。特に、大型のメモリセルアレイでは、その大きさに比例してリーク電流の問題は深刻となるため、書き込み／読み出しマージンを大きくするためにも、より大きなオン／オフ比が求められていた。
また、一般的なスイッチ素子を構成するカルコゲナイドのバンドギャップは大きくても２.２ｅＶ程度（表２参照）である。このため、微細化が可能な膜厚（例えば、１００ｎｍ以下）ではリーク電流を十分に低減することはできなかった。
これに対して、本実施の形態のスイッチ素子１では、スイッチ層３０をＴｅ，ＳｅおよびＳ等のカルコゲン元素と共に、Ｓｉ，Ｂ，Ｃから選ばれる少なくとも１種およびＯまたはＮの少なくとも一方を用いて形成するようにした。スイッチ層３０は高抵抗な元素（例えば、Ｂ，Ｓｉ）あるいは化合物（例えば、ＢＮ，Ｂ２Ｏ３、ＳｉＮ，ＳｉＣ，ＳｉＯ２等）が分散することにより抵抗値が増大し、オフ状態におけるリーク電流が低減される。
更に、本実施の形態では、カルコゲナイドにＢ，Ｃ，Ｓｉ，Ｎ，Ｏ等の元素を添加することによりアモルファス構造が安定化され、安定なＯＴＳ現象が得られると共に、オン状態における抵抗値が著しく小さくなる。更に、半金属の軽元素は、カルコゲン元素との結合エネルギーが比較的大きいため、ブレークダウン電圧を大きくすることができ、オボニック閾値電圧が増大する。よって、選択状態と非選択状態との電流のオン／オフ比およびスイッチング閾値電圧の値を大きくすることが可能となる。また、スイッチ層３０にＢＮ，ＳｉＮ,ＳｉＣＮ等のバンドギャップが大きい化合物が分散することにより、リーク電流を減少させることができる。
以下、第２，第３の実施の形態および変形例について説明する。上記第１の実施の形態と同一の構成成分については同一符号を付してその説明を省略する。
＜２．第２の実施の形態＞
図２は、本開示の第２の実施の形態に係るスイッチ素子２の断面構成を表したものである。このスイッチ素子２は、上記スイッチ素子１と同様に、所謂クロスポイントアレイ構造を有するメモリセルアレイにおいて複数配設されたうちの任意の記憶素子を選択的に動作させるためのものである。スイッチ素子２は、上記第１の実施の形態と同様に、下部電極１０，スイッチ層４０および上部電極２０をこの順に有するものである。
本実施の形態におけるスイッチ層４０は、周期律表第１６族の元素、具体的には、Ｓ，ＳｅおよびＴｅ等のカルコゲン元素を含み、この他に、Ｍｇ，ＣａおよびＳｒ等のアルカリ土類金属、Ａｌ，Ｇａ等の周期律表第１３族の元素、あるいはＹおよびランタノイド等の希土類元素を含んで構成されている。これら元素を含むことにより、カルコゲン元素と 結合し、ＭｇＴｅ，ＣａＴｅ，ＳｒＴｅ，Ａｌ2Ｔｅ3，Ｇａ2Ｔｅ3およびＹ2Ｔｅ3等のカルコゲナイドを形成する。これらカルコゲナイドはスイッチ層４０内で微視的に分散することにより、スイッチ層４０の抵抗値を上昇させる。これにより、非選択状態におけるリーク電流が低減される。
また、スイッチ層４０は上記元素以外にＯやＮを含んでいてもよい。ＯやＮはスイッチ層４０内でＭｇＯ，Ａｌ２Ｏ３，ＧａＮ、ＡｌＮ等のバンドギャップが比較的大きい高抵抗な化合物を形成する。これら化合物は、上記アルカリ土類金属等のカルコゲナイドと同様に、スイッチ層４０内で微視的に分散することにより、スイッチ層４０の抵抗値を上昇させる。
更に、スイッチ層４０はＢ，ＣおよびＳｉ等の半金属の軽元素を含んでいてもよい。上述したように、半金属の中でもより軽元素は結合エネルギーが大きく、ＯＴＳ素子（例えば、スイッチ素子２）のスイッチング閾値電圧を大きくする効果がある。更に、これら元素は、スイッチ層４０を構成するカルコゲナイドに添加することにより、スイッチ層４０の抵抗を上昇させる効果を有する。このため、上記半金属の軽元素を含むことによってスイッチ層４０のスイッチング閾値電圧が上昇すると共に、高抵抗化され、オフ状態におけるリーク電流が低減される。特に、Ｂは単体でも導電性が低く、スイッチ層４０の抵抗値をより上昇させることができる。また、Ｂ，ＣおよびＳｉはカルコゲン元素と比較してイオン半径が小さいためアモルファス構造を安定化することができる。これにより、スイッチ素子２のＯＴＳ現象が安定する。なお、スイッチ層４０にＯやＮが含まれている場合には、これら軽元素は、例えば、Ｂ−ＯあるいはＢ−Ｎの結合を形成し、スイッチ層４０の抵抗値を更に上昇させることができる。
なお、スイッチ層４０は上記以外の添加元素としてＺｎ，Ｃｒ，ＶおよびＮｂを含んでいてもよい。これにより、スイッチ素子２のＯＴＳ動作のばらつきや繰り返し耐久特性が向上する。また、本開示の効果を損なわない範囲でアモルファス構造の安定化のためにこれら以外の元素（例えば、Ｇｅ，ＡｓおよびＳｂ等）を含んでいてもかまわない。なお、スイッチ層４０は、アモルファス構造を保っているため、ＯＴＳ現象（スイッチ現象）は維持されている。
前述したように、一般的なＯＴＳ素子のＯＴＳ層は、主にカルコゲン元素と、Ａｓ，ＳｂあるいはＧｅとによって構成されている。このようなＯＴＳ層は、アモルファス構造が安定化されるが、非選択時のリーク電流が大きいという問題があった。
これに対して、本実施の形態では、スイッチ層４０をカルコゲン元素と共に、Ｍｇ，ＣａおよびＳｒ等のアルカリ土類金属、Ａｌ，Ｇａ等の周期律表第１３族の元素、あるいはＹおよびランタノイド等の希土類元素を用いて構成するようにした。これにより、上記第１の実施の形態と同様に、スイッチ層４０の抵抗値が上昇してリーク電流が低下し、オン／オフ時の選択比を向上させることが可能となる。
＜３．第３の実施の形態＞
図３は、本開示の第３の実施の形態に係るスイッチ素子３Ａの断面構成を表したものである。このスイッチ素子３Ａは、上記スイッチ素子１と同様に、所謂クロスポイントアレイ構造を有するメモリセルアレイにおいて複数配設されたうちの任意の記憶素子を選択的に動作させるためのものである。スイッチ素子３Ａは、下部電極１０，高抵抗層５０，スイッチ層３０および上部電極２０をこの順に有するものであり、下部電極１０とスイッチ層３０との間に高抵抗層５０が形成されている点が上記第１の実施の形態とは異なる。
スイッチ層３０は、上記第１の実施の形態と同様に、周期律表第１６族の元素、具体的には、Ｓ，ＳｅおよびＴｅ等のカルコゲン元素を含み、これに少なくとも半金属の軽元素であるＳｉ，ＢおよびＣのうちの少なくとも１種と、ＯおよびＮの少なくとも一方とを含んでいる。スイッチ層３０をカルコゲン元素と上記軽元素とのカルコゲナイドによって構成することにより、スイッチ層３０の抵抗値が上昇し、オン／オフ時の選択比が大きくなると共に、スイッチング閾値電圧が上昇する。
高抵抗層５０は、スイッチ層３０に接して設けられており、ここでは下部電極１０側に設けられている。高抵抗層５０を構成する材料は、数ｎｍ程度の膜厚で十分な抵抗値（スイッチ層３０よりも絶縁性が高い）となりうる金属元素や半金属元素の酸化物、窒化物あるいは酸窒化物を用いることが好ましい。このような金属元素や半金属元素としては、例えば、Ａｌ，ガリウム（Ｇａ），Ｍｇ，Ｓｉ，Ｂ，Ｃａ，Ｓｒ，Ｃｒ，ハフニウム（Ｈｆ）および希土類元素等が挙げられる。また、ＳｉＣ等の高抵抗化合物を用いてもよい。
本実施の形態における高抵抗層５０は、層内に数ｎｍ程度の大きさの伝導パスを有している。この伝導パスは、初回の書き込み動作（フォーミング）時に形成される欠陥であり、スイッチ素子３Ａの実際の動作領域を制御するものである。具体的には、スイッチ素子３Ａに印加される電圧の多くが高抵抗層５０に形成された伝導パスによってスイッチ層３０に印加されるようになり、スイッチ層３０に電界が印加される。スイッチ層３０は、電界の強さが一定値以上になるとカルコゲン元素の電子状態に起因した電離衝突による電荷担体（キャリア）が増大して急激に電流が増大（ＯＴＳ動作）し、低抵抗化する。即ち、スイッチ素子３Ａはオン状態となる。なお、スイッチ素子３Ａへの印加電圧が閾値電圧より減少すると、スイッチ層３０は、電離衝突によって生じたキャリアが再結合して消滅し再び高抵抗状態に戻る。これにより、スイッチ素子３Ａは大きなオン／オフ比が得られる。
なお、高抵抗層５０中の元素は必ずしも全てが酸化物（あるいは窒化物，酸窒化物）の状態でなくてもよく、一部が酸化（あるいは窒化）されている状態であってもよい。高抵抗層５０は、スイッチ層３０よりも絶縁性が高いことが望ましい。膜厚は特に限定されないが、スイッチ層３０の厚みを小さくし、且つ、非選択時のリーク電流をできるだけ小さく抑えるために、例えば、２ｎｍ以上３０ｎｍ以下であることが好ましい。
また、高抵抗層５０はスイッチ層３０に接して設けられていればよく、例えば、図４に示したようにスイッチ層３０と上部電極２０との間に設けてもよい（スイッチ素子３Ｂ）。あるいは、図５に示したようにスイッチ層３０の下部電極１０側および上部電極２０の両側に高抵抗層５０Ａ，５０Ｂをそれぞれ設けてもよい（スイッチ素子３Ｃ）。
以上のように本実施の形態のスイッチ素子３（３Ａ，３Ｂ，３Ｃ）では、スイッチ層３０に接するように高抵抗層５０を設けることにより、上記第１の実施の形態の効果に加えて以下の効果を奏する。即ち、スイッチ層３０の膜厚が小さくても、オン状態における十分な電流密度を確保することができ、且つオフ状態における非選択素子および半選択素子へのリーク電流を抑えることが可能となる。よって、より微細化された大容量メモリセルアレイを実現することが可能となるという効果を奏する。
また、スイッチ素子３のスイッチング閾値電圧は、高抵抗層５０の膜厚や材料を選択することによって調整することが可能であるため、記憶素子６Ｙのようにより高い印加電圧が必要な記憶素子を備えた記憶装置での動作が可能となる。
＜４．変形例＞
図６は、本開示の変形例に係るスイッチ素子４の断面構成を表したものである。このスイッチ素子４は、スイッチ素子１と同様に、所謂クロスポイントアレイ構造を有するメモリセルアレイにおいて複数配設されたうちの任意の記憶素子を選択的に動作させるためのものである。スイッチ素子４は、上記第３の実施の形態と同様に、下部電極１０，高抵抗層５０，スイッチ層６０および上部電極２０をこの順に有するものである。
本変形例におけるスイッチ層６０は、上記第１（または第３）の実施の形態におけるスイッチ層３０と、第２の実施の形態におけるスイッチ層４０とを組み合わせた構成を有する。即ち、スイッチ層６０は、周期律表第１６族の元素、具体的には、Ｓ，ＳｅおよびＴｅ等のカルコゲン元素を含み、これに少なくとも半金属の軽元素であるＳｉ，ＢおよびＣのうちの少なくとも１種と、ＯおよびＮの少なくとも一方と、Ｍｇ，ＣａおよびＳｒ等のアルカリ土類金属、Ａｌ，Ｇａ等の周期律表第１３族の元素、あるいはＹおよびランタノイド等の希土類元素とを含んだ構成を有する。このような構成することにより、スイッチ層６０の抵抗値が上昇し、オン／オフ時の選択比が大きくなると共に、スイッチング閾値電圧が上昇する。
なお、カルコゲン元素としてはＴｅを、アルカリ土類金属元素としてはＭｇを用いることが好ましい。スイッチ層６０にバンドギャップが大きなＭｇＴｅが分散することにより、スイッチ層６０の抵抗値が大きくなり、オフ状態でのリーク電流が低減される。このほか、ＺｎおよびＣｒ等の添加元素を含んでいてもよい。これにより、スイッチ素子４のＯＴＳ動作のばらつきが低減されると共に、繰り返し耐久特性が向上する。更に、本発明の趣旨を逸脱しない範囲で、ＧｅやＡｓおよびＳｂ等を含んでいてもかまわない。これらを加えることにより、スイッチ層６０のアモルファス構造が安定化される。
以上のように本変形例のスイッチ素子４では、第１〜第３の実施の形態における効果が得られる。即ち、スイッチ層６０をカルコゲン元素およびＳｉ，ＢおよびＣ等の軽元素と、ＯおよびＮの少なくとも一方と、Ｍｇ，ＣａおよびＳｒ等のアルカリ土類金属、Ａｌ，Ｇａ等の周期律表第１３族の元素、あるいはＹおよびランタノイド等の希土類元素を用いて形成することにより、オフ状態におけるリーク電流が低減されると共に、オン状態において流れる電流が大きくなる。
なお、本変形例における高抵抗層５０は、上記第３の実施の形態と同様にスイッチ層６０に接して設けられていればよく、図４や図５に示したように、高抵抗層５０をスイッチ層６０の上部電極側に、あるいは下部電極側および上部電極側の両方に設けてもよい。
＜５．記憶装置＞
記憶装置は、スイッチ素子とメモリ素子とからなるメモリセルを多数、例えば、列状やマトリクス状に配列することにより構成されたものである。上記第１〜第３の実施の形態および変形例におけるスイッチ素子１〜４は、スイッチ素子（スイッチ素子６Ｘ，図７参照）として用いることができ、メモリ素子（記憶素子６Ｙ，図７参照）と直列に接続されている。メモリセル６は、配線を介してセンスアンプ，アドレスデコーダおよび書き込み・消去・読み出し回路等に接続される。
図７は、交差する配線間の交点（クロスポイント）にメモリセル６を配置した、所謂クロスポイントアレイ型の記憶装置（メモリセルアレイ５）の一例を表したものである。このメモリセルアレイ５では、各メモリセル６に対して、その下部電極１０側に接続される配線（例えば、ビット線；ＢＬ（行ライン））と、その上部電極２０側に接続される配線（例えば、ワード線；ＷＬ（縦ライン））とを交差するよう設け、例えば、これら配線の交差点付近に各メモリセル６が配置されている。このようなクロスポイントアレイ構造を用いることにより、単位セルあたりのフロア面積を小さくすることが可能であり、大容量化を実現することが可能となる。
メモリセル６を構成する記憶素子６Ｙは、例えば、下部電極、記憶層７０および上部電極をこの順に有するものである。記憶層７０は、例えば、下部電極側から抵抗変化層７２およびイオン源層７１が積層された積層構造あるいは抵抗変化層７２の単層構造によって構成されている。なお、ここではスイッチ層３０と記憶層７０との間には中間電極８０が設けられており、この中間電極８０がスイッチ素子６Ｘの上部電極と、記憶素子６Ｙの下部電極とを兼ねている。具体的には、メモリセル６は、例えば、図８に示したように、下部電極１０と上部電極２０との間に、スイッチ層３０，中間電極８０，抵抗変化層７２およびイオン源層７１がこの順に積層された構成を有する。
イオン源層７１は、電界の印加によって抵抗変化層７２内に伝導パスを形成する可動元素を含んでいる。この可動元素は、例えば、遷移金属元素（周期律表第４族〜第６族の元素（例えば、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ））および、Ａｌ，銅（Ｃｕ）とカルコゲン元素であり、イオン源層７１はこれらをそれぞれ１種あるいは２種以上含んで構成されている。また、イオン源層７１は、ＯおよびＮや、上記元素以外の元素、例えば、マンガン（Ｍｎ），コバルト（Ｃｏ），鉄（Ｆe），ニッケル（Ｎｉ）および白金（Ｐｔ），ケイ素（Ｓｉ）等を含んでいてもかまわない。
抵抗変化層７２は、例えば、金属元素または非金属元素の酸化物あるいは窒化物によって構成され、一対の電極間（ここでは、中間電極８０と上部電極２０との間）に所定の電圧を印加した場合にその抵抗値が変化するものである。具体的には、中間電極８０と上部電極２０との間に電圧が印加されると、イオン源層７１に含まれる遷移金属元素が抵抗変化層７２内に移動して伝導パスを形成し、これにより抵抗変化層７２は低抵抗化する。あるいは、抵抗変化層７２内で酸素欠陥や窒素欠陥等の構造欠陥が生じて伝導パスが形成され、抵抗変化層７２は低抵抗化する。また、逆方向の電圧を印加することによって伝導パスは切断、または導電性が変化し、抵抗変化層７２は高抵抗化する。
なお、抵抗変化層７２に含まれる金属元素および非金属元素は必ずしも全てが酸化物の状態でなくてもよく、一部が酸化されている状態であってもよい。また、抵抗変化層７２の初期抵抗値は、例えば、数ＭΩから数百ＧΩ程度の素子抵抗が実現されればよく、素子の大きさやイオン源層７１の抵抗値によってもその最適値が変化するが、その膜厚は、例えば、０．５ｎｍ〜１０ｎｍ程度が好ましい。
中間電極８０は、例えば、電界の印加によってスイッチ層３０およびイオン源層７１を構成するカルコゲナイドの構成元素が拡散することを防ぐ材料によって構成されることが好ましい。これは、例えば、イオン源層７１にはメモリ動作し書き込み状態を保持させる元素として遷移金属元素（例えば、Ｃｕ等）が含まれているが、これら遷移金属元素が電界の印加によってスイッチ層３０に拡散するとスイッチ特性が劣化する虞があるためである。従って、中間電極８０の材料としては、遷移金属元素の拡散およびイオン伝導を防止するバリア性を有する、例えば、Ｗ，窒化タングステン（ＷＮ），窒化チタン（ＴｉＮ），Ｃ，タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、ＴｉＷ（チタンタングステン）等の公知のバリア材料が挙げられる。
記憶素子６Ｙは、図示しない電源回路（パルス印加手段）から下部電極１０および上部電極２０を介して電圧パルスあるいは電流パルスを印加すると、記憶層７０の電気的特性（抵抗値）が変化する抵抗変化型の記憶素子であり、これにより情報の書き込み，消去，更に読み出しが行われる。なお、記憶素子６Ｙでは、電圧印加によって形成された伝導パスは印加電圧を消去した後も維持され、この抵抗値は保持される。
具体的には、記憶素子６Ｙでは、初期状態（高抵抗状態）の素子に対して「正方向」（例えば、中間電極８０側を負電位、上部電極２０側を正電位）の電圧または電流パルスが印加されると、イオン源層７１に含まれる金属元素（例えば、遷移金属元素）がイオン化して記憶層７０中（例えば、抵抗変化層７２中）に拡散することによって、あるいは酸素イオンが移動することによって抵抗変化層７２中に酸素欠陥が生成する。これにより記憶層７０内に酸化状態の低い低抵抗部（伝導パス）が形成され、抵抗変化層７２の抵抗が低くなる（記録状態）。この低抵抗な状態の素子に対して「負方向」（例えば、中間電極８０側を正電位、上部電極２０側を負電位）へ電圧パルスが印加されると、抵抗変化層７２中の金属イオンがイオン源層７１中へ移動、あるいはイオン源層７１から酸素イオンが移動して伝導パス部分の酸素欠陥が減少する。これにより金属元素を含む伝導パスが消滅し、抵抗変化層７２の抵抗が高い状態となる（初期状態または消去状態）。なお、記憶層７０を抵抗変化層７２の単層構造とする場合には、正方向の電圧（または電流パルス）が印加されると、抵抗変化層７２に印加される電界によって欠陥が生成され、これが伝導パスとなって抵抗変化層７２が低抵抗化される。この状態から負方向の電圧パルスが印加されると、抵抗変化層７２内の酸素イオンや窒素イオンの移動によって欠陥が減少、即ち伝導パスが切断され高抵抗化する。
なお、メモリセル６のスイッチ素子６Ｘおよび記憶素子６Ｙの積層構造は、図８に示したメモリセル６Ａの積層順に限定されるものではない。例えば、図９に示したメモリセル６Ｂのように、例えば、スイッチ素子４を用い、下部電極１０側から高抵抗層５０，スイッチ層６０を積層し、さらに中間電極８０を介してイオン源層７１および抵抗変化層７２をこの順に積層した構成としてもよい。あるいは、中間電極８０を省略した構成としてもよい。この場合には、例えば、図１０に示したメモリセル６Ｃのように、下部電極１０側からスイッチ層３０，抵抗変化層７２，イオン源層７１の順に積層させた構成となる。
更に、スイッチ層３０と記憶層７０との積層順序は入れ替えて形成してもかまわない。また、上述した高抵抗層５０における伝導パスの生成および消滅は、記憶素子６Ｙにおける抵抗変化層７２と同様の動作であるため、高抵抗層５０および抵抗変化層７２を互いに共有することができる。このため、スイッチ層３０の高抵抗層５０が記憶層７０の抵抗変化層７２を兼ねるように、高抵抗層５０を間にスイッチ層３０およびイオン源層７１が配置される構成としてもよい。更に、抵抗変化層７２を２層設け、イオン源層７１の下部電極１０側および上部電極２０側の両方に設け、スイッチ層３０と積層した構成としてもよい。
なお、本開示のメモリセルアレイでは、記憶素子６Ｙとして、例えば、イオン源層７１と抵抗変化層７２とが積層された記憶層７０を有する、所謂抵抗変化型記憶素子（メモリ素子）を用いたがこれに限らない。記憶素子６Ｙには、例えば、遷移金属酸化物からなる抵抗変化メモリ，ＰＣＭ（相変化型メモリ）あるいはＭＲＡＭ（磁気抵抗変化型メモリ）を用いることができる。
図１１Ａ〜図１１Ｄは、本実施の形態のスイッチ素子６Ｘ（スイッチ素子１〜４のいずれか），記憶素子６Ｙおよびこれらを組み合わせたメモリセル６の書き込み時（例えば、順バイアス）および消去時（例えば、逆バイアス）における印加電圧と電極に流れる電流値との関係を表したものである。実線は電圧印加時におけるＩＶ特性を、点線は印加電圧を減少方向に掃引した際のＩＶ特性を表している。
図１１Ａは、スイッチ素子６ＸのＩＶ特性を表したものである。順バイアス（ここでは、書き込み電圧）を印加すると、スイッチ素子６Ｘは上述したように印加電圧の増加に伴って電流が上昇するが、ある閾値電圧（スイッチング閾値電圧）を超えるとＯＴＳ動作により急激に電流が増大、あるいは抵抗が低くなりオン状態となる（Ａ１）。この後、印加電圧を減少させていくと、スイッチ素子６Ｘの電極に流れる電流値は徐々に減少する。例えば、スイッチ素子６Ｘを構成する材料および形成条件にもよるが、増加時とほぼ同等の閾値電圧で急激に抵抗が上昇してオフ状態となる（Ａ２）。なお、図１１Ａ中のＨ１がスイッチ素子６Ｘの選択比である。
図１１Ｂは、記憶素子６ＹのＩＶ特性を表したものである。図１１Ｂからわかるように、記憶素子６Ｙでは、印加電圧の増加に伴って電流値が上昇するが、ある閾値電圧において記憶層７０の抵抗変化層７２における伝導パスの形成による書き込み動作が行われ、低抵抗状態へと変化して電流が増大する。即ち、記憶素子６Ｙの抵抗値は書き込み電圧の印加によって低抵抗状態となり、この低抵抗状態は印加電圧停止後も維持される。
図１１Ｃは、メモリセル６のＩＶ特性を表したものである。上記記憶素子６Ｙとスイッチ素子６Ｘとを組み合わせたメモリセル６の書き込み電圧の印加開始および停止における電流値のスイッチング挙動は、スイッチ素子６Ｘおよび記憶素子６ＹのＩＶ曲線Ａ１，Ｂ１を合わせた図１１ＣのＩＶ曲線Ｃ１となる。このようなメモリセル６では、例えば、Ｖ／２バイアス方式のクロスポイントアレイにおいて、メモリセル６の読み出し電圧（Ｖread）をＩＶ曲線Ｃ１上の急激に抵抗変化する閾値よりも大きな電圧に設定し、Ｖread／２を抵抗変化の閾値よりも小さい電圧に設定する。これにより、ＶreadバイアスとＶread／２バイアスとの電流比で定義される選択比（オン／オフ比）を大きくとることが可能となる。また、上記のように、メモリセル６のＩＶ曲線Ｃ１はスイッチ素子６ＸのＩＶ曲線Ａ１と記憶素子６ＹのＩＶ曲線Ｂ１とを合わせたものであるので、スイッチ素子６Ｘのオボニック閾値スイッチの閾値前後の抵抗変化（あるいは電流変化）が大きいほど選択比（オン／オフ比）を大きくとることができる。また、選択比が大きければ大きいほど読み出しマージンが大きくなるため、誤読み出しすることなくクロスポイントアレイサイズを大きくすることが可能となり、メモリセルアレイの更なる大容量化が可能となる。
これは、読み出し動作だけでなく、書き込み動作についても同様である。図１１Ｄは、図１１Ｃと同様にメモリセル６のＩＶ特性を表したものである。上述したように、クロスポイントアレイでは、対象のメモリセルに接続されているビット線ＢＬあるいはワード線ＷＬに多数のビットが接続されている。このため、図１１Ｄに示したように、Ｖwrite/２とＩＶ曲線Ｃ１の点線のＳｅｔ状態のＩＶループとの交点で示される、Ｖwrite／２にバイアスされた非選択時のリーク電流が大きいと非選択のメモリセルで誤書き込みを生じる虞がある。よって、書き込み動作では、記憶素子６Ｙを書き込む際に必要な電流が得られる電圧に書き込み電圧Ｖwriteを設定したうえで、Ｖwrite／２にバイアスされた非選択のメモリセルが誤書き込みを生じない程度のリーク電流に抑える必要がある。即ち、Ｖwrite／２にバイアスされた非選択時のリーク電流が小さければ小さいほど大規模なクロスポイントアレイを誤書き込みなく動作させることができる。従って、書き込み動作時もスイッチ素子６Ｘのオン／オフ比を大きくすることが、メモリセルアレイの大容量化につながる。
一方、逆バイアス（ここでは消去電圧）を印加すると、スイッチ素子６Ｘの消去電圧印加時における電流値の変化は、書き込み電圧を印加した際と同様の挙動を示す（図１１ＡのＩＶ曲線Ａ２）。これに対して、記憶素子６Ｙの消去電圧印加時における電流値の変化は、消去閾値電圧以上の電圧印加によって、低抵抗状態から高抵抗状態へと変化する（図１１ＢのＩＶ曲線Ｂ２）。更に、記憶素子６Ｙとスイッチ素子６Ｘとを組み合わせたメモリセル６の消去電圧印加時における電流値の変化は、書き込み電圧印加時と同様にスイッチ素子６ＸのＩＶ曲線Ａ２と記憶素子６ＹのＩＶ曲線Ｂ２とを合わせたものとなる（図１１Ｃまたは図１１ＤのＩＶ曲線Ｃ２）。
なお、Ｖ／２バイアス方式のクロスポイントアレイでは、例えば、読み出しバイアスを書き込み側に設定した場合でも、Ｖreset／２バイアスでの消去時のリーク電流が問題となる。即ち、リーク電流が大きい場合は意図しない誤消去が生じる恐れがある。従って、正バイアスを印加する場合と同様に、スイッチ素子６Ｘのオン／オフ比を大きく、オフ時のリーク電流を小さくするほどクロスポイントアレイの大規模化に有利となる。即ち、メモリセルアレイの大容量化につながる。
また、本実施の形態の記憶装置では、双極性の抵抗変化型の記憶素子６Ｙを用いたメモリセルアレイを例に説明したがこれに限らない。本開示のスイッチ素子６Ｘは、例えば、ヒューズやアンチヒューズーズを用いた一度だけ書き込みが可能なＯＴＰ（One Time Programable）メモリ，単極性の相変化メモリＰＣＲＡＭあるいは磁気抵抗変化素子を用いた磁気メモリ等、いずれのメモリ形態にも適用することが可能である。
また、本実施の形態の記憶装置では、メモリセル６を平面（２次元，ＸＹ平面方向）に複数配置して構成としたが、Ｚ軸方向に積層させた３次元構造としてもよい。本技術のスイッチ素子６Ｘは、低温（例えば、室温〜１００℃程度）で形成することが可能であるため、メモリセルを多層化しても他の層に意図しない熱ダメージを与えることなく形成することができる。これにより、より高密度且つ大容量な記憶装置を提供することができる。
＜６．実施例＞
以下、本開示の具体的な実施例について説明する。
（実験１−１）
まず、下部電極１０と上部電極２０との間にスイッチ層６０および高抵抗層５０を備えたサンプル（スイッチ素子４；実験例１−１）を作製し、そのオン／オフ比およびリーク電流を算出した。また、スイッチ層６０の密着性を調べた。サンプルは以下のように作製した。
ＭＯＳトランジスタ回路が形成されている基板にＴｉＮよりなる下部電極１０を逆スパッタによってクリーニングしたのち、ＴｉＮ上にスイッチ層６０（ＴｅＢＣＮ膜）を作製した。ＴｅＢＣＮ膜は、気体である窒素を除いたＴｅ，ＢおよびＣの組成比がＴｅ４０Ｂ４８Ｃ１２（原子％）となるように成膜条件を調整し、スパッタによって厚み２０ｎｍで形成した。窒素（Ｎ）の添加は、Ｎ2（５ｓｃｃｍ）／Ａｒ（４５ｓｃｃｍ）（窒素流量比１０％）のリアクティブスパッタによって行った。このＴｅＢＣＮ膜に対して、ＸＰＳ分析を行ったところ、組成比は、約Ｔｅ２８Ｂ３３．６Ｃ８．４Ｎ３０（原子％）であり、実際のＴｅＢＣＮ膜に含まれるＮの組成比は約３０原子％であった。続いて、Ｗを厚み３０ｎｍで成膜して上部電極２０とした。次に、フォトリソグラフィやドライエッチング等を用いて素子サイズが１２０ｎｍφとなるように微細加工を行い、サンプル（実験例１−１）を作製した。図１２は、実験例１−１のＩＶ特性を表したものであり、３７ｋΩの直列抵抗を接続して測定したＤＣループの典型例を表したものである。
図１２からわかるように、実験例１−１は正負バイアス共に、２Ｖ以上でＯＴＳ動作が見られ、正バイアス方向におけるスイッチング閾値電圧は行きと帰りとがそれぞれ約２．６Ｖであった。実験例１−１のオン／オフ比およびリーク電流は以下のように求めた。スイッチング閾値電圧よりも０．１Ｖだけ高い電圧がメモリ素子（記憶素子６Ｙ）への書き込み時にスイッチ素子（スイッチ素子６Ｘ）に印加されるとし、電圧Ｖは正バイアスで２．７Ｖ、半選択（Ｖ／２）時で１．３５Ｖとした。この条件でそれぞれの印加電圧での電流値からオン／オフ比を求めると、その値は４．３×１０3であった。また、リーク電流は、便宜的に正バイアス０．５Ｖ印加した際の電流をリーク電流とすると、その値は２．５×１０-10Ａ（０．２５ｎＡ）であった。
（実験１−２）
次に、実験例１−１のスイッチ層６０と同じ材料組成で、スイッチ層６０の厚みを２０ｎｍ（実験例１−１）よりも小さいサンプル（実験例１−２〜１−４）を作製した。各サンプルは、１２０ｎｍφの素子サイズおよび２０ｎｍφの素子サイズで実験例１−１と同様にスイッチング閾値電圧を測定した。表４は、実験例１−１と共に、本実験のサンプル（実験例１−２〜１−４）のスイッチ層の厚みおよび各素子サイズにおけるスイッチング閾値電圧をまとめたものである。
Figure 0006613142
表４にまとめた結果から、実験例１−１のスイッチ素子材料では、素子サイズを小さくすることでスイッチング閾値電圧が大きくなった。また、スイッチ層６０の厚み５ｎｍまで動作すると共に、素子サイズ２０ｎｍφの微細素子では、スイッチング閾値電圧は、２．２Ｖであった。このことから、本発明のスイッチ素子材料では、少なくともスイッチ層６０の厚みが５ｎｍあればよいことがわかった。なお、スイッチ層６０の厚みの上限は、微細加工プロセス上で困難が生じない観点から、１００ｎｍ以下であることが好ましい。
（実験２：電気特性）
次に、サンプルを作製し、本開示のスイッチ素子の電気特性の組成依存性を評価した。各サンプルは、それぞれ下部電極と上部電極との間に、厚み２０ｎｍのスイッチ層を形成すると共に、素子サイズが１２０ｎｍφとなるように微細加工した。下記に、各サンプルの組成比をまとめた表を記載するが、ＮやＯ等のガス以外の構成元素の組成比の値はＮあるいはＯを添加していない状態での組成比（原子％）である。ＮおよびＯの値はリアクティブスパッタ時のＮ２／（Ａｒ＋Ｎ２）あるいはＯ２／（Ａｒ＋Ｏ２）の流量比で示したものである。
（実験２−１）
まず、比較例となるスイッチ素子（スイッチ層）としてＧｅおよびＴｅ（あるいはＳｂ，Ｎ）からなるサンプル（実験例２−１〜２−７）を作製し、そのリーク電流およびスイッチング閾値電圧を測定した。なお、スイッチング閾値電圧は、３７ｋΩの直列抵抗を付加して測定した。表５は、各サンプル（実験例２−１〜２−７）の組成比，リーク電流およびスイッチング閾値電圧をまとめたものである。
Figure 0006613142
表５に示したように、スイッチ層をＧｅＴｅ，ＧｅＴｅＳｂあるいはＧｅＴｅＮ等で構成した場合には、スイッチング閾値電圧は１．１〜１．７Ｖと小さかった。Ｇｅの組成比が３０原子％，４０原子％の実験例２−３，２−４ではＯＴＳ現象自体が確認できなかった。これは、絶縁破壊が生じてリーク電流が著しく増大したものと考えられる。また、ＧｅＴｅＳｂを含有する実験例２−６，２−７でもＯＴＳ現象が見られず、リーク電流も大きかった。
前述したように、メモリ素子の書き込み閾値電圧よりもスイッチ素子のスイッチング閾値電圧が小さい場合には、誤書き込み等の異常が起こりやすい。即ち、スイッチング閾値電圧が小さい場合には、大きな書き込み閾値電圧を有する抵抗変化型のメモリ素子を動作させることは困難となる。特に、上記実験例２−１〜２−７はリーク電流も５ｎＡ以上と大きく、Ｖ／２バイアス方式のアレイで、誤書き込み発生の閾値電流が１μＡとすると、数ｋｂｉｔ以下のアレイしか動作させられない。また、上記材料構成を有するスイッチ素子では、微細化効果が加味されたとしても、十分に低いＯＦＦリーク電流とはいえず、十分なスイッチング閾値電圧が得られない。
（実験２−２）
次に、本技術の実施例としてスイッチ層がＴｅおよびＢ（さらにＮまたはＯ）からなるサンプル（実験例３−１〜３−２８）を作製し、そのリーク電流およびスイッチング閾値電圧を測定した。表６は、各サンプル（実験例３−１〜３−２８）の組成比をまとめたものである。これらサンプルを用いて、スイッチ層の組成と、スイッチング閾値電圧あるいはリーク電流との関係を検証し、図１３〜図１８に示した。
Figure 0006613142
図１３は、実験例３−１〜３−８におけるＢの組成比とスイッチング閾値電圧との関係を表したものである。図１３からスイッチ層はＢの組成比が増えるにつれてスイッチング閾値電圧が増大していく傾向にあり、Ｂの組成比を６０原子％以上９０原子％以下とすることで２Ｖ以上のスイッチング閾値電圧が得られることがわかった。
図１４は、Ｂの組成比とリーク電流との関係を表したものである。リーク電流はＢの組成比に依存して変化し、８０原子％〜９０原子％の範囲で極小値をとる。但し、９０原子％を超えるとスイッチ現象が見られなくなった。ＧｅＴｅ系のカルコゲナイドからなるスイッチ層を備えたスイッチ素子（実験例２−１〜２−４）と比較すると、ＧｅＴｅ系ではＧｅ組成比３０原子％を超えると絶縁破壊等によってスイッチ現象が生じにくくなったのに対し、実施例であるＢＴｅ系カルコゲナイドを用いたスイッチ素子ではＢの組成比が８０原子％以上でもＯＴＳ現象が保持されると共に、スイッチング閾値電圧は向上し、リーク電流が低下した。即ち、ＢＴｅ系で構成されるスイッチ層を備えたスイッチ素子（実験例３−２〜３−５）は、比較的大きな書き込み閾値電圧を有する抵抗変化メモリ素子を動作させるスイッチ素子として好適であるといえる。なお、スイッチ層をＢＴｅ系のカルコゲナイドで構成する場合には、素子サイズやスイッチ素子の構造にもよるため必ずしも限定されないが、Ｂの組成比は６０原子％以上９０原子％以下であることが好ましいことがわかった。
図１５は、スイッチ層を構成するＢＴｅ系のカルコゲナイドにＮを添加した場合（実験例３−８〜３−１６）の窒素流量比とスイッチング閾値電圧との関係を表したものである。図１５からわかるように、スイッチング閾値電圧は窒素流量比２５％まで高く維持でき、良好な動作特性を示した。
図１６は、実験例３−９〜３−１６の窒素流量比とリーク電流との関係を表したものである。また、実験例３−９〜３−１６とはＢの組成比が異なる実験例３−１７〜３−２１についても記した。図１６からスイッチ層にＮを添加することでリーク電流を著しく低減できることがわかった。但し、成膜時の窒素流量比が３０％を超えるとスイッチ層の膜剥れが生じた。なお、実験例３−１５（窒素流量比２５％）で、Ｎの組成分析を行ったところ窒素量は４０原子％であった。スイッチ層中のＮの組成比は同じ窒素流量比でもＢとＴｅの組成比や、成膜条件等によっても変化するが、膜中の窒素量としては４０％まで、好適なスイッチ層を得られると考えられる。従って、スイッチ層をＢＴｅＮ系カルコゲナイドで形成する場合には、Ｎの添加量は４０原子％以下とすることが好ましいといえる。また、Ｎを添加する場合には、Ｂの組成比は必ずしも６０原子％以上９０原子％以下である必要はなく、Ｂの組成比を下げても十分にリーク電流を低減できることがわかった。
また、実験例３−２２はＢ組成比を３０％とした例であるが、オフリーク電流は１ｎＡであった。このように、Ｎを添加する場合には、Ｂ組成比は３０原子％以上９０原子％以下でも良好なリーク電流およびスイッチング閾値が得られた。従って、（ＢｕＴｅｘ）Ｎｚ系カルコゲナイドを用いたスイッチ素子における各元素の好適な組成範囲（原子％）は、Ｂは３０≦ｕ≦９０、Ｔｅは１０≦ｘ≦７０、Ｎの添加量は０≦ｚ≦４０となる。ここで、ＢｕＴｅｘＮｚでなく（ＢｕＴｅｘ）ＮｚとしているのはＢＴｅに対してＮを添加したためである。例えば、Ｂ７０Ｔｅ３０（原子％）に対して、窒素流量比２０％の場合、ＸＰＳの測定から窒素量が約３３％であったため、Ｂ４６．９Ｔｅ２０．１Ｎ３３（原子％）となる。
次に、スイッチ層にＮの代わりにＯを添加した場合の結果を示す。図１７は、実験例３−２３〜３−２８における酸素流量比とスイッチング閾値電圧との関係を表したものである。図１７から酸素流量比１０％まで高いスイッチング閾値電圧を示し、良好な特性を示した。なお、酸素流量比１０％における、スイッチ層中の酸素量は４０原子％であった。スイッチ層中のＯの組成比は同じ酸素流量比でもＢとＴｅの組成比や、成膜条件等によっても変化するが、膜中の酸素量としては４０原子％まで、好適なスイッチ層を得られると考えられる。このことから、スイッチ層をＢＴｅ系カルコゲナイドで構成する場合には、Ｏの添加量は４０原子％以下であることが好ましいといえる。
図１８は、実験例３−２３〜３−２８における酸素流量比とリーク電流との関係を表したものである。図１８から、リーク電流についても、ＢＴｅＯ系カルコゲナイドに添加する酸素量は４０原子％以下が好ましいことがわかった。なお、Ｏを４０原子％以上添加した実験例３−２８ではスイッチ層の膜剥れが生じた。
また、Ｏ添加によるリーク電流の改善は、Ｎ添加の場合と同様に、カルコゲナイドの組成がＢ７０Ｔｅ３０（原子％）の場合に限定されるものではない。従って（ＢｕＴｅｘ）Ｏｙ系カルコゲナイドによって構成されたスイッチ層の好適な原子％で示す組成範囲は、Ｂは３０≦ｕ≦９０、Ｔｅは１０≦ｘ≦７０、Ｏは０≦ｙ≦４０となる。ここで、ＢｕＴｅｘＯｙでなく（ＢｕＴｅｘ）Ｏｙとしているのは、上記窒素添加の場合と同様に、ＢＴｅに対してＯを添加したためである。以下、同様の表記の際には、同じ条件であるものとする。なお、Ｂ７０Ｔｅ３０に対して、酸素流量比１０％における酸素量は４０原子％であったことから、スイッチ層の組成比はＢ４２Ｔｅ１８Ｏ４０（原子％）となる。
また、ＮおよびＯは同時に添加してもよい。その場合のスイッチ層（（ＢｕＴｅｘ）ＯｙＮｚ）における各元素の好適な組成範囲（原子％）は、Ｂは３０≦ｕ≦９０、Ｔｅは１０≦ｘ≦７０、Ｏは０≦ｙ≦４０およびＮは０≦ｚ≦４０である。但し、後述のようにＯ，Ｎのガス元素を同時に添加する場合は、酸素とＮの組成比の合計が４０％以下となることが望ましく、０≦ｙ＋ｚ≦４０であることが好ましい。
（実験２−３）
次に、スイッチ層がＴｅおよびＣ（あるいはＮまたはＯ）からなるサンプル（実験例４−１〜４−１２）を作製し、そのリーク電流およびスイッチング閾値電圧を測定した。表７は、各サンプル（実験例４−１〜４−１２）の組成比，ＮおよびＯの組成比をまとめたものである。これらサンプルを用いて、スイッチ層の組成と、スイッチング閾値電圧あるいはリーク電流との関係を検証し、図１９〜図２１に示した。
Figure 0006613142
図１９は、実験例４−１〜４−５におけるＣの組成比とスイッチング閾値電圧との関係を表したものである。実験２−１におけるＧｅＴｅ系と比較して、ＣＴｅ系のスイッチ層において同等以上のスイッチング閾値電圧が得られたＣの組成比は、Ｃの組成比が３０原子％以上５０原子％以下であった。この範囲以外では、スイッチ現象が見られなかった。従って、スイッチ層をＣＴｅ系のカルコゲナイドで構成する場合には、素子サイズやスイッチ素子の構造にもよるため必ずしも限定されないが、Ｃの組成比は３０原子％以上５０原子％以下であることが好ましいことがわかった。
図２０は、ＣＴｅ系における窒素流量比とスイッチング閾値電圧との関係を表したものである。組成比Ｃ５０Ｔｅ５０、Ｃ４０Ｔｅ６０、Ｃ３０Ｔｅ７０のカルコゲナイド層にＮを添加する（実験例４−６〜４−１１）と、ＣＴｅの組成比によるが、閾値電圧はＮの添加によって上昇し、窒素流量比１０％まではスイッチング閾値電圧を高く維持できた。実験例３−１０のＢＴｅＮ系カルコゲナイドを用いたスイッチ層の窒素量分析から推定すると、窒素流量比１０％の場合のＮ組成比は多くても２０原子％であると推定できる。Ｎ添加する場合のＣ組成比としては３０原子％〜６０原子％で良好なスイッチング閾値電圧が得られる。従って（ＣｖＴｅｘ）Ｎｚ系カルコゲナイドの組成比として最適な範囲（原子％）を示すと、Ｃは３０≦ｖ≦６０，Ｔｅは４０≦ｘ≦７０，Ｎの添加量は０≦ｚ≦２０となる。ここで、ＣｖＴｅｘＮｚでなく（ＣｖＴｅｘ）ＮｚとしているのはＣＴｅに対してＮを添加するためであり、例えば、Ｃ５０Ｔｅ５０に対して、Ｎの流量比が１０％の場合には、ＸＰＳの測定から窒素量が約２０％であったため、Ｃ４０Ｔｅ４０Ｎ２０となる。
図２１は、組成比Ｃ５０Ｔｅ５０のカルコゲナイド層に酸素を混合してＣＴｅにＯを添加した場合と、添加しなかった場合とを比較したものである。具体的には、実験例４−２と実験例４−１２とのスイッチング閾値電圧を比較したものである。図２１からＯを添加することによってスイッチング閾値電圧が向上することがわかった、また、酸素流量比４％より多くＯを添加すると膜剥がれが生じた。酸素流量比４％（実験例４−１２）におけるＯの組成比はおよそ１５原子％であった。従って（ＣｖＴｅｘ）Ｏｙ系カルコゲナイドの組成比として好適な範囲（原子％）は、Ｃは３０≦ｖ≦６０、Ｔｅは４０≦ｘ≦７０、Ｏは０≦ｙ≦１５となる。なお、ＮとＯを同時に添加しても同様の効果が得られることが推察される。その場合のスイッチ層（（ＣｖＴｅｘ）ＯｙＮｚ）の各元素の好適な組成範囲（原子％）は、Ｃは３０≦ｖ≦６０，Ｔｅは４０≦ｘ≦７０，Ｏは０≦ｙ≦１５，Ｎは０≦ｚ≦２０である。但し、ＯおよびＮの両方を添加する場合には、０≦ｙ＋ｚ≦２０である。
（実験２−４）
次に、スイッチ層がＴｅおよびＳｉ（さらにＮまたはＯ）からなるサンプル（実験例５−１〜５−３０）を作製し、そのリーク電流およびスイッチング閾値電圧を測定した。表８は、各サンプル（実験例５−１〜５−３０）の組成比をまとめたものである。これらサンプルを用いて、スイッチ層の組成と、スイッチング閾値電圧あるいはリーク電流との関係を検証し、図２２〜図２４に示した。
Figure 0006613142
図２２は、実験例５−１〜５−８におけるＳｉの組成比とスイッチング閾値電圧との関係と、窒素流量比２％および１０％におけるＳｉ組成比とスイッチング閾値電圧との関係を表したものである。Ｎを添加していないＳｉＴｅ系カルコゲナイドをスイッチ素子に用いた場合には、スイッチング閾値電圧は１．４〜１．６Ｖであり、実験例２−１および２−２で示したＧｅＴｅ系カルコゲナイドをスイッチ層に用いたスイッチ素子と同程度のスイッチング閾値電圧であった。即ち、１．６Ｖより大きな書き込み閾値を持つメモリ素子を動作させ、クロスポイントアレイにおいて十分な書き込みおよび読み出しマージンを得ることは困難であった。一方で、スイッチ層を形成する際に、リアクティブスパッタで窒素を流量比で２％以上添加するとスイッチング閾値電圧が増大することがわかった。
図２３は、実験例５−４，５−１０，５−１７および５−２３〜５−２７においてＳｉとＴｅとの比率をＳｉ５０Ｔｅ５０とした場合の窒素流量比とスイッチング閾値電圧との関係を表したものである。スイッチング閾値電圧は窒素流量比が２％〜２０％まで良好な値を示したが、２０％を超える場合（例えば、実験例５−２７）では、膜剥れが生じて正常な測定ができなかった。なお、ＸＰＳにより各窒素流量比に対する窒素量を測定したところ、実験例５−１３（窒素流量比２％）では５％，実験例５−３６（窒素流量比２０％）では４０％であった。以上のことから、カルコゲン元素，ＳｉおよびＮからなるスイッチ層（（ＳｉｗＴｅｘ）Ｎｚ）における各元素の好適な組成範囲（原子％）は、Ｓｉは３０≦ｗ≦８０，Ｔｅは２０≦ｘ≦７０，Ｎは５≦ｚ≦４０である。なお、Ｓｉ５０Ｔｅ５０のＳｉＴｅ膜を窒素流量比２０％で処理した場合には、ＳｉＴｅ膜中に含まれる窒素量は約４０％であったため、最終的なスイッチ層の組成はＳｉ３０Ｔｅ３０Ｎ４０となる。
図２４は、実験例５−４，５−２８〜５−３０における酸素流量比とスイッチング閾値電圧との関係を表したものである。カルコゲナイド層へＯを添加した場合も、Ｎを添加のした場合と同様に、スイッチング閾値電圧の上昇が見られた。具体的には、酸素流量比を１％以上７％以下とすることでスイッチング閾値電圧は上昇した。但し、酸素流量比が７％を超えると膜剥れが生じた。なお、ＸＰＳにより各酸素流量比に対する酸素量を測定したところ、実験例５−２８（酸素流量比１％）では３％，実験例５−３０（酸素流量比７％）では２０％であった。以上のことから、カルコゲン元素，ＳｉおよびＯからなるスイッチ層（（ＳｉｗＴｅｘ）Ｏｙ）における各元素の好適な組成範囲（原子％）は、Ｓｉは３０≦ｗ≦８０，Ｔｅは２０≦ｘ≦７０，Ｏは３≦ｚ≦２０である。なお、Ｓｉ５０Ｔｅ５０のＳｉＴｅ膜を酸素流量比７％で処理した場合には、ＳｉＴｅ膜中に含まれる酸素量は約２０％であったため、最終的なスイッチ層の組成はＳｉ４０Ｔｅ４０Ｏ２０となる。
また、Ｓｉおよびカルコゲン元素からなるスイッチ層にはＮおよびＯの両方を添加してもよい。（ＳｉｗＴｅｘ）ＯｙＮｚとした場合、それぞれの好適な組成範囲（原子％）は、Ｓｉは３０≦ｗ≦８０，Ｔｅは２０≦ｘ≦７０，Ｏは３≦ｙ≦２０およびＮは５≦ｚ≦４０である。但し、酸素（Ｏ）および窒素（Ｎ）の両方を添加する場合は、３≦ｙ＋ｚ≦４０である。
（実験２−５）
次に、スイッチ層がＴｅ，ＢおよびＣ（さらに、ＮあるいはＯ）からなるサンプル（実験例６−１〜６−２４）を作製し、そのスイッチング閾値電圧を測定した。表９は、各サンプル（実験例６−１〜６−２４）の組成比をまとめたものである。これらサンプルを用いて、スイッチ層の組成と、スイッチング閾値電圧との関係を検証し、図２５〜図２８に示した。なお、実験例６−１〜６−１８は、実験例３−４におけるＢの一部をＣに置き換えたもの（ＢｕＣｖＴｅｘ（Ｕ＋Ｖ＝６０））である。
Figure 0006613142
図２５は、実験例６−１〜６−６におけるＣの組成比とスイッチング閾値電圧との関係を表したものである。図２５から、スイッチ層はＢおよびＣの両方を含有することでスイッチング閾値電圧がさらに上昇することがわかった。また、Ｃの組成比が５０原子％（Ｂの約８３％をＣに置換）まで良好なスイッチング閾値電圧を示した。但し、Ｃの組成比が５０原子％を超えるとスイッチング閾値電圧は低下した。なお、ＢとＣは任意の組成比にすることができるが、Ｃの組成比は１２原子％以上４０原子％以下であることが好ましく、即ち、ＢとＣとの比率は１０：０〜３：２程度であることが好ましいといえる。これは、Ｃの添加によりスイッチ層を構成するカルコゲナイドのアモルファス構造が安定化したことによると考えられる。なお、ここではＢおよびＣの合計組成比を６０原子％としたが、この値に限定されるものではない。ＢおよびＣの最適な合計組成比は５０原子％以上９０原子％であると推察される。以上のことから、ＢおよびＣの両方を含有するスイッチ層（ＢuＣvＴｅx）における各元素の好適な組成範囲（原子％）は、Ｂは１０≦ｕ≦９０，Ｃは０≦ｖ≦６５およびＴｅは１０≦ｘ≦７０（但し、５０≦ｕ＋ｖ≦９０）であると推定できる。なお、上記組成範囲はスイッチ素子のサイズや素子構造にもよるため必ずしも限定されない。
図２６は、実験例６−３，６−７〜６−１４における窒素流量比とスイッチング閾値電圧との関係を表したものである。実験例６−７〜６−１４は、実験例６−３のスイッチ層（Ｂ３５Ｃ２５Ｔｅ４０）に流量比を変えてＮを添加したものである。実験２−２と同様に、Ｎを添加し、その添加量（流量比）を増やすことによってスイッチング閾値電圧が徐々に増大することがわかった。この高いスイッチング閾値電圧は、窒素流量比２５％程度まで維持することができた。この条件のスイッチ層の組成比をＸＰＳで分析した結果、窒素流量比２５％におけるスイッチ層内におけるＮの組成比は４０原子％であった。
図２７は、実験例６−１５〜６−１９におけるＢとＣとの組成比を４：１とし、Ｎを考慮せずにＴｅの組成比を４０原子％から１０原子％に変化させた場合のＴｅの組成比と、リーク電流との関係を表したものである。ここで、窒素流量比は１０％としており、ＸＰＳの組成分析の結果、スイッチ層に含まれるＮの組成比は３５原子％であった。Ｔｅ組成比は１０原子％で最も良好な低いリーク電流値を示し、図示していないがスイッチング閾値電圧も３.５Ｖで良好であった。従って、Ｎを添加している場合には、ＢとＣの合計の組成比はＮの組成比を考慮しない組成比で、少なくとも９０原子％まで良好な特性が得られ、実験２−２のＢＴｅＮの結果から、Ｂの組成比が３０原子％〜９０原子％まで良好な動作特性が得られたことから、（ＢｕＣｖＴｅｘ）ＮｚにおいてはＢとＣのＮを除いた合計組成比の最適範囲は３０≦ｕ＋ｖ≦９０であると推定できる。
図２８は、実験例６−３，６−１９〜６−２４における酸素流量比とスイッチング閾値電圧との関係を表したものである。実験例６−１９〜６−２４は、実験例６−３のスイッチ層（Ｂ３５Ｃ２５Ｔｅ４０）に流量比を変えてＯを添加したものである。実験２−２と同様に、Ｏを添加し、その添加量（流量比）を増やすことによってスイッチング閾値電圧が徐々に増大することがわかった。この高いスイッチング閾値電圧は、酸素流量比が１０％程度まで維持することができた。酸素流量比１０％におけるスイッチ層内におけるＯの組成比は約３５原子％であった。但し、酸素流量比１２％の実験例６−１８では膜剥がれが生じた。
上記ＮまたはＯを添加したことによるスイッチング閾値電圧の増大は、スイッチ層にＣを添加した実験２−５と同様に、スイッチ層を構成するカルコゲナイドのアモルファス構造が安定化したためと考えられる。また、これに加えて、スイッチ層に含有されているＢがＮやＯと結合して分散したことによってスイッチ層の絶縁性が向上したためと考えられる。
なお、ここには示していないが、スイッチ層へはＮおよびＯの両方を添加しても同様の効果が得られる。また、実験２−２では、ＮあるいはＯを添加した場合には、これら元素を加えなかった場合よりもＢおよびＴｅの好適な組成範囲が広がったことから、ＢおよびＣの両方を含有したスイッチ層（（ＢｕＣｖＴｅｘ）ＯｙＮｚ）においてもＮあるいはＯを添加することでその好適な組成範囲は広がると推測される。以上のことから、（ＢｕＣｖＴｅｘ）ＯｙＮｚによって構成されるスイッチ層における各元素の好適な組成範囲（原子％）は、Ｂは１０≦ｕ≦９０，Ｃは０≦ｖ≦６５，Ｔｅは１０≦ｘ≦７０，Ｏは０≦ｙ≦３５およびＮは０≦ｚ≦４０（但し、３０≦ｕ＋ｖ≦９０、０≦ｙ＋ｚ≦４０）である。なお、上記組成範囲はスイッチ素子のサイズや素子構造にもよるため必ずしも限定されない。
（実験２−６）
次に、スイッチ層がＴｅ，ＳｉおよびＣ（さらに、ＮあるいはＯ）からなるサンプル（実験例７−１〜７−１８）を作製し、そのスイッチング閾値電圧を測定した。表１０は、各サンプル（実験例７−１〜７−１８）の組成比をまとめたものである。これらサンプルを用いて、スイッチ層の組成と、スイッチング閾値電圧との関係を検証し、図２９〜図３１に示した。なお、実験例７−１〜７−１８は、実験例５−５におけるＳｉの一部をＣに置き換えたもの（ＳｉｗＣｖＴｅｘ（Ｗ＋Ｖ＝６０））である。
Figure 0006613142
図２９は、実験例５−５，７−１〜７−５におけるＣの組成比とスイッチング閾値電圧との関係を表したものである。図２９から、ＴｅＳｉからなるスイッチ層を備えたスイッチ素子は、Ｃを加えることによってスイッチング閾値電圧が上昇することがわかった。Ｃの組成比が５０原子％（Ｓｉの約８３％をＣに置換）までスイッチング閾値電圧を向上させることができた。これは、Ｃの添加によりスイッチ層を構成するカルコゲナイドのアモルファス構造が安定化したことによると考えられる。なお、ここではＳｉおよびＣの合計組成比を６０原子％としたが、この値に限定されるものではない。ＳｉおよびＣの最適な合計組成比は５０原子％以上８０原子％以下であると推察される。以上のことから、ＳｉおよびＣの両方を含有するスイッチ層（ＳｉｗＣｖＴｅｘ）における各元素の好適な組成範囲（原子％）は、Ｓｉは１０≦ｗ≦８０，Ｃは１０≦ｖ≦６５およびＴｅは２０≦ｘ≦５０（但し、５０≦ｗ＋ｖ≦８０）である。なお、上記組成範囲はスイッチ素子のサイズや素子構造にもよるため必ずしも限定されない。
図３０は、実験例７−２，７−６〜７−１３における窒素流量比とスイッチング閾値電圧との関係を表したものである。実験例７−６〜７−１３は、実験例７−２（Ｔｅ４０Ｓｉ３０Ｃ３０）に流量比を変えてＮを添加したものである。実験２−４におけるＳｉＴｅカルコゲナイド層へのＮの添加と同様に、ＴｅＳｉＣカルコゲナイド層へＮを添加し、その添加量（流量比）を増やすことによってスイッチング閾値電圧が徐々に増大することがわかった。この高いスイッチング閾値電圧は、窒素流量比が２５％程度まで維持することができた。窒素流量比が２５％におけるスイッチ層内におけるＮの組成比は約４０原子％であった。なお、２５％を超える窒素流量比では膜剥がれが生じた。
図３１は、実験例７−２，７−１４〜７−１８における酸素流量比とスイッチング閾値電圧との関係を表したものである。実験例７−１４〜７−１８は、実験例７−２（Ｔｅ４０Ｓｉ３０Ｃ３０）に流量比を変えてＯを添加したものである。実験２−４におけるＳｉＴｅカルコゲナイド層へのＯの添加と同様に、ＴｅＳｉＣカルコゲナイド層へＯを添加し、その添加量（流量比）を増やすことによってスイッチング閾値電圧が徐々に増大することがわかった。この高いスイッチング閾値電圧は、酸素流量比が１０％程度まで維持することができた。酸素流量比が１０％におけるスイッチ層内におけるＯの組成比は３５原子％であった。なお、１０％を超える酸素流量比では膜剥がれが生じた。
上記のようにＮまたはＯを添加したことによるスイッチング閾値電圧の増大は、スイッチ層を構成するカルコゲナイドのアモルファス構造が安定化したためと考えられる。また、これに加えて、スイッチ層に含有されているＳｉがＮやＯと結合して分散したことによってスイッチ層の絶縁性が向上したためと考えられる。
なお、ここには示していないが、スイッチ層へは窒素および酸素の両方を添加しても同様の効果が得られる。また、実験２−４では、窒素あるいはＯを添加した場合には、これら元素を加えなかった場合よりもＳｉおよびＴｅの好適な組成範囲が広がったことから、ＢおよびＣの両方を含有したスイッチ層（（ＳｉｗＣｖＴｅｘ）ＯｙＮｚ）においてもＮあるいはＯを添加することでその好適な組成範囲は広がると推察される。以上のことから、（ＳｉｗＣｖＴｅｘ）ＯｙＮｚによって構成されるスイッチ層における各元素の好適な組成範囲（原子％）は、Ｓｉは１０≦ｗ≦８０，Ｃは０≦ｖ≦６５，Ｔｅは２０≦ｘ≦７０，Ｏは０≦ｙ≦３５およびＮは０≦ｚ≦４０（但し、３０≦ｗ＋ｖ≦８０、および０≦ｙ＋ｚ≦４０）である。なお、上記組成範囲はスイッチ素子のサイズや素子構造にもよるため必ずしも限定されない。
（実験２−７）
次に、スイッチ層がＴｅ，ＢおよびＳｉ（さらに、ＮあるいはＯ）からなるサンプル（実験例８−１〜８−１９）を作製し、そのスイッチング閾値電圧を測定した。表１１は、各サンプル（実験例８−１〜８−１９）の組成比をまとめたものである。これらサンプルを用いて、スイッチ層の組成と、スイッチング閾値電圧との関係を検証し、図３２〜図３４に示した。なお、実験例８−１〜８−１９は、実験例３−５におけるＢの一部をＳｉに置き換えたもの（ＢｕＳｉｗＴｅｘ（Ｕ＋Ｗ＝６０））である。
Figure 0006613142
図３２は、実験例３−４，８−１〜８−５におけるＳｉの組成比とスイッチング閾値電圧との関係を表したものである。図３２から、ＴｅＢからなるスイッチ層を備えたスイッチ素子は、Ｓｉを加えることによってスイッチング閾値電圧が上昇することがわかった。特に、Ｓｉの組成比が５０原子％（Ｂの約８３％をＳｉに置換）までスイッチング閾値電圧を向上させることができた。これは、Ｓｉの添加によりスイッチ層を構成するカルコゲナイドのアモルファス構造が安定化したことによると考えられる。なお、ここではＢおよびＳｉの合計組成比を６０原子％としたが、この値に限定されるものではない。（実験２−２）のＢＴｅ系の結果から、ＢおよびＳｉの最適な合計組成比は５０原子％以上９０原子％以下であると推察される。以上のことから、ＢおよびＳｉの両方を含有するスイッチ層（ＢｕＳｉｗＴｅｘ）における各元素の好適な組成範囲（原子％）は、Ｂは１０≦ｕ≦８０，Ｓｉは１０≦ｗ≦６５およびＴｅは１０≦ｘ≦５０（但し、５０≦ｕ＋ｗ≦９０）である。なお、上記組成範囲はスイッチ素子のサイズや素子構造にもよるため必ずしも限定されない。
図３３は、実験例８−３，８−７〜８−１４における窒素流量比とスイッチング閾値電圧との関係を表したものである。実験例８−７〜８−１４は、実験例８−３（Ｔｅ４０Ｂ３０Ｓｉ３０）に流量比を変えてＮを添加したものである。実験２−２，２−４におけるＢＴｅカルコゲナイド層およびＳｉＴｅカルコゲナイド層へのＮの添加と同様に、ＴｅＢＳｉカルコゲナイド層へＮを添加し、その添加量（流量比）を増やすことによってスイッチング閾値電圧が徐々に増大することがわかった。この高いスイッチング閾値電圧は、窒素流量比が２０％程度まで維持することができた。窒素流量比が２０％におけるスイッチ層内におけるＮの組成比は４０原子％であった。
図３４は、実験例８−３，８−１５〜８−１８における酸素流量比とスイッチング閾値電圧との関係を表したものである。実験例８−１５〜８−１８は、実験例８−３（Ｔｅ４０Ｂ３０Ｓｉ３０）に流量比を変えてＮを添加したものである。実験２−２におけるＢＴｅカルコゲナイド層へのＯの添加と同様に、ＴｅＢＳｉカルコゲナイド層へＯを添加し、その添加量（流量比）を増やすことによってスイッチング閾値電圧が徐々に増大することがわかった。この高いスイッチング閾値電圧は、酸素流量比が１０％程度まで維持することができた。酸素流量比が１０％におけるスイッチ層内における酸素（Ｏ）の組成比は３５原子％であった。
上記ＮまたはＯを添加したことによるスイッチング閾値電圧の増大は、スイッチ層を構成するカルコゲナイドのアモルファス構造が安定化したためと考えられる。また、これに加えて、スイッチ層に含有されているＢやＳｉがＮやＯと結合して分散したことによってスイッチ層の絶縁性が向上したためと考えられる。
なお、ここには示していないが、スイッチ層へはＮおよびＯの両方を添加しても同様の効果が得られた。また、実験２−２および実験２−４では、ＮあるいはＯを添加した場合には、これら元素を加えなかった場合よりもＢ，ＳｉおよびＴｅの好適な組成範囲が広がったことから、ＢおよびＳｉの両方を含有したスイッチ層（（ＢｕＳｉｗＴｅｘ）ＯｙＮｚ）においてもＮあるいはＯを添加することでその好適な組成範囲は広がると推察される。以上のことから、（ＢｕＳｉｗＴｅｘ）ＯｙＮｚによって構成されるスイッチ層における各元素の好適な組成範囲（原子％）は、Ｂは１０≦ｕ≦９０，Ｓｉは０≦ｗ≦６５，Ｔｅは１０≦ｖ≦７０，Ｏは０≦ｙ≦３５およびＮは０≦ｚ≦４０（但し、３０≦ｕ＋ｗ≦９０、０≦ｙ＋ｚ≦４０）である。なお、上記組成範囲はスイッチ素子のサイズや素子構造にもよるため必ずしも限定されない。
（実験２−８）
次に、スイッチ層がＴｅ，Ｂ，ＣおよびＳｉ（さらに、ＮあるいはＯ）からなるサンプル（実験例９−１〜９−１４）を作製し、そのリーク電流およびスイッチング閾値電圧を測定した。表１２は、各サンプル（実験例９−１〜９−１４）の組成比，各サンプルのリーク電流およびスイッチング閾値電圧をまとめたものである。表１２から、各サンプル全てにおいて良好なリーク電流およびスイッチング閾値電圧が得られた。特に、ＴｅＢＣＳｉからなるカルコゲナイド層にＮあるいはＯを添加することによってリーク電流を大きく低減することができ、スイッチング閾値電圧を向上させることができた。また、実験例９−１４からわかるようにＮおよびＯは共存していてもかまわない。
Figure 0006613142
上記実験２−２〜２−７および本実験結果をまとめると、Ｔｅ，Ｂ，ＣおよびＳｉ（さらに、Ｎあるいは／およびＯ）を含むスイッチ層（（ＢｕＣｖＳｉｗＴｅｘ）ＯｙＮｚ）における各元素の好適な組成範囲（原子％）は、Ｂは０≦ｕ≦９０，Ｃは０≦ｖ≦６５，Ｓｉは０≦ｗ≦６５，Ｔｅは１０≦ｘ≦７０，Ｏは０≦ｙ≦３５およびＮは０≦ｚ≦４０（但し、３０≦ｕ＋ｖ＋ｗ≦９０、０≦ｙ＋ｚ≦４０）である。なお、上記組成範囲はスイッチ素子のサイズや素子構造にもよるため必ずしも限定されない。
また、カルコゲン元素はＴｅのみでなく、Ｔｅ，Ｓｅ，Ｓのいずれかとしても、同様な効果が発現することが推定できることから、Ｚ＝Ｔｅ，Ｓｅ，Ｓとした場合でも、（（ＢｕＣｖＳｉｗＺｘ）ＯｙＮｚ）における各元素の好適な組成範囲（原子％）は、Ｂは０≦ｕ≦９０，Ｃは０≦ｖ≦６５，Ｓｉは０≦ｗ≦６５，Ｔｅは１０≦ｘ≦７０，Ｏは０≦ｙ≦３５およびＮは０≦ｚ≦４０（但し、３０≦ｕ＋ｖ＋ｗ≦９０）である。なお、上記組成範囲はスイッチ素子のサイズや素子構造にもよるため必ずしも限定されない。
（実験３：密着性）
次に、サンプルを作製し、そのリーク電流，スイッチング閾値電圧およびスイッチ層の密着性の評価を行った。スイッチ層の密着性はテープ試験により判定した。具体的には、下部電極，スイッチ層および上部電極を、例えば、ＴｉＮ／ＭｇＴｅ／Ｗとしてベタ膜で形成し、各線の長さが約１０ｍｍになるように格子状に傷を付けて傷上にテープを貼り、このテープを剥がした際の膜剥れの有無を観察した。
（実験３−１）
まず、スイッチ層がＴｅおよびＭｇからなるサンプル（実験例１０−１〜１０−５）を作製し、そのリーク電流およびスイッチング閾値電圧を測定すると共に、上記方法を用いて密着性を評価した。表１３は、各サンプル（実験例１０−１〜１０−５）の組成比，リーク電流，スイッチング閾値電圧および膜剥れに対する評価をまとめたものである。なお、膜剥れが見られなかった場合をＡ、一部（テープ貼り付け面積の１０％以下）に膜剥れが見られた場合をＢ、テープ貼り付け面積の１０％以上が剥れた場合をＣとした。表１３から、実験例１０−１，１０−２では全面での膜剥れは見られなかったものの、一部に膜剥れが観察された。
Figure 0006613142
なお、スイッチ層がＭｇＴｅからなるスイッチ素子でも良好なスイッチ特性を示した。但し、表１３からわかるように、スイッチ層中のＭｇの組成比が少なすぎる（例えば、２０原子％以下）場合には、リーク電流が大きくなると共に、スイッチング閾値電圧も小さい。一方で、Ｍｇの組成比が５０原子％を超えると膜剥れが顕著になり、正常な測定ができなかった。よって、スイッチ層をＭｇＴｅ系カルコゲナイド材料によって形成する際のＭｇの好適な組成範囲は、３０原子％以上４０原子％以下であることいえる。
（実験３−２）
次に、ＭｇＴｅからなるスイッチ層にＢ，ＣあるいはＳｉを添加したサンプル（実験例１１−１〜１１−１７）を作製し、そのスイッチング閾値電圧および密着性を評価した。表１４は、各サンプル（実験例１１−１〜１１−１７）の組成比，スイッチング閾値電圧および膜剥れに対する評価をまとめたものである。
Figure 0006613142
実験３−１におけるＭｇＴｅからなるサンプルでは、２Ｖ以上のスイッチング閾値電圧が得られる組成（実験例１０−２，１０−３）では膜剥れが生じていたが、本実験では膜剥れの発生を低減できた。即ち、Ｂ，Ｃ，Ｓｉを添加することでスイッチ層の密着性を改善させつつ、スイッチング閾値電圧を向上させることができることがわかった。以上の結果から、Ｍｇ，Ｔｅ，Ｂを含むスイッチ層（ＭｇｔＢｕＴｅｘ）における各元素の好適な組成範囲（原子％）は、少なくともＢが４０原子％以上含まれていることが望ましいことから、Ｂは４０≦ｕ≦９０となる。Ｍｇの組成比が大きい場合にはスイッチング閾値電圧を大きくすることが可能であるが、大きくなりすぎると膜剥がれが見られたことから、Ｍｇは０≦ｔ≦３０となる。また、Ｔｅの組成比が小さくなりすぎるとＯＴＳ現象が見られなくなるため、１０％以上であることが好ましい。よって、Ｔｅは１０≦ｘ≦５０である。
（実験３−３）
次に、ＭｇＴｅＢからなるスイッチ層にＮあるいはＯを添加したサンプル（実験例１２−１〜１２−１１）を作製し、そのスイッチング閾値電圧および密着性を評価した。表１５は、各サンプル（実験例１２−１〜１２−１１）の組成比，リーク電流，スイッチング閾値電圧および膜剥れに対する評価をまとめたものである。
Figure 0006613142
実験例１２−１〜１２−１１は、実験例１１−６（Ｔｅ４０Ｍｇ２０Ｂ４０）にＮあるいはＯを流量比を変えて添加したものである。表１５からわかるように、ＴｅＭｇＢカルコゲナイド層にＮを添加した場合には、窒素流量比が２％以上１０％以下まで膜剥れは生じなかった。即ち、密着性の改善が見られた。また、リーク電流の改善もみられた。よって、ＴｅＭｇＢカルコゲナイド層にＮを添加する際の好適な窒素流量比は２％以上１０％以下であることがわかった。なお、上記窒素流量比によってリアクティブスパッタを行った際のスイッチ層中のＮの組成比は５原子％以上２５原子％以下となる。また、ＴｅＭｇＢカルコゲナイド層にＯを添加した場合には、酸素流量比が１％以上５％以下まで膜剥れおよびリーク電流の改善がみられた。よって、ＴｅＭｇＢカルコゲナイド層にＯを添加する際の好適な酸素流量比は１％以上５％以下であることがわかった。なお、上記酸素流量比によってリアクティブスパッタを行った際のスイッチ層中のＯの組成比は５原子％以上２５原子％以下と推定できる。以上のことから、Ｍｇ，Ｔｅ，ＢおよびＮ（あるいはＯ）を含むスイッチ層（（ＭｇｔＢｕＴｅｘ）ＯｙＮｚ）における各元素の好適な組成範囲（原子％）は、Ｍｇは０≦ｔ≦３０，Ｂは４０≦ｕ≦６０，Ｔｅは１０≦ｘ≦５０，Ｏは５≦ｙ≦２５およびＮは５≦ｚ≦２５であり、５≦ｙ＋ｚ≦２５である。
更に、上記実験２−２〜２−７，３−１で示したように、ＢはＣやＳｉに置き換えることが可能である。よって、スイッチ層を（ＭｇｔＢｕＣｖＳｉｗＴｅｘ）ＯｙＮｚとした場合における各元素の好適な組成比（原子％）は、Ｍｇは０≦ｔ≦３０，ＢｕＣｖＳｉｗは４０≦ｕ＋ｖ＋ｗ≦９０，Ｔｅは１０≦ｘ≦５０，Ｏは５≦ｙ≦２５およびＮは５≦ｚ≦２５であり、窒素および酸素の両方を添加する場合には５≦ｙ＋ｚ≦２５である。
（実験３−４）
次に、ＴｅＢＮ（あるいはＴｅＢＯ）からなるスイッチ層にＭｇ以外の金属元素（Ｍ）を添加したサンプル（実験例１３−１〜１３−８）を作製し、そのスイッチング閾値電圧および密着性を評価した。表１６は、各サンプル（実験例１３−１〜１３−８）の組成比，リーク電流，スイッチング閾値電圧および膜剥れに対する評価をまとめたものである。
Figure 0006613142
表１６からわかるように、スイッチ層に添加する金属元素（Ｍ）は、Ｍｇ以外にＡｌ，Ｇａ，Ｙを用いてもよいことがわかった。上記金属元素以外としては、Ｙが希土類元素であることから、ランタノイド希土類元素も同様が動作をすると考えられる。また。Ｍｇと同様な特性を有するＣａ，Ｓｒ等のアルカリ土類金属元素でも同様な動作が得られると推察される。
更に、上記実験２−２〜２−７，３−１で示したように、ＢはＣやＳｉに置き換えることが可能である。よって、金属元素（Ｍ）をＭｇ，Ａｌ，Ｇａ，Ｙとし、スイッチ層を（ＭｔＢｕＣｖＳｉｗＴｅｘ）ＯｙＮｚとした場合の各元素の好適な組成範囲（原子％）は、Ｍは０≦ｔ≦３０，ＢｕＣｖＳｉｗは４０≦ｕ＋ｖ＋ｗ≦９０，Ｔｅは１０≦ｘ≦５０，ＯおよびＮは５≦ｙ＋ｚ≦２５といえる。
なお、本実験では、スイッチ層を半金属の軽元素（Ｂ，ＣあるいはＳｉ）および金属元素（Ｍ；Ｍｇ，Ａｌ，Ｇａ，Ｙ等）を含むカルコゲナイドを用いたが、本発明の趣旨を逸脱しない範囲で、これら元素のほかに公知のＯＴＳ材料で用いられるＧｅ，Ａｓ，Ｓｎ等を添加してもよい。その際の公知の材料（Ｋ）を含むスイッチ層（ＫｓＭｔＢｕＣｖＳｉｗＴｅｘ）ＯｙＮｚにおける、Ｋの組成範囲（原子％）は０≦ｓ≦１０とすることが好ましい。
また、本実験では、カルコゲン元素としてＴｅを用いたがこれに限らず、ＳｅやＳと置換してもよい。例えば、実験３において、ＺをＴｅ，Ｓｅ，Ｓとし、スイッチ層（（ＭｔＢｕＣｖＳｉｗＺｘ）ＯｙＮｚ）とした場合の各元素の好適な組成範囲（原子％）、Ｍは０≦ｔ≦３０，ＢｕＣｖＳｉｗは４０≦ｕ＋ｖ＋ｗ≦９０，Ｚは１０≦ｘ≦５０，ＯおよびＮは５≦ｙ＋ｚ≦２５となる。
（実験４：酸化膜の追加）
上記実験１〜３で述べたスイッチ素子は、スイッチ層と電極（下部電極あるいは上部電極）との間に高抵抗層（高抵抗層５０）を組み合わせて用いてもよい。サンプル（実験例１４−１〜１４−６）は下部電極とスイッチ層との間に、高抵抗層として、例えば、ＳｉＯｘ等の酸化膜（あるいは窒化膜）を形成したものである。表１７は、各サンプル（実験例１４−１〜１４−６）の高抵抗層およびスイッチ層の組成比，スイッチング閾値電圧およびリーク電流をまとめたものである。
Figure 0006613142
表１７からわかるように、下部電極とスイッチ層との間に高抵抗層を形成することによってスイッチング閾値電圧を増大させつつ、リーク電流を低減することができた。また、実験例１４−４のように、一般的な酸化物よりも絶縁性の劣る窒化物を用いても膜厚を調整することでより良好な効果が得られることがわかった。なお、高抵抗層の材料は、絶縁性の高い膜を形成することができれば上記以外に材料を用いて形成しても同様の効果が得られることは容易に推察される。
なお、上記第１〜第３の実施の形態，変形例および実施例において記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）第１電極と、前記第１電極に対向配置された第２電極と、前記第１電極と前記第２電極との間に設けられると共に、テルル（Ｔｅ），セレン（Ｓｅ）および硫黄（Ｓ）から選ばれる少なくとも１種のカルコゲン元素、ホウ素（Ｂ）からなる第１元素、ならびに、酸素（Ｏ）および窒素（Ｎ）の少なくとも一方からなる第２元素のうち、少なくとも前記カルコゲン元素および前記第１元素を含むスイッチ層とを備えたスイッチ素子。
（２）前記スイッチ層は、非晶質相と結晶相との相変化を伴うことなく、印加電圧を所定の閾値電圧以上とすることにより低抵抗状態に、前記閾値電圧未満に減少させることにより高抵抗状態に変化する、前記（１）乃至（）のいずれか１つ１に記載のスイッチ素子。
（３）前記スイッチ層は、炭素（Ｃ）およびケイ素（Ｓｉ）のうちの少なくとも１種をさらに含む、前記（１）または（２）に記載のスイッチ素子。
（４）前記スイッチ層は、ＢＴｅ，ＢＣＴｅ，ＢＳｉＴｅ，ＢＣＳｉＴｅ，ＢＴｅＮ，ＢＣＴｅＮ，ＢＳｉＴｅＮ，ＢＣＳｉＴｅＮ，ＢＴｅＯ，ＢＣＴｅＯ，ＢＳｉＴｅＯ，ＢＣＳｉＴｅＯ，ＢＴｅＯＮ，ＢＣＴｅＯＮ，ＢＳｉＴｅＯＮおよびＢＣＳｉＴｅＯＮのうちのいずれかの組成を含む、前記（１）乃至（３）のいずれか１つに記載のスイッチ素子。
（５）前記スイッチ層の組成比（原子％）は、（ＢｕＴｅｘ）ＯｙＮｚ（３０≦ｕ≦９０，１０≦ｘ≦７０，０≦ｙ≦３５および０≦ｚ≦４０または０≦ｙ＋ｚ≦４０）である、前記（１）乃至（４）のいずれか１つに記載のスイッチ素子。
（６）前記スイッチ層の組成比（原子％）は、（ＢｕＣｖＴｅｘ）ＯｙＮｚ（１０≦ｕ≦９０，０≦ｖ≦６５，０≦ｘ≦７０，０≦ｙ≦３５，０≦ｚ≦４０（但し、３０≦ｕ＋ｖ≦９０、０≦ｙ＋ｚ≦４０））である、前記（１）乃至（４）のいずれか１つに記載のスイッチ素子。
（７）前記スイッチ層の組成比（原子％）は、（ＢｕＳｉｗＴｅｘ）ＯｙＮｚ（１０≦ｕ≦９０，０≦ｗ≦６５，１０≦ｘ≦７０，０≦ｙ≦３５および０≦ｚ≦４０（但し、３０≦ｕ＋ｗ≦９０、０≦ｙ＋ｚ≦４０））である、前記（１）乃至（４）のいずれか１つに記載のスイッチ素子。
（８）前記スイッチ層の組成比（原子％）は、（ＢｕＣｖＳｉｗＴｅｘ）ＯｙＮｚ（０≦ｕ≦９０，０≦ｖ≦６５，０≦ｗ≦６５，１０≦ｘ≦７０，０≦ｙ≦３５および０≦ｚ≦４０（但し、３０≦ｕ＋ｖ＋ｗ≦９０、０≦ｙ＋ｚ≦４０））である、前記（１）乃至（４）のいずれか１つに記載のスイッチ素子。
（９）前記スイッチ層の組成比（原子％）は、（ＢｕＣｖＳｉｗＺｘ）ＯｙＮｚ（２０≦ｘ≦５０，４０≦ｕ＋ｖ＋ｗ≦６０，５≦ｙ≦２５および５≦ｚ≦２５、５≦ｙ＋ｚ≦２５（但し、Ｚ＝（Ｔｅ，Ｓｅ，Ｓ）））である、前記（１）乃至（４）のいずれか１つに記載のスイッチ素子。
（１０）前記スイッチ層は、マグネシウム（Ｍｇ），カルシウム（Ｃａ），ストロンチウム（Ｓｒ），アルミニウム（Ａｌ）およびガリウム（Ｇａ）から選ばれる少なくとも１種を含む、前記（１）乃至（４）のいずれか１つに記載のスイッチ素子。
（１１）前記スイッチ層の組成比（原子％）は、（ＭｔＢｕＣｖＳｉｗＴｅｘ）ＯｙＮｚ（０≦ｔ≦３０，４０≦ｕ＋ｖ＋ｗ≦９０，１０≦ｘ≦５０，５≦ｙ≦２５および５≦ｚ≦２５但しＯおよびＮは５≦ｙ＋ｚ≦２５（但し、Ｍ＝Ｍｇ，Ｚｎ，Ｃａ，Ｓｒ，Ａｌ，Ｇａ））である、前記（１０）に記載のスイッチ素子。
（１２）前記スイッチ層の組成比（原子％）は、（ＭｔＢｕＣｖＳｉｗＺｘ）ＯｙＮｚ（０≦ｔ≦３０，１０≦ｘ≦５０，４０≦ｕ＋ｖ＋ｗ≦９０，５≦ｙ≦２５および５≦ｚ≦２５但し、ＯおよびＮは５≦ｙ＋ｚ≦２５、また、（Ｍ＝（Ｍｇ，Ｚｎ，Ｃａ，Ｓｒ，Ａｌ，Ｇａ），Ｚ＝（Ｔｅ，Ｓｅ，Ｓ）））である、前記（１０）に記載のスイッチ素子。
（１３）前記スイッチ層は、前記第１電極側および前記第２電極側うちの少なくとも一方の面に高抵抗層を有する、前記（１）乃至（１２）のいずれか１つに記載のスイッチ素子。
（１４）前記高抵抗層は、アルミニウム（Ａｌ），ケイ素（Ｓｉ），マグネシウム（Ｍｇ），ハフニウム（Ｈｆ）および希土類金属元素の酸化物，窒化物あるいは酸窒化物を少なくとも１種含む、前記（１３）に記載のスイッチ素子。
（１５）前記スイッチ層の膜厚は、５ｎｍ以上１００ｎｍ以下である、前記（１）乃至（１４）のいずれか１つに記載のスイッチ素子。
（１６）記憶素子および該記憶素子に直接接続されたスイッチ素子を含むメモリセルを複数備え、前記スイッチ素子は、第１電極と、前記第１電極に対向配置された第２電極と、前記第１電極と前記第２電極との間に設けられると共に、テルル（Ｔｅ），セレン（Ｓｅ）および硫黄（Ｓ）から選ばれる少なくとも１種のカルコゲン元素、ホウ素（Ｂ）からなる第１元素、ならびに、酸素（Ｏ）および窒素（Ｎ）の少なくとも一方からなる第２元素のうち、少なくとも前記カルコゲン元素および前記第１元素を含むスイッチ層とを有する記憶装置。
（１７）前記記憶素子は前記スイッチ素子の前記第１電極と前記第２電極との間に記憶層を有する、前記（１６）に記載の記憶装置。
（１８）前記記憶層はテルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素を含むイオン源層と、抵抗変化層とを含む、前記（１７）に記載の記憶装置。
（１９）前記記憶層および前記スイッチ層は前記第１電極と前記第２電極との間に第３電極を介して積層されている、前記（１７）または（１８）に記載の記憶装置。
（２０）前記記憶層および前記スイッチ層は前記抵抗変化層を介して積層されている、前記（１８）に記載の記憶装置。
（２１）前記スイッチ素子は、前記第１電極側および前記第２電極側うちの少なくとも一方の面に高抵抗層を有し、前記記憶層および前記スイッチ層は前記高抵抗層を介して積層されている、前記（１７）乃至（２０）のいずれか１つに記載の記憶装置。
（２２）前記記憶層はテルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素を含むイオン源層と、抵抗変化層とを含み、
前記スイッチ層の前記高抵抗層は、前記抵抗変化層を兼ねている、前記（２１）に記載の記憶装置。
（２３）複数の行ラインおよび複数の列ラインを有し、前記複数の行ラインと複数の列ラインとの各交差領域付近に前記メモリセルが配置されている、前記（１６）乃至（２２）のいずれか１つに記載の記憶装置。
（２４）前記記憶層は、遷移金属酸化物からなる抵抗変化層、相変化型メモリ層、磁気抵抗変化型メモリ層のいずれかである、前記（１７）乃至（２３）のいずれか１つに記載の記憶装置。
（２５）第１電極と、前記第１電極に対向配置された第２電極と、前記第１電極と前記第２電極との間に設けられると共に、テルル（Ｔｅ），セレン（Ｓｅ）および硫黄（Ｓ）から選ばれる少なくとも１種のカルコゲン元素と、マグネシウム（Ｍｇ），カルシウム（Ｃａ）およびストロンチウム（Ｓｒ）から選ばれる少なくとも１種とを含むスイッチ層とを備えたスイッチ素子。
（２６）前記スイッチ層は、窒素（Ｎ）および酸素（Ｏ）のうちの少なくとも一方を含む、前記（２５）に記載のスイッチ素子。
（２７）前記スイッチ層に含まれる窒素（Ｎ）および酸素（Ｏ）はいずれも５原子％以上２５原子％以下である、前記（２６）に記載のスイッチ素子。
（２８）第１電極と、前記第１電極に対向配置された第２電極と、前記第１電極と前記第２電極との間に設けられ、ＣＴｅＮ，ＣＴｅＯおよびＣＴｅＯＮのうちのいずれかの組成を有すると共に、組成比（原子％）が（ＣｖＴｅｘ）ＯｙＮｚ（３０≦ｖ≦６０，４０≦ｘ≦７０，０≦ｙ≦１５および０≦ｚ≦２０または０≦ｙ＋ｚ≦２０）を満たしているスイッチ層とを備えたスイッチ素子。
本出願は、日本国特許庁において２０１４年１月１７日に出願された日本特許出願番号２０１４−７２６４号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (28)

  1. 第１電極と、
    前記第１電極に対向配置された第２電極と、
    前記第１電極と前記第２電極との間に設けられると共に、テルル（Ｔｅ），セレン（Ｓｅ）および硫黄（Ｓ）から選ばれる少なくとも１種のカルコゲン元素、ホウ素（Ｂ）からなる第１元素、ならびに、酸素（Ｏ）および窒素（Ｎ）の少なくとも一方からなる第２元素のうち、少なくとも前記カルコゲン元素および前記第１元素を含むスイッチ層と
    を備えたスイッチ素子。
  2. 前記スイッチ層は、非晶質相と結晶相との相変化を伴うことなく、印加電圧を所定の閾値電圧以上とすることにより低抵抗状態に、前記閾値電圧未満に減少させることにより高抵抗状態に変化する、請求項１に記載のスイッチ素子。
  3. 前記スイッチ層は、炭素（Ｃ）およびケイ素（Ｓｉ）のうちの少なくとも１種をさらに含む、請求項１に記載のスイッチ素子。
  4. 前記スイッチ層は、ＢＴｅ，ＢＣＴｅ，ＢＳｉＴｅ，ＢＣＳｉＴｅ，ＢＴｅＮ，ＢＣＴｅＮ，ＢＳｉＴｅＮ，ＢＣＳｉＴｅＮ，ＢＴｅＯ，ＢＣＴｅＯ，ＢＳｉＴｅＯ，ＢＣＳｉＴｅＯ，ＢＴｅＯＮ，ＢＣＴｅＯＮ，ＢＳｉＴｅＯＮおよびＢＣＳｉＴｅＯＮのうちのいずれかの組成を含む、請求項１に記載のスイッチ素子。
  5. 前記スイッチ層の組成比（原子％）は、（ＢｕＴｅｘ）ＯｙＮｚ（３０≦ｕ≦９０，１０≦ｘ≦７０，０≦ｙ≦３５および０≦ｚ≦４０または０≦ｙ＋ｚ≦４０）である、請求項１に記載のスイッチ素子。
  6. 前記スイッチ層の組成比（原子％）は、（ＢｕＣｖＴｅｘ）ＯｙＮｚ（１０≦ｕ≦９０，０≦ｖ≦６５，０≦ｘ≦７０，０≦ｙ≦３５，０≦ｚ≦４０（但し、３０≦ｕ＋ｖ≦９０、０≦ｙ＋ｚ≦４０））である、請求項１に記載のスイッチ素子。
  7. 前記スイッチ層の組成比（原子％）は、（ＢｕＳｉｗＴｅｘ）ＯｙＮｚ（１０≦ｕ≦９０，０≦ｗ≦６５，１０≦ｘ≦７０，０≦ｙ≦３５および０≦ｚ≦４０（但し、３０≦ｕ＋ｗ≦９０、０≦ｙ＋ｚ≦４０））である、請求項１に記載のスイッチ素子。
  8. 前記スイッチ層の組成比（原子％）は、（ＢｕＣｖＳｉｗＴｅｘ）ＯｙＮｚ（０≦ｕ≦９０，０≦ｖ≦６５，０≦ｗ≦６５，１０≦ｘ≦７０，０≦ｙ≦３５および０≦ｚ≦４０（但し、３０≦ｕ＋ｖ＋ｗ≦９０、０≦ｙ＋ｚ≦４０））である、請求項１に記載のスイッチ素子。
  9. 前記スイッチ層の組成比（原子％）は、（ＢｕＣｖＳｉｗＺｘ）ＯｙＮｚ（２０≦ｘ≦５０，４０≦ｕ＋ｖ＋ｗ≦６０，５≦ｙ≦２５および５≦ｚ≦２５、５≦ｙ＋ｚ≦２５（但し、Ｚ＝（Ｔｅ，Ｓｅ，Ｓ）））である、請求項１に記載のスイッチ素子。
  10. 前記スイッチ層は、マグネシウム（Ｍｇ），カルシウム（Ｃａ），ストロンチウム（Ｓｒ），アルミニウム（Ａｌ）およびガリウム（Ｇａ）から選ばれる少なくとも１種を含む、請求項１に記載のスイッチ素子。
  11. 前記スイッチ層の組成比（原子％）は、（ＭｔＢｕＣｖＳｉｗＴｅｘ）ＯｙＮｚ（０≦ｔ≦３０，４０≦ｕ＋ｖ＋ｗ≦９０，１０≦ｘ≦５０，５≦ｙ≦２５および５≦ｚ≦２５但しＯおよびＮは５≦ｙ＋ｚ≦２５（但し、Ｍ＝Ｍｇ，Ｚｎ，Ｃａ，Ｓｒ，Ａｌ，Ｇａ））である、請求項１０に記載のスイッチ素子。
  12. 前記スイッチ層の組成比（原子％）は、（ＭｔＢｕＣｖＳｉｗＺｘ）ＯｙＮｚ（０≦ｔ≦３０，１０≦ｘ≦５０，４０≦ｕ＋ｖ＋ｗ≦９０，５≦ｙ≦２５および５≦ｚ≦２５但し、ＯおよびＮは５≦ｙ＋ｚ≦２５、また、（Ｍ＝（Ｍｇ，Ｚｎ，Ｃａ，Ｓｒ，Ａｌ，Ｇａ），Ｚ＝（Ｔｅ，Ｓｅ，Ｓ）））である、請求項１０に記載のスイッチ素子。
  13. 前記スイッチ層は、前記第１電極側および前記第２電極側うちの少なくとも一方の面に高抵抗層を有する、請求項１に記載のスイッチ素子。
  14. 前記高抵抗層は、アルミニウム（Ａｌ），ケイ素（Ｓｉ），マグネシウム（Ｍｇ），ハフニウム（Ｈｆ）および希土類金属元素の酸化物，窒化物あるいは酸窒化物を少なくとも１種含む、請求項１３に記載のスイッチ素子。
  15. 前記スイッチ層の膜厚は、５ｎｍ以上１００ｎｍ以下である、請求項１に記載のスイッチ素子。
  16. 記憶素子および該記憶素子に直接接続されたスイッチ素子を含むメモリセルを複数備え、
    前記スイッチ素子は、
    第１電極と、
    前記第１電極に対向配置された第２電極と、
    前記第１電極と前記第２電極との間に設けられると共に、テルル（Ｔｅ），セレン（Ｓｅ）および硫黄（Ｓ）から選ばれる少なくとも１種のカルコゲン元素、ホウ素（Ｂ）からなる第１元素、ならびに、酸素（Ｏ）および窒素（Ｎ）の少なくとも一方からなる第２元素のうち、少なくとも前記カルコゲン元素および前記第１元素を含むスイッチ層と
    を有する記憶装置。
  17. 前記記憶素子は前記スイッチ素子の前記第１電極と前記第２電極との間に記憶層を有する、請求項１６に記載の記憶装置。
  18. 前記記憶層はテルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素を含むイオン源層と、抵抗変化層とを含む、請求項１７に記載の記憶装置。
  19. 前記記憶層および前記スイッチ層は前記第１電極と前記第２電極との間に第３電極を介して積層されている、請求項１７に記載の記憶装置。
  20. 前記記憶層および前記スイッチ層は前記抵抗変化層を介して積層されている、請求項１８に記載の記憶装置。
  21. 前記スイッチ素子は、前記第１電極側および前記第２電極側うちの少なくとも一方の面に高抵抗層を有し、前記記憶層および前記スイッチ層は前記高抵抗層を介して積層されている、請求項１７に記載の記憶装置。
  22. 前記記憶層はテルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素を含むイオン源層と、抵抗変化層とを含み、
    前記スイッチ層の前記高抵抗層は、前記抵抗変化層を兼ねている、請求項２１に記載の記憶装置。
  23. 複数の行ラインおよび複数の列ラインを有し、前記複数の行ラインと複数の列ラインとの各交差領域付近に前記メモリセルが配置されている、請求項１６に記載の記憶装置。
  24. 前記記憶層は、遷移金属酸化物からなる抵抗変化層、相変化型メモリ層、磁気抵抗変化型メモリ層のいずれかである、請求項１７に記載の記憶装置。
  25. 第１電極と、
    前記第１電極に対向配置された第２電極と、
    前記第１電極と前記第２電極との間に設けられると共に、テルル（Ｔｅ），セレン（Ｓｅ）および硫黄（Ｓ）から選ばれる少なくとも１種のカルコゲン元素と、マグネシウム（Ｍｇ），カルシウム（Ｃａ）およびストロンチウム（Ｓｒ）から選ばれる少なくとも１種とを含むスイッチ層と
    を備えたスイッチ素子。
  26. 前記スイッチ層は、窒素（Ｎ）および酸素（Ｏ）のうちの少なくとも一方を含む、請求項２５に記載のスイッチ素子。
  27. 前記スイッチ層に含まれる窒素（Ｎ）および酸素（Ｏ）はいずれも５原子％以上２５原子％以下である、請求項２６に記載のスイッチ素子。
  28. 第１電極と、
    前記第１電極に対向配置された第２電極と、
    前記第１電極と前記第２電極との間に設けられ、ＣＴｅＮ，ＣＴｅＯおよびＣＴｅＯＮのうちのいずれかの組成を有すると共に、組成比（原子％）が（ＣｖＴｅｘ）ＯｙＮｚ（３０≦ｖ≦６０，４０≦ｘ≦７０，０≦ｙ≦１５および０≦ｚ≦２０または０≦ｙ＋ｚ≦２０）を満たしているスイッチ層と
    を備えたスイッチ素子。
JP2015557792A 2014-01-17 2015-01-07 スイッチ素子および記憶装置 Active JP6613142B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014007264 2014-01-17
JP2014007264 2014-01-17
PCT/JP2015/050209 WO2015107945A1 (ja) 2014-01-17 2015-01-07 スイッチ素子および記憶装置

Publications (2)

Publication Number Publication Date
JPWO2015107945A1 JPWO2015107945A1 (ja) 2017-03-23
JP6613142B2 true JP6613142B2 (ja) 2019-11-27

Family

ID=53542835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015557792A Active JP6613142B2 (ja) 2014-01-17 2015-01-07 スイッチ素子および記憶装置

Country Status (5)

Country Link
US (1) US10084017B2 (ja)
JP (1) JP6613142B2 (ja)
KR (1) KR102297252B1 (ja)
TW (1) TWI653628B (ja)
WO (1) WO2015107945A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023074609A1 (ja) 2021-10-27 2023-05-04 国立研究開発法人産業技術総合研究所 アモルファス材料及びクロスポイント型メモリ

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102488896B1 (ko) * 2015-03-31 2023-01-17 소니 세미컨덕터 솔루션즈 가부시키가이샤 스위치 소자 및 기억 장치
US10134470B2 (en) * 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US10693062B2 (en) 2015-12-08 2020-06-23 Crossbar, Inc. Regulating interface layer formation for two-terminal memory
JP6505619B2 (ja) * 2016-02-09 2019-04-24 株式会社東芝 超格子メモリ及びクロスポイント型メモリ装置
JP2017224688A (ja) * 2016-06-14 2017-12-21 ソニー株式会社 回路素子、記憶装置、電子機器、回路素子への情報の書き込み方法、および回路素子からの情報の読み出し方法
KR102532201B1 (ko) * 2016-07-22 2023-05-12 삼성전자 주식회사 메모리 소자
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US9786345B1 (en) * 2016-09-16 2017-10-10 Micron Technology, Inc. Compensation for threshold voltage variation of memory cell components
CN109716507A (zh) * 2016-10-04 2019-05-03 索尼半导体解决方案公司 开关装置、存储设备和存储器系统
TWI622159B (zh) * 2017-01-26 2018-04-21 財團法人工業技術研究院 隨機存取記憶體結構
KR102295524B1 (ko) * 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자
JP2019054171A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 記憶装置
KR102465179B1 (ko) 2018-01-18 2022-11-08 에스케이하이닉스 주식회사 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
CN111771274A (zh) * 2018-03-02 2020-10-13 索尼半导体解决方案公司 开关元件、存储装置和存储器系统
JP7416382B2 (ja) * 2018-07-10 2024-01-17 国立研究開発法人産業技術総合研究所 積層構造体及びその製造方法並びに半導体デバイス
EP3621122B1 (en) * 2018-09-04 2021-11-17 IMEC vzw Memory selector, memory cell and random access memory
KR102618880B1 (ko) * 2018-09-13 2023-12-29 삼성전자주식회사 스위칭 소자, 가변 저항 메모리 장치 및 그의 제조방법
KR20200041031A (ko) 2018-10-11 2020-04-21 삼성전자주식회사 가변 저항 메모리 소자
JP2020145364A (ja) 2019-03-08 2020-09-10 キオクシア株式会社 記憶装置
JP2020150082A (ja) 2019-03-12 2020-09-17 キオクシア株式会社 記憶装置
US20200295083A1 (en) * 2019-03-15 2020-09-17 Macronix International Co., Ltd. Barrier layer for selector devices and memory devices using same
JP7426119B2 (ja) * 2019-03-26 2024-02-01 ナノブリッジ・セミコンダクター株式会社 非線形抵抗素子、スイッチング素子、非線形抵抗素子の製造方法
JP7255853B2 (ja) * 2019-03-27 2023-04-11 ナノブリッジ・セミコンダクター株式会社 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法
CN112018232A (zh) * 2019-05-31 2020-12-01 中国科学院上海微系统与信息技术研究所 一种选通管材料及包含选通管材料的选通管单元
JP2021048258A (ja) 2019-09-18 2021-03-25 キオクシア株式会社 抵抗変化素子
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11158787B2 (en) 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
JP2021103749A (ja) * 2019-12-25 2021-07-15 キオクシア株式会社 抵抗変化素子
JP2021150316A (ja) 2020-03-16 2021-09-27 キオクシア株式会社 セレクタ及び不揮発性記憶装置
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
JPWO2021201171A1 (ja) 2020-04-01 2021-10-07
CN111584710B (zh) * 2020-04-10 2023-09-26 中国科学院上海微系统与信息技术研究所 一种ots材料、选通器单元及其制备方法
CN113571635A (zh) * 2020-09-16 2021-10-29 中国科学院上海微系统与信息技术研究所 选通管材料、选通管单元及制备方法、存储器结构
JP2022051104A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 スイッチング素子
US11818899B2 (en) * 2020-11-03 2023-11-14 Samsung Electronics Co., Ltd. Semiconductor device including layers with different chalcogen compounds and semiconductor apparatus including the same
KR20230020815A (ko) * 2021-08-04 2023-02-13 삼성전자주식회사 스위칭 소자 및 이를 포함하는 메모리 소자
KR102519204B1 (ko) * 2021-09-17 2023-04-05 연세대학교 산학협력단 칼코겐화물의 양이온 치환을 통한 임계 전압의 조절 방법
CN113945232B (zh) * 2021-10-15 2022-04-22 广东绿展科技有限公司 电阻式传感器及其制备方法
KR20230077877A (ko) * 2021-11-26 2023-06-02 연세대학교 산학협력단 저항층을 포함하는 다중 레벨의 선택 소자
US20240015987A1 (en) * 2022-07-08 2024-01-11 Macronix International Co., Ltd. Multi-layer ovonic threshold switch (ots) for switching devices and memory devices using the same
CN115867122A (zh) * 2022-11-28 2023-03-28 深圳大学 一种阈值开关材料、阈值开关器件及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687830B2 (en) * 2004-09-17 2010-03-30 Ovonyx, Inc. Phase change memory with ovonic threshold switch
US20080042119A1 (en) * 2005-08-09 2008-02-21 Ovonyx, Inc. Multi-layered chalcogenide and related devices having enhanced operational characteristics
US7414883B2 (en) * 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
US20100165716A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics S.R.L. Nonvolatile memory with ovonic threshold switches
JP5420436B2 (ja) * 2010-01-15 2014-02-19 株式会社日立製作所 不揮発性記憶装置およびその製造方法
JP5728919B2 (ja) 2010-12-09 2015-06-03 ソニー株式会社 記憶素子および記憶装置
US8642985B2 (en) * 2011-06-30 2014-02-04 Industrial Technology Research Institute Memory Cell
US8921821B2 (en) * 2013-01-10 2014-12-30 Micron Technology, Inc. Memory cells
US9312005B2 (en) * 2013-09-10 2016-04-12 Micron Technology, Inc. Accessing memory cells in parallel in a cross-point array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023074609A1 (ja) 2021-10-27 2023-05-04 国立研究開発法人産業技術総合研究所 アモルファス材料及びクロスポイント型メモリ

Also Published As

Publication number Publication date
KR20160110375A (ko) 2016-09-21
TW201535373A (zh) 2015-09-16
JPWO2015107945A1 (ja) 2017-03-23
WO2015107945A1 (ja) 2015-07-23
TWI653628B (zh) 2019-03-11
US20160336378A1 (en) 2016-11-17
KR102297252B1 (ko) 2021-09-03
US10084017B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
JP6613142B2 (ja) スイッチ素子および記憶装置
JP6791845B2 (ja) スイッチ素子および記憶装置
US10804321B2 (en) Switch device and storage unit
TWI661535B (zh) 切換裝置及儲存單元
US11462685B2 (en) Switch device, storage apparatus, and memory system incorporating boron and carbon
US10658588B2 (en) Memory cell switch device
JP6787785B2 (ja) スイッチ素子および記憶装置
JPWO2016129306A1 (ja) 選択素子およびメモリセルならびに記憶装置
US11004902B2 (en) Circuit element, storage device, electronic equipment, method of writing information into circuit element, and method of reading information from circuit element
CN111788673A (zh) 开关元件和存储装置以及存储器系统
US11522132B2 (en) Storage device and storage unit with a chalcogen element
US20200066794A1 (en) Memory cell switch device
US20210202838A1 (en) Resistance variable device
US20220093851A1 (en) Switching device and resistance variable device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191101

R150 Certificate of patent or registration of utility model

Ref document number: 6613142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150