JP2019054171A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2019054171A
JP2019054171A JP2017178415A JP2017178415A JP2019054171A JP 2019054171 A JP2019054171 A JP 2019054171A JP 2017178415 A JP2017178415 A JP 2017178415A JP 2017178415 A JP2017178415 A JP 2017178415A JP 2019054171 A JP2019054171 A JP 2019054171A
Authority
JP
Japan
Prior art keywords
layer
memory cell
resistance
conductive layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017178415A
Other languages
English (en)
Inventor
業飛 韓
Yefei Han
業飛 韓
哲 諸岡
Satoru Morooka
哲 諸岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017178415A priority Critical patent/JP2019054171A/ja
Priority to US15/909,125 priority patent/US10790443B2/en
Publication of JP2019054171A publication Critical patent/JP2019054171A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】メモリセルの破壊箇所を高抵抗にすることが可能な記憶装置を提供する。【解決手段】実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられ、半導体、又は、第１の金属酸化物を含む第１の層と、第２の金属酸化物を含む第２の層とを有する抵抗変化層と、第１の導電層と抵抗変化層との間、及び、第２の導電層と抵抗変化層との間のいずれか一方の位置に設けられた相変化層と、を備える。【選択図】図１

Description

実施形態は、記憶装置に関する。
抵抗変化型メモリは、メモリセルの抵抗変化層に電圧を印加することで電流を流し、高抵抗状態と低抵抗状態の間を遷移させる。例えば、高抵抗状態をデータ“０”、低抵抗状態をデータ“１”と定義すると、メモリセルは“０”と“１”の１ビットデータを記憶することが可能となる。高抵抗状態と低抵抗状態の間を繰り返し遷移させると、特定のメモリセルが破壊されメモリ動作が不能となる信頼性不良が生ずる。
特定のメモリセルが破壊された際、破壊箇所は高抵抗になることが好ましい。仮に、破壊箇所が低抵抗になると、破壊箇所に流れるリーク電流が他のメモリセルの誤動作の要因となるからである。
特開２０１６−２２５３６４号公報
実施形態の目的は、メモリセルの破壊箇所を高抵抗にすることが可能な記憶装置を提供することにある。
実施形態の記憶装置は、第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に設けられ、半導体、又は、第１の金属酸化物を含む第１の層と、第２の金属酸化物を含む第２の層とを有する抵抗変化層と、前記第１の導電層と前記抵抗変化層との間、及び、前記第２の導電層と前記抵抗変化層との間のいずれか一方の位置に設けられた相変化層と、を備える。
第１の実施形態の記憶装置のメモリセルの模式断面図。 第１の実施形態の記憶装置のブロック図。 比較形態の記憶装置のメモリセルの模式断面図。 比較形態の記憶装置の問題点の説明図。 第１の実施形態の記憶装置の作用及び効果の説明図。 第２の実施形態の記憶装置のメモリセルの模式断面図。 第３の実施形態の記憶装置のメモリセルの模式断面図。 第３の実施形態の記憶装置の作用及び効果の説明図。 第４の実施形態の記憶装置のメモリセルの模式断面図。 第５の実施形態の記憶装置のメモリセルの模式断面図。 第５の実施形態の記憶装置の作用及び効果の説明図。 第６の実施形態の記憶装置のブロック図。 第６の実施形態の記憶装置のメモリセルアレイの等価回路図。 第６の実施形態の記憶装置のメモリセルアレイの模式断面図。 第７の実施形態の記憶装置のメモリセルアレイの模式断面図。 第８の実施形態の記憶装置のメモリセルアレイの模式断面図。 第９の実施形態の記憶装置のメモリセルアレイの模式断面図。 第１０の実施形態の記憶装置のメモリセルアレイの模式断面図。 第１１の実施形態の記憶装置のメモリセルアレイの模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
なお、本明細書中、便宜上「上部」、「下部」という用語を用いる。「上部」、「下部」とはあくまで図面内での相対的位置関係を示す用語であり、重力に対する位置関係を規定する用語ではない。
本明細書中の記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、記憶装置を構成する部材がアモルファスであるか否かは、透過型電子顕微鏡を用いた観察により、部材中に結晶粒（グレイン）が存在するか否かを確認することで判断が可能である。
以下、実施形態の記憶装置を、図面を参照して説明する。
（第１の実施形態）
第１の実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられ、半導体、又は、第１の金属酸化物を含む第１の層と、第２の金属酸化物を含む第２の層とを有する抵抗変化層と、第１の導電層と抵抗変化層との間に設けられた相変化層と、を備える。
図１は、第１の実施形態の記憶装置のメモリセルＭＣの模式断面図である。図２は、第１の実施形態の記憶装置のメモリセルアレイ１００及び周辺回路のブロック図である。図１は、図２のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセルＭＣの断面を示す。
第１の実施形態の記憶装置のメモリセルアレイ１００は、例えば、半導体基板１０１上に絶縁層を介して、複数のワード線１０４と、ワード線１０４と交差する複数のビット線１０６とを備える。ビット線１０６は、ワード線１０４の上層に設けられる。また、メモリセルアレイ１００の周囲には、周辺回路として、第１の制御回路１０８、第２の制御回路１１０、センス回路１１２が設けられる。
ワード線１０４と、ビット線１０６が交差する領域に、複数のメモリセルＭＣが設けられる。第１の実施形態の記憶装置は、クロスポイント構造を備える抵抗変化型メモリである。メモリセルＭＣは二端子の抵抗変化素子である。
複数のワード線１０４は、それぞれ、第１の制御回路１０８に接続される。また、複数のビット線１０６は、それぞれ、第２の制御回路１１０に接続される。センス回路１１２は、第１の制御回路１０８及び第２の制御回路１１０に接続される。
第１の制御回路１０８及び第２の制御回路１１０は、例えば、所望のメモリセルＭＣを選択し、そのメモリセルへのデータの書き込み、メモリセルのデータの読み出し、メモリセルのデータの消去等を行う機能を備える。データの読み出し時に、メモリセルのデータは、ワード線１０４と、ビット線１０６との間に流れる電流量として読み出される。センス回路１１２は、その電流量を判定して、データの極性を判断する機能を備える。例えば、データの“０”、“１”を判定する。
第１の制御回路１０８、第２の制御回路１１０、及び、センス回路１１２は、例えば、半導体基板１０１上に形成される半導体デバイスを用いた電子回路で構成される。
メモリセルＭＣは、図１に示すように、下部電極１０（第１の導電層）、上部電極２０（第２の導電層）、抵抗変化層３０、相変化層４０を備える。抵抗変化層３０は、高抵抗層３１（第１の層）、低抵抗層３２（第２の層）を備える。下部電極１０から上部電極２０に向けて、順に、相変化層４０、高抵抗層３１、低抵抗層３２が配置される。
下部電極１０はワード線１０４に接続される。下部電極１０は、例えば金属である。下部電極１０は、例えば、例えば、窒化チタン（ＴｉＮ）、又は、タングステン（Ｗ）である。下部電極１０自体がワード線１０４であっても構わない。
上部電極２０はビット線１０６に接続される。上部電極２０は、例えば金属である。上部電極２０は、例えば、例えば、窒化チタン（ＴｉＮ）、又は、タングステン（Ｗ）である。上部電極２０自体がビット線１０６であっても構わない。
抵抗変化層３０は、下部電極１０と上部電極２０との間に設けられる。抵抗変化層３０は、高抵抗層３１（第１の層）と低抵抗層３２（第２の層）を備える。
抵抗変化層３０は、下部電極１０から上部電極２０に向けて、順に、高抵抗層３１と低抵抗層３２が配置される。なお、下部電極１０から上部電極２０に向けて、順に、低抵抗層３２と高抵抗層３１となるように配置しても構わない。
抵抗変化層３０の厚さは、例えば、５ｎｍ以上２５ｎｍ以下である。抵抗変化層３０は、例えば、原子層堆積法（ＡＬＤ法）で形成された膜である。
高抵抗層３１は、半導体、又は、第１の金属酸化物を含む。高抵抗層３１は、例えば、アモルファスの半導体、又は、アモルファスの金属酸化物である。
高抵抗層３１は、例えば、半導体である。高抵抗層３１は、例えば、シリコン、ゲルマニウム、又は、シリコンジャーマナイドである。高抵抗層３１は、例えば、アモルファスシリコン、アモルファスゲルマニウム、アモルファスシリコンジャーマナイドである。
高抵抗層３１は、例えば、第１の金属酸化物である。第１の金属酸化物は、例えば、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、及び、ニオブ（Ｎｂ）から成る群から選ばれる少なくとも一つの金属元素を含む。高抵抗層３１は、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化タンタル、酸化ニオブ、又は、これらの化合物である。
高抵抗層３１の膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。
低抵抗層３２は、高抵抗層３１と上部電極２０との間に設けられる。
低抵抗層３２は、第２の金属酸化物を含む。第２の金属酸化物は、例えば、チタン（Ｔｉ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、及び、タングステン（Ｗ）から成る群から選ばれる少なくとも一つの金属元素を含む。低抵抗層３２は、例えば、酸化チタン、酸化ニオブ、酸化タンタル、又は、酸化タングステンである。例えば、第２の金属酸化物は第１の金属酸化物と異なる。低抵抗層３２は、高抵抗層３１と電気抵抗が異なる同一種類の金属酸化物であっても構わない。例えば、高抵抗層３１がアモルファスの酸化チタンであり、低抵抗層３２が結晶化した酸化チタンであっても構わない。
低抵抗層３２は、高抵抗層３１よりも抵抗率が低い。低抵抗層３２の少なくとも一部は結晶質である。低抵抗層３２は、例えば、多結晶である。低抵抗層３２の第２の金属酸化物は結晶化することにより抵抗率が低下する。低抵抗層３２の金属酸化物の結晶化割合は、高抵抗層３１の第１の金属酸化物の結晶化割合よりも高い。金属酸化物の結晶化割合は、例えば、ＴＥＭにより測定することが可能である。
低抵抗層３２の膜厚は、例えば、３ｎｍ以上１５ｎｍ以下である。
抵抗変化層３０に電圧を印加し電流を流すことで、抵抗変化層３０が高抵抗状態から低抵抗状態へ、あるいは、低抵抗状態から高抵抗状態へと変化する。高抵抗状態から低抵抗状態への変化は、例えば、セット動作と称される。低抵抗状態から高抵抗状態への変化は、例えば、リセット動作と称される。高抵抗状態から低抵抗状態へ変化させる際に抵抗変化層３０に印加される電圧はセット電圧、低抵抗状態から高抵抗状態へ変化させる際に抵抗変化層３０に印加される電圧はリセット電圧と称される。
抵抗変化層３０への電圧の印加により、低抵抗層３２の中の酸素欠損量（酸素空孔量）が変化する。低抵抗層３２の中の酸素欠損量の変化に伴い抵抗変化層３０の導電性が変化する。低抵抗層３２は、いわゆる、空孔変調伝導性酸化物（Ｖａｃａｎｃｙ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ）である。
例えば、高抵抗状態をデータ“０”、低抵抗状態をデータ“１”と定義する。メモリセルＭＣは“０”と“１”の１ビットデータを記憶することが可能となる。
相変化層４０は、下部電極１０（第１の導電層）と抵抗変化層３０との間に設けられる。相変化層４０は、下部電極１０と高抵抗層３１との間に設けられる。相変化層４０は、多結晶である。相変化層４０は、例えば、７００℃以下の加熱と急冷によりアモルファス化し抵抗率が高くなるという特性を備える。相変化層４０は加熱と急冷により低抵抗の多結晶相から高抵抗のアモルファス相に相変化する特性を備える。
相変化層４０は、例えば、カルコゲン（第１６族元素）を含む化合物である。相変化層４０は、例えば、アンチモン（Ｓｂ）、及び、テルル（Ｔｅ）を含む化合物である。相変化層４０は、例えば、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、スズ（Ｓｎ）、リン（Ｐ）、アンチモン（Ｓｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、カドミウム（Ｃｄ）、ハフニウム（Ｈｆ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素と、アンチモン（Ｓｂ）、及び、テルル（Ｔｅ）を含む化合物である。相変化層４０は、例えば、上記少なくとも一つの元素を含むＳｂ−Ｔｅ系化合物である。
相変化層４０は、例えば、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、及び、テルル（Ｔｅ）を含む化合物である。相変化層４０は、例えば、ＧｅＴｅ−Ｓｂ２Ｔｅ３擬二元化合物である。相変化層４０は、例えば、Ｇｅ２Ｓｂ２Ｔｅ５、又は、Ｇｅ２ＳｂＴｅ２である。
相変化層４０は、例えば、インジウム（Ｉｎ）、ゲルマニウム（Ｇｅ）、及び、テルル（Ｔｅ）を含む化合物である。相変化層４０は、例えば、Ｉｎ−Ｇｅ−Ｔｅ系化合物である。
相変化層４０は、例えば、シリコン（Ｓｉ）、アンチモン（Ｓｂ）、及び、テルル（Ｔｅ）を含む化合物である。相変化層４０は、例えば、Ｓｉ−Ｓｂ−Ｔｅ系化合物である。
相変化層４０は、例えば、原子層堆積法（ＡＬＤ法）により成膜することが可能である。
次に、第１の実施形態の記憶装置の作用及び効果について説明する。
酸素欠損量の変化を用いて抵抗変化層３０の導電性を変化させる抵抗変化型メモリでは、セット動作とリセット動作の繰り返しにより、特定のメモリセルが破壊されメモリ動作が不能となる信頼性不良が生ずる。特定のメモリセルが破壊された際、破壊箇所には高抵抗になることが好ましい。仮に、破壊箇所が低抵抗になると、破壊箇所に流れるリーク電流が他のメモリセルの誤動作の要因となるからである。
図３は、比較形態の記憶装置のメモリセルＭＣの模式断面図である。相変化層４０を備えない点で第１の実施形態のメモリセルＭＣと異なっている。
図４は、比較形態の記憶装置の問題点の説明図である。図４は、破壊が生じ信頼性不良となった特定のメモリセルＭＣの模式断面図である。
破壊が生じたメモリセルＭＣでは、繰り返し印加された電圧により低抵抗なフィラメント３０ａが形成されると考えられる。破壊箇所が、フィラメント３０ａの存在により常時低抵抗となることでメモリセルＭＣが不良になると考えられる。フィラメント３０ａは、例えば、電極等から移動してきた金属、または、酸素欠損である。
例えば、破壊したメモリセルＭＣのフィラメント３０ａに大きなリーク電流が流れると、破壊したメモリセルＭＣと同一のワード線ＷＬ又はビット線ＢＬに接続されるメモリセルＭＣに、誤書き込みや誤読み出し等の誤動作が生じるおそれがある。
図５は、第１の実施形態の記憶装置の作用及び効果の説明図である。図５は、破壊が生じ信頼性不良となった特定のメモリセルＭＣの模式断面図である。第１の実施形態の記憶装置では、下部電極１０と高抵抗層３１との間に、相変化層４０が設けられる。
破壊が生じたメモリセルＭＣでは、比較形態の場合と同様、低抵抗なフィラメント３０ａが形成される。低抵抗なフィラメント３０ａが形成された瞬間には、フィラメント３０ａに大電流が流れ、大量のジュール熱が局所的に発生すると考えられる。破壊箇所の温度は７００℃以上になる可能性がある。
高温になった相変化層４０は融解し急冷することで多結晶相からアモルファス相４０ａに変化する。アモルファス相４０ａは高抵抗である。したがって、メモリセルＭＣの破壊箇所を高抵抗にすることが可能となる。よって、破壊したメモリセルＭＣに流れるリーク電流が抑制され、破壊したメモリセルＭＣと同一のワード線ＷＬ又はビット線ＢＬに接続されるメモリセルＭＣの誤動作が抑制される。
破壊したメモリセルＭＣには、高抵抗のアモルファス相４０ａを迂回して高抵抗層３１と相変化層４０の多結晶相の部分を流れる電流パスも存在し得る。しかし、高抵抗層３１の抵抗率は高いため大きなリーク電流がこの電流パスを通って流れることはない。
高抵抗層３１は、成膜の容易性、膜の安定性、抵抗変化層３０の抵抗値の適正化の観点から、アモルファスシリコンであることが好ましい。
低抵抗層３２は、成膜の容易性、膜の安定性、抵抗変化層３０の高抵抗状態と低抵抗状態の抵抗比を大きくする観点から、酸化チタンであることが好ましい。
第１の実施形態によれば、メモリセルＭＣの破壊箇所を高抵抗にすることが可能となる。よって、メモリセルＭＣの誤動作が抑制される。
（第２の実施形態）
第２の実施形態の記憶装置は、相変化層が第２の導電層と抵抗変化層との間に設けられる点で第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については記述を省略する。
図６は、第２の実施形態の記憶装置のメモリセルＭＣの模式断面図である。
メモリセルＭＣは、図６に示すように、下部電極１０（第１の導電層）、上部電極２０（第２の導電層）、抵抗変化層３０、相変化層４０を備える。抵抗変化層３０は、高抵抗層３１（第１の層）、低抵抗層３２（第２の層）を備える。下部電極１０から上部電極２０に向けて、順に、高抵抗層３１、低抵抗層３２、相変化層４０が配置される。
相変化層４０は、上部電極２０（第２の導電層）と抵抗変化層３０との間に設けられる。相変化層４０は、上部電極２０と低抵抗層３２との間に設けられる。
相変化層４０は、多結晶である。相変化層４０は、例えば、７００℃以下の加熱と急冷によりアモルファス化し抵抗率が高くなるという特性を備える。相変化層４０は加熱と冷却により低抵抗の多結晶相から高抵抗のアモルファス相に相変化する特性を備える。
第２の実施形態によれば、第１の実施形態同様、メモリセルＭＣの破壊箇所を高抵抗にすることが可能となる。よって、メモリセルＭＣの誤動作が抑制される。
（第３の実施形態）
第３の実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられ、半導体、又は、第１の金属酸化物を含む第１の層と、第２の金属酸化物を含む第２の層とを有する抵抗変化層と、第１の導電層と抵抗変化層との間に設けられ、融点が７００℃以下の金属層と、を備える。
第３の実施形態の記憶装置は、相変化層に代えて、金属層を有する点以外は、第１の実施形態と同様である。以下、第１の実施形態と重複する内容については一部記述を省略する。
図７は、第３の実施形態の記憶装置のメモリセルＭＣの模式断面図である。
メモリセルＭＣは、図７に示すように、下部電極１０（第１の導電層）、上部電極２０（第２の導電層）、抵抗変化層３０、金属層５０を備える。抵抗変化層３０は、高抵抗層３１（第１の層）、低抵抗層３２（第２の層）を備える。下部電極１０から上部電極２０に向けて、順に、金属層５０、高抵抗層３１、低抵抗層３２が配置される。
金属層５０は、下部電極１０（第１の導電層）と抵抗変化層３０との間に設けられる。金属層５０は、下部電極１０と高抵抗層３１との間に設けられる。金属層５０は、融点が７００℃以下である。
金属層５０は、例えば、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、マグネシウム（Ｍｇ）、又は、鉛（Ｐｂ）である。金属層５０は、例えば、ＡＬＤ法又は気相成長法（ＣＶＤ法）により成膜することが可能である。
図８は、第３の実施形態の作用及び効果の説明図である。図８は、破壊が生じ信頼性不良となった特定のメモリセルＭＣの模式断面図である。
破壊が生じたメモリセルＭＣでは、低抵抗なフィラメント３０ａが形成されると考えられる。低抵抗なフィラメント３０ａが形成された瞬間には、フィラメント３０ａに大電流が流れ、大量のジュール熱が局所的に発生すると考えられる。破壊箇所の温度は７００℃以上になる可能性がある。
高温になった金属層５０は、融点に達すると融解し急冷されることでボイド（空洞）５０ａが形成される。これは、金属層５０が融解により体積膨張し、凝固の際に体積が縮小するためである。例えば、金属層５０がアルミニウムの場合、凝固により体積が約１２％減少する。
ボイド５０ａは高抵抗である。したがって、メモリセルＭＣの破壊箇所を高抵抗にすることが可能となる。よって、破壊したメモリセルＭＣに流れるリーク電流が抑制され、破壊したメモリセルＭＣと同一のワード線ＷＬ又はビット線ＢＬに接続されるメモリセルＭＣの誤動作が抑制される。
高抵抗のボイド５０ａを迂回して高抵抗層３１と金属層５０を流れる電流パスも存在し得る。しかし、高抵抗層３１の抵抗率は高いため大きなリーク電流がこの電流パスを通って流れることはない。
第３の実施形態によれば、メモリセルＭＣの破壊箇所を高抵抗にすることが可能となる。よって、メモリセルＭＣの誤動作が抑制される。
（第４の実施形態）
第４の実施形態の記憶装置は、金属層が第２の導電層と抵抗変化層との間に設けられる点で第３の実施形態と異なっている。以下、第３の実施形態と重複する内容については一部記述を省略する。
図９は、第４の実施形態の記憶装置のメモリセルＭＣの模式断面図である。
メモリセルＭＣは、図９に示すように、下部電極１０（第１の導電層）、上部電極２０（第２の導電層）、抵抗変化層３０、金属層５０を備える。抵抗変化層３０は、高抵抗層３１（第１の層）、低抵抗層３２（第２の層）を備える。下部電極１０から上部電極２０に向けて、順に、高抵抗層３１、低抵抗層３２、金属層５０が配置される。
金属層５０は、上部電極２０（第２の導電層）と抵抗変化層３０との間に設けられる。金属層５０は、上部電極２０と低抵抗層３２との間に設けられる。金属層５０は、融点が７００℃以下である。
第４の実施形態によれば、第３の実施形態同様、メモリセルＭＣの破壊箇所を高抵抗にすることが可能となる。よって、メモリセルＭＣの誤動作が抑制される。
（第５の実施形態）
第５の実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられ、半導体を含む第１の層と、金属酸化物を含む第２の層とを有する抵抗変化層と、第１の導電層と抵抗変化層との間、及び、第２の導電層と抵抗変化層との間のいずれか一方の位置に設けられ、第１の層に接し、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、プラチナ（Ｐｔ）、及び、タングステン（Ｗ）から成る群から選ばれる一つの金属である金属層と、を備える。
第５の実施形態の記憶装置は、相変化層に代えて、金属層を有する点以外は、第１の実施形態と同様である。以下、第１の実施形態と重複する内容については記述を省略する。
図１０は、第５の実施形態の記憶装置のメモリセルＭＣの模式断面図である。
メモリセルＭＣは、図１０に示すように、下部電極１０（第１の導電層）、上部電極２０（第２の導電層）、抵抗変化層３０、金属層６０を備える。抵抗変化層３０は、高抵抗層３１（第１の層）、低抵抗層３２（第２の層）を備える。下部電極１０から上部電極２０に向けて、順に、金属層６０、高抵抗層３１、低抵抗層３２が配置される。
金属層６０は、下部電極１０（第１の導電層）と抵抗変化層３０との間に設けられる。金属層６０は、下部電極１０と高抵抗層３１との間に設けられる。金属層６０は、高抵抗層３１（第１の層）に接する。
金属層６０は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、プラチナ（Ｐｔ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、銅（Ｃｕ）、及び、タングステン（Ｗ）から成る群から選ばれる一つの金属である。上記金属は、７００℃以下の温度で金属半導体化合物を形成する。金属層５０は、例えば、ＡＬＤ法又は気相成長法（ＣＶＤ法）により成膜することが可能である。
図１１は、第５の実施形態の作用及び効果の説明図である。図１１は、破壊が生じ信頼性不良となった特定のメモリセルＭＣの模式断面図である。
破壊が生じたメモリセルＭＣでは、低抵抗なフィラメント３０ａが形成されると考えられる。低抵抗なフィラメント３０ａが形成された瞬間には、フィラメント３０ａに大電流が流れ、大量のジュール熱が局所的に発生すると考えられる。破壊箇所の温度は７００℃以上になる可能性がある。
高温になった金属層６０と高抵抗層３１の半導体が反応し、金属半導体化合物６２が形成される。金属半導体化合物６２が形成されることで、ボイド（空洞）６２ａが形成される。これは、金属半導体化合物６２の体積が、反応した金属層６０と高抵抗層３１の半導体の体積よりも小さいことによる。
例えば、金属層６０がチタン（Ｔｉ）であり、高抵抗層３１がアモルファスシリコンである場合、チタンシリサイド（ＴｉＳｉ２）が形成されることにより、体積が約２６％減少する。
ボイド６２ａは高抵抗である。したがって、メモリセルＭＣの破壊箇所を高抵抗にすることが可能となる。よって、破壊したメモリセルＭＣに流れるリーク電流が抑制され、同一のワード線ＷＬ又はビット線ＢＬに接続されるメモリセルＭＣの誤動作が抑制される。
第５の実施形態によれば、メモリセルＭＣの破壊箇所を高抵抗にすることが可能となる。よって、メモリセルＭＣの誤動作が抑制される。
（第６の実施形態）
第６の実施形態の記憶装置は、メモリセルアレイが三次元構造を備える点で、第１の実施形態と異なる。したがって、第１の実施形態と重複する内容については一部記述を省略する。
図１２は、第６の実施形態の記憶装置のブロック図である。図１３は、第６の実施形態の記憶装置のメモリセルアレイの等価回路図である。第６の実施形態のメモリセルアレイは、メモリセルＭＣが立体的に配置された三次元構造を備える。第６の実施形態の記憶装置は、抵抗変化型メモリである。メモリセルＭＣは二端子の抵抗変化素子である。
図１２に示すように、記憶装置は、メモリセルアレイ２１０、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、制御回路２２１を備える。
また、図１３に示すように、メモリセルアレイ２１０内には、複数のメモリセルＭＣが立体的に配置される。図１３中、破線で囲まれた領域が１個のメモリセルＭＣに対応する。
メモリセルアレイ２１０は、例えば、複数のワード線ＷＬ（ＷＬ１１、ＷＬ１２、ＷＬ１３、ＷＬ２１、ＷＬ２２、ＷＬ２３）と複数のビット線ＢＬ（ＢＬ１１、ＢＬ１２、ＢＬ２１、ＢＬ２２）を備える。ワード線ＷＬはｘ方向に伸長する。ビット線ＢＬはｚ方向に伸長する。ワード線ＷＬとビット線ＢＬは垂直に交差する。ワード線ＷＬとビット線ＢＬとの交差部に、メモリセルＭＣが配置される。
複数のワード線ＷＬは、ローデコーダ回路２１４に電気的に接続される。複数のビット線ＢＬは、センスアンプ回路２１５に接続される。複数のビット線ＢＬとセンスアンプ回路２１５との間には選択トランジスタＳＴ（ＳＴ１１、ＳＴ２１、ＳＴ１２、ＳＴ２２）とグローバルビット線ＧＢＬ（ＧＢＬ１、ＧＢＬ２）が設けられる。
ローデコーダ回路２１４は、入力されたローアドレス信号に従ってワード線ＷＬを選択する機能を備える。ワード線ドライバ回路２１２は、ローデコーダ回路２１４によって選択されたワード線ＷＬに所定の電圧を印加する機能を備える。
カラムデコーダ回路２１７は、入力されたカラムアドレス信号に従ってビット線ＢＬを選択する機能を備える。センスアンプ回路２１５は、カラムデコーダ回路２１７によって選択されたビット線ＢＬに所定の電圧を印加する機能を備える。また、選択されたワード線ＷＬと選択されたビット線ＢＬとの間に流れる電流を検知して増幅する機能を備える。
制御回路２２１は、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、図示しないその他の回路を制御する機能を備える。
ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、制御回路２２１などの回路は、例えば、図示しない半導体層を用いたトランジスタや配線層によって構成される。
図１４は、第６の実施形態の記憶装置のメモリセルアレイ２１０の模式断面図である。図１４は、メモリセルアレイ２１０のｙｚ断面図である。図１４中、破線で囲まれた領域が、１個のメモリセルＭＣである。
メモリセルアレイ２１０は、ワード線ＷＬ１１（第１の導電層）、ワード線ＷＬ１２、ワード線ＷＬ２１、ワード線ＷＬ２２、ビット線ＢＬ１１（第２の導電層）、抵抗変化層３０、相変化層４０、層間絶縁層７０を備える。抵抗変化層３０は、高抵抗層３１（第１の層）、低抵抗層３２（第２の層）を備える。ワード線ＷＬ１１からビット線ＢＬ１１に向けて、順に、相変化層４０、高抵抗層３１、低抵抗層３２が配置される。
相変化層４０は、多結晶である。相変化層４０は、例えば、７００℃以下の加熱と急冷によりアモルファス化し抵抗率が高くなるという特性を備える。相変化層４０は加熱と急冷により低抵抗の多結晶相から高抵抗のアモルファス相に相変化する特性を備える。
相変化層４０は、例えば、カルコゲン（第１６族元素）を含む化合物である。相変化層４０は、例えば、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）を含む化合物である。相変化層４０は、例えば、Ｇｅ２Ｓｂ２Ｔｅ５である。
第６の実施形態によれば、三次元構造を備えることにより、第１の実施形態の効果に加え、記憶装置の集積度が向上するという効果が得られる。
（第７の実施形態）
第７の実施形態の記憶装置は、ワード線ＷＬ１１とビット線ＢＬ１１との間の、相変化層４０、高抵抗層３１、低抵抗層３２の配置順序が逆である点で、第６の実施形態と異なる。したがって、第６の実施形態と重複する内容については一部記述を省略する。
図１５は、第７の実施形態の記憶装置のメモリセルアレイ２１０の模式断面図である。図１５は、メモリセルアレイ２１０のｙｚ断面図である。図１５中、破線で囲まれた領域が、１個のメモリセルＭＣである。
メモリセルアレイ２１０は、ワード線ＷＬ１１（第１の導電層）、ワード線ＷＬ１２、ワード線ＷＬ２１、ワード線ＷＬ２２、ビット線ＢＬ１１（第２の導電層）、抵抗変化層３０、相変化層４０、層間絶縁層７０を備える。抵抗変化層３０は、高抵抗層３１（第１の層）、低抵抗層３２（第２の層）を備える。ワード線ＷＬ１１からビット線ＢＬ１１に向けて、順に、低抵抗層３２、高抵抗層３１、相変化層４０が配置される。
第７の実施形態によれば、第６の実施形態と同様の効果が得られる。
（第８の実施形態）
第８の実施形態の記憶装置は、メモリセルアレイが三次元構造を備える点で、第３の実施形態と異なる。したがって、第３の実施形態と重複する内容については一部記述を省略する。また、メモリセルアレイの三次元構造については第６の実施形態と同様である。したがって、第６の実施形態と重複する内容については一部記述を省略する。
図１６は、第８の実施形態の記憶装置のメモリセルアレイ２１０の模式断面図である。図１６は、メモリセルアレイ２１０のｙｚ断面図である。図１６中、破線で囲まれた領域が、１個のメモリセルＭＣである。
メモリセルアレイ２１０は、ワード線ＷＬ１１（第１の導電層）、ワード線ＷＬ１２、ワード線ＷＬ２１、ワード線ＷＬ２２、ビット線ＢＬ１１（第２の導電層）、抵抗変化層３０、金属層５０、層間絶縁層７０を備える。抵抗変化層３０は、高抵抗層３１（第１の層）、低抵抗層３２（第２の層）を備える。ワード線ＷＬ１１からビット線ＢＬ１１に向けて、順に、金属層５０、高抵抗層３１、低抵抗層３２が配置される。
金属層５０は、ワード線ＷＬ１１と抵抗変化層３０との間に設けられる。金属層５０は、ワード線ＷＬ１１と高抵抗層３１との間に設けられる。金属層５０は、融点が７００℃以下である。
金属層５０は、例えば、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、又は、鉛（Ｐｂ）である。
第８の実施形態によれば、三次元構造を備えることにより、第３の実施形態の効果に加え、記憶装置の集積度が向上するという効果が得られる。
（第９の実施形態）
第９の実施形態の記憶装置は、ワード線ＷＬ１１とビット線ＢＬ１１との間の、金属層５０、高抵抗層３１、低抵抗層３２の配置順序が逆である点で、第８の実施形態と異なる。したがって、第８の実施形態と重複する内容については一部記述を省略する。
図１７は、第９の実施形態の記憶装置のメモリセルアレイ２１０の模式断面図である。図１７は、メモリセルアレイ２１０のｙｚ断面図である。図１７中、破線で囲まれた領域が、１個のメモリセルＭＣである。
メモリセルアレイ２１０は、ワード線ＷＬ１１（第１の導電層）、ワード線ＷＬ１２、ワード線ＷＬ２１、ワード線ＷＬ２２、ビット線ＢＬ１１（第２の導電層）、抵抗変化層３０、金属層５０、層間絶縁層７０を備える。抵抗変化層３０は、高抵抗層３１（第１の層）、低抵抗層３２（第２の層）を備える。ワード線ＷＬ１１からビット線ＢＬ１１に向けて、順に、低抵抗層３２、高抵抗層３１、金属層５０が配置される。
第９の実施形態によれば、第８の実施形態と同様の効果が得られる。
（第１０の実施形態）
第１０の実施形態の記憶装置は、メモリセルアレイが三次元構造を備える点で、第５の実施形態と異なる。したがって、第５の実施形態と重複する内容については一部記述を省略する。また、メモリセルアレイの三次元構造については第６の実施形態と同様である。したがって、第６の実施形態と重複する内容については一部記述を省略する。
図１８は、第１０の実施形態の記憶装置のメモリセルアレイ２１０の模式断面図である。図１８は、メモリセルアレイ２１０のｙｚ断面図である。図１８中、破線で囲まれた領域が、１個のメモリセルＭＣである。
メモリセルアレイ２１０は、ワード線ＷＬ１１（第１の導電層）、ワード線ＷＬ１２、ワード線ＷＬ２１、ワード線ＷＬ２２、ビット線ＢＬ１１（第２の導電層）、抵抗変化層３０、金属層６０、層間絶縁層７０を備える。抵抗変化層３０は、高抵抗層３１（第１の層）、低抵抗層３２（第２の層）を備える。ワード線ＷＬ１１からビット線ＢＬ１１に向けて、順に、金属層６０、高抵抗層３１、低抵抗層３２が配置される。金属層６０は、高抵抗層３１に接する。
金属層６０は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、プラチナ（Ｐｔ）、及び、タングステン（Ｗ）から成る群から選ばれる一つの金属である。上記金属は、７００℃以下の温度で金属半導体化合物を形成する。
第１０の実施形態によれば、三次元構造を備えることにより、第５の実施形態の効果に加え、記憶装置の集積度が向上するという効果が得られる。
（第１１の実施形態）
第１１の実施形態の記憶装置は、ワード線ＷＬ１１とビット線ＢＬ１１との間の、金属層６０、高抵抗層３１、低抵抗層３２の配置順序が逆である点で、第１０の実施形態と異なる。したがって、第１０の実施形態と重複する内容については一部記述を省略する。
図１９は、第１１の実施形態の記憶装置のメモリセルアレイ２１０の模式断面図である。図１９は、メモリセルアレイ２１０のｙｚ断面図である。図１９中、破線で囲まれた領域が、１個のメモリセルＭＣである。
メモリセルアレイ２１０は、ワード線ＷＬ１１（第１の導電層）、ワード線ＷＬ１２、ワード線ＷＬ２１、ワード線ＷＬ２２、ビット線ＢＬ１１（第２の導電層）、抵抗変化層３０、金属層６０、層間絶縁層７０を備える。抵抗変化層３０は、高抵抗層３１（第１の層）、低抵抗層３２（第２の層）を備える。ワード線ＷＬ１１からビット線ＢＬ１１に向けて、順に、低抵抗層３２、高抵抗層３１、金属層６０が配置される。
第１１の実施形態によれば、第１０の実施形態と同様の効果が得られる。
第１ないし第１１に実施形態では、相変化層４０、金属層５０、又は、金属層６０が、第１の導電層と抵抗変化層３０との間、及び、第２の導電層と抵抗変化層３０との間のいずれか一方に位置する場合を例に説明した。しかし、相変化層４０、金属層５０、又は、金属層６０が、第１の導電層と抵抗変化層３０との間、及び、第２の導電層と抵抗変化層３０との間の両方に位置する形態とすることも可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 下部電極（第１の導電層）
２０ 上部電極（第２の導電層）
３０ 抵抗変化層
３１ 高抵抗層（第１の層）
３２ 低抵抗層（第２の層）
４０ 相変化層
５０ 金属層
６０ 金属層
ＷＬ１１ ワード線（第１の導電層）
ＢＬ１１ ビット線（第２の導電層）

Claims (5)

  1. 第１の導電層と、
    第２の導電層と、
    前記第１の導電層と前記第２の導電層との間に設けられ、半導体、又は、第１の金属酸化物を含む第１の層と、第２の金属酸化物を含む第２の層とを有する抵抗変化層と、
    前記第１の導電層と前記抵抗変化層との間、及び、前記第２の導電層と前記抵抗変化層との間のいずれか一方の位置に設けられた相変化層と、
    を備える記憶装置。
  2. 前記相変化層は、ゲルマニウム（Ｇｅ）、テルル（Ｔｅ）、アンチモン（Ｓｂ）を含む請求項１記載の記憶装置。
  3. 第１の導電層と、
    第２の導電層と、
    前記第１の導電層と前記第２の導電層との間に設けられ、半導体、又は、第１の金属酸化物を含む第１の層と、第２の金属酸化物を含む第２の層とを有する抵抗変化層と、
    前記第１の導電層と前記抵抗変化層との間、及び、前記第２の導電層と前記抵抗変化層との間のいずれか一方の位置に設けられ、融点が７００℃以下の金属層と、
    を備える記憶装置。
  4. 前記金属層は、アルミニウム（Ａｌ）である請求項３記載の記憶装置。
  5. 第１の導電層と、
    第２の導電層と、
    前記第１の導電層と前記第２の導電層との間に設けられ、半導体を含む第１の層と、金属酸化物を含む第２の層とを有する抵抗変化層と、
    前記第１の導電層と前記抵抗変化層との間、及び、前記第２の導電層と前記抵抗変化層との間のいずれか一方の位置に設けられ、前記第１の層に接し、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、プラチナ（Ｐｔ）、及び、タングステン（Ｗ）から成る群から選ばれる一つの金属である金属層と、
    を備える記憶装置。



JP2017178415A 2017-09-15 2017-09-15 記憶装置 Pending JP2019054171A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017178415A JP2019054171A (ja) 2017-09-15 2017-09-15 記憶装置
US15/909,125 US10790443B2 (en) 2017-09-15 2018-03-01 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017178415A JP2019054171A (ja) 2017-09-15 2017-09-15 記憶装置

Publications (1)

Publication Number Publication Date
JP2019054171A true JP2019054171A (ja) 2019-04-04

Family

ID=65720749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017178415A Pending JP2019054171A (ja) 2017-09-15 2017-09-15 記憶装置

Country Status (2)

Country Link
US (1) US10790443B2 (ja)
JP (1) JP2019054171A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102223115B1 (ko) * 2019-09-24 2021-03-08 포항공과대학교 산학협력단 스위칭 소자 및 이를 포함하는 논리 연산 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734576B2 (en) * 2018-03-16 2020-08-04 4D-S, Ltd. Resistive memory device having ohmic contacts
US10418552B1 (en) * 2018-08-21 2019-09-17 Micron Technology, Inc. Transition metal doped germanium-antimony-tellurium (GST) memory device components and composition

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847196B2 (en) * 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
JP5919010B2 (ja) 2012-02-06 2016-05-18 株式会社日立製作所 半導体記憶装置およびその製造方法
JP6613142B2 (ja) * 2014-01-17 2019-11-27 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置
JP6649700B2 (ja) 2015-05-27 2020-02-19 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法
JP6343256B2 (ja) 2015-05-29 2018-06-13 東芝メモリ株式会社 半導体装置及びその製造方法
US20180061492A1 (en) * 2016-08-25 2018-03-01 HGST Netherlands B.V. Write bandwidth enhancement scheme in phase change memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102223115B1 (ko) * 2019-09-24 2021-03-08 포항공과대학교 산학협력단 스위칭 소자 및 이를 포함하는 논리 연산 장치

Also Published As

Publication number Publication date
US20190088869A1 (en) 2019-03-21
US10790443B2 (en) 2020-09-29

Similar Documents

Publication Publication Date Title
US10403681B2 (en) Memory device including a variable resistance material layer
US10546894B2 (en) Memory device
CN107431070B (zh) 开关器件和存储装置
US8513640B2 (en) Semiconductor device
US20170244026A1 (en) Variable resistance memory device and method of manufacturing the same
JPWO2018203459A1 (ja) 選択素子および記憶装置
WO2019198410A1 (ja) スイッチ素子および記憶装置ならびにメモリシステム
US10790443B2 (en) Memory device
US11522132B2 (en) Storage device and storage unit with a chalcogen element
US11017854B2 (en) Storage device having a memory cell with a variable resistance element, in which voltage applied to a word line of the memory cell is controlled based on voltage of a bit line of the memory cell
JPWO2010140210A1 (ja) 半導体記憶装置およびその製造方法
US10833265B2 (en) Storage device
US10158067B2 (en) Memory device
US11683943B2 (en) Memory device with a plurality of metal chalcogenide layers
US10651239B2 (en) Storage device
US10263038B1 (en) Storage device
US20220406844A1 (en) Resistive memory device
US20190088715A1 (en) Memory device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180911