CN114787926A - 存储器装置及其操作方法 - Google Patents

Abstract

本公开提供一种存储器装置。所述存储器装置包括：第一组存储器胞元及第二组存储器胞元，第二组的存储器胞元被编程到至少两个逻辑状态中的预定义逻辑状态；及存储器控制器，其耦合到所述存储器胞元。所述存储器控制器经配置以：向第二组的存储器胞元施加读取电压以评估其逻辑状态；且如果第二组的至少一个存储器胞元的逻辑状态被评估为不同于预定义逻辑状态，那么通过对第一组的存储器胞元施加高于读取电压的恢复电压来评估其逻辑状态及然后将第一组的存储器胞元重新编程到用恢复电压评估的逻辑状态，而执行第一组的存储器胞元的刷新操作。

Description

存储器装置及其操作方法

技术领域

本发明涉及电子学领域，且更具体地说，涉及一种电子存储器装置及一种操作所述存储器装置的方法。

背景技术

电子存储器装置(下文中简称为“存储器装置”)广泛用于将数据存储在各种电子装置(例如平板计算机、计算机、无线通信装置(例如智能手机)、相机、数字显示器及类似者)中。

存储器装置包括适于以可编程逻辑状态的形式存储数据的多个存储器胞元。例如，二进制存储器胞元可编程为两种不同的逻辑状态，通常由逻辑“1”(也称为“设置”状态)或逻辑“0”(也称为“复位”状态)表示。在其它系统中，可存储超过两种逻辑状态。为了存取经存储数据，电子装置的模块/单元可读取或感测存储器装置中的经存储逻辑状态。为了存储数据，电子装置的模块/单元可写入或编程存储器装置中的逻辑状态。

存储器装置可为非易失性类型或可为易失性类型。非易失性存储器装置包括即使在没有外部电源的情况下也能够通过将其经编程的逻辑状态维持较长时间段而保持经存储数据的存储器胞元。易失性存储器装置包括可随时间损失其经存储数据，除非其由外部电源周期性地刷新的存储器胞元。

所属领域中已知几种非易失性存储器装置，其非详尽列表包括只读存储器装置、快闪存储器装置、铁电随机存取存储器(RAM)装置、磁存储器存储装置(举例来说，例如硬盘驱动器)、光存储器装置(举例来说，例如CD-ROM磁盘、DVD-ROM磁盘、蓝光磁盘)、相变存储器装置(PCM)。

PCM存储器装置包括存储器胞元，每一存储器胞元包含可在非晶相与晶相之间可逆切换的相变材料元件。本公开涉及此种存储器装置的改进。

附图说明

图1说明其中可应用根据本发明的实施例的解决方案的存储器装置的实例；

图2更详细地说明图1的存储器装置的存储器胞元的示范性阵列的一部分；

图3说明图1的存储器装置的存储器胞元的示范性阈值电压分布；

图4以功能框说明根据本发明的实施例的图1的存储器装置的恢复过程；

图5说明根据本发明的实施例的在恢复电压设置操作的迭代期间的测试读取电压的演变；

图6说明根据本发明的实施例的包括图1的存储器装置的电子设备的实例。

具体实施方式

相变材料元件取决于其相位展现不同电阻率值，其可与对应的不同逻辑状态相关联。非晶相中的相变材料的电阻率高于晶相中的材料的电阻率。不同程度的部分结晶也是可能的，具有介于(完全)非晶相的电阻率值与(完全)晶相的电阻率值之间的中间电阻率值。

理想地，PCM存储器装置的所有存储器胞元(以下简称为“PCM胞元”)对于相同的逻辑状态应具有相同的(标称)电阻率(且因此具有相同的阈值电压，阈值电压是施加到存储器胞元以使其传导电流的电压)。但是，因为编程到相同逻辑状态的不同PCM胞元由于若干因素(举例来说，例如由执行若干读写操作及/或制造公差引起的相变材料的电特性的变化)而实际上展现出不同的电阻率值，每一逻辑状态实际上与相应的电阻率分布(通常为高斯型分布)相关联，且因此与相应的阈值电压分布相关联。

为了评估PCM胞元的逻辑状态，执行用于评估PCM胞元的阈值电压属于哪个阈值电压分布的读取操作。例如，可将读取电压施加到PCM胞元，并且基于响应于所述读取电压的电流(的存在或不存在)来评估PCM胞元的逻辑状态，所述电流(的存在或不存在)取决于PCM胞元的阈值电压。应理解，当在胞元的两个端子之间施加电压差时，胞元达到阈值(例如，其变为导电)；此电压差可以不同的方式获得，例如将一个端子(例如字线端子)偏置到负电压(例如选择电压)，以及将另一端子(例如位线端子)偏置到正电压(例如读取电压)。其它偏置配置可产生相同的效果(举例来说，例如字线及位线端子两者均偏置到正电压，或者字线端子偏置到参考电压(例如接地电压)，且位线端子偏置到正电压)。为了改进清晰度但没有任何限制，在下文的描述中参考前一种情况，其中寻址字线被偏置到低于用于偏置寻址位线的(正)读取电压的(负)选择电压(通常未明确提及)。其它存取线(例如未寻址字线及未寻址位线)可偏置到中间取消选择电压(例如，接地电压或正电压)，如下文更好地解释。

参考其中提供两个阈值电压分布(例如，对应于设置状态的第一阈值电压分布及对应于复位状态的第二阈值电压分布，其中第一阈值电压分布的阈值电压低于第二阈值电压分布的阈值电压)的二进制PCM存储器装置，读取电压的值被有利地选择为高于第一阈值电压分布的最高阈值电压且低于第二阈值电压分布的最低阈值电压。

PCM存储器装置受到由PCM胞元的电阻率在PCM胞元上次编程后随时间推移而经历的变化(用行话来说为“漂移”)引起的缺陷的负面影响。实际上，一旦PCM胞元已被编程到对应于电阻率值的逻辑状态，胞元的电阻率就趋向于随时间推移而以取决于若干因素的方式增加，所述因素例如PCM存储器装置的操作温度(温度越高，电阻率随时间增加越快)，以及对应于编程的逻辑状态的电阻率(与编程到更低电阻率值的PCM胞元相比，编程到更高电阻率值的PCM胞元经历更快的电阻率时间漂移)。电阻率时间漂移又导致阈值电压分布的漂移，阈值电压分布自上次编程操作以来相应地随时间推移而移动。

如果阈值电压分布的漂移特别高，因为PCM存储器装置长时间没有经受编程操作，那么先前为执行读取操作而选择的读取电压的值不再能够评估PCM胞元的阈值电压属于哪个阈值电压分布。

所属领域中已知的解决方案提供预先(例如，在PCM存储器装置的设计阶段期间)定义一组(例如，三个)不同的读取电压。设置所述组的每一读取电压使得其用于将在上次编程操作之后发生的对应时间段，且考虑在所述时间段内预期的阈值电压分布的漂移。

由于根据所属领域中已知的解决方案，提供包括有限数量的读取电压的组，因此将出现一种情况，其中在自上次编程操作以来的特定时间之后，阈值电压分布将移位到使得所述组的读取电压中的任一者无法评估存储器胞元的阈值电压属于哪个阈值电压分布的程度。

换句话说，对于有限数量的读取电压，数据保持时间(即，在上次编程操作之后经存储逻辑状态不会因为漂移而丢失的时间间隔)是有限的。

本申请人已设计用于PCM存储器装置及其操作的替代解决方案。

本发明的一方面涉及一种存储器装置。根据本发明的实施例，存储器装置包括多个存储器胞元，并且每一存储器胞元可编程到至少两个逻辑状态。

根据本发明的实施例，每一逻辑状态对应于存储器胞元的相应标称电阻值，并且多个存储器胞元包括第一组存储器胞元及第二组存储器胞元。

根据本发明的实施例，第二组的存储器胞元被编程到所述至少两个逻辑状态中的预定义逻辑状态。

根据本发明的实施例，所述存储器装置进一步包括耦合到多个存储器胞元的存储器控制器。此外，存储器控制器被配置为在读取操作期间向第一组的至少一个所选存储器胞元施加读取电压，以根据响应于所述施加的读取电压的电流来评估其逻辑状态。

存储器控制器还被配置为将读取电压施加到第二组的存储器胞元以评估对应的逻辑状态。

根据本发明的实施例，存储器控制器进一步被配置为，如果评估第二组的至少一个存储器胞元的逻辑状态不同于所述预定义逻辑状态，那么执行第一组的存储器胞元的刷新操作。

根据本发明的实施例，存储器控制器被配置为通过施加高于读取电压的恢复电压来评估第一组的存储器胞元的逻辑状态及然后将第一组的存储器胞元重新编程到用恢复电压评估的逻辑状态，而执行第一组的存储器胞元的刷新操作。

根据本发明的实施例，所述恢复电压具有预定值。

根据本发明的实施例，存储器控制器进一步被配置为执行用于设置所述恢复电压的恢复电压设置操作。此恢复电压设置操作包括以下阶段序列：

a)设置初始测试电压；

b)向第二组的存储器胞元施加测试电压以评估其逻辑状态；

c)如果用测试电压评估的第二组的至少一个存储器胞元的逻辑状态不同于所述预定义逻辑状态，那么增加测试电压的值且使用测试电压的所述增加的值重复阶段b)；

d)如果用测试电压评估的第二组的所有存储器胞元的逻辑状态等于所述预定义逻辑状态，那么根据在已经执行的上一阶段b)中使用的测试电压来设置所述恢复电压。

根据本发明的实施例，初始测试电压对应于所述读取电压，并且存储器控制器被配置为将所述恢复电压设置为在阶段b)的上一迭代中使用的测试电压。

根据本发明的实施例，在阶段b)的第一迭代之后，增加的测试电压被施加到第二组的存储器胞元的子集，即到被评估为其逻辑状态不同于所述预定义逻辑状态的那些存储器胞元；换句话说，在随后向第二组的存储器胞元施加测试电压以评估其逻辑状态期间，屏蔽已经被评估为具有等于预定逻辑状态的逻辑状态的第二组的胞元(因此，这意味着包含向第二组的所有胞元施加测试电压的情况及仅向第二组的胞元的子集施加测试电压的情况两者)。

根据本发明的实施例，存储器控制器进一步被配置为在存储器装置的每次通电时向第二组的存储器胞元施加读取电压以评估其逻辑状态。

根据本发明的实施例，存储器装置是非易失性存储器装置，并且每一存储器胞元包括包含相变材料的逻辑状态存储元件。

所述相变材料为硫属化物材料。

根据本发明的实施例，存储器控制器进一步被配置为：

-如果第二组的至少一个存储器胞元的逻辑状态被评估为不同于所述预定义逻辑状态，那么在执行所述刷新操作之前将第二组的存储器胞元重新编程到所述预定义逻辑状态。

基于上次第一组的存储器胞元已被编程，从一组预定义读取电压中选择读取电压。

本公开的存储器装置的胞元布置成至少一个存储器胞元阵列，每一阵列的胞元布置成多个行及多个列。此存储器装置进一步包含多个字线及多个位线，每一行的存储器胞元连接到对应字线，且每一列的存储器胞元连接到对应位线，存储控制器被配置为选择连接到对应字线及对应位线的存储器胞元，用于通过以下步骤评估其逻辑状态：

-在读取操作期间，将对应位线偏置到对应于读取电压的电压，将对应字线偏置到低于读取电压的字线选择电压，且将其它字线偏置到介于字线选择电压与位线读取电压之间的第一取消选择电压；

-在恢复电压设置操作期间，将对应位线偏置到对应于测试电压的电压，将对应字线偏置到字线选择电压，且将其它字线偏置到介于字线选择电压与位线读取电压之间且高于第一取消选择电压的第二取消选择电压；

-在刷新操作期间，将对应位线偏置到对应于恢复电压的电压，将对应字线偏置到字线选择电压，且将其它字线偏置到第二取消选择电压。

本发明的另一方面涉及一种电子设备，其至少包含：处理器模块、如前文公开的存储器模块、通信模块及可能的外围模块。

图1展示根据本发明的实施例的示范性存储器装置100。

在图1中以功能单元/模块/框/组件的形式示意性地说明存储器装置100。根据本发明的实施例，存储器装置100是非易失性存储器装置。

根据本发明的示范性实施例，存储器装置可被包括在各种电子设备中，并且可用于存储数据(例如用户及/或系统数据)。例如，所述电子设备可包含平板计算机、计算机、无线通信装置(例如，智能手机)、相机、数字显示器及类似者。

存储器装置100包括多个存储器胞元105，每一存储器胞元适于被编程到不同的逻辑状态。根据本发明的实施例，存储器胞元105布置成阵列106。

在本文详细描述的本发明的示范性实施例中，每一存储器胞元105是二进制存储器胞元，其可被编程到两个不同的逻辑状态，表示为逻辑“1”(或设置状态)及逻辑“0”(或复位状态)。在任何情况下，根据本发明的实施例的概念也可应用于其中每一存储器胞元是适于编程到超过两个不同逻辑状态的多电平存储器胞元的那些情况。

存储器胞元105(例如)布置成多个行及多个列。每一行的存储器胞元105电耦合到字线110，且每一列的存储器胞元105电耦合到位线115。字线110及位线115可大体上彼此垂直。要指出的是，在不失理解或操作的情况下，对字线及位线或其类似物的引用是可互换的。字线110及位线115是可由导电材料制成的导电线，例如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)、钛(Ti))、金属合金、碳、导电掺杂半导体或其它导电材料、合金、化合物或类似物。

一般来说，阵列106的通用存储器胞元105定位于两个对应导电线的交叉点处，且特定来说定位于对应字线110及对应位线115的交叉点处。此交叉点定义存储器胞元105的地址。

为了选择定位于导电线(例如一个字线110及一或多个位线115)的交叉点处的一组存储器胞元105以对其执行操作(例如用于执行读取或写入操作)，适当地用对应的偏置或选择电压将所述导电线通电/偏置。

根据本发明的实施例，每一存储器胞元105包括逻辑状态存储元件，所述逻辑状态存储元件包括具有可变电阻的材料。具有可变电阻的材料可包含各种材料系统，包含(例如)金属氧化物、硫属化物及类似者。根据本发明的实施例，逻辑状态存储元件定位于存储器胞元105的第一电极与第二电极之间。根据本发明的实施例，第一电极的一侧电耦合到字线110，且第一电极的另一侧电耦合到存储器胞元105的逻辑状态存储元件。根据本发明的实施例，第二电极的一侧电耦合到位线115，且第二电极的另一侧电耦合到存储器胞元105的逻辑状态存储元件。

根据本发明的实施例，存储器装置100是PCM存储器装置。根据本发明的实施例，包含在每一存储器胞元105的逻辑状态存储元件中的可变电阻材料包括硫属化物材料或合金，其包含元素硫(S)、碲(Te)或硒(Se)中的至少一者。许多硫属化物合金可为可能的——例如，锗锑碲合金(Ge-Sb-Te)是硫属化物材料。还可采用本文未明确列举的其它硫属化物合金。

根据本发明的实施例，存储器胞元105的逻辑状态存储元件通过选择器元件电耦合到位线115。字线110可连接到选择器元件且可控制选择器元件。

根据本发明的实施例，选择器元件是选择器晶体管。字线110可连接到选择器晶体管的栅极。使字线110通电导致存储器胞元105的逻辑状态存储元件与其对应位线115之间的电连接。接着，可存取位线115以读取或写入存储器胞元105。

根据本发明的替代实施例，选择器元件可包括电非线性组件(例如，非欧姆组件)，例如金属-绝缘体-金属(MIM)结、双向阈值开关(OTS)或金属半导体-金属(MSM)开关，以及其它类型的双端子选择器元件(例如二极管)。根据本发明的实施例，选择器元件可包括硫属化物合金。例如，选择器元件可包括硒(Se)、砷(As)、硅(Si)及锗(Ge)的合金。根据本发明的实施例，逻辑状态存储元件及选择器元件可为唯一的元件。换句话说，在存储器胞元105的第一电极与第二电极之间可耦合既充当选择器又充当存储元件的仅一个元件；在一些实例中，选择器及存储元件可包括硫属化物材料。

可通过行解码器120及列解码器130来控制对存储器胞元105的存取。举例来说，行解码器120可从存储器控制器140接收行地址并根据所接收行地址将对应字线110通电。类似地，列解码器130可从存储器控制器140接收列地址且相应地将一组对应位线115通电。

一旦存取，就可由电耦合到位线115的感测单元133读取或感测存储器胞元105以评估存储器胞元105的经存储逻辑状态。例如，可将读取电压施加到存储器胞元105(使用对应字线110及位线115)，并且基于响应于所述读取电压的所得电流来评估其逻辑状态。所述电流取决于由逻辑状态存储元件的电阻确定的存储器胞元105的阈值电压。例如，根据本发明的实施例，第一逻辑状态(例如，设置状态)可对应于有限量的电流，而第二逻辑状态(例如，复位状态)可对应于没有电流或小得可忽略不计的电流。或者，根据本发明的另一实施例，第一逻辑状态可对应于高于电流阈值的电流，而第二逻辑状态可对应于低于电流阈值的电流。

在一些情况下，举例来说，例如当存储器胞元105是适于被编程到超过两个不同逻辑状态的多电平存储器胞元时，可施加两个或更多个读取电压。例如，可施加一系列读取电压，直到由感测单元133检测到电流为止。

根据本发明的实施例，感测单元133可包含各种晶体管或放大器，以便检测及放大从所选位线115接收的信号(例如，电流)中的差异，并评估逻辑状态。所选存储器胞元105的(由感测单元133)所评估的逻辑状态随后可由存储器控制器140通过输入/输出单元143路由到存储器装置100的输出。

根据本发明的所说明实施例，感测单元133不同于列解码器130及行解码器120，并且不直接连接到列解码器130及行解码器120。根据本发明的其它(未说明)实施例，感测单元133可为列解码器130或行解码器120的部分，或者感测单元133可连接到列解码器130或行解码器120或与列解码器130或行解码器120进行电子通信。例如，感测单元可包含比位线115的数量更少的放大器，并且在存取操作期间，放大器可选择性地耦合到若干位线中的一者。

类似地，可通过例如使用通过输入/输出单元143接收的数据经由列解码器130及行解码器120将所选字线110及一或多个所选位线115通电，而将存储器胞元105设置或编程到所选逻辑状态。

通常，存储器控制器140被配置以通过行解码器120、列解码器130及感测单元133来控制存储器装置100的操作(例如，读取、编程、重写、刷新)。根据本发明的各种实施例，行解码器120、列解码器130及感测单元133中的一或多者可与存储器控制器140共同定位。根据本发明的实施例，存储器控制器140被配置以产生行及列地址信号以便将所要的字线110及位线115通电。根据本发明的实施例，存储器控制器140还可产生且控制在存储器装置100的操作期间使用的各种电压(例如，读取电压)或电流。

根据本发明的所说明实施例，存储器胞元105的阵列106是3D阵列。但是，要指出的是，本发明的概念也可应用于仅具有以2D阵列布置的存储器胞元105的存储器装置100。

根据本发明的所说明实施例，存储器胞元105根据3D XPoint^TM(也称为交叉点)架构布置。

在图中所说明的示范性实施例中，3D阵列106包括两个二维(2D)存储器阵列，其彼此相邻形成，从而形成彼此堆叠的两层级存储器胞元105。但是，类似的考虑适用于3D阵列106包括彼此堆叠的超过两个2D存储器阵列的情况。

每一层级的存储器胞元105(例如)布置成多个行及多个列。

如与2D架构相比，3D架构允许有利地增加可在单个裸片或衬底上放置或创建的存储器胞元105的数量。因此，3D架构可降低制造成本或增加存储器装置的性能，或两者。在所考虑的实例中，对准或定位两层级存储器胞元105中的每一者，使得一对存储器胞元105可跨每层级彼此(精确、重叠或近似)对准，从而形成对应的存储器胞元堆叠145。

在图1所说明的实施例中，存储器胞元堆叠145的两个存储器胞元105共享共同导线，例如相同位线115。换句话说，对于每一存储器胞元堆叠145，相同位线115可与存储器胞元堆叠145中的上存储器胞元105的底部电极及存储器胞元堆叠145中的下存储器胞元105的顶部电极电耦合。

但是，类似的考虑适用于其它实施例，其中存储器胞元堆叠145中的每一存储器胞元105(例如，上胞元、下胞元)与相应不同位线电耦合。在此情况下，存储器胞元可通过专用的绝缘层来分离。

图2详细说明图1所说明的存储器装置100的阵列106的示范性部分200。特定来说，图2所说明的部分200包括属于3D阵列106的下层级的四个相邻存储器胞元105，即，图2中可见的存储器胞元105是四个相应存储器胞元堆叠145的下存储器胞元(上存储器胞元在图2中不可见)。

在图2所说明的本发明的示范性实施例中，每一存储器胞元105包括三个电极205(1)、205(2)、205(3)、逻辑状态存储元件210及选择器元件220。根据本发明的实施例，电极205(1)具有连接到位线115的第一端及连接到选择器元件220的第二端。根据本发明的实施例，选择器元件220进一步通过电极205(2)耦合到逻辑状态存储元件210。根据本发明的实施例，电极205(3)具有连接到逻辑状态存储元件210的第一端及连接到字线110的第二端。类似的考虑适用于逻辑状态存储元件210及选择器元件220的位置被切换的情况。

根据实施例，逻辑状态存储元件210包括可变电阻元件，其包含例如硫属化物合金的相变材料。在一些实施例中，选择器元件220可包含电非线性组件，例如包括硫属化物合金。

根据未说明的另一实施例，包含硫属化物合金的单个组件可用于替换选择器元件220、逻辑状态存储元件210及电极205(2)。

如上文已经提及，并且如所属领域的技术人员所知，通过改变逻辑状态存储元件210的电阻可将存储器胞元105编程到不同的逻辑状态，且因此引起存储器胞元105的阈值电压的对应变化。例如，所述电阻变化可通过迫使电流通过存储器胞元105以加热其逻辑状态存储元件210而引起。

例如，为了将存储器胞元105编程到低电阻状态(例如，设置状态)，迫使电流流过存储器胞元105以加热其逻辑状态存储元件210，直到逻辑状态存储元件210达到足够高的温度(但低于其熔化温度)。这又导致逻辑状态存储元件210的相变材料的结晶。

为了将存储器胞元105编程到高电阻状态(例如，复位状态)，迫使电流流过存储器胞元105以将其逻辑状态存储元件210加热到其熔化温度以上，且然后通过突然移除所施加的电流来使逻辑状态存储元件210快速冷却。这样，逻辑状态存储元件210的相变材料采用具有较高电阻率的非晶结构。

如上文已经提及，理想地，对于相同的逻辑状态，存储器装置100的存储器胞元105的所有逻辑状态存储元件210应具有相同的(标称)电阻，且因此具有相同的阈值电压。但是，由于被编程到相同逻辑状态的存储器装置100的不同存储器胞元105的逻辑状态存储元件210实际上展现不同的电阻率值，因此每一逻辑状态与相应的阈值电压分布相关联。例如，阈值电压分布是高斯型分布。

参考图3所说明的图，用参考标记302(0)描绘已被编程到设置状态的存储器装置100的存储器胞元105的示范性阈值电压分布(下文中，“设置分布”)，同时用参考标记304(0)描绘已被编程到复位状态的存储器装置100的存储器胞元105的示范性阈值电压分布(下文中，“复位分布”)。

在图3所说明的实例中，设置分布302(0)具有对应于电压E1(0)的下边缘及对应于电压E2(0)的上边缘，其中E2(0)>E1(0)。这意味着，根据此实例，已经被编程到设置状态的存储器胞元105的阈值电压具有包括在间隔[E1(0),E2(0)]中的值。

在图3所说明的实例中，复位分布304(0)具有对应于电压E3(0)的下边缘及对应于电压E4(0)的上边缘，其中E4(0)>E3(0)。这意味着，根据此实例，已经被编程到复位状态的存储器胞元105的阈值电压具有包括在间隔[E3(0),E4(0)]中的值。

根据实施例，为了避免设置分布302(0)及复位分布304(0)重叠，并且因此为了避免错误读取的发生，复位分布304(0)的下边缘E3(0)必须充分高于设置分布E2(0)的上边缘E2(0)，以在两个分布之间提供足够大的安全电压间隔。

图3的示范性设置分布302(0)及复位分布304(0)说明在例如对应于上次存储器胞元105编程操作的时间t(0)处存储器胞元105的阈值电压跨存储器装置100的存储器胞元105如何分布的实例。

如前文已经提及，在读取操作期间，可将读取电压施加到要存取的目标存储器胞元105，并且可基于响应于所述读取电压流过目标存储器胞元105的所得电流来评估目标存储器胞元105的逻辑状态。所述电流取决于存储器胞元105的阈值电压。例如，参考在上次存储器胞元105编程操作之后不久发生的读取操作(例如，在时间t(0)之后不久的时间处)，可使用高于设置分布E2(0)的上边缘E2(0)并且同时低于复位分布304(0)的下边缘E3(0)的读取电压VR(0)。

参考所说明的实例，发生以下情况。

如果目标存储器胞元105的逻辑状态是设置状态，那么所施加的读取电压VR(0)高于包括在间隔[E1(0),E2(0)]中的目标存储器胞元105的阈值电压。在这种情况下，有限电流流过目标存储器胞元105。

如果目标存储器胞元105的逻辑状态是复位状态，那么所施加的读取电压VR(0)低于包括在间隔[E3(0),E4(0)]中的目标存储器胞元105的阈值电压。在这种情况下，没有电流流过目标存储器胞元105，或者只有明显低于对应于设置状态的情况的电流的小得可忽略的电流流过目标存储器胞元105。

如上文提及，存储器胞元160的逻辑状态存储元件210中包括的相变材料(例如，硫属化物合金)的电阻率自上次编程操纵以来随着时间推移而经历增加(漂移)。电阻率的漂移又导致阈值电压分布的漂移，阈值电压分布自上次编程操作以来随着时间推移而相应地移位(向更高的电压)。

图3中说明设置分布及复位分布如何因漂移而移动的实例，其中：

-自上次存储器胞元105编程操作以来的时间t(1)>t(0)处的设置分布用参考标记302(1)识别；

-自上次存储器胞元105编程操作以来的时间t(2)>t(1)处的设置分布用参考标记302(2)识别；

-在时间t(1)处的复位分布用参考标记304(1)识别；

-在时间t(2)处的复位分布用参考标记304(2)识别。

参考非限制性说明的实例，自上次编程操作以来，随着时间的推移，设置分布的上边缘及复位分布的下边缘增加。实际上，设置分布302(1)在时间t(1)处的上边缘E2(1)高于设置分布302(0)在时间t(0)处的上边缘E2(0)。设置分布302(2)在时间t(2)处的上边缘E2(2)高于设置分布302(1)在时间t(1)处的上边缘E2(1)。复位分布304(1)在时间t(1)处的下边缘E3(1)高于复位分布304(0)在时间t(0)处的下边缘E3(0)。复位分布304(2)在时间t(2)处的下边缘E3(2)高于复位分布304(1)在时间t(1)处的下边缘E3(1)。

如从图3所说明的实例中可见，如果自上次编程操作以来经过的时间足够多，那么读取电压VR(0)的值(被设置为高于设置分布E2(0)的上边缘E2(0)，且同时低于复位分布304(0)的下边缘E3(0))最终可不再能够完全区分被编程到设置状态的存储器胞元105与被编程到复位状态的存储器胞元105。例如，如果在时间t(2)使用读取电压VR(0)(即，之后，自上次编程操作以来经过的时间为t(2)-t(0))，其阈值电压属于设置分布302(2)的存储器胞元105的一部分且特别是其阈值电压属于设置分布302(2)的较高部分的那些胞元将导致具有高于读取电压VR(0)的阈值电压。换句话说，处于设置逻辑状态的存储器胞元105的一部分将被错误地评估为处于复位逻辑状态。

为此，根据实施例，预先定义一组不同的读取电压VR(i)。根据实施例，所述组的每一读取电压VR(i)经引导以仅用于在上次编程操作之后发生的对应时间间隔T(i)＝[t(i),t(i+1))。根据实施例，在自上次编程操作以来的时间t(i)处，预先计算每一读取电压VR(i)的值，使得其高于设置分布302(i)的预期上边缘E2(i)，且同时低于复位分布304(i)的预期下边缘E3(i)。根据实施例，在存储器装置100的设计阶段期间预先设置读取电压VR(i)的数量及/或读取电压VR(i)的值及/或时间间隔T(i)。

参考图3所说明的示范性情况，考虑三种读取电压：

-第一读取电压VR(0)被定义为用于在从上次编程操作结束(时间T(0))开始的第一时间间隔T(0)期间执行读取操作；

-第二读取电压VR(1)(高于第一读取电压VR(0))被定义为用于在从第一间隔T(0)结束开始的第二时间间隔T(1)期间执行读取操作；

-第三读取电压VR(2)(高于第二读取电压VR(1))被定义为用于在从第二间隔T(1)的结束开始的第三时间间隔T(2)期间执行读取操作。

根据此实例，读取电压VR(1)高于设置分布302(1)的上边缘E2(1)，且同时低于复位分布304(1)的下边缘E3(1)，且读取电压VR(2)高于设置分布302(2)的上边缘E2(2)，且同时低于复位分布304(2)的下边缘E3(2)。

假定提供有限数量的读取电压VR(i)，(在所考虑的实例中，为三个)，将出现一种情况，其中，在自上次编程操作以来的一定时间量之后，设置分布将向上移位到越过所述组的上一(及最高)读取电压VR(i)(在所考虑的实例中，读取电压VR(2))的程度。在这种情况下，所述组的上一(及最高)读取电压VR(i)的值不再能够完全区分被编程到设置状态的存储器胞元105与被编程到复位状态的存储器胞元105。图3说明这种情况的实例，其中，在时间t(2)之后的时间t(3)处，对应的设置分布302(3)向上移位越过读取电压VR(2)。

换句话说，对于有限数量的读取电压VR(i)，数据保持时间(即，在上次编程操作之后经存储逻辑状态不会因为漂移而丢失的时间间隔)是有限的。

目前对非易失性存储器装置的最低操作要求规定，对于标准应用在40℃温度下的数据保留时间为7年，而对于移动应用在55℃温度下的数据保留时间为5年。

虽然目前的PCM技术允许满足标准应用的最低操作要求，但同样的技术不能保证在55℃或更高温度下的所要数据保留时间。

根据下文将描述的本发明的实施例，提供用于增加存储器装置100的数据保持时间的系统及方法。

返回到图1，根据本发明的实施例，存储器装置100进一步包括被编程到预定义逻辑状态的胞元组(以下称为“前哨胞元”，并用参考标记180识别)。

根据本发明的实施例，预定义逻辑状态对于所有前哨胞元180是相同的。根据本发明的实施例，预定义逻辑状态是对应于包括最低阈值电压的阈值电压分布的逻辑状态。根据本发明的实施例，预定义逻辑状态是设置逻辑状态。

根据本发明的实施例，在存储器装置100的设计阶段期间选择前哨胞元180。根据本发明的实施例，前哨胞元180与存储器胞元105一起稀疏地(例如，随机地)定位于阵列106中。根据本发明的另一实施例，前哨胞元180定位于阵列106的特定部分中，举例来说，例如定位于阵列160的边界及/或角落及/或中心。根据本发明的实施例，如果阵列106是包括形成彼此堆叠的若干层级的存储器胞元105的若干二维(2D)存储器阵列的3D阵列，那么前哨胞元180可定位于存储器胞元105的每个层级中，或者其可仅定位于存储器胞元105的层级的子集中(例如，仅一个)。

根据图中未说明的本发明的实施例，前哨胞元180布置在不同于阵列106的专用阵列中。

根据本发明的另一实施例，前哨单元180不是在存储器装置100的设计阶段期间被选择，而是在存储器装置100的第一通电期间被动态地选择，例如随机地选择。在这种情况下，前哨胞元180的地址被存储在对应寄存器或等效单元/模块中以允许对其进行选择。

根据本发明的实施例，与存储器胞元105的数量相比，前哨胞元180的数量取决于用于存储器胞元的逻辑状态存储元件210的材料。

根据本发明的实施例，前哨存储器胞元180在结构上与存储器胞元105相同，唯一的区别在于前哨胞元180被编程到预定义逻辑状态。根据本发明的实施例，对前哨存储器胞元180进行编程，使得其阈值电压定位于对应于预定义逻辑状态的阈值电压分布的上部(即，具有最高阈值电压的部分)。

根据本发明的另一实施例，制造前哨胞元180使得与其它存储器胞元105相比其展现略高的标称阈值电压。

因此，根据本发明的实施例，阵列106包括两组存储器胞元，即，用于存储数据(例如，用户数据)的第一组“标准”存储器胞元105，及被编程到预定义逻辑状态的第二组前哨胞元180。

根据本发明的实施例，在用于抵消阈值电压分布漂移的影响的恢复过程期间利用前哨胞元180。

根据图中所说明的本发明的一些实施例，恢复过程由存储器控制器140执行。关于这一点，存储器控制器140及/或其至少一些部分可以硬件、由处理器模块/单元执行的软件、固件或其任何组合来实施。例如，处理器模块/单元可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本公开中描述的功能的其任何组合。

根据图中未说明的本发明的其它实施例，恢复过程改为至少部分地由不同于存储器控制器140的专用模块(以硬件、由处理器模块/单元执行的软件、固件或其任何组合实施)执行。

根据本发明实施例的恢复过程以图4所说明的流程图中的功能块展示，并且其用参考标记400整体识别。

根据本发明的实施例，在存储器装置100的每次通电时开始恢复过程400(框405)。根据未说明的本发明的其它实施例，恢复过程还可在不同时间触发，举例来说，例如周期性地及/或当存储器装置100处于待机状态时。

根据本发明的实施例，存储器控制器140执行用于评估前哨胞元180的逻辑状态的读取操作(框410)。

为此目的，根据本发明的实施例，选择所有或一些前哨胞元180，且对其施加对应的电压。

根据本发明的实施例，用于读取前哨胞元180的电压是读取电压VR(i)组中的最高读取电压。

参考所讨论的实例，其中读取电压组包含三个读取电压VR(0)、VR(1)、VR(2)，通过利用读取电压VR(2)读取前哨胞元180。

根据本发明的另一实施例，用于读取前哨胞元180的电压是读取电压VR(i)组中的最高读取电压的函数。

参考所讨论的实例，可通过利用作为读取电压VR(2)的函数的电压(举例来说，例如读取电压VR(2)的分数(例如，读取电压VR(2)的90％或80％))来读取前哨胞元180。在其它实例中，可使用比读取电压VR(2)小预定义量的电压来读取前哨胞元(例如，读取电压可为VR(2)-0.5V或VR(2)-2.0V)。

根据本发明的实施例，一旦前哨单元180的逻辑状态已经被评估，存储器控制器140检查所有前哨单元180的读取逻辑状态是否对应于预定义逻辑状态(例如，设置状态)(框415)。

由于前哨胞元180等于或至少类似于存储器胞元105，并且经受相同或非常类似的环境/电/操作刺激，根据本发明的实施例，前哨胞元180用作样本以测试阵列106的剩余存储器胞元105的实际状况(从漂移的观点来看)。

根据本发明的实施例，如果评估所有读取前哨单元180以存储预定义逻辑状态(例如，设置状态)，这意味着自上次编程操作以来经过的时间不足以允许阈值电压分布漂移到损害针对存储器胞元105的读取操作的结果的程度。在这种情况下(框415的退出分支否)，不需要刷新操作，并且取决于存储器装置100的特定应用，存储器胞元105可经受标准(例如，读取及/或编程)操作(框420)。

根据本发明的实施例，如果至少一个前哨胞元180的逻辑状态被评估为不同于预定义逻辑状态(例如，如果至少一个前哨胞元180的经评估逻辑状态被评估为不同于设置状态，举例来说，例如被评估为复位状态)，那么这意味着在实际状况下，至少一些存储器胞元105可经历足够大的漂移，以损害针对所述存储器胞元105的潜在读取操作的结果。在这种情况下(框415的退出分支是)，执行刷新操作，以通过恢复存储器胞元105的逻辑状态，且接着将经恢复逻辑状态重写/重新编程到相同的存储器胞元105来复位漂移的影响且将阈值电压分布推回到“新编程”位置。

根据本发明的实施例，一旦存储器控制器140已经评估出必须执行刷新操作，其就设置恢复电压VREC(框425)，以用于以安全的方式恢复阵列106的存储器胞元105的逻辑状态，即使所述存储器胞元105中的一些存储器胞元的阈值电压已经受到严重漂移的影响。

根据本发明的实施例，恢复电压VREC高于读取电压VR(i)组中的最高读取电压(例如，高于VR(2))。

根据本发明的实施例，恢复电压VREC被设置为在存储器装置100的设计及/或测试阶段期间定义的固定预定值。根据本发明的实施例，恢复电压被选择为充分高于读取电压VR(i)组中的最高读取电压，以允许正确读取由于漂移而致使其阈值电压超过读取电压VR(i)组中的最高读取电压的那些存储器胞元105的逻辑状态。

根据本发明的另一实施例，通过考虑存储器胞元105的实际状况(从漂移的角度)来动态设置恢复电压VREC。根据本发明的实施例，通过恢复电压设置操作而将恢复电压VREC设置为某一值，其足够高以超过属于最低阈值电压分布(例如，设置分布)的较高阈值电压的值，且同时不会过高以造成其它干扰影响。

根据图5所说明的本发明的实施例，恢复电压设置操作提供使用在每次迭代时递增的测试读取电压TV的读取操作的迭代。根据本发明的实施例，将第一迭代的测试读取电压TV的值设置为读取电压VR(i)组中的最高读取电压(例如，VR(2))。根据本发明的另一实施例，替代地，第一迭代的测试读取电压TV的值被设置为高于读取电压VR(i)组中的最高读取电压的值(例如，高于VR(2))。

根据本发明的实施例，在每次迭代时，存储器控制器140向前哨胞元180施加测试读取电压TV以便评估其逻辑状态。

根据本发明的实施例，如果用当前测试读取电压TV评估的至少一个前哨存储器胞元180的逻辑状态不同于预定义逻辑状态(例如，不同于设置状态)，那么测试读取电压TV增加固定量或可变量，并通过将增加的测试读取电压TV施加到前哨单元180以评估其逻辑状态来执行下一迭代。

根据本发明的实施例，如果用当前测试读取电压TV评估的所有前哨存储器胞元180的逻辑状态等于预定义逻辑状态(例如，等于设置状态)，那么使用测试读取电压TV的读取操作的迭代被中断。如在图5所说明的实例中可见，上次迭代的测试读取电压TV因此足够高以还超过由前哨单元180的阈值电压形成的设置分布(在图5中用参考标记510识别)的上边缘。在这种情况下，根据本发明的实施例，存储器控制器140根据上次迭代的测试读取电压TV设置恢复电压VREC。

根据本发明的实施例，存储器控制器140将恢复电压VREC设置为上次迭代的测试读取电压TV的值。

根据本发明的另一实施例，存储器控制器140将恢复电压VREC设置为(例如基于)上次迭代的测试读取电压TV的值的函数的值，举例来说，例如比上次迭代的测试读取电压TV的值多5％或10％。在另一实例中，存储器控制器140将恢复电压VREC设置为作为上次迭代的测试读取电压TV的值的函数的值，举例来说，例如比上次迭代的测试读取电压TV的值多50mV或200mV。

根据本发明的实施例，一旦已经设置恢复电压VREC，存储器控制器140将前哨胞元180重写/重新编程到预定义逻辑状态(例如，设置状态)(框430)。这样，漂移对前哨胞元180的影响被复位，并且其阈值电压被推回到其刚刚在其上次编程操作之后具有的大约值。

在这一点上，根据本发明的实施例，阵列106的存储器胞元105经受利用恢复电压VREC进行的刷新操作(框435、440)。

根据本发明的实施例，刷新操作允许通过执行读取操作来恢复存储器胞元105的逻辑状态，其中使用恢复电压VREC作为读取电压来评估存储器胞元的逻辑状态(框435)。由于前哨胞元180反映阵列106的剩余存储器胞元105的实际状况(从漂移的观点来看)，并且由于恢复电压VREC已经被设置为更高以超过对应于前哨胞元180的阈值电压的设置分布的上边缘，所以尽管存在严重的漂移，使用恢复电压VREC执行的读取操作仍具有给出正确结果的极高可能性。

根据本发明的实施例，存储器胞元105的经恢复逻辑状态可暂时存储在缓冲寄存器中，或者存储在不同的存储器装置中，例如快闪存储器装置(图中未说明)，或者还存储在存储器阵列106的另一部分中。

根据本发明的实施例，然后将存储器胞元105重写/重新编程到其对应的经恢复逻辑状态(框440)。以此方式，漂移对存储器胞元105的影响被复位，并且其阈值电压被推回到其刚刚在其上次编程操作之后具有的大约值。

一旦执行刷新操作，存储器胞元105就可取决于存储器装置100的特定应用而经受标准(例如，读取及/或编程)操作(转到框420)。

根据本公开中描述的本发明的实施例，由存储器控制器140通过行解码器120及列解码器130选择存储器胞元105以及前哨单元180，以评估其在不同情况下用于不同目的的逻辑状态。

根据本发明的实施例，在标准读取操作期间选择存储器胞元105可提供将对应位线115偏置到对应于读取电压VR(i)组中的读取电压中的一者的电压(或在漂移后的恢复阶段期间的VREC)，以及将对应字线110偏置到低于读取电压VR(i)的字线选择电压VS。根据本发明的实施例，对应于未选择存储器胞元105的位线115可偏置到字线选择电压与位线读取电压之间的第一取消选择电压VD(1)，举例来说，例如接地电压。根据本发明的实施例，还可将对应于未选择存储器胞元105的字线110偏置到第一取消选择电压VD(1)，举例来说，例如偏置到接地电压。

由于在刷新操作及恢复电压设置操作期间用于存取存储器胞元105及/或前哨单元180的电压高于在标准读取操作期间使用的读取电压VR(i)，因此对于未被选择但对应于所选择的存储器胞元的相同字线及/或相同位线的存储器胞元，可经历不必要的泄漏损失。根据本发明的一些实施例，为了减少所述泄漏损失，在恢复电压设置操作及/或刷新操作期间，未选择字线被有利地偏置到高于第一取消选择电压VD(1)的第二取消选择电压VD(2)。

根据本发明的实施例，在恢复电压设置操作期间选择存储器胞元105可提供将对应位线115偏置到对应于测试电压TV的电压，及将对应字线110偏置到低于测试电压TV的字线选择电压VS。根据本发明的实施例，对应于未选择存储器胞元105的位线115可偏置到字线选择电压与位线读取电压之间的第一取消选择电压VD(1)，举例来说，例如接地电压。根据本发明的实施例，对应于未选择存储器胞元105的字线110可被偏置到高于第一取消选择电压VD(1)的第二取消选择电压VD(2)。

根据本发明的实施例，在刷新电压设置操作期间选择存储器胞元105可提供将对应位线115偏置到对应于恢复电压VREC的电压，及将对应字线110偏置到低于恢复电压VREC的字线选择电压VS。根据本发明的实施例，对应于未选择存储器胞元105的位线115可偏置到字线选择电压与位线读取电压之间的第一取消选择电压VD(1)，举例来说，例如接地电压。根据本发明的实施例，对应于未选择存储器胞元105的字线110可被偏置到高于第一取消选择电压VD(1)的第二取消选择电压VD(2)。

图6以功能单元/模块/框/组件的形式说明根据本发明的实施例的包括存储器装置100的电子设备600的实例。

电子设备600可为平板计算机、计算机、例如智能手机的无线通信装置、相机、数字显示器及类似者。

在图6所说明的示范性实施例中，电子设备600可包括处理器模块610、存储器模块620、通信模块630及一或多个外围模块640中的一或多者。

处理器模块610可为微处理器、数字信号处理器、微控制器或能够执行软件及/或固件的其它单元。

存储器模块620可包括适于存储数据(例如用于电子设备的操作的系统数据及/或用户数据)的一或多个存储器装置。例如，所述一或多个存储器装置包括根据上文描述的本发明的实施例的存储器装置100。那些组件通过总线650或类似的互连构件互连。

通信模块630被配置成启用电子设备600与其它电子设备之间的通信。例如，通信模块可包括

通信电路、

通信电路及/或无线电电路，所述电路被配置为允许电子设备600通过移动网络连接与其它电子装置通信。

一或多个外围模块640可包括输入/输出装置、接口装置及/或其它外围装置，举例来说，例如麦克风、键盘、开关、显示器、一或多个扬声器等。

前面的描述详细地呈现及讨论本发明的若干实施例；但是，在不脱离所附权利要求书定义的范围的情况下，对所描述的实施例以及不同的本发明实施例的若干改变是可能的。

Claims (25)

1.一种存储器装置，其包括：

-多个存储器胞元，每一存储器胞元可编程到至少两个逻辑状态，每一逻辑状态对应于所述存储器胞元的相应标称电阻值，所述多个存储器胞元包括第一组存储器胞元及第二组存储器胞元，所述第二组的所述存储器胞元被编程到所述至少两个逻辑状态中的预定义逻辑状态；

-存储器控制器，其耦合到所述多个存储器胞元，并被配置为在读取操作期间向所述第一组的至少一个所选存储器胞元施加读取电压以评估其逻辑状态；其中，

-所述存储器控制器经进一步配置以：

-向所述第二组的所述存储器胞元施加所述读取电压以评估其逻辑状态；

-如果所述第二组的至少一个存储器胞元的所述逻辑状态被评估为不同于所述预定义逻辑状态，那么通过对所述第一组的所述存储器胞元施加高于所述读取电压的恢复电压来评估其所述逻辑状态及然后将所述第一组的所述存储器胞元重新编程到用所述恢复电压评估的所述逻辑状态，而执行所述第一组的所述存储器胞元的刷新操作。

2.根据权利要求1所述的存储器装置，其中所述恢复电压具有预定值。

3.根据权利要求1所述的存储器装置，其中所述存储器控制器进一步配置为执行用于设置所述恢复电压的恢复电压设置操作，所述恢复电压设置操作包括以下阶段序列：

a)设置初始测试电压；

b)向所述第二组的所述存储器胞元施加测试电压以评估其所述逻辑状态；

c)如果用测试电压评估的所述第二组的至少一个存储器胞元的所述逻辑状态不同于所述预定义逻辑状态，那么增加所述测试电压的值且使用所述测试电压的所述增加值来重复阶段b)；

d)如果用所述测试电压评估的所述第二组的所有所述存储器胞元的所述逻辑状态等于所述预定义逻辑状态，那么根据在已经执行的上一阶段b)中使用的所述测试电压来设置所述恢复电压。

4.根据权利要求3所述的存储器装置，其中所述初始测试电压对应于所述读取电压。

5.根据权利要求3所述的存储器装置，其中所述存储器控制器被配置为将所述恢复电压设置为在阶段b)的上次迭代中使用的所述测试电压。

6.根据权利要求1所述的存储器装置，其中所述存储器控制器被配置为在所述存储器装置的每次通电时向所述第二组的所述存储器胞元施加所述读取电压以评估其所述逻辑状态。

7.根据权利要求1所述的存储器装置，其中所述存储器装置是非易失性存储器装置。

8.根据权利要求1所述的存储器装置，其中每一存储器胞元包括包含硫属化物材料的逻辑状态存储元件。

9.根据权利要求8所述的存储器装置，其中所述相变材料是相变材料。

10.根据权利要求1所述的存储器装置，其中所述存储器控制器进一步经配置以：

-如果所述第二组的至少一个存储器胞元的所述逻辑状态被评估为不同于所述预定义逻辑状态，那么在执行所述刷新操作之前将所述第二组的所述存储器胞元重新编程到所述预定义逻辑状态。

11.根据权利要求1所述的存储器装置，其中所述读取电压是基于上次所述第一组的存储器胞元已被编程而从一组预定义读取电压中选择的。

12.一种电子设备，其包括：

-处理器模块；

-存储器模块；

-通信模块；

-外围模块，

其中所述存储器模块包括第一组存储器胞元及第二组存储器胞元以及存储器控制器；且

其中所述存储器控制器被配置为向所述第一及第二组存储器胞元施加读取电压；且

-如果所述第二组的至少一个存储器胞元的所述逻辑状态被评估为不同于所述预定义逻辑状态，那么通过对所述第一组的所述存储器胞元施加高于所述读取电压的恢复电压来评估其逻辑状态及然后将所述第一组的所述存储器胞元重新编程到用所述恢复电压评估的所述逻辑状态，而执行所述第一组的所述存储器胞元的刷新操作。

13.根据权利要求12所述的电子设备，其中所述读取电压是基于上次所述第一组的存储器胞元已被编程而从一组预定义读取电压中选择的。

14.根据权利要求12所述的电子设备，其中每一存储器胞元包括包含硫属化物材料的逻辑状态存储元件。

15.根据权利要求14所述的电子设备，其中所述相变材料是相变材料。

16.根据权利要求12所述的电子设备，其中所述存储器控制器进一步经配置以：

-如果所述第二组的至少一个存储器胞元的所述逻辑状态被评估为不同于所述预定义逻辑状态，那么在执行所述刷新操作之前将所述第二组的所述存储器胞元重新编程到所述预定义逻辑状态。

17.根据权利要求12所述的电子设备，其中所述存储器控制器进一步配置为执行用于设置所述恢复电压的恢复电压设置操作，所述恢复电压设置操作包括以下阶段序列：

a)设置初始测试电压；

b)向所述第二组的所述存储器胞元施加测试电压以评估其所述逻辑状态；

c)如果用所述测试电压评估的所述第二组的至少一个存储器胞元的所述逻辑状态不同于所述预定义逻辑状态，那么增加测试电压的值且使用所述测试电压的所述增加值来重复阶段b)；

d)如果用所述测试电压评估的所述第二组的所有所述存储器胞元的所述逻辑状态等于所述预定义逻辑状态，那么根据在已经执行的上一阶段b)中使用的所述测试电压来设置所述恢复电压。

18.根据权利要求17所述的电子设备，其中所述初始测试电压对应于所述读取电压。

19.一种用于操作存储器装置的方法，所述存储器装置包括多个存储器胞元，每一存储器胞元可编程到至少两个逻辑状态，每一逻辑状态对应于所述存储器胞元的相应标称电阻值，所述多个存储器胞元包括第一组存储器胞元及第二组存储器胞元，所述方法包括：

-将所述第二组的所述存储器胞元编程到所述至少两个逻辑状态中的预定义逻辑状态；

-在读取操作期间，向所述第一组的至少一个所选存储器胞元施加读取电压以评估其所述逻辑状态；且进一步包括：

-向所述第二组的所述存储器胞元施加所述读取电压以评估其所述逻辑状态；

-如果所述第二组的至少一个存储器胞元的所述逻辑状态被评估为不同于所述预定义逻辑状态，那么通过对所述第一组的所述存储器胞元施加高于所述读取电压的恢复电压来评估其逻辑状态及然后将所述第一组的所述存储器胞元重新编程到用所述恢复电压评估的所述逻辑状态，而执行所述第一组的所述存储器胞元的刷新操作。

20.根据权利要求19所述的方法，其中所述恢复电压具有预定值。

21.根据权利要求19所述的方法，其进一步包括执行用于设置所述恢复电压的恢复电压设置操作，所述恢复电压设置操作包括以下阶段序列：

a)设置初始测试电压；

b)向所述第二组的所述存储器胞元施加测试电压以评估其所述逻辑状态；

c)如果用所述测试电压评估的所述第二组的至少一个存储器胞元的所述逻辑状态不同于所述预定义逻辑状态，那么增加所述测试电压的值且使用所述测试电压的所述增加值来重复阶段b)；

d)如果用所述测试电压评估的所述第二组的所有所述存储器胞元的所述逻辑状态等于所述预定义逻辑状态，那么根据在已经执行的上一阶段b)中使用的所述测试电压来设置所述恢复电压。

22.根据权利要求21所述的方法，其中所述恢复电压被设置为基于在阶段b)的上次迭代中使用的所述测试电压的电压。

23.根据权利要求19所述的方法，其中所述初始测试电压对应于所述读取电压。

24.根据权利要求19所述的方法，其中在所述存储器装置的每次通电时，将所述读取电压施加到所述第二组的所述存储器胞元以评估其所述逻辑状态。

25.根据权利要求19所述的方法，其中每一存储器胞元包括包含相变材料的逻辑状态存储元件。

Images