JP4606477B2 - メモリシステム及び半導体集積回路 - Google Patents
メモリシステム及び半導体集積回路 Download PDFInfo
- Publication number
- JP4606477B2 JP4606477B2 JP2008104807A JP2008104807A JP4606477B2 JP 4606477 B2 JP4606477 B2 JP 4606477B2 JP 2008104807 A JP2008104807 A JP 2008104807A JP 2008104807 A JP2008104807 A JP 2008104807A JP 4606477 B2 JP4606477 B2 JP 4606477B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- memory
- control signal
- data
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dram (AREA)
Description
図1は本発明の実施の形態のメモリシステムの概略構成を示す。同図のメモリシステムは、複数個のチップが集合したチップセット、又は1つのチップ上に搭載されたシステムLSI(半導体集積回路)であって、10は不揮発性メモリである強誘電体メモリ、14はロジック回路、20は前記メモリ10とは別途に設けられた他のメモリであって例えばSRAM等の揮発性メモリで構成される。この別途設けられたメモリ20は揮発性に限らず、不揮発性であっても良い。
次に、本発明の参考例のメモリシステムについて図面を用いて説明する。
2 データ読み出し回路(セルドライブブロック)
3 データ増幅/書込み回路(データ増幅ブロック)
4 データ入出力回路(回路ブロック)
9 制御回路(他のタイミング発生回路)
10 強誘電体メモリ(不揮発性メモリ)
11 ラッチ回路(データ保持回路)
12 制御信号(第1の信号)
13 タイミング発生回路
13a 切換スイッチ
13b 遅延回路
14 ロジック回路
15 アドレス指定回路
16 データ読み出し/書込み回路
17 データ入出力回路
19 制御回路
20 揮発性メモリ(他のメモリ)
21 制御信号(第2の信号)
22 温度検知回路
23、25 選択信号
24 電源電位検知回路
26 電源電位供給回路
28 電源線
Claims (2)
- ラッチ回路に保持された第1の制御信号の出力タイミング及び第2の制御信号の出力タイミングを受けて、第1の制御回路及び第2の制御回路の動作を制御するタイミング発生回路と、
前記第1の制御信号が入力されて制御信号を出力する前記第1の制御回路と、前記第1の制御回路から出力された制御信号が入力されて動作するメモリアドレス指定回路、データ読み出し回路、データ増幅/書込み回路、データ入出力回路とを備え、前記第1の制御信号の出力タイミングと前記第2の制御信号の出力タイミングとを予め記憶している強誘電体メモリと、
前記第2の制御信号が入力されて制御信号を出力する前記第2の制御回路と、前記第2の制御回路から出力された制御信号が入力されて動作するメモリアドレス指定回路、データ読み出し/書込み回路、データ入出力回路とを備えた揮発性メモリとを備えたメモリシステムにおいて、
前記第1の制御信号の出力タイミング及び第2の制御信号の出力タイミングは、互いに前記強誘電体メモリと前記揮発性メモリとの間で電流消費タイミングがずれるように設定されており、
前記第1の制御回路は、電源投入時に前記強誘電体メモリに記憶されている前記第1の制御信号の出力タイミング及び前記第2の制御信号の出力タイミングを前記ラッチ回路に転送する
ことを特徴とするメモリシステム。 - 前記請求項1記載のメモリシステムは、1チップ上に搭載されている
ことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008104807A JP4606477B2 (ja) | 2008-04-14 | 2008-04-14 | メモリシステム及び半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008104807A JP4606477B2 (ja) | 2008-04-14 | 2008-04-14 | メモリシステム及び半導体集積回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001252523A Division JP4146628B2 (ja) | 2001-08-23 | 2001-08-23 | メモリシステム及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008176929A JP2008176929A (ja) | 2008-07-31 |
JP4606477B2 true JP4606477B2 (ja) | 2011-01-05 |
Family
ID=39703812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008104807A Expired - Fee Related JP4606477B2 (ja) | 2008-04-14 | 2008-04-14 | メモリシステム及び半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4606477B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000057780A (ja) * | 1998-08-07 | 2000-02-25 | Matsushita Electron Corp | 半導体記憶装置 |
JP2000268587A (ja) * | 1999-03-19 | 2000-09-29 | Matsushita Electric Ind Co Ltd | 同期型半導体集積回路装置 |
-
2008
- 2008-04-14 JP JP2008104807A patent/JP4606477B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000057780A (ja) * | 1998-08-07 | 2000-02-25 | Matsushita Electron Corp | 半導体記憶装置 |
JP2000268587A (ja) * | 1999-03-19 | 2000-09-29 | Matsushita Electric Ind Co Ltd | 同期型半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008176929A (ja) | 2008-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7262986B2 (en) | Memory system and semiconductor integrated circuit | |
US8730712B2 (en) | SRAM including write assist circuit and method of operating same | |
US8060705B2 (en) | Method and apparatus for using a variable page length in a memory | |
JP4908560B2 (ja) | 強誘電体メモリ及びメモリシステム | |
CN103403808B (zh) | 防止电源骤停造成的非易失性存储器的误动作的半导体器件 | |
KR20100097454A (ko) | 복수의 상 변화 메모리들, 버퍼램, 및 낸드 플래시 메모리를 구비한 메모리 모듈 | |
JP3959341B2 (ja) | 半導体集積回路装置 | |
US9460778B2 (en) | Static random access memory with bitline boost | |
US7768857B2 (en) | Method of refreshing data in a storage location based on heat dissipation level and system thereof | |
JP5039277B2 (ja) | 入出力回路 | |
JP2008108326A (ja) | 記憶装置およびその自己テスト方法 | |
JP2006092640A (ja) | メモリ | |
US20100208528A1 (en) | Semiconductor device having nonvolatile memory element and data processing system including the same | |
US9036429B2 (en) | Nonvolatile memory device and operating method thereof | |
JP4606477B2 (ja) | メモリシステム及び半導体集積回路 | |
US7127598B2 (en) | Semiconductor device comprising transition detecting circuit and method of activating the same | |
JP2008107897A (ja) | 半導体記憶装置 | |
JP2004185686A (ja) | 半導体記憶装置 | |
JP2010277615A (ja) | 半導体記憶装置、および半導体集積回路 | |
JP2011165274A (ja) | 半導体装置およびデータ処理システム | |
EP1431981A2 (en) | Semiconductor device comprising transition detecting circuit and method of activating the same | |
WO2015174020A1 (ja) | メモリシステム、メモリ周辺回路およびメモリ制御方法 | |
US7075812B2 (en) | Ferroelectric random access memory device and control method thereof | |
JP2008108379A (ja) | 半導体集積回路装置 | |
JP2008310894A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |