KR101385793B1

KR101385793B1 - 상변화 메모리 프로그래밍을 위한 세트 펄스

Info

Publication number: KR101385793B1
Application number: KR1020120060907A
Authority: KR
Inventors: 아스윈 써우벤가담; 윌리엄 멜톤; 리치 팩켄탈; 앤드류 오엔
Original assignee: 마이크론 테크놀로지, 인크.
Priority date: 2011-06-08
Filing date: 2012-06-07
Publication date: 2014-04-29
Also published as: DE102012209151A1; CN102820054B; JP2012256410A; CN102820054A; TWI508071B; JP5354415B2; US20130242650A1; TW201306033A; KR20120136301A; US20120314491A1; US9082477B2; US8441848B2

Abstract

본 명세서에 개시된 주제는 메모리 디바이스와 관련되며, 보다 구체적으로는 상변화 메모리를 프로그래밍하기 위한 단일 펄스 알고리즘과 관련된다.

Description

상변화 메모리 프로그래밍을 위한 세트 펄스{SET PULSE FOR PHASE CHANGE MEMORY PROGRAMMING}

상변화 메모리(Phase Change Memory; PCM)는 단지 몇 가지 예를 들자면 칼코겐화물(chalcogenide) 유리 또는 GST(Germanium Antimony Telluride)와 같은 하나 이상의 특정 상변화 물질의 작용 또는 특성에 적어도 부분적으로 기초하여 동작할 수 있다. 이러한 물질의 결정 또는 비결정 상태의 전기 저항은 서로 상이할 수 있으며, 따라서 정보가 저장될 수 있는 토대를 제공한다. 높은 저항의 비결정 상태는 저장된 제1 이진 상태를 표현할 수 있고, 낮은 저항의 결정 상태는 저장된 제2 이진 상태를 표현할 수 있다. 물론, 저장된 정보의 이러한 이진 표현은 예시일 뿐이다. 상변화 메모리는 또한 예컨대 상변화 물질의 저항 정도를 변화시킴으로써 표현되는 복수의 메모리 상태를 저장하는 데 사용될 수 있다.

PCM 셀에서, 비결정 상태로부터 결정 상태로의 천이는 비결정 상태로부터 결정 상태로의 천이를 허용하기에는 충분히 긴 반면 비교적 빠른 PCM 기입 동작을 제공하기에는 충분히 짧은 천이 기간을 수반할 수 있다. 따라서, 지나치게 짧은 천이 기간은 PCM 셀이 비결정 상태와 결정 상태에 있는 물질의 혼합을 포함하는 결과를 낳을 수 있고, 이는 예컨대 PCM 셀의 고장을 일으키는 정의되지 않은 메모리 셀 상태를 초래할 수 있다.

한정적이거나 포괄적이지 않은 실시예가 아래의 도면을 참조하여 기술될 것이며, 달리 지정되지 않는 한 동일한 참조 번호는 다양한 도면 전반에 걸쳐 동일한 부분을 지칭한다.
도 1은 상변화 메모리의 실시예의 일부의 개략도.
도 2는 메모리 시스템의 실시예에 있어서 상변화 물질의 일부의 단면도.
도 3은 메모리 시스템의 실시예에 있어서 전자 신호 파형의 특성의 플롯(plot).
도 4는 PCM의 실시예에 있어서 메모리 셀의 집단에 대한 세트 속도의 분포를 도시하는 플롯.
도 5는 메모리 시스템의 실시예에 있어서 전자 신호 파형의 특성의 플롯.
도 6은 메모리 시스템의 실시예에 있어서 전자 신호의 세트 부분을 생성하기 위한 전자 회로의 개략도.
도 7은 메모리 시스템의 실시예에 있어서 전자 신호의 세트 부분의 구성요소들의 특성의 플롯.
도 8은 메모리 시스템의 실시예에 있어서 전자 신호의 세트 부분의 특성의 플롯.
도 9는 메모리 시스템의 실시예에 있어서 전자 신호의 세트 부분을 메모리 셀에 인가하는 프로세스의 흐름도.
도 10은 컴퓨팅 시스템의 실시예를 도시하는 개략도.

본 명세서 전반에 걸쳐 "일 실시예" 또는 "실시예"를 지칭하는 것은 실시예와 관련하여 기술된 특정한 특징, 구조, 또는 특성이 청구 주제의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서에 걸쳐 다양한 곳에서 "일 실시예에서" 또는 "실시예"와 같은 문구가 나타나는 것은 모두 반드시 동일한 실시예를 지칭하는 것은 아니다. 또한, 특정한 특징, 구조, 또는 특성이 하나 이상의 실시예에서 조합될 수 있다.

상변화 메모리(PCM) 셀은 이진 논리값을 저장하는 데 사용되는 경우 두 상태 중 하나로 세트 또는 리셋될 수 있다. 예컨대, 높은 저항의 비결정 상태는 저장된 제1 이진 상태를 표현할 수 있고, 낮은 저항의 결정 상태는 저장된 제2 이진 상태를 표현할 수 있다. PCM 셀은 PCM 셀의 상변화 물질을 용융시킨 후 비교적 빠르게 급냉(quench)하기 위해 비교적 큰 진폭과 비교적 짧은 지속 시간을 갖는 전자 프로그래밍 펄스 또는 신호를 인가함으로써 비결정 상태로 리셋될 수 있다. 리셋 상태에서, 상변화 물질의 활성 영역은 PCM 셀 내의 저항성 줄(joule) 가열기 요소에 인접하여 배치되는 실질적으로 반구형의 비결정 영역을 포함할 수 있다. 결정화된 상변화 물질은 상변화 물질의 비결정 영역을 둘러쌀 수 있다. 리셋 상태에서, PCM 셀은 비교적 높은 전기 저항을 가질 수 있다. 후속 프로세스에서, PCM 셀은 상변화 물질의 실질적으로 모든 영역이 결정화될 수 있도록 반구형 비결정 영역을 결정화시킴으로써 결정 상태로 세트될 수 있다. 프로세스는 상변화 물질을 결정화시키기 위해 PCM 셀에 인가되는 전자 신호의 신호 레벨값을 감소시키는 단계를 수반할 수 있다. 세트 상태에서, PCM 셀은 비교적 낮은 전기 저항을 가질 수 있다. 반구형 비결정 영역을 결정화시키는 프로세스는 PCM 셀의 동작 성능(예컨대 프로그래밍 속도)에 도움이 되도록 비교적 빠르게 수행될 수 있다. 그러나, 결정화를 지나치게 빠르게 수행하는 것은 상변화 물질 내에 결정화되지 않은 비결정 영역 또는 결함을 초래할 수 있고, 결과적으로는 바라는 것보다 높은 전기 저항을 초래한다. 바람직한 결정화 프로세스는 비결정 영역 또는 결함을 불리하게 생성하지 않고 반구형 비결정 영역을 결정화시킬 시간을 제공하기 위해 전자 신호를 감소시키는 단계를 수반할 수 있다. PCM 셀을 세트시키기 위한 전자 신호의 감소 속도를 선택하는 프로세스는 예컨대 비교적 높은 비율의 상변화 물질이 결정화되도록 보장하는 것과 PCM 기입 속도 사이의 절충을 수반할 수 있다.

메모리 디바이스는 어레이로 배열될 수 있는 복수의 PCM 셀을 포함할 수 있다. 예컨대 반도체 웨이퍼의 로트(lot)나 영역별로 제작 조건의 편차에 적어도 부분적으로 기인하여, PCM 셀의 특성 또는 물리적 파라미터가 PCM 셀들 사이에서 달라질 수 있다. 물리적 파라미터는 단지 몇몇 예를 들자면 PCM 셀 내의 상변화 물질의 체적 또는 크기, 상변화 물질과 저항성 가열기 사이의 접촉 면적, 저항성 가열기의 저항을 포함할 수 있다. 물론, 편차는 다수의 상황 또는 이벤트 중 임의의 것으로부터 초래될 수 있다. 다른 예로서, 회로 내의 PCM 셀의 물리적 위치는 PCM 셀의 물리적 파라미터에 영향을 미치거나 이를 변경시킬 수 있다. 특히, 커패시턴스, 자기장 또는 전기장, 또는 열이 편차에 기여할 수 있다. 따라서, PCM 어레이 내의 PCM 셀들 중 일부분은 PCM 셀들 중 다른 부분과 다르게 작용할 수 있다. 예컨대, 특정 전자 신호가 일부 PCM 셀에 영향을 미치는 속도가 다른 PCM 셀에 대한 것과 상이할 수 있다. PCM 셀들 사이의 물리적 또는 물질 파라미터의 편차는 주어진 전자 신호가 상이한 PCM 셀들에 영향을 미치는 속도의 편차를 초래하는 다수의 조건에 속할 수 있다.

일 실시예에서, PCM 셀을 동작시키는 방법은 PCM 셀 내의 상변화 물질을 용융시키도록 전자 신호를 인가하는 단계를 수반할 수 있다. 예컨대, 전자 신호는 메모리 제어기에 의해 수행되는 기입 동작 중에 PCM 셀의 저항성 가열기에 인가될 수 있지만, 청구 주제는 이와 같이 한정되지 않는다. 전자 신호는 상변화 물질을 용융시키도록 제1 특정 신호값 레벨로 인가될 수 있다. 인가되는 전자 신호의 신호값 레벨은 이후 상변화 물질이 용융된 후에 제2 특정 비영(non-zero) 신호값 레벨에 도달할 때까지 감소될 수 있다. 신호값 레벨은 제1 특정 신호값 레벨과 제2 특정 신호값 레벨 사이에서 실질적으로 수직의 신호값 레벨 저하가 발생하지 않게 하는 방식으로 감소될 수 있다. 예컨대, 신호값 레벨의 감소 속도(예컨대 결정화 속도)는 나노초 당 약 0.3 내지 약 12.0 마이크로 암페어 미만일 수 있지만, 청구 주제는 이와 같이 한정되지 않는다.

위에서 기술된 것과 같은 방법은 예컨대 PCM 셀 어레이에 포함될 수 있는 복수의 PCM 셀에 인가될 수 있다. 복수의 PCM 셀의 경우, 전자 신호는 둘 이상의 PCM 셀의 상변화 물질을 용융시키도록 둘 이상의 저항성 가열기에 제1 특정 신호값 레벨로 인가될 수 있다. PCM 셀들의 상변화 물질을 용융시킨 후에, 신호값 레벨은 아래에서 더 상세히 설명되는 바처럼 상변화 물질이 PCM 셀들의 외주부로부터 안쪽으로 결정화되게 하는 방식으로 감소될 수 있다. 일 구현예에서, 신호값 레벨은 용융된 상변화 물질에 대응되는 제1 특정 신호값 레벨과 제2 특정 신호값 레벨 사이의 대략 선형인 램프(ramp)에 따라 감소될 수 있다. 일 구현예에서, 제2 특정 신호값 레벨은 복수의 PCM 셀 중에서 가장 낮은 결정화 온도를 갖는 PCM 셀의 온도 이하인 상변화 물질 온도에 대응될 수 있다.

일 실시예에서, PCM 셀을 동작시키는 방법은 PCM 셀 어레이 내의 PCM 셀들의 프로그래밍 중에 실질적으로 수직의 온도 저하가 발생하지 않게 하는 방식으로 어레이의 셀들을 프로그래밍하기 위한 저항성 가열기를 포함하는 디바이스를 수반할 수 있다. 저항성 가열기는 예컨대 리셋 온도 레벨로부터 세트 온도 레벨로 온도를 감소시킴으로써 PCM 셀 어레이의 셀들을 프로그래밍할 수 있다. 리셋 온도는 어레이의 임의의 셀의 가장 높은 용융 온도 이상의 온도를 포함할 수 있다. 다른 한편으로, 세트 온도 레벨은 어레이의 임의의 셀의 가장 낮은 결정화 온도 이하의 온도를 포함할 수 있다.

PCM 셀을 동작시키는 방법은 단일 신호 펄스를 포함하는 전자 신호를 PCM 셀에 인가하는 단계를 수반할 수 있다. 단일 신호 펄스는 복수의 PCM 셀을 리셋한 후 세트하여 일부 PCM 셀이 다른 것과 상이한 시간에 결정화 온도 레벨에 도달하게 하는 방식으로 인가될 수 있다. 단일 신호 펄스는 PCM 셀들의 가열 요소들에 인가되는 전류 펄스를 포함할 수 있다. 단일 신호 펄스는 자체 가열 셀 아키텍처로 된 PCM 셀들에 인가되는 전류 펄스를 포함할 수 있는데, 이 경우 PCM 셀들은 그 자체로 가열 요소를 포함한다. 단일 신호 펄스는 복수의 PCM 셀 중 가장 높은 용융 온도를 갖는 PCM 셀에 대한 용융 온도에 대응되거나 이를 초과하는 온도를 생성하기 위한 초기 레벨로 인가될 수 있다. 단일 신호 펄스는 복수의 PCM 셀이 실질적으로 완전히 결정화될 수 있게 하는 방식으로 인가될 수 있다. 단일 신호 펄스는, 온도의 변화가 복수의 PCM 셀 중 가장 느린 PCM 셀이 실질적으로 완전히 결정화될 수 있는 속도에 대응되는 속도 이하가 되게 초래하도록 하는 방식으로 인가될 수 있다. 단일 신호 펄스는 복수의 PCM 셀 중 가장 낮은 결정화 온도를 갖는 PCM 셀에 대한 온도에 대응되거나 그보다 낮은 후속 온도를 생성할 수 있다.

일 구현예에서, PCM 셀을 동작시키는 방법은 복수의 PCM 메모리 셀을 포함하는 메모리 어레이를 포함하는 집적 회로를 사용하여 수행될 수 있다. 복수의 PCM 메모리 셀은 단일 펄스의 인가 중에 복수의 PCM 메모리 셀 중 어떠한 것도 상태 검증하지 않고 단일 펄스를 통해 실질적으로 완전히 용융된 후 실질적으로 완전히 결정화될 수 있다. 반례로서, 특정 상태로 PCM 셀들을 프로그래밍하는 프로세스는 PCM 셀들 또는 이들 중 일부가 특정 상태로 프로그래밍되었는지 여부를 검증하는 프로세스들에 의해 분리되는 복수의 펄스를 사용하여 수행될 수 있다.

도 1은 상변화 메모리(100)의 실시예의 일부의 도면이다. 이러한 부분은 두 개의 메모리 셀을 포함하는 것으로 도시되는데, 예시를 위해 각각의 메모리 셀은 상이한 메모리 상태에 있다. 반도체 기판(150)은 N 도핑 영역(155)을 포함할 수 있지만, 예컨대 P 도핑 영역을 사용하는 것을 포함하는 다른 구성이 사용될 수 있다. 상변화 메모리(100)는 워드 라인(105), 비트 라인(120), 또는 워드 라인 접촉부(110)를 포함할 수 있다. 하나의 메모리 상태를 표현하기 위해, 상변화 물질(125)의 일부와 접촉하는 가열기(145)가 가열되어 상변화 물질(125)의 일부(140)를 용융시킬 수 있고, 이어서 이는 예컨대 비결정 GST(Germanium Antimony Telluride)를 포함하도록 비교적 빠르게 냉각될 수 있다. 비결정 물질은 비교적 저항이 높을 수 있어서 비트 라인 접촉부(120)에 대한 높은 저항의 접속부를 초래할 수 있다. 다른 메모리 상태를 표현하기 위해, 상변화 물질(115)의 일부와 접촉하는 가열기(135)가 가열되어 상변화 물질(115)의 일부를 용융시킬 수 있고, 이어서 이는 낮은 저항의 결정 또는 다결정 물질을 포함하도록 비교적 느리게 냉각될 수 있다. 따라서, 다결정 상변화 물질(115)은 접촉부(120)에 대한 낮은 저항의 접속부를 초래할 수 있다. 물론, PCM의 이러한 부분의 세부 사항은 예시일 뿐이며, 청구 주제는 이와 같이 한정되지 않는다.

위에서 살펴본 바처럼, 다결정 상변화 물질(115)은 결정화되지 않은 비결정 영역을 포함할 수 있는 하나 이상의 결함(130)을 갖게 될 수 있는데, 이는 결정화 프로세스를 지나치게 빠르게 수행하는 것으로부터 초래될 수 있다. 결함(130)은 비트 라인 접촉부(120)에 대한 접속부의 저항을 유해하게 증가시킬 수 있는데, 이는 메모리 셀의 오작동을 초래한다. 예컨대, 고장난 메모리 셀은 낮은 저항 상태에 의해 표현되는 이진값을 판독하지 못할 수 있다.

도 2는 메모리 시스템의 실시예에 있어서 다결정 상변화 물질(210)의 일부의 단면도이다. 상변화 물질의 일부(210)는 예컨대 도 1에 도시된 상변화 물질(125)과 유사할 수 있다. 특정한 시간 내에, 반구형 비결정 영역(220)은 위에서 기술된 바처럼 반구형 비결정 영역(220)을 결정화시키기 위한 전자 신호의 신호값 레벨 감소에 응답하여 더 작은 크기의 부분(230)으로 수축될 수 있다. 전자 신호의 신호값 레벨이 계속 감소함에 따라, 더 작은 크기의 부분(230)은 비결정 영역(220)의 실질적으로 모든 부분이 결정화될 때까지 계속 수축될 수 있다. 이러한 수축 또는 결정화의 속도는 예컨대 반구형 비결정 영역(220)의 높이(240)의 감소 면에서 정량화될 수 있다. 복수의 PCM 셀에 인가되는 전자 신호의 특정 감소 속도에 대해, 수축 또는 결정화 속도는 위에서 언급된 바처럼 PCM 셀들 사이에서 달라질 수 있다. 예컨대, 하나의 PCM 셀에 포함된 반구형 비결정 영역(220)은 다른 PCM 셀에 비해 이들 두 PCM 셀이 동일한 전자 신호 속도를 경험할 수 있다 하더라도 더 빠르게 결정화될 수 있다. 물론, 상변화 물질의 결정화에 관한 이러한 세부 사항은 예시일 뿐이며, 청구 주제는 이와 같이 한정되지 않는다.

도 3은 메모리 시스템의 실시예에 있어서 시간에 대해 플롯되는 감소 램프를 포함할 수 있는 세트 부분(310)을 포함하는 세트 펄스 또는 전자 신호(300)의 특성의 플롯이다. 전자 신호(300)는 예컨대 복수의 PCM 셀을 프로그래밍하도록 인가될 시간 종속적 단일 펄스를 포함할 수 있다. 전자 신호(300)는 시작 전류로부터 종료 전류로의 접속된 평활 신호 경로를 포함할 수 있다. 예컨대, 전자 신호(300)의 파라미터는 복수의 PCM 셀 중 가장 높은 용융 온도를 갖는 PCM 셀에 대한 용융 온도에 대응되거나 이를 초과하는 온도를 생성하는 시작 전류를 포함할 수 있다. 전자 신호(300)의 다른 파라미터는 복수의 PCM 셀 중 가장 낮은 결정화 온도를 갖는 PCM 셀에 대한 온도에 대응되거나 이보다 낮은 온도를 생성하는 종료 전류를 포함할 수 있다.

시간 T0부터 시간 T1까지, PCM 셀에 인가되는 전자 신호(300)는 예컨대 PCM 셀을 리셋하기 위한 프로세스 중에 상변화 물질의 용융 온도에 대응된 용융 레벨로 램프 업(ramp up) 될 수 있다. 충분히 높은 온도는 PCM 셀의 상변화 물질의 활성 체적을 용융 상으로 만들 수 있다. 시간 T1부터 시간 T2까지, 이러한 저항성의 비결정 상은 상변화 물질의 활성 체적의 정상 상태를 포함할 수 있고, 한편으로 전자 신호(300)는 실질적으로 일정하게 유지되지만, 청구 주제는 이와 같이 한정되지 않는다. 이후에, 시간 T2부터 시간 T3까지, 세트 프로세스는 상변화 물질의 활성 체적을 결정화시키기 위한 램프 다운(ramp down) 전자 신호(310)를 포함할 수 있다. 비교적 빠른 동작 성능을 달성하기 위해, 세트 프로세스는 비교적 빠른 속도로 상변화 물질을 결정화하기 위해 비교적 가파른 램프 다운 경사(320)를 갖는 전자 신호를 인가하는 단계를 포함할 수 있다. 그러나, 위에서 논의된 바처럼, 전자 신호의 램프 다운 속도가 특정한 양보다 큰 경우, 이러한 속도는 PCM 셀의 세트 상태에서 결정화되지 않은 상변화 물질의 결함 또는 포켓 영역을 초래할 수 있다. 다른 한편으로, 램프 다운 경사(330)와 같이 전자 신호의 램프 다운 속도가 특정한 양보다 작은 경우, 이러한 속도는 PCM 셀의 성능 저하(예컨대 프로그래밍 속도 저하)를 초래할 수 있다. 따라서, 전자 신호(310)의 램프 다운 부분은 PCM 셀의 세트 상태를 위한 상변화 물질의 실질적으로 완전한 결정화를 달성하면서 PCM 셀의 바람직한 동작 성능을 위한 경사를 갖도록 선택될 수 있다. 예컨대, 바람직한 동작 성능은 프로그래밍 속도, 프로그래밍 신뢰성, 또는 프로그래밍 수율 사이의 절충 후에 선택될 수 있다. 또한, 전자 신호(310)는, 온도의 변화가 복수의 PCM 셀 중 온도 변화에 대한 응답이 가장 느린 PCM 셀이 실질적으로 완전히 결정화될 수 있는 속도에 대응되는 속도 이하가 되게 초래하도록 하는 방식으로 복수의 PCM 셀에 인가될 수 있다.

위에서 논의된 바처럼, 예컨대 제작 조건의 편차에 기인하여 PCM 내의 PCM 셀들의 특성 또는 물리적 파라미터가 달라질 수 있다. 예컨대, 특정한 전자 신호는 다른 PCM 셀과 다르게 일부 PCM 셀에 영향을 미칠 수 있다. 따라서, PCM 내의 PCM 셀들 중 일부분은 특정 램프 다운 경사를 갖는 인가된 전자 신호에 응답하여 PCM 셀들 중 다른 부분과 다르게 작용할 수 있다. 예컨대, 램프 다운 경사(320)를 사용하는 결정화 프로세스는 PCM 셀들 중 일부분에 대해서는 바람직할 수 있는 반면, PCM 셀들 중 다른 부분에 대해서는 지나치게 빠를 수 있다(예컨대 상변화 물질의 결함을 초래). 마찬가지로, 램프 다운 경사(330)를 사용하는 결정화 프로세스는 PCM 셀들 중 일부분에 대해서는 바람직할 수 있는 반면, PCM 셀들 중 다른 부분에 대해서는 필요한 것보다 느릴 수 있다(예컨대 메모리 성능 속도에 악영향을 미침). 따라서, 전자 신호(310)의 램프 다운 부분의 것과 같은 중간 램프 다운 경사는 일부 PCM 셀에 대해서는 지나치게 빠르고, 다른 PCM 셀에 대해서는 지나치게 느리며, 또 다른 PCM 셀에 대해서는 바람직한 결정화 속도를 초래할 수 있다. PCM 셀 편차를 고려할 수 있는 램프 다운 경사의 선택이 아래에서 상세히 논의될 것이다.

도 4는 일 실시예에 따른 PCM 내의 메모리 셀들의 집단(400)에 대한 바람직한 세트 속도의 분포(405)를 도시하는 플롯이다. "바람직한"은 정확한 조건을 표현하고자 하는 것이 아니다. 따라서, "바람직한 세트 속도"는 예컨대 비교적 고속의 메모리 성능을 제공하기에 충분히 빠르면서도 특정 PCM 셀(또는 유사한 PCM 셀들의 집단) 내의 상변화 물질의 실질적으로 완전한 결정화를 허용하기에 충분히 느린 전자 신호 세트 속도를 대략적으로 지칭한다. 위에서 논의된 바처럼, PCM 디바이스는 예컨대 PCM 셀의 제작 조건의 편차로 인한 세트 속도의 편차를 갖는 PCM 셀들을 포함할 수 있다. 예컨대, 위에서 논의된 바처럼, 특정 전자 신호가 일부 PCM 셀에 영향을 미치는 속도는 다른 PCM 셀과 상이할 수 있다. 도 3의 전자 신호(300)를 사용하는 예를 들자면, PCM 셀들(420)을 세트하는 프로세스는 램프 다운 경사(320)에 대응되는 특정 속도로 전자 신호를 램프 다운하는 단계를 수반할 수 있다. PCM 셀들(430)을 세트하는 프로세스는 램프 다운 경사(330)에 대응되는 특정 속도로 전자 신호를 램프 다운하는 단계를 수반할 수 있고, PCM 셀들(410)을 세트하는 프로세스는 전자 신호의 램프 다운 부분(310)에 대응되는 특정 속도로 전자 신호를 램프 다운하는 단계를 수반할 수 있다. PCM 셀들의 특정 집단(435)은 램프 다운 바이어스(bias) 신호의 비교적 작은 또는 완만한 경사에 대응될 수 있다. 다른 PCM 셀 집단에 비해, 특정 집단(435)은 가장 느린 결정화 속도를 가질 수 있다. 이는 다른 이유 중에서도 예컨대 비교적 큰 체적의 상변화 물질을 갖거나 또는 가열기와 상변화 물질 사이의 접촉 면적이 비교적 작은 PCM 셀의 경우일 수 있다. 물론, PCM 셀들의 이러한 분포는 예시일 뿐이며, 청구 주제는 이와 같이 한정되지 않는다.

도 5는 예컨대 도 4에 표현된 집단을 포함할 수 있는 복수의 PCM 셀에 인가될 수 있는 전자 신호(500)의 개략도이다. 전자 신호(500)는 시간에 대해 플롯된 세트 부분(510)을 포함할 수 있다. 시간 T0부터 시간 T1까지, 전자 신호(500)는 상변화 물질의 용융 온도에 대응되는 용융 레벨(505)로 램프 업될 수 있다. 시간 T0 부터 시간 T1까지, 전자 신호(500)는 복수의 PCM 셀 중 가장 높은 용융 온도를 갖는 PCM 셀에 대한 용융 온도에 대응되거나 이를 초과하는 온도를 생성하기 위해 복수의 PCM 셀에 인가될 수 있다. 이후에, 시간 T2부터 시간 T3까지, 세트 프로세스는 상변화 물질의 활성 체적을 결정화하도록 전자 신호(500)를 램프 다운하는 단계를 포함할 수 있다. 특정 구현예에서, 전자 신호(500)는 시간 T2와 T3 사이에 전자 신호(500)를 감소시키는 경사를 갖는 실질적으로 선형인 부분(510)을 포함할 수 있다. 실질적으로 선형인 부분(510)을 포함하는 램프 다운 전자 신호를 인가하는 것은 PCM 셀들의 집단이 세트 상태로 결정화될 수 있는 속도의 향상과 관련된 이점을 제공할 수 있다. 특히, 결정화는 최종 세트 구조에서 상변화 물질의 결함 또는 비결정 영역을 실질적으로 생성하지 않고 수행될 수 있다. 일 구현예에서, 전자 신호의 선형 부분(510)은 예컨대 도 4에 도시된 것과 같은 바람직한 세트 속도의 분포를 갖는 PCM 셀들의 집단에 인가될 수 있다. 일 응용예에서, 실질적으로 선형인 부분(510)의 경사는 다른 집단의 PCM 셀들에 비해 가장 느린 결정화 속도를 가질 수 있는 특정 집단(435)에 대응되도록 선택될 수 있다. 예컨대, 실질적으로 선형인 부분(510)의 경사는 특정 집단(435)의 PCM 셀들의 상변화 물질의 온도 변화 속도(이러한 PCM 셀들의 결정화 속도와 실질적으로 같음)에 대응되도록 선택될 수 있다. 전자 신호(500)는 세트 프로세스 중의 결정화 속도가 PCM 셀 내의 상변화 물질의 반구형 활성 영역의 높이에 대해 선형일 수 있도록 PCM 셀들에 인가될 수 있다.

실질적으로 선형인 부분(510)은 시간 T3에서 결정화 레벨로 연장될 수 있는데, 이때에 또는 이후에 전자 신호(500)의 경사(530)는 프로그램 속도를 향상시키도록 증가될 수 있다. 결정화 레벨은 PCM 셀들의 실질적으로 모든 집단의 상변화 물질이 결정화될 수 있는 속도에 대응될 수 있다. 달리 말해, 결정화 레벨은 모든 PCM 셀의 상변화 물질이 결정화될 수 있는 비교적 높은 확률이 존재할 수 있는 온도에 대응될 수 있다. 전자 신호(500)의 결정화 레벨은 PCM 셀들의 실질적으로 모든 집단의 판독 바이어스와 실질적으로 같을 수 있다. 예컨대, 칼코겐화물 유리의 경우, 판독 바이어스는 약 1.3 볼트의 값을 포함할 수 있지만, 청구 주제는 이와 같이 한정되지 않는다. 전자 신호(500)는 PCM 셀들을 세트하는 프로세스를 종결하도록 비영 신호값 레벨(535)에 도달할 수 있지만, 청구 주제는 이와 같이 한정되지 않는다.

도 6은 메모리 시스템의 실시예에 있어서 전자 신호의 세트 부분을 생성하기 위한 전자 회로(600)의 개략도이다. 회로(600)는 예컨대 다양한 특성을 갖는 전자 신호의 세트 부분을 생성 또는 산출하기 위한 많은 기법 중 단지 하나를 포함하고, 청구 주제는 어떠한 특정 기법으로 한정되지 않는다. 회로(600)는 트랜지스터 M1, M2 및 M3, 커패시터 C1, C2 및 C3, 전류원 I1, I2 및 I3, 두 개의 스위치 S11, S12, S21, S22, S31 및 S32, 그리고 전압 V1, V2 및 V3를 각각 포함하는 부회로(610, 620 및 630)를 포함할 수 있다. 공급 전압 Vsup가 부회로(610, 620 및 630)에 제공될 수 있다. 회로(600)는 예컨대 세트 프로세스 중에 PCM에 인가될 전압 Vout을 생성할 수 있다. Vout은 전자 신호(500)와 유사한 신호를 포함할 수 있다. 이러한 경우, Vout은 저항기-커패시터(RC) 조합(650)에 의해 시간에 대해 평균될 수 있는 하나 이상의 경사를 포함하는, 구분적으로 연속적일 수 있는 실질적으로 선형인 부분(510)을 포함할 수 있다. 본 명세서에서 회로(600)는 3개의 부회로(610, 620 및 630)를 포함하는 것으로 기술되지만, 파형 생성 회로는 임의의 개수의 부회로를 포함할 수 있다. 예컨대, 회로(600)는 추가 부회로를 포함할 수 있다. 따라서, 회로(600)의 세부 사항은 예시일 뿐이며, 청구 주제는 이와 같이 한정되지 않는다.

도 7 및 8은 예컨대 회로(600)에 의해 생성될 수 있는 전자 신호의 세트 부분의 구성요소들의 특성의 플롯들이다. 전자 신호는 예컨대 메모리 제어기에 의해 판독 또는 기입 동작 중에 PCM 셀에 인가될 수 있다. 특히, 파형(700 및 800)은 일 실시예에 따르면 시간의 함수로서 플롯되는 Vout을 포함할 수 있다. 도 6으로 돌아가면, 맨 처음 세 개의 스위치 S11, S21 및 S31이 닫힐 수 있고 한편으로 세 개의 스위치 S12, S22 및 S32는 열릴 수 있다. 구성은 전압 Vg1, Vg2 및 Vg3를 전압 V1, V2 및 V3로 각각 초기화할 수 있다. V1은 V2보다 클 수 있고, V2는 V3보다 클 수 있다. 상황은 t0과 t1 사이에 최초 상태(710 및 810)를 포함할 수 있다. t1 전에, 세 개의 스위치 S11, S21 및 S31이 열릴 수 있고 커패시터 C1, C2 및 C3는 이들 각각의 전압을 저장할 수 있다. t1에서, 세 개의 스위치 S12, S22 및 S32가 닫혀서 세 개의 독립 전류원 I1, I2 및 I3를 커패시터 C1, C2 및 C3에 접속시킬 수 있다. 일 구현예에서, I1은 I2보다 클 수 있고, I2는 I3보다 클 수 있다. 커패시터 C1, C2 및 C3는 서로 상이한 속도로 방전되기 시작할 수 있다. 가장 높은 전압 V1에서 시작하는 Vg1은 가장 빠른 경사(730)로 방전될 수 있고, Vg2는 보다 느린 속도(740)로, Vg3는 가장 느린 속도(750)로 방전될 수 있다. M1, M2 및 M3는 소스 팔로워(source-follower)를 포함할 수 있어서 Vout은 게이트 전압들 - Vtn 중 하나를 대략적으로 팔로우(follow)할 수 있는데, Vtn은 N 채널 MOSFET의 문턱 전압을 포함할 수 있다. Vout이 팔로우하는 게이트는 회로(600) 내의 가장 높은 전위에 있는 게이트를 포함할 수 있다. 예컨대, t1 직후와 t2 전에, 시작 전압 V2 및 V3는 V1보다 작으므로 M1은 Vout이 대략 Vg1-Vtn일 수 있도록 Vout을 결정할 수 있다. M2 및 M3는 이들의 소스 전압 Vout이 예컨대 Vg2-Vtn 또는 Vg3-Vtn보다 큰 경우 처음에는 꺼져 있을 수 있다. 종국적으로 시간 t2에서 M1의 게이트 전압은 M2의 게이트 전압 미만으로 가로지를 수 있다. 이 시점에서, M2는 켜질 수 있는 반면 M1은 하위 문턱값 상태로 천이하고 꺼진다. 따라서, Vout은 이후 자신의 더 느린 램프(더 작은 경사)로 Vg2에 의해 결정될 수 있다. t3에서, Vg2가 Vg3 미만으로 교차됨에 따라, M2는 꺼질 수 있고, M3는 켜질 수 있으며, Vout은 이후에 더욱 더 느린 램프 속도로 M3를 팔로우할 수 있다. 물론, 회로(600)의 세부 사항은 예시일 뿐이며, 청구 주제는 이와 같이 한정되지 않는다.

도 8은 예컨대 세트 램프의 감소 부분을 근사하는 세 부분의 구분적 선형 출력 전압 Vout을 나타낸다. 구분적 선형 곡선은 도 7에 출력 전압이 개별적으로 도시된 부회로(610, 620 및 630)로부터 비롯될 수 있다. 구분적 선형 출력 전압은 예컨대 회로(600) 내의 추가 부회로를 통해 또는 RC 조합(650)을 사용하여 점차적으로 연속적(예컨대 평활)일 수 있다. 부회로의 개수의 선택은 결과 출력 전압의 바람직한 해상도에 적어도 부분적으로 기초할 수 있다. 전자 신호 해상도가 증가할 수 있지만, 추가된 부회로는 추가 공간을 점유하여 바람직하지 않게 큰 크기를 갖는 회로(600)를 초래할 수 있다.

파형(700 또는 800)은 예컨대 도 7 및 8에 도시된 바처럼 t4에서 시작하는 비교적 빠른 전압 강하를 포함할 수 있다. 선택적이지만, 실질적 0으로의 빠른 천이를 갖는 전압을 PCM 셀에 인가하는 것은 추가 프로그래밍이 존재할 수 있는 최저의 전압에서 세트 프로세스를 종료함으로써 PCM 셀의 동작 성능을 향상시키는 것을 포함하는 이점을 제공할 수 있다. 달리 말해, 0 볼트까지 완전히 램프하는 대신에, 세트 프로세스는 예컨대 약 1.3 V에서 중단될 수 있다.

본 명세서에서 파형(700 또는 800)은 3개의 불연속 경사(830, 840 및 850)를 포함하는 것으로 기술되지만, 전자 신호 파형의 세트 부분은 임의의 개수의 불연속 경사값 또는 임의의 범위의 연속 경사값을 포함할 수 있다. 따라서, 파형(700 및 800)의 세부 사항은 예시일 뿐이며, 청구 주제는 이와 같이 한정되지 않는다.

도 9는 복수의 PCM 셀에 전자 신호를 인가하는 프로세스(900)의 흐름도이다. 프로세스(900)는 다른 가능한 특성 중에서도 다른 용융 온도, 결정화 속도, 또는 결정화 온도를 갖는 PCM 셀들의 집단을 포함하는 복수의 PCM 셀을 수반할 수 있다. 위에서 논의된 바처럼, 다른 특성은 예컨대 PCM 셀의 제작 조건의 편차, 전자 시스템 내의 PCM 셀들의 다양한 배치, 또는 다수의 다른 가능성 중 임의의 것으로부터 비롯될 수 있다. 따라서, PCM 셀들의 일 집단은 PCM 셀들의 다른 집단과 상이하게 작용할 수 있다. 블록(910)에서, 신호가 제1 값으로 복수의 PCM 셀에 인가될 수 있다. 제1 값은 PCM 셀들의 조합된 집단들 중 가장 높은 용융 온도를 갖는 것들에 속하는 PCM 셀들의 특정 집단의 용융 온도에 대응될 수 있다. 신호의 제1 값은 또한 예컨대 PCM 셀들의 특정 집단을 리셋 상태로 천이시키기 위한 리셋 펄스의 크기와 대략 동일할 수 있다.

이후 블록(920)에서, 신호는 PCM 셀들의 조합된 집단들 중 가장 느린 결정화 속도를 갖는 것들에 속하는 PCM 셀들의 다른 특정 집단의 결정화 속도에 대응되는 속도로 감소될 수 있다. 예컨대, 도 4에 관하여 위에서 언급된 바처럼, 특정 집단(435)은 PCM 셀들의 조합된 집단(400) 중에서 가장 느린 결정화 속도를 가질 수 있다. 다음으로, 블록(930)에서 신호가 제2 값으로 복수의 PCM 셀에 인가될 수 있다. 제2 값은 PCM 셀들의 조합된 집단들 중 가장 낮은 결정화 온도를 갖는 것들에 속하는 PCM 셀들의 또 다른 특정 집단의 결정화 온도에 대응될 수 있다. 신호의 제2 값은 또한 예컨대 판독 동작 중에 PCM 셀들을 판독하는 데 사용되는 판독 바이어스의 크기와 대략 동일할 수 있다. 물론, 프로세스(900)의 이러한 세부 사항은 예시일 뿐이며, 청구 주제는 이와 같이 한정되지 않는다.

도 10은 메모리 디바이스(1010)를 포함하는 컴퓨팅 시스템(1000)의 실시예를 도시하는 개략도이다. 예컨대, 컴퓨팅 시스템(1000)은 복수의 PCM 셀을 프로그래밍할 수 있는 장비를 구동할 수 있고, 복수의 PCM 셀을 프로그래밍하도록 인가될 단일 펄스의 파라미터를 조절할 수 있다. 파라미터는 예컨대 시작 전류, 종료 전류 및 시작 전류로부터 종료 전류로의 시간 종속적이고 접속된 평활 신호 경로를 포함할 수 있다. 컴퓨팅 시스템(1000)은 프로그래밍 속도, 프로그래밍 신뢰성, 또는 프로그래밍 수율 중 임의의 것 사이의 절충을 위해 파라미터를 조절하는 능력을 포함할 수 있다. 컴퓨팅 시스템(1000)은 복수의 PCM 셀의 거의 완전한 결정화를 현저히 저하시키지 않고 프로그래밍 속도를 감소시키기 위해 파라미터를 조절하는 능력을 포함할 수 있다.

컴퓨팅 디바이스는 예컨대 애플리케이션 또는 다른 코드를 실행하기 위한 하나 이상의 프로세서를 포함할 수 있다. 예컨대, 메모리 디바이스(1010)는 도 1에 도시된 PCM(100)을 포함하는 메모리를 포함할 수 있다. 컴퓨팅 디바이스(1004)는 메모리 디바이스(1010)를 관리하도록 구성 가능할 수 있는 임의의 디바이스, 기기, 또는 기계를 나타낼 수 있다. 메모리 디바이스(1010)는 메모리 제어기(1015) 및 메모리(1022)를 포함할 수 있다. 한정이 아닌 예시로서, 컴퓨팅 디바이스(1004)는 예컨대 데스크톱 컴퓨터, 랩톱 컴퓨터, 워크스테이션, 서버 디바이스 등과 같은 하나 이상의 컴퓨팅 디바이스 또는 플랫폼; 예컨대 PDA(Personal Digital Assistant), 이동 통신 디바이스 등과 같은 하나 이상의 개인용 컴퓨팅 또는 통신 디바이스 또는 기기; 예컨대 데이터베이스 또는 데이터 저장 서비스 공급자/시스템과 같은 컴퓨팅 시스템 또는 연관된 서비스 공급자 능력; 또는 이들의 임의의 조합을 포함할 수 있다.

시스템(1000)에 도시된 다양한 디바이스, 그리고 본 명세서에서 더 기술되는 프로세스 및 방법의 일부 또는 전부는 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 임의의 조합을 사용하여, 또는 그렇지 않으면 이를 포함하여 구현될 수 있음이 알려져 있다. 따라서, 한정이 아닌 예시로서, 컴퓨팅 디바이스(1004)는 버스(1040) 및 호스트 또는 메모리 제어기(1015)를 통해 메모리(1022)에 동작적으로 결합되는 적어도 하나의 처리 유닛(1020)을 포함할 수 있다. 처리 유닛(1020)은 데이터 컴퓨팅 절차 또는 프로세스의 적어도 일부를 수행하도록 구성 가능한 하나 이상의 회로를 나타낸다. 한정이 아닌 예시로서, 처리 유닛(1020)은 하나 이상의 프로세서, 제어기, 마이크로프로세서, 마이크로컨트롤러, ASIC(Application Specific Integrated Circuit), 디지털 신호 프로세서, 프로그래밍 가능 로직 디바이스, FPGA(Field Programmable Gate Array) 등, 또는 이들의 임의의 조합을 포함할 수 있다. 처리 유닛(1020)은 메모리 제어기(1015)와 통신하도록 구성되는 운영 체제를 포함할 수 있다. 이러한 운영 체제는 예컨대 버스(1040)를 통해 메모리 제어기(1015)에 발송될 명령을 생성할 수 있다. 이러한 명령은 판독 또는 기입 명령을 포함할 수 있다. 예컨대 기입 명령에 응답하여, 메모리 제어기(1015)는 위에서 기술된 전자 신호(500)와 같은 전자 신호를 제공할 수 있다.

메모리(1022)는 임의의 데이터 저장 메커니즘을 나타낸다. 메모리(1022)는 예컨대 1차 메모리(1024) 또는 2차 메모리(1026)를 포함할 수 있다. 1차 메모리(1024)는 예컨대 RAM(Random Access Memory), ROM(Read Only Memory) 등을 포함할 수 있다. 이 예에서는 처리 유닛(1020)에서 분리된 것으로 도시되지만, 1차 메모리(1024)의 전부 또는 일부는 처리 유닛(1020) 내에 제공되거나 그렇지 않으면 그와 함께 위치하거나 그에 결합될 수 있다.

2차 메모리(1026)는 예컨대 1차 메모리와 동일 또는 유사한 유형의 메모리 또는 예컨대 디스크 드라이브, 광 디스크 드라이브, 테이프 드라이브, 고체 상태 메모리 드라이브 등과 같은 하나 이상의 데이터 저장 디바이스 또는 시스템을 포함할 수 있다. 소정의 구현예에서, 2차 메모리(1026)는 컴퓨터 판독 가능 매체(1028)를 동작적으로 수용할 수 있거나 그렇지 않으면 이에 결합되도록 구성 가능할 수 있다. 컴퓨터 판독 가능 매체(1028)는 예컨대 시스템(1000) 내의 디바이스들 중 하나 이상에 대한 액세스 가능 데이터, 코드, 또는 명령어를 지니거나 만들 수 있는 임의의 매체를 포함할 수 있다.

컴퓨팅 디바이스(1004)는 예컨대 입력/출력(1032)을 포함할 수 있다. 입력/출력(1032)은 인간 또는 기계 입력을 수용 또는 그렇지 않으면 도입하도록 구성 가능할 수 있는 하나 이상의 디바이스 또는 특징, 또는 인간 또는 기계 출력을 전달 또는 그렇지 않으면 제공하도록 구성 가능할 수 있는 하나 이상의 디바이스 또는 특징을 나타낸다. 한정이 아닌 예시로서, 입력/출력 디바이스(1032)는 동작적으로 구성되는 디스플레이, 스피커, 키보드, 마우스, 트랙볼, 터치 스크린, 데이터 포트 등을 포함할 수 있다.

물론, 특정한 실시예들이 기술되었을 뿐이지만, 청구 주제는 특정 실시예 또는 구현예로 그 범위가 한정되지 않음을 이해할 것이다. 예컨대, 일 실시예는 예컨대 디바이스 또는 디바이스들의 조합으로 구현되는 것과 같은 하드웨어일 수 있다. 마찬가지로, 청구 주제는 이러한 면으로 그 범위가 한정되지 않지만, 일 실시예는 예컨대 특정 또는 특수 목적 시스템 또는 장치에 의해 실행되어 예컨대 앞서 기술된 실시예들 중 하나와 같은 청구 주제에 따른 방법의 실시예의 성능을 초래할 수 있는 명령어를 수록한 저장 매체 또는 저장 매체들과 같은 하나 이상의 물품을 포함할 수 있다. 그러나, 물론 청구 주제는 반드시 기술된 실시예들 중 하나로 한정되지는 않는다. 또한, 특정 또는 특수 목적 컴퓨팅 플랫폼은 하나 이상의 처리 유닛 또는 프로세서, 디스플레이, 키보드, 또는 마우스와 같은 하나 이상의 입력/출력 디바이스, 또는 정적 RAM, 동적 RAM, 플래시 메모리, 또는 하드 드라이브와 같은 하나 이상의 메모리를 포함할 수 있지만, 청구 주제는 또한 이러한 예로 그 범위가 한정되지 않는다.

상술한 설명에서, 청구 주제의 다양한 태양이 기술되었다. 설명의 목적을 위해, 청구 주제의 철저한 이해를 제공하도록 특정한 수치, 시스템, 또는 구성이 제시되었을 수 있다. 그러나, 본 개시 내용의 이점을 갖는 기술 분야의 당업자에게는 청구 주제가 그러한 특정 세부 사항 없이 실시될 수 있음이 자명할 것이다. 다른 경우에, 당업자가 이해하는 특징은 청구 주제를 불명확하게 하지 않도록 생략 또는 단순화되었다. 소정의 특징이 본 명세서에 예시 또는 기술되었지만, 많은 수정, 치환, 변경, 또는 등가물이 본 기술 분야의 당업자에게 일어날 수 있다. 따라서, 첨부된 청구항들은 청구 주제의 진정한 사상에 속하는 모든 수정 또는 변경을 포괄하는 것임을 이해할 것이다.

Claims

상변화 메모리(PCM) 셀을 용융시키도록 전자 신호를 제1 특정 신호값 레벨로 인가하는 단계;
상기 PCM 셀이 용융된 후에 제2 특정 비영(non-zero) 신호값 레벨에 도달할 때까지 제1 속도로 인가되는 전자 신호의 신호값 레벨을 후속하여 감소시키는 단계; 및
제3 특정 비영 신호값 레벨에 도달할 때까지 제2 속도로 인가되는 전자 신호의 신호값 레벨을 후속하여 감소시키는 단계 - 상기 제1 속도는 상기 제2 속도와 상이함 -
를 포함하고,
상기 상변화 메모리 셀은 상기 제3 특정 비영 신호값 레벨에 도달한 후에 결정화되는 방법.
제1항에 있어서,
상기 전자 신호는 저항성 가열기에 인가되는 방법.
제1항에 있어서,
상기 전자 신호를 인가하는 단계는 둘 이상의 PCM 셀을 용융시키도록 둘 이상의 저항성 가열기에 상기 제1 특정 신호값 레벨을 인가하는 단계를 포함하는 방법.
제3항에 있어서,
상기 둘 이상의 PCM 셀은 PCM 셀 어레이의 일부분인 방법.
제3항에 있어서,
상기 신호값 레벨은 상기 둘 이상의 PCM 셀의 상변화 물질이 셀 외주부로부터 안쪽으로 결정화되도록 감소하는 방법.
제2항에 있어서,
상기 저항성 가열기는 상기 PCM 셀의 표면에 물리적으로 접촉하는 방법.
제1항에 있어서,
상기 전자 신호는 자체 가열 셀 아키텍처로 된 PCM 셀에 인가되는 방법.
제7항에 있어서,
상기 전자 신호를 인가하는 단계는 둘 이상의 PCM 셀을 용융시키도록 둘 이상의 PCM 셀에 상기 제1 특정 신호값 레벨을 인가하는 단계를 포함하는 방법.
제1항에 있어서,
상기 신호값 레벨을 감소시키는 단계는 상기 신호값 레벨을 상기 제1 특정 신호값 레벨로부터 상기 제2 특정 비영 신호값 레벨로 선형으로 램프 다운하는(ramping down) 것과 상기 신호값 레벨을 상기 제2 특정 비영 신호값 레벨로부터 상기 제3 특정 비영 신호값 레벨로 선형으로 램프 다운하는 것을 포함하는 방법.
제1항에 있어서,
상기 전자 신호는 전류 신호를 포함하는 방법.
제1항에 있어서,
상기 신호값 레벨은 상기 PCM 셀의 상변화 물질이 상기 PCM 셀의 셀 외주부로부터 안쪽으로 결정화되도록 감소하는 방법.
제1항에 있어서,
복수의 PCM 셀을 더 포함하고, 일부 PCM 셀들은 다른 PCM 셀들과 상이한 시간에 결정화 온도 레벨에 도달하는 방법.
제12항에 있어서,
상기 전자 신호는 가열 요소들에 인가되는 전류 펄스를 포함하는 방법.
제12항에 있어서,
상기 전자 신호는 자체 가열 셀 아키텍처로 된 PCM 셀들에 인가되는 전류 펄스를 포함하는 방법.
제12항에 있어서,
상기 전자 신호는 상기 복수의 PCM 셀 중 가장 높은 용융 온도를 갖는 PCM 셀에 대한 용융 온도에 대응되거나 이를 초과하는 온도를 생성하기 위해 제1 특정 비영 신호값 레벨로 인가되는 방법.
제15항에 있어서,
상기 전자 신호는 상기 복수의 PCM 셀이 완전히 결정화되도록 인가되는 방법.
제15항에 있어서,
상기 전자 신호는, 온도의 변화가 상기 복수의 PCM 셀 중 가장 느린 PCM 셀이 완전히 결정화될 수 있는 속도에 대응되는 속도 이하가 되게 초래하도록 인가되는 방법.
제15항에 있어서,
상기 제3 특정 비영 신호값 레벨은 상기 복수의 PCM 셀 중 가장 낮은 결정화 온도를 갖는 PCM 셀에 대한 온도에 대응되거나 그보다 낮은 온도를 초래하는 방법.
복수의 PCM 셀을 프로그래밍할 수 있는 장비를 구동하기 위한 컴퓨팅 플랫폼을 포함하고,
상기 컴퓨팅 플랫폼은 상기 복수의 PCM 셀을 프로그래밍하도록 인가될 단일 펄스의 파라미터들을 조절할 수 있고,
상기 파라미터들은 시작 전류, 중간 전류, 종료 전류 및 상기 시작 전류로부터 상기 종료 전류로의 시간 종속적이고 연속적인 신호 경로를 포함하고,
상기 단일 펄스는 상기 시작 전류로부터 상기 중간 전류로 제1 속도로 감소하고,
상기 단일 펄스는 상기 중간 전류로부터 상기 종료 전류로 제2 속도로 후속하여 감소하고, 상기 제1 속도와 상기 제2 속도는 상이한 장치.
제19항에 있어서,
상기 컴퓨팅 플랫폼은 프로그래밍 속도, 프로그래밍 신뢰성, 또는 프로그래밍 수율 중 임의의 것 사이의 절충(trade-off)들을 위해 상기 파라미터들을 조절하는 장치.
제19항에 있어서,
상기 컴퓨팅 플랫폼은 상기 복수의 PCM 셀의 완전한 결정화를 저하시키지 않고 프로그래밍 속도를 감소시키기 위해 상기 파라미터들을 조절하는 장치.
집적 회로로서,
복수의 PCM 메모리 셀을 포함하는 메모리 어레이를 포함하고,
상기 메모리 어레이의 상기 복수의 PCM 메모리 셀은 단일 펄스의 인가 중에 상기 복수의 PCM 메모리 셀 중 어떠한 것도 상태 검증하지 않고 상기 단일 펄스를 통해 완전히 용융된 후 완전히 결정화되는 집적 회로.
제22항에 있어서,
상기 복수의 PCM 메모리 셀은 줄(joule) 가열기에 의해 프로그래밍된 메모리 셀들을 포함하는 집적 회로.
PCM 셀 어레이의 셀들의 결정화 중에 수직의 온도 저하가 발생하지 않도록 리셋 온도로부터 세트 온도로 온도를 감소시킴으로써 상기 PCM 셀 어레이를 프로그래밍하기 위한 저항성 가열기를 포함하는 디바이스.
제24항에 있어서,
상기 리셋 온도는 상기 어레이의 임의의 셀의 가장 높은 용융 온도 이상의 온도를 포함하는 디바이스.
제24항에 있어서,
상기 세트 온도 레벨은 상기 어레이의 임의의 셀의 가장 낮은 결정화 온도 이하의 온도를 포함하는 디바이스.
제1항에 있어서,
상기 신호값 레벨은, 상기 제1 특정 신호값 레벨과 상기 제2 특정 비영 신호값 레벨 사이 및 상기 제2 특정 비영 신호값 레벨과 상기 제3 특정 신호값 레벨 사이에서 수직의 신호값 레벨 저하가 발생하지 않도록 감소하는 방법.