CN106504785A - 电阻飘移复原的存储装置及其操作方法 - Google Patents

电阻飘移复原的存储装置及其操作方法 Download PDF

Info

Publication number
CN106504785A
CN106504785A CN201510788683.6A CN201510788683A CN106504785A CN 106504785 A CN106504785 A CN 106504785A CN 201510788683 A CN201510788683 A CN 201510788683A CN 106504785 A CN106504785 A CN 106504785A
Authority
CN
China
Prior art keywords
resistance value
memory element
group
those
scope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510788683.6A
Other languages
English (en)
Other versions
CN106504785B (zh
Inventor
柯文昇
苏资翔
吴昭谊
李祥邦
张孟凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN106504785A publication Critical patent/CN106504785A/zh
Application granted granted Critical
Publication of CN106504785B publication Critical patent/CN106504785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种操作存储装置的方法，该存储装置包括一存储单元阵列，该存储单元阵列包括多个可编程电阻存储元件。通过施加多个编程脉冲至存储单元，以于N个电阻值指定范围中建立电阻值位准，借此编程阵列中的该些存储单元以存储数据，其中各电阻值指定范围对应于一特定数据值。对阵列中的该些存储单元执行电阻值飘移复原处理，其包括：施加具有一脉冲波形的复原脉冲至一组编程存储单元，其中该组编程存储单元中的存储单元被施加具有该脉冲波形的复原脉冲，使其在二或多个电阻值指定范围中具有电阻值位准。

Description

电阻飘移复原的存储装置及其操作方法
技术领域
本发明是关于基于可编程电阻性存储材料的高密度存储器装置及其操作方法。
背景技术
在相变存储器(Phase Change Memory，PCM)中，各存储单元包括一相变存储元件。相变存储元件由相变材料所组成，其在结晶态(低电阻值)和非结晶态(高电阻值)间具有高电阻值对比。相变材料可包括合金材料，例如锗(Ge)、锑(Sb)、碲(Te)、镓(Ga)、铟(In)、银(Ag)、硒(Se)、铊(TI)、铋(Bi)、锡(Sn)、铜(Cu)、钯(Pd)、铅(Pb)、硫(S)和金(Au)。
在相变存储元件的操作上，电流脉冲通过相变存储单元可设定或重设相变存储元件的电阻状态。为了将存储元件重设为非晶态，可利用高振幅、短时间的电流脉冲来将存储元件的主动区加热至一熔点温度，接着快速地使其冷却以固化在非晶态。为了将存储元件设定为结晶态，可利用中等振幅的电流脉冲来使其加热至一结晶温度，并通过长时间冷却来让主动区固化在结晶状态。为了读取存储元件的状态，可将小电压施加至所选的存储单元，并感测电流结果。
电阻值飘移是PCM中著名的现象。存储单元的电阻值会随着时间增加，并遵循幂次关系：
其中R0为初始时间t0时的初始电阻值，R(t)为时间t＞t0时的电阻值，而γ为电阻飘移系数。
为了复原PCM存储装置的电阻飘移，一种方法是利用类动态随机存取存储器(Dynamic Random-Access Memory，DRAM)刷新方案来再度编程多层单元(Multiple Levels of Cells，MLC)PCM存储单元的多个状态。在DRAM存储单元中，存储在存储电容中的电荷会逐渐地通过存取晶体管散失。因此，为了维持数据的完整性，存储在DRAM存储单元中的数据值必须周期性地读出，并在所存的电荷衰减至无法分辨的位准之前，再次将其存储至其各个的完整电压位准。DRAM刷新需针对不同逻辑位准进行不同的动作，而所需的动作次数等同逻辑位准的数量。
然而，利用类DRAM刷新方案来复原PCM存储装置中的电阻值飘移不但耗时且会消耗耐受度，尤其是针对MLC PCM装置。举例来说，针对一256兆位(Mega-Bit，Mb)的PCM芯片，整个芯片的估计刷新时间可计算如下：
其中忽略对MLC存储单元编程的验证时间。因此，单是刷新时间(例如：11.5秒)就大约占了整个刷新间隔的13.4％(例如86秒)，刷新间隔设为到产生错误的时间。
此外，利用类DRAM刷新，耐受度会因周期的刷新而减损。对于单层单元(Single Level Cell，SLC)存储单元，10年内耗损的总耐受量可估计如下：
对于MLC存储单元，10年内耗损的总耐受量可估计如下：
MLC耐受耗损＝(SLC耐受耗损)(#MLC的编程叠代)
＝3.7％×7.2＝26.6％，假设108耐受周期
类DRAM刷新的另一个缺点，在于无法更正错误的存储单元电阻值位准(resistance level)。若一存储单元飘移至一错误状态，类DRAM刷新只会单纯地将存储单元再度编程至错误状态。故保守起见，类DRAM刷新的刷新间隔需比产生错误的时间(例如86秒)来的短，如图1B所示，期间内发生第一错误状态。因此，较短的刷新间隔会同时降低性能并增加耐受性的损失。
因此，有需要提供可以复原电阻值飘移而不会有类DRAM刷新所造成的性能及耐受性损失的MLC PCM装置。
发明内容
本发明描述一种针对具有多位准存储单元的相变存储器的电阻值飘移复原处理。该处理相比于类DRAM刷新方案可减少损耗、延迟以及电源消耗。该处理并不像类DRAM刷新方案一般，需要针对各个电阻值位准(resistance level)进行不同的复原处理。如本文所述，施加至编程存储单元的至少一复原脉冲可以独立于编程存储单元的数据值。
一种操作存储装置的方法，该存储装置包括一存储单元阵列，该存储单元阵列包括多个可编程电阻存储元件。通过施加多个编程脉冲至存储单元，以于N个电阻值指定范围中建立电阻值位准，借此编程阵列中的该些存储单元以存储数据，其中各电阻值指定范围对应于一特定数据值。对阵列中的该些存储单元执行电阻值飘移复原处理，其包括：施加具有一脉冲波形的复原脉冲至一编程存储单元组，其中该组编程存储单元中的存储单元被施加具有该脉冲波形的复原脉冲，使其在二或多个电阻值指定范围中具有电阻值位准。电阻值飘移复原处理可响应于外部指令而中断。
N个指定范围包括一高电阻值范围以及一低电阻值范围，在高电阻值范围中，存储单元包括具有一第一体积的非晶态材料的主动区，在低电阻值范围中，存储单元包括具有一第二体积的非晶态材料的主动区，第二体积小于第一体积。脉冲波形用来使在高电阻值范围中的存储单元主动区的温度高于一熔点，并使得在低电阻值范围中的存储单元主动区的温度低于该熔点。该N个电阻值指定范围可包括一或多个中间电阻值范围，在该一或多个中间电阻值范围中，存储单元包括具有体积介于第一体积和第二体积之间的非晶态材料的主动区，该一或多个中间电阻值范围介于高电阻值范围和低电阻值范围之间。数字N可大于2，且编程存储单元组中的该些存储单元在该N个电阻值指定范围中皆具有电阻值位准。
该方法可包括对存储单元组中的存储单元施加一复原脉冲组，其包括具有第一脉冲波形的第一复原脉冲以及具有第二脉冲波形的第二复原脉冲，第二脉冲波形对应存储单元组中存储单元的决定的电阻值位准。第一脉冲波形可以和第二脉冲波形相同，或者与其相异。
该方法可包括读取存储单元组中的存储单元以决定存储单元组中存储单元的电阻值位准，并用来对存储单元组中位于决定的电阻值位准的存储单元施加复原脉冲，复原脉冲的脉冲波形各自对应于决定的电阻值位准。该方法可包括读取存储单元组中的存储单元以决定存储单元组中存储单元的电阻值位准，并用来对存储单元组中位于二或多个决定的电阻值位准的存储单元施加具有相同脉冲波形的复原脉冲。该方法可包括对存储单元组中位于多个电阻值位准的存储单元施加具有相同脉冲波形的复原脉冲，而不用先读取存储单元组中的存储单元以决定存储单元组中存储单元的电阻值位准。
本文亦描述依据该方法所提供的一种存储装置。
为了对本发明的上述及其他方面有更好的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：
附图说明
图1A绘示MLC PCM存储单元在一电阻值范围的电阻值飘移系数。
图1B绘示PCM存储单元随时间电阻值飘移后的电阻值分布。
图2A、图2B、图2C、图2D及图2E绘示电阻值飘移下的两状态。
图3绘示一例示的流程图，用以对存储装置中存储单元阵列的一或多组存储单元进行电阻值飘移复原处理。
图4绘示一例示的流程图，用以对存储单元阵列中的一组存储单元执行电阻值飘移复原处理，当中使用具有不同脉冲波形的复原脉冲。
图5绘示一例示的流程图，用以对存储单元阵列中的一组存储单元执行电阻值飘移复原处理，当中使用具有相同脉冲波形的复原脉冲。
图6A绘示具有存储元件的存储单元，存储元件包括具有结晶态材料的主动区。
图6B绘示通过对应图6A的存储元件中心的温度剖面。
图6C为对应于图6A及图6B的存储元件的热图。
图7A绘示包括存储元件的存储单元，该存储元件包括具有非晶态材料的主动区。
图7B绘示通过对应图7A的存储元件中心的温度剖面。
图7C为对应于图7A及图7B的存储元件的热图。
图8绘示利用例示的复原脉冲进行电阻值飘移复原的实验结果。
图9绘示存储单元的错误电阻值位准可被电阻值飘移复原处理修正。
图10绘示在采用及不采用本文所述的电阻值飘移复原处理的情况下，实验数据中的第一错误。
图11A、图11B、图11C、图11D、图11E及图11F绘示对应于图10中时段(1)、(2)、(3)、(4)、(5)、(6)的电阻值飘移复原处理实验结果。
图12A及图12B绘示适用于本文所述的电阻值飘移复原处理的复原脉冲的脉冲波形。
图13绘示针对相变存储单元的设定、重设、读取以及复原脉冲的例子。
图14为存储电路的简化方块图。
【符号说明】
110、120、130、140：下限
115、125、135、145：上限
Rmax：最大电阻值
tmax：时间
300、400、500：流程图
310、320、330、340、410、420、430、440、450、510：步骤
611：第一电极
612：介质
613：存储元件
614：第二电极
615、715：主动区域
620：加热器
630：虚线
640、740：温度剖面
650：熔点
812、822、832、1112、1122、1132A、1132B、1132C、1132D：复原后范围
813、823、833、1113、1123、1133A、1133B、1133C、1133D、1143E、1143F：复原前范围
811、821、831、1111、1121、1131：初始范围
840、1140：垂直线
920、930、1150A、1150B、1150C、1150D、1150E、1150F：圈框
(1)、(2)、(3)、(4)、(5)、(6)：时段
1210：矩形脉冲波形
1211、1221：低振幅
1212、1222、1242：高振幅
1213、1243：上升缘
1223：上升缘
1214、1224、1244：下降缘
1215、1225、1245：时间长度
1220：斜上脉冲波形
1230：L型脉冲波形
1240：第二脉冲波形
1310：重设脉冲
1320：设定脉冲
1330：复原脉冲
1340：读取脉冲
1350：熔点温度
1360：结晶温度
1315、1325、1335、1345：电流振幅
T1、T2、T3、T4：时间长度
1400：存储装置
1410：控制器
1420、1480：方块
1430：总线
1440：字线译码器
1445：字线
1460：存储阵列
1465：全局位线
1470：位线译码器
1475：数据总线
1485：线
1490：其他电路
具体实施方式
本技术的实施例细节描述搭配附图进行说明。可理解本技术并不限于具体揭露的结构实施例及方法，其亦可利用其他特征、元件、方法及实施例来实施。所载的优选实施例被用来说明本技术，但不用以限制权利要求所定义的范畴。本领域普通技术人员将可了解以下叙述的多种等效变形。该些实施例中相似的元件使用相同的元件标号。
图1A绘示多层单元(Multi-Level Cell，MLC)存储单元在一范围内的电阻飘移系数实验结果。图1B绘示针对PCM存储单元的4个电阻值目标(例如，100k欧姆、200k欧姆、400k欧姆、800k欧姆，其中k欧姆表示千欧姆)在电阻飘移后的电阻值分布。一电阻值目标(例如100k欧姆、200k欧姆、400k欧姆、800k欧姆)的电阻值分布随时间变化分别落在下限(例如110、120、130以及140)和上限(例如115、125、135以及145)之间。在时间＝1秒，约20％的电阻值边缘存在于邻近的电阻值分布之间。当存储单元的电阻值随时间增加，各电阻值分布变宽，而相邻电阻值分布间的电阻值边缘减少。
各电阻值分布代表MLC PCM存储单元的一个逻辑位准。如果电阻值分布够宽，可利用一动态参考来区分代表MLC PCM存储单元的两逻辑位准的两个电阻值分布。在存储单元生命周期内，在存储单元的两电阻值分布之间放置动态参考的难度会随着电阻值分布的加宽而提高，因为两电阻值分布间的电阻值边缘会在存储单元的生命周期内减少。如图1B所示的例子，在产生错误的时间＝86秒时，针对电阻值目标800k欧姆的电阻值分布下限140和针对电阻值目标400k欧姆的电阻值分布上限135重叠。如此一来，将不可能区分电阻值目标800k欧姆及400k欧姆的电阻值分布所代表的逻辑位准。
类似地，在错误发生的时间，针对电阻值目标400k欧姆的电阻值分布下限130和针对电阻值目标200k欧姆的电阻值分布上限125重叠。如此一来，将不可能区分电阻值目标400k欧姆及200k欧姆的电阻值分布所代表的逻辑位准。在错误发生的时间，针对电阻值目标200k欧姆的电阻值分布下限120和针对电阻值目标100k欧姆的电阻值分布上限115重叠。如此一来，将不可能区分电阻值目标200k欧姆及100k欧姆的电阻值分布所代表的逻辑位准。
图2A、图2B、图2C、图2D及图2E绘示电阻飘移下的两状态。纵轴表示比率R(t)/R0，其中R0为初始时间t0时的初始电阻值，R(t)为时间t＞t0时的电阻值。横轴表示电阻值飘移的时间，其刻度为log。图2A、图2B、图2C、图2D及图2E绘示在85℃、125℃、150℃、180℃及200℃的韧化(annealing)温度下，针对设定状态所计算并测量的数据。
如这些图所示，电阻值飘移包括一飘移阶段以及随后的一衰减阶段。最大电阻值Rmax及对应的时间tmax出现在飘移阶段与衰减阶段之间的转换处。如图2A及图2B所示，在相对低温时(例如85℃及125℃)，电阻值飘移由飘移阶段所主导。举例来说，如图2A所示，在85℃时，电阻值飘移由飘移阶段所主导。如图2B所示，在125℃，衰减阶段大约起始于时间＝106.7秒。
如图2C及图2D所示，在中间温度时(例如150℃及180℃)，飘移阶段结束且衰减阶段始于时间tmax，而最大电阻值Rmax发生在时间tmax。当温度增加，tmax缩短。举例来说，如图2C所示，在150℃时，飘移阶段结束而衰减阶段约起始于时间＝105.3秒。如图2D所示，在180℃时，飘移阶段结束而衰减阶段约起始于时间＝103.8秒。如图2E所示，在200℃时，飘移阶段结束而衰减阶段约起始于时间＝103.2秒，因而衰减阶段主导了电阻飘移。
图3绘示一例示的流程图300，用以对存储装置中存储单元阵列的一或多组存储单元进行电阻飘移复原处理。该阵列可包括多个存储单元区块，各区块可包括多个存储单元页，而一区块中的各个页可包括多个存储单元。此处所使用的一组存储单元可以是一区块的存储单元、多区块的存储单元、一区块中一页的存储单元、一区块中多页的存储单元、二或多个区块中的多页存储单元或其组合。
在步骤310，通过施加多个编程脉冲至存储单元，以于N个电阻值指定范围中建立多个电阻值位准(resistance level)，借此编程阵列中的存储单元以存储数据，其中，各指定范围对应一特定数据值。N个指定范围包括一高电阻值范围以及一低电阻值范围，在高电阻值范围中，存储单元包括具有一第一体积的非晶态材料的主动区，在低电阻值范围中，存储单元包括具有一第二体积的非晶态材料的主动区，第二体积小于第一体积。
该N个指定范围包括一或多个中间电阻值范围，在该一或多个中间电阻值范围中，存储单元包括具有一体积介于第一体积和第二体积之间的非晶态材料的主动区，其中，该一或多个中间电阻值范围介于高电阻值范围和低电阻值范围之间。数值N可以大于2，且在一组编程存储单元中的存储单元在该N个指定范围中皆具有电阻值位准。
在步骤320，决定是否对一或多组的存储单元触发电阻飘移复原处理。电阻飘移复原处理可例如被周期性地触发，举例来说，可以50秒为周期，或是响应于一事件而被触发。事件可例如是当存储装置从待命模式切换至启动模式时、当错误更正码(Error Correcting Code，ECC)机制侦测到错误时、或是当阵列中至少部分的存储单元达到指定的飘移电阻阀值时。
当所述的事件发生时，可立即采取电阻飘移复原处理，或者，若有更紧急的工作要在存储装置上执行，可将其调度至一稍后的时间，此是由控制存储器装置的系统所决定。当电阻飘移复原处理需要在多组的存储单元上执行，系统可基于数据紧急程度来区分执行的优先次序，例如，对于相比其他组损耗(worn out)较严重的存储单元组，将需要优先进行电阻飘移复原处理。系统亦可基于哪组存储单元存有比其他组存储单元重要的数据来区分执行电阻飘移复原处理的优先次序。举例来说，当系统电源开启，典型地启动码(boot code)会先被存取，因此，电阻飘移复原处理会优先用于启动码。
若决定对一或多组存储单元触发电阻飘移复原处理，接着在步骤330，会决定是否已经自存储装置的外部源接收到中断(interrupt)或暂停(suspend)的指令。若已接收到中断或暂停的指令，将停止电阻飘移复原处理，并可在之后电阻飘移复原处理再度被触发时恢复。
若未收到中断或暂停的指令，接着在步骤340，对阵列中的存储单元执行电阻值飘移复原处理。电阻值飘移复原处理包括施加具有一脉冲波形的一复原脉冲至一组被编程的存储单元，其中该组编程存储单元中的存储单元在二或多于二个的电阻值指定范围中具有电阻值位准。该脉冲波形用来使在高电阻值范围中的存储单元主动区的温度高于一熔点，进一步描述请搭配参照图7A、图7B及图7C，并使得在低电阻值范围中的存储单元主动区的温度低于该熔点，进一步描述请搭配参照图6A、图6B及图6C。脉冲波形的进一步描述请搭配参照图12A及图12B。电阻值飘移复原处理的进一步描述请搭配参照图4及图5。
在对一组存储单元执行电阻值飘移复原处理之后，可对更多组的存储单元执行电阻值飘移复原处理，直到从存储装置的外部源接收到中断或暂停的指令，或是直到完成对该一或多组存储单元的电阻值飘移复原处理。
图4绘示一例示的流程图400，用以对存储单元阵列中的一组存储单元执行电阻值飘移复原处理，其对应图3中的方块340。在步骤410，一组编程存储单元中的存储单元被读取以决定该组中存储单元的电阻值位准。举例来说，所决定的电阻值位准可以是在复原前的电阻范围内(例如，813、823、833)，或是超出感测范围(例如840)的一上限(例如，5000k欧姆)，如图8所示。
在步骤420～450，施加复原脉冲至该组中位于决定的电阻值位准的存储单元，该些复原脉冲各个的脉冲波形对应于决定的电阻值位准。举例来说，复原脉冲A、B及(N-2)可分别被施加至在决定的电阻值位准A、位准B及位准(N-2)的存储单元。复原脉冲(N-1)可被施加至位于决定的电阻值位准(N-1)及N的存储单元。
复原脉冲的脉冲波形可变化其对应于决定的电阻值位准的电流振幅以及时间长度。举例来说，复原脉冲A、B、(N-2)及(N-1)可具有脉冲波形50μA-30ns、80μA-30ns、80μA-50ns以及100μA-50ns，其中μA标示微安培(microampere)而ns表示纳秒(nanosecond)。复原脉冲的脉冲波形的进一步描述请搭配参照图12A及图12B。
具有相同脉冲波形的复原脉冲可被施加至该组中位于二或多个决定的电阻值位准的存储单元。举例来说，如图4所示，具有相同脉冲波形的复原脉冲(例如，复原脉冲(N-1))可被施加至位于决定的电阻值位准(N-1)及位准N的存储单元。举例来说(未绘于图4)，有相同脉冲波形的复原脉冲(例如，复原脉冲B)可被施加至位于决定的电阻值位准A及位准B的存储单元。举例来说(未绘于图4)，有相同脉冲波形的复原脉冲(例如，复原脉冲B)可被施加至位于决定的电阻值位准A、位准B及位准(N-1)的存储单元。因此，对于被施加至编程存储单元组的复原脉冲，其不同脉冲波形的数量少于存储单元被编程后所在的电阻值位准数量。
图5绘示一例示的流程图500，用以对存储单元阵列中的一组存储单元执行电阻值飘移复原处理，其对应图3中的方块340。在步骤510，具有相同脉冲波形的复原脉冲，像是80μA-50ns的复原脉冲，可被施加至编程存储单元组中位于多个电阻值位准上的存储单元，而不用先读取该组中的存储单元以决定该组中存储单元的电阻值位准。因此，被施加至编程存储单元的至少一复原脉冲可以独立于编程存储单元的数据值，其中，该些数据值是由编程存储单元的电阻值位准所表示。将具有相同脉冲波形的复原脉冲施加至位于多个电阻值位准的存储单元，此种电阻值飘移复原处理的实验结果说明请搭配参考图8、图9、图10、图11A、图11B、图11C、图11D、图11E及图11F。
以下的表1是说明非晶形与晶形GST(GeSbTe)间的热导率差异，其节录自Ciocchini，N.；Palumbo，E.；Borghi，M.；Zuliani，P.；Annunziata，R.；Ielmini，D.等人于期刊Electron Devices，IEEE Transactions on，vol.61，no.6，PP.2136，2144，June 2014所发表的名为"Modeling Resistance Instabilities ofSet and Reset States in Phase Change Memory With Ge-Rich GeSbTe"的文献。
其中面心立方(face-centered cubic，fcc)结晶状态及六方密堆积(hexagonally close-packed，hcp)结晶状态比非晶形GST具有更大的热导率。
非晶形GST的较低热导率可帮助捕捉更多的热能并增加存储单元温度。这允许以一较弱的编程脉冲(例如，80μA/30ns)来熔化一部分的非晶形区域，以达到对非晶形区域作电阻飘移复原。另一方面，对于结晶的GST存储单元，较高的热导率使得热可以通过大体积来消散，而不会使存储单元温度高到足以到达临界(critical)熔点。
图6A绘示存储单元中包括具有主动区的存储元件，该主动区中包括结晶态材料。存储元件可例如包括GST(GeSbTe)材料。存储单元具有延伸穿过介质612的第一电极611、包括结晶态材料的存储元件613、以及在存储元件613上的第二电极614。举例来说，存储元件613的高度可以是100nm(纳米)、宽度可以是100nm。第一电极611耦接存取装置(未绘示)的一端，存取装置像是二极管或晶体管。第二电极614耦接位线且可以是位线的一部分(未绘示)。第一电极611的宽度可小于第二电极614和存储元件613的宽度，其在相变材料主体和第一电极611之间建立一小对比区域，并在相变材料主体和第二电极614之间建立一相对高比区域，以通过存储元件613达到具有小电流绝对值的高电流密度。因为这个在第一电极611处的较小对比区域，在操作时，电流密度在邻近于第一电极611的区域中为最大，造成如图6A所示的「蕈状」主动区域615。该较小对比区域可称之为加热器(如620)，因为该较小对比区域中的高电流密度可产生高温。举例来说，该加热器的高度约10nm。
在这例子中，具有脉冲波形80μA-30ns的复原脉冲被施加至包括存储元件的存储单元，该存储元件包括具有结晶态材料的主动区。
图6B绘示通过存储元件613中心的温度剖面640，包括通过具有结晶态材料的主动区域615中心，如虚线630所标示。温度剖面640是基于对包括存储元件613的存储单元的热模拟。如图6B所示，在存储元件613垂直距离开始约10nm处，加热器620中的温度停在约300K，并在存储元件613垂直距离约40nm处升至约500K，而在存储元件613垂直距离约100nm处降回至约300K。由于熔点650大约是600K，且具有80μA-30ns脉冲波形的复原脉冲为弱脉冲，其并不足以让具有结晶态材料的主动区的温度升高超过熔点650。
图6C为对应于图6A及图6B的存储元件的热图(heat map)。如图6C所示，存储元件中具有结晶态材料的主动区在沿着高度的垂直距离约30nm到40nm之间、沿着宽度的水平距离约45nm到60nm之间的温度约达到500K，并低于600K的熔点。
图7A绘示包括存储元件的存储单元，该存储元件包括具有非晶态材料的主动区。图7A中的相似元件参照使用图6A中的相似参考标号。搭配图6A关于存储单元的描述一般适用于图7A。
在这例子中，具有脉冲波形80μA-30ns的复原脉冲被施加至包括存储元件的存储单元，该存储元件包括具有结晶态材料的主动区。80μA-30ns的脉冲波形和图6A中所述的施加至包括具有结晶态材料的主动区的存储单元的复原脉冲相同。
图7B绘示通过存储元件613中心的温度剖面740，包括通过具有非晶态材料的主动区域(例如715)中心，如虚线630所标示。温度剖面740是基于对包括存储元件613的存储单元的热模拟。如图7B所示，在存储元件613垂直距离开始约10nm处，加热器620中的温度停在约300K，并在存储元件613垂直距离约20nm处升至约700K，而在存储元件613垂直距离约100nm处降回至约300K。
由于熔点650大约是600K，在沿着高度的垂直距离约15nm到25nm之间，具有80μA-30ns脉冲波形的复原脉冲会将具有非晶态材料的主动区的温度升高至超过熔点。相比之下，具有80μA-30ns脉冲波形的复原脉冲并不足以让具有结晶态材料的主动区的温度升高超过熔点650。
图7C为对应于图7A及图7B的存储元件的热图。如图7C所示，存储元件中具有非晶态材料的主动区在沿着高度的垂直距离约15nm到25nm之间、沿着宽度的水平距离约35nm和65nm之间的温度超过熔点。
图8绘示利用具有80μA-30ns脉冲波形的一例复原脉冲进行阻值飘移复原的实验结果。所示为三组电阻值范围，其中各组包括初始范围、复原前范围以及复原后范围。举例来说，初始范围与复原前范围之间的时间为3天。针对这三组的箭头表示因电阻值飘移复原处理所产生的电阻值范围移动。在各组中，复原后范围(例如，812、822及832)比复原前范围(例如，813、823及833)更接近初始范围(例如，811、821及831)。第四组电阻值范围在感测范围的上限(例如5000k欧姆)绘示成垂直线(如840)，因为第四组中的电阻值范围超出了存储装置的感测范围上限。四组电阻值范围中的各组对应一MLC存储单元的特定数据值。举例来说，4阶存储单元可包括数据值00、01、11以及10。
图9绘示存储单元的错误电阻值位准可被电阻值飘移复原处理修正，其利用具有80μA-30ns脉冲波形的一例复原脉冲。图9中的相似元件参照使用图8中的相似参考标号。
如图9的例子所示，错误的电阻值位准发生在第二组电阻值范围中的复原前范围(如823)与第三组电阻值范围(如831、832、833)的重叠处，如圈框920所示，而那些错误的电阻值位准修正于第二组电阻值范围中的复原后范围(如822)，使得第二组电阻值范围中的复原后范围(如822)不会和第三组电阻值范围重叠。
错误的电阻值位准发生在第三组电阻值范围中的复原前范围(如833)至少部分超出感测范围的上限，如圈框930所示，而那些错误的电阻值位准修正于第三组电阻值范围中的复原后范围(如832)，使得第三组电阻值范围中的复原后范围(如832)低于感测范围的上限。
相比之下，通过类DRAM刷新方案，错误的电阻值位准将被重新编程至相同的错误电阻值位准，而非被修正。
图10绘示在采用及不采用此处所述的电阻值飘移复原处理的情况下，实验数据中的第一错误，其中电阻值飘移复原处理是使用具有80μA-30ns脉冲波形的一例复原脉冲。若不采用电阻值飘移复原处理，第一错误发生在5000秒。相比之下，若采用电阻值飘移复原处理，第一错误则是发生在第140天，整体改善2400倍。针对时段(1)、(2)、(3)、(4)、(5)、(6)的电阻值范围，将分别绘示于图11A、图11B、图11C、图11D、图11E及图11F。
图11A、图11B、图11C、图11D、图11E及图11F绘示对应于图10中时段(1)、(2)、(3)、(4)、(5)、(6)的电阻值飘移复原处理实验结果，其使用具有80μA-30ns脉冲波形的一例复原脉冲。时段(1)、(2)、(3)、(4)、(5)、(6)大致上分别对应于30、1,600、7,000、16,000、30,000及60,000千秒。
三组电阻值范围如图11A所示，其中各组包括一初始范围、一复原前范围以及一复原后范围。该三组中的第一组电阻范围对应一低电阻值范围，其包括对应于绘示于图11A的上、下方图中约介于10k欧姆到20k欧姆之间的初始范围1111、绘示于下方图的复原前范围1113，以及绘示于上方图的复原后范围1112。
类似地，该三组中的第二组电阻范围对应一中间电阻值范围，其包括对应于绘示于图11A的上、下方图中约介于50k欧姆到200k欧姆之间的初始范围1121、绘示于下方图的复原前范围1123，以及绘示于上方图的复原后范围1122。该三组中的第三组电阻范围对应一高电阻值范围，其包括对应于绘示于图11A的上、下方图中约介于500k欧姆到2000k欧姆之间的初始范围1131、绘示于下方图的复原前范围1133A，以及绘示于上方图的复原后范围1132A。
一般而言，电阻值飘移复原处理所造成的电阻值范围移动会使复原后范围相比于复原前范围往初始范围移动。第一组电阻值范围相比于第二组电阻值范围及第三组电阻值范围呈现较少的移动量。第四组电阻值范围在感测范围的上限(例如5000k欧姆)绘示成垂直线(如1140)，因为第四组中的电阻值范围超出了存储装置的感测范围上限。
如图11A的下方图所示，错误的电阻值位准可发生在第三组电阻值范围中的复原前范围(如1133A)至少部分超出感测范围的上限，如圈框1150A所示。如图11A的上方图所示，那些错误的电阻值位准为修正于第三组电阻值范围中的复原后范围，使得第三组电阻值范围中的复原后范围(如1132A)低于感测范围的上限。
类似地，如图11B中的下方图所示，错误的电阻值位准可发生在第三组电阻值范围中的复原前范围(如1133B)至少部分超出感测范围的上限，如圈框1150B所示。如图11B的上方图所示，那些错误的电阻值位准为修正于第三组电阻值范围中的复原后范围，使得第三组电阻值范围中的复原后范围(如1132B)低于感测范围的上限。
如图11C中的下方图所示，错误的电阻值位准可发生在第三组电阻值范围中的复原前范围(如1133C)至少部分超出感测范围的上限，如圈框1150C所示。如图11C的上方图所示，那些错误的电阻值位准为修正于第三组电阻值范围中的复原后范围，使得第三组电阻值范围中的复原后范围(如1132C)低于感测范围的上限。
如图11D中的下方图所示，错误的电阻值位准可发生在第三组电阻值范围中的复原前范围(如1133D)至少部分超出感测范围的上限，如圈框1150D所示。如图11D的上方图所示，那些错误的电阻值位准为修正于第三组电阻值范围中的复原后范围，使得第三组电阻值范围中的复原后范围(如1132D)低于感测范围的上限。
如图11E及图11F的下方图所示的超过140天的期间(5)及(6)，错误的电阻值位准可发生在第四组电阻值范围中的复原前范围(如1143E及1143F)至少部分超出感测范围的上限，如圈框1150E及1150F所示。搭配参考图2A、图2B、图2C、图2D及图2F，因为电阻飘移中的衰减阶段，错误的电阻值位准亦可发生在第四组电阻值范围中的复原前范围(如1143E及1143F)至少部分在感测范围内但与第三组电阻值范围重叠的区域。如图11E及图11F的上方图所示，错误的电阻值位准在超过140天的期间(5)及(6)内不会被修正。
因此，图11A、图11B、图11C、图11D、图11E、图11F说明了在采用本文所述的电阻值飘移复原处理时，140天内才发生第一错误，其相比于在未采用本文所述的电阻值飘移复原处理时，第一错误发生在5000秒，产生了2400倍的改善。
图12A及图12B绘示适用于本文所述的电阻值飘移复原处理的复原脉冲的脉冲波形。举例来说，脉冲波形可包括矩形脉冲波形(如1210)、斜上(ramp-up)脉冲波形(如1220)以及L型脉冲波形(如1230)，如图12A所示。脉冲波形可由包括电压大小、电流大小、功率大小、温度大小或时间长度的参数来定义。
矩形脉冲波形(如1210)可在一上升缘(如1213)由低振幅(如1211)转态至高振幅(如1212)，并在一下降缘(如1214)由高振幅转态至低振幅，且在上升缘和下降缘之间具有一时间长度(如1215)。矩形脉冲波形可例如具有不同的电流振幅及时间长度变化：50μA-30ns、80μA-30ns、80μμA-50ns及100μA-50ns，其中μA表示微安培，ns表示纳秒。在实现上，具有不同脉冲波形的复原脉冲可被施加至位于不同决定的电阻值位准的存储单元。
三角脉冲波形(如1220)可在一上升缘(如1223)由低振幅(如1221)转态至高振幅(如1222)，并接着在一下降缘(如1224)由高振幅转态至低振幅。三角脉冲波形的时间长度(如1225)可包括上升缘的上升时间以及下降缘的下降时间。该上升时间可实质上长于下降时间，并可包括至少50％的三角脉冲。
在图12B的例子中，在电阻值飘移复原处理中，一组复原脉冲包括具有第一脉冲波形(如1210)的复原脉冲，以及具有第二脉冲波形的第二复原脉冲可被施加至存储单元，其中该第二脉冲波形对应于该组中存储单元的决定电阻位准。第一脉冲波形在振幅及/或时间长度上可相同或相异于第二脉冲波形。
举例来说，第一脉冲波形(如1210)可如图12A所描述，而第二脉冲波形(如1240)可以是矩形脉冲波形。第二脉冲波形(如1240)可在一上升缘(如1243)由低振幅(如1211)转态至高振幅(如1242)，并在一下降缘(如1244)由高振幅转态至低振幅，且在上升缘和下降缘之间具有一时间长度(如1245)。
举例来说，第一脉冲波形和第二脉冲波形皆可包括50μA-30ns或100μA-50ns。或者，第一脉冲波形和第二脉冲波形可分别包括80μA-30ns及80μA-50ns，或分别包括80μA-50ns及100μA-50ns。在实现上，具有不同脉冲波形的第一及第二复原脉冲可被施加至位于不同决定的电阻值位准的存储单元上。
图13绘示针对相变存储单元的设定、重设、读取以及复原脉冲的例子。复原脉冲可被用在本文所述的电阻值飘移复原处理当中。重设、设定、复原以及读取脉冲(例如分别为1310、1320、1330及1340)可由包括电压、电流或功率大小以及时间长度的参数来描述。为了比较施加至存储单元上不同型态的脉冲，所示的设定、重设、读取以及复原脉冲从时间0开始。在写入(例如设定或重设)、读取以及飘移复原操作中，设定、重设、读取以及复原脉冲在不同的时间被施加。如此处所使用的，术语「编程脉冲」可以是指施加至一存储单元以将该存储单元重设至非晶态的重设脉冲，以及施加至一存储单元以将该存储单元设定至结晶态的设定脉冲。
复原脉冲可具有低于重设脉冲且高于读取脉冲的振幅，并具有短于重设脉冲且长于读取脉冲的时间长度。举例来说，复原脉冲的振幅可小于重设脉冲的一半，并具有约设定脉冲五分之一的时间长度。复原脉冲的描述可进一步搭配图6A、图6B、图6C、图7A、图7B及图7C。
在包括相变存储元件的存储单元的操作中，通过存储单元的电性脉冲可设定或重设相变存储元件的电阻状态。为将存储元件重设至非晶态，可利用高振幅、短时间的重设脉冲(如1310)来将存储元件的主动区加热至一熔点温度(如1350)，接着快速地使其冷却以固化在非晶态。为将存储元件设定为结晶态，可利用中等振幅的设定脉冲(如1320)来使其加热至一结晶温度(如1360)，并通过长时间冷却来让主动区固化在结晶状态。为读取存储元件的状态，可将具有小振幅、短时间的读取脉冲(如1340)施加至所选的存储单元，并感测电流结果。
举例来说，复原脉冲可具有介于50μA至100μA之间的电流振幅(如1335)以及介于30ns至50ns之间的时间长度(如T2)。设定脉冲可具有介于100μA至200μA之间的电流振幅(如1325)以及介于100ns至500ns之间的时间长度(如T4)。重设脉冲可具有约介于400μA的电流振幅(如1315)以及介于50ns至100ns之间的时间长度(如T3)。读取脉冲可具有约30μA的电流振幅(如1345)以及约50ns的时间长度(如T1)。
图14为存储装置(如1400)的简化方块图。存储装置包括一阵列的存储单元(如1460)，该些存储单元包括可编程电阻存储元件。在部分实施例中，阵列1460可包括多个SLC。在部分实施例中，阵列1460可包括多个MLC。
存储装置1400包括耦接阵列的控制器(如1410)。控制器1410例如由状态机实现，可提供信号以控制由电压供应器或方块1420所产生或提供的供电偏压配置，以完成各种不同的操作，包括对存储单元的写入、读取、抹除以及飘移复原操作。控制器可利用现有的特殊用途逻辑电路来实现。在一替代实施例中，控制器包括一般用途处理器，其可实现在相同的集成电路上，执行计算机程序以控制装置的操作。又一实施例中，特殊用途逻辑电路以及一般用途处理器可用来实现控制器。
控制器1410用以编程阵列中的存储单元，通过对存储单元施加编程脉冲以于N个电阻值指定范围中建立电阻值位准来存储数据，其中各指定范围对应一特定数据值，控制器1410并对阵列中的存储单元执行电阻值飘移复原处理，包括对编程存储单元组施加具有脉冲波形的复原脉冲，其中编程存储单元组中的存储单元被施加具脉冲波形的复原脉冲，使其的电阻值位准在二或多个电阻值指定范围内。电阻值飘移复原处理可响应于外部指令而中断，像是来自存储装置1400外部源的指令。
N个指定范围包括一高电阻值范围以及一低电阻值范围，在高电阻值范围中，存储单元包括具有一第一体积的非晶态材料的主动区，在低电阻值范围中，存储单元包括具有一第二体积的非晶态材料的主动区，第二体积小于第一体积。脉冲波形用来使在高电阻值范围中的存储单元主动区的温度高于一熔点，并使得在低电阻值范围中的存储单元主动区的温度低于该熔点。该N个电阻值指定范围可包括一或多个中间电阻值范围，在该一或多个中间电阻值范围中，存储单元包括具有体积介于第一体积和第二体积之间的非晶态材料的主动区，该一或多个中间电阻值范围介于高电阻值范围和低电阻值范围之间。数字N可大于2，且编程存储单元组中的该些存储单元在该N个电阻值指定范围中皆具有电阻值位准。
控制器1410可用来对存储单元组中的存储单元施加一复原脉冲组，其包括具有第一脉冲波形的第一复原脉冲以及具有第二脉冲波形的第二复原脉冲，第二脉冲波形对应存储单元组中存储单元的决定电阻值位准。第一脉冲波形可以和第二脉冲波形相同，或者与其相异。
控制器1410可用来读取存储单元组中的存储单元以决定存储单元组中存储单元的电阻值位准，并用来对存储单元组中位于决定的电阻值位准的存储单元施加复原脉冲，复原脉冲的脉冲波形各自对应于决定的电阻值位准。控制器1410可用来读取存储单元组中的存储单元以决定存储单元组中存储单元的电阻值位准，并用来对存储单元组中位于二或多个决定的电阻值位准的存储单元施加具有相同脉冲波形的复原脉冲。控制器1410可用来对存储单元组中位于多个电阻值位准的存储单元施加具有相同脉冲波形的复原脉冲，而不用先读取存储单元组中的存储单元以决定存储单元组中存储单元的电阻值位准。
本文所述的至少一复原脉冲可独立于编程存储单元的数据值。
在部分实施例中，存储阵列可包括多个SLC。在其他实施例中，阵列1460可包括多个MLC。字线译码器1440耦接于存储阵列1460中排成列的多条字线1445。位线译码器1470经由全局(global)位线1465耦接至存储阵列1460。全局位线1465耦接于存储阵列1460中排列成行的逻辑位线(未绘示)。总线1430上的地址被提供至位线译码器1470(行地址)以及字线译码器1440(列地址)。方块1480中的感测电路/数据输入结构，包括用以写入、读取、抹除以及电阻飘移复原处理等操作的电压及/或电流源，通过数据总线1475耦接至位线译码器1470。通过线1485，数据是提供至/自集成电路上的其他电路1490，像是一般用途处理器或特殊用途应用电路，或是可提供存储装置1400所支持的系统上芯片(system-on-a-chip)功能的模块组合。其他电路1490可例如包括输入/输出端口。
综上所述，虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与修饰。因此，本发明的保护范围当视权利要求所界定者为准。

Claims (15)

1.一种操作存储装置的方法，其特征在于，该存储装置包括一阵列的多个存储单元，该方法包括：
通过施加多个编程脉冲至该些存储单元，以于N个电阻值指定范围中建立多个电阻值位准，借此编程该阵列中的该些存储单元以存储数据；以及
对该阵列中的该些存储单元执行一电阻值飘移复原处理，包括：
施加具有一脉冲波形的一复原脉冲至一组编程存储单元，其中该组编程存储单元中的该些存储单元在至少二个的该些电阻值指定范围中具有电阻值位准。
2.根据权利要求1所述的方法，其中该N个电阻值指定范围包括一高电阻值范围以及一低电阻值范围，在该高电阻值范围中，该些存储单元包括具有一第一体积的非晶态材料的主动区，在该低电阻值范围中，该些存储单元包括具有一第二体积的非晶态材料的主动区，该第二体积小于该第一体积，且该脉冲波形用来使在该高电阻值范围中的该些存储单元的该些主动区的温度高于一熔点，并使在该低电阻值范围中的该些存储单元的该些主动区的温度低于该熔点，其中N大于2。
3.根据权利要求2所述的方法，其中该N个电阻值指定范围包括一或多个中间电阻值范围，在该一或多个中间电阻值范围中，该些存储单元包括具有体积介于该第一体积和该第二体积之间的非晶态材料的主动区，该一或多个中间电阻值范围介于该高电阻值范围和该低电阻值范围之间，其中N大于2。
4.根据权利要求1所述的方法，其特征在于，还包括：
施加一组复原脉冲，该组复原脉冲包括具有该脉冲波形的该复原脉冲以及具有一第二脉冲波形的一第二复原脉冲，该第二脉冲波形对应于该组编程存储单元中一存储单元的一决定的电阻位准。
5.根据权利要求1所述的方法，其特征在于，还包括：
读取该组编程存储单元中的该些存储单元以决定该组编程存储单元中的该些存储单元的电阻值位准；以及
施加多个复原脉冲至该组编程存储单元中位于该决定的电阻值位准的存储单元，该些复原脉冲的脉冲波形分别对应于该决定的电阻值位准。
6.根据权利要求1所述的方法，其特征在于，还包括：
读取该组编程存储单元中的该些存储单元以决定该组编程存储单元中的该些存储单元的电阻值位准；以及
施加多个复原脉冲至该组编程存储单元中位于该多个决定的电阻值位准的存储单元，该些复原脉冲具有一相同脉冲波形。
7.根据权利要求1所述的方法，其特征在于，包括：
施加多个复原脉冲至该组编程存储单元中位于多个电阻值位准的存储单元，该些复原脉冲具有一相同脉冲波形。
8.一种存储装置，其特征在于，包括：
一阵列的多个存储单元，该些存储单元具有一可编程电阻存储元件；以及
一控制器，耦接该阵列，通过施加多个编程脉冲至该些存储单元，以于N个电阻值指定范围中建立多个电阻值位准，借此编程该阵列中的该些存储单元以存储数据，并对该阵列中的该些存储单元执行一电阻值飘移复原处理，其中该电阻值飘移复原处理包括：
施加具有一脉冲波形的一复原脉冲至一组编程存储单元，其中该组编程存储单元中的该些存储单元在至少二个以上的该些电阻值指定范围中具有电阻值位准。
9.根据权利要求8所述的存储装置，其中该N个电阻值指定范围包括一高电阻值范围以及一低电阻值范围，该高电阻值范围中的该些存储单元包括具有一第一体积的非晶态材料的主动区，该低电阻值范围中的该些存储单元包括具有一第二体积的非晶态材料的主动区，该第二体积小于该第一体积，且该脉冲波形用来使在该高电阻值范围中的该些存储单元的该些主动区的温度高于一熔点，并使在该低电阻值范围中的该些存储单元的该些主动区的温度低于该熔点，其中N大于2。
10.根据权利要求9所述的存储装置，其中该N个电阻值指定范围包括一或多个中间电阻值范围，在该一或多个中间电阻值范围中的该些存储单元包括具有体积介于该第一体积和该第二体积之间的非晶态材料的主动区，该一或多个中间电阻值范围介于该高电阻值范围和低电阻值范围之间，其中N大于2。
11.根据权利要求8所述的存储装置，其中该控制器用以施加一组复原脉冲，该组复原脉冲包括具有该脉冲波形的该复原脉冲以及具有一第二脉冲波形的一第二复原脉冲，该第二脉冲波形对应于该组编程存储单元中一存储单元的一决定的电阻位准。
12.根据权利要求8所述的存储装置，其中各该电阻值指定范围对应一特定数据值。
13.根据权利要求8所述的存储装置，其中该控制器用以：
读取该组编程存储单元中的该些存储单元以决定该组编程存储单元中的该些存储单元的电阻值位准；以及
施加多个复原脉冲至该组编程存储单元中位于该决定的电阻值位准的存储单元，该些复原脉冲的脉冲波形分别对应于该决定的电阻值位准。
14.根据权利要求8所述的存储装置，其中该控制器用以：
读取该组编程存储单元中的该些存储单元以决定该组编程存储单元中的该些存储单元的电阻值位准；以及
施加多个复原脉冲至该组编程存储单元中位于该多个决定的电阻值位准的存储单元，该些复原脉冲具有一相同脉冲波形。
15.根据权利要求8所述的存储装置，其中该控制器用以施加多个复原脉冲至该组编程存储单元中位于多个电阻值位准的存储单元，该些复原脉冲具有一相同脉冲波形。
CN201510788683.6A 2015-09-04 2015-11-17 电阻飘移复原的存储装置及其操作方法 Active CN106504785B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/846,393 US9558823B1 (en) 2015-09-04 2015-09-04 Resistance drift recovery method for MLC PCM
US14/846,393 2015-09-04

Publications (2)

Publication Number Publication Date
CN106504785A true CN106504785A (zh) 2017-03-15
CN106504785B CN106504785B (zh) 2019-07-05

Family

ID=57867551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510788683.6A Active CN106504785B (zh) 2015-09-04 2015-11-17 电阻飘移复原的存储装置及其操作方法

Country Status (3)

Country Link
US (1) US9558823B1 (zh)
CN (1) CN106504785B (zh)
TW (1) TWI581265B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373679B1 (en) * 2016-05-24 2019-08-06 SK Hynix Inc. Electronic device and method for reading data of resistive memory cell including drift recovery
KR20180043431A (ko) * 2016-10-19 2018-04-30 에스케이하이닉스 주식회사 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
FR3066308B1 (fr) * 2017-05-09 2021-07-30 Commissariat Energie Atomique Procede de gestion de l'endurance d'une memoire reinscriptible non volatile et dispositif de programmation d'une telle memoire
US10706920B2 (en) 2017-11-02 2020-07-07 Samsung Electronics Co., Ltd. Memory device
KR102157358B1 (ko) * 2019-01-07 2020-09-18 삼성전자 주식회사 저항 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 동적 저항 드리프트 보상 방법
US10943657B1 (en) 2019-08-19 2021-03-09 Micron Technology, Inc. Mitigation of voltage threshold drift associated with power down condition of non-volatile memory device
JP2021039816A (ja) * 2019-09-05 2021-03-11 キオクシア株式会社 半導体記憶装置
US11195999B2 (en) 2019-11-13 2021-12-07 International Business Machines Corporation Phase change material with reduced reset state resistance drift
US10964385B1 (en) * 2019-11-14 2021-03-30 Micron Technology, Inc. Restoring memory cell threshold voltages
US11121319B2 (en) 2019-12-11 2021-09-14 International Business Machines Corporation Phase-change memory with no drift
US11164628B2 (en) * 2020-02-21 2021-11-02 International Business Machines Corporation Compensating PCM drift for neuromorphic applications
US11302390B2 (en) * 2020-07-10 2022-04-12 Micron Technology, Inc. Reading a multi-level memory cell
US11410722B2 (en) 2020-10-21 2022-08-09 Samsung Electronics Co., Ltd. Phase-change memory device for improving resistance drift and dynamic resistance drift compensation method of the same
US11307249B1 (en) * 2020-12-29 2022-04-19 Nanya Technology Corporation Method for characterizing resistance state of programmable element
DE102021121750A1 (de) 2021-08-23 2023-02-23 Rheinisch-Westfälische Technische Hochschule (RWTH) Aachen, Körperschaft des öffentlichen Rechts Verfahren zum Betreiben einer elektrisch programmierbaren Speicherzelle mit einem Chalkogenid für Mehrfach-Pegel Datenspeicher

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040228159A1 (en) * 2003-05-13 2004-11-18 Kostylev Sergey A. Method of eliminating drift in phase-change memory
CN101354915A (zh) * 2007-04-30 2009-01-28 三星电子株式会社 相变存储器件、使用其的存储系统和读取存储器件的方法
GB2498875A (en) * 2012-01-30 2013-07-31 HGST Netherlands BV Data read of a drift tolerant moving baseline data encoded multi-level memory cell (MLC)
CN103886899A (zh) * 2012-12-21 2014-06-25 爱思开海力士有限公司 非易失性存储装置
US20140301129A1 (en) * 2013-04-03 2014-10-09 Panasonic Corporation Writing method of variable resistance non-volatile memory element and variable resistance non-volatile memory device
CN104517635A (zh) * 2013-10-07 2015-04-15 爱思开海力士有限公司 阻变存储装置、其操作方法以及具有其的系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
TWI375224B (en) * 2009-11-20 2012-10-21 Ind Tech Res Inst Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
US8779777B2 (en) * 2010-06-04 2014-07-15 Linear Technology Corporation Dynamic compensation of aging drift in current sense resistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040228159A1 (en) * 2003-05-13 2004-11-18 Kostylev Sergey A. Method of eliminating drift in phase-change memory
CN101354915A (zh) * 2007-04-30 2009-01-28 三星电子株式会社 相变存储器件、使用其的存储系统和读取存储器件的方法
GB2498875A (en) * 2012-01-30 2013-07-31 HGST Netherlands BV Data read of a drift tolerant moving baseline data encoded multi-level memory cell (MLC)
CN103886899A (zh) * 2012-12-21 2014-06-25 爱思开海力士有限公司 非易失性存储装置
US20140301129A1 (en) * 2013-04-03 2014-10-09 Panasonic Corporation Writing method of variable resistance non-volatile memory element and variable resistance non-volatile memory device
CN104517635A (zh) * 2013-10-07 2015-04-15 爱思开海力士有限公司 阻变存储装置、其操作方法以及具有其的系统

Also Published As

Publication number Publication date
US9558823B1 (en) 2017-01-31
TWI581265B (zh) 2017-05-01
CN106504785B (zh) 2019-07-05
TW201711032A (zh) 2017-03-16

Similar Documents

Publication Publication Date Title
CN106504785B (zh) 电阻飘移复原的存储装置及其操作方法
Dong et al. Nvsim: A circuit-level performance, energy, and area model for emerging nonvolatile memory
TWI765172B (zh) 程式化一記憶體單元之技術
CN102598143B (zh) 用于相变存储器的双脉冲写入
US7660152B2 (en) Method and apparatus for implementing self-referencing read operation for PCRAM devices
CN111512380A (zh) 利用嵌入式刷新进行漂移减轻
CN105518789A (zh) 并行存取交叉点阵列中的存储器单元
KR101576519B1 (ko) 상 변화 메모리 및 스위치(pcms) 메모리 디바이스에서의 드리프트 관리
JP2008192278A (ja) 選択的リフレッシュ動作を含む抵抗メモリ
TW201230035A (en) Phase change memory with fast write characteristics
Li et al. Enhancing the performance of phase change memory for embedded applications
CN106875973A (zh) 存储装置与其操作方法
CN102820054B (zh) 用于相变存储器编程的设定脉冲
CN108305655A (zh) 包括阻变材料的存储设备及其驱动方法
KR102559577B1 (ko) 저항성 메모리 장치
KR20150116270A (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
CN103093812A (zh) 半导体存储装置及其连续编程控制电路和编程方法
Xu et al. Multi-domain compact modeling for GeSbTe-based memory and selector devices and simulation for large-scale 3-D cross-point memory arrays
KR20130033018A (ko) 디스터번스를 줄일 수 있는 반도체 집적 회로 시스템 및 그 구동방법
Park et al. Thermoelectric cooling read for resolving read disturb with inrush current issue in OTS-PRAM
El-Hassan et al. Phase change memory cell emulator circuit design
Zheng et al. Modeling framework for cross-point resistive memory design emphasizing reliability and variability issues
Cobley et al. A model for multilevel phase-change memories incorporating resistance drift effects
Le Gallo et al. Phase-change memory
Wang et al. Design exploration of 3D stacked non-volatile memory by conductive bridge based crossbar

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant