KR102157358B1 - 저항 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 동적 저항 드리프트 보상 방법 - Google Patents

저항 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 동적 저항 드리프트 보상 방법 Download PDF

Info

Publication number
KR102157358B1
KR102157358B1 KR1020190001783A KR20190001783A KR102157358B1 KR 102157358 B1 KR102157358 B1 KR 102157358B1 KR 1020190001783 A KR1020190001783 A KR 1020190001783A KR 20190001783 A KR20190001783 A KR 20190001783A KR 102157358 B1 KR102157358 B1 KR 102157358B1
Authority
KR
South Korea
Prior art keywords
memory cells
bit lines
phase change
current
set current
Prior art date
Application number
KR1020190001783A
Other languages
English (en)
Other versions
KR20200085538A (ko
Inventor
송윤흡
최준태
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020190001783A priority Critical patent/KR102157358B1/ko
Publication of KR20200085538A publication Critical patent/KR20200085538A/ko
Application granted granted Critical
Publication of KR102157358B1 publication Critical patent/KR102157358B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 동적 저항 드리프트 보상 방법이 개시된다. 일 실시예에 따르면, 상변화 메모리 소자는, 복수의 비트라인들; 상기 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들; 각각의 상변화층을 포함하도록 구성된 채, 상기 복수의 비트라인들 및 상기 복수의 소스라인들의 교차점들에 각각 배치되는 복수의 메모리 셀들; 상기 복수의 비트라인들과 연결된 채, 상기 복수의 메모리 셀들 각각으로 공급될 셋 전류를 발생시키는 전류 발생기; 및 상기 셋 전류가 상기 복수의 메모리 셀들 각각으로 공급되도록 상기 전류 발생기 및 상기 복수의 비트라인들을 제어하는 제어 드라이버를 포함한다.

Description

저항 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 동적 저항 드리프트 보상 방법{PHASE CHANGE RANDOM ACCESS MEMORY ELEMENT FOR IMPROVING RESISTANCE DRIFT AND DYNAMIC RESISTANCE DRIFT COMPENSATION METHOD OF THE SAME}
아래의 실시예들은 상변화 메모리 소자에 관한 것으로, 보다 상세하게 저항 드리프트를 개선하기 위한 기술이다.
상변화 메모리 소자(100)는 도 1에 도시된 바와 같이 복수의 비트라인들(110) 및 복수의 소스라인들(120)이 교차되는 교차점들에 복수의 메모리 셀들(130)이 배치되는 구조를 갖는다.
이러한 구조의 상변화 메모리 소자(100)는 복수의 비트라인들 중 하나의 비트라인(111)을 선택하고 복수의 소스라인들 중 하나의 소스라인(121)을 선택하여 선택된 비트라인 및 선택된 소스라인에 전압을 인가함으로써, 선택된 비트라인 및 선택된 소스라인의 교차점에 배치된 메모리 셀(선택된 메모리 셀)(131)에 포함되는 상변화층의 결정 상태가 결정질(낮은 저항성을 갖는 셋 상태) 및 비정질(높은 저항성을 갖는 리셋 상태) 사이에서 변화되도록 하여 셋 상태 및 리셋 상태에 따라 이진값 [0] 및 [1]의 메모리 상태를 나타낼 수 있다.
이 때, 결정 상태가 비정질인 상변화층에서는, 불안정한 외부 환경(온도 및 습도 등)에 의한 상분리 현상 등의 물질 열화 현상이 발생될 수 있다. 이러한 물질 열화 현상은 일반적으로 저항이 증가하는 저항 드리프트를 야기하는 바, 메모리 셀 특성의 열화를 방지하기 위해 저항 드리프트를 개선하는 기술이 제안될 필요가 있다.
일 실시예들은 복수의 메모리 셀들에 셋 전류를 일정 시간 간격에 따라 순차적으로 공급함으로써 복수의 메모리 셀들 각각을 상태 별로 리커버리(Recovery)되도록 하는 동적 저항 드리프트 보상을 이용하는 상변화 메모리 소자를 제안한다.
일 실시예에 따르면, 동적 저항 드리프트 보상을 이용하는 상변화 메모리 소자는, 복수의 비트라인들; 상기 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들; 각각의 상변화층을 포함하도록 구성된 채, 상기 복수의 비트라인들 및 상기 복수의 소스라인들의 교차점들에 각각 배치되는 복수의 메모리 셀들; 상기 복수의 비트라인들과 연결된 채, 상기 복수의 메모리 셀들 각각으로 공급될 셋 전류를 발생시키는 전류 발생기; 및 상기 셋 전류가 상기 복수의 메모리 셀들 각각으로 공급되도록 상기 전류 발생기 및 상기 복수의 비트라인들을 제어하는 제어 드라이버를 포함한다.
일 측면에 따르면, 상기 제어 드라이버는, 상기 복수의 메모리 셀들에 상기 셋 전류를 일정 시간 간격에 따라 순차적으로 공급하는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 제어 드라이버는, 상기 복수의 메모리 셀들에 동일한 값의 상기 셋 전류를 각각 공급하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 제어 드라이버는, 상기 복수의 메모리 셀들 각각의 상태 별로 부분적인 셋 동작이 가능하도록 하는 값으로 상기 셋 전류를 설정하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 제어 드라이버는, 상기 복수의 메모리 셀들 각각의 저항 드리프트를 리커버리(Recovery) 가능하도록 하는 값으로 상기 셋 전류를 설정하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 제어 드라이버는, 상기 복수의 메모리 셀들 각각이 상기 셋 전류에 의해 상태 별로 리커버리 되도록 상기 전류 발생기 및 상기 복수의 비트라인들을 제어하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 제어 드라이버는, 상기 셋 전류에 의한 상기 복수의 메모리 셀들 각각의 상태 별 셀 온도 차이에 따라 부분적인 셋 정도가 달라지는 것을 이용하여, 상기 복수의 메모리 셀들 각각을 상태 별로 리커버리 되도록 하는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 복수의 비트라인들; 상기 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들; 각각의 상변화층을 포함하도록 구성된 채, 상기 복수의 비트라인들 및 상기 복수의 소스라인들의 교차점들에 각각 배치되는 복수의 메모리 셀들; 상기 복수의 비트라인들과 연결된 채, 상기 복수의 메모리 셀들 각각으로 공급될 셋 전류를 발생시키는 전류 발생기; 및 상기 셋 전류가 상기 복수의 메모리 셀들 각각으로 공급되도록 상기 전류 발생기 및 상기 복수의 비트라인들을 제어하는 제어 드라이버를 포함하는 상변화 메모리 소자의 동적 저항 드리프트 보상 방법은, 상기 셋 전류의 값을 설정하는 단계; 및 상기 복수의 메모리 셀들 각각이 리커버리 되도록 상기 셋 전류를 상기 복수의 메모리 셀들 각각으로 공급하는 단계를 포함한다.
일 측면에 따르면, 상기 공급하는 단계는, 상기 복수의 메모리 셀들에 상기 셋 전류를 일정 시간 간격에 따라 순차적으로 공급하는 단계인 것을 특징으로 하는 상변화 메모리 소자의 동적 저항 드리프트 보상 방법.
다른 일 측면에 따르면, 상기 공급하는 단계는, 상기 복수의 메모리 셀들에 동일한 값의 상기 셋 전류를 각각 공급하는 단계인 것을 특징으로 하는 상변화 메모리 소자의 동적 저항 드리프트 보상 방법.
또 다른 일 측면에 따르면, 상기 설정하는 단계는, 상기 복수의 메모리 셀들 각각의 상태 별로 부분적인 셋 동작이 가능하도록 하는 값으로 상기 셋 전류를 설정하는 단계인 것을 특징으로 하는 상변화 메모리 소자의 동적 저항 드리프트 보상 방법.
또 다른 일 측면에 따르면, 상기 설정하는 단계는, 상기 복수의 메모리 셀들 각각의 저항 드리프트를 리커버리(Recovery) 가능하도록 하는 값으로 상기 셋 전류를 설정하는 단계일 수 있다.
또 다른 일 측면에 따르면, 상기 공급하는 단계는, 상기 복수의 메모리 셀들 각각이 상기 셋 전류에 의해 상태 별로 리커버리 되도록 상기 전류 발생기 및 상기 복수의 비트라인들을 제어하는 단계를 포함하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 제어하는 단계는, 상기 셋 전류에 의한 상기 복수의 메모리 셀들 각각의 상태 별 셀 온도 차이에 따라 부분적인 셋 정도가 달라지는 것을 이용하여, 상기 복수의 메모리 셀들 각각을 상태 별로 리커버리 되도록 하는 단계인 것을 특징으로 할 수 있다.
일 실시예들은 복수의 메모리 셀들에 셋 전류를 일정 시간 간격에 따라 순차적으로 공급함으로써 복수의 메모리 셀들 각각을 상태 별로 리커버리 되도록 하는 동적 저항 드리프트 보상을 이용하는 상변화 메모리 소자를 제안할 수 있다.
도 1은 일 실시예에 따른 상변화 메모리 소자를 나타낸 도면이다.
도 2는 도 1에 도시된 상변화 메모리 소자에 포함되는 어레이를 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 상변화 메모리 소자에서 셋 전류를 공급하는 방식을 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 상변화 메모리 소자에서 상변화층의 상태에 따른 리커버리 동작을 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 상변화 메모리 소자의 동적 저항 드리프트 보상 방법을 나타낸 플로우 차트이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 일 실시예에 따른 상변화 메모리 소자를 나타낸 도면이고, 도 2는 도 1에 도시된 상변화 메모리 소자에 포함되는 어레이를 설명하기 위한 도면이며, 도 3은 일 실시예에 따른 상변화 메모리 소자에서 셋 전류를 공급하는 방식을 설명하기 위한 도면이며, 도 4는 일 실시예에 따른 상변화 메모리 소자에서 상변화층의 상태에 따른 리커버리 동작을 설명하기 위한 도면이다.
도 1 내지 4를 참조하면, 일 실시예에 따른 상변화 메모리 소자(100)는, 복수의 비트라인들(110), 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들(120), 메모리 어레이(130), 복수의 비트라인들(110)과 연결된 전류 발생기(140) 및 제어 드라이버(150)를 포함한다.
메모리 어레이(130)는 도 2에 도시된 바와 같이 복수의 메모리 셀들(210)로 구성될 수 있다. 이러한 복수의 메모리 셀들(210)은 각각의 상변화층을 포함하도록 구성된 채, 복수의 비트라인들(110) 및 복수의 소스라인들(120)의 교차점들에 각각 배치된다. 여기서, 복수의 메모리 셀들(210) 각각은 메모리 셀의 데이터 저장 구성부인 상변화층을 포함할 수 있으며, 상변화층은 복수의 비트라인들(110) 및 복수의 소스라인들(120) 사이에 인가되는 전압에 의해 결정 상태가 결정질(낮은 저항성을 갖는 셋 상태) 및 비정질(높은 저항성을 갖는 리셋 상태) 사이에서 변화되며 셋 상태 및 리셋 상태에 따라 이진값 [1] 및 [0]의 메모리 상태를 나타낼 수 있다. 이러한 상변화층은 종래의 상변화층과 동일하게 구성되므로 상세한 설명을 생략하기로 한다.
또한, 복수의 메모리 셀들(210) 각각은 상변화층뿐만 아니라 상변화층에 대해 스위칭 동작을 하는 OTS(Ovonic Threshold Switch)를 더 포함할 수 있다. OTS 역시 종래의 OTS와 동일하게 구성되므로 상세한 설명을 생략하기로 한다.
전류 발생기(140)는 복수의 비트라인들(110)과 연결된 채, 복수의 메모리 셀들(210) 각각으로 공급될 셋 전류(ISET)를 발생시킨다. 이하, 셋 전류는 복수의 메모리 셀들(210)에서 발생되는 저항 드리프트를 보상 및 리커버리 하는데 사용되는 전류로서, 리커버리 전류 또는 리프레쉬 전류를 의미한다.
제어 드라이버(150)는 셋 전류가 복수의 메모리 셀들(210) 각각으로 공급되도록 전류 발생기(140) 및 복수의 비트라인들(110)을 제어한다. 이하, 제어 드라이버(150)가 전류 발생기(140) 및 복수의 비트라인들(110)을 제어한다는 것은, 전류 발생기(140)에서 발생된 셋 전류가 복수의 비트라인들(110)로 공급되는 타이밍을 조절하는 것을 의미한다. 보다 상세하게, 제어 드라이버(150)는 복수의 비트라인들(110) 각각에 배치된 트랜지스터(또는 복수의 비트라인들(110) 각각을 통해 복수의 메모리 셀들(210)로 유입되는 전류의 타이밍을 제어할 수 있도록 제어 클록이 인가되는 인가선에 배치된 별도의 트랜지스터)를 이용하여, 도 3과 같이 전류 발생기(140)에서 발생된 셋 전류의 공급 타이밍을 조절함으로써, 복수의 메모리 셀들(210)에 셋 전류를 일정 시간 간격에 따라 순차적으로 공급할 수 있다.
즉, 제어 드라이버(150)는 전류 발생기(140)로부터 발생된 셋 전류를 복수의 메모리 셀들(210)에 일정 시간 간격에 따라 순차적으로 공급하는 역할을 함으로써, 복수의 메모리 셀들(210)에는 동일한 값의 셋 전류가 각각 공급될 수 있다.
제어 드라이버(150)는 설명된 역할을 수행하기 위해, 전류 발생기(140), 복수의 비트라인들(110), 복수의 소스라인들(120) 및 제어 클록이 인가되는 인가선들과 연결될 수 있으며, 별도로 구비되는 비트라인 제어 드라이버 및/또는 소스라인 제어 드라이버와 연결될 수도 있다.
이 때, 도 4에 나타나듯이 저항 드리프트의 값은 복수의 메모리 셀들(210) 각각의 상변화층이 갖게 되는 상태(결정질인 셋 상태, 비정질인 아모포스 상태 또는 결정질과 비정질이 혼합된 미드 상태) 별로 서로 다르게 될 수 있다. 예를 들어, 비정질 상태에서 가장 큰 저항 드리프트가 발생되고, 결정질 상태에서 가장 작은 저항 드리프트가 발생될 수 있다. 이에, 동일한 값의 셋 전류가 각기 다른 상태의 복수의 메모리 셀들(210)로 공급된다면, 복수의 메모리 셀들(210) 각각은 서로 다른 저항에 의해 발생되는 열이 달라져, 리커버리 되는 정도(저항 감소 정도)가 달라지게 될 수 있다.
따라서, 제어 드라이버(150)는 전류 발생기(140)에서 셋 전류를 발생시키기 이전에, 복수의 메모리 셀들(210) 각각의 상태 별(결정질인지, 비정질인지 또는 결정질과 비정질이 혼합된 중간 상태)로 부분적인 셋 동작(Partially Set Operation)이 가능하도록 하는 값으로 셋 전류를 설정할 수 있다. 이에, 전류 발생기(140)는 제어 드라이버(150)에 의해 설정된 값의 셋 전류를 발생시킬 수 있다.
여기서, 셋 전류가 설정되는, 복수의 메모리 셀들(210) 각각의 상태 별로 부분적인 셋 동작이 가능하도록 하는 값은, 복수의 메모리 셀들(210) 각각의 저항 드리프트를 리커버리 가능하도록 하는 값이기 때문에, 제어 드라이버(150)가 전류 발생기(140) 및 복수의 비트라인들(110)을 제어하는 것은 복수의 메모리 셀들(210) 각각이 셋 전류에 의해 상태 별로 리커버리 되도록 전류 발생기(140) 및 복수의 비트라인들(110)을 제어하는 것일 수 있다.
이처럼 동일한 셋 전류 아래에서 복수의 메모리 셀들(210) 각각은 상태 별로 셀 온도가 달라지게 되고, 이에 따라 복수의 메모리 셀들(210) 각각은 상태 별로 차이가 나는 셀 온도에 따라 부분적인 셋 정도가 달라지게 되는 특성을 보이게 된다. 이에, 제어 드라이버(150)는 상기 특성을 이용하여, 복수의 메모리 셀들(210) 각각을 상태 별로 리커버리 되도록 하는 것을 특징으로 할 수 있다.
도 5는 일 실시예에 따른 상변화 메모리 소자의 동적 저항 드리프트 보상 방법을 나타낸 플로우 차트이다.
도 5를 참조하면, 일 실시예에 따른 동적 저항 드리프트 보상 방법은 도 1 내지 4를 참조하여 상술된 상변화 메모리 소자(100)에 의해 수행됨을 전제로 한다.
단계(S510)에서 상변화 메모리 소자(100)는 셋 전류의 값을 설정한다.
이 때, 단계(S510)에서 상변화 메모리 소자(100)는 복수의 메모리 셀들 각각의 상태 별로 부분적인 셋 동작이 가능하도록 하는 값으로 셋 전류를 설정할 수 있다.
또한, 단계(S510)에서 상변화 메모리 소자(100)는 복수의 메모리 셀들 각각의 저항 드리프트를 리커버리(Recovery) 가능하도록 하는 값으로 셋 전류를 설정할 수 있다.
그 후, 단계(S520)에서 상변화 메모리 소자(100)는 복수의 메모리 셀들 각각이 리커버리 되도록 셋 전류를 복수의 메모리 셀들 각각으로 공급한다.
특히, 단계(S520)에서 상변화 메모리 소자(100)는 복수의 메모리 셀들에 셋 전류를 일정 시간 간격에 따라 순차적으로 공급할 수 있다. 즉, 상변화 메모리 소자(100)는 복수의 메모리 셀들에 동일한 값의 상기 셋 전류를 각각 공급함으로써, 복수의 메모리 셀들 각각이 셋 전류에 의해 상태 별로 리커버리 되도록 전류 발생기 및 복수의 비트라인들을 제어할 수 있다. 이에, 상변화 메모리 소자(100)는 셋 전류에 의한 복수의 메모리 셀들 각각의 상태 별 셀 온도 차이에 따라 부분적인 셋 정도가 달라지는 것을 이용하여, 복수의 메모리 셀들 각각을 상태 별로 리커버리 되도록 할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (14)

  1. 동적 저항 드리프트 보상을 이용하는 상변화 메모리 소자에 있어서,
    복수의 비트라인들;
    상기 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들;
    각각의 상변화층을 포함하도록 구성된 채, 상기 복수의 비트라인들 및 상기 복수의 소스라인들의 교차점들에 각각 배치되는 복수의 메모리 셀들;
    상기 복수의 비트라인들과 연결된 채, 상기 복수의 메모리 셀들 각각으로 공급될 셋 전류를 발생시키는 전류 발생기; 및
    상기 셋 전류가 상기 복수의 메모리 셀들 각각으로 공급되도록 상기 전류 발생기 및 상기 복수의 비트라인들을 제어하는 제어 드라이버
    를 포함하고,
    상기 제어 드라이버는,
    동일한 값의 상기 셋 전류가 상기 복수의 메모리 셀들에 순차적으로 공급됨에 의한 상기 복수의 메모리 셀들 각각의 상태 별 온도 차이에 따라 부분적인 셋 정도가 달라지는 것을 이용하기 위하여,
    상기 복수의 메모리 셀들 각각이 상태 별로 리커버리 되도록 상기 셋 전류를 상기 복수의 메모리 셀들 각각의 상태 별로 부분적인 셋 동작이 가능하게 하는 동일한 값으로 설정하고, 상기 설정된 동일한 값의 셋 전류를 상기 복수의 메모리 셀들에 일정 시간 간격에 따라 순차적으로 공급하는 상변화 메모리 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 제어 드라이버는,
    상기 복수의 메모리 셀들 각각이 상기 셋 전류에 의해 상태 별로 리커버리 되도록 상기 전류 발생기 및 상기 복수의 비트라인들을 제어하는 것을 특징으로 하는 상변화 메모리 소자.
  7. 삭제
  8. 복수의 비트라인들; 상기 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들; 각각의 상변화층을 포함하도록 구성된 채, 상기 복수의 비트라인들 및 상기 복수의 소스라인들의 교차점들에 각각 배치되는 복수의 메모리 셀들; 상기 복수의 비트라인들과 연결된 채, 상기 복수의 메모리 셀들 각각으로 공급될 셋 전류를 발생시키는 전류 발생기; 및 상기 셋 전류가 상기 복수의 메모리 셀들 각각으로 공급되도록 상기 전류 발생기 및 상기 복수의 비트라인들을 제어하는 제어 드라이버를 포함하는 상변화 메모리 소자의 동적 저항 드리프트 보상 방법에 있어서,
    상기 셋 전류의 값을 설정하는 단계; 및
    상기 복수의 메모리 셀들 각각이 리커버리 되도록 상기 셋 전류를 상기 복수의 메모리 셀들 각각으로 공급하는 단계
    를 포함하고,
    상기 설정하는 단계는,
    동일한 값의 상기 셋 전류가 상기 복수의 메모리 셀들에 순차적으로 공급됨에 의한 상기 복수의 메모리 셀들 각각의 상태 별 온도 차이에 따라 부분적인 셋 정도가 달라지는 것을 이용하기 위하여,
    상기 복수의 메모리 셀들 각각이 상태 별로 리커버리 되도록 상기 셋 전류를 상기 복수의 메모리 셀들 각각의 상태 별로 부분적인 셋 동작이 가능하게 하는 동일한 값으로 설정하는 단계이며,
    상기 공급하는 단계는,
    상기 설정된 동일한 값의 셋 전류를 상기 복수의 메모리 셀들에 일정 시간 간격에 따라 순차적으로 공급하는 단계인 것을 특징으로 하는 상변화 메모리 소자의 동적 저항 드리프트 보상 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제8항에 있어서,
    상기 공급하는 단계는,
    상기 복수의 메모리 셀들 각각이 상기 셋 전류에 의해 상태 별로 리커버리 되도록 상기 전류 발생기 및 상기 복수의 비트라인들을 제어하는 단계
    를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 동적 저항 드리프트 보상 방법.
  14. 삭제
KR1020190001783A 2019-01-07 2019-01-07 저항 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 동적 저항 드리프트 보상 방법 KR102157358B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190001783A KR102157358B1 (ko) 2019-01-07 2019-01-07 저항 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 동적 저항 드리프트 보상 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190001783A KR102157358B1 (ko) 2019-01-07 2019-01-07 저항 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 동적 저항 드리프트 보상 방법

Publications (2)

Publication Number Publication Date
KR20200085538A KR20200085538A (ko) 2020-07-15
KR102157358B1 true KR102157358B1 (ko) 2020-09-18

Family

ID=71603760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190001783A KR102157358B1 (ko) 2019-01-07 2019-01-07 저항 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 동적 저항 드리프트 보상 방법

Country Status (1)

Country Link
KR (1) KR102157358B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238647B1 (ko) * 2014-10-01 2021-04-09 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US9558823B1 (en) * 2015-09-04 2017-01-31 Macronix International Co., Ltd. Resistance drift recovery method for MLC PCM

Also Published As

Publication number Publication date
KR20200085538A (ko) 2020-07-15

Similar Documents

Publication Publication Date Title
US6944050B2 (en) Nonvolatile memory device
US11854615B2 (en) Stored charge use in cross-point memory
CN109841248B (zh) 存储装置及其操作方法
JP2005196954A (ja) 相変化メモリアレイのセットプログラミング方法及び書き込みドライバ回路
US8531892B2 (en) Semiconductor memory device
USRE45189E1 (en) Writing system and method for phase change memory
US9460784B1 (en) Reference voltage generation apparatuses and methods
CN107533864A (zh) 相变存储器电流
CN109872751B (zh) 存储器装置及其操作方法
KR20150050880A (ko) 전압 레귤레이터 및 바이어스 전류 조절 장치
US11189343B2 (en) Current-generator circuit
US7894291B2 (en) Circuit and method for controlling a standby voltage level of a memory
KR102157358B1 (ko) 저항 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 동적 저항 드리프트 보상 방법
KR102171635B1 (ko) Ots 스냅백을 개선하는 래치 방전 회로 및 이를 포함하는 상변화 메모리 소자
US20160071585A1 (en) Semiconductor storage device having resistance-change storage elements
US20220336014A1 (en) Phase-change memory device for improving resistance drift and dynamic resistance drift compensation method of the same
JP2010152986A (ja) 半導体装置
KR100939118B1 (ko) 상 변화 메모리 소자의 쓰기 드라이버
KR102144536B1 (ko) 리키지 전류를 감소시키는 상변화 메모리 소자
US6853584B2 (en) Circuit for compensating programming current required, depending upon programming state
KR102125731B1 (ko) Ots의 스냅 백 현상을 개선하는 회로 소자 및 이를 포함하는 상변화 메모리 소자
KR102144537B1 (ko) Ots의 스냅 백 현상을 개선하는 회로 소자 및 이를 포함하는 상변화 메모리 소자
US9659648B2 (en) Semiconductor memory device including switches for selectively turning on bit lines
KR20130129779A (ko) 라이트 제어 장치
US8760938B2 (en) Writing bit alterable memories

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right