CN108305655A - 包括阻变材料的存储设备及其驱动方法 - Google Patents

包括阻变材料的存储设备及其驱动方法 Download PDF

Info

Publication number
CN108305655A
CN108305655A CN201711272709.7A CN201711272709A CN108305655A CN 108305655 A CN108305655 A CN 108305655A CN 201711272709 A CN201711272709 A CN 201711272709A CN 108305655 A CN108305655 A CN 108305655A
Authority
CN
China
Prior art keywords
resistor
type storage
storage unit
memory cell
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711272709.7A
Other languages
English (en)
Other versions
CN108305655B (zh
Inventor
朴贤国
吴荣训
尹治元
李墉焌
林菜昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108305655A publication Critical patent/CN108305655A/zh
Application granted granted Critical
Publication of CN108305655B publication Critical patent/CN108305655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

公开了一种电阻型存储设备及其操作方法。电阻型存储元件或设备包括：第一主存储单元区域，包括多个第一电阻型存储单元；以及第二缓冲存储单元区域，包括多个第二电阻型存储单元。主存储单元区域的第一电阻型存储单元被配置为在其中存储数据，并且缓冲存储单元区域的第二电阻型存储单元被配置为在主存储单元区域中的数据的部分趋于稳定时，将数据的所述部分暂时存储长达至少稳定时间段。

Description

包括阻变材料的存储设备及其驱动方法
相关申请的交叉引用
本申请要求于2017年1月13日在韩国知识产权局递交的韩国专利申请No.10-2017-0006137和2017年8月15日在美国专利商标局递交的美国专利申请No.15/677,055的优先权，其公开内容通过引用方式整体并入本文中。
技术领域
本公开涉及包括阻变材料的存储设备及其驱动方法。
背景技术
使用电阻材料的非易失性存储设备包括：相变存储设备(相变随机存取存储器：PRAM)、电阻型存储设备(电阻型RAM：RRAM)、磁性存储设备(磁性RAM：MRAM)等。动态存储设备(动态RAM：DRAM)或闪存设备使用存储的电荷来存储数据，而使用电阻材料的非易失性存储设备使用如下项来存储数据：相变材料(比如，硫族化物合金)的状态改变(PRAM)、可变电阻材料的电阻改变(RRAM)、磁性隧道结(MTJ)薄膜根据铁磁材料的磁化状态的电阻改变(MRAM)等。
发明内容
本公开的方面提供了一种包括阻变材料的存储设备及其驱动方法，所述存储设备能够高速处理数据，还能够以减小的尺寸制造。
本公开的方面不限于上面提到的那些方面，并且本领域技术人员根据以下描述将清楚地理解未被提及的其它方面。
根据本公开的一些实施例，提供了一种操作电阻型存储设备的方法，包括：将电阻型存储设备的第二存储单元区域的多个第二电阻型存储单元(RMC)全部编程为复位状态；接收要存储在电阻型存储设备的第一存储单元区域的第一电阻型存储单元中的数据；将数据写入电阻型存储设备的第一存储单元区域的第一电阻型存储单元之中寻址的电阻型存储单元中，包括：当要存储在寻址的电阻型存储单元的第一部分中的数据具有与置位状态相对应的第一值时，置位寻址的电阻型存储单元的第一部分；以及当要存储在寻址的电阻型存储单元的第二部分中的数据具有与复位状态相对应的第二值时，复位寻址的电阻型存储单元的第二部分；以及在将数据写入电阻型存储设备的第一存储单元区域的寻址的电阻型存储单元中时，将数据存储到电阻型存储设备的第二存储单元区域的第二电阻型存储单元之中选择的电阻型存储单元中，包括：当要存储在选择的电阻型存储单元的第一部分中的数据具有第一值时，置位选择的电阻型存储单元的第一部分；以及当要存储在选择的电阻型存储单元的第二部分中的数据具有第二值时，使选择的电阻型存储单元的第二部分不变。
根据本公开的一些实施例，提供了一种方法，包括：接收要从电阻型存储设备读取的读取数据的读取地址，其中，电阻型存储设备包括多个第一电阻型存储单元和多个第二电阻型存储单元，所述多个第一电阻型存储单元属于电阻型存储设备的第一存储单元区域，并且所述多个第二电阻型存储单元属于电阻型存储设备的第二存储单元区域；检查读取地址以查看读取地址是否存储在地址存储单元中，其中地址存储单元存储属于第一存储单元区域的一组多个第一电阻型存储单元的地址，对于所述一组多个第一电阻型存储单元，其中存储的存储数据的副本也存储在属于电阻型存储设备的第二存储单元区域的多个第二电阻型存储单元中；当在地址存储单元中未发现读取地址时，从多个第一电阻型存储单元读取读取数据；以及当在地址存储单元中发现读取地址时，从多个第二电阻型存储单元读取读取数据。
根据本公开的一些实施例，提供了一种存储系统，包括：电阻型存储设备，包括电阻型存储单元阵列，电阻型存储单元阵列包括多个电阻型存储单元；地址转换器，被配置为将接收的针对写入数据的逻辑地址转换成针对电阻型存储设备的物理地址，其中物理地址标识电阻型存储设备中的要写入写入数据的多个寻址的电阻型存储单元；控制设备，被配置为：在电阻型存储设备接收写入数据之前，将电阻型存储设备的多个电阻型存储单元编程成复位状态，所述多个电阻型存储单元至少包括电阻型存储设备的寻址的电阻型存储单元，并且在电阻型存储设备接收写入数据之后，当要存储在电阻型存储设备的寻址的电阻型存储单元的第一部分中的写入数据具有与置位状态相对应的第一值时，置位寻址的电阻型存储单元的第一部分。以及当要存储在电阻型存储设备的寻址的电阻型存储单元的第二部分中的写入数据具有与复位状态相对应的第二值时，使得寻址的电阻型存储单元的第二部分保持不变。
其它实施例的具体内容包括在详细描述和附图中。
附图说明
通过参照所附附图详细描述本发明的示例性实施例，本公开的上述及其它示例实施例和特征将变得更清楚。
图1是说明电阻漂移现象的图。
图2是说明由于图1的电阻漂移现象引起的电阻型存储单元的分布改变的图。
图3是说明考虑到图1的电阻漂移现象，根据一些实施例的对存储设备进行写入的方法的图。
图4是说明考虑到图1的电阻漂移现象，根据一些实施例的对存储设备进行读取的方法的图。
图5是根据一些实施例的存储设备的框图。
图6是图5的存储控制器的示例详细框图。
图7是图5的存储设备的示例详细框图。
图8示出了具有三维堆叠结构的存储单元阵列。
图9示出了存储单元层的交叉点结构。
图10示出与存储单元中的可变电阻元件(GST)串联连接的双向阈值开关(OTS)，OTS是控制流过GST的电流的存取元件。
图11示出了设置在竖直堆叠结构的最下层中的多个读取/写入电路以及设置在多个读取/写入电路上的存储单元阵列。
图12示出了设置在竖直堆叠结构的最下层中的多个读取/写入电路以及顺序地堆叠在多个读取/写入电路上的第一存储单元阵列和第二存储单元阵列。
图13示出了用作缓冲器的第二存储单元阵列。
图14是示出了根据一些实施例的存储设备的读取操作的流程图。
图15是示出了根据一些实施例的存储设备的写入操作的流程图。
图16示出了写入到用作缓冲器的第二存储单元阵列的所有电阻型存储单元中的复位数据(或1数据)。
图17示出了随着稳定时间的推移而发生的电阻漂移。
图18示出了同时写入到用作主存储单元的第一存储单元阵列和用作缓冲器的第二存储单元阵列上的编程数据的示例。
图19是根据一些实施例的存储设备的框图。
图20是图19的存储元件的示例详细框图。
图21是说明图20的存储单元阵列的图。
图22和图23是说明根据一些实施例的存储设备的写入操作的图。
图24是根据一些实施例的存储设备的框图。
具体实施方式
如本发明构思的领域中的惯例的，可以根据功能块、单元和/或模块来描述并示出实施例的一个或多个元件。这些块、单元和/或模块在物理上由电子电路(比如，逻辑电路、微处理器、硬连线电路等)实现，并且可以可选地由固件和/或软件驱动。此外，在不脱离本发明构思的范围的情况下，实施例的每个功能块、单元和/或模块可以物理地分离成两个或更多个交互和离散的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，实施例的功能块、单元和/或模块中的两个或更多个可以物理地组合成更复杂的块或单元。
图1是说明电阻漂移现象的图。具体地，图1是示出了根据时间推移的相变材料的电阻改变的曲线图。更具体地，图1是示出了根据时间推移，复位状态下相变材料的电阻改变和置位状态下相变材料的电阻改变的曲线图。
在根据电阻改变来存储不同数据的电阻型存储单元(RMC)中，包括相变材料的相变存储单元可以根据相变材料的电阻值来存储不同数据。
例如，相变材料在加热后缓慢冷却时变为结晶态，或者在快速冷却时变成非晶态。相变材料在结晶态时具有低电阻，在非晶态时具有高电阻。因此，可以将结晶态定义为例如置位数据或0(“零”)数据，可以将非晶态定义为复位数据或1(“一”)数据。
同时，当相变材料通过加热达到非晶态时，非晶态的相变材料中可能存在结构缺陷。根据时间的推移，可以通过结构弛豫工艺来修复这种结构缺陷。另外，由于对这种结构缺陷进行了修复，因此如图1所示，可能出现复位状态的相变材料的电阻增大的电阻漂移现象。
图2是说明由于图1的电阻漂移现象引起的电阻型存储单元的分布改变的图。
电阻漂移现象可以改变电阻型存储单元的分布，如图2所示。具体地，包括置位状态(SET)的相变材料的电阻型存储单元(以下称为置位状态电阻型存储单元)的分布随着时间的推移改变不大。
然而，包括复位状态(RST)的相变材料的电阻型存储单元(在下文中称为复位状态电阻型存储单元)的分布随着时间的推移可以发生相当大的改变，如图1和图2所示。
在本说明书中，将电阻型存储单元中包括的相变材料通过加热而达到非晶态之后经过的时间定义为“稳定时间tWTR”。在图2中，复位状态电阻型存储单元的分布改变可以理解为随着稳定时间tWTR从第一时间(t1)到晚于第一时间t1的第二时间t2的改变而发生。这里，t2可以定义为足以确保限定百分比的复位状态电阻型存储单元的电阻将达到其最终值的限定百分比的时间。
由于这种电阻漂移现象，依据何时执行读取，在读取复位状态电阻型存储单元中所存储的数据时可能意外地发生错误。
例如，如果在复位状态电阻型存储单元中的电阻漂移现象还没有充分进行时执行读取操作，则可能无法从复位状态电阻型存储单元中正确地读取复位数据。
解决这种问题的方法是为复位状态电阻型存储单元中发生电阻漂移现象提供足够的时间。在下文中，将参考图3和图4来更详细地描述该方法。
图3是说明考虑到图1的电阻漂移现象，根据一些实施例的对存储设备进行写入的方法的图。
参考图3，当将编程数据写入包括多个电阻型存储单元的存储单元阵列时，可以同时将该编程数据写入缓冲器(例如，缓冲存储器，下文中称为缓冲器)。具体地，当将编程数据写入多个电阻型存储单元时，可以同时将该编程数据写入由缓冲器的写指针wPtr指示的缓冲器的存储区。
更具体地，当将编程数据写入具有特定地址的电阻型存储单元时，可以同时将该特定地址和该编程数据写入由缓冲器的写指针wPtr指示的存储区。
这里，在给定将数据写入存储单元阵列和缓冲器的数据速率的情况下，可以将缓冲器的大小或长度建立成足够大，以使得可以保障电阻型存储单元的稳定时间tWTR长达t2。另外，缓冲器的写指针wPtr顺序地指向第一存储区1至第N存储区N，使得数据被顺序地写入缓冲器。此后，缓冲器的写指针wPtr可以再次指向第一区1，使得缓冲器根据先进先出(FIFO)方案来操作。
根据缓冲器的操作，同时存储到电阻型存储单元和缓冲器中的编程数据可以是不能保障稳定时间tWTR长达t2的电阻型存储单元的数据。在另一方面，存储在电阻型存储单元中但不存储在缓冲器中的编程数据可以是足以保障稳定时间长达t2的电阻型存储单元的数据。
稍后将对此进行更具体地描述。
在缓冲器和电阻型存储单元中没有存储数据的情况下，缓冲器的写指针指示缓冲器的第一存储区1，并且响应于写指针wPtr指向的位置是第一存储区1，可以将具有第一地址“AD 1”的第一数据“DATA 1”写入缓冲器的第一存储区1以及存储单元阵列中可以由第一地址“AD 1”访问的位置处的电阻型存储单元中。
此后，缓冲器的写指针顺序地指向缓冲器的第二存储区2到第N存储区N，使得具有第二地址“AD 2”到第N地址“AD N”的第二数据“DATA 2”到第N数据“DATA N”被顺序地存储在缓冲器中。此时，还可以将第二数据“DATA 2”到第N数据“DATA N”存储在存储单元阵列中可以通过第二地址“AD 2”到第N地址“AD N”访问的位置处的电阻型存储单元中。
此后，当缓冲器满了并且缓冲器的写指针再次指向第一存储区1时，存储单元阵列中可以响应于第一地址“AD 1”而访问的位置处的电阻型存储单元中所存储的第一数据“DATA 1”可以处于稳定时间tWTR长达t2得以保障的状态，这是因为在给定了将数据写入存储单元阵列和缓冲器中的数据速率的情况下，缓冲器的大小对于确保稳定时间tWTR长达t2来说是足够大的。
因此，即使存储单元阵列中可以通过第一地址“AD 1”访问的位置处的电阻型存储单元中所存储的第一数据“DATA 1”是复位数据，电阻漂移现象也可以是已充分进行了。因此，缓冲器无需保持第一存储区1中存储的第一数据“DATA 1”。因此，可以将新的编程数据写入到缓冲器的第一存储区1。
图4是说明考虑到图1的电阻漂移现象，根据一些实施例的对存储设备进行读取的方法的图。
接下来，参考图4，当读取存储在特定地址处的数据时，首先检查缓冲器中是否存在该地址。当缓冲器中存在该地址时，读取缓冲器中存储的数据①，当缓冲器中不存在该地址时，可以读取存储单元中存储的数据②。
如上所述，同时存储在电阻型存储单元和缓冲器中的数据可以是无法确保稳定时间tWTR长达t2的数据，在这种情况下，可以通过从缓冲器读取编程数据来提高读取操作的可靠性。
另一方面，存储在电阻型存储单元中但不存储在缓冲器中的编程数据可以是成功保障稳定时间tWTR长达t2的数据，在这种情况下，可以从存储单元阵列中读取编程数据。
在图3和图4所示的存储设备的读取和写入方法的情况下，需要具有足够大的大小的缓冲器，以保障电阻型存储单元的稳定时间tWTR长达t2。因此，随着存储元件的每单位时间的数据处理能力(例如，带宽(BW)或数据写入速度)增加，这种缓冲器的大小也需要增大。
然而，例如，当使用SRAM等来提供缓冲器时，存储元件中被缓冲器占据的区域变大。因此，随着存储元件的每单位时间的数据处理能力增加，存储元件的大小也会增大。
图5是根据一些实施例的存储设备的框图。
参考图5，存储设备可以包括存储控制器200和多个存储元件100-1至100-n。
存储控制器200可以响应于来自主机(HOST)的读取请求和写入请求，对多个存储元件100-1至100-n进行控制，以读取该多个存储元件100-1至100-n中所存储的数据，或者将数据写入该多个存储元件100-1至100-n上。
具体地，存储控制器200可以向多个存储元件100-1至100-n提供地址、命令和控制信号，从而控制多个存储元件100-1至100-n的编程(或写入)操作、读取操作和擦除操作。
存储控制器200可以经由输入/输出数据线提供要写入多个存储元件100-1至100-n的编程数据，并且可以经由输入/输出数据线向存储控制器200提供从多个存储元件100-1至100-n读取的数据。存储控制器200可以经由控制线向多个存储元件100-1至100-n提供地址、命令和控制信号。
存储控制器200和多个存储元件100-1至100-n可以集成在单个半导体器件中。例如，存储控制器200和多个存储元件100-1至100-n可以集成在单个存储卡中。另外，例如，存储控制器200和多个存储元件100-1至100-n可以集成在单个半导体器件中以构成PC卡(例如，个人计算机存储卡国际协会(PCMCIA)卡)、紧凑型闪存(CF)卡、智能媒体卡SM/SMC、记忆棒、多媒体卡(MMC、RS-MMC和MMCmicro)、SD卡(SD，miniSD和microSD)、通用闪存设备(UFS)等。另外，例如，存储控制器200和多个存储元件100-1至100-n可以集成在单个半导体器件中以构成SSD(固态盘/驱动)。
图6是图5的存储控制器的示例详细框图。
参考图6，存储控制器200可以包括处理器210、纠错码(ECC)单元220、主机接口230和存储器接口240。
处理器210可以控制存储控制器200的整体操作。例如，处理器210可以对与图5中的多个存储元件100-1至100-n的操作相关的各种功能块进行控制。
同时，ECC单元220可以对编程数据执行纠错编码操作，并且对读取数据执行错误检测和解码操作。例如，ECC单元220可以生成针对从图5的多个存储元件100-1至100-n读取的数据的错误检测结果，并且可以对读取数据执行纠错操作。
ECC单元220可以使用算法(比如，里德索罗蒙(RS)码、汉明码和循环冗余码(CRC)等)来执行ECC编码处理和ECC解码处理。ECC编码处理包括基于要编程的数据来生成奇偶校验位的操作，并且ECC解码处理可以包括从读取数据检测错误位并且校正所检测的错误位的操作。例如，ECC单元220将在数据编程时生成和存储的奇偶校验位与在读取数据时生成的奇偶校验位进行比较，以检测位错误，并且对检测到的位错误执行预定逻辑计算(例如，异或(XOR))运算，从而校正位错误。
可以将ECC单元220设置为具有预定纠错率，并且随着纠错率增加，针对相同大小的每个数据生成的奇偶校验位的数量会增加。例如，随着纠错率增加，针对每个数据大小(或ECC单元)来说会校正更大数量的位的错误。
主机接口230可以与主机(图5中的“HOST”)接口连接，以从主机接收对存储设备的操作请求。例如，主机接口230从主机(图5中的“主机”)接收各种请求(比如，读取和写入数据)，并且可以响应于此而生成用于控制多个存储元件100-1至100-n的各种内部信号。
存储器接口260可以执行接口连接，用于向多个存储元件(图5的100-1至100-n)发送和从多个存储元件(图5的100-1至100-n)接收在存储控制器200内部生成的各种信号(例如，命令、地址、模式信号、参考信息等)。
图7是图5的存储设备的示例详细框图。图8到图10是说明图7的存储单元阵列的图。图11和图12是说明图7的读取/写入电路、第一存储单元阵列和第二存储单元阵列的布置的图。图13是说明图7的第二存储单元阵列的图。
参考图7，存储设备100-1可以包括存储单元阵列111、读取/写入电路120以及控制电路130。
存储单元阵列111可以包括根据电阻改变来存储不同的数据的多个电阻型存储单元。
具体地，如图8所示，存储单元阵列111可以具有例如三维堆叠结构。这里，三维堆叠结构可以是指多个存储单元层111_1至111_8竖直堆叠的形式。图8示出了8个存储单元层(111_1至111_8)堆叠的示例，但是本公开的技术构思不限于此。
这里，存储单元层(111_1至111_8)中的每一个可以包括多个电阻型存储单元组和/或多个冗余存储单元组。在存储单元阵列111具有三维堆叠结构的情况下，存储单元层111_1至111_8中的每一个可以具有稍后描述的交叉点(cross-point)结构，但是本公开的技术构思不限于此。
参考图9，存储单元层111_1可以具有交叉点结构。交叉点结构是指一个电阻型存储单元(RMC)形成在一条线与另一条线相交的区域中的结构。例如，位线(BL1_1至BL4_1)形成为沿着第一方向延伸，字线(WL1_1至WL3_1)形成为沿着与位线(BL1_1至BL4_1)相交的第二方向延伸，电阻型存储单元(RMC)可以形成在每一个位线(BL1_1至BL4_1)与每一个字线(WL1_1至WL3_1)相交的区域中。
在一些实施例中，电阻型存储单元(RMC)可以是存储一位的单级单元(SLC)。在一些其它实施例中，电阻型存储单元(RMC)可以是能够存储至少两位或更多位的数据的多级单元(MLC)。在一些其它实施例中，一些电阻型存储单元(RMC)可以是单级单元，其它电阻型存储单元(RMC)可以是多级单元。
当向电阻型存储单元(RMC)写入一位的数据时，基于所写入的数据，电阻型存储单元(RMC)可以具有例如两个电阻级分布。当向电阻型存储单元(RMC)写入两位的数据时，基于所写入的数据，电阻型存储单元(RMC)可以例如具有四个电阻级分布。当向电阻型存储单元(RMC)写入三位的数据时，基于所写入的数据，电阻型存储单元(RMC)可以例如具有八个电阻级分布。
当电阻型存储单元(RMC)是PRAM时，电阻型存储单元(RMC)可以包括包含相变材料的可变电阻元件(GST)以及控制流过可变电阻元件(GST)的电流的存取元件(D)。
在图9中，存取元件(D)可以是与可变电阻元件(GST)串联连接的二极管或晶体管(未示出)。
作为相变材料，各种类型的材料，例如，通过混合两种元素而获得的GaSb、InSb、InSe、Sb2Te3和GeTe，通过混合三种元素而获得的GeSbTe、GaSeTe、InSbTe、SnSb2Te4和InSbGe，以及通过混合四种元素而获得的AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te81Ge15Sb2S2。在一些实施例中，包含锗(Ge)、锑(Sb)和铽(Te)的GeSbTe可以用作为相变材料。
同时，当电阻型存储单元(RMC)是RRAM时，可变电阻元件(GST)可以包括复合金属氧化物。当电阻型存储单元(RMC)是RRAM时，电阻型存储单元(RMC)可以包括例如NiO或钙钛矿。钙钛矿可以是锰酸盐(Pr0.7Ca0.3MnO3、Pr0.5Ca0.5MnO3、其它PCMO、LCMO等)、钛酸盐(STO：Cr)、锆酸盐(SZO：Cr、Ca2Nb2O7：Cr、Ta2O5：Cr)等。可以在可变电阻元件(GST)中形成丝状物，该丝状物可以形成有流经电阻型存储单元(RMC)的单元电流的电流路径。在一些实施例中，当电阻型存储单元(RMC)是RRAM时，可以省略控制流过可变电阻元件(GST)的电流的存取元件(D)。
同时，当电阻型存储单元(RMC)是MRAM时，可变电阻元件(GST)可以包括磁性材料的上电极、磁性材料的下电极和设置在两者之间的电介质。
在下文中，将描述电阻型存储单元内(RMC)是PRAM的情况，但是本公开的技术思想不限于此。
同时，参考图10，双向阈值开关(OTS)可以用作控制流过可变电阻元件(GST)的电流的存取元件(OTS)，其中OTS与GST串联连接。
再次参考图7，存储单元阵列111可以包括第一存储单元阵列111a和第二存储单元阵列111b。第一存储单元阵列111a和第二存储单元阵列111b中的每一个可以包括多个电阻型存储单元(图9或图10中的RMC)。
在该实施例中，第一存储单元阵列111a用作多个主单元，并且第二存储单元阵列111b可以用作缓冲器。稍后将详细描述其具体说明。
读取/写入电路120可以执行存储单元阵列111中包括的多个电阻型存储单元(图9或图10中的RMC)的写入和读取操作。读取/写入电路120可以经由多个位线连接到存储单元阵列111，并且可以包括用于向多个电阻型存储单元写入编程数据的写入电路126和用于感测多个电阻型存储单元RMC的电阻的读取电路124。
参考图11，多个读取/写入电路120a至120n设置在竖直堆叠结构的最底层中，并且存储单元阵列111_1可以设置在多个读取/写入电路120a至120n上。在一些实施例中，第一存储单元阵列111a和第二存储单元阵列111b可以设置在同一层上，如所示。也就是说，设置在多个读取/写入电路120a至120n上的存储单元阵列111_1的一部分用作第一存储单元阵列111a，并且其它部分可以用作第二存储单元阵列111b。尽管未示出，但是可以在存储单元阵列111_1上附加地设置其它存储单元阵列(例如，图8中的111_2至111_8)。
用作主单元的第一存储单元阵列111a的大小可以与用作缓冲器的第二存储单元阵列111b的大小不同。具体地，第一存储单元阵列111a的大小可以大于第二存储单元阵列111b的大小。
用作主单元的第一存储单元阵列111a中所包括的电阻型存储单元(RMC)的数量可以与用作缓冲器的第二存储单元阵列111b中所包括的电阻型存储单元(RMC)的数量不同。具体地，第一存储单元阵列111a中所包括的电阻型存储单元(RMC)的数量可以大于第二存储单元阵列111b中所包括的电阻型存储单元(RMC)的数量。
在一些实施例中，第一存储单元阵列111a中所包括的电阻型存储单元(RMC)包括多级单元，并且第二存储单元阵列111b中所包括的电阻型存储单元(RMC)可以包括单级单元。根据这样的布置，可以将用作主单元的第一存储单元阵列111a的存储容量做成大于第二存储单元阵列111b的存储容量。然而，本公开的技术思想不限于此，并且可以尽可能多地修改电阻型存储单元(RMC)的配置。
参考图12，多个读取/写入电路120a至120n设置在竖直堆叠结构的最底层中，并且第二存储单元阵列111b和第一存储单元阵列111a可以顺序地堆叠在多个读取/写入电路120a至120n上。也就是说，尽管第一存储单元阵列111a和第二存储单元阵列111b彼此设置在不同的层上，但是第一存储单元阵列111a可以设置在高于第二存储单元阵列111b的层中。
参考图13，用作缓冲器的第二存储单元阵列111b可以包括例如m(m是自然数)个电阻型存储单元(RMC)。在第二存储单元阵列111b中，可以基于FIFO(先进先出)方案来存储数据。
如上所述，在给定将数据写入缓冲器中的数据速率的情况下，第二存储单元阵列111b可以具有足够大的大小以保障电阻型存储单元(RMC)的稳定时间tWTR长达第三时间t3，其中第三时间t3比图2中的第二时间t2长。也就是说，当从电阻型存储单元(RMC1)到电阻型存储单元(RMCm)顺序地写入复位数据时，在复位数据写入电阻型存储单元(RMCm)的时间处，预先存储在电阻型存储单元(RMC1)中的复位数据可以处于电阻漂移现象已经充分进行并且所存储的数据已稳定的状态。
在一些实施例中，第二存储单元阵列111b可以具有足够大的大小，以保障电阻型存储单元(RMC)的稳定时间tWTR是前述第二时间(图2中的t2)的两倍的长(即，t3＝2×t2)。然而，本公开的技术思想不限于此，第二存储单元阵列111b的大小可以不同。
如果使用例如SRAM来提供这样大小的缓冲器，则由于设备中缓冲器占用的区域较大，因此存储设备的整体大小可以是非常大的。顺便提及，在本实施例中，通过使用占用小得多的区域的电阻型存储单元(RMC)而不是SRAM来提供缓冲器功能，与提供相同大小的SRAM缓冲器的情况相比，可以进一步减小存储设备的大小同时保持性能不改变。也就是说，可以提供能够高速处理数据并且还能够以减小的大小来制造的存储设备。
再次参考图7，读取/写入电路120可以包括存储要写入存储单元阵列111的编程数据的地址的地址存储单元122。也就是说，当将编程数据写入存储单元阵列111时，地址存储单元122可以存储其中存储有编程数据的电阻型存储单元(RMC)的地址。具体地，当将编程数据写入存储单元阵列111时，地址存储单元122可以存储其中存储有编程数据的第一存储单元阵列111a的电阻型存储单元(RMC)的地址。
在一些实施例中，地址存储单元122可以包括例如内容可寻址存储器(CAM)。即使图中地址存储单元122被示出为包括在读取/写入电路120中，但是可以通过尽可能多地变形来提供这样的配置。在一些实施例中，地址存储单元122可以被包括在写入电路126中。此外，在一些实施例中，地址存储单元122可以被包括在控制电路130中。
控制电路130可以控制存储元件100-1的整体操作。此外，控制电路130可以控制读取/写入电路120来执行存储元件100-1的读取和写入操作。例如，控制电路130可以向读取/写入电路120提供各种信号(比如，读取信号和写入信号)，以便执行存储元件100-1的读取和写入操作。根据所提供的各种信号，读取/写入电路120可以向存储单元阵列111提供读取电流(或读取电压)和写入电流(或写入电压)。
具体地，控制电路130可以从存储控制器(例如，图5的存储控制器200)接收例如读取命令和地址，并且可以经由读取电路124从存储单元阵列111读取数据。此外，控制电路130可以从存储控制器(例如，图5的存储控制器200)接收例如写入命令、编程数据和地址，并且可以经由写入电路126将编程数据写入存储单元阵列111。
存储单元阵列111的多个电阻型存储单元(RMC)中的每一个可以根据存储的数据而具有电阻值，并且其电阻值可以根据要写入每个电阻型存储单元(RMC)上的编程数据而改变。
这样的写入操作可以被分成复位写入操作和置位写入操作。电阻型存储单元(RMC)的置位状态具有相对较低的电阻值，同时复位状态可以具有相对较高的电阻值。复位写入操作沿着电阻型存储单元(RMC)的电阻值增大的方向执行写入操作，并且置位写入操作可以沿着电阻型存储单元(RMC)的电阻值减小的方向执行写入操作。
可以例如以页面单元来划分存储单元阵列111，并且一个页面单元可以包括多个电阻型存储单元(RMC)。由于一个页面单元连接到同一信号线(例如，字线)，因此可以将一个页面单元定义为通过一个原始地址可访问的电阻型存储单元(RMC)的集合。
此外，每个页面单元可以包括多个单元区。例如，当一个页面单元的大小是8KB并且一个单元区定义为2KB时，一个页面单元可以包括四个单元区。在一些实施例中，可以ECC为单位将这些单元区中的每一个定义为用于执行错误检测和校正的单元。
解码器132可以包括例如行解码器和列解码器。行解码器响应于行地址来执行存储单元阵列111的字线选择操作，并且列解码器可以响应于列地址来执行存储单元阵列111的位线选择操作。
在写入操作时，电压生成器134可以生成置位电压(Vset)或复位电压(Vreset)，并且可以向存储单元阵列111中所选择的电阻型存储单元(RMC)提供电压。此外，电压生成器134可在读取操作时向存储单元阵列111中所选择的电阻型存储单元(RMC)提供读取电压(Vread)。
参考信号生成器136可以生成参考电压或参考电流，并且可以向读取/写入电路120提供参考电压或参考电流。读取/写入电路120可以使用从参考信号生成器136提供的参考电压或参考电流来确定从存储单元阵列111提供的数据。
尽管图7示出了控制电路130包括解码器132、电压生成器134和参考信号生成器136，但是本公开的技术思想不限于此，并且可以通过部分地彼此集成或部分地彼此分离来设置每个组件。
下面将参考图7和图14来描述存储设备的读取操作。
图14是示出了根据一些实施例的存储设备的读取操作的流程图。
参照图14，提供读取命令(S10)。例如，存储元件100-1可以从存储控制器(例如，图5的存储控制器200)接收读取命令和读取地址当向存储元件100-1提供读取命令和读取地址时，控制电路130可以使用读取/写入电路120来为读取操作做准备。
接下来，检查地址存储单元中是否存在该读取地址(S20)。例如，控制电路130可以控制读取/写入电路120检查地址存储单元122中是否存在读取地址。在一些实施例中，同时，控制电路130可以使用读取/写入电路120来访问存储单元阵列111中关于该读取地址而被访问的电阻型存储单元(RMC)。
接下来，如果地址存储单元中存在读取地址，则对第二存储单元阵列执行读取操作(S30)。例如，控制电路130利用读取/写入电路120，并且如果地址存储单元122中存在读取地址，则控制电路130确定第一存储单元阵列111a中存储的数据由于电阻漂移现象而处于其可靠性仍不确保的状态中，并且控制电路130可以读取与读取地址相对应的第二存储单元阵列111b中存储的数据。
如果地址存储单元中不存在读取地址，则执行第一存储单元阵列111a的读取操作(S40)。例如，控制电路130利用读取/写入电路120，如果地址存储单元122中不存在读取地址，则控制电路130确定第一存储单元阵列111a中存储的数据是可靠数据，并且读取/写入电路120可以读取第一存储单元阵列111a中通过读取地址访问的电阻型存储单元(RMC)中存储的数据。
如上所述的图14的流程图可以描述从存储设备(例如，图6的存储设备或包括第一存储元件100-1的任何存储设备)读取数据的方法的一些实施例，该方法包括：接收要从电阻型存储设备读取的读取数据的读取地址，其中，电阻型存储设备包括第一多个电阻型存储单元(RMC)和第二多个电阻型存储单元，所述第一多个电阻型存储单元属于电阻型存储设备的第一存储单元区域(例如，第一存储单元阵列111a)，并且所述第二多个电阻型存储单元属于电阻型存储设备的第二存储单元区域(例如，第二存储单元阵列111b)；检查读取地址以查看读取地址是否存储在地址存储单元(例如，地址存储单元122)中，其中地址存储单元被配置为存储属于第一存储单元区域的一组多个第一电阻型存储单元的地址，该组第一电阻型存储单元中存储的存储数据的副本也存储在属于电阻型存储设备的第二存储单元区域的第二多个电阻型存储单元中；当在地址存储单元中未发现读取地址时，从第一多个电阻型存储单元读取读取数据；以及当在地址存储单元中发现读取地址时，从第二多个电阻型存储单元读取读取数据。该方法可以在控制设备(比如控制电路130)的控制下执行。
下面将参考图7和图15至图18来描述存储设备的写入操作。
图15是示出了根据一些实施例的存储设备的写入操作的流程图。图16到图18是说明图15的存储设备的写入操作的图。
参考图15，将第一数据写入第二存储单元阵列(S100)。更具体地，参考图16，例如，控制电路130可以使用读取/写入电路120将复位数据(或1数据)写入第二存储单元阵列111b的所有电阻型存储单元(RMC1至RMCm)中。结果，预先存储在电阻型存储单元(RMC1至RMCm)中的置位数据(或0数据)的分布可以如所示的那样移动。预先存储在电阻型存储单元(RMC1至RMCm)中的复位数据的分布不改变。
接下来，参考图15，控制电路130等待经过稳定时间(S110)。更具体地，参考图17，随着稳定时间tWTR的推移发生电阻漂移，并且第二存储单元阵列111b的所有电阻型存储单元(RMC1至RMCm)的分布指示复位数据，如所示。
接下来，参考图15，提供编程数据和写入地址(S120)。例如，存储元件100-1可以从存储控制器(例如，图5的存储控制器200)接收写入命令、写入地址和编程数据。当向存储元件100-1提供写入命令、写入地址和编程数据时，控制电路130可以使用读取/写入电路120执行写入操作所必须的准备。
接下来，将写入地址存储在地址存储单元中(S130)。例如，控制电路130可以将从存储控制器(例如，图5的存储控制器200)提供的写入地址存储在地址存储单元122中。
接下来，将编程数据同时写入第一存储单元阵列和第二存储单元阵列中(S140)。此时，第二存储单元阵列111b的写入操作可以包括根据编程数据来将预先存储的复位数据改变为置位数据的操作。具体地，第二存储单元阵列111b的写入操作可以包括根据编程数据将处于非晶态的第二存储单元阵列111b的电阻型存储单元转换为结晶态。
具体地，参考图18，例如，当将具有值1001的数据提供为编程数据时，可以同时将编程数据写入到第一存储单元阵列111a的主存储单元和用作缓冲器的第二存储单元阵列111b。
首先，第一存储单元阵列111a的写入操作可以包括复位写入操作(写入“1”数据的操作)和置位写入操作(写入“0”数据的操作)两者，用于将1001写入到与写入地址相对应访问的电阻型存储单元(RMC)中。然而，由于复位数据(“1”数据)已经存储在第二存储单元阵列111b的电阻型存储单元(RMC)中，因此第二存储单元阵列111b的写入操作可以仅包括置位写入操作(写入“0”数据的操作)。根据置位写入操作，可以将第二存储单元阵列111b的电阻型存储单元(RMC1至RMCm)的分布分成置位数据和复位数据，如所示。
由于置位写入操作与电阻漂移现象无关，因此其中执行写入操作的第二存储单元阵列111b无需单独的稳定时间tWTR。也就是说，即使将包括电阻型存储单元(RMC)的第二存储单元阵列111b用作缓冲器，例如，也可以执行与参考图3所描述的SRAM中提供的缓冲器的操作相同的操作。
如上所述的图15的流程图可以描述向电阻型存储设备(例如，图6的存储设备或包括第一存储元件100-1的任何存储设备)写入数据的方法的一些实施例，该方法包括：将电阻型存储设备的第二存储单元区域(例如，第二存储单元阵列111b)的多个第二电阻型存储单元(RMC)全部编程为复位状态(即，“1”)；接收要存储在电阻型存储设备的第一存储单元区域(例如，第一存储单元阵列111a)的第一电阻型存储单元中的数据；将数据写入到电阻型存储设备的第一存储单元区域的第一电阻型存储单元之中寻址的电阻型存储单元中，包括：当要存储在寻址的电阻型存储单元的第一部分中的数据具有与置位状态(即，“0”)相对应的第一值时，置位寻址的电阻型存储单元的第一部分；以及当要存储在寻址的电阻型存储单元的第二部分中的数据具有与复位状态(即，“1”)相对应的第二值时，复位寻址的电阻型存储单元的第二部分；以及当将数据写入电阻型存储设备的第一存储单元区域的寻址的电阻型存储单元中时，将数据存储到电阻型存储设备的第二存储单元区域的第二电阻型存储单元之中选择的电阻型存储单元中，包括：当要存储在选择的电阻型存储单元的第一部分中的数据具有第一值(即，“1”)时，置位选择的电阻型存储单元的第一部分；以及当要存储在选择的电阻型存储单元的第二部分中的数据具有第二值(即，“0”)时，使选择的电阻型存储单元的第二部分不变。该方法可以在控制设备(比如控制电路130)的控制下执行。
如上所述，图7的存储元件110-1可以描述设备的一些实施例，包括：第一主存储单元阵列(例如，第一存储单元阵列111a)，包括多个第一电阻型存储单元(MC)；以及第二缓冲存储单元阵列(例如，第二存储单元阵列111b)，包括多个第二电阻型存储单元；其中主存储单元阵列的第一电阻型存储单元被配置为在其中存储数据，并且其中缓冲存储单元阵列的第二电阻型存储单元被配置为在主存储单元区域中所存储的数据的部分趋于稳定期间，将数据的所述部分暂时存储长达至少稳定时间段tWTR。这里，主存储单元阵列的第一存储容量可以大于缓冲存储单元阵列的第二存储容量。此外，缓冲存储单元阵列包括先进/先出缓冲器，先进/先出缓冲器具有足够的长度以在比定义的稳定时间段(即，＞t2，例如t3)长的时间段上存储数据的部分之中的最早部分，以便在先进/先出缓冲器满了之前主存储单元阵列中存储的数据已经稳定。
图19是根据一些实施例的存储设备的框图。
参考图19，存储设备可以包括存储控制器400和多个存储元件300-1至300-n。由于存储控制器400可以实质上与上述图15中的存储控制器200一样，因此将不提供重复的描述。图20是图19的存储元件的示例详细框图。图21是说明图20的存储单元阵列的图。
参考图20，存储元件300-1可以包括存储单元阵列311、读取/写入电路320以及控制电路330。
存储单元阵列311可以包括根据电阻改变来存储不同的数据的多个电阻型存储单元。存储单元阵列311的配置可以实质上与如上所述的存储单元阵列111的配置相同。
参考图21，存储单元阵列311可以包括：存储区311a，包括其中已经存储了数据的电阻型存储单元(RMC)；缓冲区311b，包括其中写入了复位数据的电阻型存储单元(RMC)；空白区311c，包括其中还未存储数据的电阻型存储单元(RMC)；以及附加区311d，包括多个电阻型存储单元(RMC)。也就是说，存储单元阵列311可以是包括第一或主存储单元区域和第二或缓冲存储单元区域的公共存储单元阵列的一个实施例。也就是说，对于存储单元阵列311，第一存储单元区域和第二存储单元区域彼此属于相同的存储单元阵列。
缓冲区311b可以在存储元件的数据写入操作时执行缓冲区的作用。也就是说，在该实施例中，与上述实施例不同，缓冲器可以设置在主单元区中。缓冲区311b可以根据存储元件的数据写入操作的执行来动态地改变或移动。稍后将提供其具体说明。
再次参考图20，读取/写入电路320可以包括读取电路324和写入电路326。控制电路330可以包括解码器332、电压生成器334、参考信号生成器336和地址转换器337。
由于读取/写入电路320、解码器332、电压生成器334和参考信号生成器336可以与以上参考图7所描述的配置是实质上相同，所以将不提供重复的描述。
地址转换器337接收第一地址的提供并且可以将第一地址转换成第二地址。具体地，地址转换器337接收可以被主机(HOST)识别的逻辑地址，并且例如可以将逻辑地址转换成可以访问存储单元阵列311的物理地址。
尽管图20示出了地址转换器337包括在控制电路330中，但是本公开的技术思想不限于此。如果需要的话，地址转换器337可以包括在读取/写入电路320中，并且可以被设置在存储元件300-1的外部。
在下文中，将参考图20、图22和图23来描述根据一些实施例的存储设备的写入操作。
图22和图23是说明根据一些实施例的存储设备的写入操作的图。
参考图22，当例如从主机提供逻辑写入地址(LA)时，地址转换器337可将所提供的逻辑写入地址(LA)转换成可以访问存储单元阵列311的物理写入地址(PA)。这里，逻辑写入地址(LA)和物理写入地址(PA)可以是随后与写入命令一起提供的编程数据要写入的地址。
例如，当从主机提供逻辑地址L1时，地址转换器337可以将逻辑地址L1转换成物理地址P1。
控制电路330预先经由地址转换器337知道随后提供的编程数据要写入的地址是P1，并且可以将复位数据写入可以满足电阻型存储单元(RMC)的稳定时间tWTR同时包括关于P1而访问的电阻型存储单元(RMC)在内的特定区域中。
也就是说，在将实际编程数据写入到关于P1而访问的电阻型存储单元(RMC)之前，控制电路330将复位数据写入到可以满足电阻型存储单元(RMC)的稳定时间tWTR同时包括关于P1而访问的电阻型存储单元(RMC)在内的多个电阻型存储单元(RMC)中，从而在存储单元阵列311中定义了缓冲区311b。
接下来，如果需要的话，控制电路330可以等待稳定时间tWTR，使得在缓冲区311b中包括的电阻型存储单元(RMC)中存储的复位数据中发生充分的电阻漂移。
接下来，参考图22，当提供写入命令和编程数据时，控制电路330使关于P1而访问的电阻型存储单元(RMC)执行置位写入操作(0数据写入操作)，从而将编程数据写入关于P1而访问的电阻型存储单元(RMC)中。
因此，关于P1而访问的电阻型存储单元(RMC)可以成为新的存储区311an，并且由于经由置位写入操作将编程数据写入新的存储区311an中，所以不存在电阻漂移问题。
接下来，控制电路330对现有空白区(例如，图22的区311c)中包括的电阻型存储单元(RMC)中的一些执行复位写入，从而定义新的缓冲区311bn。结果，现有空白区(例如，图22的区311c)的大小减小，并且可以定义新的空白区311cn。
在一些实施例中，在其中定义新的存储区311an的写入操作和在其中定义新的缓冲区311bn的写入操作可以同时执行。也就是说，控制电路333根据编程数据对现有缓冲区311b的电阻型存储单元(RMC)的一些(例如，现有缓冲区311b中较长时间之前已经过了稳定时间tWTR的区域)执行置位写入操作。同时，控制电路333可以对现有空白区(例如，图22的区311c)中包括的电阻型存储单元(RMC)中的一些执行复位写入。
此外，在一些实施例中，可以在其中定义新的存储区311an的写入操作之后执行在其中定义新的缓冲区311bn的写入操作。也就是说，控制电路333首先根据编程数据对现有缓冲区311b的电阻型存储单元(RMC)的一些(例如，现有缓冲区311b中较长时间之前已经过了稳定时间tWTR t2的区域)执行置位写入操作。然后，控制电路333对现有空白区(例如，图22的区311c)中包括的电阻型存储单元(RMC)中的一些执行复位写入。
在本实施例中，在给定了将数据写入存储单元阵列和缓冲器中的数据速率的情况下，包括新缓冲区311bn的缓冲区311b的大小可以足够大以保障电阻型存储单元(RMC)的稳定时间tWTR长达t2。也就是说，虽然缓冲区311b的大小足以确保电阻型存储单元(RMC)的稳定时间(tWTR)长达第二时间(图2的t2)，但是对于电阻漂移现象也可以确保所存储的数据的可靠性。因此，即使存储设备的数据处理能力增加，例如与使用SRAM缓冲器的情况相比，也可以防止存储设备的大小突然增大。
这样，在其中定义新的存储区311an的写入操作和在其中定义新的缓冲区311bn的写入操作可以重复地执行，直到不能再定义新的空白区311cn为止。
当重复写入操作且不能再定义新的空白区311cn时，控制电路330对附加区311d中包括的电阻型存储单元(RMC)执行复位写入操作，以将附加区311d定义为新的缓冲区311bn。此时，与缓冲区311b一样，在给定了将数据写入存储单元阵列和缓冲器中的数据速率的情况下，附加区311d可以具有足够的大小以保障电阻型存储单元(RMC)的稳定时间tWTR长达t2。
当附加区311d全部用作缓冲区311b时，通过新的缓冲区311bn来定义存储区311a，并且可以重复前述写入操作。
如上所述，包括存储元件(比如，存储元件300-1)的存储设备的写入操作可以包括：将接收到的针对写入数据的逻辑地址转换成针对电阻型存储设备的物理地址，其中物理地址标识电阻型存储设备中将写入写入数据的多个寻址的电阻型存储单元(MC)；在接收用于存储在电阻型存储设备中的写入数据之前，将电阻型存储设备的多个电阻型存储单元编程为复位状态(例如，“1”)，所述多个电阻型存储单元至少包括电阻型存储设备的所述寻址的电阻型存储单元；以及在接收到用于存储到电阻型存储设备的写入数据之后，当要存储在电阻型存储设备的所述寻址的电阻型存储单元的第一部分中的写入数据具有与置位状态(即，“0”)相对应的第一值时，置位寻址的电阻型存储单元的第一部分；以及当要存储在电阻型存储设备的所述寻址的电阻型存储单元的第二部分中的写入数据具有与复位状态相对应的第二值时，使得所述寻址的电阻型存储单元的第二部分保持不变。
图24是根据一些实施例的存储设备的框图。
参考图24，存储设备可以包括存储控制器500和多个存储元件600-1至600-n。该实施例与上述实施例的不同之处在于，地址转换器537设置在存储控制器500中。每个存储元件600-1至600-n的控制电路可以从存储器控制器500中的地址转换器537接收存储器单元阵列可访问的物理地址。
尽管已经参照本公开的一些示例实施例具体示出并描述了本公开，但是本领域技术人员将理解，在不脱离如由所附的权利要求所限定的本公开的精神和范围的前提下，可以进行形式和细节的各种改变。应当仅在描述的意义下而非为了限制目的来考虑示例实施例。

Claims (20)

1.一种操作电阻型存储设备的方法，包括：
将电阻型存储设备的第二存储单元区域的多个第二电阻型存储单元全部编程为复位状态；
接收要存储在所述电阻型存储设备的第一存储单元区域的第一电阻型存储单元中的数据；
将所述数据写入所述电阻型存储设备的第一存储单元区域的第一电阻型存储单元之中寻址的电阻型存储单元中，包括：当要存储在所述寻址的电阻型存储单元的第一部分中的数据具有与置位状态相对应的第一值时，置位所述寻址的电阻型存储单元的第一部分；以及当要存储在所述寻址的电阻型存储单元的第二部分中的数据具有与复位状态相对应的第二值时，复位所述寻址的电阻型存储单元的第二部分；以及
在将所述数据写入所述电阻型存储设备的第一存储单元区域的寻址的电阻型存储单元中时，将所述数据存储到所述电阻型存储设备的第二存储单元区域的第二电阻型存储单元之中选择的电阻型存储单元中，包括：当要存储在所述选择的电阻型存储单元的第一部分中的数据具有所述第一值时，置位所述选择的电阻型存储单元的第一部分；以及当要存储在所述选择的电阻型存储单元的第二部分中的数据具有所述第二值时，使所述选择的电阻型存储单元的第二部分不变。
2.根据权利要求1所述的方法，其中，所述第一存储单元区域包括所述电阻型存储设备的第一存储单元阵列，并且所述第二存储单元区域包括所述电阻型存储设备的第二存储单元阵列。
3.根据权利要求2所述的方法，其中，所述电阻型存储设备的第一存储单元阵列的第一存储容量大于所述电阻型存储设备的第二存储单元阵列的第二存储容量。
4.根据权利要求1所述的方法，其中，所述第一存储单元区域和所述第二存储单元区域彼此属于公共存储单元阵列。
5.根据权利要求4所述的方法，还包括：动态地改变所述公共存储单元阵列内第二存储单元区域的位置。
6.根据权利要求1所述的方法，其中，所述电阻型存储设备的第一存储单元区域的第一存储容量大于所述电阻型存储设备的第二存储单元区域的第二存储容量。
7.根据权利要求1所述的方法，其中，所述第二存储单元区域包括先进/先出缓冲器，所述先进/先出缓冲器具有足够的长度，以在所述先进/先出缓冲器满了之前，在比定义的用于使被写入所述第一存储单元区域中的数据稳定的稳定时间段长的时间段上，存储已写入所述先进/先出缓冲器的数据的最早部分。
8.根据权利要求1所述的方法，还包括：将属于所述第一存储单元区域的一组第一电阻型存储单元的地址存储在地址存储单元中，对于所述一组第一电阻型存储单元，其中存储的存储数据的副本也存储在属于所述电阻型存储设备的第二存储单元区域的第二电阻型存储单元中。
9.一种电阻型存储设备，包括：
多个第一电阻型存储单元，属于电阻型存储设备的第一存储单元区域；
多个第二电阻型存储单元，属于所述电阻型存储设备的第二存储单元区域；以及
控制设备，被配置为：
将所述电阻型存储设备的第二存储单元区域的所述多个第二电阻型存储单元全部编程为复位状态，
将数据写入属于所述第一存储单元区域的所述多个第一电阻型存储单元之中寻址的电阻型存储单元中，包括：当要存储在所述寻址的电阻型存储单元的第一部分中的数据具有与置位状态相对应的第一值时，置位所述寻址的电阻型存储单元的第一部分；以及当要存储在所述寻址的电阻型存储单元的第二部分中的数据具有与复位状态相对应的第二值时，复位所述寻址的电阻型存储单元的第二部分；以及
在将所述数据写入属于所述第一存储单元区域的所述多个第一电阻型存储单元之中寻址的电阻型存储单元中时，将所述数据存储到属于所述第二存储单元区域的所述多个第二电阻型存储单元之中选择的电阻型存储单元中，包括：当要存储在所述选择的电阻型存储单元的第一部分中的数据具有所述第一值时，置位所述选择的电阻型存储单元的第一部分；以及当要存储在所述选择的电阻型存储单元的第二部分中的数据具有所述第二值时，使所述选择的电阻型存储单元的第二部分不变。
10.根据权利要求9所述的电阻型存储设备，其中，属于所述第一存储单元区域的所述多个第一电阻型存储单元包括所述电阻型存储设备的第一存储单元阵列，并且属于所述第二存储单元区域的所述多个第二电阻型存储单元包括所述电阻型存储设备的第二存储单元阵列。
11.根据权利要求10所述的电阻型存储设备，其中，所述电阻型存储设备的第一存储单元阵列的第一存储容量大于所述电阻型存储设备的第二存储单元阵列的第二存储容量。
12.根据权利要求9所述的电阻型存储设备，其中，所述多个第一电阻型存储单元和所述多个第二电阻型存储单元彼此属于公共存储单元阵列。
13.根据权利要求9所述的电阻型存储设备，其中，所述电阻型存储设备的第一存储单元区域的第一存储容量大于所述电阻型存储设备的第二存储单元区域的第二存储容量。
14.根据权利要求9所述的电阻型存储设备，其中，所述第二存储单元区域包括先进/先出缓冲器，所述先进/先出缓冲器具有足够的长度，以在所述先进/先出缓冲器满了之前，在比定义的用于使被写入所述第一存储单元区域中的数据稳定的稳定时间段长的时间段上，存储已写入所述先进/先出缓冲器的数据的最早部分。
15.根据权利要求9所述的电阻型存储设备，还包括：地址存储单元，被配置为在其中存储属于所述第一存储单元区域的一组多个第一电阻型存储单元的地址，对于所述一组多个第一电阻型存储单元，其中存储的存储数据的副本也存储在属于所述电阻型存储设备的第二存储单元区域的多个第二电阻型存储单元中。
16.一种存储系统，包括：
电阻型存储设备，包括电阻型存储单元阵列，所述电阻型存储单元阵列包括多个电阻型存储单元；
地址转换器，被配置为将接收到的针对写入数据的逻辑地址转换成针对所述电阻型存储设备的物理地址，其中所述物理地址标识所述电阻型存储设备中将写入所述写入数据的多个寻址的电阻型存储单元；以及
控制设备，被配置为：
在所述电阻型存储设备接收写入数据之前，将所述电阻型存储设备的多个电阻型存储单元编程为复位状态，所述多个电阻型存储单元至少包括所述电阻型存储设备的寻址的电阻型存储单元，以及
在所述电阻型存储设备接收写入数据之后，当要存储在所述电阻型存储设备的寻址的电阻型存储单元的第一部分中的写入数据具有与置位状态相对应的第一值时，置位所述寻址的电阻型存储单元的第一部分；以及当要存储在所述电阻型存储设备的寻址的电阻型存储单元的第二部分中的写入数据具有与复位状态相对应的第二值时，使得所述寻址的电阻型存储单元的第二部分保持不变。
17.根据权利要求16所述的存储系统，还包括被配置为控制所述电阻型存储设备的控制器，其中所述控制器包括所述地址转换器。
18.根据权利要求16所述的存储系统，其中，所述电阻型存储设备包括所述地址转换器。
19.根据权利要求16所述的存储系统，其中，所述控制设备被配置为：在所述地址转换器将接收到的针对写入数据的逻辑地址转换成针对所述电阻型存储设备的物理地址时，将所述电阻型存储设备的多个电阻型存储单元编程为复位状态，所述多个电阻型存储单元至少包括所述电阻型存储设备的寻址的电阻型存储单元。
20.根据权利要求16所述的存储系统，其中，所述控制设备被配置为：在所述地址转换器接收针对所述写入数据的逻辑地址之前，将所述电阻型存储设备的多个电阻型存储单元编程为复位状态，所述多个电阻型存储单元至少包括所述电阻型存储设备的寻址的电阻型存储单元。
CN201711272709.7A 2017-01-13 2017-12-05 包括阻变材料的存储设备及其驱动方法 Active CN108305655B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020170006137A KR102684082B1 (ko) 2017-01-13 2017-01-13 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
KR10-2017-0006137 2017-01-13
US15/677,055 2017-08-15
US15/677,055 US10181348B2 (en) 2017-01-13 2017-08-15 Memory device comprising resistance change material and method for driving the same

Publications (2)

Publication Number Publication Date
CN108305655A true CN108305655A (zh) 2018-07-20
CN108305655B CN108305655B (zh) 2023-06-06

Family

ID=62841560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711272709.7A Active CN108305655B (zh) 2017-01-13 2017-12-05 包括阻变材料的存储设备及其驱动方法

Country Status (3)

Country Link
US (2) US10181348B2 (zh)
KR (1) KR102684082B1 (zh)
CN (1) CN108305655B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290348B1 (en) * 2018-02-12 2019-05-14 Sandisk Technologies Llc Write-once read-many amorphous chalcogenide-based memory
KR102118470B1 (ko) * 2018-10-23 2020-06-03 성균관대학교산학협력단 멤리스터 및 이의 제조 방법
KR102641097B1 (ko) * 2018-12-31 2024-02-27 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
TWI690923B (zh) * 2019-06-21 2020-04-11 旺宏電子股份有限公司 記憶體與其操作方法
US11004508B2 (en) 2019-08-30 2021-05-11 Sandisk Technologies Llc One selector one resistor RAM threshold voltage drift and offset voltage compensation methods
JP2022133577A (ja) * 2021-03-02 2022-09-14 キオクシア株式会社 メモリデバイス、メモリシステム、及びメモリデバイスの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892889A (zh) * 2005-07-06 2007-01-10 三星电子株式会社 相变存储设备以及对其进行编程的方法
US20090027950A1 (en) * 2007-07-26 2009-01-29 Chung Hon Lam Block Erase for Phase Change Memory
US20120294073A1 (en) * 2010-01-29 2012-11-22 Lee Se Ho Method of driving phase change memory device capable of reducing heat disturbance
US20130135923A1 (en) * 2011-11-25 2013-05-30 SK Hynix Inc. Phase change memory device and data storage device having the same
US20130223162A1 (en) * 2012-02-24 2013-08-29 Globalfoundries Inc. Methods and systems for memory devices with asymmetric switching characteristics
US20140181362A1 (en) * 2011-08-18 2014-06-26 Industry Academic Cooperation Foundation Of Yeungnam University Electronic device for storing data on pram and memory control method thereof
CN105280221A (zh) * 2014-07-08 2016-01-27 三星电子株式会社 电阻型存储器装置及其操作方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7073099B1 (en) * 2002-05-30 2006-07-04 Marvell International Ltd. Method and apparatus for improving memory operation and yield
JP4325275B2 (ja) 2003-05-28 2009-09-02 株式会社日立製作所 半導体装置
WO2008120333A1 (ja) 2007-03-28 2008-10-09 Fujitsu Limited 可変抵抗メモリ及びそのデータ書込み方法
KR101237005B1 (ko) 2007-11-09 2013-02-26 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
KR20090098228A (ko) 2008-03-13 2009-09-17 삼성전자주식회사 상 변화 메모리 장치 및 이의 부트 블럭 설정 방법
KR101424176B1 (ko) 2008-03-21 2014-07-31 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
US8194492B2 (en) * 2008-04-08 2012-06-05 Samsung Electronics Co., Ltd. Variable resistance memory device and system
KR20090109345A (ko) 2008-04-15 2009-10-20 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
JP5188328B2 (ja) 2008-08-29 2013-04-24 株式会社日立製作所 半導体装置
KR20100058825A (ko) 2008-11-25 2010-06-04 삼성전자주식회사 저항체를 이용한 반도체 장치, 이를 이용한 카드 또는 시스템 및 상기 반도체 장치의 구동 방법
US8174876B2 (en) 2009-06-19 2012-05-08 Hynix Semiconductor Inc. Fusion memory device embodied with phase change memory devices having different resistance distributions and data processing system using the same
KR20110024147A (ko) * 2009-09-01 2011-03-09 삼성전자주식회사 저항성 메모리 장치의 저항 드리프트를 보상할 수 있는 메모리 시스템 및 메모리 시스템의 데이터 처리 방법
JP2011060388A (ja) 2009-09-11 2011-03-24 Toshiba Corp 不揮発性メモリ装置
TWI545587B (zh) 2010-08-06 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及驅動半導體裝置的方法
US8649212B2 (en) 2010-09-24 2014-02-11 Intel Corporation Method, apparatus and system to determine access information for a phase change memory
US8467237B2 (en) 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
US9003247B2 (en) * 2011-04-28 2015-04-07 Hewlett-Packard Development Company, L.P. Remapping data with pointer
US9021227B2 (en) * 2011-06-22 2015-04-28 Intel Corporation Drift management in a phase change memory and switch (PCMS) memory device
JP5792019B2 (ja) * 2011-10-03 2015-10-07 株式会社日立製作所 半導体装置
KR20130049330A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 메모리 관리 기법
US20130219146A1 (en) * 2012-02-16 2013-08-22 Micron Technology, Inc. Method, device and system for a configurable address space for non-volatile memory
CN105308574A (zh) * 2013-06-28 2016-02-03 惠普发展公司，有限责任合伙企业 永久主存储器的容错
KR102059865B1 (ko) 2013-08-06 2020-02-12 삼성전자주식회사 가변 저항 메모리 장치 및 그것을 포함하는 가변 저항 메모리 시스템
US9245619B2 (en) * 2014-03-04 2016-01-26 International Business Machines Corporation Memory device with memory buffer for premature read protection
KR102151183B1 (ko) * 2014-06-30 2020-09-02 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR102151176B1 (ko) * 2014-08-22 2020-09-02 삼성전자 주식회사 크로스 포인트 어레이 구조의 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR20160065661A (ko) 2014-12-01 2016-06-09 주식회사 티엘아이 메모리 컨트롤러, 이를 포함하는 시스템, 및 이의 동작 방법
KR102261817B1 (ko) * 2014-12-15 2021-06-07 삼성전자주식회사 다수의 레이어들을 포함하는 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892889A (zh) * 2005-07-06 2007-01-10 三星电子株式会社 相变存储设备以及对其进行编程的方法
US20090027950A1 (en) * 2007-07-26 2009-01-29 Chung Hon Lam Block Erase for Phase Change Memory
US20120294073A1 (en) * 2010-01-29 2012-11-22 Lee Se Ho Method of driving phase change memory device capable of reducing heat disturbance
US20140181362A1 (en) * 2011-08-18 2014-06-26 Industry Academic Cooperation Foundation Of Yeungnam University Electronic device for storing data on pram and memory control method thereof
US20130135923A1 (en) * 2011-11-25 2013-05-30 SK Hynix Inc. Phase change memory device and data storage device having the same
US20130223162A1 (en) * 2012-02-24 2013-08-29 Globalfoundries Inc. Methods and systems for memory devices with asymmetric switching characteristics
CN105280221A (zh) * 2014-07-08 2016-01-27 三星电子株式会社 电阻型存储器装置及其操作方法

Also Published As

Publication number Publication date
US10720209B2 (en) 2020-07-21
CN108305655B (zh) 2023-06-06
US20190108880A1 (en) 2019-04-11
US20180204616A1 (en) 2018-07-19
KR102684082B1 (ko) 2024-07-10
KR20180083619A (ko) 2018-07-23
US10181348B2 (en) 2019-01-15

Similar Documents

Publication Publication Date Title
KR102534631B1 (ko) 카운팅 회로 블록을 포함하는 반도체 시스템
US10741245B2 (en) Resistive memory device and resistive memory system including a plurality of layers, and method of operating the system
CN108305655A (zh) 包括阻变材料的存储设备及其驱动方法
US9208874B2 (en) Nonvolatile memory device having variable resistive elements and method of driving the same
CN105280221B (zh) 电阻型存储器装置及其操作方法
US20170269998A1 (en) Non-volatile memory device and method of operating the same
US9659645B2 (en) Resistive memory device and method of writing data
US9443586B2 (en) Nonvolatile memory device, memory system including the same and method for driving nonvolatile memory device
US20140192588A1 (en) Nonvolatile Memory Device and Read Method Thereof
US11636895B2 (en) Non-volatile resistive memory device including a plurality of write modes
KR100850283B1 (ko) 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 워드라인 디코딩 방법
US8254158B2 (en) Semiconductor device having resistance based memory array and method of operation associated therewith
CN108281167B (zh) 具有电阻变化材料的存储器件和该存储器件的操作方法
US10121525B2 (en) Nonvolatile memory device and operating method of the same
CN108630273A (zh) 存储器件的操作方法
JP7061230B2 (ja) メモリ動作のための専用コマンド
US9659644B2 (en) Driving method of nonvolatile memory device using variable resistive element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant