KR20160065661A

KR20160065661A - 메모리 컨트롤러, 이를 포함하는 시스템, 및 이의 동작 방법

Info

Publication number: KR20160065661A
Application number: KR1020140169934A
Authority: KR
Inventors: 정재욱; 권훈기
Original assignee: 주식회사 티엘아이
Priority date: 2014-12-01
Filing date: 2014-12-01
Publication date: 2016-06-09

Abstract

메모리 컨트롤러, 이를 포함하는 시스템, 및 이의 동작 방법이 개시된다. 일 실시 예에 따른 메모리 컨트롤러의 동작 방법은 호스트로부터 전송된 라이트 데이터를 데이터 버퍼에 저장하는 단계와, 상기 라이트 데이터를 메모리 장치에 전송하고, 상기 메모리 장치에 대해 상기 라이트 데이터의 라이트 성공 여부 확인 없이 상기 데이터 버퍼에 저장된 상기 라이트 데이터를 즉시 삭제하는 단계를 포함할 수 있다.

Description

메모리 컨트롤러, 이를 포함하는 시스템, 및 이의 동작 방법{MEMORY CONTROLLER, SYSTEM INCLUDING THE SAME, AND METHOD THEREOF}

아래 실시예들은 메모리 컨트롤러, 이를 포함하는 시스템, 및 이의 동작 방법에 관한 것이다.

낸드 플래시 메모리의 경우에는 자체 특성에 의하여 쓰기 실패가 발생할 수 있으며, 이로 인하여 해당 쓰기 요청을 재시도해야 하는 경우가 발생한다. 낸드 플래시 메모리 안에 존재하는 페이지 버퍼 또한 해당 데이터를 유지하지 않기 때문에 저장 장치는 스스로 쓰기 실패한 데이터를 쓰기 성공 시점까지 데이터 버퍼에 유지해야 하며 이를 쓰기 요청 재시도 시 사용해야 한다.

저장 장치는 호스트로부터 전달받은 쓰기 요청 데이터에 대해서는 이미 낸드 플래시 메모리에 전송을 마쳤음에도 불구하고 낸드 플래시 메모리 셀까지 해당 데이터가 정상적으로 프로그램 되었는지 확인한 후에야 비로서 해당 데이터 버퍼를 다른 용도로 사용할 수 있다.

이는 쓰기 성능 감소를 유발하는 요인이 될 수 있으며, 쓰기 성능을 높이기 위해서는 더 많은 데이터 버퍼를 확보해야 하는 부담이 존재한다.

실시예들은 데이터의 라이트 성공 여부 확인 없이 데이터 버퍼의 상기 데이터를 즉시 삭제하여 기존 데이터 버퍼의 용량의 절반으로도 동등한 쓰기 성능을 가지는 데이터 저장 장치를 제공할 수 있다.

일 실시 예에 따른 메모리 컨트롤러의 동작 방법은 호스트로부터 전송된 라이트 데이터를 데이터 버퍼에 저장하는 단계와, 상기 라이트 데이터를 메모리 장치에 전송하고, 상기 메모리 장치에 대해 상기 라이트 데이터의 라이트 성공 여부 확인 없이 상기 데이터 버퍼에 저장된 상기 라이트 데이터를 즉시 삭제하는 단계를 포함할 수 있다.

상기 방법은 상기 라이트 데이터 중에서 적어도 하나의 데이터에 대해 라이트 실패한 경우, 상기 적어도 하나의 데이터에 대해 재전송을 상기 호스트에 요청하는 단계를 더 포함할 수 있다.

일 실시 예에 따른 메모리 컨트롤러는 호스트로부터 전송된 라이트 데이터를 저장하는 데이터 버퍼와, 상기 라이트 데이터를 메모리 장치에 전송하고, 상기 메모리 장치에 대해 상기 라이트 데이터의 라이트 성공 여부 확인 없이 상기 데이터 버퍼에 저장된 상기 라이트 데이터를 즉시 삭제하는 컨트롤러를 포함할 수 있다.

상기 컨트롤러는 상기 라이트 데이터 중에서 적어도 하나의 데이터에 대해 라이트 실패한 경우, 상기 적어도 하나의 데이터에 대해 재전송을 상기 호스트에 요청할 수 있다.

일 실시 예에 따른 데이터 저장 장치는 상기 메모리 컨트롤러와 상기 메모리 장치를 포함할 수 있다.

상기 데이터 저장 장치는 솔리드 스테이트 드라이브(solid state drive(SSD)), 유니버셜 플래시 스토리지(universal flash storage(UFS)), 플래시 USB 드라이브(flash universal serial bus drive), 또는 임베디드 멀티미디어 카드(embedded multimedia card(eMMC))일 수 있다.

일 실시 예에 따른 전자 시스템은 상기 메모리 컨트롤러와 상기 호스트를 포함할 수 있다.

도 1은 일 실시예에 따른 전자 시스템의 개략적인 블록도이다.
도 2는 도 1에 도시된 메모리 컨트롤러의 일 실시 예에 따른 개략적인 블록도이다.
도 3은 도 1에 도시된 불휘발성 메모리 장치의 개략적인 블록도이다.
도 4a와 도 4b는 도 2에 도시된 메모리 컨트롤러의 동작 방법을 설명하기 위한 도면이다.
도 5는 도 2에 도시된 메모리 컨트롤러의 동작 방법을 설명하기 위한 플로우 차트이다.
도 6은 도 1에 도시된 메모리 컨트롤러와 불휘발성 메모리 장치를 포함하는 전자 시스템의 일 실시 예에 따른 블록도이다.
도 7은 도 1에 도시된 메모리 컨트롤러와 불휘발성 메모리 장치를 포함하는 전자 시스템의 다른 실시 예에 따른 블록도이다.
도 8은 도 1에 도시된 메모리 컨트롤러와 불휘발성 메모리 장치를 포함하는 전자 시스템의 또 다른 실시 예에 따른 블록도이다.
도 9는 도 1에 도시된 데이터 저장 장치를 포함하는 전자 시스템의 또 다른 실시 예에 따른 블록도이다.
도 10은 본 발명의 일 실시 예에 따른 전자 시스템의 블록도이다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.

본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.

제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.

도 1은 일 실시예에 따른 전자 시스템의 개략적인 블록도이다.

도 1을 참조하면, 전자 시스템(electronic system; 1)은 호스트(host; 10)와 데이터 저장 장치(data storage device; 20)를 포함할 수 있다.

전자 시스템(1)은 PC(personal computer), 서버(server), 데이터 서버, 데이터베이스 서버, 웹 서버, 네트워크-결합 스토리지(network-attached storage(NAS)), 또는 휴대용 전자 장치로 구현될 수 있다.

휴대용 전자 장치는 랩탑 컴퓨터(laptop computer), 넷북(netbook), 이동전화기, 스마트폰(smartphone), 태블릿(tablet) PC, 모바일 인터넷 디바이스(mobile internet device(MID)), PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 또는 e-북(e-book)으로 구현될 수 있다.

호스트(10)는 인터페이스(30)를 통해 데이터 저장 장치(20)와 통신할 수 있다. 예를 들어, 호스트(10)는 인터페이스(30)를 통해 데이터 및/또는 명령을 데이터 저장 장치(20)로 전송할 수 있다. 예를 들어, 호스트(100)는 애플리케이션 프로세서 또는 모바일 애플리케이션 프로세서를 의미할 수 있다.

인터페이스(30)는 통신을 위하여 인터페이스 프로토콜(interface protocol)을 포함할 수 있다.

예를 들어, 인터페이스 프로토콜은 UHI(UHS-I 또는 UHS-II), PCI-E(peripheral component interconnect-express), ATA(Advanced attached SCSI), SATA(serial advanced technology attachment), SAS(Serial Attached SCSI), 또는 DDRx(Double Data Rate x)와 같은 인터페이스 프로토콜일 수 있다.

또한, 인터페이스 프로토콜은 USB(Universal Serial Bus), MMC(multi-media card), ESDI(enhanced small disk interface), 또는 IDE(Integrated Drive Electronics) 등에 적합한 프로토콜일 수 있다.

데이터 저장 장치(20)는 메모리 컨트롤러(memory controller; 100)와 불휘발성 메모리 장치(non-volatile memory device; 200)를 포함할 수 있다.

데이터 저장 장치(20)는 데이터베이스, 솔리드 스테이트 드라이브(Solid State Drive(SSD)), 유니버셜 플래시 스토리지(universal flash storage(UFS)), 플래시 USB 드라이브(flash universal serial bus drive), SD(secure digital) 카드, MMC(multimedia card), 임베디드 MMC(embedded MMC), 스마트 카드(smart card), 메모리 카드(memory card), 또는 레이드(Redundant Array of Independent Disks(RAID) 또는 Redundant Array of Inexpensive Disks(RAID))로 구현될 수 있으나, 반드시 이에 한정되지 않는다.

예를 들어, 데이터 저장 장치(20)는 eMMC, UFC, 또는 SSD 등과 같이 플래시 메모리 컨트롤러를 포함하는 플래시-기반 데이터 저장 장치일 수 있다.

메모리 컨트롤러(100)는 호스트(10)의 명령에 따라 불휘발성 메모리 장치(200)를 제어함으로써 데이터를 리드하거나 데이터를 라이트할 수 있다.

또한, 메모리 컨트롤러(100)는 불휘발성 메모리 장치(200)의 동작 조건(operation condition)을 제어하거나 불휘발성 메모리 장치(200)의 효율적은 관리를 위하여 필요한 내부 동작(예를 들어, 가비지 컬렉션(garbage collection), 웨어 레벨링(wear-leveling) 등)을 제어할 수 있다.

도 2는 도 1에 도시된 메모리 컨트롤러의 일 실시 예에 따른 개략적인 블록도이다.

도 1 및 도 2를 참조하면, 메모리 컨트롤러(100)는 제1 메모리(fist memory; 110), 컨트롤러(controller; 120), 데이터 버퍼(data buffer; 130), 불휘발성 메모리 인터페이스(non-volatile memory interface; 140), 및 ECC 블록(error correction code(ECC) block; 150)을 포함할 수 있다.

메모리(110)는 CPU(120)의 동작에 필요한 프로그램 코드 또는 펌웨어(firmware)를 저장할 수 있다. 제1 메모리(110)는 불휘발성 메모리, 예를 들어 RAM으로 구현될 수 있다.

컨트롤러(120)는 메모리 컨트롤러(100)의 전반적인 동작을 제어할 수 있다. 컨트롤러(120)는 버스(160)를 통하여 제1 메모리(110), 제2 메모리(130), 및 ECC 블록(150) 사이에서 데이터의 교환을 제어할 수 있다. 또한, 컨트롤러(120)는 불휘발성 메모리 장치(200)의 FTL(Flash Translation Layer)을 구동할 수 있다. 컨트롤러(120)는 CPU(central processing unit)을 의미할 수 있다.

또한, 컨트롤러(120)는 호스트(10)로부터 전송된 라이트 데이터를 데이터 버퍼(130)에 저장하고, 라이트 데이터를 불휘발성 메모리 장치(200)에 전송하고, 불휘발성 메모리 장치(200)에 대해 라이트 데이터의 라이트 성공 여부 확인 없이 데이터 버퍼(130)에 저장된 라이트 데이터를 즉시 삭제할 수 있다.

이후에, 컨트롤러(120)는 라이트 데이터 중에서 적어도 하나의 데이터에 대해 라이트 실패한 경우, 적어도 하나의 데이터에 대해 재전송을 호스트(10)에 요청할 수 있다.

데이터 버퍼(130)는 휘발성 메모리, 예를 들어 DRAM(dynamic RAM) 또는 SRAM(static RAM)으로 구현될 수 있다. 데이터 버퍼(130)는 인터페이스(30)를 통해 호스트(10)로부터 전송된 라이트 데이터를 일시적으로 저장 또는 버퍼링할 수 있다. 또한, 데이터 버퍼(130)는 인터페이스(30)를 통해 호스트(10)로 전송하기 위한 불휘발성 메모리 장치(200)로부터 출력된 데이터를 일시적으로 저장 또는 버퍼링할 수 있다. 예를 들어, 데이터 버퍼(130)는 버퍼 메모리(buffer memory)일 수 있다. 도 2에서는 데이터 버퍼(130)가 메모리 컨트롤러(100)의 내부에 구현되는 것으로 도시되어 있지만, 메모리 컨트롤러(100)의 외부에 구현될 수도 있다.

불휘발성 메모리 인터페이스(140)는 불휘발성 메모리 장치(200)와 메모리 컨트롤러(100) 사이에서 데이터의 교환을 인터페이싱할 수 있다.

ECC(error correction code) 블록(150)은 불휘발성 메모리 장치(200)에 저장될 데이터 또는 불휘발성 메모리 장치(200)로부터 리드된 데이터에 포함된 에러를 에러 정정 코드(error correction code(ECC))를 이용하여 검출 및 정정할 수 있다.

불휘발성 메모리 장치(200)는 각종 프로그램들(programs)과 데이터(data)를 저장할 수 있다.

도 3은 도 1에 도시된 불휘발성 메모리 장치의 개략적인 블록도이다.

도 1 내지 도 3을 참조하면, 불휘발성 메모리 장치(200)는 플래시 메모리 장치일 수 있으나, 이에 한정되지 않으며, PRAM, MRAM, ReRAM, 또는 FeRAM 장치일 수 있다. 불휘발성 메모리 장치(200)가 플래시 메모리 장치인 경우, 불휘발성 메모리 장치(200)는 플로팅 게이트 방식의 NAND 플래시 메모리 장치 또는 CTF(Charge Trap Flash) 방식의 NAND 플래시 메모리 장치일 수 있다. 불휘발성 메모리 장치(200)의 메모리 셀 트랜지스터들은 2차원적으로 배열된 구조를 가질 수도 있고, 또한 3차원적으로 배열된 구조를 가질 수도 있다.

불휘발성 메모리 장치(200)는 복수의 뱅크들(210)을 포함할 수 있다. 복수의 뱅크들 각각은 뱅크(Bank0) 내지 뱅크(BankN)로 레벨된 메모리 셀 어레이(memory cell array; 211)를 포함할 수 있다. 메모리 셀 어레이(211)는 불휘발성 메모리 셀들을 포함할 수 있다.

불휘발성 메모리 셀들 각각은 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torque MRAM), Conductive bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM), 저항 메모리(Resistive RAM(RRAM)), 나노튜브 RRAM(Nanotube RRAM), 폴리머 RAM(Polymer RAM: PoRAM)), 나노 부유 게이트 메모리(Nano Floating Gate Memory: NFGM), 홀로그래픽 메모리(holographic memory), 분자 전자 메모리(Molecular Electronics Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다. 불휘발성 메모리 셀들 각각은 1-비트 또는 그 이상의 비트들을 저장할 수 있다. 예를 들어, 불휘발성 메모리 셀들은 셀(cell)당 1-비트 정보를 저장할 수 있는 싱글-레벨 셀들(single level cells(SLCs)) 및/또는 셀당 2-비트 정보 또는 그 이상의 정보를 저장할 수 있는 멀티-레벨 셀들(multi-level cells(MLCs))을 포함할 수 있다.

도 4a와 도 4b는 도 2에 도시된 메모리 컨트롤러의 동작 방법을 설명하기 위한 도면이다.

도 4a를 참조하면, 호스트(10)의 데이터 버퍼(13)는 제1 라이트 데이터(DATA1~DATA4)와 제2 라이트 데이터(DATA5~DATA7)를 저장할 수 있다. 호스트(10)는 제1 라이트 데이터(DATA1~DATA4)를 데이터 저장 장치(20)로 전송할 수 있다.

컨트롤러(120)는 호스트(10)로부터 전송된 제1 라이트 데이터(DATA1~DATA4)를 수신하고, 제1 라이트 데이터(DATA1~DATA4)를 데이터 버퍼(130)에 저장할 수 있다.

컨트롤러(120)는 데이터 버퍼(130)에 저장된 제1 라이트 데이터(DATA1~DATA4)를 불휘발성 메모리 장치(200)에 전송하고, 불휘발성 메모리 장치(200)에 대해 제1 라이트 데이터(DATA1~DATA4)의 라이트 성공 여부 확인 없이 데이터 버퍼(130)에 저장된 제1 라이트 데이터(DATA1~DATA4)를 즉시 삭제할 수 있다.

불휘발성 메모리 장치(200)는 제1 라이트 데이터(DATA1~DATA4)를 저장할 수 있다. 예를 들어, 라이트 데이터(DATA1)는 제1 뱅크(Bank0)에 라이트되고, 라이트 데이터(DATA2)는 제2 뱅크(Bank1)에 라이트되고, 라이트 데이터(DATA3)는 제3 뱅크(Bank2)에 라이트되고, 라이트 데이터(DATA4)는 제4 뱅크(Bank3)에 라이트될 수 있다.

컨트롤러(120)는 제1 라이트 데이터(DATA1~DATA4)가 불휘발성 메모리 장치(200)에 모두 라이트될 때까지 기다릴 필요 없이 데이터 버퍼(130)에 저장된 제1 라이트 데이터(DATA1~DATA4)를 즉시 삭제하고, 호스트(10)로부터 새로운 라이트 데이터를 전송받을 수 있다.

따라서, 데이터 저장 장치(20)는 기존 데이터 버퍼의 용량의 절반으로도 동등한 쓰기 성능을 가질 수 있다.

도 4b에서는 설명의 편의를 위해 라이트 데이터(DATA2)가 제2 뱅크(Bank1)에 라이트되지 않은 경우, 즉 라이트 실패를 가정하여 설명한다.

도 4b를 참조하면, 이어서, 호스트(10)는 제2 라이트 데이터(DATA5~DATA7)를 데이터 저장 장치(20)로 전송할 수 있다.

컨트롤러(120)는 라이트에 실패한 라이트 데이터(DATA2)에 대해 재전송을 호스트(10)에 요청할 수 있다. 이때, 호스트(10)는 제1 라이트 데이터(DATA1~DATA4)를 삭제하지 않고 저장하고 있다.

호스트(10)는 라이트 데이터(DATA2)를 데이터 저장 장치(20)로 전송할 수 있다.

컨트롤러(120)는 제2 라이트 데이터(DATA5~DATA7)와 라이트 데이터(DATA2)를 수신하고, 제2 라이트 데이터(DATA5~DATA7)와 라이트 데이터(DATA2)를 데이터 버퍼(130)에 저장할 수 있다.

컨트롤러(120)는 데이터 버퍼(130)에 저장된 제2 라이트 데이터(DATA5~DATA7)와 라이트 데이터(DATA2)를 불휘발성 메모리 장치(200)에 전송할 수 있다.

또한, 컨트롤러(120)는 불휘발성 메모리 장치(200)에 대해 제2 라이트 데이터(DATA5~DATA7)와 라이트 데이터(DATA2)의 라이트 성공 여부 확인 없이 데이터 버퍼(130)에 저장된 제2 라이트 데이터(DATA5~DATA7)와 라이트 데이터(DATA2)를 즉시 삭제할 수 있다.

불휘발성 메모리 장치(200)는 제2 라이트 데이터(DATA5~DATA7)와 라이트 데이터(DATA2)를 저장할 수 있다. 예를 들어, 라이트 데이터(DATA5)는 제1 뱅크(Bank0)에 라이트되고, 라이트 데이터(DATA6)는 제3 뱅크(Bank2)에 라이트되고, 라이트 데이터(DATA7)는 제4 뱅크(Bank3)에 라이트될 수 있다. 이전에 라이트에 실패한 라이트 데이터(DATA2)는 동일한 저장 영역인 제2 뱅크(Bank1)에 라이트될 수 있다. 다만, 라이트 데이터(DATA2)는 이전 라이트시 제2 뱅크(Bank1) 내의 동일 영역 또는 다른 영역에 라이트될 수 있다.

도 5는 도 2에 도시된 메모리 컨트롤러의 동작 방법을 설명하기 위한 플로우 차트이다.

도 5를 참조하면, 컨트롤러(120)는 호스트(10)로부터 전송된 라이트 데이터를 데이터 버퍼(130)에 저장할 수 있다(S110).

컨트롤러(120)는 라이트 데이터를 불휘발성 메모리 장치(200)에 전송하고, 불휘발성 메모리 장치(200)에 대해 라이트 데이터의 라이트 성공 여부 확인 없이 데이터 버퍼(130)에 저장된 라이트 데이터를 즉시 삭제할 수 있다(S130).

도 6은 도 1에 도시된 메모리 컨트롤러와 불휘발성 메모리 장치를 포함하는 전자 시스템의 일 실시 예에 따른 블록도이다.

도 1과 도 6을 참조하면, 전자 시스템(400)은 이동 전화기(cellular phone), 스마트 폰(smart phone), PDA(personal digital assistant), 또는 무선 통신 장치 등으로 구현될 수 있다.

전자 시스템(400)은 불휘발성 메모리 장치(200), 불휘발성 메모리 장치(200)의 동작을 제어할 수 있는 메모리 컨트롤러(100), 프로세서(processor; 410), 디스플레이(display; 420), 무선 송수신기(radio transceiver; 430), 입력 장치(input device; 440)를 포함할 수 있다.

메모리 컨트롤러(100)는 프로세서(410)의 제어에 따라 불휘발성 메모리 장치(200)의 데이터 액세스 동작, 예를 들어 프로그램(program) 동작, 이레이즈(erase) 동작, 또는 리드(read) 동작을 제어할 수 있다.

불휘발성 메모리 장치(200)에 프로그램된 데이터는 프로세서(410) 및/또는 메모리 컨트롤러(100)의 제어에 따라 디스플레이(420)를 통하여 디스플레이될 수 있다.

프로세서(410)는 메모리 컨트롤러(100)로부터 출력된 데이터, 무선 송수신기 (430)로부터 출력된 데이터, 또는 입력 장치(440)로부터 출력된 데이터가 디스플레이(420)를 통하여 디스플레이될 수 있도록 디스플레이(420)의 동작을 제어할 수 있다.

무선 송수신기(430)는 안테나(ANT)를 통하여 무선 신호를 주거나 받을 수 있다. 예를 들어, 무선 송수신기(430)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(410)에서 처리될 수 있는 신호로 변환할 수 있다.

따라서, 프로세서(410)는 무선 송수신기(430)로부터 출력된 신호를 처리하고 처리된 신호를 메모리 컨트롤러(100) 또는 디스플레이(420)로 전송할 수 있다.

또한, 무선 송수신기(430)는 프로세서(410)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다.

입력 장치(440)는 프로세서(410)의 동작을 제어하기 위한 제어 신호 또는 프로세서(410)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 또는 키보드 등으로 구현될 수 있다.

예를 들어, 불휘발성 메모리 장치(200)의 동작을 제어할 수 있는 메모리 컨트롤러(100)는 프로세서(410)의 일부로서 구현될 수 있고 또한 프로세서(410)와 별도의 칩으로 구현될 수 있다.

도 7은 도 1에 도시된 메모리 컨트롤러와 불휘발성 메모리 장치를 포함하는 전자 시스템의 다른 실시 예에 따른 블록도이다.

도 1과 도 7을 참조하면, 전자 시스템(500)은 메모리 카드(memory card) 또는 스마트 카드(smart card) 등으로 구현될 수 있다.

전자 시스템(500)은 메모리 컨트롤러(100), 불휘발성 메모리 장치(200), 및 카드 인터페이스(520)를 포함한다.

메모리 컨트롤러(100)는 불휘발성 메모리 장치(200)와 카드 인터페이스(520) 사이에서 데이터의 교환을 제어할 수 있다.

카드 인터페이스(520)는 호스트(530)의 프로토콜에 따라 호스트(530)와 메모리 컨트롤러(100) 사이에서 데이터 교환을 인터페이싱할 수 있다.

예를 들어, 카드 인터페이스(520)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.

다른 예를 들어, 카드 인터페이스(520)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스라 함은 호스트(530)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어, 또는 신호 전송 방식을 의미할 수 있다.

호스트(530)는 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스 등으로 구현될 수 있다.

전자 시스템(500)이 호스트(530)의 호스트 인터페이스(550)와 접속될 때, 호스트 인터페이스(550)는 마이크로프로세서(540)의 제어에 따라 카드 인터페이스(520)와 메모리 컨트롤러(100)를 통하여 불휘발성 메모리 장치(200)와 데이터 통신을 수행할 수 있다.

도 8은 도 1에 도시된 메모리 컨트롤러와 불휘발성 메모리 장치를 포함하는 전자 시스템의 또 다른 실시 예에 따른 블록도이다.

도 1과 도 8을 참조하면, 전자 시스템(600)은 SSD(solid state drive)로 구현될 수 있다.

전자 시스템(600)은 메모리 컨트롤러(100), 복수의 불휘발성 메모리 장치들(200), 버퍼 매니저(620), 휘발성 메모리 장치(630), 및 호스트(640)를 포함할 수 있다.

메모리 컨트롤러(100)는 복수의 불휘발성 메모리 장치들(200) 각각의 데이터 처리 동작을 제어할 수 있다.

버퍼 매니저(620)는 메모리 컨트롤러(100)와 호스트(640) 사이에서 주고받는 데이터를 휘발성 메모리 장치(630)에 저장하는 것을 제어할 수 있다.

휘발성 메모리 장치(630)는 메모리 컨트롤러(100)와 호스트(640) 사이에서 주고받는 데이터를 버퍼링할 수 있다. 예를 들어, 휘발성 메모리 장치(630)는 DRAM(dynamic random access memory)으로 구현될 수 있다.

도 9는 도 1에 도시된 데이터 저장 장치를 포함하는 전자 시스템의 또 다른 실시 예에 따른 블록도이다.

도 1과 도 9를 참조하면, RAID(redundant array of independent disks) 시스템으로 구현될 수 있는 데이터 처리 시스템(700)은 RAID 컨트롤러(710)와 다수의 메모리 시스템들(700-1~700-n; n는 자연수)을 포함할 수 있다.

다수의 메모리 시스템들(700-1~700-n) 각각은 도 1에 도시된 데이터 저장 장치(20)일 수 있다. 다수의 메모리 시스템들(700-1~700-n)은 RAID 어레이(array)를 구성할 수 있다. 예를 들어, 데이터 처리 시스템(700)은 PC(personal computer) 또는 SSD로 구현될 수 있다.

프로그램 동작이 수행되는 동안, RAID 컨트롤러(710)는 호스트(HOST)로부터 출력된 프로그램 명령에 따라 호스트(HOST)로부터 출력된 프로그램 데이터를 RAID 레벨에 따라 다수의 메모리 시스템들(700-1~700-n) 중에서 적어도 어느 하나로 전송할 수 있다.

리드 동작이 수행되는 동안, RAID 컨트롤러(710)는 호스트(HOST)로부터 출력된 리드 명령에 따라 다수의 메모리 시스템들(700-1~700-n) 중에서 적어도 어느 하나의 메모리 시스템으로부터 리드된 데이터를 호스트(HOST)로 전송할 수 있다.

도 9의 호스트(HOST)는 도 1의 호스트(10)를 의미할 수 있다.

도 10은 본 발명의 일 실시 예에 따른 전자 시스템의 블록도이다.

도 1과 도 10을 참조하면, 도 1의 전자 시스템(1)은 도 10의 전자 시스템(1000)으로 구현될 수 있다. 전자 시스템(1000)은 MIPI®(mobile industry processor interface)를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대, PDA (personal digital assistants), PMP(portable multimedia player), IPTV(internet protocol television) 또는 스마트 폰(smart phone)으로 구현될 수 있다.

애플리케이션 프로세서(1010)에 구현된 CSI 호스트(camera serial interface(CSI) host; 1012)는 카메라 시리얼 인터페이스를 통하여 이미지 센서 (1040)의 CSI 장치(1041)와 시리얼 통신할 수 있다. 이때, 예를 들어, CSI 호스트 (1012)는 디시리얼라이저(deserializer(DES))를 포함할 수 있고, CSI 장치(1041)는 시리얼라이저(serializer(SER))를 포함할 수 있다.

애플리케이션 프로세서(1010)에 구현된 DSI 호스트(1011)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이(1050)의 DSI 장치(1051)와 시리얼 통신할 수 있다. 이때, 예를 들어, DSI 호스트(1011)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1051)는 디시리얼라이저(DES)를 포함할 수 있다.

예를 들어, 전자 시스템(1000)은 애플리케이션 프로세서(1010)와 통신할 수 있는 RF 칩(1060)을 더 포함할 수 있다. 애플리케이션 프로세서(1010)에 포함된 PHY(PHYsical layer; 1013)와 RF 칩(1060)에 포함된 PHY(1061)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.

예를 들어, 전자 시스템(1000)은 GPS(1020) 수신기, 스토리지(storage; 1070), 마이크로폰(microphone(MIC); 1080), DRAM(dynamic random access memory; 1085) 및 스피커(speaker; 1090)를 더 포함할 수 있다.

도 1의 호스트(10)는 도 10의 AP(1010)로 구현되고, 도 1의 데이터 저장 장치(20)는 도 10의 스토리지(1070)로 구현될 수 있다.

전자 시스템(1000)은 Wimax(world interoperability for microwave access; 1030) 모듈, WLAN(wireless lan; 1100) 모듈 및/또는 UWB(ultra wideband; 1110) 모듈 등을 이용하여 통신할 수 있다.

이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims

호스트로부터 전송된 라이트 데이터를 데이터 버퍼에 저장하는 단계; 및
상기 라이트 데이터를 메모리 장치에 전송하고, 상기 메모리 장치에 대해 상기 라이트 데이터의 라이트 성공 여부 확인 없이 상기 데이터 버퍼에 저장된 상기 라이트 데이터를 즉시 삭제하는 단계
를 포함하는 메모리 컨트롤러의 동작 방법.
제1항에 있어서,
상기 라이트 데이터 중에서 적어도 하나의 데이터에 대해 라이트 실패한 경우, 상기 적어도 하나의 데이터에 대해 재전송을 상기 호스트에 요청하는 단계
를 더 포함하는 메모리 컨트롤러의 동작 방법.
호스트로부터 전송된 라이트 데이터를 저장하는 데이터 버퍼; 및
상기 라이트 데이터를 메모리 장치에 전송하고, 상기 메모리 장치에 대해 상기 라이트 데이터의 라이트 성공 여부 확인 없이 상기 데이터 버퍼에 저장된 상기 라이트 데이터를 즉시 삭제하는 컨트롤러
를 포함하는 메모리 컨트롤러.
제3항에 있어서,
상기 컨트롤러는 상기 라이트 데이터 중에서 적어도 하나의 데이터에 대해 라이트 실패한 경우, 상기 적어도 하나의 데이터에 대해 재전송을 상기 호스트에 요청하는 메모리 컨트롤러.
제3항의 상기 메모리 컨트롤러; 및
상기 메모리 장치를 포함하는 데이터 저장 장치.
제5항에 있어서,
상기 데이터 저장 장치는 솔리드 스테이트 드라이브(solid state drive(SSD)), 유니버셜 플래시 스토리지(universal flash storage(UFS)), 플래시 USB 드라이브(flash universal serial bus drive), 또는 임베디드 멀티미디어 카드(embedded multimedia card(eMMC)) 인 데이터 저장 장치.
제3항의 상기 메모리 컨트롤러; 및
상기 호스트를 포함하는 전자 시스템.
제1항 내지 제2항 중에서 어느 하나의 항의 방법을 실행시키기 위한 프로그램이 기록된 컴퓨터 판독 가능한 기록 매체.