CN113853654A - 存储器器件及其控制方法 - Google Patents

存储器器件及其控制方法 Download PDF

Info

Publication number
CN113853654A
CN113853654A CN202180002725.2A CN202180002725A CN113853654A CN 113853654 A CN113853654 A CN 113853654A CN 202180002725 A CN202180002725 A CN 202180002725A CN 113853654 A CN113853654 A CN 113853654A
Authority
CN
China
Prior art keywords
read
voltage
memory
memory cells
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002725.2A
Other languages
English (en)
Inventor
董祖奇
杜含笑
李建平
付祥
刘峻
鞠韶复
侯春源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN113853654A publication Critical patent/CN113853654A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器器件包括：多个存储器单元阵列，每个存储器单元阵列包括连接在字线和位线之间的多个存储器单元；字线驱动器，耦合到多个存储器单元阵列并且被配置为将一个或多个递增读取电压驱动到多个存储器单元中的一个存储器单元中；感测放大器，被配置为将一个或多个递增读取电压中的每一个与参考电压进行比较并且生成比较输出信号；以及数据寄存器，被配置为存储读出数据和比较输出信号。

Description

存储器器件及其控制方法
技术领域
本公开涉及存储器器件及其操作方法。
背景技术
存储器单元的常规读取操作可能比写入操作或其他操作频繁得多且连续得多，从而成为存储器单元的寿命的关键因素。特别地，当读取信号比读出数据可能需要的信号高得多时，例如，使用较高的读取电压来读取具有较低阈值电压的存储器单元，该较高的读取电压可能比在正常操作中更快地损耗存储器单元。另一方面，如果读取电压太低，则可能无法区分“置位”状态与“复位”状态，因为“置位”状态和“复位”状态的阈值电压都高于读取电压。因此，找到适当的读取电压可能变得具有挑战性。此外，由于存储器单元可以在存储器阵列中具有宽的阈值电压分布，因此确定用于所有存储器单元的适当读取电压以区分存储器单元的“置位”状态和“复位”状态同时保持读取电压尽可能低以增加存储器单元的寿命变得更具挑战性。
发明内容
在一方面，一种存储器器件包括：多个存储器单元阵列，每个存储器单元阵列包括连接在字线和位线之间的多个存储器单元；字线驱动器，耦合到多个存储器单元阵列并且被配置为将一个或多个递增读取电压驱动到多个存储器单元中的一个存储器单元中；感测放大器，被配置为将一个或多个递增读取电压中的每一个与参考电压进行比较并且生成比较输出信号；以及数据寄存器，被配置为存储读出数据和比较输出信号。
在另一方面，一种系统包括被配置为存储数据的存储器器件，以及耦合到存储器器件并被配置为控制存储器器件的存储器控制器。存储器器件包括：多个存储器单元阵列，每个存储器单元阵列包括连接在字线和位线之间的多个存储器单元；字线驱动器，耦合到多个存储器单元阵列并且被配置为将一个或多个递增读取电压驱动到多个存储器单元中的一个存储器单元中；感测放大器，被配置为将一个或多个递增读取电压中的每一个与参考电压进行比较并且生成比较输出信号，以及数据寄存器，被配置为存储读出数据和比较输出信号。
在又一方面，公开了一种用于操作存储器器件的方法。存储器器件包括多个存储器单元阵列，每个存储器单元阵列包括连接在字线和位线之间的多个存储器单元。该方法包括：向多个存储器单元中的一个存储器单元施加递增读取电压；确定递增读取电压是否高于多个存储器单元中的一个存储器单元的阈值电压；响应于递增读取电压高于阈值电压，将存储器单元的状态确定为“置位”状态；以及响应于递增读取电压低于阈值电压，重复向多个存储器单元中的一个存储器单元施加下一个递增读取电压，直到递增读取电压达到最大电压，并且然后将存储器单元的状态确定为“复位”。
在再一方面，公开了一种用于操作存储器器件的方法。存储器器件包括多个存储器单元阵列，每个存储器单元阵列包括连接在字线和位线之间的多个存储器单元。该方法包括：响应于确定命令对应于读取操作；将读取电压Vread设置为初始读取电压Vread_1；向多个存储器单元中的一个存储器单元施加读取电压Vread；确定读取电压Vread是否高于多个存储器单元中的一个存储器单元的阈值电压Vth；响应于读取电压Vread高于阈值电压Vth，确定多个存储器单元中的一个存储器单元的状态为“置位”状态；响应于读取电压Vread低于阈值电压Vth，将读取电压Vread设置为等于初始读取电压Vread_1加上步长电压Vdac；确定读取电压Vread是否等于或高于最大读取电压Vread_max；响应于读取电压Vread等于或高于最大读取电压Vread_max，确定多个存储器单元中的一个存储器单元的状态为“复位”状态，以及响应于读取电压Vread低于最大读取电压Vread_max，重复向多个存储器单元中的一个存储器单元施加读取电压Vread。
附图说明
并入本文并形成说明书的一部分的附图示出了本公开的各方面，并且与说明书一起进一步用于解释本公开的原理并且使得相关领域的技术人员能够实施和使用本公开。
图1示出了根据本公开的一些方面的具有存储器器件的示例性系统的框图。
图2示出了根据本公开的一些方面的包括外围电路的示例性存储器器件的示意图。
图3示出了根据本公开的一些方面的包括相变存储器(PCM)单元的示例性存储器器件的示意图。
图4示出了根据本公开的一些方面的包括存储器单元阵列和外围电路的示例性存储器器件的框图。
图5示出了根据本公开的一些方面的包括存储器单元阵列和外围电路的示例性存储器器件的框图。
图6示出了根据本公开的一些方面的“置位”和“复位”状态的阈值电压的分布的电压曲线图，以及基于所述分布的一系列读取电压的选择。
图7示出了根据本公开的一些方面的用于操作存储器器件的示例性方法的流程图。
图8示出了根据本公开的一些方面的用于操作存储器器件的示例性方法的流程图。
将参考附图来说明本公开。
具体实施方式
尽管讨论了具体的配置和布置，但应该理解这样做仅仅是为了说明的目的。因此，在不脱离本公开的范围的情况下，可以使用其他配置和布置。此外，本公开还可以用于各种其他应用。如在本公开中所描述的功能和结构特征可以彼此组合、调整和修改并以未在附图中具体示出的方式组合、调整和修改，使得这些组合、调整和修改在本公开的范围内。
通常，可以至少部分地从上下文中的用法理解术语。例如，如本文所用的术语“一个或多个”至少部分取决于上下文，可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特征的组合。类似地，至少部分取决于上下文，诸如“一”、“一个”或“该”的术语同样可以被理解为表达单数用法或表达复数用法。另外，术语“基于”可以被理解为不一定旨在传达排他性的因素集合，而是可以允许存在不一定明确描述的其他因素，这同样至少部分地取决于上下文。
相变存储器(phase-change memory，PCM)单元是使用相变材料存储数据的非易失性存储器器件。PCM可以基于以电热的方式加热和淬火相变材料，利用相变材料(例如，硫属化物合金)中的非晶相和晶相的电阻率之间的差异。PCM单元中的相变材料可以位于两个电极之间，并且可以被施加电流以在两相之间重复地切换材料(或者其阻断电流路径的至少一部分)以存储数据。“置位”状态是PCM单元的低电阻状态，该低电阻状态可以通过在硫属化物材料中产生结晶区域来获得。当硫属化物材料在结晶温度下被加热足够的持续时间时，发生结晶。相反，“复位”状态是PCM单元的高电阻状态，该高电阻状态可以通过在硫属化物材料中产生非晶区域来获得。当硫属化物材料被加热到其熔化温度以上并且随后被快速淬火以形成非晶态时，可以产生非晶态。“置位”状态可以被称为“导通”状态，而“复位”状态可以被称为“截止”状态。
如上所述，存储器单元的常规读取操作可能减少存储器单元的寿命。特别地，当使用较高的读取电压来读取具有较低阈值电压的存储器单元时，该较高的读取电压可能比在正常操作中快得多地损耗存储器单元。当存储器单元的阈值电压分布在较低电压区域中时，这可能更为显著。另一方面，如果较低的读取电压可能无法区分“置位”状态与“复位”状态，因为“置位”状态与“复位”状态的阈值电压都高于读取电压。即，不能确定测量结果是置位数据还是复位数据。因此，找到适当的读取电压可能变得具有挑战性。此外，电阻分布可能受固有的单元变化或其他因素的影响而广泛地变化。不容易为所有存储器单元找到适当的读取电压。最后，如果读取电压太高，则读取电流也可能太高，并且增加读取干扰的可能性，这可能不合期望地对未选存储器单元进行编程。因此，确定用于所有存储器单元的理想读取电压以区分存储器单元的“置位”状态与“复位”状态同时保持读取电压尽可能低以增加存储器单元的寿命变得更有挑战性。
为了解决上述问题中的一个或多个，本公开介绍了一种解决方案，其中引入逐步读取操作以识别存储器单元是处于“置位”状态还是处于“复位”状态，并且在读取操作之后读出结果。具体而言，初始读取电压被配置为根据存储器阵列中的存储器单元的“置位”状态下的阈值电压分布来预先确定。接着，向存储器单元中的一个存储器单元施加读取电压(例如，初始读取电压)，并确定读取电压是否高于存储器单元中的一个存储器单元的阈值电压。如果读取电压高于阈值电压，则存储器单元处于“置位”状态，并且因此，可以读出读取数据(例如，读取电流)。相反，如果读取电压低于阈值电压，则存储器单元可以处于“置位”状态或“复位”状态，需要引入较高的读取电压来识别存储器单元处于哪个状态。响应于此，确定新的且递增的读取电压，该读取电压是初始读取电压加上步长电压。此外，如果读取电压不高于最大阈值读取电压，该最大阈值读取电压可以根据存储器阵列中的存储器单元的“复位”状态下的阈值电压分布来确定，则重复和迭代地向存储器单元施加读取电压及其随后的处理，直到存储器单元的状态被确定为“置位”状态或“复位”状态。因此，如果初始读取电压高于“置位”状态下的阈值电压，则可以使用低得多的初始读取电压来读出数据。此外，如果初始读取电压低于“置位”状态下的阈值电压，则几次迭代能够识别出存储器单元的状态和对应的读出数据。结果，可以使存储器单元的损耗最小化，并且延长它们的寿命。
图1示出了根据本公开的一些方面的具有存储器器件的示例性系统100的框图。系统100可以是移动电话、台式计算机、膝上型计算机、平板计算机、车载计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(virtual reality，VR)设备、增强现实(argument reality，AR)设备或其中具有存储的任何其他适当的电子设备。如图1所示，系统100可以包括主机108和具有一个或多个存储器器件104和存储器控制器106的存储器系统102。主机108可以是电子设备的处理器(例如，中央处理单元(central processingunit，CPU))或者片上系统(system-on-chip，SoC)(例如，应用处理器(applicationprocessor，AP))。在一些实施方式中，主机108可以被配置为发送或接收来往于存储器器件104的数据。在一些实施方式中，主机可以是用户逻辑或用户接口，使得用户可以将指令给予主机并且将指令传送到存储器器件或存储器阵列。
存储器器件104可以是本公开中所公开的任何存储器器件。如下文详细公开的，根据一些实施方式，存储器器件104(例如，相变随机存取存储器(phase change randomaccess memory，PCRAM)、动态随机存取存储器(dynamic random access memory，DRAM)或NAND闪存器件)可以包括时钟输入、命令总线、控制逻辑、地址寄存器、行解码器/字线驱动器、具有存储器单元的存储器单元阵列、电压发生器、页缓冲器/感测放大器、列解码器/位线驱动器、输入/输出电路(I/O电路)/读取数据锁存器以及数据寄存器/数据I/O。
根据一些实施方式，存储器控制器106耦合到存储器器件104和主机108，并且被配置为控制存储器器件104。存储器控制器106可以管理存储在存储器器件104中的数据，并且与主机108通信。在一些实施方式中，存储器控制器106被设计用于在低占空比环境中操作，如安全数字(secure digital，SD)卡、紧凑型闪存(compact Flash，CF)卡、通用串行总线(universal serial bus，USB)闪存驱动器、或用于诸如个人计算机、数码相机、移动电话等电子设备中的其他介质。在一些实施方式中，存储器控制器106被设计用于在高占空比环境的固态驱动器(solid-state drive，SSD)或嵌入式多媒体卡(embedded multi-media-card，eMMC)中操作，用作移动设备(例如，智能电话、平板电脑、膝上型计算机等)和企业存储阵列的数据存储。存储器控制器106可以被配置为控制存储器器件104的操作，例如读取、擦除和写入操作。存储器控制器106还可以被配置为管理关于存储器器件104中存储的或要存储的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑至物理地址转换、损耗均衡等。在一些实施方式中，存储器控制器106还被配置为针对从存储器器件104读取的数据或向存储器器件104写入的数据处理纠错码(error correction code，ECC)。也可以由存储器控制器106执行任何其他适当的功能，例如，格式化存储器器件104。存储器控制器106可以根据特定的通信协议与外部设备(例如，主机108)通信。例如，存储器控制器106可以通过各种接口协议中的至少一种与外部设备通信，所述接口协议例如为USB协议、MMC协议、外围部件互连(peripheral component interconnection，PCI)协议、高速PCI(PCI-express，PCI-E)协议、高级技术附件(advanced technology attachment，ATA)协议、串行ATA协议、并行ATA协议、小型计算机小接口(small computer small interface，SCSI)协议、增强型小磁盘接口(enhanced small disk interface，ESDI)协议、集成驱动电子(integrateddrive electronics，IDE)协议、火线协议等。此外，存储器控制器106还可以被配置为控制存储器器件104的操作以执行根据本公开的一些实施方式的方法。例如，在一些实施方式中，存储器控制器106可以基于存储器阵列中的存储器单元的置位阈值电压分布来确定初始读取电压Vread_1。在一些实施方式中，存储器控制器106可以确定读取电压Vread是否高于多个存储器单元中的一个存储器单元的阈值电压Vth。在一些实施方式中，存储器控制器106可以响应于读取电压Vread高于阈值电压Vth而确定存储器单元的状态是“置位”状态。在一些实施方式中，存储器控制器106可以将读取电压Vread设置为初始读取电压Vread_1加上步长电压Vdac。在一些实施方式中，存储器控制器106可以响应于读取电压Vread等于或高于最大读取电压Vread_max而确定存储器单元的状态是“复位”状态。在一些实施方式中，响应于读取电压Vread低于最大读取电压Vread_max，存储器控制器106可以重复或迭代地向多个存储器单元中的一个存储器单元施加读取电压Vread。注意，根据本公开的一些实施方式，存储器器件104的这些操作中的一个或多个操作也可以部分地或完全地由控制逻辑来执行。
图2示出了根据本公开的一些方面的包括外围电路的示例性存储器器件200的示意性电路图。存储器器件200可以是图1中的存储器器件104的示例。存储器器件200可以包括存储器单元阵列201和耦合到存储器单元阵列201的外围电路202。存储器单元阵列201可以包括字线214、位线216和形成在字线214与位线216之间的存储器单元208。在一些实施方式中，每个存储器单元208可以包括与选择器(未示出)串联的PCM元件(未示出)。在一些实施方式中，存储器单元208也可以是包括成对的晶体管和电容器的DRAM单元。为了操作存储器单元阵列201，可以将字线电压(Vw)施加到每条字线214，并且可以将位线电压(Vb)施加到每条位线216。
图3示出了具有与选择器串联的PCM元件的存储器器件300的截面的侧视图。存储器器件300包括在衬底302上方的多条平行位线304(即，对应于图2中的位线216)和在位线304上方的多条平行字线316(即，对应于图2中的字线214)。存储器器件300还包括多个PCM单元301(即，对应于图2中的存储器单元208)，各自设置在相应的一对位线304与字线316的交叉点处。邻近的PCM单元301由绝缘结构322分离。每个PCM单元301包括选择器308和选择器308上方的PCM元件312。每个PCM单元301还包括分别垂直位于相应的位线304、选择器308、PCM元件312与相应的字线316之间的三个电极306、310和314。如上所述，存储器单元的读取操作可能减少存储器单元的寿命。尤其在具有与选择器(例如，308)串联的PCM元件(例如，312)的PCM单元(例如，301)中会观察到这种现象，因为PCM单元对读取电压更为敏感并且当读取电压太高时可能具有较大的机会卡在“复位”状态下。
注意，PCM元件312可以基于以电热的方式加热和淬火相变材料(例如，硫属化物合金)来利用相变材料中的非晶相和晶相的电阻率之间的差异。相变元件可以位于两个电极之间，并且可以施加电流以在两相之间重复地切换材料(或至少其阻断电流路径的一部分)以存储数据。
选择器308可以包括双向阈值开关(ovonic threshold switch，OTS)选择器，该OTS选择器具有OTS材料(例如，碲化锌(ZnTe))，当施加高于阈值电压(Vth)的外部偏置电压(Va)时，该OTS选择器展现出场相关的易失性电阻切换行为(称为“OTS现象”)。在较低电压(|Va|＜Vth)下，OTS选择器在其截止状态下的高电阻将截止状态电流(Ioff)保持为低。在较高电压(|Va|＞Vth)下，OTS选择器经历OTS现象并且切换到具有低电阻的导通状态；因此，通过处于导通状态的OTS选择器的电流(Ion)增加。只要提供高电压，就保持易失性导通状态。
图4示出了根据本公开的一些方面的包括存储器单元阵列401(例如，对应于图2中的201)和外围电路的示例性存储器器件400(例如，对应于图1中的104)的框图。在一些实施方式中，存储器单元阵列401的存储器单元包括如图3中的PCM单元301。
如图4所示，页缓冲器/感测放大器404可以被配置为根据来自控制逻辑412的控制信号从存储器单元阵列401读取数据和向存储器单元阵列401编程(写入)数据。在一个示例中，页缓冲器/感测放大器404可以存储要编程到存储器单元阵列201(例如，图2中)的一页中的一页编程数据(写入数据)。在另一示例中，页缓冲器/感测放大器404可以执行编程验证操作以确保数据已经被正确编程到耦合到所选字线214的存储器单元208中。在又一示例中，页缓冲器/感测放大器404还可以感测来自所选位线216的表示存储在存储器单元208中的数据位的低功率信号，并且在读取操作中将小电压摆幅放大到可识别的逻辑电平。在一些实施方式中，页缓冲器/感测放大器404可以包括比较器(例如，电压比较器)，用以将电压信号(例如，读取电压)与参考电压信号(例如，在“置位”状态下的存储器单元的预定阈值电压)进行比较。
列解码器/位线驱动器/数据锁存器406可以被配置为由控制逻辑412控制并且选择一个或多个存储器单元208和位线216。列解码器/位线驱动器/数据锁存器406可以进一步被配置为驱动所选位线216。列解码器/位线驱动器/数据锁存器406可以进一步被配置为使用从电压发生器410生成的位线电压来驱动位线216。列解码器/位线驱动器/数据锁存器406可以是用于存储位的临时二进制数据存储装置。在一些实施方式中，列解码器/位线驱动器/数据锁存器406可以包括读取数据锁存器以临时存储读取数据。
数据寄存器/数据I/O 416可以耦合到页缓冲器/感测放大器404和/或列解码器/位线驱动器/数据锁存器406，并且被配置为将从数据总线423输入的数据引导(路由)到存储器单元阵列201的期望存储器单元208，以及将从期望存储器单元输出的数据引导(路由)到数据总线423。
行解码器/字线驱动器408可以被配置为由控制逻辑412控制并且选择存储器单元阵列201的一个或多个存储器单元208和字线214。行解码器/字线驱动器408可以进一步被配置为驱动所选字线214。行解码器/字线驱动器408可以进一步被配置为使用从电压发生器410生成的字线电压来驱动字线214。
电压发生器410可以配置为由控制逻辑412根据来自控制逻辑412的控制信号来控制，并且生成要提供给存储器单元阵列401的字线电压(例如，读取电压、编程电压、通过电压、局部电压、验证电压等)、位线电压和源极线电压。在一些实施方式中，电压发生器410被配置为生成至存储器单元阵列401中的存储器单元中的一个存储器单元的读取电压Vread，并且响应于新的、递增的读取电压Vread低于最大读取电压Vread_max，重复地生成至存储器单元阵列401中的存储器单元的另一读取电压Vread。
控制逻辑412可以耦合到上文所描述的每个外围电路并且被配置为控制每个外围电路的操作。控制逻辑412被配置为从主机(例如，图1中的108)接收时钟信号、命令信号、地址信号和数据信号。经由命令总线421接收命令信号。经由数据总线423接收数据信号。在一些实施方式中，控制逻辑412可以由微处理器、微控制器(又称为微控制器单元(microcontroller unit，MCU))、数字信号处理器(digital signal processor，DSP)、专用集成电路(application-specific integrated circuit，ASIC)、现场可编程门阵列(field-programmable gate array，FPGA)、可编程逻辑器件(programmable logicdevice，PLD)、状态机、选通逻辑、分立硬件电路和被配置为执行所描述的各种功能的其他适当的硬件、固件和/或软件来实现。在一些实施方式中，控制逻辑412被配置为将一个或多个递增读取电压引导到存储器单元阵列401中的存储器单元中的一个存储器单元中。即，控制逻辑412可以指示电压发生器410生成一个或多个递增读取电压，并且指示字线驱动器408将一个或多个递增读取电压施加到存储器单元阵列401中的存储器单元中的一个存储器单元。在一些实施方式中，控制逻辑412还被配置为从数据寄存器416接收反馈信号，以确定是否将另一递增读取电压引导到存储器单元阵列401中的存储器单元中的一个存储器单元中。可以由控制逻辑412处理基于存储器单元阵列401中的存储器单元中的一个存储器单元的状态是否已被确定的反馈信号。
地址寄存器414可以耦合到控制逻辑412或包括在控制逻辑412中。地址寄存器414可以包括用于存储状态信息、命令操作码(OP码)和命令地址的状态寄存器、命令寄存器和地址寄存器，以用于控制每个外围电路的操作。
图5示出了根据本公开的一些方面的存储器器件500(例如，对应于图4中的400)的框图。如图5所示，一旦控制逻辑412确定命令信号是读取命令，该控制逻辑412就触发读取操作。然后，将读取数据传送到字线驱动器408以将读取电压引入到存储器单元阵列401。为了选择适当的读取电压，可以首先确定存储器单元阵列401中的多个存储器单元的置位阈值电压分布和复位阈值电压分布。
图6中示出了置位阈值电压分布和复位阈值电压分布。如图6所示，在“置位”状态和“复位”状态中，存储器单元阵列401中的每个存储器单元可以具有不同的阈值电压。阈值电压的分布可以从一个存储器阵列到另一存储器阵列而变化。在一些实施方式中，该分布可以通过初步耐久性测试循环来获得。根据一些实施方式，当选择初始读取电压Vread_1时，可以确定该初始读取电压Vread_1处于置位阈值电压的分布的峰值。根据一些实施方式，初始读取电压Vread_1至少高于最小置位阈值电压并且低于最大置位阈值电压。第二读取电压Vread_2是初始读取电压Vread_1加上步长电压Vdac。在一些实施方式中，第二读取电压Vread_2应当高于最大置位阈值电压，这意味着步长电压Vdac应当足够高以使第二读取电压Vread_2在置位阈值电压的分布范围之外。然而，在最大置位阈值电压和最小复位阈值电压太近或太远的一些情况下，可以相应地调整初始读取电压Vread_1或步长电压Vdac的确定。根据本公开的一些实施方式，递增读取电压Vread被配置为以递增的方式增加以达到最新的递增读取电压Vread_n，其中Vread_n等于先前的读取电压加上一个步长电压Vdac，并且n是表示在读取操作期间施加的读取电压的数量的整数。根据一些实施方式，最新递增读取电压Vread_n可以不等于或高于最大读取电压Vread_max(其中最大读取电压Vread_max可以确定处于复位阈值电压的分布的峰值)或者最小复位阈值电压。因为读取电压越高，对存储器单元不合期望地编程的可能性越高。可以确定最大读取电压Vread_max以防止对存储器单元进行编程。在一些实施方式中，存储器单元中的一个存储器单元是如图3中所示的PCM单元301。
在一些实施方式中，在读取操作期间施加的读取电压的数量可不超过三个，因为读取操作的每个迭代可能需要额外40到50纳秒(ns)来处理，这将降低操作速度。例如，在每个读取周期需要大约80到200ns的典型DRAM应用中，读取电压的数量可以被限制为2个或3个。
在一些实施方式中，当置位阈值电压与复位阈值电压的分布窗口(即，最大复位阈值电压(例如，2.5V)与最小置位阈值电压(例如，0.5V)之间的范围)为1.5V到2.5V(例如，2.0V)时，可以将初始读取电压Vread_1确定为0.8V到1.2V(例如，1.0V)，可以将步长电压Vdac确定为0.3V到0.7V(例如，0.5V)。还应注意，可以调整步长电压Vdac，使得该步长电压Vdac可以对于每个读取操作是不同的。
回到图5，在选择适当的读取电压之后，经由字线将读取电压施加到存储器单元阵列401的存储器单元。感测放大器404被配置为且将接收读取数据，例如读出电流或读出电压。感测放大器404还可以包括比较器(例如，电压比较器)以将读出电压与参考电压进行比较。根据一些实施方式，参考电压可以被预先确定为置位阈值电压或复位阈值电压。比较输出信号和/或读出信号被配置为临时存储在如图4中的数据锁存器406中。在一些实施方式中，数据锁存器可以包括在数据寄存器416中。例如，将伴随读取命令的读取地址和读取数据临时存储在数据寄存器中，并且保持读取地址和读取数据直到下一个读命令。存储在数据寄存器/数据I/O 416中的读取数据可以经由数据寄存器416的输出而输出到下一级以进行相应的信号处理。
图7示出了根据本公开的一些方面的用于操作存储器器件的示例性方法700的流程图。存储器器件可以是本文所公开的任何适当的存储器器件。方法700可以部分或完全由如图4中的控制逻辑412或如图1中的存储器控制器106实施。应当理解，方法700中所示的操作不是详尽无遗的，并且也可以在所示操作中的任何操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图7所示的不同的顺序执行。
参考图7，方法700开始于操作702，其中向如图4中的存储器单元阵列401中的多个存储器单元中的存储器单元施加递增读取电压。特别地，经由存储器单元阵列401的字线之一向存储器单元中的一个存储器单元施加递增读取电压。注意，下文中的递增读取电压意味着读取电压被配置为对于每次迭代以递增的方式增加(当读取电压为正时增加或者当读取电压为负时降低)，直到该读取电压达到某个电压电平，例如最大电压，该最大电压可以由用户预先确定或者根据如上所述的多个存储器单元的复位电压的分布来预先确定。在一些实施方式中，存储器单元为如图3中的PCM单元301。
方法700进行到操作704，如图7所示，其中，确定递增读取电压是否高于存储器单元的阈值电压。两个电压之间的比较可以由比较器执行，例如，如图4中的感测放大器404中所包括的电压比较器。
方法700进行到操作706，如图7所示，其中，响应于递增读取电压高于阈值电压，将存储器单元的状态确定为“置位”状态。在一些实施方式中，在操作706之后，获得“置位”状态下的读取输出数据。“置位”状态下的读取输出数据可以是例如存储器单元的置位电流或置位电压。然后，将“置位”状态下的读取输出数据存储在如图4或5所示的数据寄存器416的数据锁存器中。然而，如果在读取操作中读取电压Vread低于存储器单元的阈值电压Vth，则不能确定存储器单元的状态，因为当读取电压Vread太低，即，低于“置位”状态下的阈值电压Vth或“复位”状态下的阈值电压Vth时，存储器单元的状态可以是“置位”状态或“复位”状态。因此，需要较高的读取电压Vread来区分“置位”状态与“复位”状态。
方法700进行到操作708，如图7所示，其中，响应于递增读取电压低于阈值电压，重复向存储器单元施加下一个递增读取电压，直到递增读取电压达到最大电压，并且然后将存储器单元的状态确定为“复位”。注意，下一个递增读取电压高于初始递增读取电压。读取电压的逐步增加可以保证读取电压可以保持尽可能地低，使得该读取电压减少了在频繁的读取操作期间复位或损坏存储器单元的不想要的对存储器单元编程的改变。然而，如上所述，如果下一个递增读取电压太高(即，高于可以对存储器单元编程以复位的电压)，则该下一个递增读取电压可能不期望地对存储器单元进行写入。这样，下一个递增读取电压被配置为首先确定该下一个递增读取电压是否达到特定的电压电平，即最大读取电压，该最大读取电压可以由用户预先确定或者根据如图4中的存储器单元阵列401中的多个存储器单元的复位电压的分布来预先确定。上面已经提到了选择或确定最大读取电压以避免意外地对存储器单元进行编程。为了检查下一个递增读取电压，如果下一个递增读取电压达到(即，等于或高于)最大读取电压，则下一个递增读取电压可能已经达到复位电压电平，并且因此将存储器单元的状态确定为“复位”状态。相反，如果下一个递增读取电压尚未达到(即，小于)最大读取电压，则可以开始下一次迭代。对迭代的循环进行配置以使该迭代的循环重复，直到将存储器单元的状态确定为“置位”状态或“复位”状态。
图8示出了根据本公开的一些方面的用于操作存储器器件的示例性方法800的流程图。存储器器件可以是本文所公开的任何适当的存储器器件。方法800可以部分或完全由如图4中的控制逻辑412或如图1中的存储器控制器106实施。应当理解，方法800中所示的操作不是详尽无遗的，并且也可以在所示操作中的任何操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图8所示的不同的顺序执行。
参考图8，方法800开始于操作802，其中，响应于确定命令信号对应于读取操作，将读取电压Vread设置为初始读取电压Vread_1，其中根据如图4中的存储器单元阵列401中的多个存储器单元的置位阈值电压分布来确定初始读电压Vread_1。在一些实施方式中，多个存储器单元中的一个存储器单元是如图3中的PCM单元301。
方法800进行到操作804，如图8所示，其中，向存储器单元阵列401中的多个存储器单元中的一个存储器单元施加读取电压Vread。特别地，经由存储器单元阵列401的字线之一向存储器单元中的一个存储器单元施加读取电压Vread。
方法800进行到操作806，如图8所示，其中，在向存储器单元施加读取电压Vread之后，确定读取电压Vread是否高于在读取操作下的存储器单元的阈值电压Vth。两个电压之间的比较可以由包括在如上所提及的感测放大器404中的比较器(例如，电压比较器)执行。
方法800进行到操作808，如图8所示，其中，响应于确定读取电压Vread高于在读取操作中的存储器单元的阈值电压Vth，确定存储器单元的状态为“置位”状态。在一些实施方式中，在操作808之后，获得“置位”状态下的读取输出数据。“置位”状态下的读取输出数据可以是例如存储器单元的置位电流或置位电压。然后，将“置位”状态下的读取输出数据存储在如图4或5中所示的数据寄存器416的数据锁存器中。然而，如果读取电压Vread低于在读取操作中的存储器单元的阈值电压Vth，则不能确定存储器单元的状态，因为当读取电压Vread太低(即，低于“置位”状态下的阈值电压Vth或“复位”状态下的阈值电压Vth)时，存储器单元可以是“置位”状态或“复位”状态。因此，需要较高的读取电压Vread来区分“置位”状态与“复位”状态。
方法800进行到操作810，如图8所示，其中，响应于确定读取电压Vread低于在读取操作中的存储器单元的阈值电压Vth，将读取电压Vread设置为等于初始读取电压Vread_1加上步长电压Vdac。然而，如上所述，如果新的读取电压Vread太高(即，高于可以将存储器单元编程为复位的电压)，则该新的读取电压Vread可能不合期望地写入存储器单元。因此，新的读取电压Vread应该在最大读取电压Vread_max内。上面提到了确定最大读取电压Vread_max以避免意外地对存储器单元进行编程。相反，如果新的读取电压Vread等于或高于最大读取电压Vread_max，则递增读取电压Vread已经达到复位电压电平，并且因此将存储器单元的状态确定为“复位”状态。
基于上述说明，方法800然后进行到操作812，如图8所示，其中，确定读取电压Vread是否等于或高于最大读取电压Vread_max。如果读取电压Vread等于或高于最大读取电压Vread_max，则存储器单元处于复位状态。
因此，方法800然后进行到操作814，如图8所示，其中，响应于确定读取电压Vread等于或高于最大读取电压Vread_max，确定存储器单元的状态为“复位”状态。在一些实施方式中，在操作814之后，获得“复位”状态下的读取输出数据。“复位”状态下的读取输出数据可以是例如存储器单元的复位电流或复位电压。然后，将“复位”状态下的读取输出数据存储在如图4或5中所示的数据寄存器416的数据锁存器中。
相反，方法800进行到操作816，如图8所示，其中，响应于确定读取电压Vread低于最大读取电压Vread_max，重复操作804(该操作向存储器单元施加读取电压Vread)，以及操作804之后的随后操作，直到将存储器单元的状态确定为“置位”或“复位”。为了重复操作804，数据寄存器416被配置为发送反馈信号，该反馈信号通知并要求控制逻辑412将新的递增读取电压Vread发送到存储器单元。
根据本公开的一个方面，一种存储器器件包括：多个存储器单元阵列，每个存储器单元阵列包括连接在字线和位线之间的多个存储器单元；字线驱动器，耦合到多个存储器单元阵列并且被配置为将一个或多个递增读取电压驱动到多个存储器单元中的一个存储器单元中；感测放大器，被配置为将一个或多个递增读取电压中的每一个与参考电压进行比较并且生成比较输出信号；以及数据寄存器，被配置为存储读出数据和比较输出信号。
在一些实施方式中，存储器器件还包括控制逻辑，被配置为经由字线驱动器将一个或多个递增读取电压中的一个递增读取电压引导到多个存储器单元中的一个存储器单元中。
在一些实施方式中，控制逻辑被配置为从数据寄存器接收反馈信号以确定是否将另一递增读取电压引导到多个存储器单元中的一个存储器单元中。
在一些实施方式中，来自数据寄存器的反馈信号是一个或多个递增读取电压中的一个递增读取电压是否高于多个存储器单元中的一个存储器单元的阈值电压。
在一些实施方式中，存储器器件还包括电压发生器，被配置为生成一个或多个递增读取电压。
在一些实施方式中，每个存储器单元包括相变存储器(PCM)单元。
在一些实施方式中，相变存储器(PCM)单元包括PCM元件和与所述PCM元件串联的选择器。
在一些实施方式中，一个或多个递增读取电压包括初始读取电压Vread_1，并且将步长电压Vdac以递增的方式加到最新读取电压Vread_n，其中n是表示在读取操作期间向多个存储器单元中的一个存储器单元施加的递增读取电压的数量的整数。在一些实施方式中，根据多个存储器单元阵列中的每一个存储器单元阵列中的多个存储器单元的置位阈值电压分布来确定初始读取电压Vread_1。
在一些实施方式中，参考电压包括多个存储器单元中的一个存储器单元的阈值电压。
在一些实施方式中，参考电压包括多个存储器单元中的一个存储器单元的最大读取电压Vread_max。
在一些实施方式中，根据多个存储器单元阵列中的每一个存储器单元阵列中的多个存储器单元的复位阈值电压分布来确定最大读取电压Vread_max。
根据本公开的另一方面，一种系统包括被配置为存储数据的存储器器件，以及耦合到存储器器件并被配置为控制存储器器件的存储器控制器。存储器器件包括：多个存储器单元阵列，每个存储器单元阵列包括连接在字线和位线之间的多个存储器单元；字线驱动器，耦合到多个存储器单元阵列并且被配置为将一个或多个递增读取电压驱动到多个存储器单元中的一个存储器单元中；感测放大器，被配置为将一个或多个递增读取电压中的每一个与参考电压进行比较并且生成比较输出信号；以及数据寄存器，被配置为存储读出数据和比较输出信号。
在一些实施方式中，该系统的存储器器件还包括控制逻辑，被配置为经由字线驱动器将一个或多个递增读取电压引导到多个存储器单元中的一个存储器单元中。
在一些实施方式中，控制逻辑被配置为从数据寄存器接收反馈信号以确定是否将另一递增读取电压引导到多个存储器单元中的一个存储器单元中。
在一些实施方式中，来自数据寄存器的反馈信号是一个或多个递增读取电压是否高于多个存储器单元中的一个存储器单元的阈值电压。
在一些实施方式中，该系统的存储器器件还包括电压发生器，被配置为生成一个或多个递增读取电压。
在一些实施方式中，每个存储器单元包括相变存储器(PCM)单元。
在一些实施方式中，PCM单元包括PCM元件和与所述PCM元件串联的选择器。
在一些实施方式中，一个或多个递增读取电压包括初始读取电压Vread_1，并且将步长电压Vdac以递增的方式加到最新读取电压Vread_n，其中n是表示在读取操作期间向多个存储器单元中的一个存储器单元施加的递增读取电压的数量的整数。
在一些实施方式中，根据多个存储器单元阵列中的每一个存储器单元阵列中的多个存储器单元的“置位”状态中的阈值电压分布来确定初始读取电压Vread_1。
在一些实施方式中，参考电压包括多个存储器单元中的一个存储器单元的阈值电压。
在一些实施方式中，参考电压包括多个存储器单元中的一个存储器单元的最大读取电压Vread_max。
在一些实施方式中，根据多个存储器单元阵列中的每一个存储器单元阵列中的多个存储器单元的复位阈值电压分布来确定最大读取电压Vread_max。
根据本公开的又一方面，公开了一种用于操作存储器器件的方法。存储器器件包括多个存储器单元阵列，每个存储器单元阵列包括连接在字线和位线之间的多个存储器单元。该方法包括：向多个存储器单元中的一个存储器单元施加递增读取电压；确定递增读取电压是否高于多个存储器单元中的一个存储器单元的阈值电压；响应于递增读取电压高于阈值电压，将存储器单元的状态确定为“置位”状态；以及响应于递增读取电压低于阈值电压，重复向多个存储器单元中的一个存储器单元施加下一个递增读取电压，直到递增读取电压达到最大电压，并且然后将存储器单元的状态确定为“复位”。
在一些实施方式中，每个存储器单元包括相变存储器(PCM)单元。
在一些实施方式中，PCM单元包括PCM元件和与所述PCM元件串联的选择器。
根据本公开的再一方面，公开了一种用于操作存储器器件的方法。存储器器件包括多个存储器单元阵列，每个存储器单元阵列包括连接在字线和位线之间的多个存储器单元。该方法包括：响应于确定命令对应于读取操作，将读取电压Vread设置为初始读取电压Vread_1；向多个存储器单元中的一个存储器单元施加读取电压Vread；确定读取电压Vread是否高于多个存储器单元中的一个存储器单元的阈值电压Vth；响应于读取电压Vread高于阈值电压Vth，将多个存储器单元中的一个存储器单元的状态确定为“置位”状态；响应于读取电压Vread低于阈值电压Vth，将读取电压Vread设置为等于初始读取电压Vread_1加上步长电压Vdac；确定读取电压Vread是否等于或高于最大读取电压Vread_max；响应于读取电压Vread等于或高于最大读取电压Vread_max，将多个存储器单元中的一个存储器单元的状态确定为“复位”状态；以及响应于读取电压Vread低于最大读取电压Vread_max，重复向多个存储器单元中的一个存储器单元施加读取电压Vread。
在一些实施方式中，根据多个存储器单元的置位阈值电压分布来确定初始读取电压Vread_1。
在一些实施方式中，根据多个存储器单元的复位阈值电压分布来确定最大读取电压Vread_max。
在一些实施方式中，该方法还包括将“置位”状态或“复位”状态下的读取输出数据存储在存储器器件的数据锁存器中。
可以容易地针对各种应用修改和/或调整以上对特定实施方式的描述。因此，基于本文呈现的教导和指导，这样的调整和修改旨在处于所公开的实施方式的等同变换的含义和范围内。
本公开的广度和范围不应受上述示例性实施方式中的任意一个限制，而应仅根据所附权利要求及其等同变换来限定。

Claims (31)

1.一种存储器器件，包括：
多个存储器单元阵列，每个存储器单元阵列包括连接在字线和位线之间的多个存储器单元；
字线驱动器，耦合到所述多个存储器单元阵列并且被配置为将一个或多个递增读取电压驱动到所述多个存储器单元中的一个存储器单元中；
感测放大器，被配置为将所述一个或多个递增读取电压中的每一个与参考电压进行比较并且生成比较输出信号；以及
数据寄存器，被配置为存储读出数据和所述比较输出信号。
2.根据权利要求1所述的存储器器件，还包括：
控制逻辑，被配置为经由所述字线驱动器将所述一个或多个递增读取电压中的一个递增读取电压引导到所述多个存储器单元中的所述一个存储器单元中。
3.根据权利要求2所述的存储器器件，其中，所述控制逻辑被配置为从所述数据寄存器接收反馈信号以确定是否将另一递增读取电压引导到所述多个存储器单元中的所述一个存储器单元中。
4.根据权利要求3所述的存储器器件，其中，来自所述数据寄存器的所述反馈信号是所述一个或多个递增读取电压中的所述一个递增读取电压是否高于所述多个存储器单元中的所述一个存储器单元的阈值电压。
5.根据权利要求1-4中任一项所述的存储器器件，还包括：
电压发生器，被配置为生成所述一个或多个递增读取电压。
6.根据权利要求1-5中任一项所述的存储器器件，其中，每个存储器单元包括相变存储器(PCM)单元。
7.根据权利要求6所述的存储器器件，其中，所述PCM单元包括PCM元件和与所述PCM元件串联的选择器。
8.根据权利要求1-7中任一项所述的存储器器件，其中，所述一个或多个递增读取电压包括初始读取电压Vread_1，并且将步长电压Vdac以递增的方式加到最新读取电压Vread_n，其中，n是表示在读取操作期间向所述多个存储器单元中的所述一个存储器单元施加的递增读取电压的数量的整数。
9.根据权利要求8所述的存储器器件，其中，根据所述多个存储器单元阵列中的每一个存储器单元阵列中的多个存储器单元的置位阈值电压分布来确定所述初始读取电压Vread_1。
10.根据权利要求1-9中任一项所述的存储器器件，其中，所述参考电压包括所述多个存储器单元中的所述一个存储器单元的阈值电压。
11.根据权利要求1-10中任一项所述的存储器器件，其中，所述参考电压包括所述多个存储器单元中的所述一个存储器单元的最大读取电压Vread_max。
12.根据权利要求11所述的存储器器件，其中，根据所述多个存储器单元阵列中的每一个存储器单元阵列中的多个存储器单元的复位阈值电压分布来确定所述最大读取电压Vread_max。
13.一种系统，包括：
被配置为存储数据的存储器器件，所述存储器器件包括：
多个存储器单元阵列，每个存储器单元阵列包括连接在字线和位线之间的多个存储器单元；
字线驱动器，耦合到所述多个存储器单元阵列并且被配置为将一个或多个递增读取电压驱动到所述多个存储器单元中的一个存储器单元中；
感测放大器，被配置为将所述一个或多个递增读取电压中的每一个与参考电压进行比较并且生成比较输出信号；以及
数据寄存器，被配置为存储读出数据和所述比较输出信号；以及
存储器控制器，耦合到所述存储器器件并被配置为控制所述存储器器件。
14.根据权利要求13所述的系统，还包括：
控制逻辑，被配置为经由所述字线驱动器将所述一个或多个递增读取电压引导到所述多个存储器单元中的一个存储器单元中。
15.根据权利要求14所述的系统，其中，所述控制逻辑被配置为从所述数据寄存器接收反馈信号以确定是否将另一递增读取电压引导到所述多个存储器单元中的所述一个存储器单元中。
16.根据权利要求15所述的系统，其中，来自所述数据寄存器的所述反馈信号是所述一个或多个递增读取电压是否高于所述多个存储器单元中的所述一个存储器单元的阈值电压。
17.根据权利要求13-16中任一项所述的系统，还包括：
电压发生器，被配置为生成所述一个或多个递增读取电压。
18.根据权利要求13-17中任一项所述的系统，其中，每个存储器单元包括相变存储器(PCM)单元。
19.根据权利要求18所述的系统，其中，所述PCM单元包括PCM元件和与所述PCM元件串联的选择器。
20.根据权利要求13-19中任一项所述的系统，其中，所述一个或多个递增读取电压包括初始读取电压Vread_1，并且将步长电压Vdac以递增的方式加到最新读取电压Vread_n，其中，n是表示在读取操作期间向所述多个存储器单元中的所述一个存储器单元施加的递增读取电压的数量的整数。
21.根据权利要求20所述的系统，其中，根据所述多个存储器单元阵列中的每一个存储器单元阵列中的多个存储器单元的“置位”状态下的阈值电压分布来确定所述初始读取电压Vread_1。
22.根据权利要求13-21中任一项所述的系统，其中，所述参考电压包括所述多个存储器单元中的所述一个存储器单元的阈值电压。
23.根据权利要求13-22中任一项所述的系统，其中，所述参考电压包括所述多个存储器单元中的所述一个存储器单元的最大读取电压Vread_max。
24.根据权利要求23所述的系统，其中，根据所述多个存储器单元阵列中的每一个存储器单元阵列中的多个存储器单元的复位阈值电压分布来确定所述最大读取电压Vread_max。
25.一种用于操作存储器器件的方法，所述存储器器件包括：
多个存储器单元阵列，每个存储器单元阵列包括连接在字线和位线之间的多个存储器单元，所述方法包括：
向所述多个存储器单元中的一个存储器单元施加递增读取电压；
确定所述递增读取电压是否高于所述多个存储器单元中的所述一个存储器单元的阈值电压；
响应于所述递增读取电压高于所述阈值电压，将所述存储器单元的状态确定为“置位”状态；以及
响应于所述递增读取电压低于所述阈值电压，重复向所述多个存储器单元中的所述一个存储器单元施加下一个递增读取电压，直到所述递增读取电压达到最大电压，并且然后将所述存储器单元的状态确定为“复位”状态。
26.根据权利要求25所述的方法，其中，每个存储器单元包括相变存储器(PCM)单元。
27.根据权利要求26所述的方法，其中，所述PCM单元包括PCM元件和与所述PCM元件串联的选择器。
28.一种用于操作存储器器件的方法，所述存储器器件包括：
多个存储器单元阵列，每个存储器单元阵列包括连接在字线和位线之间的多个存储器单元，所述方法包括：
响应于确定命令对应于读取操作，将读取电压Vread设置为初始读取电压Vread_1；
向所述多个存储器单元中的一个存储器单元施加所述读取电压Vread；
确定所述读取电压Vread是否高于所述多个存储器单元中的所述一个存储器单元的阈值电压Vth；
响应于所述读取电压Vread高于所述阈值电压Vth，确定所述多个存储器单元中的所述一个存储器单元的状态为“置位”状态；
响应于所述读取电压Vread低于所述阈值电压Vth，将所述读取电压Vread设置为等于所述初始读取电压Vread_1加上步长电压Vdac；
确定所述读取电压Vread是否等于或高于最大读取电压Vread_max；
响应于所述读取电压Vread等于或高于所述最大读取电压Vread_max，确定所述多个存储器单元中的所述一个存储器单元的状态为“复位”状态；以及
响应于所述读取电压Vread低于所述最大读取电压Vread_max，重复向所述多个存储器单元中的所述一个存储器单元施加所述读取电压Vread。
29.根据权利要求28所述的方法，其中，根据所述多个存储器单元的置位阈值电压分布来确定所述初始读取电压Vread_1。
30.根据权利要求28或29所述的方法，其中，根据所述多个存储器单元的复位阈值电压分布来确定所述最大读取电压Vread_max。
31.根据权利要求28-30中任一项所述的方法，还包括：将“置
位”状态或“复位”状态下的读取输出数据存储在所述存储器器件的数据锁存器中。
CN202180002725.2A 2021-08-19 2021-08-19 存储器器件及其控制方法 Pending CN113853654A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/113418 WO2023019497A1 (en) 2021-08-19 2021-08-19 Memory device and controlling method thereof

Publications (1)

Publication Number Publication Date
CN113853654A true CN113853654A (zh) 2021-12-28

Family

ID=78982722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002725.2A Pending CN113853654A (zh) 2021-08-19 2021-08-19 存储器器件及其控制方法

Country Status (2)

Country Link
CN (1) CN113853654A (zh)
WO (1) WO2023019497A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1305181B1 (it) * 1998-11-13 2001-04-10 St Microelectronics Srl Dispositivo e metodo di programmazione di celle di memoria nonvolatile con generazione automatica della tensione di programmazione.
DE102012109612A1 (de) * 2011-10-13 2013-04-18 Samsung Electronics Co., Ltd. Nichtflüchtige Speichervorrichtung, Programmierungsverfahren für nichtflüchtige Speichervorrichtungen und Speichersystem, das eine nichtflüchtiger Speichervorrichtung umfasst
US11127471B2 (en) * 2019-07-23 2021-09-21 SK Hynix Inc. Read retry threshold voltage selection
CN111462804B (zh) * 2020-03-27 2021-05-28 长江存储科技有限责任公司 存储器的编程方法及存储器的编程装置

Also Published As

Publication number Publication date
WO2023019497A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
CN111263963B (zh) 用于读取和写入优化的解码器电路中的电阻和栅极控制
US9627056B2 (en) Resistive memory device and memory system including resistive memory device
US9583189B2 (en) Memory device, operating and control method thereof
US9899081B2 (en) Resistive memory device and a memory system including the same
KR101652333B1 (ko) 가변 저항 메모리 장치 및 그것의 프로그램 방법
US9852090B2 (en) Serial memory device alert of an external host to completion of an internally self-timed operation
KR102298607B1 (ko) 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법
US9646687B2 (en) Resistive memory device and operating method
US9514813B2 (en) Resistive memory device, resistive memory system, and operating method thereof
US11087840B2 (en) Method of operating resistive memory device to increase read margin
CN111798909B (zh) 非易失性存储装置、其写入方法及使用其的系统
US9881671B2 (en) Resistive memory device, resistive memory system, and method of operating the resistive memory system
CN104778974B (zh) 串行存储器装置、存储器系统和执行主动轮询操作的方法
CN111627477A (zh) 用于执行读取操作的非易失性存储装置以及操作其的方法
US20130135923A1 (en) Phase change memory device and data storage device having the same
US20190332322A1 (en) Memory system including resistive variable memory device and operating method thereof
WO2023019495A1 (en) Memory device and controlling method thereof
CN113853654A (zh) 存储器器件及其控制方法
WO2024087140A1 (en) Memory device and operating method thereof
CN115035933A (zh) 一种相变存储器的操作方法、相变存储器及存储器系统
WO2024060059A1 (en) Memory device and controlling method thereof
CN115083476A (zh) 一种相变存储器的操作方法、相变存储器及存储器系统
WO2023221021A1 (en) Memory system, memory device, and method for read reference voltage management
CN114944181A (zh) 一种相变存储器的操作方法、相变存储器及存储器系统
CN114694714A (zh) 非易失性三维存储器、存储系统及其读取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination