CN100590731C - 半导体存储装置的写入方法 - Google Patents
半导体存储装置的写入方法 Download PDFInfo
- Publication number
- CN100590731C CN100590731C CN200610006687A CN200610006687A CN100590731C CN 100590731 C CN100590731 C CN 100590731C CN 200610006687 A CN200610006687 A CN 200610006687A CN 200610006687 A CN200610006687 A CN 200610006687A CN 100590731 C CN100590731 C CN 100590731C
- Authority
- CN
- China
- Prior art keywords
- write
- data
- address
- state
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims description 39
- 238000003860 storage Methods 0.000 claims description 97
- 230000008859 change Effects 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 7
- 230000000052 comparative effect Effects 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 5
- 238000012423 maintenance Methods 0.000 claims description 3
- 238000005280 amorphization Methods 0.000 abstract description 5
- 238000002425 crystallisation Methods 0.000 abstract description 5
- 230000008025 crystallization Effects 0.000 abstract description 5
- 230000009471 action Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005055 memory storage Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000004321 preservation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000008676 import Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100256746 Mus musculus Setdb1 gene Proteins 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000005864 Sulphur Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
- G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0076—Write operation performed depending on read result
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
本发明提供一种对DRAM接口互换性高的具有相变化存储器的半导体存储装置。存储单元阵列(18)中具有配置在位线和字线的交叉部的含相变化元件的存储单元。其动作如下，即将随付写入请求的写地址和数据分别暂时保持在写地址寄存器(15)和数据寄存器(14)中，在该写入请求的周期中并不进行向存储单元阵列(18)的写入。然后，在产生了下一个写入请求时刻，将保持的数据写入存储单元阵列(18)中。此时，设置复位周期和置位周期两个写入周期。然后，比较存储单元的写入内容与更新数据，在仅将置位单元暂时复位(非晶体化、高电阻化)之后，仅进行置位(结晶化、低电阻化)数据的写入。
Description
技术领域
本发明涉及半导体存储装置及其写入方法，特别涉及使用带可编程电阻元件的存储器的半导体存储装置及其写入方法。
背景技术
近年，作为在携带电话机或移动机器中图像处理/动态图像处理等的工作存储器，大容量/低功率的SDRAM的市场要求越来越高。特别是移动机器等，在与CPU的SIP(System In Package)化的发展中，很是期望着刷新电流的降低和低消耗电流化。在这种状况下，产生了从工作存储器向闪速存储器的数据转送、从闪速存储器到工作存储器的再转送的处理速度的限制，对写入速度/读出速度都为与SDRAM接口互换的非易失性存储器/非易失性RAM的要求越来越高。作为这种非易失性RAM的候选者，进行FeRAM/MRAM(Ferroelectric Random Access Memory/MagnetoresistiveRandom Access Memory)等的开发。关于使用强电介质的FeRAM，在现阶段难以高集成化，也很难实现与DRAM一样的容量/速度。另外，关于利用非易失性磁性电阻的MRAM，由于写入磁场发生，因此平均每1位的写入电流需要mA级别，存在写入消耗电流大等的问题。
另一方面，作为带可编程的电阻元件的存储器，为使相变化元件也实现非易失性RAM而在进行着研究，被视为很有前途。相变化存储器，由于写入速度慢，历来报道着例如与低功率SRAM或者闪速存储器具有互换性的规格。特别是关于SRAM规格的，由于实现低消耗电流，与非易失性存储器或者闪速存储器相比可以高速写入，因此相变化存储器倍受关注。
相变化存储器，是利用通过对硫(chalcogenide)系材料(例如Ge、Sb、Te)加热而在非晶体状态(高电阻)和结晶状态(低电阻)间转换的性质的非易失性存储器。一般来说，通过由电流产生的焦耳热和施加时间来改变高电阻(复位、Reset)状态和低电阻(置位、Set)状态，但该写入时间需要数10～100ns左右的时间。例如，在非专利文献1中，介绍了使用低电阻化(置位时间)要120ns、高电阻化(复位时间)要50ns左右的时间的相变化存储器的64Mb的RAM的结构。
但是，相变化元件是非易失性存储器元件，但由于读干扰(readdisturb)，对相变化元件施加电压/电流，引起相变化元件的电阻值的变化，使保存(retention)特性和读取边界(margin)恶化。
同样可知，在进行写时，由于因同样的干扰对相变化元件施加电压/电流，其电阻值的变化随时间变化而越发恶化。图6是表示写入/读取时的相变化元件的电阻值的变化的图。横轴是读取/写入次数，纵轴是相变化元件的Set/Reset的电阻值。可以看出，伴随读取/写入次数的增加，元件电阻值降低。
另外，在易失性的同步型SRAM等的写入动作中，存在对写入请求、延迟向存储单元的实际写入时刻来进行的半导体存储装置(例如，参照专利文献1、2)。这种方法被称之为后写(Late Write)方式，可以稳定地进行写入。
可是，使用相变化元件实现同步DRAM(SDRAM)接口互换的存储装置时，可以举出以下应该考虑的事项。
1)反复写入次数为1012次左右，与闪速存储器相同程度，但与DRAM的该指标相比要差4位数左右。每次重复读取/写入的反复，会恶化元件特性，可能破坏存储数据(参照图6)。
2)当反复同一数据写入同一单元时，例如低电阻状态会变为更低电阻状态，尽管要在高电阻状态下进行写入，却会产生根本成不了高电阻等的问题(参照图6)。图7是表示在写入/读取时现有的相变化元件的电阻值的变化/分布的图，显示了初始Reset电阻分布(RReset)与n次更新后的Reset电阻分布(Rreset’)，初始Set电阻分布(RSset)和n次更新后的Set电阻分布(Rset’)。
当写上数据时，可能会有如下问题，即：由该元件的特性会产生状态的变化、电阻值发生变动，由此存储单元之间的电阻零散偏差变大，可以认为会对特性造成很大影响(参照图6、图7)。如果是只单纯反复进行读取/写入，则由相变化元件的上述特性，会引起保存特性的恶化、最终丧失作为存储元件的功能。
由于有必要避免这种状态，作为来自相变化元件的特性的限制事项，关于写入方法，有必要采用不是更新数据而是暂时设定在置位或是复位之一的稳定状态下之后写入所希望的数据的方法。
为了实现SDRAM接口互换的存储装置，写入时间如果考虑到数据比较，则需要“读取时间+与写(write)数据的比较+复位时间+置位时间”，该一系列的写入时间，限制了SDRAM的技术规格。因此，很难实现SDRAM接口互换的存储装置(参照图8)。另外，如图8所示在分别基于地址输入/数据输入进行写入动作时，会造成写入控制必须按照地址来单独进行控制的情况，因此可以想象电路规模增大等问题。还有，为了避免单独控制而进行统一控制时，变成在最后的地址输入完成之后开始写入，因此在tWR+tRP之间很难进行上述2)中所期望的写入动作。
非专利文献：ウ一·ヨン·チョ(Woo Yeong Cho)他、「ア0.18μm3.0v 64Mb ノン·ボラタイル フエ一ズ·トランジション ランダム·アクセス メモリ(A 0.18μm 3.0v 64Mb Non-VolatilePhase-Transition Random-Access Memory(PRAM))」、2004 アイ·イ一·イ一·イ一 インタナショナル ソリッド·ステ一ト サ一キッツ コンフアレンス(2004 IEEE International Solid-State Circuits Conference)ISSCC 2004/SESSION 2/NON-VOLATILE MEMORY/2.1、2004年2月16日。
专利文献1：特开平8-45277号公报；
专利文献2：特许第2888201号说明书。
发明内容
为了解决上述课题，针对相变化元件的元件特性的限制，本发明提出了应用后写方式来进行相变化存储器的写入的方法。
有关本发明的一种半导体存储装置的写入方法，是向位线和字线的交叉部所具有的、含可编程电阻元件的存储单元的写入方法。该方法是，将随付写入请求的写地址及写数据分别暂时保管于写地址寄存器和数据寄存器中，直到下一个写入请求为止分别保持写地址及写数据，下一个写入请求到来，随附该写入请求的写地址存放于地址寄存器中，比较地址寄存器中的地址和写地址寄存器中的地址是否一致，若一致，则将下一个写入请求随附的数据写入数据寄存器，所不一致，则根据当前写地址寄存器中的地址将当前数据寄存器中的数据写入存储器，并将随附下一个写入请求的地址和数据分别写入写地址寄存器和数据寄存器；读出由与所述写地址对应的存储单元保持的写入数据，根据由所述写数据和所述写入数据产生的比较结果来控制对所述存储单元写所述写数据。
关于第1展开状态的写入方法，可以进行保持在地址寄存器中的地址和由新的写入请求所输入的地址的比较，根据比较结果进行向存储单元的写入控制。
关于第2展开状态的写入方法，可以在写入控制中，进行输入的地址所对应的存储单元的读取，将该存储单元中被写入的数据和数据寄存器的值进行比较。
关于第3展开状态的写入方法，写入可以包括：第1写入周期，其使电阻元件从第1状态变化为第2状态；和第2写入周期，其使电阻元件从第2状态变化为第1状态。
关于第4展开状态的写入方法，可以进行如下控制：将写地址和更新数据分别储存在写地址寄存器和数据寄存器中，比较存储单元的写入内容和更新数据，在仅将处于第1状态的存储单元暂时设为第2状态之后，进行仅第1状态所对应的更新数据的写入。
关于第5展开状态的写入方法，可以随付第1写入请求施行第1写入周期，检知有跟随在第1写入请求之后的第2写入请求，施行第2写入周期。
关于第6展开状态的写入方法，可以与第2写入周期的施行并行，将输入的新的地址及数据分别储存在写地址寄存器及数据寄存器中。
关于第7展开状态的写入方法，可以在有读取请求时，比较保持在写地址寄存器中的地址和读取请求所对应的地址，进行读取控制。
关于第8展开状态的写入方法，可以当保持在写地址寄存器中的地址和读取请求所对应的地址一致时，读取保持在数据寄存器中的数据。
有关本发明的一种半导体存储装置，具有：存储单元阵列，其位于位线和字线的交叉部，具有含可编程电阻元件的存储单元；地址寄存器，其暂时保持由外部输入的地址；写地址寄存器，其随付写入请求，输入保持在地址寄存器中的地址并予以保持；和数据寄存器，其保持随付写入请求的写数据，根据跟随在写入请求之后的下一个写入请求，将保持在数据寄存器中的数据写入到根据保持在写地址寄存器中的地址所选择的存储单元阵列中的存储单元中。
关于第1展开状态的半导体存储装置，还可以具有：读比较器，其比较保持在地址寄存器中的地址和保持在写地址寄存器中的地址；和多路复用电路，其基于读比较器输出的一致结果，选择存储单元的输出和数据寄存器的输出，随付读取请求保持在地址寄存器中的地址，当与保持在写地址寄存器中的地址一致时，将数据寄存器的输出设置为对应读取请求的输出数据。
关于第2展开状态的半导体存储装置，可以还包括写入控制机构，其实施使电阻元件从第1状态变化为第2状态的第1写入周期，和将电阻元件从第2状态变化为第1状态的第2写入周期。
关于第3展开状态的半导体存储装置，写入控制机构可以随付第1写入请求施行第1写入周期，检知有跟随在第1写入请求之后的第2写入请求，施行第2写入周期。
关于第4展开状态的半导体存储装置，可以与第2写入周期的施行并行，将输入的新的地址及数据分别储存在写地址寄存器及数据寄存器中。
关于第5展开状态的半导体存储装置，可以是第1状态中的电阻元件的电阻值比第2状态中的电阻元件的电阻值高。
关于第6展开状态的半导体存储装置，可以是第1状态中的电阻元件的电阻值比第2状态中的电阻元件的电阻值低。
关于第7展开状态的半导体存储装置，电阻元件可以包含在第1、第2状态间相变化的材料。
关于第8展开状态的半导体存储装置，电阻元件可以被按照下述方式编程，即相变化材料在第1状态中为结晶状态，在第2状态中为非晶体状态。
关于第9展开状态的半导体存储装置，电阻元件可以被按照下述方式编程，即相变化材料在第1状态中为非晶体状态，在第2状态中为结晶状态。
根据本发明，应用后写方式，缩短实际写入时间，并且可以缓解向存储单元访问所对应的地址，构成对同步DRAM接口互换性高的半导体存储装置。
有关本发明的实施方式的半导体存储装置，在存储单元阵列中具有在位线和字线的交叉部所具有的、含相变化元件的存储单元。将随付写入请求的写地址和数据分别暂时保持在写地址寄存器和数据寄存器中，在该写入请求的周期中并不进行向存储单元阵列的写入。然后，在产生了下一个写入请求时刻，将保持的数据写入存储单元阵列中。此时，设置复位周期和置位周期两个写入周期。然后，比较存储单元的写入内容与更新数据，在仅将置位单元暂时复位(非晶体化、高电阻化)之后，仅进行置位(结晶化、低电阻化)数据的写入。通过采取这样的写入方法，关于与DRAM相比需要很长写入时间的相变化存储器，可以缩短实际写入时间，构成对同步DRAM接口互换性高的半导体存储装置。
另外，像这样的半导体存储装置，可以防止对同一存储单元的同一多余写入(重复写入)。即，即便连续发生同一地址数据的读取/写入等部分性访问时，由于变成了由数据寄存器的访问，可以不直接进行向存储单元的写入/读取而缓解了多余的地址，能够谋求保存特性的提高。
附图说明
图1是表示有关本发明的第1实施例的半导体存储装置的构成的框图。
图2是有关本发明的第1实施例的写入/读取的流程图。
图3是有关本发明的第1实施例的半导体存储装置的写入的时序图。
图4是表示有关本发明的第2实施例的半导体存储装置的构成的框图。
图5是有关本发明的第2实施例的半导体存储装置的写入的时序图。
图6是表示写入/读取时的现有的相变化元件的电阻值的变化的图。
图7是表示写入/读取时的现有的相变化元件的电阻值的变化/分布的图。
图8是现有的半导体存储装置的写入的时序图。
图中：11-地址寄存器，12-写时钟发生电路，13-写控制电路，14、14a-数据寄存器，15、15a-写地址寄存器，16-读比较器，17、19-多路复用电路，18-存储单元阵列，20-输出寄存器，21-缓存器，22-写地址缓存器，23-数据缓存器。
具体实施方式
(实施例1)
下面，应用到实施例，参照附图进行详细说明。
图1是表示有关本发明的第1实施例的半导体存储装置的构成的框图。图1中，半导体存储装置由地址寄存器11、写时钟发生电路12、写控制电路13、数据寄存器14、写地址寄存器15、读比较器16、多路复用电路(多路复用器、MUX)17、19、存储单元阵列18、输出寄存器20和缓存器21构成。另外，存储单元阵列18包括在未图示的位线和字线的交叉部具备的相变化元件的存储单元。
地址寄存器11，从外部地址端子AD接受成为写入对象的存储单元的地址后进行保持，并输出给写地址寄存器15。写地址寄存器15暂时储存写地址。写时钟发生电路12控制写地址寄存器15和地址寄存器11的动作时序。多路复用电路17被写控制电路13所控制，多路复用(选择)从写地址寄存器15和地址寄存器11输出的地址信息，并对存储单元阵列18进行写地址的输出。
由外部端子I/O输入的向成为写入对象的存储单元写入的输入数据，暂时保持在数据寄存器14中，并输出给存储单元阵列18的输入Data in和多路复用电路19。存储单元阵列18由写控制电路13所控制，根据由多路复用电路17输出的地址，将由数据寄存器14输出的数据写入成为对象的存储单元。
读比较器16输入地址寄存器11和写地址寄存器15的输出后产生比较信号。多路复用电路19接受由读比较器16输出的比较信号，切换存储单元阵列18的输出Data Out和数据寄存器14的输出，输出给输出寄存器20。输出寄存器20被写时钟发生电路12所控制，输入多路复用电路19的输出，并经缓存器21输出给外部端子I/O。
接着，说明后写(late write)动作。根据写入请求，输入成为对象的存储单元的地址和数据时，暂时保持在地址寄存器11中的地址数据，由写时钟发生电路12储存在写地址寄存器15中。另外，写数据由外部端子I/O输入，并暂时保持在数据寄存器14中、输入给存储单元阵列的Datain和多路复用电路19，此时并不进行向存储单元阵列18的写入。当根据其后的写入请求有了新的地址输入时，根据以前被保持的写地址寄存器15的地址数据，数据寄存器14的写数据被写入存储单元阵列18中。同时，新的地址和数据被分别储存在写地址寄存器15和数据寄存器14中，此时，并不进行向该新地址所对应的存储单元阵列18的写入。
接着当产生读取请求时，读比较器16判断保持在地址寄存器11和写地址寄存器15中的地址的值是否是同一地址。如果是同一地址，则数据由数据寄存器14经多路复用电路19送给输出寄存器20，进行外部数据输出(被称为Hit读)。如果是不同地址，则访问对应地址寄存器11的值的存储单元阵列18中的存储单元，进行从Data Out读取的动作。
如上所述，在后写方法中，暂时保持随付写入请求的写地址及数据，在该写入请求的周期中并不进行向存储单元阵列18的写入。然后，在产生下一个写入请求时，进行将所保持的数据向存储单元阵列18写入的动作。
下面，说明写入/读取动作的详细情况。图2是有关本发明的第1实施例的写入/读取的流程图。
首先，说明写入动作。在步骤S1中，对半导体存储装置输入ACT命令。然后，由未图示的控制电路，半导体存储装置被设定为动作模式。
在步骤S2中，将存储单元阵列的行地址置位。
在步骤S3中，输入写命令(WRIT)。
在步骤S4中，将存储单元阵列的列地址置位。行地址和列地址被保持在地址寄存器中。
在步骤S5中，比较地址寄存器和写地址寄存器中的内容，如果一致前进至步骤S9，如果不一致前进至步骤S6。
在步骤S6中，由数据寄存器参考数据。
在步骤S7中，判断参考的数据是否为“置位”(结晶化、低电阻化)，如果为“置位”则前进至步骤S8，如果不是“置位”则前进至步骤S9。
在步骤S8中，向由行地址和列地址所指定的存储单元写入“置位”。
在步骤S9中，开放数据寄存器、地址寄存器，前进至步骤S11。
在步骤S11中，写地址寄存器中对写地址置位，数据寄存器中对写数据置位。
在步骤S12中，等待时间tWR。
在步骤S13中，进行预充电。
在步骤S14中，从存储单元读取对应写地址的数据。
在步骤S15中，判断所读取的数据是否为“置位”。如果为“置位”，则前进至步骤S16，如果不是“置位”，则前进至步骤S17。
在步骤S16中，向相应存储单元写入“复位”(非晶体化、高电阻化)。
在步骤S17中，结束写入动作。然后，再次进行写入动作时，前进至步骤S1，进行读取动作时，前进至步骤S21。
接着，进行读取动作的说明。在步骤S21中，输入ACT命令。
在步骤S22中，将存储单元阵列的行地址置位。
在步骤S23中，输入读命令。
在步骤S24中，将存储单元阵列的列地址置位。行地址和列地址被保持在地址寄存器中。
在步骤S25中，比较地址寄存器和写地址寄存器中的内容，如果一致(Hit)前进至步骤S26，如果不一致前进至步骤S27。
在步骤S26中，访问数据寄存器，读取数据，前进至步骤S28。
在步骤S27中，访问存储单元、读取数据。
在步骤S28中，转送读取的数据给输出寄存器。
在步骤S29中，输出数据。
下面，说明如上所述动作的半导体存储单元的写入的时序。图3是有关本发明的第1实施例的半导体存储装置的写入的时序图。为了说明，半导体存储装置相当于SDRAM，作为其规格，设1CLK＝10ns、tRDC＝20ns、tWR＝2CLK、tRP＝30ns、最低脉冲串长度(burst length)BL＝4，另外假定相变化元件的复位时间(高电阻化、非晶体化)＝20ns、置位时间(低电阻化、结晶化)＝50ns。
首先，刚开始时如图8所示，假定为现有的SDRAM的情况。当产生写入请求、进行实时写入时，(读取时间+与写数据的比较)+复位时间+置位时间，为2CL(20ns)+20ns+50ns＝90ns左右。另一方面，从最终地址输入到写入结束所需要的时间，为tWR+tRP＝2CL(20ns)+30ns＝50ns左右，很显然并不能满足技术规格。
相对于此，按照本发明，如图3所示，首先从输入激活命令ACT开始、在tRCD后，与写命令WRIT同时写入，地址A被置位。这里，比较地址与写地址寄存器的值。如果相同，开放寄存器(14、15)，接着如A0、A1那样在写地址寄存器和数据寄存器中分别置位各数据。当结束了最终地址及数据输入、tWR后tRP＝30ns以内，暂且读取写入请求地址的数据(图3的A存储单元读取)、如果读取的数据为置位(为数据1)，则仅将该单元进行写入为复位(为数据0)(图3的数据比较、A Reset写入)。即，对发生了写入请求的存储单元，防止同一数据写入的同时，暂且进行配合为复位状态。
另外，这里，也可以考虑配合为置位状态，但考虑到tRP则由于假定的技术规格中，出现破坏规格，另外也保证不了一般性的SDRAM互换性，因此并不采用。当然如果规格允许，可以设为置位状态。
这里，有写入请求的存储单元，成为复位状态，有写入请求的地址及数据，分别是保持在写地址寄存器和数据寄存器的状态。在此产生读取请求时，比较输入的地址和地址寄存器的值，如果相同则访问数据寄存器，将数据转送给输出寄存器，进行数据输出(Hit读)。另外，如果不同，则依照基于输入的地址，访问存储单元，向输出寄存器转送数据后，进行数据输出。
如果输入下一个写入请求，进行新的地址B与写地址寄存器的值的比较。这里，由于与上一次的地址不同，参照写地址寄存器的值，进行向相应存储单元的写入准备。接着参考数据寄存器的值，在仅将数据为1(置位)的部分进行置位写入的同时(图3的A的Set写入)，开放地址及数据寄存器，将新的地址及数据B0、B1、B2……依次储存到地址及数据寄存器(图3的B寄存器写入)。
在输入最终地址及数据B3、写恢复tWR之后，与上述A Set写入结束的同时，选择现在输入地址B所对应的存储单元，暂且读取写入请求地址的数据(图3的B读取存储单元)。读取的数据如果为置位(为数据1)，则仅将该单元进行写入为复位(为数据0)。然后，直到有下一个写入请求，将数据保持在数据寄存器中，根据写入请求仅将数据1(置位)的部分进行置位写入。这里的置位写入，由于要50ns，如果BL＝4则从写入请求到tWR为止之间有50ns，因此完全可以隐蔽进行写入。
另外，即便只是局部反复产生写入/读取请求时，由于并不向存储单元自身进行写入、而是向寄存器的更新/读取，因此可以大幅度缓解对存储单元的压力。
如上所述，起因于相变化元件的限制的写入方法中，应用后写方式，将写地址和数据储存在写地址寄存器和数据寄存器中，设置复位周期和置位周期这两个写入周期，比较存储单元的写入内容和更新数据，在仅将置位单元暂时复位(非晶体化)之后，通过仅进行置位(结晶化)数据的写入，可以防止对同一存储单元的同一多余写入。即，即使是在连续发生同一地址数据的读取/写入等局部性访问情况下，由于是数据寄存器的访问，而不是直接对存储单元进行写入/读取，因此可以缓解对存储单元的压力。
(实施例2)
图4是表示有关本发明的第2实施例的半导体存储装置的构成的框图。比较图4和图1可知有如下不同，即：在写地址寄存器15a和地址寄存器11之间设置了写地址缓存器22，在数据寄存器14a和I/O之间设置了数据缓存器23，分别由写时钟发生电路12来控制。其他方面，在图4中，与图1相同的符号，代表同一部件，而省略其说明。
图5是有关本发明的第2实施例的半导体存储装置的写入的时序图。参照图4和图5对有关第2实施例的半导体存储装置的动作进行说明。首先在ACT命令后输入写入请求命令WRIT。根据随付该写入请求命令的写入请求地址A，地址及数据A0、A1……被储存在写地址缓存器22和数据缓存器23中。在完成最终地址之后，与写恢复tWR结束同时，将写地址缓存器22的数据转送给写地址寄存器15a进行保持。另外，将数据缓存器23的数据转送至数据寄存器14a进行保持。
当发生下一个写入(下一个ACT命令及WRIT命令)、产生新的地址及数据请求时，首先进行基于写地址寄存器15a和数据寄存器14a的存储单元阵列18的读取(图5的A存储单元读取/数据比较)，将储存在数据寄存器14a中的数据和读取到的数据进行比较。如果读取的数据为置位(为数据1)，则仅将该单元进行写入为复位(为数据0)(图5的A Reset写入)，其后接着仅对基于数据1的地址的存储单元进行置位写入(图5的A Set写入)。
另一方面，新的地址B和数据B0、B1……分别暂时存储在已经成为开放状态的写地址缓存器22和数据缓存器23中。在tWR结束后，将数据转送给写地址寄存器15a和数据寄存器14a中，一直将数据保持到有下一个写入请求为止。关于有其他的读取请求等情况的动作，由于与第1实施例相同而省略说明。
另外，当半导体保持装置为待用状态(standby)或者切断电源时，暂且写入寄存器内容，以完成方式进行切断。
有关第2实施例的半导体存储装置，与第1实施例相比，关于下一个指令下的写入动作，由于一并进行一系列的写入指令序列，因此使存储单元的访问控制变得容易。
Claims (13)
1、一种半导体存储装置的写入方法，是向位线和字线的交叉部所具有的、含可编程电阻元件的存储单元的写入方法，其特征在于，
将随付写入请求的写地址及写数据分别暂时保持于写地址寄存器和数据寄存器中，直到下一个写入请求为止分别保持所述写地址及所述写数据；下一个写入请求到来，随附该写入请求的写地址存放于地址寄存器中，比较地址寄存器中的地址和写地址寄存器中的地址是否一致，若一致，则将下一个写入请求随附的数据写入数据寄存器，所不一致，则根据当前写地址寄存器中的地址将当前数据寄存器中的数据写入存储器，并将随附下一个写入请求的地址和数据分别写入写地址寄存器和数据寄存器；
读出由与所述写地址对应的存储单元保持的写入数据，根据由所述写数据和所述写入数据产生的比较结果来控制对所述存储单元写所述写数据。
2、根据权利要求1所述的半导体存储装置的写入方法，其特征在于，
进行保持在所述地址寄存器中的地址和由新的写入请求所输入的地址的比较，根据比较结果进行向存储单元的写入控制。
3、根据权利要求1所述的半导体存储装置的写入方法，其特征在于，
写入中可以包括：第1写入周期，其使所述电阻元件从第1状态变化为第2状态；和第2写入周期，其使所述电阻元件从所述第2状态变化为所述第1状态。
4、根据权利要求3所述的半导体存储装置的写入方法，其特征在于，
控制写入，以使在将写地址和更新数据分别储存在所述写地址寄存器和所述数据寄存器中，比较存储单元的写入内容和所述更新数据，以及在仅将处于所述第1状态的存储单元暂时设为所述第2状态之后，仅进行所述第1状态所对应的更新数据的写入。
5、根据权利要求3所述的半导体存储装置的写入方法，其特征在于，
随付第1写入请求，施行所述第1写入周期，检知有跟随在所述第1写入请求之后的第2写入请求，施行所述第2写入周期。
6、根据权利要求5所述的半导体存储装置的写入方法，其特征在于，
与所述第2写入周期的施行并行，将输入的新的地址及数据分别储存在所述写地址寄存器及所述数据寄存器中。
7、根据权利要求1所述的半导体存储装置的写入方法，其特征在于，
当在所述写入请求和所述下一个写入请求之间有读取请求时，根据由所述写地址和随付所述读取请求的读地址产生的比较结果来控制读取。
8、根据权利要求7所述的半导体存储装置的写入方法，其特征在于，
当所述写地址和所述读地址一致时，输出保持在所述数据寄存器中的所述写数据作为读数据。
9、根据权利要求3所述的半导体存储装置的写入方法，其特征在于，
所述第1状态中的所述电阻元件的电阻值，比所述第2状态中的所述电阻元件的电阻值高。
10、根据权利要求3所述的半导体存储装置的写入方法，其特征在于，
所述第1状态中的所述电阻元件的电阻值，比所述第2状态中的所述电阻元件的电阻值低。
11、根据权利要求3、9、10中任一项所述的半导体存储装置的写入方法，其特征在于，
所述电阻元件包含在第1、第2状态间相变化的材料。
12、根据权利要求11所述的半导体存储装置的写入方法，其特征在于，
所述电阻元件被按照下述方式编程，即所述相变化材料在所述第1状态中为结晶状态，在所述第2状态中为非晶体状态。
13、根据权利要求11所述的半导体存储装置的写入方法，其特征在于，
所述电阻元件被按照下述方式编程，即所述相变化材料在所述第1状态中为非晶体状态，在所述第2状态中为结晶状态。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005031922A JP4273087B2 (ja) | 2005-02-08 | 2005-02-08 | 半導体記憶装置およびその書込み方法 |
| JP2005031922 | 2005-02-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1819054A CN1819054A (zh) | 2006-08-16 |
| CN100590731C true CN100590731C (zh) | 2010-02-17 |
Family
ID=36914191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610006687A Expired - Fee Related CN100590731C (zh) | 2005-02-08 | 2006-02-08 | 半导体存储装置的写入方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7391643B2 (zh) |
| JP (1) | JP4273087B2 (zh) |
| CN (1) | CN100590731C (zh) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4646634B2 (ja) * | 2005-01-05 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4273087B2 (ja) * | 2005-02-08 | 2009-06-03 | エルピーダメモリ株式会社 | 半導体記憶装置およびその書込み方法 |
| JP4328796B2 (ja) | 2006-10-31 | 2009-09-09 | エルピーダメモリ株式会社 | 半導体記憶装置及びその書き込み制御方法 |
| JP2008204581A (ja) * | 2007-02-22 | 2008-09-04 | Elpida Memory Inc | 不揮発性ｒａｍ |
| KR100819061B1 (ko) * | 2007-03-06 | 2008-04-03 | 한국전자통신연구원 | 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법 |
| US7579616B2 (en) * | 2007-04-10 | 2009-08-25 | International Business Machines Corporation | Four-terminal programmable via-containing structure and method of fabricating same |
| KR101469831B1 (ko) * | 2007-04-30 | 2014-12-09 | 삼성전자주식회사 | 향상된 읽기 성능을 갖는 멀티-레벨 상변환 메모리 장치 및그것의 읽기 방법 |
| CN100499557C (zh) * | 2007-06-18 | 2009-06-10 | 中兴通讯股份有限公司 | 一种寻址控制器件及使用该器件进行寻址的方法 |
| KR100919556B1 (ko) * | 2007-08-10 | 2009-10-01 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 |
| KR20090086816A (ko) | 2008-02-11 | 2009-08-14 | 삼성전자주식회사 | 상변화 메모리 장치, 그것의 기록 방법, 그리고 그것을포함하는 시스템 |
| US7719908B1 (en) * | 2007-12-21 | 2010-05-18 | Cypress Semiconductor Corporation | Memory having read disturb test mode |
| US7660152B2 (en) * | 2008-04-30 | 2010-02-09 | International Business Machines Corporation | Method and apparatus for implementing self-referencing read operation for PCRAM devices |
| US8134857B2 (en) * | 2008-06-27 | 2012-03-13 | Macronix International Co., Ltd. | Methods for high speed reading operation of phase change memory and device employing same |
| WO2011080771A1 (en) * | 2009-12-29 | 2011-07-07 | Marco Ferrario | Timing violation handling in a synchronous interface memory |
| US8467238B2 (en) * | 2010-11-15 | 2013-06-18 | Macronix International Co., Ltd. | Dynamic pulse operation for phase change memory |
| JP5756622B2 (ja) * | 2010-11-30 | 2015-07-29 | 株式会社日立製作所 | 半導体装置 |
| US8806263B2 (en) * | 2011-08-26 | 2014-08-12 | Micron Technology, Inc. | Methods and apparatuses including a global timing generator and local control circuits |
| CN102831929B (zh) * | 2012-09-04 | 2015-07-22 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器的读写转换系统及方法 |
| TW201417102A (zh) * | 2012-10-23 | 2014-05-01 | Ind Tech Res Inst | 電阻式記憶體裝置 |
| CN104517640B (zh) * | 2013-09-30 | 2017-08-25 | 华为技术有限公司 | 一种相变内存管理方法和装置 |
| WO2015170550A1 (ja) * | 2014-05-09 | 2015-11-12 | ソニー株式会社 | 記憶制御装置、記憶装置、および、その記憶制御方法 |
| CN105702289B (zh) * | 2016-02-16 | 2019-11-05 | 江苏时代全芯存储科技有限公司 | 一种相变存储器的写入电路和写入方法 |
| US10157650B1 (en) * | 2017-07-26 | 2018-12-18 | Micron Technology, Inc. | Program operations in memory |
| KR20190047451A (ko) * | 2017-10-27 | 2019-05-08 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치를 구비한 반도체 메모리 시스템 및 그 구동 방법 |
| CN112289352B (zh) * | 2019-07-25 | 2023-10-03 | 上海磁宇信息科技有限公司 | 具有ecc功能的mram系统及其操作方法 |
| CN112949235B (zh) * | 2021-04-16 | 2022-07-12 | 山东高云半导体科技有限公司 | 电子设备的配置方法、装置、处理器及存储介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1357891A (zh) * | 2000-12-04 | 2002-07-10 | 富士通株式会社 | 半导体存储器及其存取方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3170146B2 (ja) | 1994-07-29 | 2001-05-28 | 株式会社東芝 | 半導体記憶装置 |
| JP2888201B2 (ja) | 1996-07-30 | 1999-05-10 | 日本電気株式会社 | 半導体メモリ集積回路 |
| US6044429A (en) * | 1997-07-10 | 2000-03-28 | Micron Technology, Inc. | Method and apparatus for collision-free data transfers in a memory device with selectable data or address paths |
| KR100287188B1 (ko) * | 1999-04-06 | 2001-04-16 | 윤종용 | 데이터 처리속도 및 데이터 입출력핀의 효율을 향상시킬 수 있는 반도체 메모리장치 및 이의 독출기입 제어방법 |
| WO2001061503A1 (en) | 2000-02-16 | 2001-08-23 | Fujitsu Limited | Nonvolatile memory |
| JP2002244920A (ja) * | 2001-02-15 | 2002-08-30 | Oki Electric Ind Co Ltd | Ｄｒａｍインターフェース回路 |
| KR100389038B1 (ko) * | 2001-03-23 | 2003-06-25 | 삼성전자주식회사 | 레이트 라이트 기능을 갖는 동기형 에스램 장치 |
| AU2002326868A1 (en) | 2002-09-11 | 2004-04-30 | Ovonyx, Inc. | Programming a phase-change material memory |
| JP2004206850A (ja) | 2002-10-31 | 2004-07-22 | Toshiba Corp | 半導体記憶装置 |
| JP4254293B2 (ja) | 2003-03-25 | 2009-04-15 | 株式会社日立製作所 | 記憶装置 |
| JP4325275B2 (ja) * | 2003-05-28 | 2009-09-02 | 株式会社日立製作所 | 半導体装置 |
| JP4646634B2 (ja) * | 2005-01-05 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4273087B2 (ja) * | 2005-02-08 | 2009-06-03 | エルピーダメモリ株式会社 | 半導体記憶装置およびその書込み方法 |
-
2005
- 2005-02-08 JP JP2005031922A patent/JP4273087B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-27 US US11/340,623 patent/US7391643B2/en not_active Expired - Fee Related
- 2006-02-08 CN CN200610006687A patent/CN100590731C/zh not_active Expired - Fee Related
-
2008
- 2008-06-13 US US12/213,051 patent/US7800940B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1357891A (zh) * | 2000-12-04 | 2002-07-10 | 富士通株式会社 | 半导体存储器及其存取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4273087B2 (ja) | 2009-06-03 |
| JP2006221691A (ja) | 2006-08-24 |
| US7800940B2 (en) | 2010-09-21 |
| US20060190672A1 (en) | 2006-08-24 |
| CN1819054A (zh) | 2006-08-16 |
| US20080253169A1 (en) | 2008-10-16 |
| US7391643B2 (en) | 2008-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100590731C (zh) | 半导体存储装置的写入方法 | |
| US8218360B2 (en) | Phase-change and resistance-change random access memory devices and related methods of performing burst mode operations in such memory devices | |
| CN100530423C (zh) | 存储器装置 | |
| JP4328796B2 (ja) | 半導体記憶装置及びその書き込み制御方法 | |
| US8644061B2 (en) | Variable resistance memory device performing program and verification operation | |
| JP5285714B2 (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
| CN101211657A (zh) | 半导体存储装置及其写入控制方法 | |
| EP1835508B1 (en) | Pram and associated operation method and system | |
| CN100485807C (zh) | 半导体存储器设备 | |
| US7944764B1 (en) | Writing to non-volatile memory during a volatile memory refresh cycle | |
| US7755952B2 (en) | Semiconductor memory device and writing control method thereof | |
| US9558799B2 (en) | Timing violation handling in a synchronous interface memory | |
| US7710790B2 (en) | Semiconductor memory device and write control method thereof | |
| CN102270498A (zh) | 一种低功耗相变存储器及其写操作方法 | |
| EP3509067B1 (en) | Management method of real-time access to a differential memory, differential memory, and electronic system including the differential memory | |
| US8116154B2 (en) | Semiconductor memory device with a write control circuit commonly provided for a plurality of pages | |
| JP5647722B2 (ja) | 半導体装置 | |
| CN109461466A (zh) | 具有减小的芯片尺寸的电阻性存储器器件及其操作方法 | |
| KR20190102870A (ko) | 기입 레이턴시를 줄일 수 있는 저항성 메모리 장치의 동작 방법 | |
| CN102890963A (zh) | 一种非易失性随机存储器及其操作方法 | |
| KR20170112783A (ko) | 반도체 장치 및 이를 포함하는 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: ELPIDA MEMORY, INC. Free format text: FORMER NAME: ELPIDA MEMORY INC. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Tokyo, Japan Patentee after: Nihitatsu Memory Co., Ltd. Address before: Tokyo, Japan Patentee before: Elpida Memory Inc. |
|
| ASS | Succession or assignment of patent right |
Owner name: PS4 LASCO CO., LTD. Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD. Effective date: 20130905 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130905 Address after: Luxemburg Luxemburg Patentee after: ELPIDA MEMORY INC. Address before: Tokyo, Japan Patentee before: Nihitatsu Memory Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100217 Termination date: 20160208 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |