CN104464792A - 地址检测电路及包括其的存储器 - Google Patents

地址检测电路及包括其的存储器 Download PDF

Info

Publication number
CN104464792A
CN104464792A CN201410214611.6A CN201410214611A CN104464792A CN 104464792 A CN104464792 A CN 104464792A CN 201410214611 A CN201410214611 A CN 201410214611A CN 104464792 A CN104464792 A CN 104464792A
Authority
CN
China
Prior art keywords
address
storage element
value
stored
computing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410214611.6A
Other languages
English (en)
Other versions
CN104464792B (zh
Inventor
周珉镐
权奇昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104464792A publication Critical patent/CN104464792A/zh
Application granted granted Critical
Publication of CN104464792B publication Critical patent/CN104464792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种地址检测电路包括：第一至第N地址储存单元，其适用于储存地址；第一至第N计算单元，每个计算单元适用于在将地址储存在地址储存单元当中的对应地址储存单元中或输入有储存在对应地址储存单元中的地址时执行计数操作；控制单元，其适用于将输入地址顺序地储存在地址储存单元中，且在地址储存单元每个都储存地址时将输入地址储存在地址储存单元当中的选定地址储存单元中；以及检测单元，其适用于基于计算单元的输出而检测储存在地址储存单元中的地址当中被输入了参考数目的次数或更多次的地址。

Description

地址检测电路及包括其的存储器
相关申请的交叉引用
本申请要求2013年9月25日提交的韩国专利申请第10-2013-0113882号的优先权，其全部内容以全文引用的方式并入本文中。
技术领域
本发明的示例性实施例涉及半导体设计技术，更具体而言，涉及一种地址检测电路、一种存储器及一种存储系统。
背景技术
随着存储器的集成度增加，存储器(诸如动态随机存取存储器“DRAM”)中包括的字线之间的空间减小。由于字线之间的减小空间，相邻的字线之间的耦合效应增加。因此，当存储器的特定字线在刷新操作之间被激活了过多次或频繁地被激活时，与相邻于该特定字线的字线连接的存储器单元的数据可能劣化。此现象称为字线干扰或行打击(row hammer)。由于字线干扰，即使在待刷新的存储器单元的保持时间之内，存储器储器单元的数据也可能劣化。
图1是说明存储器中包括的单元阵列的一部分的图，以用于描述字线干扰。
在图1中，BL及BL+1表示位线，WLK-1、WLK及WLK+1表示顺序地安置于单元阵列内的三个字线。在字线WLK-1、WLK及WLK+1当中，具有“HIGH_ACT”的WLK对应于频繁激活字线、高激活字线或具有大的激活数目的字线(即以高频率被激活)，且WLK-1及WLK+1对应于与频繁激活字线WLK相邻安置的相邻字线。此外，CELL_K-1、CELL_K及CELL_K+1分别表示连接至字线WLK-1、WLK及WLK+1的存储器单元。存储器单元CELL_K-1、CELL_K及CELL_K+1分别包括单元晶体管TR_K-1、TR_K及TR_K+1以及单元电容器CAP_K-1、CAP_K及CAP_K+1。
当激活或预充电(即，去激活)频繁激活字线WLK时，相邻字线WLK-1及WLK+1的电压由于频繁激活字线WLK与相邻字线WLK-1及WLK+1之间所产生的耦合效应而增加或减小。因此，充入单元电容器CAP_K-1及CAP_K+1中的电荷量受到影响，使得储存在存储器单元CELL_K-1及CELL_K+1中的数据可能劣化。
此外，当字线在激活状态与预充电状态之间切换时产生的电磁波将电子引入至与相邻字线相连的存储器单元所包括的单元电容器中或使电子从所述单元电容器放电，由此使存储器单元的数据劣化。
发明内容
本发明的各种实施例针对一种地址检测电路及一种存储器以及一种存储系统，所述地址检测电路可通过将储存用以检测频繁激活字线的地址的数目最小化而减小电路面积。
本发明的其它实施例针对一种地址检测电路及一种存储器以及一种存储系统，所述地址检测电路可刷新与频繁激活字线相邻安置的相邻字线，由此防止由于字线干扰所致的数据劣化。
在本发明的实施例中，一种地址检测电路可包括：第一至第N地址储存单元，其适用于储存地址；第一至第N计算单元，每个计算单元适用于在将地址储存在地址储存单元当中的对应地址储存单元中或输入有储存在对应地址储存单元中的地址时执行计数操作；控制单元，其适用于将输入地址顺序地储存在地址储存单元中，且在所有的地址储存单元每个都储存地址时将输入地址储存在地址储存单元当中的选定地址储存单元中；及检测单元，其适用于基于计算单元的输出而检测储存在地址储存单元中的地址当中的被输入了参考数目的次数或更多次的地址。
在本发明的实施例中，一种存储器可包括：第一至第N字线，每个字线连接至一个或更多个存储器单元；地址检测单元，其包括第一至第N地址储存单元，且适用于在激活操作期间将输入地址顺序地储存在地址储存单元中、通过在将地址储存在地址储存单元中或输入有所储存的地址时执行计数操作而产生第一至第N计算值、在所有的地址储存单元每个都储存地址时将输入地址储存在选定地址储存单元中、且基于计算值而检测被输入了参考数目的次数或更多次的地址；及控制单元，其适用于响应于在设定周期输入的刷新命令而顺序地刷新字线，且在由地址检测单元检测到地址时响应于刷新命令而刷新与由地址检测单元所检测到的地址相对应的字线相邻的一个或更多个字线。
在本发明的实施例中，一种存储系统可包括：存储器，其包括每个都连接至一个或更多个存储器单元的第一至第N字线，且适用于在激活操作期间储存及激活字线当中的对应于输入地址的字线、在刷新操作期间顺序地刷新字线、且在目标刷新操作期间刷新由输入地址选择的字线；地址检测电路，其包括第一至第N地址储存单元，且适用于在激活操作期间将输入地址顺序地储存在地址储存单元中、通过在将地址储存在地址储存单元中或输入所储存的地址时进行计数而产生第一至第N计算值、在所有的地址储存单元每个都储存地址时将输入地址储存在选定地址储存单元中、且基于计算值而检测被输入了参考数目的次数或更多次的地址；及存储器控制器，其适用于在激活操作期间将激活命令传输至存储器、在刷新操作期间将刷新命令传输至存储器、且在目标刷新操作期间将激活命令、预充电命令及所检测到的地址传输至存储器。
N可等于或大于通过将在设定周期期间执行的激活操作的总数目除以参考数目而获得的值。
地址检测电路可被包括在存储器或存储器控制器中。
当所有的地址储存单元每个都储存地址且输入有与储存在地址储存单元中的地址不同的地址时，地址检测电路在最小计算值为计算值当中的最小值的情况下从计算值减去最小计算值、通过累加最小计算值而产生累加值、选择对应于计算值当中的最小计算值的地址储存单元，且地址检测电路检测储存在地址储存单元当中的对应计算值与累加值的总和等于或大于对应于参考数目的参考值的地址储存单元中的地址。
当所有的地址储存单元每个都储存地址时，地址检测电路：从计算值减去单位值；在所有的地址储存单元每个都储存地址时，从储存在其中的值减去单位值，其中所储存的值的初始值为对应于参考数目的参考值；选择地址储存单元当中的对应于等于初始值的计算值的地址储存单元，且地址检测电路检测储存在地址储存单元当中的对应于等于或大于所储存的值的计算值的地址储存单元中的地址。
地址检测电路产生对应于输入地址的总数目的总输入值，且当所有的地址储存单元每个都储存地址时，地址检测电路从计算值减去单位值、产生通过从将总输入值除以设定值而获得的值减去单位值的累加值而获得的参考值、选择地址储存单元当中的对应于等于初始值的计算值的地址储存单元，且检测储存在地址储存单元当中的对应于等于或大于参考值的计算值的地址储存单元中的地址。
附图说明
图1是说明存储器中包括的单元阵列的一部分的图，以用于描述字线干扰；
图2是说明根据本发明的实施例的地址检测电路的框图；
图3是说明根据本发明的实施例的地址检测电路的框图；
图4是用于描述图3中所示的地址检测电路的操作的图；
图5是说明根据本发明的实施例的地址检测电路的框图；
图6是用于描述图5中所示的地址检测电路的操作的图；
图7是说明根据本发明的实施例的地址检测电路的框图；
图8是用于描述图7中所示的地址检测电路的操作的图；
图9是说明根据本发明的实施例的存储器的框图；以及
图10是说明根据本发明的实施例的存储系统的框图。
具体实施方式
下面将参照附图更详细地描述各种实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并将向本领域技术人员充分地传达本发明的范围。在本公开中，附图标记直接对应于本发明的不同附图与实施例中的相似部分。也应当注意的是，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要未在句中特意提及，单数形式可以包括复数形式。
在以下描述中，频繁激活字线或目标行可表示激活数目满足设定条件的字线，频繁输入地址可表示对应于频繁激活字线的地址。
图2是说明根据本发明的实施例的地址检测电路的框图。
如图2中所示，地址检测电路可包括第一地址储存单元210_1至第N地址储存单元210_N、第一计算单元220_1至第N计算单元220_N、控制单元230及检测单元240。地址检测电路可对储存在每个地址储存单元中的地址与输入命令IN_CMD一起被输入了多少次进行计数，且检测输入计数数目满足设定条件的地址。
第一地址储存单元210_1至第N地址储存单元210_N中的每个可储存一个地址且输出所储存的地址。第一地址储存单元210_1至第N地址储存单元210_N可产生第一占用信号USE_1至第N占用信号USE_N，且可在地址储存在其中时激活相应的占用信号。第一地址储存单元210_1至第N地址储存单元210_N可分别对应于第一使能信号EN_1至第N使能信号EN_N。当激活输入命令IN_CMD及对应的使能信号时，第一地址储存单元210_1至第N地址储存单元210_N中的每个可储存输入地址IN_ADD。
第一计算单元220_1至第N计算单元220_N可分别对应于第一地址储存单元210_1至第N地址储存单元210_N。当将地址储存在相应的地址储存单元中或输入了储存在相应的地址储存单元中的地址时，第一计算单元220_1至第N计算单元220_N可执行计数操作以分别产生第一计算值CAL_1至第N计算值CAL_N。当激活对应的地址储存单元的使能信号时，第一计算单元220_1至第N计算单元220_N中的每个可使计算值增加单位值，举例而言，“1”。当激活输入命令IN_CMD且对应的地址储存单元的输出等于输入地址IN_CMD时，第一计算单元220_1至第N计算单元220_N中的每个可使计算值增加单位值。
针对此操作，第一计算单元220_1至第N计算单元220_N可分别包括第一比较器221_1至第N比较器221_N以及第一计算器222_1至第N计算器222_N。第一比较器221_1至第N比较器221_N可分别产生第一比较信号CMP_1至第N比较信号CMP_N。当激活输入命令IN_CMD且对应的地址储存单元的输出等于输入地址IN_ADD时，第一比较器221_1至第N比较器221_N中的每个可激活比较信号。第一计算器222_1至第N计算器222_N可分别产生第一计算值CAL_1至第N计算值CAL_N。当激活对应的地址储存单元的使能信号或激活对应的比较信号时，第一计算器222_1至第N计算器222_N中的每个可增加计算值。
第一地址储存单元210_1至第N地址储存单元210_N以及第一计算单元220_1至第N计算单元220_N可分别接收第一复位信号RST_1至第N复位信号RST_N。第一地址储存单元210_1至第N地址储存单元210_N以及第一计算单元220_1至第N计算单元220_N中的每个可在对应的复位信号被激活时复位。
控制单元230可控制输入地址IN_ADD被顺序地储存在第一地址储存单元210_1至第N地址储存单元210_N中。当所有的第一地址储存单元210_1至第N地址储存单元210_N每个都储存地址时，控制单元230可控制输入地址IN_ADD被顺序地储存在第一地址储存单元210_1至第N地址储存单元210_N当中的选定的地址储存单元中。控制单元230可响应于输入命令IN_CMD而在第一地址储存单元210_1至第N地址储存单元210_N当中选择地址储存单元来储存输入地址IN_ADD，且激活对应于选定的地址储存单元的使能信号。
控制单元230可选择与第一占用信号USE_1至第N占用信号USE_N当中的去激活占用信号相对应的地址储存单元。当激活第一至第N比较信号中的任何一个时，控制单元230可去激活第一使能信号EN_1至第N使能信号EN_N。当激活比较信号时，输入地址IN_ADD不必储存在地址储存单元中，这是因为所储存的地址等于输入地址IN_ADD。
当去激活第一占用信号USE_1至第N占用信号USE_N中的两个或更多个占用信号时，控制单元230可选择与去激活占用信号中的领先占用信号相对应的地址储存单元。举例而言，当去激活第二占用信号USE_2、第三占用信号USE_3及第八占用信号USE_8时，控制单元230可选择与去激活占用信号当中的第二占用信号USE_2相对应的第二地址储存单元210_2。因此，当去激活所有的第一占用信号USE_1至第N占用信号USE_N时，控制单元230可顺序地选择第一地址储存单元210_1至第N地址储存单元210_N。当激活所有的第一占用信号USE_1至第N占用信号USE_N时，控制单元230可根据设定条件而选择地址储存单元。下文将参考图3至图8描述设定条件。
当激活检测信号DET时，控制单元230可将与第一比较信号CMP_1至第N比较信号CMP_N当中的激活比较信号相对应的地址储存单元及计算单元初始化。当初始化地址储存单元时，其可表示擦除储存在地址储存单元中的地址且去激活对应的占用信号。当初始化计算单元时，其可表示计算值被设定为初始值，举例而言，对应于“0”的值。初始化的计算单元可重新开始执行计数操作。控制单元230产生第一复位信号RST_1至第N复位信号RST_N。当激活检测信号DET时，控制单元230可激活对应于激活比较信号的复位信号。
检测单元240可基于从第一至第N计算单元输出的第一计算值CAL_1至第N计算值CAL_N而检测储存在第一至第N地址储存单元中的地址当中的被输入了参考次数或更多次的地址。检测单元240可将第一计算值CAL_1至第N计算值CAL_N与参考值REF_VAL进行比较、在第一计算值CAL_1至第N计算值CAL_N中的任何一个等于或大于参考值REF_VAL时激活检测值DET、且将储存在与等于或大于参考值REF_VAL的计算值相对应的地址储存单元中的地址输出作为频繁输入地址DET_ADD。
可通过将设定周期期间输入的地址的总数目除以参考数目而设定地址检测电路中包括的地址储存单元的数目N。这是因为在设定周期期间可被输入等于或大于参考数目的数目的地址的数目，等于或小于通过将总输入数目除以参考数目而获得的值(即，N≥总输入数目/参考数目)。设定周期时段可取决于设计者而不同。当存储器中包括地址检测电路时，设定周期可表示将存储器的单元阵列所包括的所有的第一至第N字线刷新所需的时间“tRFC”。参考数目可取决于设计者而不同。当存储器中包括地址检测电路时，参考数目可表示在设定周期期间字线干扰可影响相邻字线的、字线的激活-预充电操作的数目。
举例而言，当设定周期为64ms时，则在设定周期期间可执行106个激活-预充电操作，即，总输入数目为106。此外，存储器所包括的每个字线可以用如下方式来设计：即使当相邻字线在设定周期期间被激活-预充电1.28×105次时，即，参考数目为1.28×105，连接至字线的存储器单元的数据也不劣化。因此，存储器可检测激活-预充电操作的数目在设定周期期间等于或大于参考数目的字线，且刷新与检测到的字线相邻的字线。此时，可在设定周期期间执行激活-预充电操作比参考数目更多次的字线的数目等于或小于“总输入数目/参考数目”。因此，由于“总输入数目/参考数目”大约为7.8(即，106/11.28×105)，因此在设定周期期间可出现最多七个频繁激活字线。因此，在设定周期期间可储存七个或八个地址以检测所有的频繁激活字线或目标行。
虽然在设定周期期间仅以最多八个地址来对输入的数目计数，但可检测所有的频繁输入地址。当在所有的地址储存单元每个都储存地址的状态中输入新地址时，可取代输入的数目正在被计数的地址当中的较不可能变为频繁输入地址的地址而储存所述新地址。另外，可对所储存的地址被输入了多少次进行计数。将参考图3至图8描述用于选择较不可能变为频繁输入地址的地址的方法。
根据本发明的实施例的地址检测电路可考虑在设定周期期间出现的最大数目的频繁激活字线而将地址储存单元的数目最小化。因此，可最小化地址检测电路的电路面积，且可有效地检测频繁输入地址。
图3是根据本发明的实施例的地址检测电路的框图。
如图3中所示，地址检测电路可包括第一地址储存单元310_1至第N地址储存单元310_N、第一计算单元320_1至第N计算单元320_N、控制单元330及检测单元340。
第一地址储存单元310_1至第N地址储存单元310_N以与图2中所示的第一地址储存单元210_1至第N地址储存单元210_N相同的方式操作。然而，当激活第一初始化信号INIT_1至第N初始化信号INIT_N当中的对应的初始化信号时，第一地址储存单元310_1至第N地址储存单元310_N中的每个还可擦除储存在其中的地址且去激活对应的占用信号。
第一计算单元320_1至第N计算单元320_N对应于第一地址储存单元310_1至第N地址储存单元310_N，且可通过以与图2中所示的第一计算单元220_1至第N计算单元220_N相同的方式执行计数操作而分别产生第一计算值CAL_1至第N计算值CAL_N。第一计算单元320_1至第N计算单元320_N可分别产生第一初始化信号INIT_1至第N初始化信号INIT_N。当在激活地址完整信号FULL_ADD的状态中初始化对应的计算值时，第一计算单元320_1至第N计算单元320_N中的每个可激活初始化信号。当所有的第一地址储存单元310_1至第N地址储存单元310_N每个都储存地址时，第一计算单元320_1至第N计算单元320_N可在输入有与储存在第一地址储存单元310_1至第N地址储存单元310_N中的地址不同的地址时通过从对应的计算值减去最小计算值CAL_MIN而获得的值来更新对应的计算值。
针对此操作，第一计算单元320_1至第N计算单元320_N可分别包括第一比较器321_1至第N比较器321_N以及第一计算器322_1至第N计算器322_N。第一比较器321_1至第N比较器321_N可分别产生第一比较信号CMP_1至第N比较信号CMP_N。当激活输入命令IN_CMD时，第一比较器321_1至第N比较器321_N中的每个可在对应的地址储存单元的输出等于输入地址IN_ADD时激活对应的比较信号。
第一计算器322_1至第N计算器322_N可分别产生第一计算值CAL_1至第N计算值CAL_N。当激活对应的使能信号或激活对应的比较信号时，第一计算器322_1至第N计算器322_N中的每个可增加计算值。在激活地址完整信号FULL_ADD及总和比较信号CMP_SUMB的情况下，第一计算器322_1至第N计算器322_N中的每个可以通过从计算值减去最小计算值CAL_MIN而获得的值来更新计算值。
第一地址储存单元310_1至第N地址储存单元310_N以及第一计算单元320_1至第N计算单元320_N中的每个可在对应的复位信号被激活时复位。
控制单元330可基于第一占用信号USE_1至第N占用信号USE_N而选择地址储存单元，类似于图2中所示的控制单元220。控制单元330可在所有的第一地址储存单元310_1至第N地址储存单元310_N每个都储存地址时(即，在所有的第一占用信号USE_1至第N占用信号USE_N都被激活时)激活地址完整信号FULL_ADD，且在输入有与储存在第一地址储存单元310_1至第N地址储存单元310_N中的地址不同的地址时选择与第一计算单元320_1至第N计算单元320_N当中的具有最小输出值的计算单元相对应的地址储存单元。控制单元330可激活对应于选定地址储存单元的使能信号。当去激活所有的第一比较信号CMP_1至第N比较信号CMP_N时，控制单元330可激活总和比较信号CMP_SUMB。当所有的第一地址储存单元310_1至第N地址储存单元310_N每个都储存地址时，每当输入有与储存在第一地址储存单元310_1至第N地址储存单元310_N中的地址不同的地址时，控制单元330可通过累加最小输出值(即，最小计算值CAL_MIN)而产生累加值CUMUL_VAL。控制单元330可产生第一复位信号RST_1至第N复位信号RST_N。当激活检测信号DET时，控制单元330可激活对应于激活比较信号的复位信号。
控制单元330可包括信号发生部331、最小输出值检测部332及累加值发生部333。信号发生部331可激活第一使能信号EN_1至第N使能信号EN_N中的对应于去激活占用信号的使能信号。信号发生部331可在所有的第一比较信号CMP_1至第N比较信号CMP_N都被去激活时激活总和比较信号CMP_SUMPB，且可在所有的第一占用信号USE_1至第N占用信号USE_N都被激活时激活地址完整信号FULL_ADD。当去激活第一占用信号USE_1至第N占用信号USE_N中的两个或更多个占用信号时，信号发生部331可激活对应于去激活占用信号当中的领先占用信号的使能信号。
当激活总和比较信号CMP_SUMPB及地址完整信号FULL_ADD时，最小输出值检测部332可将第一计算值CAL_1至第N计算值CAL_N中的最小值输出为最小计算值CAL_MIN。
累加值发生部333可在总和比较信号CMP_SUMB及地址完整信号FULL_ADD被激活时通过累加最小计算值CAL_MIN而产生累加值CUMUL_VAL。在所有的第一至第N地址储存单元每个都储存地址的情况下，每当输入有与储存在第一地址储存单元310_1至第N地址储存单元310_N中的地址不同的地址时，可通过累加第一计算值CAL_1至第N计算值CAL_N中的最小值而获得累加值CUMUL_VAL。
检测单元340可检测储存在与第一至第N计算值CAL_1至CAL_4当中的累加值CUMUL_VAL和对应计算值的总和等于或大于参考值REF_VAL的计算值相对应的地址储存单元中的地址。参考值REF_VAL对应于参考数目。检测单元340可将通过将累加值CUMUL_VAL与第一计算值CAL_1至第N计算值CAL_N中的每个相加而获得的值和参考值REF_VAL进行比较、输出储存在对应于等于或大于参考值REF_VAL的值的地址储存单元中的频繁输入地址DET_ADD、以及激活检测信号DET。通过将累加值CUMUL_VAL与第一计算值CAL_1至第N计算值CAL_N中的每个相加而获得的值可等于或大于输入储存在地址储存单元中的地址的次数。因此，储存在对应计算值与累加值的总和等于或大于参考值REF_VAL的地址储存单元中的地址可包括被输入了参考数目次或更多次的地址。
地址检测电路中包括的地址储存单元的数目N可等于或大于通过将在设定周期期间输入的地址的总数目除以参考数目而获得的值。图4是用于描述图3中所示的地址检测电路的操作的图。在以下描述中，图3中所示的地址检测电路包括四个地址储存单元(即，N＝4)，且参考数目为100。
图4说明将地址储存在第一地址储存单元310_1至第四地址储存单元310_4中且产生第一计算值CAL_1至第四计算值CAL_4的过程。
由附图标记310_1至310_4表示的块可分别指示第一地址储存单元310_1至第四地址储存单元310_4。当地址储存单元未储存地址时，对应于地址储存单元的块可由“空”表示。由附图标记320_1至320_4表示的块可分别指示第一计算单元320_1至第四计算单元320_4。块内指示相应计算单元的数目可分别表示计算值CAL_1至CAL_4。由附图标记333表示的块可指示累加值发生部333。块内指示累加值发生部333的数目可表示累加值CUMUL_VAL。
在初始化状态中，在(A)中，第一地址储存单元310_1至第四地址储存单元310_4可未储存地址，且对应于第一计算单元310_1至第四计算单元310_4的第一计算值CAL_1至第四计算值CAL_4可设定为初始值，举例而言，“0”。
当输入地址时，在第一地址储存单元310_1中将地址储存为地址ADDR_1，且第一计算值CAL_1增加“1”。然后，当输入与储存在第一地址储存单元310_1中的地址相同的地址时，第一计算值CAL_1增加“1”。当输入与储存在第一地址储存单元310_1中的地址ADDR_1不同的地址时，在第二地址储存单元310_2中将输入地址储存为地址ADDR_2，且第二计算值CAL_2增加“1”。当输入与储存在地址储存单元中的地址ADDR_1及ADDR_2中的每个相同的地址时，对应的计算值CAL_1或CAL_2增加“1”。当输入与储存在地址储存单元中的地址ADDR_1及ADDR_2不同的地址时，将输入地址储存在下一地址储存单元310_3中，且第三计算值CAL_3增加“1”。
这样，当输入与储存在地址储存单元中的地址相同的地址时，地址检测电路使对应的计算值增加“1”。此外，当输入与储存在地址储存单元中的地址不同的地址时，地址检测电路将地址储存在下一个空的地址储存单元中。当所有的第一地址储存单元310_1至第四地址储存单元310_4每个都储存地址时，激活地址完整信号FULL_ADD(B)。当在激活地址完整信号FULL_ADD之后输入与储存在第一地址储存单元310_1至第四地址储存单元310_4中的地址不同的地址ADDR_X时，利用通过从相应的计算值减去最小计算值CAL_MIN而获得的值来更新第一计算值CAL_1至第四计算值CAL_4。举例而言，在(C)中，当第一计算值CAL_1至第四计算值CAL_4分别为67、36、54及23时，最小计算值CAL_MIN对应于23。当输入不同于地址ADDR_1至ADDR_4的输入地址ADDR_X时，第一计算单元320_1至第四计算单元320_4中的每个利用通过从计算值减去最小计算值CAL_MIN而获得的值来更新对应的计算值，且累加值发生部333通过累加CAL_MIN而产生累加值CUMUL_VAL。因此，第一计算值CAL_1至第四计算值CAL_4分别更新至44、13、31及0，且累加值CUMUL_VAL变为23。在(D)中，计算值对应于初始值“0”的第四地址储存单元310_4被初始化，控制单元330选择第四地址储存单元310_4来储存输入地址(即，ADDR_X)，且第四计算值CAL_4变为“1”。
此外，根据地址ADDR_1至ADDR_3及ADDR_X的后续输入，(E)表示第一计算值CAL_1至第四计算值CAL_4分别为55、18、38及22的时候。
当输入不同于地址ADDR_1至ADDR_3及ADDR_X的地址ADDR_Y时，最小计算值CAL_MIN变为18。因此，第一计算值CAL_1至第四计算值CAL_4分别更新至37、0、20及4，且累加值CUMUL_VAL变为41。在(F)中，第二地址储存单元310_2被初始化，控制单元330选择第二地址储存单元310_2来储存输入地址(即，ADDR_Y)，且第二计算值CAL_2变为“1”。
然后，当连续地输入对应于ADDR_1、ADDR_3、ADDR_X及ADDR_Y的地址使得对应于地址ADDR_1的第一计算值CAL_1变为59时，第一计算值CAL_1与累加值CUMUL_VAL的总和变为100。因此，检测单元340激活检测信号DET，且将地址ADDR_1输出为频繁输入地址DET_ADD(G)。然后，初始化第一地址储存单元310_1及第一计算单元320_1。
当所有的储存单元每个都储存地址时，根据本发明的实施例的地址检测电路可选择地址储存单元并储存输入地址。因此，地址储存单元的数目可最小化。因此，可以有效检测频繁输入地址，同时最小化地址检测电路的电路面积。
图5是根据本发明的实施例的地址检测电路的框图。
如图5中所示，地址检测电路可包括第一地址储存单元510_1至第N地址储存单元510_N、第一计算单元520_1至第N计算单元520_N、控制单元530及检测单元540。
第一地址储存单元510_1至第N地址储存单元510_N以与图2中所示的第一地址储存单元210_1至第N地址储存单元210_N相同的方式操作。然而，当激活第一初始化信号INIT_1至第N初始化信号INIT_N当中的对应初始化信号时，第一地址储存单元510_1至第N地址储存单元510_N中的每个还可擦除储存在其中的地址且去激活对应的占用信号。
第一计算单元520_1至第N计算单元520_N可对应于第一地址储存单元510_1至第N地址储存单元510_N且通过以与图2中所示的第一计算单元220_1至第N计算单元220_N相同的方式来执行计数操作而分别产生第一计算值CAL_1至第N计算值CAL_N。第一计算单元520_1至第N计算单元520_N可分别产生第一初始化信号INIT_1至第N初始化信号INIT_N，且当计算值在地址完整信号FULL_ADD被激活时变为初始值时可激活初始化信号。当所有的第一地址储存单元510_1至第N地址储存单元510_N每个都储存地址时，第一计算单元520_1至第N计算单元520_N中的每个可以利用通过从计算值减去单位值而获得的值来更新计算值。即，每当激活地址完整信号FULL_ADD时，第一计算单元520_1至第N计算单元520_N中的每个可从计算值减去1。
针对此操作，第一计算单元520_1至第N计算单元520_N可分别包括第一比较器521_1至第N比较器521_N以及第一计算器522_1至第N计算器522_N。第一比较器521_1至第N比较器521_N可分别产生第一比较信号CMP_1至第N比较信号CMP_N。当激活输入命令IN_CMD时，在对应的地址储存单元的输出等于输入地址IN_ADD的情况下，第一比较信号521_1至第N比较器521_N中的每个可激活对应的比较信号。
第一计算器522_1至第N计算器522_N可分别产生第一计算值CAL_1至第N计算值CAL_N。当激活对应的使能信号或激活对应的比较信号时，第一计算器522_1至第N计算器522_N中的每个可增加计算值。每当激活地址完整信号FULL_ADD时，第一计算器522_1至第N计算器522_N中的每个可使计算值减小1。
第一地址储存单元510_1至第N地址储存单元510_N以及第一计算单元520_1至第N计算单元520_N中的每个可在对应的复位信号被激活时复位。
控制单元530可基于第一占用信号USE_1至第N占用信号USE_N而选择地址储存单元，类似于图2中所示的控制单元220。控制单元530可在所有的第一地址储存单元510_1至第N地址储存单元510_N每个都储存地址时(即，在所有的第一占用信号USE_1至第N占用信号USE_N都被激活时)激活地址完整信号FULL_ADD，且在第一地址储存单元510_1至第N地址储存单元510_N当中选择与计算值对应于初始值的计算单元相对应的地址储存单元。初始值是初始化第一计算单元520_1至第N计算单元520_N时的输出值，举例而言，“0”。控制单元530可激活对应于选定地址储存单元的使能信号。控制单元530将参考值REF_VAL储存为对应于参考数目的初始值，且每当所有的第一地址储存单元510_1至第N地址储存单元510_N每个都储存地址时，可以利用通过从所储存的值减去单位值而获得的值来更新所储存的值。
控制单元530可包括信号发生部531及储存部532。信号发生部531可激活对应于去激活占用信号的使能信号。当激活所有的第一占用信号USE_1至第N占用信号USE_N时，信号发生部531可激活地址完整信号FULL_ADD。当去激活第一占用信号USE_1至第N占用信号USE_N当中的两个或更多个占用信号时，信号发生部531可激活对应于去激活占用信号当中的领先占用信号的使能信号。控制单元530可产生第一复位信号至第N复位信号。当激活检测信号DET时，控制单元530可激活对应于激活比较信号的复位信号。
储存部532可将对应于参考数目的参考值REF_VAL储存为初始值，且每当激活地址完整信号FULL_ADD时利用从所储存的值减去单位值(举例而言，“1”)而获得的值来更新所储存的值。储存部532可输出所储存的值STO_VAL。
检测单元540可检测储存在与第一计算值CAL_1至第N计算值CAL_N当中的等于或大于从控制单元530输出的所储存的值STO_VAL的计算值相对应的地址储存单元中的地址。检测单元540可将第一计算值CAL_1至第N计算值CAL_N与从控制单元530输出的所储存的值STO_VAL进行比较、输出储存在与等于或大于所储存的值STO_VAL的计算值相对应的地址储存单元中的频繁输入地址DET_ADD、以及激活检测信号DET。每当激活地址完整信号FULL_ADD时，地址检测电路从第一计算值CAL_1至第N计算值CAL_N以及储存在储存部532中的初始值减去“1”。因此，储存在与等于或大于所储存的值STO_VAL的计算值相对应的地址储存单元中的地址可包括被输入了参考数目次数或更多次的地址。
地址检测电路中包括的地址储存单元的数目N可对应于通过将在设定周期期间输入的地址的总数目除以参考数目而获得的值。
图6是用于描述图5中所示的地址检测电路的操作的图。在以下描述中，图5中所示的地址检测电路包括四个地址储存单元(即，N＝4)，且参考数目为100。图6说明将地址储存在第一地址储存单元510_1至第四地址储存单元510_4中的过程及产生第一计算值CAL_1至第四计算值CAL_4的过程。
由附图标记510_1至510_4表示的块可分别指示第一地址储存单元510_1至第四地址储存单元510_4。当地址储存单元未储存地址时，对应于地址储存单元的块可由“空”表示。由附图标记520_1至520_4表示的块可分别指示第一计算单元520_1至第四计算单元520_4。块内指示计算单元的数目可分别表示计算值CAL_1至CAL_4。由附图标记532表示的块可指示储存部532。块内指示储存部532的数目可表示所储存的值STO_VAL。在初始化状态中，在(A)中，第一地址储存单元510_1至第四地址储存单元510_4未储存地址，且对应于第一计算单元510_1至第四计算单元510_4的第一计算值CAL_1至第四计算值CAL_4可设定为初始值，举例而言，“0”。
以与如上文参考图4所描述的将地址储存在第一地址储存单元310_1至第三地址储存单元310_3中的过程相同的方式执行将地址储存在处于初始化状态中的第一地址储存单元510_1至第四地址储存单元510_4中的过程。假设将地址储存在第一地址储存单元510_1至第三地址储存单元510_3中，且第一计算值CAL_1至第三计算值CAL_3分别为89、78及2。当输入不同于地址ADDR1至ADDR3的地址时，在(B)中将输入地址储存在第四地址储存单元510_4中，且第四计算值CAL_4被计数为1。由于所有的第一至第四地址储存单元每个都储存地址，因此激活地址完整信号FULL_ADD，利用88、77、1及0来更新第一计算值CAL_1至第四计算值CAL_4、且初始化第四地址储存单元510_4。在(C)中利用从100减去1而获得的99来更新储存在储存单元532中的值。
当输入不同于地址ADDR_1至ADDR_3的地址ADDR_X时，在(D)中将输入地址储存在第四地址储存单元510_4中，且第四计算值CAL_4被计数为“1”。由于所有的第一地址储存单元510_1至第四地址储存单元510_4每个都储存地址，因此激活地址完整信号FULL_ADD，分别利用87、76、0及0来更新第一计算值CAL_1至第四计算值CAL_4、且初始化第三地址储存单元510_3至第四地址储存单元510_4。在(E)中利用从99减去1而获得的98来更新储存在储存部531中的值。控制单元530储存输入至初始化的地址储存单元当中的领先地址储存单元的地址。
当在(F)中在第一计算值CAL_1至第四计算值CAL_4分别为83、69、56及0且储存在储存部532中的所储存的值STO_VAL为84的状态中输入与地址ADDR_1相同的地址时，利用84来更新第一计算值CAL_1。由于第一计算值CAL_1变得等于或大于所储存的值STO_VAL，因此检测单元540激活检测信号DET，且在(G)中将地址ADDR_1输出为频繁输入地址DET_ADD。初始化第一地址储存单元510_1及第一计算单元520_1。
当所有的储存单元每个都储存地址时，根据本发明的实施例的地址检测电路可选择地址储存单元且储存输入地址。因此，地址储存单元的数目可最小化。因此，可以有效检测频繁输入地址，同时最小化地址检测电路的电路面积。
图7是说明根据本发明的实施例的地址检测电路的框图。
如图7中所示，地址检测电路包括第一地址储存单元710_1至第N地址储存单元710_N、第一计算单元720_1第N计算单元720_N、控制单元730及检测单元740。
第一地址储存单元710_1至第N地址储存单元710_N以与图2中所示的第一地址储存单元210_1至第N地址储存单元210_N相同的方式操作。然而，当激活第一初始化信号INIT_1至第N初始化信号INIT_N当中的对应的初始化信号时，第一地址储存单元710_1至第N地址储存单元710_N中的每个还可擦除储存在其中的地址且去激活对应的占用信号。
第一计算单元720_1至第N计算单元720_N具有与图5中所示的地址检测电路的第一计算单元520_1至第N计算单元520_N相同的配置及操作。
控制单元730可基于第一占用信号USE_1至第N占用信号USE_N而选择地址储存单元，类似于图2中所示的控制单元220。控制单元730可在所有的第一地址储存单元710_1至第N地址储存单元710_N每个都储存地址时(即，在所有的第一占用信号USE_1至第N占用信号USE_N都被激活时)激活地址完整信号FULL_ADD，且在第一地址储存单元710_1至第N地址储存单元710_N当中选择与具有对应于初始值的计算值的计算单元相对应的地址储存单元。初始值是初始化第一计算单元720_1至第N计算单元720_N时的输出值，举例而言，“0”。控制单元730可激活对应于选定地址储存单元的使能信号。控制单元730可对输入地址的总数目计数，且产生对应于输入地址的总数目的总输入值TOTAL_VAL。此外，每当所有的第一地址储存单元710_1至第N地址储存单元710_N每个都储存地址时，控制单元730可通过累加单位值而产生累加值CUMUL_VAL。控制单元730可通过每当输入命令IN_CMD被激活时执行计数而产生总输入值TOTAL_VAL，且可通过每当地址完整信号FULL_ADD被激活时执行计数而产生累加值CUMUL_VAL。
控制单元730可产生第一复位信号RST_1至第N复位信号RST_N，且在检测信号DET被激活时激活对应于激活比较信号的复位信号。
控制单元730可包括信号发生部731、总输入值发生部732及累加值发生部733。信号发生部731可以与图5中所示的信号发生部531相同的方式操作。总输入值发生部732可通过每当输入命令IN_CMD被激活时进行计数而产生总输入值TOTAL_VAL。累加值发生部733可通过每当地址完整信号FULL_ADD被激活时进行计数而产生累加值CUMUL_VAL。
检测单元740可检测储存在与第一计算值CAL_1至第N计算值CAL_4当中的等于或大于累加值CUMUL_VAL与总输入值TOTAL_VAL除以设定值所获得的比较值之间的差的计算值相对应的地址储存单元中的地址。用于参考，比较值可对应于“总输入值TOTAL_VAL/设定值-累加值CUMUL_VAL”。检测单元740可将第一计算值CAL_1至第N计算值CAL_4与比较值进行比较、输出储存在与等于或大于比较值的计算值相对应的地址储存单元中的频繁输入地址DET_ADD、且激活检测信号DET。当比较值等于或大于偏移值OFFSET_VAL时，检测单元740可执行检测操作。在图7中，可能不能检测到被输入了固定次数或更多次的地址，但可检测到所储存的地址当中被输入了大量次数的地址。
地址检测电路中包括的地址储存单元的数目N可等于或大于在设定周期期间输入的地址的总数目除以参考数目而获得的值。
图8是用于描述图7中所示的地址检测电路的操作的图。在以下描述中，图7中所示的地址检测电路包括四个地址储存单元(即，N＝4)，参考数目为100，对应于偏移值OFFSET_VAL的偏移为50，且设定值为3。图8说明将地址储存在第一地址储存单元710_1至第四地址储存单元710_4中的过程及产生第一计算值CAL_1至第四计算值CAL_4的过程。
由附图标记710_1至710_4表示的块可分别指示第一地址储存单元710_1至第四地址储存单元710_4。当地址储存单元未储存地址时，对应于地址储存单元的地址可由“空”表示。由附图标记720_1至720_4表示的块可分别指示第一计算单元720_1至第四计算单元720_4。块内指示计算单元的数目可分别表示计算值CAL_1至CAL_4。由附图标记732表示的块可指示总输入值发生部732，且由附图标记733表示的块可指示累加值发生部733。块内指示总输入值发生部732的数目可表示总输入值TOTAL_VAL，且块内指示累加值发生部733的数目可表示累加值CUMUL_VAL。
在初始化状态中，在(A)中，第一地址储存单元710_1至第四地址储存单元710_4可未储存地址，且对应于第一计算单元710_1至第四计算单元710_4的第一计算值CAL_1至第四计算值CAL_4可设定为初始值，举例而言，“0”。
以与如上文参考图4所描述的将地址储存在第一地址储存单元310_1至第三地址储存单元310_3中的过程相同的方式执行将地址储存在处于初始化状态中的第一地址储存单元710_1至第四地址储存单元710_4中的过程。
假设将地址储存在第一地址储存单元710_1至第三地址储存单元710_3中且第一计算值CAL_1至第三计算值CAL_3分别为16、20及24，即，总输入值TOTAL_VAL为80。当输入不同于地址ADDR_1至ADDR_3的地址ADDR_4时，在(B)中将输入地址储存在第四地址储存单元710_4中，且第四计算值CAL_4被计数为“1”。由于地址储存在第一地址储存单元710_1至第四地址储存单元710_4中，因此激活地址完整信号FULL_ADD，分别利用15、19、23及0来更新第一计算值CAL_1至第四计算值CAL_4，且初始化第四地址储存单元510_4。在(C)中，总输入值TOTAL_VAL被计数为81，且累加值CUMUL_VAL被计数为“1”。控制单元530将输入地址储存在初始化的地址储存单元当中的领先地址储存单元中。
当第一计算值CAL_1至第四计算值CAL_4分别为53、52、54及0且累加值CUMUL_VAL为6时，比较值可设定为5，其是总输入值TOTAL_VALUE183(即，53+52+54+0+6*4)除以“3”且从除法结果减去累加值CUMUL_VAL而获得的，如在(D)中。此时，当输入地址ADDR_3时，检测单元540激活检测信号DET且将地址ADD_3输出为频繁输入地址DET_ADD，这是因为在(E)中第三计算值CAL_3变得等于或大于比较值55。初始化地址储存单元710_3及计算单元520_3。
当所有的储存单元每个都储存地址时，根据本发明的实施例的地址检测电路可根据恰当条件来选择地址储存单元且储存输入地址。因此，地址储存单元的数目可最小化。因此，可以有效检测频繁输入地址，同时最小化地址检测电路的电路面积。
图9是说明根据本发明的实施例的存储器的框图。
参考图9，存储器可包括命令输入单元910、地址输入单元920、命令译码器930、刷新控制单元940、目标刷新控制单元950、地址检测单元960、地址计数单元970、行控制单元980及单元阵列990。图9仅说明与存储器中的激活操作及刷新操作相关的组件，而未说明与本发明的实施例不直接相关的操作(诸如读取操作及写入操作)的相关组件。
命令输入单元910可接收从存储器控制器施加的命令CMD，地址输入单元920可接收从存储器控制器施加的地址ADD。命令CMD及地址ADD包括多位信号。
命令译码器930可将经由命令输入单元210输入的命令CMD译码且产生激活命令ACT、刷新命令REF或预充电命令PRE。当输入命令信号CMD的组合对应于激活命令ACT时，命令译码器930激活激活命令ACT，当输入命令信号CMD的组合对应于刷新命令REF时，命令译码器930激活刷新命令REF，且当输入命令信号CMD的组合对应于预充电命令PRE时，命令译码器930激活预充电命令PRE。另外，命令译码器930可将输入命令信号CMD译码以产生预充电、读取或写入命令。然而，由于预充电命令、读取命令及写入命令与本发明的实施例不直接相关，因此本文中省略对其的说明及描述。
刷新控制单元940可在刷新命令REF被激活时激活第一激活信号REF_ACT1，且在目标刷新信号TRR被激活且刷新命令信号REF被激活时激活第二激活信号REF_ACT2。当在激活第一刷新激活信号REF_ACT1或第二刷新激活信号REF_ACT2之后过去设定时间时，刷新控制单元940可激活刷新预充电信号REF_PRE。
目标刷新控制单元950可在检测信号DET被激活时激活目标刷新信号TRR，且使用从地址检测单元960输出的频繁输入地址DET_ADD来产生目标地址TAR_ADD。目标地址TAR_ADD可包括与对应于所检测到的频繁输入地址DET_ADD的字线相邻的字线相对应的地址。目标地址TAR_ADD可具有通过将1与所检测到的频繁输入地址DET_ADD相加或从所检测到的频繁输入地址DET_ADD减去1而获得的值。当在激活目标刷新信号TRR之后激活刷新命令REF设定次数时，目标刷新控制单元950可去激活目标刷新信号TRR。此时，设定次数可设定为2，且目标刷新控制单元950可在目标刷新信号TRR被激活的时段期间顺序地输出通过将1与所检测到的频繁输入地址DET_ADD相加而获得的值及从所检测到的频繁输入地址DET_ADD减去1而获得的值。
地址检测单元960可响应于激活命令ACT及输入地址IN_ADD而产生检测信号DET及所检测到的频繁输入地址DET_ADD。地址检测单元960可包括图2、图3、图5及图7中的一个所示的地址检测电路。激活命令ACT可对应于参考图2至图8所描述的输入命令IN_CMD。地址检测单元960可在激活命令ACT被激活时储存输入地址IN_ADD，在输入地址IN_ADD等于所储存的地址时根据参考图2至图8所描述的方法来执行计数操作以激活检测信号DET，且输出所检测到的频繁输入地址DET_ADD。由于所检测到的频繁输入地址是与激活命令ACT一起输入的地址，因此所检测到的字线可包括频繁激活字线。
地址计数单元970可在第一刷新激活信号REF_ACT1被激活时执行计数操作，且使用计数结果来产生计数地址CNT_ADD。当地址的值增加1时，其可意味着改变地址以在之前选择第K个字线WLK的情况下选择第(K+1)个字线。行地址单元980可使用计数地址CNT_ADD来顺序地刷新字线WL1至WLM。
行控制单元980可在激活命令ACT被激活时激活对应于输入地址IN_ADD的字线，在第一刷新激活信号REF_ACT1被激活时激活对应于计数地址CNT_ADD的字线，且在第二刷新激活信号REF_ACT2被激活时激活对应于目标地址TAR_ADD的字线。行控制单元980可在预充电命令PRE或刷新预充电信号REF_PRE被激活时将被激活的字线预充电。
单元阵列990可包括第一字线WL1至第N字线WLM且第一至第N字线每个都连接至一个或更多个存储器单元MC。单元阵列990中包括的字线WL1至WLM可顺序地配置。在图9中，未说明位线。
当激活激活命令ACT时，激活对应于输入地址IN_ADD的字线，且可访问(即，读取或写入)与激活字线连接的存储器单元MC的一部分或全部。当激活刷新命令REF时，可激活-预充电对应于计数地址CNT_ADD的字线。当激活-预充电字线时，可刷新连接至字线的存储器单元MC的数据。当由地址检测单元960激活检测信号DET且输出所检测到的频繁输入地址DET_ADD时，激活目标刷新信号TRR以执行目标刷新操作。当激活目标刷新信号TRR且激活刷新命令REF时，可激活-预充电(即，刷新)对应于目标地址TAR_ADD的字线。
根据本发明的实施例的存储器可最小化地址检测单元960的电路面积，且有效检测频繁输入地址。此外，存储器可使用所检测到的频繁输入地址来执行目标刷新操作，由此防止由字线干扰所导致的数据劣化。
图10是根据本发明的实施例的存储系统的框图。
如图10中所示，存储系统可包括存储器1010及存储器控制器1020。存储器1010可包括具有第一字线WL1至第N字线WLM的单元阵列1011。存储器控制器1020可包括地址检测电路1021、命令发生单元1022及地址发生单元1023。
存储器控制器1020可通过将命令CMD及地址ADD施加至存储器1010而控制存储器1010的操作，且在读取或写入操作期间与存储器1010交换数据DATA。存储器控制器1020可传输命令CMD以将刷新命令REF、激活命令ACT或预充电命令PRE输入至存储器1010。当输入激活命令ACT时，存储器控制器1020可将地址ADD传输至存储器1010以选择单元阵列及要激活的字线。当输入刷新命令REF时，使用在存储器1010内部产生的地址CNT_ADD或储存在存储器1010中的地址STO_ADD。因此，存储器控制器1020不必将地址ADD传输至存储器1010。
存储器1010可在输入命令CMD对应于激活命令ACT时激活对应于输入地址ADD的字线，且可响应于读取或写入命令而从连接至激活字线的存储器单元读取数据或将数据写入所述存储器单元。当从存储器控制器1020施加读取及写入命令时，存储器1010与存储器控制器1020交换数据DATA。存储器1010可在命令CMD对应于预充电命令PRE时将激活字线预充电。当命令CMD对应于刷新命令REF时，存储器1010可激活-预充电与在存储器内部产生的计数地址(举例而言，参考图9所描述的计数地址CNT_ADD)相对应的字线。
命令发生单元1022可产生所需要的命令CMD且将所产生的命令CMD传输至存储器1010，且地址发生单元1023可产生所需要的地址ADD且将所产生的地址ADD传输至存储器1010。地址检测电路1021可在传输至存储器1010的命令CMD对应于激活命令ACT时接收并储存地址ADD，且可基于通过对所储存的地址传输至存储器1010的次数计数而获得的结果来产生检测信号DET及所检测到的频繁输入地址DET_ADD。地址检测电路1021可对应于图2、图3、图5及图7中的一个所示的地址检测电路。激活命令ACT可对应于参考图2至图8所描述的输入命令IN_CMD。所检测到的频繁输入地址可包括与激活命令ACT一起传输至存储器1010的地址，所检测到的字线可包括频繁激活字线。
当激活检测信号DET时，存储器控制器1020可控制存储器1010进入目标刷新模式。针对此操作，命令发生单元1022可产生用于设定存储器1010的操作模式的命令(下文，称为设置命令)，且地址发生单元1023可产生用于将存储器1010的操作模式设定为目标刷新模式的地址。设置命令CMD及地址ADD传输至存储器1010，且存储器1010进入目标刷新模式。在存储器1010进入目标刷新模式之后，命令发生单元1022可交替地产生激活命令及预充电命令三次。地址发生单元1023可产生所检测到的频繁输入地址DET_ADD及与对应于所检测到的频繁输入地址DET_ADD的字线相邻的字线相对应的地址。用于参考，相邻字线的地址可具有通过将1与所检测到的频繁输入地址DET_ADD相加或从所检测到的频繁输入地址DET_ADD减去1而获得的值。所产生的地址ADD可与激活命令CMD一起传输至存储器1010。存储器1010可响应于所传输的命令CMD及所传输的地址ADD而顺序地激活-预充电对应于所检测到的频繁输入地址DET_ADD的字线及相邻于所述字线的两个字线。当完成目标刷新操作时，可结束存储器1010的目标刷新模式。
图10说明存储器控制器1020中包括地址检测电路1021的时候，但地址检测电路1021可取决于设计而被包括在存储器1010中。因此，存储器1010可将检测信号DET及所检测到的频繁输入地址DET_ADD传输至存储器控制器1020，且根据存储器控制器1020的控制而执行目标刷新操作。
根据本发明的实施例的存储系统可有效检测频繁输入地址，同时最小化地址检测电路的电路面积。此外，存储器可使用所检测到的频繁输入地址来执行目标刷新操作，由此防止由字线干扰所导致的数据劣化。
根据本发明的实施例，可以最小化用于检测频繁激活字线所需的地址的数目，由此最小化用于检测频繁激活字线的电路的电路面积。
此外，与所检测到的字线相邻的字线可被刷新以防止由字线干扰所导致的数据劣化。
尽管本公开包含诸多细节，但这些细节不应被解释为是对任何发明或要求保护的范围的限制，而是解释为对可特定于特定发明的特定实施例的特征的描述。本公开中在单独实施例的上下文中所描述的特定特征也可以组合形式实施在单个实施例中。相反地，在单个实施例的上下文中描述的各种特征也可单独地或以任何适合的子组合实施于多个实施例中。此外，虽然特征可在上文描述为在特定实施例中起作用且甚至最初如此要求保护，但在某些情况下来自所要求保护的组合的一个或更多个特征从组合中去除，且所要求保护的组合可针对子组合或子组合的变化形式。虽然可在图中以特定次序绘示操作，但这不应被理解为需要以所示的特定次序或顺序的次序来执行这些操作，或执行所有的所示的操作以达成期望的结果。此外，本公开中所描述的实施例中的各种系统组件的分离不应理解为在所有的实施例中需要这样的分离。
虽然已参考特定的实施例描述了本发明，但是本领域技术人员应当清楚的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种地址检测电路，包括：
第一至第N地址储存单元，适用于储存地址；
第一至第N计算单元，每个计算单元适用于：当将地址储存在所述地址储存单元当中的对应地址储存单元中、或输入有储存在所述对应地址储存单元中的地址时，执行计数操作；
控制单元，适用于：将输入地址顺序地储存在所述地址储存单元中，且在所有的所述地址储存单元每个都储存地址时，将所述输入地址储存在所述地址储存单元当中的选定地址储存单元中；以及
检测单元，适用于：基于所述计算单元的输出，检测储存在所述地址储存单元中的地址当中的被输入了参考数目的次数或更多次的地址。
技术方案2.如技术方案1所述的地址检测电路，其中，所述地址储存单元分别产生第一至第N占用信号，且其中储存有地址的地址储存单元激活所述占用信号当中的对应占用信号。
技术方案3.如技术方案1所述的地址检测电路，其中，初始化所述计算单元当中的对应于所述选定地址储存单元的计算单元，且初始化的计算单元从初始值计数。
技术方案4.如技术方案1所述的地址检测电路，其中，N等于或大于通过将在设定周期期间输入的地址的总数目除以所述参考数目而获得的值。
技术方案5.如技术方案1所述的地址检测电路，其中，当所有的所述地址储存单元每个都储存地址时，在输入有与储存在所述地址储存单元中的地址不同的地址的情况下，所述控制单元选择所述计算单元当中的与具有最小输出值的计算单元相对应的地址储存单元。
技术方案6.如技术方案5所述的地址检测电路，其中，当所有的所述地址储存单元每个都储存地址时，在输入有与储存在所述地址储存单元中的地址不同的地址且所述最小输出值为所述计算单元的输出值当中的最小值的情况下，每个计算单元输出通过从其输出值减去所述最小输出值而获得的值，以及
在所有的所述地址储存单元每个都储存地址的情况下，当输入有与储存在所述地址储存单元中的地址不同的地址时，所述控制单元通过累加所述最小输出值而产生累加值。
技术方案7.如技术方案5所述的地址检测电路，其中，所述检测单元检测储存在与所述计算单元当中的所述累加值与所述输出值的总和等于或大于对应于所述参考数目的参考值的计算单元相对应的地址储存单元中的地址。
技术方案8.如技术方案1所述的地址检测电路，其中，当所有的所述地址储存单元每个都储存地址时，每个计算单元输出通过从其输出值减去单位值而获得的值，以及
当所有的所述地址储存单元每个都储存地址时，所述控制单元从储存在其中的值减去所述单位值，其中，所述储存的值的初始值为对应于所述参考数目的参考值。
技术方案9.如技术方案8所述的地址检测电路，其中，所述控制单元选择所述地址储存单元当中的与具有等于初始值的输出值的计算单元相对应的地址储存单元，其中，所述初始值为初始化所述计算单元时的输出值。
技术方案10.如技术方案8所述的地址检测电路，其中，所述检测单元检测储存在与所述计算单元当中的具有等于或大于储存在所述控制单元中的值的输出值的计算单元相对应的地址储存单元中的地址。
技术方案11.如技术方案1所述的地址检测电路，其中，所述控制单元对输入地址的所述总数目计数以产生对应于所述总输入数目的总输入值，且在所有的所述地址储存单元每个都储存地址时通过累加单位值而产生累加值，以及
当所有的所述地址储存单元每个都储存地址时，每个计算单元输出通过从其输出值减去所述单位值而获得的值。
技术方案12.如技术方案11所述的地址检测电路，其中，所述控制单元选择所述地址储存单元当中的与具有等于初始值的输出值的计算单元相对应的地址储存单元，其中，所述初始值为初始化所述计算单元时的输出值。
技术方案13.如技术方案12所述的地址检测电路，其中，所述检测单元检测储存在与所述计算单元当中的具有等于或大于通过将所述总输入值除以设定值而获得的值和所述累加值之间的差的输出值的计算单元相对应的地址储存单元中的地址。
技术方案14.一种存储器，包括：
第一至第N字线，每个字线连接至一个或更多个存储器单元；
地址检测单元，具有第一至第N地址储存单元，适用于：在激活操作期间将输入地址顺序地储存在所述地址储存单元中、通过在将地址储存在所述地址储存单元中或输入有所述储存的地址时执行计数操作而产生第一至第N计算值、在所有的所述地址储存单元每个都储存地址时将输入地址储存在选定地址储存单元中、且基于所述计算值而检测被输入了参考数目的次数或更多次的地址；以及
控制单元，适用于：响应于在设定周期输入的刷新命令而顺序地刷新所述字线，且在由所述地址检测单元检测到地址时响应于所述刷新命令而刷新与对应于由所述地址检测单元检测到的地址的字线相邻的一个或更多个字线。
技术方案15.如技术方案14所述的存储器，其中，所述存储器产生计数地址，所述计数地址在刷新所述字线中的一个时改变。
技术方案16.如技术方案15所述的存储器，其中，所述控制单元在所述激活操作期间激活对应于输入地址的字线、响应于所述刷新命令而刷新对应于所述计数地址的字线、且在由所述地址检测单元检测到地址时响应于所述刷新命令而刷新所述一个或更多个相邻字线。
技术方案17.如技术方案14所述的存储器，其中，N等于或大于通过将在设定周期期间执行的激活操作的总数目除以参考数目而获得的值。
技术方案18.如技术方案14所述的存储器，其中，当所有的所述地址储存单元每个都储存地址且输入有与储存在所述地址储存单元中的地址不同的地址时，所述地址检测单元在最小计算值为所述计算值当中的最小值的情况下从所述计算值减去所述最小计算值、通过累加所述最小计算值而产生累加值、选择对应于所述计算值当中的最小计算值的地址储存单元，以及
所述地址检测单元检测储存在所述地址储存单元当中的对应计算值与所述累加值的总和等于或大于对应于所述参考数目的参考值的地址储存单元中的地址。
技术方案19.如技术方案14所述的存储器，其中，当所有的所述地址储存单元每个都储存地址时，所述地址检测单元：从所述计算值减去单位值；当所有的所述地址储存单元每个都储存地址时，从储存在其中的值减去所述单位值，其中，所述储存的值的初始值为对应于所述参考数目的参考值；选择所述地址储存单元当中的与等于初始值的计算值相对应的地址储存单元，以及
所述地址检测单元检测储存在所述地址储存单元当中的与等于或大于所述储存的值的计算值相对应的地址储存单元中的地址。
技术方案20.如技术方案14所述的存储器，其中，所述地址检测单元产生对应于输入地址的所述总数目的总输入值，以及
当所有的所述地址储存单元每个都储存地址时，所述地址检测单元从所述计算值减去单位值、在所有的所述地址储存单元每个都储存地址时产生通过从将所述总输入值除以设定值而获得的值减去所述单位值的累加值而获得的参考值、选择所述地址储存单元当中的与等于初始值的计算值相对应的地址储存单元，以及
所述地址检测单元检测储存在所述地址储存单元当中的与等于或大于所述参考值的计算值相对应的地址储存单元中的地址。

Claims (10)

1.一种地址检测电路，包括：
第一至第N地址储存单元，适用于储存地址；
第一至第N计算单元，每个计算单元适用于：当将地址储存在所述地址储存单元当中的对应地址储存单元中、或输入有储存在所述对应地址储存单元中的地址时，执行计数操作；
控制单元，适用于：将输入地址顺序地储存在所述地址储存单元中，且在所有的所述地址储存单元每个都储存地址时，将所述输入地址储存在所述地址储存单元当中的选定地址储存单元中；以及
检测单元，适用于：基于所述计算单元的输出，检测储存在所述地址储存单元中的地址当中的被输入了参考数目的次数或更多次的地址。
2.如权利要求1所述的地址检测电路，其中，所述地址储存单元分别产生第一至第N占用信号，且其中储存有地址的地址储存单元激活所述占用信号当中的对应占用信号。
3.如权利要求1所述的地址检测电路，其中，初始化所述计算单元当中的对应于所述选定地址储存单元的计算单元，且初始化的计算单元从初始值计数。
4.如权利要求1所述的地址检测电路，其中，N等于或大于通过将在设定周期期间输入的地址的总数目除以所述参考数目而获得的值。
5.如权利要求1所述的地址检测电路，其中，当所有的所述地址储存单元每个都储存地址时，在输入有与储存在所述地址储存单元中的地址不同的地址的情况下，所述控制单元选择所述计算单元当中的与具有最小输出值的计算单元相对应的地址储存单元。
6.如权利要求5所述的地址检测电路，其中，当所有的所述地址储存单元每个都储存地址时，在输入有与储存在所述地址储存单元中的地址不同的地址且所述最小输出值为所述计算单元的输出值当中的最小值的情况下，每个计算单元输出通过从其输出值减去所述最小输出值而获得的值，以及
在所有的所述地址储存单元每个都储存地址的情况下，当输入有与储存在所述地址储存单元中的地址不同的地址时，所述控制单元通过累加所述最小输出值而产生累加值。
7.如权利要求5所述的地址检测电路，其中，所述检测单元检测储存在与所述计算单元当中的所述累加值与所述输出值的总和等于或大于对应于所述参考数目的参考值的计算单元相对应的地址储存单元中的地址。
8.如权利要求1所述的地址检测电路，其中，当所有的所述地址储存单元每个都储存地址时，每个计算单元输出通过从其输出值减去单位值而获得的值，以及
当所有的所述地址储存单元每个都储存地址时，所述控制单元从储存在其中的值减去所述单位值，其中，所述储存的值的初始值为对应于所述参考数目的参考值。
9.如权利要求8所述的地址检测电路，其中，所述控制单元选择所述地址储存单元当中的与具有等于初始值的输出值的计算单元相对应的地址储存单元，其中，所述初始值为初始化所述计算单元时的输出值。
10.一种存储器，包括：
第一至第N字线，每个字线连接至一个或更多个存储器单元；
地址检测单元，具有第一至第N地址储存单元，适用于：在激活操作期间将输入地址顺序地储存在所述地址储存单元中、通过在将地址储存在所述地址储存单元中或输入有所述储存的地址时执行计数操作而产生第一至第N计算值、在所有的所述地址储存单元每个都储存地址时将输入地址储存在选定地址储存单元中、且基于所述计算值而检测被输入了参考数目的次数或更多次的地址；以及
控制单元，适用于：响应于在设定周期输入的刷新命令而顺序地刷新所述字线，且在由所述地址检测单元检测到地址时响应于所述刷新命令而刷新与对应于由所述地址检测单元检测到的地址的字线相邻的一个或更多个字线。
CN201410214611.6A 2013-09-25 2014-05-20 地址检测电路及包括其的存储器 Active CN104464792B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130113882A KR20150033950A (ko) 2013-09-25 2013-09-25 어드레스 검출회로, 메모리 및 메모리 시스템
KR10-2013-0113882 2013-09-25

Publications (2)

Publication Number Publication Date
CN104464792A true CN104464792A (zh) 2015-03-25
CN104464792B CN104464792B (zh) 2019-06-28

Family

ID=52692142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410214611.6A Active CN104464792B (zh) 2013-09-25 2014-05-20 地址检测电路及包括其的存储器

Country Status (4)

Country Link
US (1) US9286157B2 (zh)
KR (1) KR20150033950A (zh)
CN (1) CN104464792B (zh)
TW (1) TWI614749B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591179A (zh) * 2017-09-11 2018-01-16 中国科学院上海微系统与信息技术研究所 一种扩展存储器操作次数的电路结构及方法
CN108242248A (zh) * 2016-12-26 2018-07-03 爱思开海力士有限公司 存储器件、包括存储器件的存储系统及其操作方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190131B2 (en) * 2012-12-20 2015-11-17 SK Hynix Inc. Memory and memory system including the same
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR102182368B1 (ko) 2013-12-19 2020-11-24 에스케이하이닉스 주식회사 어드레스 검출회로 및 이를 포함하는 메모리
KR102168115B1 (ko) * 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102468728B1 (ko) * 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
KR102308778B1 (ko) * 2017-05-24 2021-10-05 삼성전자주식회사 디스터브 로우를 케어하는 메모리 장치 및 그 동작방법
US10672449B2 (en) 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US10388363B1 (en) 2018-01-26 2019-08-20 Micron Technology, Inc. Apparatuses and methods for detecting a row hammer attack with a bandpass filter
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421789B1 (en) * 1999-01-19 2002-07-16 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device capable of reducing test cost and method of testing the same
US20090177845A1 (en) * 2008-01-03 2009-07-09 Moyer William C Snoop request management in a data processing system
CN102347075A (zh) * 2010-07-30 2012-02-08 海力士半导体有限公司 半导体器件
US20130100754A1 (en) * 2011-10-19 2013-04-25 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method of reading data thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050011823A (ko) 2003-07-24 2005-01-31 삼성전자주식회사 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치
KR100655288B1 (ko) 2004-11-16 2006-12-08 삼성전자주식회사 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
KR20110074285A (ko) 2009-12-24 2011-06-30 삼성전자주식회사 부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템
KR20140139848A (ko) 2013-05-28 2014-12-08 에스케이하이닉스 주식회사 어드레스 검출회로, 이를 포함하는 메모리 시스템 및 어드레스 검출방법
KR102182368B1 (ko) * 2013-12-19 2020-11-24 에스케이하이닉스 주식회사 어드레스 검출회로 및 이를 포함하는 메모리

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421789B1 (en) * 1999-01-19 2002-07-16 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device capable of reducing test cost and method of testing the same
US20090177845A1 (en) * 2008-01-03 2009-07-09 Moyer William C Snoop request management in a data processing system
CN102347075A (zh) * 2010-07-30 2012-02-08 海力士半导体有限公司 半导体器件
US20130100754A1 (en) * 2011-10-19 2013-04-25 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method of reading data thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242248A (zh) * 2016-12-26 2018-07-03 爱思开海力士有限公司 存储器件、包括存储器件的存储系统及其操作方法
CN107591179A (zh) * 2017-09-11 2018-01-16 中国科学院上海微系统与信息技术研究所 一种扩展存储器操作次数的电路结构及方法
CN107591179B (zh) * 2017-09-11 2020-09-15 中国科学院上海微系统与信息技术研究所 一种扩展存储器操作次数的电路结构及方法

Also Published As

Publication number Publication date
KR20150033950A (ko) 2015-04-02
TW201513113A (zh) 2015-04-01
US9286157B2 (en) 2016-03-15
CN104464792B (zh) 2019-06-28
US20150089326A1 (en) 2015-03-26
TWI614749B (zh) 2018-02-11

Similar Documents

Publication Publication Date Title
CN104464792A (zh) 地址检测电路及包括其的存储器
US10600470B2 (en) Memory device and memory system performing a hammer refresh operation and associated operations
CN104376868B (zh) 存储器和包括其的存储器系统
CN107025927B (zh) 执行锤刷新操作的存储器设备和包括其的存储器系统
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
US9484079B2 (en) Memory device and memory system including the same
US9165634B2 (en) Semiconductor memory device and refresh control system
CN105679359B (zh) 半导体存储器件
US9165612B2 (en) Memory and memory system including the same
US9437275B2 (en) Memory system and method for operating the same
CN105654983B (zh) 半导体器件及包括半导体器件的存储系统
US20160148668A1 (en) Cell array, memory, and memory system including the same
US9514798B2 (en) Address storage circuit and memory and memory system including the same
CN105989870B (zh) 存储器件和包括存储器件的存储系统
CN104183264B (zh) 存储器及包括其的存储系统
CN104240745A (zh) 半导体存储装置和包括其的存储系统
CN104795097A (zh) 存储器和包括存储器的存储系统
US9036439B2 (en) Semiconductor memory device having improved refresh characteristics
KR20050046427A (ko) 리플레쉬 동작을 수행하는 반도체 메모리 장치
CN104733032A (zh) 地址检测电路和包括其的存储器件
CN103680599A (zh) 存储器件以及包括存储器件的存储系统
US9401193B2 (en) Memory device refreshing word line accessed in previous write operation
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
US9922728B2 (en) Memory device
CN114627924A (zh) 用于执行智能刷新操作的电子设备及智能刷新方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant