CN108932959A - 针对被干扰行执行照顾操作的存储器装置及其操作方法 - Google Patents

针对被干扰行执行照顾操作的存储器装置及其操作方法 Download PDF

Info

Publication number
CN108932959A
CN108932959A CN201810131724.8A CN201810131724A CN108932959A CN 108932959 A CN108932959 A CN 108932959A CN 201810131724 A CN201810131724 A CN 201810131724A CN 108932959 A CN108932959 A CN 108932959A
Authority
CN
China
Prior art keywords
row
period
adjacent domain
adjacent
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810131724.8A
Other languages
English (en)
Other versions
CN108932959B (zh
Inventor
李承俊
申丞濬
辛薰
崔益准
黄柱盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108932959A publication Critical patent/CN108932959A/zh
Application granted granted Critical
Publication of CN108932959B publication Critical patent/CN108932959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

提供针对被干扰行执行照顾操作的存储器装置及其操作方法。一种存储器装置包括存储器单元阵列、刷新控制器以及控制逻辑。存储器单元阵列包括多个行。刷新控制器对所述多个行执行刷新操作。控制逻辑基于所述多个行在第一周期期间被访问的次数，控制对与第一行最邻近的第一邻近区域的照顾操作。控制逻辑还基于所述多个行在第二周期期间被访问的次数，控制对与第二行第二邻近的第二邻近区域的照顾操作。第一周期和第二周期是不同的周期。

Description

针对被干扰行执行照顾操作的存储器装置及其操作方法
于2017年5月24日提交的第10-2017-0064386号题为“针对被干扰行执行照顾操作的存储器装置及其操作方法”的韩国专利申请通过引用完整地包含于此。
技术领域
这里的一个或多个实施例涉及一种用于针对被干扰行执行照顾操作的存储器装置和用于操作存储器装置的方法。
背景技术
改进存储器装置的集成和速度仍是系统设计者的目标。在动态随机存取存储器(DRAM)中，应力被施加到与被访问越来越多次数的其他存储器单元邻近的存储器单元。该应力可降低邻近存储器单元的数据保持特性，并因此可负面影响整个DRAM的数据可靠性。
作为一个示例，当连接到特定字线的存储器单元以增长的频率被访问时，连接到与该特定字线邻近的字线的存储器单元的数据保持特性被降低。此外，当DRAM的大小减小时，存储器单元的访问频率也可增加。由于这个原因，经受负面的数据保持特性的存储器单元的数量可增大。
发明内容
根据一个或多个实施例，一种存储器装置，包括：存储器单元阵列，包括多个行；刷新控制器，用于对所述多个行执行刷新操作；控制逻辑，用于基于所述多个行在第一周期期间被访问的次数来控制对与第一行最邻近的第一邻近区域的照顾操作，并用于基于所述多个行在第二周期期间被访问的次数来控制对与第二行第二邻近的第二邻近区域的照顾操作，其中，第一周期与第二周期是不同周期。
根据一个或多个其他实施例，提供一种用于操作存储器装置的方法，所述存储器装置包括包含多个行和基于与第一行的邻近程度的第一邻近区域至第n邻近区域(其中，n为等于或大于2的整数)的存储器单元阵列。所述方法包括：对所述多个行的访问数量执行计数操作，以确定被集中访问的行；基于执行计数操作的条件从第一邻近区域至第n邻近区域中选择一个邻近区域；对选择的一个邻近区域中的一个或多个行执行照顾刷新操作。
根据一个或多个其他实施例，提供一种用于操作存储器装置的方法，所述存储器装置包括包含第一行至第m行(其中，m为等于或大于2的整数)的存储器单元阵列。所述方法包括：基于通过在第一周期期间对第一行至第m行中的每个行的访问数量进行计数而得到的结果，确定第h行；刷新与第h行邻近的行中的第h-1行和第h+1行；基于通过在第二周期期间对第一行至第m行中的每个行的访问数量进行计数而得到的结果，确定第i行；刷新与第i行邻近的行中的第i-2行和第i+2行。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员而言将变得清楚，其中：
图1示出存储器系统的实施例；
图2A、图2B、图3A和图3B示出邻近行或区域的示例；
图4示出存储器装置的实施例；
图5A和图5B示出照顾操作(care operation)的周期(period)的实施例；
图6和图7示出用于操作存储器装置的方法的实施例；
图8示出刷新操作的实施例；
图9和图10示出访问数量确定器的实施例；
图11A和图11B示出访问数量确定器的其他实施例；
图12A和图12B示出刷新操作的其他实施例；
图13A至图13C示出照顾刷新操作的刷新周期的实施例；
图14示出照顾刷新操作的周期的实施例；
图15示出用于操作存储器装置的方法的另一实施例；
图16示出访问数量确定器的另一实施例；
图17示出用于操作存储器装置的方法的另一实施例；
图18A和图18B示出访问数量确定器的其他实施例；
图19示出照顾刷新操作的周期的另一实施例；
图20示出存储器系统的实施例；
图21示出数据处理存储器系统的实施例。
具体实施方式
图1示出可包括存储器控制器100和存储器装置200的存储器系统10的实施例。存储器装置200可包括存储器单元阵列210、刷新控制器220和控制逻辑230。根据示例性实施例，控制逻辑230可包括可对一个或多个被干扰行执行管理操作的被干扰行管理器231。被干扰行管理器231可使用软件或硬件执行被干扰行的管理。在一个实施例中，被干扰行管理器231可通过使用硬件与软件的组合来执行被干扰行的管理。除了被干扰行管理器231之外，控制逻辑230还可包括用于控制存储器操作的其他元件。
存储器控制器100可通过存储器接口向存储器装置200提供各种信号。这些信号可控制包括写入操作和读取操作的存储器操作。例如，存储器控制器100可向存储器装置200提供命令CMD和地址ADD以访问存储器单元阵列210的数据DATA。命令CMD可包括针对正常存储器操作(诸如，数据的写入和读取)的命令。此外，当存储器装置200包括动态随机存取存储器(DRAM)单元时，命令CMD可包括用于刷新DRAM单元的刷新命令。
存储器控制器100可基于来自主机HOST的请求访问存储器装置200。存储器控制器100可使用各种协议与主机HOST通信。存储器单元阵列210可包括多个存储器单元。例如，存储器单元阵列210可包括多条字线，并且多个存储器单元可连接到多条字线中的每条。例如，连接到一条字线的存储器单元可被称为行。存储器单元阵列210可包括多个行。
根据示例性实施例，当一个行被集中地或频繁地访问(或激活)时，多个邻近区域可基于与被集中访问的行的邻近的程度被检测。例如，最邻近于被集中访问的行的第一邻近区域和作为其下一个邻近区域的第二邻近区域可被检测。
在一个实施例中，与被集中访问的行邻近的多个(例如，n个)邻近区域可被检测。在这种情况下，第一邻近区域可包括相对最邻近于被集中访问的行的行(例如，邻近行)。第n邻近区域可包括相对不邻近于被集中访问的行的行。此外，多个邻近区域中的每个可包括一个行或者两个或更多个行，例如，每个邻近区域可包括一个行或者两个或更多个行。
刷新控制器220可基于来自存储器控制器100的刷新命令，刷新存储器单元阵列210的行。在一个实施例中，刷新控制器220可在自刷新模式下在不被存储器控制器100干涉的情况下刷新存储器单元阵列210的行。此外，根据实施例，当特定行被集中访问时，刷新控制器220可基于控制逻辑230的控制，刷新与被集中访问的行邻近的一个或多个行。
当存储器操作正被执行时，特定行(例如，第一行)可被集中访问。此时，与第一行邻近的行可被干扰，并且行被干扰的程度可基于与第一行邻近的程度而改变。例如，最靠近第一行的行(例如，第二行)可被最大量地干扰，但布置为比第二行相对不靠近第一行的行(例如，第三行)可被较少量地干扰。第二行和第三行可由于第一行被集中(例如，被越来越多次数或大于预定数量的次数)访问而被干扰，因此第二行和第三行中的每个可被称为被干扰行。
如上所述，多个被干扰行可基于与被集中访问的行的邻近的程度而出现。为了保持数据可靠性，控制逻辑230可对与被集中访问的行邻近的行执行被干扰行管理操作。例如，可根据邻近的程度使用不同方法执行被干扰行管理操作。在一个实施例中，被干扰行管理操作可包括基于不同方法的确定被集中访问的行的操作和检测与被集中访问的行具有不同邻近程度的多个被干扰行的操作。被干扰行管理操作还可包括照顾(care)检测的多个被干扰行的操作。
根据实施例，被干扰行管理器231可根据来自存储器控制器100的命令CMD和地址ADD对行被访问(或激活)的次数进行计数。此外，被干扰行管理器231可检测与在特定周期内最多访问的第一行具有不同的邻近程度的多个邻近区域。例如，当检测到三个邻近区域时，被干扰行管理器231可检测与第一行最邻近的第一邻近区域、与其下一个(或第二)邻近的第二邻近区域以及与其下一个(或第三)邻近的第三邻近区域。
此外，与第一行邻近的行可包括并行布置的多个行之中与第一行向上邻近的行和向下邻近的行。根据实施例，第一邻近区域可包括与第一行最邻近的第一邻近行。在这种情况下，第一邻近行可包括向上邻近和向下邻近于第一行的两个邻近行。类似地，第二邻近区域和第三邻近区域可分别包括第二邻近行和第三邻近行，第二邻近行和第三邻近行中的每个可包括两个邻近行。
在上述实施例中，被集中访问的行已在上面被描述为与在特定周期中被最多(例如，最大频率或次数)访问的行对应。在一个实施例中，可基于各种其他准则来确定被集中访问的行。例如，被最多访问的两个或更多个行中的每个行可被确定为被集中访问的行，或者持续被访问多于参考值次数的行可被确定为被集中访问的行。以这种方式，可通过各种方法执行确定操作。
对检测的邻近区域执行的照顾操作的示例包括：被干扰行管理器231控制刷新操作(例如，照顾刷新操作)。根据实施例，第一邻近区域可包括被被集中访问的第一行最大量干扰的行。因此，可以以最短的周期对第一邻近区域执行照顾刷新操作。第三邻近区域可包括被第一行相对少干扰的行。因此，可以以比第一邻近区域的周期相对长的周期对第三邻近区域执行照顾刷新操作。
控制逻辑230可将检测的邻近区域中的行的地址提供给刷新控制器220。刷新控制器220可基于该地址执行照顾刷新操作。例如，刷新控制器220可包括产生用于执行正常刷新操作(或自动刷新操作)的计数地址的内部计数器。刷新控制器220可与执行正常刷新操作同时地根据特定周期执行用于照顾被干扰的行的照顾刷新操作。在一个刷新周期中，存储器单元阵列210中的行可根据正执行的正常刷新操作而被刷新至少一次。此外，通过集中访问被干扰的一个或多个行可被额外地刷新。
根据实施例，当特定行被集中访问时，即使当被工艺微型化干扰的区域扩大时，也可基于邻近的程度执行优化的照顾操作。因此，数据可靠性可被有效增强。
在上述实施例中，刷新操作已在上面被描述为照顾操作。在其他实施例中，不同种类的照顾操作可被执行，以增强被干扰的行的数据可靠性。例如，可通过移动数据、复制数据或与数据有关的其他操作来执行照顾操作。
存储器装置200可包括DRAM(诸如，双数据速率同步动态随机存取存储器(DDRSDRAM)、低功耗双数据速率(LPDDR)SDRAM、图形双数据速率(GDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)等)。其他实施例可应用于包括非易失性存储器(诸如，磁性RAM(MRAM)、铁电RAM(FeRAM)、相变RAM(PRAM)、阻式RAM(ReRAM)等)的用于执行与刷新操作对应的数据保持操作的存储器装置。
存储器装置200可包括包含一个或多个存储器芯片的半导体封装件或可包括多个存储器芯片被安装在模块板上的存储器模块。在图1中，存储器控制器100和存储器装置200被示出为不同的元件。在一个实施例中，存储器装置200可被实现为存储器控制功能和存储器单元阵列被集成在一个半导体封装件中的存储器系统。
图2A、图2B、图3A和图3B示出可根据邻近程度被分类的邻近行或邻近区域的示例。参照图2A，存储器单元阵列210可包括多条字线WL1至WLm并可基于特定周期确定多条字线WL1至WLm之中被最多访问的行。根据实施例，可设置多个不同周期，并且可在每个周期确定被最多访问的行。
当第k行(例如，连接到第k条字线WLk的存储器单元)被假设为被最多访问的行时，多个邻近区域可基于与第k行的邻近程度被检测。例如，在附图中与第k行的上侧和下侧最邻近的第一邻近区域Region_Adj1可被检测。此外，与第k行第二邻近的第二邻近区域Region_Adj2可被检测。此外，与第k行邻近的一个或多个邻近区域可被进一步检测。在图2A中，与第k行向上邻近的数量a的邻近区域Region_Adj1至Region_Adja被检测，与第k行向下邻近的数量b的邻近区域Region_Adj1至Region_Adjb被检测。
在图2A中示出的邻近区域Region_Adj1至Region_Adja和邻近区域Region_Adj1至Region_Adjb中的每个可包括一个或多个行。例如，在与第k行的上边邻近的邻近区域Region_Adj1至Region_Adja中，由于第k行被集中访问，所以第一邻近区域Region_Adj1中的行可被最大量干扰。然而，第a邻近区域Region_Adja中的行可被相对少干扰。基于邻近程度考虑干扰特性，当对邻近区域Region_Adj1至Region_Adja执行管理操作时，可针对邻近区域中的每个应用不同的收集周期(例如，用于确定被最多访问的行的周期)。此外，可根据针对每个邻近区域的不同周期来执行照顾操作。
根据实施例，当第k行是在相对最短的周期(例如，第一周期)中被最多访问的行时，第一邻近区域Region_Adj1中的行可被刷新。此外，当第k行是在比第一周期长的周期(例如，第二周期)中被最多访问的行时，第二邻近区域Region_Adj2中的行可被刷新。此外，当第k行被确定为在比其他周期相对长的预定周期(例如，第a周期)中被最多访问的行时，第a邻近区域Region_Adja中的行可被刷新。
在图2B中，示出仅存储器单元阵列的一些行被分类为多个邻近区域的示例。此外，图2B示出相同数量的邻近区域被布置在被最多访问的行的上侧和下侧上。
参照图2B，被最多访问的第k行可被确定，与第k行的上侧和下侧邻近的数量c的邻近区域Region_Adj1至Region_Adjc可被检测。如在图2A的实施例中一样，邻近区域Region_Adj1至Region_Adjc中的每个可包括一个或多个行。当第k行对应于在相对短的第一周期期间被最多访问的行时，与第k行最邻近的第一邻近区域Region_Adj1中的行可被刷新。此外，当第k行对应于在相对长的第二周期期间被最多访问的行时，与第k行下一个(或第二)邻近的第二邻近区域Region_Adj2中的行可被刷新。
图3A和图3B示出邻近区域包括一个邻近行的示例。图3A示出三个邻近行从被最多访问的行的上侧和下侧中的每个被检测的示例。图3B示出数量n的邻近行从被最多访问的行的上侧和下侧中的每个被检测的示例。
参照图3A，被最多访问的第k行可被确定，与第k行最邻近的第一邻近行可包括与第k-1字线WL(k-1)对应的第k-1行和与第k+1字线WL(k+1)对应的第k+1行。此外，与第k行第二邻近的第二邻近行可包括与第k-2字线WL(k-2)对应的第k-2行和与第k+2字线WL(k+2)对应的第k+2行。类似地，第三邻近行可包括与第k+3字线WL(k+3)对应的第k+3行和与第k-3字线WL(k-3)对应的第k-3行。
当第k行在相对短的第一周期期间被最多访问时，可通过刷新第k-1行和第k+1行(例如，±1邻近行)来执行照顾操作。此外，当第k行在相对长的第三周期期间被最多访问时，可通过刷新第k-3行和第k+3行(例如，±3邻近行)来执行照顾操作。
参照图3B，被最多访问的第k行可被确定，第一邻近行至第n邻近行可针对第k行被检测。在这种情况下，第n邻近行(例如，±n邻近行)与第k行之间的邻近距离可相对大于第一邻近行(例如，±1邻近行)与第k行之间的邻近距离。
根据上述实施例，能被最多干扰的最邻近行可基于在具有相对短的周期的收集周期中执行的确定的结果被检测。然而，多个相对不邻近行可基于在具有相对长的周期的收集周期中执行的确定的结果被检测。此外，可在每个相对短的周期对±1邻近行执行照顾刷新操作，但可在每个相对长的周期对±n邻近行执行照顾刷新操作。
在下文中，在描述示例性实施例时，邻近区域可被假设为包括一个邻近行(例如，与上侧和下侧邻近的±1邻近行)。此外，根据实施例，为了便于描述，将执行照顾操作的邻近区域或邻近行可被称为区域或行。
图4示出可包括访问数量确定器310、邻近行地址产生器320和刷新控制器330的存储器装置300的实施例。元件可以以各种方式在存储器装置300中实现。例如，访问数量确定器310和邻近行地址产生器320可在图1的控制逻辑230中或可在被干扰行管理器231中。访问数量确定器310的实施例可以以作为软件、硬件或二者的逻辑来实现。
访问数量确定器310可包括第一计数器块(或简称计数器)(例如，计数器块1)311_1至第N计数器块(例如，计数器块N)311_N。第一计数器块311_1至第N计数器块311_N中的每个可包括多个计数器。访问数量确定器310可基于命令CMD执行基于被访问(激活)的行的地址ADD的计数操作，并可基于计数结果输出指示被集中访问的行的位置的地址。例如，访问数量确定器310可输出与在特定周期中被最多访问的行对应的地址(例如，最大访问地址ADD_max)。
根据实施例，访问数量确定器310可基于周期信息Info_T执行计数操作。第一计数器块311_1可基于周期信息Info_T在第一周期期间执行计数操作，并可输出与在第一周期期间被最多访问的行对应的最大访问地址ADD_max。此外，第二计数器块311_2可基于周期信息Info_T在第二周期期间执行计数操作，并可输出与在第二周期期间被最多访问的行对应的最大访问地址ADD_max。类似地，第N计数器块311_N可基于周期信息Info_T在第n周期期间执行计数操作，并可输出与在第n周期期间被最多访问的行对应的最大访问地址ADD_max。
邻近行地址产生器320可产生指示邻近行(或其位置)的邻近行地址ADD_Ref_Adj。根据实施例，邻近行地址产生器320可根据不同周期产生指示具有不同的邻近程度的邻近行中的相应行的邻近行地址ADD_Ref_Adj。例如，邻近行地址产生器320可基于周期信息Info_T产生邻近行地址ADD_Ref_Adj。
例如，当第一计数器块311_1根据在第一周期期间执行的计数结果输出最大访问地址ADD_max时，邻近行地址产生器320可输出与最大访问地址ADD_max的上侧和下侧最邻近的地址(例如，±1邻近行的地址)。此外，当第二计数器块311_2根据在第二周期期间执行的计数结果输出最大访问地址ADD_max时，邻近行地址产生器320可输出与最大访问地址ADD_max的上侧和下侧第二邻近的地址(例如，±2邻近行的地址)。此外，当第N计数器块311_N根据在第n周期期间执行的计数结果输出最大访问地址ADD_max时，邻近行地址产生器320可输出与最大访问地址ADD_max的上侧和下侧第n邻近的地址(例如，±n邻近行的地址)。
刷新控制器330可包括刷新地址计数器331和选择器332。刷新地址计数器331可输出用于顺序刷新存储器单元阵列的行的计数地址ADD_Ref_cnt。此外，选择器332可接收并选择性地输出计数地址ADD_Ref_cnt和邻近行地址ADD_Ref_Adj。例如，选择器332可在执行正常刷新操作时输出计数地址ADD_Ref_cnt。每当第一周期至第n周期到达时，选择器332可输出邻近行地址ADD_Ref_Adj。
图5A和图5B示出用于设置照顾操作的各种周期的实施例。此外，在下面的实施例中，照顾操作可被假设为对应于照顾刷新操作。
参照图5A，第一周期P1可以是比其他周期P2至Pn短的周期，可确定在每个第一周期P1被访问最多的行，并且可对与确定的行最邻近的行(±1邻近行)执行照顾刷新操作。此外，第二周期P2可以是比第一周期长的周期，可确定在每个第二周期P2被访问最多的行，并且可对与确定的行第二邻近的行(±2邻近行)执行照顾刷新操作。以这种方式，第n周期Pn可以是比其他周期P1至P(n-1)长的周期，可确定在每个第n周期Pn被访问最多的行，并且可对与确定的行第n邻近的行(±n邻近行)执行照顾刷新操作。
在图5A中，第一周期P1至第n周期Pn被示出为具有相同时间。在图5B中，第一周期P1至第n周期Pn可具有不同时段，并且各自的时段的时间(例如，确定被最多访问的行的时间)可不同。
图6和图7示出用于操作存储器装置的方法的实施例。参照图6，存储器装置可基于来自存储器控制器的命令和地址执行存储器操作。在存储器操作中，可对多个行执行访问(或激活)操作。存储器装置可对被访问的行执行计数操作。例如，可对多个周期执行计数操作，并且可在每个周期中确定被集中访问的行。例如，可设置数量n的周期，并且可在每个周期中确定被访问最多的行。
当第一周期到达时，在操作S11中，存储器装置可在第一周期期间确定被访问最多的行(以下称为最大访问行)。在操作S12中，存储器装置可根据确定的结果刷新一个或多个第一邻近区域(例如，与上侧和下侧邻近的区域)。第一邻近区域可以是与最大访问行最邻近的区域并且可包括一个或多个邻近行。
随后，当第二周期到达时，在操作S13中，存储器装置可在第二周期中确定最大访问行，并且可在操作S14中根据通过确定最大访问行而获取的结果来刷新一个或多个第二邻近区域。第二邻近区域可以是与最大访问行第二邻近的区域。以类似的方法，上述确定和对邻近区域的刷新操作可在多个周期中被重复执行。当数量n的周期被设置并且当第n周期到达时，在操作S15中，存储器装置可在第n周期中确定最大访问行。基于通过确定最大访问行而获取的结果，在操作S16中，存储器装置可刷新一个或多个第n邻近区域。
在图7中，将描述对与被最多访问的行向上邻近和向下邻近的三个行执行照顾刷新操作的示例。首先，当第一周期到达时，可在第一周期期间确定最大访问行，例如，在操作S21中，第h行可被确定为最大访问行。可对与在每个第一周期的最大访问行最邻近的行(例如，±1邻近行)执行刷新操作(例如，照顾刷新操作)。因此，在操作S22中，可对第h-1行和第h+1行执行刷新操作。
当第二周期到达时，可在第二周期期间确定最大访问行，例如，在操作S23中，第i行可被确定为最大访问行。可对与在每个第二周期的最大访问行第二邻近的行(例如，±2邻近行)执行刷新操作。因此，在操作S24中，可对第i-2行和第i+2行执行刷新操作。
当第三周期到达时，可在第三周期期间确定最大访问行，例如，在操作S25中，第j行可被确定为最大访问行。可对与在每个第三周期的最大访问行第三邻近的±3邻近行执行刷新操作。因此，在操作S26中，可对第j-3行和第j+3行执行刷新操作。
图8示出由图4的刷新控制器执行的刷新操作的实施例。示出了根据第一周期至第三周期对±1邻近行、±2邻近行和±3邻近行执行照顾刷新操作的示例。
参照图4和图8，刷新控制器330可输出计数地址ADD_Ref_cnt(由刷新地址计数器331在正常刷新操作中产生)作为刷新地址ADD_Ref。刷新控制器330还可输出用于根据特定周期执行照顾刷新操作的邻近行地址ADD_Ref_Adj(作为刷新地址ADD_Ref)。例如，可对第一行至第七行执行正常刷新操作R1至R7。然后，当第一周期到达时，可对与在第一周期期间被访问最多的行最邻近的行(±1邻近行)执行照顾刷新操作C1。随后，可执行正常刷新操作(例如，可对第八行和第九行执行正常刷新操作R8和R9)。然后，当第二周期到达时，可对与在第二周期期间被访问最多的行第二邻近的行(±2邻近行)执行照顾刷新操作C2。
类似地，随后可执行正常刷新操作(例如，可对第十行执行正常刷新操作R10)。然后，当第三周期到达时，可对与在第三周期期间被访问最多的行第三邻近的行(±3邻近行)执行照顾刷新操作C3。在图8中，示出了第一周期对应于执行八次正常刷新操作的间隔、第二周期对应于执行十六次正常刷新操作的间隔、以及第三周期对应于执行三十二次正常刷新操作的间隔的示例。在其他实施例中，可以以不同方式设置第一周期至第三周期。
图9和图10示出访问数量确定器400的实施例。参照图9，访问数量确定器400可包括第一计数器块410至第三计数器块430。第一计数器块410至第三计数器块430中的每个可包括多个地址寄存器(ADD_Reg)和与之对应的多个计数器(CNT)。此外，指示被访问的行的地址ADD和包括关于多个周期的信息的周期信息Info_T可被提供给第一计数器块410至第三计数器块430中的每个。
第一计数器块410可在第一周期Period 1期间对行的访问数量进行计数，并可输出行(在第一周期Period 1期间被访问最多的行)的地址作为最大访问地址ADD_max。类似地，第二计数器块420可在第二周期Period 2期间对行的访问数量进行计数，并可输出行(在第二周期Period 2期间被访问最多的行)的地址作为最大访问地址ADD_max。此外，第三计数器块430可在第三周期Period 3期间对行的访问数量进行计数，并可输出行(在第三周期Period 3期间被访问最多的行)的地址作为最大访问地址ADD_max。
以下将参考第一计数器块410描述计数器块的实施例。第一计数器块410可包括多个地址寄存器411_1至411_p和与之对应的多个计数器412_1至412_p。地址寄存器411_1至411_p的数量可等于或小于存储器单元阵列中的行的数量。在实施例中，存储器单元阵列中的被频繁访问的一些行可通过特定算法被选择作为候选行。选择的候选行的地址可被存储在地址寄存器411_1至411_p中。此外，基于提供给第一计数器块410的地址ADD，与存储和提供的地址ADD相同的地址的地址寄存器对应的计数器可执行计数操作。
图10示出图9中的访问数量确定器400的计数操作的实施例。以下将参考第一计数器块410描述计数操作的示例。
第一计数器块410可确定在第一周期期间被访问最多的行。例如，在第一周期期间，与第二地址ADD 2对应的第二行可被最多访问，对与存储在第一地址寄存器411_1中的地址对应的行的访问数量可以是A，对与存储在第三地址寄存器411_3中的地址对应的行的访问数量可以是B，对与存储在第p地址寄存器411_p中的地址对应的行的访问数量可以是C。因此，第一计数器块410可输出存储在第二地址寄存器411_2中的第二地址ADD 2作为最大访问地址ADD_max。因此，可对与第二行最邻近的行(例如，±1邻近行)执行照顾刷新操作。
随后，与第二地址寄存器411_2对应的计数器412_2的值可被重置，并且在下一个第一周期期间被访问最多的行可被再次确定。此时，由于不对与除第二行以外的行邻近的行执行照顾刷新操作，所以分别对应于其他地址寄存器411_1和411_3至411_p的计数器的计数值可被保持而不被重置。例如，当下一个第一周期开始时，与第三地址寄存器411_3对应的计数值可具有值B并且可开始计数操作。当与第三地址寄存器411_3对应的计数器412_3的计数值在下一个第一周期到达的时刻为最大时，第一计数器块410可输出第三地址ADD3作为该下一个第一周期中的最大访问地址ADD_max。
图11A和图11B示出访问数量确定器310的另外的实施例。在图11A和图11B中，一个计数器块共享分别对应于多个周期的计数操作。此外，为了便于描述，图11A和图11B示出第一周期Period 1至第三周期Period 3。
参照图11A，访问数量确定器310可包括在确定与多个周期对应的最大访问地址ADD_max的步骤中共享的计数器块510。计数器块510可包括多个地址寄存器510_1至510_p和与之对应的多个计数器520_1至520_p。
与上述实施例类似，计数器块510可确定在第一周期期间被访问最多的行并可基于确定的结果输出最大访问地址ADD_max1。可对最大访问地址ADD_max1的±1邻近行执行照顾刷新操作，并且可重置对应计数器的计数值。
基于与多个第一周期对应的计数结果的最大访问地址ADD_max1可被输出。当第二周期到达时，计数器块510可输出用于对±2邻近行执行照顾刷新操作的最大访问地址ADD_max2。根据实施例，最大访问地址ADD_max2可通过在第二周期到达的时刻检查计数器520_1至520_p的计数值来确定。例如，在第二周期到达的时刻，与具有最大计数值的计数器对应的地址可被输出作为最大访问地址ADD_max2。类似地，计数器块510可在第三周期到达的时刻检查计数器520_1至520_p的计数值。基于计数值，计数器块510可输出用于对±3邻近行执行照顾刷新操作的最大访问地址ADD_max3。
图11B示出在图11A中示出的元件以外还可包括地址寄存器530的计数器块510的另一实施例。与上述实施例相同或类似，计数器块510可输出分别对应于第一周期Period 1至第三周期Period 3的最大访问地址ADD_max1至最大访问地址ADD_max3。
根据实施例，计数器块510可确定在第一周期期间被访问最多的行并可基于确定的结果输出最大访问地址ADD_max1。此外，第二周期可在多个第一周期过去之后到达。因此，在最大访问地址ADD_max2对应于第二周期的时刻，可存在在该时刻之前的多个第一周期中执行的确定结果。
根据实施例，与在多个第一周期中确定的一个或多个最大访问行对应的地址可被输出作为第二周期中的最大访问地址ADD_max2。例如，关于被集中访问的行，可首先对±1邻近行执行照顾刷新操作，然后，可对±2邻近行执行照顾刷新操作。因此，在本实施例中，在第二周期到达的时刻，±1邻近行已经经受照顾刷新操作的一个或多个行可在该时刻前被选择，并且与选择的行对应的地址可被输出作为第二周期中的最大访问地址ADD_max2。
根据实施例，在第一周期中确定的多个最大访问行中的任意最大访问行可被选择作为第二周期中的最大访问行。例如，在多个第一周期中被首先确定为最大访问行的行可被确定为第二周期中的最大访问行。在一个实施例中，在多个第一周期中的对应于特定顺序的第一个第一周期中确定的最大访问行可被确定为第二周期中的最大访问行，或在最后一个第一周期中确定的最大访问行可被确定为第二周期中的最大访问行。
在一个实施例中，与在每个第一周期确定的最大访问行对应的计数器的计数值可被重置，并且可根据随后请求访问的地址ADD对重置的最大访问行执行计数操作。在之前的第一周期中被确定为最大访问行的行的计数值可在第二周期到达的时刻被相互比较。具有计数值中的最大计数值的行可被确定为第二周期中的最大访问行。
图11B的地址寄存器530可存储被确定为第二周期和/或第三周期中的最大访问行的一个或多个行的地址。例如，地址寄存器530可包括存储一个或多个行的地址的一个或多个寄存器。例如，与在多个第一周期中确定的最大访问行之一对应的地址可被存储在地址寄存器530中。在第二周期到达的时刻，存储在地址寄存器530中的地址可被输出作为最大访问地址ADD_max2。
类似地，最大访问地址ADD_max3可在第三周期中从计数器块510被输出。例如，最大访问地址ADD_max2可在每个第二周期被输出，并且在一个第二周期中确定的最大访问地址可被输出作为第三周期中的最大访问地址ADD_max3。
图12A和图12B示出通过图11A和图11B中的计数器块的刷新操作的实施例。在这些实施例中，根据第一周期至第三周期对±1邻近行、±2邻近行和±3邻近行执行照顾刷新操作。
参照图12A，根据特定周期，可对多个±1邻近行连续地执行照顾刷新操作C1，并且可对±2邻近行执行照顾刷新操作C2。当对±1邻近行执行三次照顾刷新操作C1并然后对±2邻近行执行照顾刷新操作C2时，并且当第一行至第三行(1至3)在三次第一周期P1中被顺序确定为最大访问行时，被首先确定的第一行(1)可被确定为随后的第二周期P2中的最大访问行。此外，当第二行、第一行和第五行(2、1和5)在下一组三次第一周期P1中被顺序确定为最大访问行时，第二行(2)可被确定为随后的第二周期P2中的最大访问行。
类似地，当第三周期到达时，在多个之前的第二周期P2中选择的最大访问行之一可被确定为第三周期P3中的最大访问行。在图12A的实施例中，示出了在多个第二周期P2中被首先选择的第一行(1)被确定为继第二周期P2之后的第三周期P3中的最大访问行的示例。
参照图12B，示出在多个第一周期P1中的最后一个第一周期P1中确定的最大访问行被确定为随后的第二周期P2中的最大访问行的示例。此外，在多个第二周期P2中的最后一个第二周期P2中确定的最大访问行可被确定为随后的第三周期P3中的最大访问行。如图12B所示，当第一行至第三行(1至3)被顺序确定为多个第一周期P1中的最大访问行时，被最后确定的第三行(3)可被确定为随后的第二周期P2中的最大访问行。此外，当第二行、第一行和第五行(2、1和5)被顺序确定为多个第一周期P1中的最大访问行时，第五行(5)可被确定为随后的第二周期P2中的最大访问行。
图13A至图13C示出当应用照顾刷新操作时的刷新周期的实施例。图13A至图13C示出刷新间隔为15.6μs、行的总数为4096、以及刷新周期为64ms的实施例。这些值对应于DRAM的一类刷新标准。在其他实施例中，可基于不同值执行照顾刷新操作。
根据实施例，可根据刷新间隔顺序执行正常刷新操作R。当用于执行照顾刷新操作C的周期到达时，可在特定刷新时刻同时执行正常刷新操作和照顾刷新操作(R+C)。由于正常刷新操作和照顾刷新操作在照顾刷新操作被执行的时刻被同时执行，所以刷新周期可被保持为64ms并且照顾刷新操作可被执行。根据这里描述的一个或多个其他实施例，照顾刷新操作C可以是多个周期之一中的刷新操作。
参照图13B，可根据刷新间隔顺序执行正常刷新操作R。当用于执行照顾刷新操作C的周期到达时，可执行照顾刷新操作C。此时，刷新周期可基于照顾刷新操作C在一个刷新周期中被执行的次数而增加时间α从而大于64ms。
参照图13C，可根据刷新间隔顺序执行正常刷新操作R。例如，可针对正常刷新操作R被执行的多个时刻中的至少一些来同时刷新两个或更多个行。此外，当用于执行照顾刷新操作的周期到达时，可执行照顾刷新操作C。通过控制在一个刷新时刻被刷新的行的数量，刷新周期可被保持为64ms并且照顾刷新操作可被执行。
图14示出用于设置用于执行照顾刷新操作的周期的实施例。在上述实施例中，示出了针对时间设置用于执行照顾刷新操作的第一周期P1至第n周期Pn的示例。然而，在图14的实施例中，可基于施加命令的次数(或激活的次数)Num_Act来设置第一周期P1至第n周期Pn中的每个。
根据实施例，第一周期P1可以是与相对较小数量的激活对应的周期，而第n周期Pn可以是与相对较大数量的激活对应的周期。例如，可确定在数量A的激活中被访问最多的行，并且可基于确定的结果对±1邻近行执行照顾刷新操作。此外，可确定在数量B的激活中被访问最多的行，并且可基于确定的结果对±2邻近行执行照顾刷新操作。此外，可确定在数量C的激活中被访问最多的行，并且可基于确定的结果对±3邻近行执行照顾刷新操作。A的值可比B或C的值相对小。因此，第一周期P1可具有比第二周期P2至第n周期Pn的时间间隔短的时间间隔。此外，命令可被不定期地施加。因此，即使是相同周期(例如，第一周期P1)，但先前的第一周期P1与下一个第一周期P1可以是不同的时间间隔。
图15示出用于操作存储器装置的方法的另一实施例。参照图15，存储器装置可包括用于确定在多个周期中的每个中被访问最多的行的多个计数器块。计数器块可根据不同的计数操作产生计数结果。在图15中，为了便于描述，用于确定在第一周期中被访问最多的行的第一计数器块和用于确定在第二周期中被访问最多的行的第二计数器块将作为示例被描述。
第一计数器块可包括多个地址寄存器和与之对应的多个计数器。在操作S31中，第一计数器块可基于计数操作在每个第一周期确定最大访问行，并例如使用来自外部的地址执行计数操作。在操作S32中，存储器装置可基于通过第一计数器块的确定的结果来刷新一个或多个第一邻近区域(例如，±1邻近行)。
在操作S33中，基于由第一计数器块在每个第一周期产生的最大访问行的确定结果可在第二计数器块中被更新。例如，当第一计数器块确定第一行为一个第一周期中的最大访问行时，与存储第一行的地址寄存器对应的计数值可在第二计数器块中增加。例如，当第一行的地址未存储在第二计数器块中时，第一行的地址可被存储在第二计数器块的一个地址寄存器中，并且与存储的地址对应的计数值可增加。
在操作S34中，基于第二计数器块的计数结果，第二计数器块可在每个第二周期确定最大访问行。例如，当第二周期具有是第一周期的D倍长的周期时，第二计数器块可在每个第二周期执行D次计数操作。第二计数器块可基于D次计数操作的结果确定最大访问行，并且在操作S35中，存储器装置可基于第二计数器块的确定结果来刷新一个或多个第二邻近区域(例如，±2邻近行)。
根据上述实施例，由第二计数器块执行的计数的次数减少。因此，由存储器装置的计数器块消耗的电力减少。
图16示出执行根据图15的实施例的计数操作的访问数量确定器600的另一实施例。参照图16，访问数量确定器600可包括第一计数器块610_1至第N计数器块610_N。第一计数器块610_1可确定在第一周期中被访问最多的行，第N计数器块610_N可确定在第n周期中被访问最多的行。此外，第一计数器块610_1至第N计数器块610_N中的每个可包括多个地址寄存器和与之对应的多个计数器。
第一计数器块610_1可确定与第二地址ADD 2对应的第二行为最大访问行，并可提供在第一周期期间的确定的结果。此外，可基于确定结果对±1邻近行执行照顾刷新操作。此外，第一计数器块610_1的确定结果可在第二计数器块610_2至第N计数器块610_N中被更新。例如，由于第二行被确定为最大访问行，所以与存储第二地址ADD 2的地址寄存器对应的计数器的计数值可在第二计数器块610_2至第N计数器块610_N中的每个中增加一。每当第一周期到达时，这样的更新操作可被执行。
当第二周期到达时，第二计数器块610_2可提供通过基于第二计数器块610_2的计数结果确定最大访问行而得到的结果。此外，基于来自第二计数器块610_2的计数结果，可对最大访问行的±2邻近行执行照顾刷新操作。例如，当D次第一周期对应于与一个第二周期对应的周期时，第二计数器块610_2可在第二周期期间执行D次计数操作并可基于计数结果确定最大访问行。
类似地，当第n周期到达时，第N计数器块610_N可提供通过基于第N计数器块610_N的计数结果确定最大访问行而得到的结果。此外，基于来自第N计数器块610_N的计数结果，可对最大访问行的±n邻近行执行照顾刷新操作。例如，当E次第一周期对应于与一个第n周期对应的周期时，第N计数器块610_N可在第n周期期间执行E次计数操作并可基于计数结果确定最大访问行。
在图16中，示出了第一计数器块610_1的确定结果在第二计数器块610_2至第N计数器块610_N(或简称计数器块610_2至610_N)中被更新的示例。在其他实施例中，第一计数器块610_1的确定结果可在第二计数器块610_2中被更新并且第二计数器块610_2的确定结果可在第三计数器块610_3中被更新。以这种方式，第N-1计数器块610_(N-1)的确定结果可在第N计数器块610_N中被更新。
图17示出用于操作存储器装置的方法的另一实施例。根据这个实施例，在对与被集中访问的行邻近的行执行照顾刷新操作的步骤中，可基于与被集中访问的行邻近的程度设置具有不同值的阈值。例如，与被集中访问的行最邻近的第一邻近行(例如，±1邻近行)可在第一邻近行被干扰的程度上是大的。因此，可针对第一邻近行设置具有相对小的值的第一阈值。当被集中访问的行的访问数量Num_Acc达到第一阈值时，可对第一邻近行执行照顾刷新操作。
此外，与被集中访问的行第二邻近的第二邻近行(例如，±2邻近行)可在被干扰程度上小于第一邻近行。因此，可针对第二邻近行设置具有相对大的值的第二阈值。当被集中访问的行的访问数量达到第二阈值时，可对第二邻近行执行照顾刷新操作。
参照图17，第一阈值Th1可被设置为第一邻近行的照顾刷新条件，并且在操作S41中，行的访问数量可被计数。在操作S42，可确定是否存在计数值大于第一阈值Th1的行。当确定存在计数值大于第一阈值Th1的行时，可持续执行计数操作。当与特定行对应的计数值大于第一阈值Th1时，可对与该特定行邻近的第一邻近行执行照顾刷新操作。
类似地，第二阈值Th2可被设置为第二邻近行的照顾刷新条件，并且在操作S43中，行的访问数量可被计数。在操作S44，可确定是否存在计数值大于第二阈值Th2的行。当确定存在计数值大于第二阈值Th2的行时，可对与该行邻近的第二邻近行执行照顾刷新操作。以这种方式，对与第三邻近行关联的行的访问数量进行计数的操作(S45)和确定与特定行对应的计数值是否大于第三阈值Th3的操作(S46)可被执行。此外，对与第n邻近行关联的行的访问数量进行计数的操作(S47)和确定与特定行对应的计数值是否大于第n阈值Thn的操作(S48)可被执行。
图18A和图18B示出访问数量确定器的另一实施例以及针对多个邻近行设置阈值的示例。图18A示出与被集中访问的行(例如，第k行)邻近的三个邻近行。此外，示出了用于对±1邻近行执行照顾刷新操作的第一阈值Th1被设置为1000、用于对±2邻近行执行照顾刷新操作的第二阈值Th2被设置为2000、以及用于对±3邻近行执行照顾刷新操作的第三阈值Th3被设置为3000的示例。
当第k行被集中访问时，与第k行邻近的邻近行可被干扰。邻近行被干扰的程度可基于与第k行邻近的程度而不同。当第k行的访问数量大于作为第一阈值Th1的1000时，±1邻近行可被大量地干扰。出于这个原因，数据可靠性可降低，但±2邻近行被干扰的程度可能仍然小。因此，可首先对±1邻近行执行照顾刷新操作。
随后，第k行可被持续并集中地访问。因此，第k行的访问数量可大于作为第二阈值Th2的2000。因此，可对±2邻近行执行照顾刷新操作。类似地，第k行可被持续并集中地访问。因此，当第k行的访问数量大于作为第三阈值Th3的3000时，可对±3邻近行执行照顾刷新操作。
参照图18B，访问数量确定器700可包括第一计数器块710至第三计数器块730。第一计数器块710可对行的访问数量进行计数以输出被访问多于第一阈值Th1的行的地址ADD。类似地，第二计数器块720可输出被访问多于第二阈值Th2的行的地址ADD。第三计数器块730可输出被访问多于第三阈值Th3的行的地址ADD。
例如，当特定行的访问数量大于第一阈值Th1时，第一计数器块710可输出与该访问数量对应的地址ADD并可重置第一计数器块710的计数值。此外，当特定行的访问数量大于第二阈值Th2时，第二计数器块720可输出与该访问数量对应的地址ADD并可重置第二计数器块720的计数值。此外，当特定行的访问数量大于第三阈值Th3时，第三计数器块730可输出与该访问数量对应的地址ADD并可重置第三计数器块730的计数值。
根据上述实施例，可不对邻近行周期性地执行照顾刷新操作。例如，当存储器单元阵列的多个行被同等访问时，在所有实例中，可不需要执行照顾刷新操作。因此，照顾刷新操作可不被执行，直至访问数量大于第一阈值Th1为止。
在一个实施例中，当存储器单元阵列的多个行被同等访问而不被集中访问时，可不需要执行照顾刷新操作。因此，可在第一计数器块710至第三计数器块730中的每个中设置特定周期。当不存在在设置的周期期间被访问多于第一阈值Th1的行时，本实施例可通过重置第一计数器块710至第三计数器块730中的每个的计数值来实现。
图19示出用于设置用于执行照顾刷新操作的周期的另一实施例。在图19中，示出了多个邻近区域的照顾刷新条件被不同设置的示例。
例如，第一周期P1可被设置以对第一邻近区域(例如，±1邻近行)执行照顾刷新操作。第二周期P2可被设置以对第二邻近区域(例如，±2邻近行)执行照顾刷新操作。例如，根据上述实施例，第一周期P1可以是具有特定时间间隔的周期。因此，可对在第一周期P1期间被访问最多的行的第一邻近区域执行照顾刷新操作。
例如，根据上述实施例，第二周期P2可以是与特定命令的施加的数量(或激活的数量)对应的周期。因此，可对在第二周期P2期间被访问最多的行的第二邻近区域执行照顾刷新操作。此外，多个第二周期P2的时间间隔可不同。
特定的阈值Thn可被设置以对第n邻近区域(例如，±n邻近行)执行照顾刷新操作。当特定行的访问数量大于阈值Thn时，可对该特定行的第n邻近区域执行照顾刷新操作。
图20示出可包括存储器控制器810和存储器装置820的存储器系统800的实施例。存储器装置820可包括存储器单元阵列821、刷新控制器822以及控制逻辑823。此外，存储器控制器810可包括访问数量确定器811，控制逻辑823可包括邻近行地址产生器823_1。
根据上述实施例的各种计数操作、确定操作以及邻近行地址产生操作中的至少一些可由存储器控制器810执行。在图20的实施例中，示出了存储器控制器810对行的访问数量进行计数以向存储器装置820提供被最多访问的行的地址(例如，最大访问地址ADD_max)的示例。例如，本实施例可被实施，从而存储器控制器810产生邻近行的地址并向存储器装置820提供该地址。
访问数量确定器811可向存储器装置820提供针对多个周期中的每个确定的最大访问地址ADD_max。访问数量确定器811可使用从主机HOST提供的地址执行计数操作。此外，邻近行地址产生器823_1可在多个周期中产生具有不同的邻近程度的邻近行地址。例如，根据上述实施例，邻近行地址产生器823_1可在第一周期中产生与最大访问地址ADD_max的±1邻近行对应的地址，并可在第二周期中产生与最大访问地址ADD_max的±2邻近行对应的地址。
刷新控制器822可使用由刷新控制器822产生的计数地址执行正常刷新操作，并可使用由邻近行地址产生器823_1产生的邻近行地址执行照顾刷新操作。
图21示出包括应用处理器910和存储器装置920的数据处理系统900的实施例。应用处理器910的存储器控制模块911和存储器装置920可配置存储器系统。存储器装置920可包括存储器单元阵列921、刷新控制器922以及控制逻辑923。控制逻辑923可包括被干扰行管理器923_1。
例如，应用处理器910可被实现为片上系统(SoC)。SoC可包括应用基于特定总线标准的协议的系统总线，并可包括连接到系统总线的各种知识产权(IP)保护的或专有的软件模块和/或硬件。系统总线的标准协议的一个示例是高级精简指令集机器(ARM)的高级微控制器总线架构(AMBA)协议。AMBA协议的总线类型可包括高级高性能总线(AHB)、高级外围总线(APB)、AXI、AXI4、AXI一致性扩展(ACE)等。此外，其他类型的协议(诸如，SONIC公司的nNetwork、IBM的CoreConnect、OCP-IP的开放内核协议等)可应用于系统总线。
存储器装置920可执行与根据上述实施例的照顾操作(例如，照顾刷新操作)关联的各种功能。例如，被干扰行管理器923_1可对行的访问数量进行计数，针对设置的多个周期中的每个确定最大访问行，并检测与确定的行具有不同的邻近程度的多个被干扰行。此外，可基于不同方法对检测的多个被干扰行执行照顾操作。
这里描述的方法、处理和/或操作可通过将由计算机、处理器、控制器或其他信号处理装置执行的代码或指令来执行。计算机、处理器、控制器或其他信号处理装置可以是这里描述的那些或除了这里描述的元件之外的一个。由于组成方法(或计算机、处理器、控制器或其他信号处理装置的操作)的基础的算法被具体描述，所以用于实现方法实施例的操作的代码或指令可将计算机、处理器、控制器或其他信号处理装置转换成用于执行这里描述的方法的专用处理器。
公开的实施例的控制器、管理器、计数器、确定器、产生器、块、模块以及其他信号产生和信号处理特征可以以逻辑(例如，可包括硬件、软件或二者)来实现。例如，当至少部分地以硬件实现时，控制器、管理器、计数器、确定器、产生器、块、模块以及其他信号产生和信号处理特征可以是各种集成电路中的任何一个，所述各种集成电路包括但不限于应用专用集成电路、现场可编程门阵列、逻辑门的组合、片上系统、微处理器或另一类型的处理或控制电路。
例如，当至少部分地以软件实现时，控制器、管理器、计数器、确定器、产生器、块、模块以及其他信号产生和信号处理特征可包括用于存储将由例如计算机、处理器、微处理器、控制器或其他信号处理装置执行的代码或指令的存储器或其他存储装置。计算机、处理器、微处理器、控制器或其他信号处理装置可以是这里描述的那些或除了这里描述的元件之外的一个。由于组成方法(或计算机、处理器、微处理器、控制器或其他信号处理装置的操作)的基础的算法被具体描述，所以用于实现方法实施例的操作的代码或指令可将计算机、处理器、控制器或其他信号处理装置转换成用于执行这里描述的方法的专用处理器。
根据一个或多个前述实施例，存储器装置和用于操作存储器的方法可基于与被集中访问的行的邻近(或接近)的程度来设置多个邻近区域。然后，可对设置的邻近区域不同地执行照顾操作。因此，可根据邻近区域被干扰的程度来执行优化的照顾操作。
示例实施例已在这里被公开，虽然采用具体术语，但它们仅在通用和描述性意义上被使用和解释，而不为了限制的目的。在一些实例中，如截至本申请提交的本领域技术人员将清楚的，除非另外指示，否则与具体实施例相关进行描述的特征、特性和/或元件可被单独使用或与关于其他实施例进行描述的特征、特性和/或元件组合使用。因此，在不脱离实施例的在权利要求书中阐述的精神和范围的情况下，可做出形式和细节上的各种改变。

Claims (25)

1.一种存储器装置，包括：
存储器单元阵列，包括多个行；
刷新控制器，用于对所述多个行执行刷新操作；
控制逻辑，用于基于所述多个行在第一周期期间被访问的次数来控制对与第一行最邻近的第一邻近区域的照顾操作，并用于基于所述多个行在第二周期期间被访问的次数来控制对与第二行第二邻近的第二邻近区域的照顾操作，其中，第一周期与第二周期是不同周期。
2.如权利要求1所述的存储器装置，其中：
第一行是在第一周期期间被最多访问的行，
第二行是在第二周期期间被最多访问的行，
第二周期比第一周期长。
3.如权利要求1所述的存储器装置，其中，第一邻近区域和第二邻近区域中的每个包括一个或多个邻近行。
4.如权利要求3所述的存储器装置，其中：
第一邻近区域包括与第一行向上最邻近和向下最邻近的±1邻近行，
第二邻近区域包括与第二行向上第二邻近和向下第二邻近的±2邻近行。
5.如权利要求1所述的存储器装置，其中，照顾操作是用于对第一邻近区域或第二邻近区域中的一个或多个邻近行执行的照顾刷新操作。
6.如权利要求1所述的存储器装置，其中，控制逻辑包括：
访问数量确定器，包括：第一计数器，用于在第一周期期间对所述多个行的访问数量进行计数，以输出被最多访问的第一行的地址；第二计数器，用于在第二周期期间对所述多个行的访问数量进行计数，以输出被最多访问的第二行的地址；
邻近行地址产生器，用于基于第一计数器的计数结果产生第一邻近区域中的每个行的地址，并用于基于第二计数器的计数结果产生第二邻近区域中的每个行的地址。
7.如权利要求6所述的存储器装置，其中：
第一计数器和第二计数器中的每个包括多个地址寄存器和与所述多个地址寄存器分别对应的多个计数器，
照顾操作将对第一邻近区域执行，并且与用于存储第一行的地址的地址寄存器对应的计数器的计数值在第一计数器中被重置，
照顾操作将对第二邻近区域执行，并且与用于存储第二行的地址的地址寄存器对应的计数器的计数值在第二计数器中被重置。
8.如权利要求6所述的存储器装置，其中：
第一计数器的计数结果在每个第一周期在第二计数器中被更新，
第二计数器在每个第一周期将与被确定为被最多访问的行对应的计数器的计数值增加一。
9.如权利要求1所述的存储器装置，其中，控制逻辑包括：
计数器，用于确定在多个第一周期中的每个中被最多访问的行，用于输出与确定的行对应的地址，并用于在第二周期到达时输出在所述多个第一周期中确定的行中的一个行的地址。
10.如权利要求1所述的存储器装置，其中，控制逻辑用于：
确定在第三周期至第n周期中的每个周期期间被最多访问的行，其中，n为等于或大于三的整数，
控制对与在第三周期至第n周期中确定的行具有不同的邻近程度的邻近区域的照顾操作。
11.如权利要求1所述的存储器装置，其中，第一周期和第二周期中的每个包括设置的特定的时间段或施加特定数量的命令的时段。
12.一种用于操作存储器装置的方法，所述存储器装置包括包含多个行的存储器单元阵列，所述多个行基于与第一行的邻近程度被包括在第一邻近区域至第n邻近区域中，其中，n为等于或大于二的整数，所述方法包括：
对所述多个行的访问数量执行计数操作，以确定被集中访问的行；
基于执行计数操作的结果从第一邻近区域至第n邻近区域中选择一个邻近区域；
对选择的一个邻近区域中的一个或多个行执行照顾刷新操作。
13.如权利要求12所述的方法，其中，选择一个邻近区域的步骤包括：输出选择的一个邻近区域中的所述一个或多个行中的每个行的地址作为刷新地址。
14.如权利要求12所述的方法，其中，第一行在特定的设置的周期期间被最多访问。
15.如权利要求12所述的方法，还包括：
设置第一阈值至第n阈值，其中，第一阈值相对小，第n阈值相对大，
当第一行的访问数量被确定为大于第一阈值时，选择第一邻近区域，当第一行的访问数量被确定为大于第n阈值时，选择第n邻近区域。
16.如权利要求12所述的方法，其中：
第一邻近区域是与第一行最邻近的区域，
第n邻近区域是与第一行相对不邻近的区域，其中，所述方法还包括：
选择第一周期至第n周期，其中，第一周期包括相对短的时段，第n周期包括相对长的时段，
从第一邻近区域至第n邻近区域中选择一个邻近区域的步骤包括：当在第一周期期间执行计数操作时，选择第一邻近区域，当在第n周期期间执行计数操作时，选择第n邻近区域。
17.如权利要求16所述的方法，其中，第一周期至第n周期包括不同的时间段或将施加不同数量的命令的时段。
18.如权利要求16所述的方法，还包括：
使用存储器装置中的刷新地址计数器执行正常刷新操作，其中，在多个刷新执行时刻，当第一周期至第n周期中的一个周期到达时，照顾刷新操作被执行，并且正常刷新操作在其他时刻被执行。
19.如权利要求12所述的方法，其中：
所述存储器装置还包括与第一邻近区域至第n邻近区域分别对应的第一计数器块至第N计数器块，其中，N是等于或大于二的整数，从第一邻近区域至第n邻近区域中选择一个邻近区域的步骤包括：
当由第一计数器块执行计数操作时，选择第一邻近区域，当由第N计数器块执行计数操作时，选择第n邻近区域。
20.一种用于操作存储器装置的方法，所述存储器装置包括包含第一行至第m行的存储器单元阵列，其中，m为等于或大于二的整数，所述方法包括：
基于通过在第一周期期间对第一行至第m行中的每个行的访问数量进行计数而得到的结果，确定第h行，其中，h为等于或小于m的整数；
刷新与第h行邻近的行中的第h-1行和/或第h+1行；
基于通过在第二周期期间对第一行至第m行中的每个行的访问数量进行计数而得到的结果，确定第i行，其中，i为等于或小于m的整数；
刷新与第i行邻近的行中的第i-2行和/或第i+2行。
21.如权利要求20所述的方法，还包括：
基于通过在第三周期期间对第一行至第m行中的每个行的访问数量进行计数而得到的结果，确定第j行，其中，j为等于或小于m的整数；
刷新与第j行邻近的行中的第j-3行和/或第j+3行。
22.如权利要求21所述的方法，其中：
第二周期比第一周期长，
第三周期比第二周期长。
23.如权利要求21所述的方法，其中：
第h行是第一行至第m行中的在第一周期期间被最多访问的行，
第i行是第一行至第m行中的在第二周期期间被最多访问的行，
第j行是第一行至第m行中的在第三周期期间被最多访问的行。
24.如权利要求20所述的方法，还包括：
将第一阈值与在第一周期中确定的第h行的访问数量进行比较；
将第二阈值与在第二周期中确定的第i行的访问数量进行比较，
其中，刷新第h-1行和/或第h+1行的步骤包括：当第h行的访问数量等于或大于第一阈值时，选择性地刷新第h-1行和/或第h+1行，
刷新与第i行邻近的行中的第i-2行和/或第i+2行的步骤包括：当第i行的访问数量等于或大于第二阈值时，选择性地刷新第i-2行和/或第i+2行，其中，第二阈值大于第一阈值。
25.如权利要求20所述的方法，其中：
在第一周期中，由第一计数器执行计数，
在第二周期中，由第二计数器执行计数，
所述方法还包括：
当与第h行邻近的行被刷新时，在第一计数器中重置与第h行对应的计数值，
当与第i行邻近的行被刷新时，在第二计数器中重置与第i行对应的计数值。
CN201810131724.8A 2017-05-24 2018-02-09 针对被干扰行执行照顾操作的存储器装置及其操作方法 Active CN108932959B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0064386 2017-05-24
KR1020170064386A KR102308778B1 (ko) 2017-05-24 2017-05-24 디스터브 로우를 케어하는 메모리 장치 및 그 동작방법

Publications (2)

Publication Number Publication Date
CN108932959A true CN108932959A (zh) 2018-12-04
CN108932959B CN108932959B (zh) 2023-06-02

Family

ID=64401711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810131724.8A Active CN108932959B (zh) 2017-05-24 2018-02-09 针对被干扰行执行照顾操作的存储器装置及其操作方法

Country Status (4)

Country Link
US (1) US10497422B2 (zh)
JP (1) JP7244999B2 (zh)
KR (1) KR102308778B1 (zh)
CN (1) CN108932959B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10866899B2 (en) * 2017-10-02 2020-12-15 Arm Ltd Method and apparatus for control of a tiered memory system
US11361811B2 (en) * 2020-06-23 2022-06-14 Upmem Method and circuit for protecting a DRAM memory device from the row hammer effect
FR3111731B1 (fr) * 2020-06-23 2023-01-06 Upmem Procédé et circuit de protection d’un dispositif de mémoire DRAM de l’effet de martelagede rang
JP6975298B1 (ja) * 2020-09-03 2021-12-01 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. 半導体記憶装置
KR20230032052A (ko) * 2021-08-30 2023-03-07 삼성전자주식회사 메모리 컨트롤러 및 메모리 시스템
US11948656B1 (en) * 2022-09-21 2024-04-02 Micron Technology, Inc. Counter management for memory systems

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130268727A1 (en) * 2012-04-10 2013-10-10 Kyo Min Sohn Memory system for access concentration decrease management and access concentration decrease method
CN103544988A (zh) * 2012-07-12 2014-01-29 三星电子株式会社 控制刷新周期的半导体存储器件、存储系统及其操作方法
US20150262652A1 (en) * 2014-03-17 2015-09-17 Nec Corporation Access count device, memory system, and access count method
US9299400B2 (en) * 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US20170133085A1 (en) * 2015-11-06 2017-05-11 Samsung Electronics Co., Ltd. Memory device and memory system performing request-based refresh, and operating method of the memory device

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603683B2 (en) * 2001-06-25 2003-08-05 International Business Machines Corporation Decoding scheme for a stacked bank architecture
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7362640B2 (en) * 2005-12-29 2008-04-22 Mosaid Technologies Incorporated Apparatus and method for self-refreshing dynamic random access memory cells
JP2009205724A (ja) * 2008-02-27 2009-09-10 Toshiba Corp 半導体記憶装置
US8174881B2 (en) * 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8392650B2 (en) 2010-04-01 2013-03-05 Intel Corporation Fast exit from self-refresh state of a memory device
KR101881366B1 (ko) * 2012-06-04 2018-07-24 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
KR20140007989A (ko) * 2012-07-09 2014-01-21 삼성전자주식회사 불휘발성 램을 포함하는 사용자 장치 및 그것의 설정 방법
US9032141B2 (en) * 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9202547B2 (en) * 2013-03-15 2015-12-01 Intel Corporation Managing disturbance induced errors
KR20140139849A (ko) 2013-05-28 2014-12-08 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
US9515970B2 (en) * 2013-07-17 2016-12-06 Cisco Technology, Inc. Techniques for auto-detecting positions in a multi-resource login control of instant messaging
US9047978B2 (en) * 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR20150033950A (ko) * 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
US9396786B2 (en) * 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
KR102182368B1 (ko) * 2013-12-19 2020-11-24 에스케이하이닉스 주식회사 어드레스 검출회로 및 이를 포함하는 메모리
US9548137B2 (en) 2013-12-26 2017-01-17 Intel Corporation Integrated circuit defect detection and repair
KR102193993B1 (ko) * 2014-02-21 2020-12-22 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9431085B2 (en) 2014-03-28 2016-08-30 Synopsys, Inc. Most activated memory portion handling
KR102116980B1 (ko) * 2014-07-02 2020-05-29 삼성전자 주식회사 리던던시 메모리 셀의 리프레쉬 동작을 제어하는 반도체 메모리 장치
KR20160035444A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
WO2016083865A1 (zh) * 2014-11-25 2016-06-02 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
KR20160069213A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20170024307A (ko) * 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102434053B1 (ko) * 2015-11-16 2022-08-19 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20180060091A (ko) * 2016-11-28 2018-06-07 삼성전자주식회사 메모리 장치의 구동 방법 및 메모리 시스템의 구동 방법
US10019350B1 (en) * 2017-08-02 2018-07-10 Nanya Technology Corporation Dram and method for accessing a dram
US10825534B2 (en) * 2018-10-26 2020-11-03 Intel Corporation Per row activation count values embedded in storage cell array storage cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130268727A1 (en) * 2012-04-10 2013-10-10 Kyo Min Sohn Memory system for access concentration decrease management and access concentration decrease method
CN103544988A (zh) * 2012-07-12 2014-01-29 三星电子株式会社 控制刷新周期的半导体存储器件、存储系统及其操作方法
US9299400B2 (en) * 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US20150262652A1 (en) * 2014-03-17 2015-09-17 Nec Corporation Access count device, memory system, and access count method
US20170133085A1 (en) * 2015-11-06 2017-05-11 Samsung Electronics Co., Ltd. Memory device and memory system performing request-based refresh, and operating method of the memory device

Also Published As

Publication number Publication date
US10497422B2 (en) 2019-12-03
CN108932959B (zh) 2023-06-02
JP2018198107A (ja) 2018-12-13
JP7244999B2 (ja) 2023-03-23
KR20180128800A (ko) 2018-12-04
US20180342283A1 (en) 2018-11-29
KR102308778B1 (ko) 2021-10-05

Similar Documents

Publication Publication Date Title
CN108932959A (zh) 针对被干扰行执行照顾操作的存储器装置及其操作方法
US10957377B2 (en) Apparatuses and methods for distributed targeted refresh operations
US10387121B2 (en) Apparatuses and methods for random number generation
TWI525436B (zh) 回應於資料之存取以執行記憶體裝置更新之技術
US9293188B2 (en) Memory and memory controller for high reliability operation and method
JP6211186B2 (ja) Ｄｒａｍサブアレイレベル自律リフレッシュメモリコントローラの最適化
CN104252878B (zh) 存储器和包括存储器的存储系统
CN108154895A (zh) 执行锤击刷新操作和关联操作的存储器设备和存储器系统
US20160336069A1 (en) Multi-level versatile memory
US8560767B2 (en) Optimizing EDRAM refresh rates in a high performance cache architecture
JP6783824B2 (ja) 量子メモリシステムにおけるタイミング制御
Yakopcic et al. Hybrid crossbar architecture for a memristor based memory
CN109841246A (zh) 具有电阻式存储器件的存储系统及其操作方法
US20230402086A1 (en) Memory system
US10236035B1 (en) DRAM memory device adjustable refresh rate method to alleviate effects of row hammer events
CN113921055B (zh) 确定dram自刷新次数的方法及装置
KR102501651B1 (ko) 리프레쉬 제어 장치
CN108154227A (zh) 一种使用模拟计算的神经网络芯片
US7778103B2 (en) Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof
US20170017410A1 (en) Memory controller
KR102161311B1 (ko) 메모리 컨트롤러
US10290342B2 (en) Methods and apparatus for memory programming
US11942137B2 (en) Memory controller and memory system including the same
KR102659701B1 (ko) 반도체 장치
US20230221869A1 (en) Semiconductor memory devices having enhanced refresh operations that inhibit row hammer hacking

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant